[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR20040059093A - 액정표시소자의 제조방법 - Google Patents

액정표시소자의 제조방법 Download PDF

Info

Publication number
KR20040059093A
KR20040059093A KR1020020085626A KR20020085626A KR20040059093A KR 20040059093 A KR20040059093 A KR 20040059093A KR 1020020085626 A KR1020020085626 A KR 1020020085626A KR 20020085626 A KR20020085626 A KR 20020085626A KR 20040059093 A KR20040059093 A KR 20040059093A
Authority
KR
South Korea
Prior art keywords
resist pattern
resist
layer
substrate
source
Prior art date
Application number
KR1020020085626A
Other languages
English (en)
Inventor
백명기
박권식
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020020085626A priority Critical patent/KR20040059093A/ko
Priority to US10/422,739 priority patent/US7569153B2/en
Priority to JP2003144292A priority patent/JP3830916B2/ja
Priority to CNB031410103A priority patent/CN100492171C/zh
Publication of KR20040059093A publication Critical patent/KR20040059093A/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133345—Insulating layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2457/00—Electrical equipment
    • B32B2457/20—Displays, e.g. liquid crystal displays, plasma displays
    • B32B2457/202—LCD, i.e. liquid crystal displays
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/13625—Patterning using multi-mask exposure
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 액정표시소자의 제조방법에 관한 것으로, 투명한 기판을 준비하는 단계와; 상기 기판 상에 게이트 전극을 형성하는 단계와; 상기 게이트 전극이 형성된 기판 전면에 게이트 절연층, 반도체층 및 소스/드레인 전극물질을 순차적으로 적층한 후, 상기 소스/드레인 전극물질 상에 부분적으로 두께가 다른 레지스트 패턴을 인쇄하는 단계와; 상기 레지스트 패턴을 마스크로 하여 액티브층 및 소스/드레인 전극층을 형성하는 단계와; 상기 소스/드레인 전극 상에 보호막을 형성하는 단계와; 상기 보호막 상에 드레인 전극과 접속하는 화소 전극을 형성하는 단계를 포함하여 이루어지며, 종래 회절 마스크를 이용한 회절 노광 대신, 홈의 깊이가 다르게 형성된 두 개의 클리체를 별도로 준비하여 부분적으로 두께가 다른 레지스트 패턴을 인쇄함으로써, 종래에 비하여 공정을 더욱 단순화 할 수 있다.

Description

액정표시소자의 제조방법{FABRICATION METHOD OF LIQUID CRYSTAL DISPLAY DEVICE}
본 발명은 액정표시소자의 패턴형성방법에 관한 것으로, 특히 두께가 서로 다른 두 개의 클리체를 준비한 다음 이를 인쇄법을 통하여 포토 마스크 공정대신 대신 인쇄방법을 통하여 패턴을 형성함으로써, 제조비용의 절감 및 생산성을 더욱 향상시킬 수 있는 박막트랜지스터의 제조방법에 관한 것이다.
도 1은 능동소자로서 박막트랜지스터(Thin Film Transistor)를 사용하는 TFT-LCD이다. 도면에 도시된 바와 같이, TFT LCD의 각 화소에는 외부의 구동회로로부터 주사신호가 인가되는 게이트 라인(4)과 화상신호가 인가되는 데이터 라인(6)의 교차영역에 형성된 TFT를 포함하고 있다. TFT는 상기 게이트 라인(4)과 연결된 게이트 전극(3)과, 상기 게이트 전극(3) 위에 형성되어 게이트 전극(3)에 주사신호가 인가됨에 따라 활성화되는 반도체층(8)과, 상기 반도체층(8) 위에 형성된 소스/드레인전극(5a,5b)으로 구성된다. 상기 화소(1)의 표시영역에는 상기 소스/드레인전극(5a,5b)과 연결되어 반도체층(8)이 활성화됨에 따라 상기 소스/드레인전극(5)을 통해 화상신호가 인가되어 액정(도면표시하지 않음)을 동작시키는 화소전극(10)이 형성되어 있다.
도 2는 각 화소내에 배치되는 TFT의 단면구조를 나타낸 도면이다. 도면에 도시된 바와 같이, 상기 TFT는 유리와 같은 투명한 절연물질로 이루어진 기판(10a)과, 상기 기판(10a) 위에 형성된 게이트 전극(3)과, 게이트 전극(3)이 형성된 기판(10a) 전체에 걸쳐 적층된 게이트 절연층(2)과, 상기 게이트 절연층(2) 위에 형성되어 게이트전극(3)에 신호가 인가됨에 따라 활성화되는 반도체층(8)과, 상기반도체층(8) 위에 형성된 소스/드레인 전극(5a,5b)과, 상기 소스/드레인 전극(5a,5b) 위에 형성되어 소자를 보호하는 보호층(passivation layer;9)으로 구성된다.
상기와 같은 TFT의 소스/드레인 전극(5a,5b)은 화소내에 형성된 화소 전극과 전기적으로 접속되어, 상기 소스/드레인 전극(5a,5b)을 통해 화소전극(10)에 신호가 인가됨에 따라 액정을 구동하여 화상을 표시하게 된다.
상기와 같은 구조를 가지는 TFT(T)는 다수의 마스크 공정을 통하여 제작되며, 각 마스크 공정에서 사용되는 재료 소비와 공정 시간은 제품의 생산성과 직접적으로 연결되기 때문에, 최근에는 5 마스크에서 4 마스크로 공정수를 줄이고 있는 추세이다.
도 3a 내지 도 3d를 통하여 종래 4마스크 공정을 통한 TFT의 제조방법을 설명하면 다음과 같다.
먼저, 도 3a에 도시한 바와 같이, 투명한 기판(20) 위에 금속물질을 증착한 다음, 제 1마스크(미도시)를 사용하여 포토리소그래피(photolithography) 공정으로 제 1PR 패턴(23a)을 형성한 후, 이를 마스크로 하여 게이트 전극(23)을 형성한다. 포토리소그래피 공정은 PR 도포->노광->현상->식각 공정으로 진행되며, 상기 노광 공정시 PR 패턴을 형성하기 위하여 마스크를 사용하게 된다. 또한, 식각 공정은 PR 현상 이후 형성된 PR 패턴을 마스크로하여 실질적으로 금속패턴(게이트 전극)을 형성하게 되며, 이후에 잔류하는 PR 패턴은 제거된다.
그리고, 도 3b에 도시한 바와 같이, 상기 게이트 전극(23)이 형성된기판(20)의 상부에 SiNx 또는 SiOx와 같은 무기물질과 반도체층(28a, 28b)과 금속물질(25)을 연속적으로 증착한 다음, 제 2마스크(미도시)를 사용하여 포토리소그래피 공정으로 채널영역 상에 선택적으로 잔류하는 제 2PR 패턴(23b)을 형성하되, 상기 게이트 전극(23) 상의 금속층(25) 상부에서는 PR층에 회절노광을 적용하여 다른 영역의 PR 패턴에 비해 얇은 두께를 갖도록 한다. 이어서, 상기 제 2PR 패턴(23b)을 마스크로 하여 게이트 절연막(23)이 노출될 때까지 식각한 다음, 도 3c에 도시한 바와 같이, 상기 회절 노광이 적용된 PR 패턴 영역을 제거하여, 금속층을 노출시키는 제 3PR 패턴(23c)을 형성한 후, 상기 제 3PR 패턴(23c)을 마스크로 하여 금속층(25)을 식각함으로써, 소스/드레인 전극(25a/25b)을 형성한다. 이때 사용되는 제 2마스크는 회절 마스크로써, 부분적으로 광투과율 특성이 다르기 때문에 부분적으로 PR 패턴 두께를 다르게 형성할 수가 있다. 일반적으로 회절 마스크는 한번의 마스크 공정을 통하여 서로 다르게 적층된 층을 동시에 적절하게 패터닝하기 위하여 사용되는 것으로, 예시한 바와 같이, 액티브층(28)과 소스/드레인 전극층(25a/25b) 한번의 마스크 공정으로 형성할 수가 있다.
5 마스크 공정의 경우에는 액티브층(28)과 소스/드레인 전극층(25a/25b) 형성시 두 번의 마스크 공정이 진행되기 때문에 4 마스크 공정에 비하여 마스크 공정이 한번 더 추가되는 것이다.
상기와 같이, 액티브층(28) 및 소스/드레인 전극층(25a/25b)을 형성한 후, 도 3d에 도시한 바와 같이, 소스/드레인 전극층(25a/25b) 상에 잔류하는 PR 패턴을 제거하고, 그 상부에 SiOx 또는 SiNx와 같은 무기물질이나. BCB 또는 아크릴과 같은 유기물질을 도포한 다음, 제 3마스크를 사용하여 포토리소그래피(photolithography) 공정으로 제 4PR 패턴(23d)을 형성한 후, 드레인 전극(25b)의 일부를 노출시키는 보호막(29)을 형성한다.
마지막으로, 도 3e에 도시한 바와 같이, 상기 보호막(29) 상에 잔류하는 제 4PR 패턴을 제거한 다음, 상기 보호막(29) 상에 ITO와 같은 투명한 전도성 물질을 증착한 후, 이를 제 4마스크를 사용하여 패터닝함으로써, 화소 전극(31)을 형성한다.
상기와 같이 TFT를 제작하기 위해서 진행되는 포토리소그래피 공정은 전술한 바와 같이 PR 도포, 정렬 및 노광, 현상, 세정 등 일련의 연속공정으로 이루어지며, 특히 노광 공정은 마스크를 제 위치에 배치하고, 마스크와 기판의 얼라인 키를 맞춰 정렬하고 광원을 조사하는 차례로 진행되는데 마스크와 기판을 정렬함에 있어서 미세 패턴을 형성해야하므로, 고도의 정밀함이 요구된다. 따라서, 마스크를 사용하는 공정이 증가할수록 오정렬(misalign)의 정도는 커지게 되며, 이러한 마스크의 오정렬은 공정에 사용되는 마스크의 매수와는 관계없이 마스크를 사용하는 공정에서는 언제나 발생하는 현상으로, TFT와 같은 미세한 패턴의 제작시 치명적인 불량을 야기 시킬 수가 있다.
또한, PR 패턴을 형성하기 위하여 반복되는 포토리소그래피 공정은 공정이 복잡하고 공정시간이 길어져 생산선을 저하시키는 문제점이 있었다.
따라서, 본 발명은 상기와 같은 문제점을 해결하기 위해서 이루어진 것으로,인쇄 방식을 액정표시소자의 제작에 적용하여 포토리소그래피 공정을 생략하고 한번에 PR 패턴을 형성할 수 있는 패턴 형성 장비 및 이를 이용한 액정표시소자의 제조방법을 제공하는데 그 목적이 있다.
기타 본 발명의 목적 및 특징은 이하의 발명의 구성 및 특허청구범위에서 상세히 기술될 것이다.
도 1은 능동소자로서 박막트랜지스터(Thin Film Transistor)를 사용하는 TFT-LCD를 개략적으로 도시한 평면도.
도 2는 각 화소내에 배치되는 TFT의 단면도.
도 3a 내지 도 3d는 종래 4마스크 공정을 통한 TFT의 공정 수순도.
도 4는 그라비아 오프셋 인쇄 방식에 따른 패턴형성방법을 도시한 공정 수순도.
도 5는 본 발명에 따른 TFT의 공정 수순도.
도 6은 도 5에 있어서, 제 4레지스트 패턴의 인쇄공정을 도시한 공정 수순도.
*** 도면의 주요부분에 대한 부호의 설명 ***
100: 클리체 104: 레지스트
105: 닥터블레이드 110: 인쇄롤
250a∼250g: 레지스트 패턴
상기와 같은 목적을 달성하기 위한 본 발명은 기판 상에 제 1금속층을 증착한 후, 그 위에 인쇄롤을 이용하여 제 1레지스트 패턴을 인쇄한 다음, 제 1PR 패턴을 마스크로 하여 상기 제 1금속층을 식각하여 게이트 전극층을 형성하는 단계와; 상기 게이트 전극층이 형성된 기판의 상부에 게이트 절연막, 반도체층 및 제 2금속층을 순차적으로 적층한 후, 그 위에 인쇄롤을 이용하여 부분적으로 그 두께가 다른 제 2레지스트 패턴을 인쇄하는 단계와; 상기 제 2레지스트 패턴을 마스크로하여 게이트 절연막층이 노출되도록 제 2금속층 및 반도체층을 식각하여 액티브층을 형성한 후, 제 2레지스트 패턴을 일부 제거하여 채널영역의 금속층을 노출시키는 제 3레지스트 패턴을 형성한 다음, 제 3레지스트 패턴을 마스크로 하여 제 2금속층을 식각한 후, 소스 및 드레인 전극층을 형성하는 단계와; 상기 소스 및 드레인 전극이 형성된 기판 전면에 무기물질 또는 무리 물질을 도포한 다음, 인쇄롤을 이용하여 제 4레지스트 패턴을 인쇄한 후, 상기 제 4레지스트 패턴을 마스크로 하여 그 하부층을 식각하여 드레인 전극의 일부를 도출시키는 보호막을 형성하는 단계와; 상기 보호막 상에 투명한 전도성물질을 증착한 다음, 그 위에 인쇄롤을 사용하여제 5PR 패턴을 인쇄한 후, 상기 제 5레지스트 패턴을 마스크로 하여 그 하부층을 식각함으로써, 화소 전극을 형성하는 단계로 이루어진다.
상기 인쇄롤을 이용하여 레지스트 패턴을 형성하는 단계는 오목한 홈이 형성된 클리체를 준비하는 단계와; 상기 홈 내부에 레지스트를 충진하는 단계와; 상기 클리체에 인쇄롤을 접촉시켜 회전시킴으로써, 클리체의 홈으로부터 레지스트를 떼어냄과 동시에 인쇄롤의 표면에 레지스트 패턴을 전사시키는 단계와; 인쇄롤로부터 레지스트 패턴을 기판에 재전사시키는 단계로 이루어진다.
한편, 한번의 인쇄 공정으로 상기 액티브층과 소스/드레인 전극층을 형성하기 위하여 상기 제 2레지스트 패턴 형성시, 인쇄롤의 표면에 부분적으로 두께가 다른 레지스트 패턴을 형성하게 된다. 즉, 소스/드레인 전극층 위에 형성되는 레지스트 패턴의 두께가 그 사이에 인쇄되는 레지스트의 두께보다 더 두껍게 형성되어야 한다. 종래에는 회절 마스크를 이용한 회절 노광을 통하여 부분적으로 그 두께가 다른 PR 패턴을 형성하였으나, 본 발명에서는 홈의 깊이가 서로 다른 두 개의 클리체를 마련함으로써 회절노광에 의해서 형성된 PR 패턴과 동일한 레지스트 패턴을 얻을 수가 있다.
이하, 첨부한 도면을 통하여 본 발명에 따른 액정 표시 소자의 제조방법에 대하여 상세히 설명하면 다음과 같다.
도 4는 인쇄 방식의 개념적인 설명을 위하여 그라비아 오프셋 인쇄 방식에 따른 패턴형성방법을 도시한 것이다.
먼저 도 4a에 도시한 바와 같이, 오목한 홈(101)이 형성된 클리체(100)를 준비한 다음, 상기 홈(101) 내부에 레지스트(104)를 충진한다. 이때, 홈(101) 내부에만 레지스트가 충진될 수 있도록 닥터블레이드(105)를 사용하여 클리체의 표면을 평평하게 밀어준다. 그 다음, 도 4b에 도시한 바와 같이, 인쇄롤(110)을 클리체(100)의 표면에 접촉시켜 회전시킴으로써, 클리체(100)의 홈(101)에 충진된 레지스트(104)를 인쇄롤(110)의 표면에 그대로 전사시킨다. 이후에, 도 4c에 도시한 바와 같이, 상기 인쇄롤(110)을 기판(120)으로 가져가 회전시킴으로써, 기판의 표면에 레지스트 패턴(122)을 형성하게 된다.
상기한 바와 같은 오프셋 인쇄법을 이용하여 레지스트 패턴을 형성함에 따라, 공정을 더욱 단순화하여 생산성을 향상시킬 수가 있다.
도 5는 본 발명의 실시예로써, 그라비아 오프셋 인쇄법을 적용한 박막트랜지스터의 제조 방법을 설명하기 위한 공정 수순도로써, 먼저, 도 5a에 도시한 바와 같이, 절연특성을 가지는 투명한 기판(200)을 준비한 다음, 상기 기판(200) 상에 스퍼터링 방법으로 알루미늄(Al) 또는 구리(Cu) 등의 제 1금속층을 증착한 후, 도 4에 도시된 인쇄 공정을 통하여 상기 제 1금속층 위에 제 1레지스트 패턴(250a)을 형성한다. 그 다음, 상기 제 1레지스트 패턴(250a)을 마스크로 하여 제 1금속층을 식각하여 제 1금속 패턴 즉, 게이트 전극(223)을 형성한다.
이후에, 상기 게이트 전극(223) 상에 잔류하는 제 1레지스트 패턴(250a)을 제거한 다음, 도 5b에 도시한 바와 같이, SiOx 또는 SiNx의 절연층(222), 비정질 실리콘층(a-Si)(228a), n+ 도핑된 실리콘층(228b), 및 제 2금속층(225)을 순차적으로 적층한 후, 상기 게이트 전극(223)에 대응하는 제 2금속층(225) 상에 제 2레지스트 패턴(250b)을 인쇄한다. 이때, 상기 제 2금속층(225)은 CVD(chemical vapor deposition)나 스퍼터링(sputtering) 방법을 통하여 크롬(Cr)이나 몰리부덴(Mo) 또는 MoW, MoT, MoNb등의 몰리부덴 합금을 증착함으로써 형성된다.
이어서, 도 5c에 도시한 바와 같이, 상기 제 2금속층(225) 상에 상기 제 2레지스트 패턴(250b)을 사이에 두고 소정간격 이격하는 제 3레지스트 패턴(250c)을 인쇄한다. 이때, 상기 제 3레지스트 패턴(250c)은 이들 사이에 인쇄된 제 2레지스트 패턴(250b)에 비하여 그 두께가 더 두껍게 형성되어야 한다. 이하, 상기 제 2 및 3레지스트 패턴(250b,250c)으로 이루어진 패턴을 제 4레지스트 패턴(250d)이라 칭한다.
종래 기술에 기술한 바와 같이, 종래에는 회절 마스크를 이용한 회절 노광을 통하여 부분적으로 그 두께가 다른 PR 패턴을 형성하였으나, 본 발명에서는 홈의 깊이가 서로 다른 두 개의 클리체를 마련함으로써 회절노광에 의해서 형성된 PR 패턴과 동일한 레지스트 패턴을 얻을 수가 있다.
도 6은 상기 제 4레지스트 패턴의 형성방법을 좀더 상세히 도시한 것으로, 먼저, 도 6a에 도시된 바와 같이, 게이트 전극의 양측 상부 영역에 형성될 레지스트 패턴을 준비하기 위하여, 소정간격 이격되며 동일한 깊이를 가지는 제 1홈(301a)이 형성된 제 1클리체(300a)를 준비한다. 그 다음, 도 6b에 도시한 바와 같이, 상기 홈(301a) 내부에 레지스트를 충진한 다음, 인쇄롤(310)을 상기 클리체(300a)의 표면에 접촉시킨 후, 이를 회전시켜 홈(301a) 내부에 충진된 레지스트(304)를 인쇄롤(310)의 표면에 전사시킨다. 이어서, 도 6c에 도시한 바와 같이, 상기 인쇄롤(310)에 전사된 레지스트를 기판(320)에 재전사시켜 상기한 제 2레지스트 패턴(350b)을 형성한다. 이때, 도면에 상세히 도시하지는 않았지만, 기판(320) 상에는 게이트 전극, 절연층, 반도체층, 및 제 2금속층이 적층되어 있다.
상기와 같이, 제 2레지스트 패턴(350b)을 형성한 후, 도 6d에 도시한 바와 같이, 상기 제 1클리체에 형성된 제 1 및 2 홈의 이격 영역과 일치하는 영역에 제 2,3홈(301a,301b)이 형성된 제 2클리체(300b)를 준비한다. 이때, 회절노광의 효과를 얻기 위해서는 상기 제 2,3홈(301b,301c)의 깊이가 제 1홈(301a)의 깊이보다 깊어야 한다. 이어서, 도 6e에 도시한 바와 같이, 상기 2,3홈(301b,301c) 내부에 레지스트를 충진한 다음, 상기 레지스트(305)를 인쇄롤(310)에 전사시킨 후, 다시 제 2레지스트 패턴(322)이 형성된 기판(320)에 재전사시킨다. 도 6f는 상기와 같은 인쇄 공정을 통하여 기판(320) 상에 형성된 제 4레지스트 패턴(350d)을 도시한 것이다. 참고로, 상기 제 2 및 3홈(301b, 301c)에 대응하는 레지스트 패턴은 기판의 식각공정 이후에 소스/드레인 전극을 형성하게 되며, 상기 제 1홈(301a)은 상기 소스/드레인 전극 사이의 채널영역을 형성하게 된다.
한편, 인쇄 공정 진행 중에 클리체로부터 이탈된 레지스트가 그 형태를 그대로 유지시켜 주기 위하여 외부로부터 UV를 조사하거나, 인쇄롤 내부에 히터를 장착하여 레지스트를 고형화시킬 수도 있다.
상기와 같이 인쇄법을 통하여 제 4레지스트 패턴(250d)을 형성한 후, 상기 제 4레지스트 패턴(250d)을 마스크로 하여 상기 절연층(222)이 노출될 때까지 제 2금속층(225), n+ 실리콘층(228b) 및 비정질 실리콘층(228a)을 식각한다.
상기와 같이 제 4레지스트 패턴(250d)을 형성한 후, 이어서 도 5d에 도시한 바와 같이, 채널 영역의 제 2금속층(225)이 노출될 때가지 제 4레지스트 패턴을 제거하여 제 5레지스트 패턴(250e)을 형성한 다음, 상기 제 5레지스트 패턴(250e)을 마스크로 하여 제 2금속층(225)과 n+ 실리콘층(228b) 및 비정질 실리콘층(228a)을 식각하여 채널층을 형성하는 반도체층(238a)과 오믹접촉층(238b) 및 소스/드레인 전극층(225a/225b)을 형성한다.
이후에, 도 5e에 도시한 바와 같이, 상기 소스/드레인 전극층(225a/225b) 상에 잔류하는 제 5레지스트 패턴(250e)을 제거한 다음, 절연층(222)및 소스/드레인 전극(225a/225b)이 형성된 기판 전면에 SiOx 또는 SiNx와 같은 무기물질이나 BCB 또는 아크릴로 이루어진 유기물질을 증착 또는 코팅하여 보호막(229)을 형성한다. 그리고, 상기 보호막 상에 인쇄 방법을 이용하여 제 6레지스트 패턴을 형성한 후, 상기 제 6레지스트 패턴(250f)을 마스크로 하여 보호막(229)을 식각함으로써, 상기 드레인 전극(225b)의 일부를 노출시키는 드레인 콘택홀(230)을 형성한다.
마지막으로, 도 5f에 도시한 바와 같이, 상기 보호막(229) 상에 ITO(indium tin oxide) 또는 IZO(indium zinc oxide)와 같은 투명한 전도성 물질을 증착한 다음, 그 상부에 인쇄 방법을 이용하여 제 7레지스트 패턴(250)을 형성한 후, 이를 마스크로 하여 상기 투명한 전도성 물질층을 식각함으로써, 드레인 전극(225b)과 전기적으로 접속하는 화소 전극(231)을 형성한다.
본 발명은 레지스트 패턴을 형성하는데 있어서, 그라비아 오프셋 인쇄법에한정하는 것은 아니며, 이밖에도 도면에 도시하진 않았지만, 볼록부를 가지는 오프셋판을 이용하여 패턴을 형성하는 플렉소(flexo) 인쇄법이나, 레지스트를 기판에 도포한 후, 상기 레지스트를 미리 제작된 스템프로 눌러줌으로써, 패턴을 형성하는 마이크로 콘택 인쇄법을 할 수도 있다. 이때, 소스/드레인 전극과 액티브층을 한번의 프린팅 공정으로 형성하기 스템프에는 채널영역에 대응하는 홈의 깊이가 소스/드레인 전극층에 대응하는 홈의 깊이보다 얇아야한다.
전술한 바와 같이, 본 발명은 박막트랜지스터의 소스/드레인 전극 및 액티브층을 한번의 마스크 공정으로 형성하기 위해 홈의 깊이가 서로 다른 두 개의 클리체를 준비하여, 채널 영역에 대응하는 레지스트 패턴의 두께를 다른 영역에 비하여 더 얇게 형성함으로써, 종래 회절 노광에 의한 PR 패턴과 동일한 레지스트 패턴을 얻을 수가 있으며, 이는 종래 포토 마스크 공정에 비하여 공정이 단순하고, 장비가 간단하여 생산력을 더욱 향상시킬 수 있는 효과가 있다.

Claims (7)

  1. 투명한 기판을 준비하는 단계와;
    상기 기판 상에 게이트 전극을 형성하는 단계와;
    상기 게이트 전극이 형성된 기판의 전면에 게이트 절연층, 반도체층 및 소스/드레인 전극물질을 순차적으로 적층한 후, 상기 소스/드레인 전극물질 상에 부분적으로 두께가 다른 레지스트 패턴을 인쇄하는 단계와;
    상기 레지스트 패턴을 마스크로 하여 액티브층 및 소스/드레인 전극층을 형성하는 단계와;
    상기 소스/드레인 전극층 상에 보호막을 형성하는 단계와;
    상기 보호막 상에 드레인 전극과 접속하는 화소 전극을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 액정표시소자의 제조방법.
  2. 제 1항에 있어서, 상기 레지스트 패턴을 인쇄하는 단계는 채널영역이 형성된 패턴과 대응하는 위치에 제 1홈이 형성된 제 1클리체를 준비하는 단계와;
    상기 제 1홈보다 그 깊이가 깊고, 소스/드레인 전극층 영역에 형성될 패턴과 대응하는 위치에 제 2 및 3홈이 형성된 제 2클리체를 준비하는 단계와;
    상기 제 1홈 내부에 레지스트를 충진한 후, 인쇄롤에 전사시켜 고형화 시키는 단계와;
    상기 고형화된 레지스트를 소스/드레인 전극물질이 형성된 기판 상에 전사시켜 제 1레지스트 패턴을 형성하는 단계와;
    상기 제 2홈 내부에 레지스트를 충진한 후, 인쇄롤을 이용하여 기판 상에 형성된 제 1레지스트 패턴을 사이에 두고 양쪽 측면에 제 2레지스트 패턴을 인쇄하는 단계로 이루어지는 것을 특징으로 하는 액정표시소자의 제조방법.
  3. 제 1항에 있어서, 상기 레지스트 패턴을 인쇄하는 단계는 소스/드레인 전극물질이 적층된 기판 상에 레지스트를 균일하게 도포하는 단계와;
    홈의 중심부가 양측보다 얇게 형성된 스탬프를 상기 레지스트에 접속시킨 후, 스탬프의 볼록부가 기판에 닿을때까지 눌러주는 단계와;
    상기 스템프를 기판으로부터 떼어냄으로써, 그 중심부의 두께가 양측보다 얇은 레지스트 패턴을 형성하는 단계로 이루어지는 것을 특징으로 하는 액정표시소자의 제조방법.
  4. 투명한 기판을 준비하는 단계와;
    상기 기판 상에 게이트 전극을 형성하는 단계와;
    상기 게이트 전극이 형성된 기판 전면에 게이트 절연층, 반도체층 및 소스/드레인 전극물질을 순차적으로 적층한 후, 그 상부에 제 1레지스트 패턴을 인쇄하는 단계와;
    상기 제 1레지스트 패턴의 양쪽측면에 제 1레지스트 패턴과 연결되며, 제 1레지스트 패턴보다 두께가 얇은 제 2레지스트 패턴을 인쇄하는 단계와;
    상기 제1 및 2 레지스트 패턴을 마스크로 하여 액티브층 및 소스/드레인 전극층을 형성하는 단계와;
    상기 소스/드레인 전극 상에 보호막을 형성하는 단계와;
    상기 보호막 상에 드레인 전극과 접속하는 화소 전극을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 액정표시소자의 제조방법.
  5. 제 4항에 있어서, 상기 1 및 제 2레지스트 패턴을 인쇄하는 단계는 채널영역이 형성된 패턴과 대응하는 위치에 제 1홈이 형성된 제 1클리체를 준비하는 단계와;
    상기 제 1홈보다 그 깊이가 깊고, 소스/드레인 전극층 영역에 형성될 패턴과 대응하는 하는 위치에 제 2, 3홈이 형성된 제 2클리체를 준비하는 단계와;
    상기 제 1홈 내부에 레지스트를 충진한 후, 인쇄롤을 이용하여 소스/드레인 전극물질이 형성된 기판 상에 제 1레지스트 패턴을 인쇄하는 단계와;
    상기 제 2홈 내부에 레지스트를 충진한 후, 인쇄롤을 이용하여 기판 상에 형성된 제 1레지스트 패턴을 사이에 두고 그 양쪽측면에 제 1레지스트 패턴과 연결되는 제 2레지스트 패턴을 인쇄하는 단계로 이루어지는 것을 특징으로 하는 액정표시소자의 제조방법.
  6. 투명한 기판을 준비하는 단계와;
    상기 기판 상에 게이트 전극을 형성하는 단계와;
    상기 게이트 전극이 형성된 기판 전면에 게이트 절연층, 반도체층 및 소스/드레인 전극물질을 순차적으로 적층하는 단계와;
    상기 소스/드레인 전극물질층 상에 레지스트를 균일한 두께로 도포하는 단계와;
    상기 레지스트를 스탬프로 눌러주어, 중심부의 두께가 양측의 두께보다 얇은 레지스트 패턴을 형성하는 단계와;
    상기 레지스트 패턴을 마스크로 하여 액티브층 및 소스/드레인 전극층을 형성하는 단계와;
    상기 소스/드레인 전극 상에 보호막을 형성하는 단계와;
    상기 보호막 상에 드레인 전극과 접속하는 화소 전극을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 액정표시소자의 제조방법.
  7. 투명한 기판을 준비하는 단계와;
    상기 기판 상에 제 1금속층을 증착한 후, 그 위에 인쇄롤을 이용하여 제 1레지스트 패턴을 인쇄한 다음, 제 1PR 패턴을 마스크로 하여 상기 제 1금속층을 식각함으로써 게이트 전극층을 형성하는 단계와;
    상기 게이트 전극층이 형성된 기판의 상부에 게이트 절연막, 반도체층 및 제 2금속층을 순차적으로 적층한 후, 그 위에 인쇄롤을 이용하여 제 2레지스트 패턴을 형성하는 단계와;
    상기 제 2레지스트 패턴보다 두께가 두꺼운 제 3,4레지스트 패턴을 제 2레지스 패턴의 양쪽에 각각인쇄하는 단계와;
    상기 제 2내지 4 레지스트 패턴을 마스크로 하여 게이트 절연막층이 노출되도록 제 2금속층 및 반도체층을 식각하여 액티브층을 형성하는 단계와;
    상기 제 3레지스트 패턴을 제거한 후, 채널영역의 금속층을 노출시키는 제 2레지스트 패턴 마스크로 하여 제 2금속층을 식각한 후, 소스 및 드레인 전극층을 형성하는 단계와;
    상기 소스 및 드레인 전극이 형성된 기판 전면에 무기물질 또는 무리 물질을 도포한 다음, 인쇄롤을 이용하여 제 5레지스트 패턴을 인쇄한 후, 상기 제 5레지스트 패턴을 마스크로 하여 그 하부층을 식각하여 드레인 전극의 일부를 도출시키는 보호막을 형성하는 단계와;
    상기 보호막 상에 투명한 전도성물질을 증착한 다음, 그 위에 인쇄롤을 사용하여 제 5레지스트 패턴을 인쇄한 후, 상기 제 5레지스트 패턴을 마스크로 하여 그 하부층을 식각함으로써, 화소 전극을 형성하는 단계를 포함하여 이루어지는 액정표시소자의 제조방법.
KR1020020085626A 2002-05-23 2002-12-27 액정표시소자의 제조방법 KR20040059093A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020020085626A KR20040059093A (ko) 2002-12-27 2002-12-27 액정표시소자의 제조방법
US10/422,739 US7569153B2 (en) 2002-05-23 2003-04-25 Fabrication method of liquid crystal display device
JP2003144292A JP3830916B2 (ja) 2002-05-23 2003-05-22 液晶表示素子の製造方法
CNB031410103A CN100492171C (zh) 2002-05-23 2003-05-23 液晶显示器件的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020085626A KR20040059093A (ko) 2002-12-27 2002-12-27 액정표시소자의 제조방법

Publications (1)

Publication Number Publication Date
KR20040059093A true KR20040059093A (ko) 2004-07-05

Family

ID=37351133

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020085626A KR20040059093A (ko) 2002-05-23 2002-12-27 액정표시소자의 제조방법

Country Status (1)

Country Link
KR (1) KR20040059093A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100667136B1 (ko) * 2004-12-31 2007-01-12 엘지.필립스 엘시디 주식회사 박막트랜지스터 기판의 제조 방법
US7858434B2 (en) 2007-08-30 2010-12-28 Samsung Electronics Co., Ltd. Organic thin film transistor substrate and method of manufacturing the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100667136B1 (ko) * 2004-12-31 2007-01-12 엘지.필립스 엘시디 주식회사 박막트랜지스터 기판의 제조 방법
US7858434B2 (en) 2007-08-30 2010-12-28 Samsung Electronics Co., Ltd. Organic thin film transistor substrate and method of manufacturing the same

Similar Documents

Publication Publication Date Title
JP3830916B2 (ja) 液晶表示素子の製造方法
JP4594292B2 (ja) フォトマスク及びこれを利用した液晶表示装置用アレイ基板の製造方法
US7361285B2 (en) Method for fabricating cliche and method for forming pattern using the same
US20070264736A1 (en) Array substrates for use in liquid crystal displays and fabrication methods thereof
US8343787B2 (en) Method for fabricating liquid crystal display device
KR100464204B1 (ko) 그레이톤 마스크 및 이를 이용한 액정디스플레이 제조방법
US20040196416A1 (en) Fabrication method of liquid crystal display device
KR101309454B1 (ko) 인쇄판, 이의 제조 방법 및 이를 이용한 평판표시장치의제조 방법
US6391499B1 (en) Light exposure mask and method of manufacturing the same
KR101625939B1 (ko) 그라비어 인쇄용 인쇄판, 이의 제조 방법, 및 이를 이용한 인쇄 패턴 형성 방법
US8003451B2 (en) Method of manufacturing array substrate of liquid crystal display device
JP2002268585A (ja) アクティブマトリクス基板およびその製造方法
KR100551725B1 (ko) 고개구율 및 고투과율 액정표시장치의 제조방법
KR20100072969A (ko) 롤 프린트용 인쇄판의 제조방법 및 이를 이용한 액정표시장치의 제조방법
KR20040059093A (ko) 액정표시소자의 제조방법
KR20040059094A (ko) 인쇄방식에 의한 패턴형성방법
KR100905017B1 (ko) 액정표시소자 및 그 제조방법
KR101016960B1 (ko) 액정표시장치용 어레이 기판의 제조 방법
KR100601174B1 (ko) 박막 트랜지스터 기판용 광마스크 제작 방법
KR100631015B1 (ko) 인쇄롤의 제조방법 및 이를 이용한 패턴 형성방법
KR100507283B1 (ko) 박막트랜지스터 액정표시장치의 제조방법
KR100579181B1 (ko) 하프-디벨로프를 이용한 셀프-얼라인 패턴형성방법
KR20070071259A (ko) 액정표시소자 및 그의 제조방법
KR20040079566A (ko) 박막트랜지스터 제조방법
KR20100048270A (ko) 액정표시장치의 제조방법

Legal Events

Date Code Title Description
AMND Amendment
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
E801 Decision on dismissal of amendment
B601 Maintenance of original decision after re-examination before a trial
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20050816

Effective date: 20061129