KR20040011923A - Table for wafer labeling - Google Patents
Table for wafer labeling Download PDFInfo
- Publication number
- KR20040011923A KR20040011923A KR1020020045243A KR20020045243A KR20040011923A KR 20040011923 A KR20040011923 A KR 20040011923A KR 1020020045243 A KR1020020045243 A KR 1020020045243A KR 20020045243 A KR20020045243 A KR 20020045243A KR 20040011923 A KR20040011923 A KR 20040011923A
- Authority
- KR
- South Korea
- Prior art keywords
- wafer
- labeling
- vacuum
- central
- peripheral
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67242—Apparatus for monitoring, sorting or marking
- H01L21/67294—Apparatus for monitoring, sorting or marking using identification means, e.g. labels on substrates or labels on containers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6838—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping with gripping and holding devices using a vacuum; Bernoulli devices
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
Abstract
Description
본 발명은 반도체 제조 장치에 관한 것으로서, 더욱 상세하게는 웨이퍼의 칩에 대한 정보를 다이싱(dicing) 테이프에 바코드 라벨링(labeling)할 때 웨이퍼가 놓여지는 웨이퍼 라벨링 테이블에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor manufacturing apparatus, and more particularly, to a wafer labeling table on which a wafer is placed when barcode information is labeled on a dicing tape.
일련의 웨이퍼 제조 공정(wafer fabrication)에 의해 집적회로가 형성된 웨이퍼는 EDS(Electrical Die Sorting) 공정에 의해 웨이퍼 상태에서 웨이퍼를 구성하는 각 반도체 칩의 전기적 특성이 검사되어 신뢰성이 입증된다. 이 과정에서 불량인 반도체 칩들 중에서 레이저로 복구(repair)가 불가능한 반도체 칩은 표면에 잉크 마킹(ink marking)에 의해 정상적인 칩과 구별되도록 표시가 이루어진다.The wafer in which the integrated circuit is formed by a series of wafer fabrication processes is tested for electrical characteristics of each semiconductor chip constituting the wafer in a wafer state by an electrical die sorting (EDS) process to verify reliability. In this process, the semiconductor chips that are not repairable by laser among the defective semiconductor chips are marked so as to be distinguished from the normal chips by ink marking on the surface.
그리고, EDS 공정 후에는 패키지 조립 공정(assembly)이 진행된다. 잉크 마킹이 완료된 웨이퍼에 대한 절단(wafer sawing) 공정이 진행되고 양호한 상태로 판정된 반도체 칩에 대하여 반도체 칩 패키지(semiconductor chip package)로 조립이 이루어지게 된다.After the EDS process, a package assembly process is performed. A wafer sawing process of the wafer on which the ink marking is completed is performed, and the assembly is performed in a semiconductor chip package for a semiconductor chip determined to be in a good state.
패키지 조립 공정에서는 웨이퍼로부터 양호한 상태의 반도체 칩만을 분리하기 위하여 반도체 칩 표면의 잉크 마킹 여부의 검사가 이루어진다. 보통 잉크 마킹 여부의 검사는 칩 표면의 화상을 입력받아 마킹 여부를 판별하는 방식의 칩 선별 장치가 사용되었다. 그러나, 최근에는 맵핑(mapping) 방식을 이용하는 칩 선별 장치가 사용되고 있다.In the package assembly process, an ink marking on the surface of the semiconductor chip is examined to separate only the semiconductor chip in a good state from the wafer. In general, the inspection of ink marking is performed by using a chip sorting apparatus of a method of determining whether marking is performed by receiving an image of a chip surface. Recently, however, a chip sorting apparatus using a mapping method has been used.
웨이퍼는 웨이퍼 링이라 불리는 원형 형태의 프레임(frame)에 다이싱 테이프(dicing tape)로 고정되어 취급된다. 맵핑 방식은 다이싱 테이프에 바코드를 라벨링하고 그 바코드 정보를 판독하여 양호한 칩을 선별하는 방식이다. 이와 같은 맵빙 방식의 칩 선별 장치를 적용할 경우 잉크 마킹을 검사하는 작업을 생략하고 맵 정보에 따라 양호한 칩이 선별될 수 있다. 이 맵핑 방식을 이용한 칩 선별은 잉크 마킹 대신에 라벨링 공정이 필요하다. 라벨링 공정은 웨이퍼를 라벨링 테이블에 탑재한 후에 수행된다. 종래의 라벨링 테이블을 소개하기로 한다.The wafer is handled by being fixed with a dicing tape in a circular frame called a wafer ring. The mapping method is a method of labeling a barcode on a dicing tape and reading the barcode information to select good chips. When the chip selection apparatus of the mapping method is applied, a good chip may be sorted according to the map information without omitting the inspection of the ink marking. Chip sorting using this mapping method requires a labeling process instead of ink marking. The labeling process is performed after placing the wafer on the labeling table. A conventional labeling table will be introduced.
도 1과 도 2는 종래 기술에 따른 라벨링 테이블의 부분 사시도와 정면도이다.1 and 2 are a partial perspective view and a front view of a labeling table according to the prior art.
도 1과 도 2를 참조하면, 종래 라벨링 테이블(200)은 상부에서 보았을 때 웨이퍼(10) 크기보다 약간 작은 원형 형태의 중앙부 테이블(201)과 그 주변에 형성되는 주변부 테이블(203)을 포함한다. 중앙부 테이블(201)과 주변부 테이블(203)의 경계 부분에는 진공을 인가하기 위한 진공 홈(205)이 형성되어 있다. 중앙부 테이블(201)에서 중앙 부분과 가장자리 부분에 형성된 복수의 구멍들(207,209)은 중앙부 테이블(201)을 고정시키기 위한 체결공이다.1 and 2, the conventional labeling table 200 includes a central table 201 having a circular shape slightly smaller than the size of the wafer 10 when viewed from the top, and a peripheral table 203 formed around the center table 201. . At the boundary portion between the central table 201 and the peripheral table 203, a vacuum groove 205 for applying a vacuum is formed. The plurality of holes 207 and 209 formed in the central portion and the edge portion of the central portion table 201 are fastening holes for fixing the central portion table 201.
웨이퍼 프레임(11)에 다이싱 테이프(13)로 고정된 상태의 웨이퍼(10)가 공급되어 웨이퍼(10) 부분은 중앙부 테이블(201)과 주변부 테이블(203)에 걸쳐 놓여지고 웨이퍼 프레임(11)과 그 웨이퍼 프레임(11)과 웨이퍼(10) 사이의 다이싱 테이프(13) 부분이 주변부 테이블(203)에 놓여진다. 이 상태에서 진공 홈(205)을 통하여 진공이 인가되어 웨이퍼(10)가 고정되고, 웨이퍼 프레임(11)과 웨이퍼(10)사이의 다이싱 테이프(13) 부분이 주변부 테이블(203)에 의해 지지되어 라벨링 작업이 이루어진다.The wafer 10 in the state fixed with the dicing tape 13 is supplied to the wafer frame 11 so that the portion of the wafer 10 is placed over the central table 201 and the peripheral table 203, and the wafer frame 11 is provided. And a portion of the dicing tape 13 between the wafer frame 11 and the wafer 10 are placed on the peripheral table 203. In this state, a vacuum is applied through the vacuum groove 205 to fix the wafer 10, and a portion of the dicing tape 13 between the wafer frame 11 and the wafer 10 is supported by the peripheral table 203. And labeling is performed.
그러나, 종래 기술에 따른 라벨링 테이블은 웨이퍼와 웨이퍼 프레임 전면을 라벨링 테이블에 탑재하여 진공으로 고정시키는 과정에서 더스트(dust)에 의한 웨이퍼 손상(damage)이나 깨짐(broken)이 발생될 수 있는 문제점을 가지고 있다. 라벨링 테이블 위에 더스트가 존재할 경우 그에 대한 감지는 이루어지지 않으며 별도의 에러(error) 발생으로 간주되지도 않는다. 이와 같은 상태에서 라벨링 작업을 위한 진공이 인가되어 웨이퍼와 웨이퍼 프레임을 고정시키게 되면 진공이 인가될 때의 장력으로 생긴 힘에 의해 더스트가 존재하는 부분에서의 웨이퍼 손상(damage)이나 깨짐(broken)이 발생되는 것이다. 더욱이, 라벨링 테이블에 잔존하는 더스트는 특정 웨이퍼의 깨짐으로 끝나지 않고 후속으로 이어지는 웨이퍼에 대하여 계속적으로 영향을 미치게 된다.However, the labeling table according to the related art has a problem in that wafer damage or cracking due to dust may occur during the process of mounting the wafer and the front surface of the wafer frame on the labeling table and vacuuming them. have. If there is a dust on the labeling table, it is not detected and is not regarded as a separate error. In this state, when the vacuum for labeling is applied to fix the wafer and the wafer frame, wafer damage or cracking at the part where dust is present is caused by the force generated by the tension when the vacuum is applied. It happens. Moreover, the dust remaining in the labeling table does not end with the breaking of a particular wafer but continues to affect subsequent wafers.
따라서 본 발명의 목적은 라벨링 테이블 위에 안착되는 더스트(dust)에 의한 웨이퍼 손상 및 깨짐을 방지할 수 있도록 하는 웨이퍼 라벨링 테이블을 제공하는 데에 있다.It is therefore an object of the present invention to provide a wafer labeling table that can prevent wafer damage and cracking due to dust seated on the labeling table.
도 1과 도 2는 종래 기술에 따른 웨이퍼 라벨링(labeling) 테이블의 부분 사시도와 단면도이고,1 and 2 are partial perspective and cross-sectional views of a wafer labeling table according to the prior art,
도 3과 도 4는 본 발명에 따른 웨이퍼 라벨링 테이블의 부분 사시도와 단면도이다.3 and 4 are partial perspective and cross-sectional views of a wafer labeling table according to the present invention.
* 도면의 주요 부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings
10; 웨이퍼10; wafer
11; 웨이퍼 프레임11; Wafer frame
13; 다이싱 테이프(dicing tape)13; Dicing tape
100; 라벨링 테이블100; Labeling table
101; 중앙부 테이블101; Center table
103; 주변부 테이블103; Peripheral Table
105,107; 진공 홀(vacuum hole)105,107; Vacuum hole
107,109; 구멍107,109; hole
111,112; 탑재면111,112; Mounting surface
113,114; 홈113,114; home
115; 진공 방지 구멍115; Vacuum proof hole
이와 같은 목적을 달성하기 위한 본 발명에 따른 웨이퍼 라벨링 테이블은, 웨이퍼의 크기보다 작은 원형의 중앙부 테이블과 그 주변에 형성되는 주변부 테이블을 포함하며 중앙부 테이블과 주변부의 경계 부분에 진공 홈이 형성되어 있는 웨이퍼 라벨링 테이블에 있어서, 중앙부 테이블은 중심으로부터 동심원 형태로 소정 폭의 탑재면들이 형성되어 있고 그 탑재면들 사이의 부분이 탑재면으로부터 소정 깊이로 파여져 있는 것을 특징으로 한다.The wafer labeling table according to the present invention for achieving the above object comprises a circular center portion table smaller than the size of the wafer and a peripheral portion formed around the periphery, the vacuum groove is formed in the boundary portion of the central portion table and the peripheral portion The wafer labeling table is characterized in that the center portion table is provided with mounting surfaces having a predetermined width in the form of concentric circles from the center, and portions between the mounting surfaces are excavated with a predetermined depth from the mounting surface.
바람직하게는 중앙부 테이블이 외곽과 중심으로부터 외곽의 1/2지점에 각각 소정 폭으로 2개의 탑재면이 형성되어 있도록 하며, 탑재면들 사이의 파여진 부분에 진공 방지 구멍이 형성되도록 한다.Preferably, the central table is provided with two mounting surfaces having a predetermined width, respectively, at a half point of the outer side and the center from the outer side, and a vacuum prevention hole is formed in the recessed portion between the mounting surfaces.
이하 첨부 도면을 참조하여 본 발명에 따른 웨이퍼 라벨링 테이블을 보다 상세하게 설명하고자 한다.Hereinafter, a wafer labeling table according to the present invention will be described in detail with reference to the accompanying drawings.
도 3과 도 4는 본 발명에 따른 웨이퍼 라벨링 테이블의 부분 사시도와 단면도이다.3 and 4 are partial perspective and cross-sectional views of a wafer labeling table according to the present invention.
도 3과 도 4를 참조하면, 본 발명에 따른 웨이퍼 라벨링 테이블(100)은 상부에서 보았을 때 웨이퍼(10) 크기보다 약간 작은 크기로서 동심원 형태의 탑재면이 형성된 중앙부 테이블(101)과 그 주변에 형성되는 주변부 테이블(103)을 포함한다. 중앙부 테이블(101)과 주변부 테이블(103)의 경계 부분에는 진공을 인가하기 위한 진공 홈(105)이 소정 폭, 예컨대 1㎜폭으로 형성되어 있다. 중앙부 테이블(101)에서 중앙 부분과 가장자리 부분에 중앙부 테이블(101)을 주변부 테이블(103)에 체결하기 위해 형성된 복수의 체결 구멍(107,109)들이다.3 and 4, the wafer labeling table 100 according to the present invention is slightly smaller than the size of the wafer 10 when viewed from the top, and is formed around the central table 101 having a concentric mounting surface formed thereon. A periphery table 103 is formed. In the boundary portion between the central table 101 and the peripheral table 103, a vacuum groove 105 for applying a vacuum is formed to have a predetermined width, for example, 1 mm wide. A plurality of fastening holes 107 and 109 formed to fasten the central table 101 to the peripheral table 103 at the central and edge portions of the central table 101.
여기서, 중앙부 테이블(101)은 중심O로부터 r'의 거리에서 d의 폭으로 동심원 형태의 탑재면(111)이 형성되어 있고 외곽으로부터 d의 폭으로 동심원 형태의 탑재면(112)이 형성되어 있다. 예컨대 외곽과 중심으로부터 외곽의 1/2지점에 각각탑재면(111,112)들이 형성되어 있다.Here, the central table 101 is formed with a concentric circular mounting surface 111 with a width of d at a distance r 'from the center O, and a concentric circular mounting surface 112 with a width of d from the outside. . For example, the mounting surfaces 111 and 112 are formed at 1/2 points of the outer side from the outer side and the center.
편의상, 안쪽의 탑재면을 내측 탑재면이라 하고 바깥쪽의 탑재면을 외측 탑재면이라 하기로 한다. 내측 탑재면(111)의 내측과 내측 탑재면(111)과 외측 탑재면(112)의 사이는 탑재면으로부터 소정 깊이로 오목하게 파여진 홈(113,114)이 형성되어 있다. 그리고, 내측 탑재면(111)과 외측 탑재면(112)의 사이에는 대기압이 인가될 수 있도록 진공 방지 구멍(115)이 형성되어 있다.For convenience, the inner mounting surface will be referred to as the inner mounting surface and the outer mounting surface will be referred to as the outer mounting surface. Grooves 113 and 114 recessed in a predetermined depth from the mounting surface are formed between the inside of the inner mounting surface 111 and the inner mounting surface 111 and the outer mounting surface 112. A vacuum preventing hole 115 is formed between the inner mounting surface 111 and the outer mounting surface 112 so that atmospheric pressure can be applied.
웨이퍼 프레임(11)에 다이싱 테이프(13)로 고정된 상태의 웨이퍼(10)가 공급되어 웨이퍼(10) 부분이 중앙부 테이블(101)과 주변부 테이블(103)에 걸쳐 놓여지고 웨이퍼 프레임(11)과 그 웨이퍼 프레임(11)과 웨이퍼(10) 사이의 다이싱 테이프(13)가 주변부 테이블(103)에 놓여진다. 이때, 실제로 웨이퍼(10) 부분의 다이싱 테이프(13)와 접촉되는 부분은 중앙부 테이블(101)의 상면 전체가 아니라 일부의 면, 즉 동심원 형태로 형성되는 탑재면(111,112)에서만 접촉이 이루어진다. 따라서, 더스트가 다이싱 테이프(13)와 중앙부 테이블(101)의 탑재면 사이에 존재할 확률이 크게 감소된다. 이와 같은 상태에서 진공 홈(105)을 통하여 진공이 인가되어 웨이퍼(10)가 고정되고, 웨이퍼 프레임(11)과 웨이퍼(10) 사이의 다이싱 테이프(13) 부분이 주변부 테이블(103)에 의해 지지되는 상태에서 라벨링 작업이 이루어진다.The wafer 10 in the state fixed with the dicing tape 13 is supplied to the wafer frame 11 so that a portion of the wafer 10 is placed over the central table 101 and the peripheral table 103, and the wafer frame 11 is provided. And a dicing tape 13 between the wafer frame 11 and the wafer 10 are placed on the peripheral table 103. At this time, the portion that actually comes into contact with the dicing tape 13 of the portion of the wafer 10 is not in contact with the entire upper surface of the central table 101 but only in contact with some surfaces, that is, mounting surfaces 111 and 112 formed in a concentric shape. Thus, the probability that dust exists between the dicing tape 13 and the mounting surface of the central table 101 is greatly reduced. In this state, a vacuum is applied through the vacuum groove 105 to fix the wafer 10, and a portion of the dicing tape 13 between the wafer frame 11 and the wafer 10 is formed by the peripheral table 103. The labeling operation is carried out in a supported state.
진공 방지 구멍(115)은 라벨링 작업이 진행되는 도중에 웨이퍼(10)를 잡아주는 진공 홈(105)으로부터 순간적으로 진공이 누설되어 내측 탑재면(111)과 외측 탑재면(112) 사이의 웨이퍼가 닿지 않도록 오목하게 파여진 홈(114) 부분으로 넘어들어 진공이 인가되는 것을 방지한다.The vacuum prevention hole 115 is instantaneously leaked from the vacuum groove 105 holding the wafer 10 during the labeling operation so that the wafer between the inner mounting surface 111 and the outer mounting surface 112 does not touch. To prevent the vacuum from being applied.
한편, 진공상태를 파기 위해 진공 홈(105)을 통하여 공급되는 공기의 양을 늘림으로써 수 마이크로미터의 미세한 크기의 더스트들이 탑재면(111,112)에 안착되었을 때 이를 대기 중으로 날릴 수 있다.On the other hand, by increasing the amount of air supplied through the vacuum groove 105 in order to dig a vacuum state can be blown to the atmosphere when the dust of the micro-sized micrometers of several micrometers is seated on the mounting surface (111,112).
이상과 같은 본 발명에 의한 웨이퍼 라벨링 테이블에 따르면, 웨이퍼와 웨이퍼 라벨링 테이블의 접촉 면적이 최대한으로 감소되어 더스트가 웨이퍼 라벨링 테이블 표면에 안착되지 못하게 된다. 이에 따라 더스트에 의한 웨이퍼 손상 및 깨짐이 최소화될 수 있다.According to the wafer labeling table according to the present invention as described above, the contact area between the wafer and the wafer labeling table is reduced to the maximum, so that dust is not seated on the wafer labeling table surface. Accordingly, wafer damage and cracking due to dust can be minimized.
Claims (3)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020020045243A KR20040011923A (en) | 2002-07-31 | 2002-07-31 | Table for wafer labeling |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020020045243A KR20040011923A (en) | 2002-07-31 | 2002-07-31 | Table for wafer labeling |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20040011923A true KR20040011923A (en) | 2004-02-11 |
Family
ID=37319958
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020020045243A KR20040011923A (en) | 2002-07-31 | 2002-07-31 | Table for wafer labeling |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20040011923A (en) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05343274A (en) * | 1992-06-05 | 1993-12-24 | Tokyo Seimitsu Co Ltd | Marking positioning method of semiconductor chip marking device |
| KR20000026934A (en) * | 1998-10-21 | 2000-05-15 | 한효용 | Method and apparatus for marking chip size package |
| KR20010073297A (en) * | 2000-01-13 | 2001-08-01 | 성규동 | Calibration apparatus for wafer marking system |
-
2002
- 2002-07-31 KR KR1020020045243A patent/KR20040011923A/en not_active Application Discontinuation
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05343274A (en) * | 1992-06-05 | 1993-12-24 | Tokyo Seimitsu Co Ltd | Marking positioning method of semiconductor chip marking device |
| KR20000026934A (en) * | 1998-10-21 | 2000-05-15 | 한효용 | Method and apparatus for marking chip size package |
| KR20010073297A (en) * | 2000-01-13 | 2001-08-01 | 성규동 | Calibration apparatus for wafer marking system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100778425B1 (en) | Apparatus for fixing a semiconductor wafer by suction | |
| US20050260829A1 (en) | Manufacturing method of a semiconductor device | |
| US20030038343A1 (en) | Semiconductor device and method for manufacturing the same | |
| JP2009076924A (en) | Method for arranging chip of first substrate on second substrate | |
| US6768332B2 (en) | Semiconductor wafer and testing method for the same | |
| JP2004253756A (en) | Substrate mounting apparatus, carrying arm, positioning methodology of semiconductor wafer, and device and method for inspecting substrate | |
| KR100389129B1 (en) | Multi-function wafer aligner | |
| JP2001007165A (en) | Probe card unit | |
| US20020139235A1 (en) | Singulation apparatus and method for manufacturing semiconductors | |
| US6972202B2 (en) | Method of manufacturing and testing a semiconductor device | |
| CN118475842A (en) | Probe card and inspection system | |
| KR20040011923A (en) | Table for wafer labeling | |
| KR20090005859A (en) | Table for seating semiconductor packages | |
| JPH0837225A (en) | Jig for manufacturing semiconductor and testing equipment using that jig | |
| US6340604B1 (en) | Contactor and semiconductor device inspecting method | |
| US20050060115A1 (en) | Low profile carrier for non-wafer form device testing | |
| US11293975B2 (en) | Probing device | |
| JP2013065658A (en) | Stage with positioning mechanism, operation method of the same, and manufacturing method of semiconductor device | |
| US20040017664A1 (en) | Semiconductor memory module | |
| JP7390889B2 (en) | Adsorption holding device | |
| US7372150B2 (en) | Semiconductor wafer having identification indication | |
| JP2009302242A (en) | Wafer inspection device, and manufacturing method of semiconductor device | |
| KR0124552Y1 (en) | Wafer ring tester | |
| US20060214266A1 (en) | Bevel dicing semiconductor components | |
| KR20030070552A (en) | Method and apparatus for processing an array of components |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |