[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR20030091333A - 액정표시패널 및 그 제조 방법 - Google Patents

액정표시패널 및 그 제조 방법 Download PDF

Info

Publication number
KR20030091333A
KR20030091333A KR1020020029262A KR20020029262A KR20030091333A KR 20030091333 A KR20030091333 A KR 20030091333A KR 1020020029262 A KR1020020029262 A KR 1020020029262A KR 20020029262 A KR20020029262 A KR 20020029262A KR 20030091333 A KR20030091333 A KR 20030091333A
Authority
KR
South Korea
Prior art keywords
liquid crystal
gate
patterns
display unit
active
Prior art date
Application number
KR1020020029262A
Other languages
English (en)
Other versions
KR100877479B1 (ko
Inventor
김수만
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020020029262A priority Critical patent/KR100877479B1/ko
Publication of KR20030091333A publication Critical patent/KR20030091333A/ko
Application granted granted Critical
Publication of KR100877479B1 publication Critical patent/KR100877479B1/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136204—Arrangements to prevent high voltage or static electricity failures
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136277—Active matrix addressed cells formed on a semiconductor substrate, e.g. of silicon
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00—Materials and properties
    • G02F2202/22—Antistatic materials or arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은 외부로부터의 정전기가 구동회로 및 박막트랜지스터 어레이로 유입되는 것을 방지할 수 있는 액정표시패널 및 그 제조 방법을 제공하는 것이다.
본 발명의 액정표시패널은 다수의 신호라인들의 교차로 할당된 영역마다 마련된 액정셀들과, 신호라인들과 액정셀들 각각의 사이에 접속된 박막트랜지스터를 포함하는 화상표시부와; 외부로부터의 입력신호들을 화상표시부에 공급하는 신호라인들의 입력부에 그 신호라인과 절연막을 사이에 두고 중첩된 다수개의 정전기 방지용 액티브 패턴들을 구비하는 것을 특징으로 한다.
이렇게, 외부로부터의 신호를 공급하는 신호라인과 게이트 절연막을 사이에 두고 중첩되는 다수개의 정전기 방지용 액티브 패턴들이 정전기가 유입되면 게이트 절연막에서의 브레이크다운을 유도하여 정전기를 차단할 수 있게 된다.

Description

액정표시패널 및 그 제조 방법{LIQUID CRYSTAL DISPLAY PANEL AND FABRICATING METHOD THEREOF}
본 발명은 폴리실리콘을 이용한 액정표시장치에 관한 것으로, 특히 정전기로 인한 구동회로 및 박막트랜지스터 어레이의 손상을 방지할 수 있는 액정표시패널 및 그 제조 방법에 관한 것이다.
통상의 액정표시장치는 전계를 이용하여 유전이방성을 갖는 액정의 광투과율을 조절함으로써 화상을 표시하게 된다. 이를 위하여, 액정표시장치는 액정셀들이 매트릭스 형태로 배열되어진 액정표시패널과 이 액정표시패널을 구동하기 위한 구동회로를 구비한다. 액정표시패널에는 게이트라인들과 데이터라인들이 교차하게 배열되고 그 게이트라인들과 데이터라인들의 교차로 할당된 영역에 액정셀들이 위치하게 된다. 이 액정표시패널에는 액정셀들 각각에 전계를 인가하기 위한 화소전극들과 공통전극이 마련된다. 화소전극들 각각은 스위칭 소자인 박막트랜지스터(Thin Film Transistor)의 소스 및 드레인 단자들을 경유하여 데이터라인들 중 어느 하나에 접속된다. 박막트랜지스터의 게이트단자는 화소전압신호가 1라인분씩의 화소전극들에게 인가되게 하는 게이트라인들 중 어느 하나에 접속된다. 구동회로는 게이트라인들을 구동하기 위한 게이트 드라이버와, 데이터라인들을 구동하기 위한 데이터 드라이버를 구비한다. 게이트 드라이버는 스캐닝신호를 게이트라인들에 순차적으로 공급하여 액정표시패널 상의 액정셀들을 1라인분씩 순차적으로 구동한다. 데이터 드라이버는 게이트라인들 중 어느 하나에 게이트신호가 공급될 때마다 데이터라인들 각각에 비디오신호를 공급한다. 이에 따라, 액정표시장치는 액정셀별로 비디오신호에 따라 화소전극과 공통전극 사이에 인가되는 전계에 의해 광투과율을 조절함으로써 화상을 표시한다.
이러한 액정표시장치에 이용되는 박막트랜지스터는 반도체층으로 아몰퍼스(Amorphous) 실리콘 또는 폴리(Poly) 실리콘을 이용한다. 아몰퍼스형 액정표시장치는 아몰퍼스실리콘층이 비교적 균일성이 좋고 특성이 안정된 장점을 가지고 있으나, 전하이동도가 작아 화소밀도를 향상시키기 어려운 단점을 가진다. 이와 달리, 폴리실리콘형 액정표시장치는 폴리실리콘층이 전하이동도가 높음에 따라 화소밀도를 증가시키는데 유리한 장점을 가진다. 또한 상대적으로 빠른 응답속도를 요하는 구동회로들을 액정표시패널 상에 실장하여 제조단가를 낮출 수 있는 장점을 가진다.
실제로, 폴리 액정표시장치는 도 1에 도시된 바와 같이 액정표시패널(10)의 게이트 라인들(GL1 내지 GLn)을 구동하기 위한 게이트 드라이버(12)와, 액정표시패널(10)의 데이타라인들(DL1 내지 DLm)을 구동하기 위한 데이터 드라이버(14)를 구비한다.
액정표시패널(10)은 게이트라인들(GL1 내지 GLn)과 데이타라인들(DL1 내지 DLm)과의 교차로 할당된 영역마다 형성된 적, 녹, 청 화소들(R, G, B)을 구비하는 화상표시부(16)를 구비한다. 적, 녹, 청 화소들(R, G, B) 각각은 하나의 박막트랜지스터와 하나의 액정셀로 구성된다. 박막트랜지스터의 게이트전극과 소스전극은 게이트라인(GL)과 데이타라인(DL)에 각각 접속된다. 액정셀은 박막트랜지스터와 접속된 화소전극과, 기준전극으로 화소전극과 액정을 사이에 두고 대향되는 공통전극을 구비한다.
게이트 드라이버(12)는 게이트 제어신호들에 의해 프레임마다 수평기간씩 순차적으로 게이트라인들(GL1 내지 GLn)을 구동한다. 이 게이트 드라이버(12)에 의해 박막트랜지스터들이 수평라인 단위로 순차적으로 턴-온되어 데이타라인(DL1 내지 DLm)을 액정셀과 접속시키게 된다.
데이터 드라이버(14)는 수평기간마다 다수의 디지털 데이타신호 샘플링하여 아날로그 데이터신호로 변환한다. 그리고 데이터 드라이버(14)는 아날로그 데이터신호를 데이타라인들(DL1 내지 DLm)에 공급한다. 이에 따라, 턴-온된 박막트랜지스터에 접속된 액정셀들은 데이타라인들(DL1 내지 DLm) 각각으로부터의 데이터신호에 응답하여 광투과율을 조절하게 된다.
그리고, 액정표시장치는 데이터 드라이버(14)와 데이터라인들(DL1 내지 DLm) 사이에 접속된 멀티플렉서들(MUX1 내지 MUXk)을 더 구비한다. 멀티플렉서들(MUX1 내지 MUXk) 각각은 다수개, 예를 들면 4개의 데이타라인들(DLi 내지 DLi+3)에 접속된다. 이러한 멀티플렉서들(MUX1 내지 MUXk) 각각은 제1 내지 제4 제어라인(CL1 내지 CL4)을 경유한 제1 내지 제4 제어신호에 의해 데이터 드라이버(14)로부터 데이터 입력라인(DIL)을 경유한 비디오신호를 4개의 데이타라인들(DLi 내지 DLi+3)에 순차적으로 공급한다. 이를 위하여, 멀티플렉서들(MUX1 내지 MUXk) 각각은 데이터 드라이버(14)에 접속된 데이터 입력라인(DIL)과 4개의 데이타라인들(DLi 내지 DLi+3) 사이에 각각 접속되어진 4개의 스위치소자(SW1 내지 SW4)를 구비한다. 스위치소자(SW1 내지 SW4) 각각은 통상 MOS 트랜지스터로 구현된다. 멀티플렉서(MUX)에 포함된 4개의 스위치 소자들(SW1 내지 SW4)은 제1 내지 제4 제어신호를 하나씩 자신들의 게이트전극쪽으로 각각 입력한다. 제1 내지 제4 제어신호 서로 순차적이고 반복적으로 진행되는 인에이블구간, 즉 하이논리의 구간을 가진다. 이에 따라, 멀티플렉서(MUX)에 포함되어진 4개의 스위치소자(SW1 내지 SW4)은 수평기간마다 순차적으로 턴-온되어 4개의 데이타라인(DLi 내지 DLi+3)이 순차적으로 데이터 드라이버(14)에 접속된 데이터 입력라인(DIL)과 접속되게 한다.
이러한 멀티플렉서들(MUX1 내지 MUXk)은 화상표시부(16)와 함께 액정표시패널(10) 내에 형성된다. 여기서, 멀티플렉서들(MUX1 내지 MUXk)은 화상표시부(16)의 위쪽에 위치한다.
도 2는 도 1에 도시된 멀티플렉서(MUX)가 형성되는 영역을 확대하여 도시한 평면도이고, 도 3은 도 1에 도시된 스위치 소자(SW)를 A-A'선을 따라 절단하여 도시한 단면도이다.
도 2 및 도 3을 참조하면, 멀티플렉서(MUX)에 포함되는 제1 내지 제4 스위치소자들(SW1 내지 SW4) 각각은 제어라인(CL)과 접속된 게이트 전극(30), 데이터 입력라인(DIL)과 접속된 소스 전극(34), 데이터 라인(DL)과 접속된 드레인 전극(36), 그리고 게이트전극(30)을 사이에 두고 소스 전극(34) 및 드레인 전극(36)과 접속된 액티브층(20)을 구비하는 트랜지스터로 구성된다.
여기서, 액티브층(20)은 화상표시부(16)에 형성된 박막트랜지스터들과 함께 폴리 실리콘층으로 이루어진다. 이러한 액티브층(20)은 버퍼막(24)을 사이에 두고 하부기판(22) 상에 형성된다. 게이트 전극(30)은 게이트 절연막(28)을 사이에 두고 액티브층(20)과 중첩되게 형성된다. 소스 전극(34) 및 드레인 전극(36)은 층간 절연막(32)을 사이에 두고 게이트 전극(30)과 절연되게 형성되며, 층간 절연막(32) 및 게이트 절연막(28)을 관통하여 형성된 컨택홀(21)을 통해 액티브층(20)과 접촉하게 된다. 그리고, 스위치 소자(SW)는 보호막(38)에 의해 보호된다.
이러한 구성을 갖는 스위치 소자(SW)는 화상표시부(16)에 포함되는 박막트랜지스터들과 동일한 구성을 가지게 된다. 따라서, 도 3을 참조하여 멀티플렉서(MUX)를 포함하는 박막트랜지스터 어레이 기판의 제조방법을 살펴보면 다음과 같다.
하부기판(22) 상에 SiO2등의 절연물질로 이루어진 버퍼막(24)이 증착된 다음, 그 위에 아몰퍼스 실리콘막이 증착된다. 이어서, 아몰퍼스 실리콘막이 레이저에 의해 결정화되어 폴리 실리콘막이 되고, 그 폴리 실리콘막이 패터닝되어 화상표시부(16) 및 멀티플렉서(MUX) 각각에 포함되는 액티브층(20)이 형성된다.
액티브층(20)이 형성된 버퍼막(24) 위에 게이트 절연막(20)을 전면 증착되고, 그 위에 게이트 금속층이 증착된다. 그리고, 게이트 금속층이 패터닝됨으로써 게이트라인(GL), 제어라인(CL), 게이트 전극(30)을 포함하는 게이트 패턴들이 형성된다.
게이트 패턴들이 형성된 게이트 절연막(28) 상에 층간 절연막(32)이 전면 증착되고 패터닝되어 층간 절연막(32)과 게이트 절연막(28)을 관통하는 컨택홀(21)이 형성된다.
그 다음, 소스/드레인 금속층이 증착되고 패터닝되어 데이터 라인(DL), 데이터 입력라인(DIL), 소스 전극(34), 드레인 전극(36)을 포함하는 소스/드레인 패턴들이 형성된다. 여기서, 소스 전극(34) 및 드레인 전극(36)은 컨택홀(21)을 통해 액티브층(20)과 접촉하게 된다.
이러한 소스/드레인 패턴들이 형성된 층간 절연막(32) 위에 보호막(38)이 전면 증착되고 패터닝되어 화상표시부(16)에 포함되는 박막트랜지스터들의 드레인 전극이 노출되게 한다.
그리고, 보호막(38) 위에 투명도전물질이 증착되고 패터닝되어화상표시부(16)에서 박막트랜지스터의 드레인전극과 접속되는 화소전극이 형성된다.
이와 같이, 종래의 폴리 액정표시장치에서는 멀티플렉서(MUX)와 같은 구동회로가 화상표시부(16)에 포함되는 박막트랜지스터 어레이와 함께 동일한 하부기판에 형성된다. 이러한 폴리 액정표시장치는 액티브층을 폴리 실리콘으로 형성함에 따라 기존의 아모퍼스 실리콘을 이용하는 아모퍼스 액정표시장치 보다 액티브층과 게이트 전극 사이의 게이트 절연막이 얇은 두께를 가지게 된다. 이로 인하여 외부로부터 정전기가 유입되는 경우 액티브층과 게이트 전극 사이의 게이트 절연막이 쉽게 파괴되어 멀티플렉서와 같은 구동회로와 박막트랜지스터 어레이가 손상되어 구동불량이 발생하게 된다.
따라서, 본 발명의 목적은 외부로부터의 정전기가 구동회로 및 박막트랜지스터 어레이로 유입되는 것을 방지할 수 있는 액정표시패널 및 그 제조 방법을 제공하는 것이다.
도 1은 종래의 폴리 액정표시장치의 구성을 개략적으로 도시한 평면도.
도 2는 도 1에 도시된 멀티플렉서 영역을 확대도시한 평면도.
도 3은 도 2에 도시된 스위치소자를 A-A'선을 따라 절단하여 도시한 단면도.
도 4는 본 발명의 실시 예에 따른 액정표시패널을 포함하는 폴리 액정표시장치의 구성을 개략적으로 도시한 평면도.
도 5는 도 4에 도시된 멀티플렉서 영역을 확대도시한 평면도.
도 6은 도 5에 도시된 멀티플렉서 영역을 B-B'선을 따라 절단하여 도시한 단면도.
도 7은 본 발명의 다른 실시 예에 따른 액정표시패널의 멀티플렉서 영역을 확대도시한 평면도.
도 8은 도 7에 도시된 멀티플렉서 영역을 C-C'선을 따라 절단하여 도시한 단면도.
< 도면의 주요부분에 대한 설명>
10, 50 : 액정표시패널 12, 52 : 게이트 드라이버
14, 54 : 데이터 드라이버 16, 56 : 화상표시부
20, 70, 90 : 액티브층 21, 71, 91 : 컨택홀
22, 72, 102 : 하부기판 24, 74, 104 : 버퍼막
28, 78, 108 : 게이트 절연막 30, 80, 110 : 게이트 전극
32, 82, 112 : 층간 절연막 34, 84, 114 : 소스 전극
36, 86, 116 : 드레인 전극 38, 118 : 보호막
58, 98 : 반도체 패턴 CL1 내지 CL4 : 제어라인
DIL : 데이터 입력라인 DL1 내지 DLm : 데이터 라인
GL1 내지 GLn : 게이트 라인 MUX1 내지 MUXk : 멀티플렉서
SW1 내지 SW4 : 선택 스위치
상기 목적을 달성하기 위하여, 본 발명에 따른 액정표시패널은 다수의 신호라인들의 교차로 할당된 영역마다 마련된 액정셀들과, 신호라인들과 액정셀들 각각의 사이에 접속된 박막트랜지스터를 포함하는 화상표시부와; 외부로부터의 입력신호들을 화상표시부에 공급하는 신호라인들의 입력부에 그 신호라인과 절연막을 사이에 두고 중첩된 다수개의 정전기 방지용 액티브 패턴들을 구비하는 것을 특징으로 한다.
여기서, 정전기 방지용 액티브 패턴들 각각은 신호라인 보다 큰 폭을 가지고 그 신호라인을 가로지르면서 신호라인별로 독립되어 형성된 것을 특징으로 한다.
이와 달리, 정전기 방지용 액티브 패턴들 각각은 신호라인 보다 작은 폭을 가지고 신호라인이 액티브 패턴을 포획하게끔 형성된 것을 특징으로 한다.
상기 신호라인들은 게이트 금속으로 이루어진 게이트 패턴들과, 소스/드레인 금속으로 이루어진 소스/드레인 패턴들로 구성되고; 정전기 방지용 액티브 패턴들은 게이트 절연막을 사이에 두고 게이트 패턴들의 입력단과 중첩되는 것을 특징으로 한다.
또한, 본 발명은 화상표시부의 신호라인들을 시분할 구동하는 다수의 멀티플렉서들을 추가로 구비하는 것을 특징으로 한다.
상기 화상표시부에 포함되는 박막트랜지스터의 액티브층과, 멀티플렉서들에 포함되는 스위칭소자의 액티브층과, 정전기 방지용 액티브 패턴은 폴리실리콘으로 이루어진 것을 특징으로 한다.
상기 정전기 방지용 액티브 패턴들은 스위칭소자에 제어신호를 공급하는 제어라인과 게이트 절연막을 사이에 두고 중첩되는 것을 특징으로 한다.
본 발명에 따른 액정표시패널의 제조 방법은 다수의 신호라인들의 교차로 할당된 영역마다 마련된 액정셀들과, 신호라인들과 액정셀들 각각의 사이에 접속된박막트랜지스터로 구성된 화상표시부를 포함하는 액정표시패널의 제조 방법에 있어서, 박막트랜지스터에 포함되는 액티브층을 형성하는 공정에서 외부로부터의 입력신호들을 화상표시부에 공급하는 신호라인들의 입력부에 그 신호라인과 절연막을 사이에 두고 중첩되는 다수개의 정전기 방지용 액티브 패턴들을 형성하는 것을 특징으로 한다.
여기서, 정전기 방지용 액티브 패턴들 각각은 신호라인 보다 큰 폭을 가지고 그 신호라인을 가로지르면서 신호라인별로 독립되어 형성된 것을 특징으로 한다.
이와 달리, 정전기 방지용 액티브 패턴들 각각은 신호라인 보다 작은 폭을 가지고 신호라인이 액티브 패턴을 포획하게끔 형성된 것을 특징으로 한다.
본 발명은 기판 상에 버퍼막을 사이에 두고 박막트랜지스터의 액티브층 및 상기 정전기 방지용 액티브 패턴들을 형성하는 단계와; 액티브층 및 액티브 패턴들과 게이트 절연막을 사이에 둔 게이트 금속으로 이루어진 게이트 패턴들을 형성하는 단계와; 게이트 패턴들과 층간 절연막을 사이에 둔 소스/드레인 금속으로 이루어진 소스/드레인 패턴들을 형성하는 단계와; 보호막을 형성하는 단계를 포함하는 것을 특징으로 한다.
또한, 본 발명은 상기 화상표시부와 함께 화상표시부의 신호라인들을 시분할 구동하는 다수의 멀티플렉서들을 형성하는 것을 특징으로 한다.
상기 화상표시부에 포함되는 박막트랜지스터의 액티브층과, 멀티플렉서들에 포함되는 스위칭소자의 액티브층과, 정전기 방지용 액티브 패턴은 폴리실리콘으로 이루어진 것을 특징으로 한다.
특히, 정전기 방지용 액티브 패턴들은 스위칭소자에 제어신호를 공급하기 위하여 게이트 패턴으로 형성된 제어라인과 게이트 절연막을 사이에 두고 중첩되도록 형성된 것을 특징으로 한다.
상기 목적 외에 본 발명의 다른 목적 및 이점들은 첨부한 도면들을 참조한 본 발명의 바람직한 실시예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.
이하, 도 4 내지 도 8을 참조하여 본 발명의 바람직한 실시예에 대하여 설명하기로 한다.
도 4는 본 발명의 실시 예에 따른 액정표시패널을 포함하는 폴리 액정표시장치를 도시한 평면도이다.
도 4에 도시된 액정표시장치는 액정표시패널(50)의 게이트 라인들(GL1 내지 GLn)을 구동하기 위한 게이트 드라이버(52)와, 액정표시패널(50)의 데이타라인들(DL1 내지 DLm)을 구동하기 위한 데이터 드라이버(54)를 구비한다.
액정표시패널(50)은 게이트라인들(GL1 내지 GLn)과 데이타라인들(DL1 내지 DLm)과의 교차로 할당된 영역마다 형성된 적, 녹, 청 화소들(R, G, B)을 구비하는 화상표시부(56)를 구비한다. 적, 녹, 청 화소들(R, G, B) 각각은 하나의 박막트랜지스터와 하나의 액정셀로 구성된다. 박막트랜지스터의 게이트전극과 소스전극은 게이트라인(GL)과 데이타라인(DL)에 각각 접속된다. 액정셀은 박막트랜지스터와 접속된 화소전극과, 기준전극으로 화소전극과 액정을 사이에 두고 대향되는 공통전극을 구비한다.
게이트 드라이버(52)는 게이트 제어신호들에 의해 프레임마다 수평기간씩 순차적으로 게이트라인들(GL1 내지 GLn)을 구동한다. 이 게이트 드라이버(52)에 의해 박막트랜지스터들이 수평라인 단위로 순차적으로 턴-온되어 데이타라인(DL1 내지 DLm)을 액정셀과 접속시키게 된다.
데이터 드라이버(54)는 수평기간마다 다수의 디지털 데이타신호 샘플링하여 아날로그 데이터신호로 변환한다. 그리고 데이터 드라이버(54)는 아날로그 데이터신호를 데이타라인들(DL1 내지 DLm)에 공급한다. 이에 따라, 턴-온된 박막트랜지스터에 접속된 액정셀들은 데이타라인들(DL1 내지 DLm) 각각으로부터의 데이터신호에 응답하여 광투과율을 조절하게 된다.
그리고, 액정표시장치는 데이터 드라이버(54)와 데이터라인들(DL1 내지 DLm) 사이에 접속된 멀티플렉서들(MUX1 내지 MUXk)을 더 구비한다. 멀티플렉서들(MUX1 내지 MUXk) 각각은 다수개, 예를 들면 4개의 데이타라인들(DLi 내지 DLi+3)에 접속된다. 이러한 멀티플렉서들(MUX1 내지 MUXk) 각각은 제1 내지 제4 제어라인(CL1 내지 CL4)을 경유한 제1 내지 제4 제어신호에 의해 데이터 드라이버(14)로부터 데이터 입력라인(DIL)을 경유한 비디오신호를 4개의 데이타라인들(DLi 내지 DLi+3)에 순차적으로 공급한다. 이를 위하여, 멀티플렉서들(MUX1 내지 MUXk) 각각은 데이터 드라이버(14)에 접속된 데이터 입력라인(DIL)과 4개의 데이타라인들(DLi 내지 DLi+3) 사이에 각각 접속되어진 4개의 스위치소자(SW1 내지 SW4)를 구비한다. 스위치소자(SW1 내지 SW4) 각각은 통상 MOS 트랜지스터로 구현된다. 멀티플렉서(MUX)에 포함된 4개의 스위치 소자들(SW1 내지 SW4)은 제1 내지 제4 제어신호를 하나씩 자신들의 게이트전극쪽으로 각각 입력한다. 제1 내지 제4 제어신호 서로 순차적이고 반복적으로 진행되는 인에이블구간, 즉 하이논리의 구간을 가진다. 이에 따라, 멀티플렉서(MUX)에 포함되어진 4개의 스위치소자(SW1 내지 SW4)은 수평기간마다 순차적으로 턴-온되어 4개의 데이타라인(DLi 내지 DLi+3)이 순차적으로 데이터 드라이버(14)에 접속된 데이터 입력라인(DIL)과 접속되게 한다.
이러한 멀티플렉서들(MUX1 내지 MUXk)은 화상표시부(56)와 함께 액정표시패널(50) 내에 형성된다. 여기서, 멀티플렉서들(MUX1 내지 MUXk)은 화상표시부(56)의 위쪽에 위치한다.
특히, 액정표시패널(50)은 멀티플렉서들(MUX1 내지 MUXk)와 접속되는 제1 내지 제4 제어라인들(CL1 내지 CL4)과 게이트 절연막을 사이에 두고 중첩되는 다수개의 정전기 방지용 액티브 패턴들(58)을 추가로 구비한다. 이 액티브 패턴들(58)은 제어라인(CL1 내지 CL4)을 통해 정전기가 유입되는 경우 절연파괴를 유도하여 정전기가 멀티플렉서들(MUX1 내지 MUXk) 및 박막트랜지스터 어레이 내부로 유입되는 것을 차단하게 된다.
도 5는 도 4에 도시된 멀티플렉서(MUX)가 형성되는 영역을 확대하여 도시한 평면도이고, 도 6은 도 5에 도시된 멀티플렉서(MUX) 영역을 B-B'선을 따라 절단하여 도시한 단면도이다.
도 5 및 도 6을 참조하면, 멀티플렉서(MUX)에 포함되는 제1 내지 제4 스위치소자들(SW1 내지 SW4) 각각은 제어라인(CL)과 접속된 게이트 전극(80), 데이터 입력라인(DIL)과 접속된 소스 전극(84), 데이터 라인(DL)과 접속된 드레인 전극(86), 그리고 게이트전극(80)을 사이에 두고 소스 전극(84) 및 드레인 전극(86)과 접속된액티브층(70)을 구비하는 트랜지스터로 구성된다.
여기서, 액티브층(70)은 화상표시부(56)에 형성된 박막트랜지스터들과 함께 폴리 실리콘층으로 이루어진다. 이러한 액티브층(70)은 버퍼막(74)을 사이에 두고 하부기판(72) 상에 형성된다. 게이트 전극(80)은 게이트 절연막(78)을 사이에 두고 액티브층(70)과 중첩되게 형성된다. 소스 전극(84) 및 드레인 전극(86)은 층간 절연막(82)을 사이에 두고 게이트 전극(80)과 절연되게 형성되며, 층간 절연막(82) 및 게이트 절연막(78)을 관통하여 형성된 컨택홀(71)을 통해 액티브층(70)과 접촉하게 된다. 그리고, 스위치 소자(SW1 내지 SW4)는 보호막(88)에 의해 보호된다. 이러한 구성을 갖는 스위치 소자(SW1 내지 SW4)는 화상표시부(56)에 포함되는 박막트랜지스터들과 동일한 구성을 가지게 된다.
특히, 스위치 소자들(SW1 내지 SW4)의 게이트 전극(80)과 각각 접속되는 제어라인들(CL1 내지 CL4) 각각에는 다수개의 정전기 방지용 액티브 패턴들(58)이 게이트 절연막(78)을 사이에 두고 중첩되게 형성된다. 여기서, 정전기 방지용 액티브 패턴들(58)은 제어라인(CL) 보다 넓은 폭을 가지고 그 제어라인(CL)을 가로지르도록 형성된다. 이러한 액티브 패턴들(58)은 제어라인(CL1 내지 CL4)을 통해 정전기가 유입되는 경우 절연파괴를 유도하여 정전기를 차단하게 된다. 다시 말하여, 제어라인(CL1 내지 CL4)으로 정전기가 유입되는 경우 액티브 패턴(58)과의 사이에 상대적으로 얇은 두께를 가지는 게이트 절연막(78)이 절연파괴됨으로써 정전기가 내부로 유입되는 것을 차단하게 된다. 특히, 게이트 절연막(78)의 절연파괴는 정전기 방지용 액티브 패턴들(58)과 제어라인(CL)의 교차하는 모서리부에서 발생하게된다.
이러한 정전기 방지용 액티브 패턴들(58)을 포함하는 본 발명의 실시 예에 따른 액정표시패널의 박막트랜지스터 어레이 기판 제조방법을 도 6을 참조하여 살펴보면 다음과 같다.
하부기판(72) 상에 SiO2등의 절연물질로 이루어진 버퍼막(74)이 증착된 다음, 그 위에 아몰퍼스 실리콘막이 증착된다. 이어서, 아몰퍼스 실리콘막이 레이저에 의해 결정화되어 폴리 실리콘막이 된다. 그리고, 폴리 실리콘막이 패터닝되어 화상표시부(56) 및 멀티플렉서(MUX) 각각에 포함되는 액티브층(70)과, 정전기 방지용 액티브 패턴들(58)이 형성된다.
이 액티브층(70) 및 액티브 패턴들(58)이 형성된 버퍼막(74) 위에 게이트 절연막(78)을 전면 증착되고, 그 위에 게이트 금속층이 증착된다. 그리고, 게이트 금속층이 패터닝됨으로써 게이트라인(GL), 제어라인(CL), 게이트 전극(80)을 포함하는 게이트 패턴들이 형성된다. 여기서, 제어라인(CL)은 정전기 방지용 액티브 패턴들(58)과 교차부를 가지게끔 위치한다.
게이트 패턴들이 형성된 게이트 절연막(78) 상에 층간 절연막(82)이 전면 증착되고 패터닝되어 층간 절연막(82)과 게이트 절연막(78)을 관통하는 컨택홀(71)이 형성된다.
그 다음, 소스/드레인 금속층이 증착되고 패터닝되어 데이터 라인(DL), 데이터 입력라인(DIL), 소스 전극(84), 드레인 전극(86)을 포함하는 소스/드레인 패턴들이 형성된다. 여기서, 소스 전극(84) 및 드레인 전극(86)은 컨택홀(71)을 통해 액티브층(70)과 접촉하게 된다.
이러한 소스/드레인 패턴들이 형성된 층간 절연막(82) 위에 보호막(88)이 전면 증착되고 패터닝되어 화상표시부(56)에 포함되는 박막트랜지스터들의 드레인 전극이 노출되게 한다.
그리고, 보호막(88) 위에 투명도전물질이 증착되고 패터닝되어 화상표시부(56)에서 박막트랜지스터의 드레인전극과 접속되는 화소전극이 형성된다.
도 7은 본 발명의 다른 실시 예에 따른 액정표시패널의 멀티플렉서(MUX) 영역을 확대하여 도시한 평면도이고, 도 8은 도 7에 도시된 멀티플렉서(MUX) 영역을 C-C'선을 따라 절단하여 도시한 단면도이다.
도 7 및 도 8을 참조하면, 멀티플렉서(MUX)에 포함되는 제1 내지 제4 스위치소자들(SW1 내지 SW4) 각각은 제어라인(CL)과 접속된 게이트 전극(110), 데이터 입력라인(DIL)과 접속된 소스 전극(114), 데이터 라인(DL)과 접속된 드레인 전극(116), 그리고 게이트 전극(110)을 사이에 두고 소스 전극(114) 및 드레인 전극(116)과 접속된 액티브층(90)을 구비하는 트랜지스터로 구성된다.
여기서, 액티브층(90)은 도 4에 도시된 화상표시부(56)에 형성된 박막트랜지스터들과 함께 폴리 실리콘층으로 이루어진다. 이러한 액티브층(90)은 버퍼막(104)을 사이에 두고 하부기판(102) 상에 형성된다. 게이트 전극(110)은 게이트 절연막(108)을 사이에 두고 액티브층(90)과 중첩되게 형성된다. 소스전극(114) 및 드레인 전극(116)은 층간 절연막(112)을 사이에 두고 게이트 전극(110)과 절연되게 형성되며, 층간 절연막(112) 및 게이트 절연막(108)을 관통하여 형성된 컨택홀(91)을 통해 액티브층(90)과 접촉하게 된다. 그리고, 스위치 소자(SW1 내지 SW4)는 보호막(118)에 의해 보호된다. 이러한 구성을 갖는 스위치 소자(SW1 내지 SW4)는 도 4에 도시된 화상표시부(56)에 포함되는 박막트랜지스터들과 동일한 구성을 가지게 된다.
특히, 스위치 소자들(SW1 내지 SW4)의 게이트 전극(110)과 각각 접속되는 제어라인들(CL1 내지 CL4) 각각에는 다수개의 정전기 방지용 액티브 패턴들(98)이 게이트 절연막(108)을 사이에 두고 중첩되게 형성된다. 여기서, 정전기 방지용 액티브 패턴들(98)은 제어라인(CL) 보다 작은 폭을 가져 그 제어라인(CL)에 의해 포획되도록 형성된다 형성된다. 이 액티브 패턴들(98)은 제어라인(CL1 내지 CL4)을 통해 정전기가 유입되는 경우 절연파과를 유도하여 정전기를 차단하게 된다. 다시 말하여, 제어라인(CL1 내지 CL4)으로 정전기가 유입되는 경우 액티브 패턴(98)과의 사이에 상대적으로 얇은 두께를 가지는 게이트 절연막(108)이 절연파괴됨으로써 정전기가 내부로 유입되는 것을 차단하게 된다. 특히, 게이트 절연막(108)의 절연파괴는 제어라인(CL)과 중첩되는 액티브 패턴들(98)의 모서리부에서 발생하게 된다. 이는 증착공정의 특성상 액티브 패턴들(98)의 모서리부에 증착되는 게이트 절연막(108)이 다른 부분들 보다 성긴구조를 가짐에 따라 절연파괴가 더 쉽게 발생하기 때문이다.
이러한 정전기 방지용 액티브 패턴들(98)을 포함하는 본 발명의 실시 예에따른 액정표시패널의 박막트랜지스터 어레이 기판 제조방법을 도 8을 참조하여 살펴보면 다음과 같다.
하부기판(102) 상에 SiO2등의 절연물질로 이루어진 버퍼막(104)이 증착된 다음, 그 위에 아몰퍼스 실리콘막이 증착된다. 이어서, 아몰퍼스 실리콘막이 레이저에 의해 결정화되어 폴리 실리콘막이 된다. 그리고, 폴리 실리콘막이 패터닝되어 화상표시부(56) 및 멀티플렉서(MUX) 각각에 포함되는 액티브층(90)과, 정전기 방지용 액티브 패턴들(98)이 형성된다.
이 액티브층(90) 및 액티브 패턴들(98)이 형성된 버퍼막(104) 위에 게이트 절연막(108)을 전면 증착되고, 그 위에 게이트 금속층이 증착된다. 그리고, 게이트 금속층이 패터닝됨으로써 게이트라인(GL), 제어라인(CL), 게이트 전극(110)을 포함하는 게이트 패턴들이 형성된다. 여기서, 제어라인(CL)은 정전기 방지용 액티브 패턴들(98)을 감싸게끔 형성된다.
게이트 패턴들이 형성된 게이트 절연막(108) 상에 층간 절연막(112)이 전면 증착되고 패터닝되어 층간 절연막(112)과 게이트 절연막(108)을 관통하는 컨택홀(91)이 형성된다.
그 다음, 소스/드레인 금속층이 증착되고 패터닝되어 데이터 라인(DL), 데이터 입력라인(DIL), 소스 전극(114), 드레인 전극(116)을 포함하는 소스/드레인 패턴들이 형성된다. 여기서, 소스 전극(114) 및 드레인 전극(116)은 컨택홀(91)을 통해 액티브층(90)과 접촉하게 된다.
이러한 소스/드레인 패턴들이 형성된 층간 절연막(112) 위에 보호막(118)이 전면 증착되고 패터닝되어 화상표시부(56)에 포함되는 박막트랜지스터들의 드레인 전극이 노출되게 한다.
그리고, 보호막(118) 위에 투명도전물질이 증착되고 패터닝되어 화상표시부(56)에서 박막트랜지스터의 드레인전극과 접속되는 화소전극이 형성된다.
이와 같이, 본 발명에 따른 액정표시패널은 멀티플렉서(MUX)와 접속되는 제어라인과 게이트 절연막을 사이에 두고 중첩되는 다수개의 정전기 방지용 액티브 패턴들을 형성하게 된다. 이러한 정전기 방지용 액티브 패턴들은 제어라인들을 통해 정전기가 유입되는 경우 게이트 절연막의 절연파괴를 유도하여 정전기를 차단하게 된다.
이러한 정전기 방지용 액티브 패턴들은 전술한 바와 같이 멀티플렉서와 접속되는 제어라인 뿐만 아니라, 외부로부터의 신호를 공급하는 어떠한 신호라인들과 게이트절연막을 사이에 두고 중첩되는 경우에도 정전기 유입시 절연파괴를 유도하여 정전기를 차단하게 된다.
상술한 바와 같이, 본 발명에 따른 액정표시패널 및 그 제조방법은 외부로부터의 신호를 공급하는 신호라인과 게이트 절연막을 사이에 두고 중첩되는 다수개의 정전기 방지용 액티브 패턴들을 구비함으로써 패널 내부 보다 우선으로 게이트 절연막의 절연파괴를 유도하게 된다. 이에 따라, 외부로부터 유입된 정전기가 게이트 절연막의 절연파괴로 차단됨으로써 멀티플렉서와 같은 구동회로와 박막트랜지스터 어레이로 유입되는 것을 방지할 수 있게 된다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.

Claims (14)

  1. 다수의 신호라인들의 교차로 할당된 영역마다 마련된 액정셀들과, 상기 신호라인들과 액정셀들 각각의 사이에 접속된 박막트랜지스터를 포함하는 화상표시부와;
    외부로부터의 입력신호들을 상기 화상표시부에 공급하는 상기 신호라인들의 입력부에 그 신호라인과 절연막을 사이에 두고 중첩된 다수개의 정전기 방지용 액티브 패턴들을 구비하는 것을 특징으로 하는 액정표시패널.
  2. 제 1 항에 있어서,
    상기 정전기 방지용 액티브 패턴들 각각은 상기 신호라인 보다 큰 폭을 가지고 그 신호라인을 가로지르면서 상기 신호라인별로 독립되어 형성된 것을 특징으로 하는 액정표시패널.
  3. 제 1 항에 있어서,
    상기 정전기 방지용 액티브 패턴들 각각은 상기 신호라인 보다 작은 폭을 가지고 상기 신호라인이 상기 액티브 패턴을 포획하게끔 형성된 것을 특징으로 하는 액정표시패널.
  4. 제 1 항에 있어서,
    상기 신호라인들은 게이트 금속으로 이루어진 게이트 패턴들과, 소스/드레인 금속으로 이루어진 소스/드레인 패턴들로 구성되고;
    상기 정전기 방지용 액티브 패턴들은 게이트 절연막을 사이에 두고 상기 게이트 패턴들의 입력단과 중첩되는 것을 특징으로 하는 액정표시패널.
  5. 제 4 항에 있어서,
    상기 화상표시부의 신호라인들을 시분할 구동하는 다수의 멀티플렉서들을 추가로 구비하는 것을 특징으로 하는 액정표시패널.
  6. 제 5 항에 있어서,
    상기 화상표시부에 포함되는 박막트랜지스터의 액티브층과, 상기 멀티플렉서들에 포함되는 스위칭소자의 액티브층과, 상기 정전기 방지용 액티브 패턴은 폴리실리콘으로 이루어진 것을 특징으로 하는 액정표시패널.
  7. 제 6 항에 있어서,
    상기 정전기 방지용 액티브 패턴들은 상기 스위칭소자에 제어신호를 공급하는 제어라인과 게이트 절연막을 사이에 두고 중첩되는 것을 특징으로 하는 액정표시패널.
  8. 다수의 신호라인들의 교차로 할당된 영역마다 마련된 액정셀들과, 상기 신호라인들과 액정셀들 각각의 사이에 접속된 박막트랜지스터로 구성된 화상표시부를 포함하는 액정표시패널의 제조 방법에 있어서,
    상기 박막트랜지스터에 포함되는 액티브층을 형성하는 공정에서 외부로부터의 입력신호들을 상기 화상표시부에 공급하는 상기 신호라인들의 입력부에 그 신호라인과 절연막을 사이에 두고 중첩되는 다수개의 정전기 방지용 액티브 패턴들을 형성하는 것을 특징으로 하는 액정표시패널의 제조 방법.
  9. 제 8 항에 있어서,
    상기 정전기 방지용 액티브 패턴들 각각은 상기 신호라인 보다 큰 폭을 가지고 그 신호라인을 가로지르면서 상기 신호라인별로 독립되어 형성된 것을 특징으로 하는 액정표시패널의 제조 방법.
  10. 제 8 항에 있어서,
    상기 정전기 방지용 액티브 패턴들 각각은 상기 신호라인 보다 작은 폭을 가지고 상기 신호라인이 상기 액티브 패턴을 포획하게끔 형성된 것을 특징으로 하는 액정표시패널의 제조 방법.
  11. 제 8 항에 있어서,
    기판 상에 버퍼막을 사이에 두고 상기 박막트랜지스터의 액티브층 및 상기 정전기 방지용 액티브 패턴들을 형성하는 단계와;
    상기 액티브층 및 액티브 패턴들과 게이트 절연막을 사이에 둔 게이트 금속으로 이루어진 게이트 패턴들을 형성하는 단계와;
    상기 게이트 패턴들과 층간 절연막을 사이에 둔 소스/드레인 금속으로 이루어진 소스/드레인 패턴들을 형성하는 단계와;
    보호막을 형성하는 단계를 포함하는 것을 특징으로 하는 액정표시패널의 제조 방법.
  12. 제 8 항에 있어서,
    상기 화상표시부와 함께 상기 화상표시부의 신호라인들을 시분할 구동하는 다수의 멀티플렉서들을 형성하는 것을 특징으로 하는 액정표시패널의 제조 방법.
  13. 제 12 항에 있어서,
    상기 화상표시부에 포함되는 박막트랜지스터의 액티브층과, 상기 멀티플렉서들에 포함되는 스위칭소자의 액티브층과, 상기 정전기 방지용 액티브 패턴은 폴리실리콘으로 이루어진 것을 특징으로 하는 액정표시패널의 제조 방법.
  14. 제 12 항에 있어서,
    상기 정전기 방지용 액티브 패턴들은
    상기 스위칭소자에 제어신호를 공급하기 위하여 상기 게이트 패턴으로 형성된 제어라인과 상기 게이트 절연막을 사이에 두고 중첩되도록 형성된 것을 특징으로 하는 액정표시패널의 제조 방법.
KR1020020029262A 2002-05-27 2002-05-27 액정표시패널 및 그 제조 방법 KR100877479B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020029262A KR100877479B1 (ko) 2002-05-27 2002-05-27 액정표시패널 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020029262A KR100877479B1 (ko) 2002-05-27 2002-05-27 액정표시패널 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20030091333A true KR20030091333A (ko) 2003-12-03
KR100877479B1 KR100877479B1 (ko) 2009-01-07

Family

ID=32384478

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020029262A KR100877479B1 (ko) 2002-05-27 2002-05-27 액정표시패널 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR100877479B1 (ko)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100909775B1 (ko) * 2007-12-20 2009-07-29 엘지디스플레이 주식회사 액정표시장치
KR101104644B1 (ko) * 2009-03-19 2012-02-08 풍원공업 주식회사 도어 안전 잠금장치
US8587506B2 (en) 2005-03-07 2013-11-19 Samsung Display Co., Ltd. Display device
KR101374111B1 (ko) * 2007-11-23 2014-03-13 엘지디스플레이 주식회사 박막 트랜지스터의 정전기 방지회로 및 그의 제조 방법
KR101396937B1 (ko) * 2007-07-06 2014-05-20 엘지디스플레이 주식회사 액정표시장치 및 그 구동방법
US9105593B2 (en) 2012-02-08 2015-08-11 Samsung Display Co., Ltd. Method and apparatus for controlling breakage by static electricity
US9286829B2 (en) 2011-01-11 2016-03-15 Samsung Display Co., Ltd. Display device
KR20170063281A (ko) * 2015-11-30 2017-06-08 엘지디스플레이 주식회사 표시장치

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20240113001A (ko) 2023-01-12 2024-07-22 삼성디스플레이 주식회사 스캔 신호 구동부와 그를 포함한 표시 장치

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2735236B2 (ja) * 1988-08-29 1998-04-02 株式会社日立製作所 液晶表示装置の製造方法
JPH11150275A (ja) * 1997-11-19 1999-06-02 Matsushita Electric Ind Co Ltd 薄膜トランジスタアレイ基板
KR100299683B1 (ko) * 1998-09-03 2001-10-27 윤종용 액정표시장치
KR100335462B1 (ko) * 1999-08-11 2002-05-04 구본준, 론 위라하디락사 액정표시패널
KR100679518B1 (ko) * 2000-07-13 2007-02-07 엘지.필립스 엘시디 주식회사 액정표장치용 어레이기판과 그 제조방법

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8587506B2 (en) 2005-03-07 2013-11-19 Samsung Display Co., Ltd. Display device
KR101396937B1 (ko) * 2007-07-06 2014-05-20 엘지디스플레이 주식회사 액정표시장치 및 그 구동방법
KR101374111B1 (ko) * 2007-11-23 2014-03-13 엘지디스플레이 주식회사 박막 트랜지스터의 정전기 방지회로 및 그의 제조 방법
KR100909775B1 (ko) * 2007-12-20 2009-07-29 엘지디스플레이 주식회사 액정표시장치
KR101104644B1 (ko) * 2009-03-19 2012-02-08 풍원공업 주식회사 도어 안전 잠금장치
US9286829B2 (en) 2011-01-11 2016-03-15 Samsung Display Co., Ltd. Display device
US9105593B2 (en) 2012-02-08 2015-08-11 Samsung Display Co., Ltd. Method and apparatus for controlling breakage by static electricity
KR20170063281A (ko) * 2015-11-30 2017-06-08 엘지디스플레이 주식회사 표시장치

Also Published As

Publication number Publication date
KR100877479B1 (ko) 2009-01-07

Similar Documents

Publication Publication Date Title
KR100874647B1 (ko) 액정표시소자 및 그 제조 방법
US7129923B2 (en) Active matrix display device
JP3982148B2 (ja) 液晶パネル用基板、液晶パネル及びそれを用いた電子機器
US8908114B2 (en) Liquid crystal display device
JP2001051303A (ja) 液晶表示装置及びその製造方法
KR20010039920A (ko) 반도체장치 및 그 제작 방법
US9136279B2 (en) Display panel
JPH1144893A (ja) 液晶表示装置及びその製造方法
JPH06138488A (ja) 液晶表示装置
JP2002006331A (ja) 液晶表示装置
KR20040017923A (ko) 액정표시패널
KR100877479B1 (ko) 액정표시패널 및 그 제조 방법
KR20050001743A (ko) 액정표시장치
US6801265B2 (en) Liquid crystal display having shorting bar for testing thin film transistor
KR100487808B1 (ko) 그라인딩 공정 전의 액정표시패널 및 액정표시패널의 제조 방법
KR100760937B1 (ko) 횡전계방식의 액정표시장치 및 그 제조방법
KR100801416B1 (ko) 액정표시장치의 게이트 라인 및 데이터 라인 공유 회로 및이의 구동방법
JPH10228031A (ja) 薄膜トランジスタアレイ基板
JPH10293324A (ja) 液晶表示素子
KR20010015376A (ko) 액정 표시 장치
JPH06138489A (ja) 液晶表示装置
JP2002350902A (ja) 液晶表示装置
JP2000206565A (ja) 表示装置用半導体素子及びこれを用いた液晶表示装置
KR101074962B1 (ko) 액정표시장치 및 그 제조방법
KR20050059647A (ko) 액정 표시 장치 및 그 구동 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120928

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20130930

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20141124

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20161118

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20171116

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20181114

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20191113

Year of fee payment: 12