KR20030057719A - 반도체 소자의 금속배선 및 그 형성방법 - Google Patents
반도체 소자의 금속배선 및 그 형성방법 Download PDFInfo
- Publication number
- KR20030057719A KR20030057719A KR1020010087795A KR20010087795A KR20030057719A KR 20030057719 A KR20030057719 A KR 20030057719A KR 1020010087795 A KR1020010087795 A KR 1020010087795A KR 20010087795 A KR20010087795 A KR 20010087795A KR 20030057719 A KR20030057719 A KR 20030057719A
- Authority
- KR
- South Korea
- Prior art keywords
- film
- metal
- forming
- contact hole
- titanium
- Prior art date
Links
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 66
- 239000002184 metal Substances 0.000 title claims abstract description 66
- 239000004065 semiconductor Substances 0.000 title claims abstract description 24
- 238000000034 method Methods 0.000 title claims abstract description 21
- 239000000758 substrate Substances 0.000 claims abstract description 27
- 230000004888 barrier function Effects 0.000 claims abstract description 23
- 238000005530 etching Methods 0.000 claims abstract description 22
- 239000011229 interlayer Substances 0.000 claims abstract description 18
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 17
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims abstract description 17
- 239000010936 titanium Substances 0.000 claims abstract description 17
- 239000010410 layer Substances 0.000 claims abstract description 13
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 13
- 229920005591 polysilicon Polymers 0.000 claims abstract description 13
- 229910021341 titanium silicide Inorganic materials 0.000 claims abstract description 13
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims abstract description 13
- 229910052721 tungsten Inorganic materials 0.000 claims abstract description 13
- 239000010937 tungsten Substances 0.000 claims abstract description 13
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims abstract description 12
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims abstract description 8
- 229910052719 titanium Inorganic materials 0.000 claims abstract description 8
- 238000010438 heat treatment Methods 0.000 claims description 6
- 229910008486 TiSix Inorganic materials 0.000 abstract description 6
- 238000000137 annealing Methods 0.000 abstract 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 9
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000004151 rapid thermal annealing Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
- H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
- H01L21/76846—Layer combinations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
- H01L21/76883—Post-treatment or after-treatment of the conductive material
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 배리어 금속막에 티타늄실리사이드(TiSix)막을 적용하여 배선형성을 위한 식각시 배리어 금속막의 잔류로 인한 브리지 현상 및 배선 손상 등을 방지할 수 있는 반도체 소자의 금속배선 및 그 제조방법을 제공한다.
본 발명은 반도체 기판 상에 층간절연막을 형성하는 단계; 층간절연막을 식각하여 기판의 일부를 노출시키는 콘택홀을 형성하는 단계; 콘택홀 표면 및 층간절연막 상에 배리어 금속막으로서 폴리실리콘막, 티타늄막, 및 티타늄질화막을 순차적으로 형성하는 단계; 배리어 금속막이 형성된 콘택홀에 매립되도록 기판 전면 상에 텅스텐막을 형성하는 단계; 텅스텐막이 형성된 기판을 열처리하여 폴리실리콘막과 티타늄막을 반응시켜 티타늄실리사이드막을 형성하는 단계; 티타늄질화막이 노출되도록 텅스텐막을 전면식각하여 플러그를 형성하는 단계; 플러그가 형성된 기판 전면 상에 알루미늄막을 형성하는 단계; 및 알루미늄막, 티타늄질화막, 및 티타늄실리사이드막을 식각하여 금속배선을 형성하는 단계를 포함하는 반도체 소자의 금속배선 형성방법에 의해 달성될 수 있다.
Description
본 발명은 반도체 소자의 금속배선 및 그 형성방법에 관한 것으로, 특히 배리어 금속막이 적용된 반도체 소자의 금속배선 및 그 형성방법에 관한 것이다.
반도체 소자 제조시, 소자간이나 소자와 외부회로 사이를 전기적으로 연결시키기 위하여 배선을 형성하며, 특히 낮은 저항이 요구되는 부분에는 알루미늄, 텅스텐 및 구리 등의 금속을 주 배선물질로 이용하는 금속배선을 형성한다. 또한, 금속배선의 형성 시에서는, 주 배선 물질 이외에도 배선 이외의 영역인 실리콘 활성영역이나 절연막 등으로 금속 원자들이 확산침투하는 것을 방지하기 위하여, 금속배선과 절연막 또는 활성영역 사이에 티타늄막/티타늄질화막(Ti/TiN)의 배리어(barrier) 금속막을 형성한다.
도 1은 상기 배리어 금속막이 적용된 종래의 반도체 소자의 배선을 나타낸 단면도로서, 도 1을 참조하여 그 형성방법을 간략하게 설명한다.
도 1을 참조하면, 반도체 기판(10) 상에 층간절연막(11)을 형성하고, 기판(10)의 일부가 노출되도록 층간절연막(11)을 식각하여 콘택홀을 형성한다. 그 다음, 콘택홀 표면 및 층간절연막(11) 상에 배리어 금속막으로서 Ti막(12) 및 TiN막(13)을 적층한다. 그 후, 배리어 금속막이 형성된 콘택홀에 매립되도록 기판 전면 상에 플러그용 금속막으로서 텅스텐막을 증착하고 TiN막(13)의 표면이 노출되도록 전면 식각하여 플러그(14)를 형성한다. 그 다음, 기판 전면 상에 배선용 금속막으로서 알루미늄막(15)을 증착하고, Cl2 개스를 이용하여 알루미늄막(15), TiN막(13), 및 Ti막(12)을 식각하여 금속배선을 형성한다.
그러나, Cl2 개스를 이용한 식각시, 알루미늄막(15)의 높은 식각속도에 의해 알루미늄막(15)은 빨리 식각되는 반면, TiN/Ti막의 상대적으로 느린 식각속도에 의해, 도 1에 도시된 바와 같이, 식각 종료 후에도 Ti막(12)이 잔류하여, 인접 배선과의 브리지를 유발하는 원인으로 작용한다. 또한, 이러한 Ti막(12)을 완전히 제거하기 위하여 과도식각(over etch)을 충분하게 수행하게 되면, 브리지 현상을 방지할 수는 있으나 알루미늄막(15)의 손상을 야기시켜, 결국 배선의 신뢰성을 저하시킨다.
본 발명은 상기와 같은 종래기술의 문제점을 해결하기 위하여 제안된 것으로, 배리어 금속막에 티타늄실리사이드(TiSix)막을 적용하여 배선형성을 위한 식각시 배리어 금속막의 잔류로 인한 브리지 현상 및 배선 손상 등을 방지할 수 있는 반도체 소자의 금속배선 및 그 제조방법을 제공하는데 그 목적이 있다.
도 1은 종래의 반도체 소자의 금속배선을 나타낸 단면도.
도 2a 내지 도 2c는 본 발명의 실시예에 따른 반도체 소자의 금속배선 형성방법을 설명하기 위한 단면도.
※도면의 주요부분에 대한 부호의 설명
20 : 반도체 기판 21 : 층간절연막
22 : 폴리실리콘막 23 : Ti막
24 : TiN막 25 : TiSix막
26 : 플러그 27 : 알루미늄막
상기의 기술적 과제를 달성하기 위한 본 발명의 일 측면에 따르면, 상기의 본 발명의 목적은 반도체 기판; 기판 상에 형성되고 기판의 일부를 노출시키는 콘택홀을 구비한 층간절연막; 콘택홀에 매립된 텅스텐 플러그; 플러그 및 층간절연막 상에 형성된 알루미늄막의 금속배선; 및 금속배선 및 플러그와, 콘택홀 사이에 개재된 배리어 금속막을 포함하고, 배리어 금속막이 티타늄실리사이드막과 티타늄질화막이 순차적으로 적층된 구조로 이루어진 반도체 소자의 금속배선에 의해 달성될 수 있다.
또한, 상기의 기술적 과제를 달성하기 위한 본 발명의 다른 측면에 따르면,상기의 본 발명의 목적은 반도체 기판 상에 층간절연막을 형성하는 단계; 층간절연막을 식각하여 기판의 일부를 노출시키는 콘택홀을 형성하는 단계; 콘택홀 표면 및 층간절연막 상에 배리어 금속막으로서 폴리실리콘막, 티타늄막, 및 티타늄질화막을 순차적으로 형성하는 단계; 배리어 금속막이 형성된 콘택홀에 매립되도록 기판 전면 상에 텅스텐막을 형성하는 단계; 텅스텐막이 형성된 기판을 열처리하여 폴리실리콘막과 티타늄막을 반응시켜 티타늄실리사이드막을 형성하는 단계; 티타늄질화막이 노출되도록 텅스텐막을 전면식각하여 플러그를 형성하는 단계; 플러그가 형성된 기판 전면 상에 알루미늄막을 형성하는 단계; 및 알루미늄막, 티타늄질화막, 및 티타늄실리사이드막을 식각하여 금속배선을 형성하는 단계를 포함하는 반도체 소자의 금속배선 형성방법에 의해 달성될 수 있다.
바람직하게, 폴리실리콘막은 530 내지 570℃의 온도에서 50 내지 200Å의 두께로 형성하고, 열처리는 급속열처리 공정으로 800 내지 1000℃의 온도에서 30 내지 200초 동안 수행한다.
이하, 본 발명이 속한 기술분야에서 통상의 지식을 가진 자가 본 발명을 보다 용이하게 실시할 수 있도록 하기 위하여 본 발명의 바람직한 실시예를 소개하기로 한다.
도 2a 내지 도 2c는 본 발명의 실시예에 따른 반도체 소자의 금속배선 형성방법을 설명하기 위한 단면도이다.
도 2a를 참조하면, 반도체 기판(20) 상에 층간절연막(21)을 형성하고, 기판(20)의 일부가 노출되도록 층간절연막(21)을 식각하여 콘택홀을 형성한다. 그다음, 콘택홀 표면 및 층간절연막(21) 상에 배리어 금속막으로서 폴리실리콘막(22), Ti막(23), 및 TiN막(23)을 순차적으로 형성한다. 바람직하게, 폴리실리콘막(22)은 530 내지 570℃의 온도에서 50 내지 200Å의 두께로 형성한다.
도 2b를 참조하면, 배리어 금속막이 형성된 콘택홀에 매립되도록 기판 전면 상에 플러그용 금속막으로서 텅스텐막을 증착한다. 그 다음, 텅스텐막이 증착된 상기 기판을 열처리하여 폴리실리콘막(22)과 Ti막(23)을 반응시켜 티타늄실리사이드(TiSix)막(25)을 형성한다. 바람직하게, 열처리는 급속열처리(Rapid Thermal Annealing; RTA) 공정으로 800 내지 1000℃의 온도에서 30 내지 200초 동안 수행한다. 그 다음, TiN막(24)의 표면이 노출되도록 텅스텐막을 전면 식각하여 플러그(26)를 형성한다.
도 2c를 참조하면, 플러그(26)가 형성된 기판 전면 상에 배선용 금속막으로서 알루미늄막(27)을 증착하고, 종래와 같은 Cl2 개스를 이용하여, 알루미늄막(27), TiN막(24), 및 TiSix막(25)을 식각하여 금속배선을 형성한다.
상기 실시예에 의하면, 배리어 금속막에 폴리실리콘을 적용하여 티타늄막을 티타늄실리사이드(TiSix)의 조성을 갖도록 하여 Cl2 개스에 대한 식각속도를 향상시켜 알루미늄막과의 식각속도차를 감소시킴으로써, 배선형성을 위한 식각 후 종래와 같은 배리어 금속막의 잔류를 방지할 있다. 따라서, 이러한 배리어 금속막의 잔류로 인한 브리지를 방지할 수 있을 뿐만 아니라 과도식각을 수행할 필요가 없기 때문에 배선의 손상 등도 방지할 수 있다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
전술한 본 발명은 배리어 금속막에 티타늄실리사이드막을 적용하여 배선형성을 위한 식각시 배리어 금속막의 잔류로 인한 브리지 현상 및 배선 손상 등을 방지함으로써, 배선의 신뢰성을 향상시킬 수 있다.
Claims (9)
- 반도체 기판;상기 기판 상에 형성되고 상기 기판의 일부를 노출시키는 콘택홀을 구비한 층간절연막;상기 콘택홀에 매립된 금속막의 플러그;상기 플러그 및 층간절연막 상에 형성된 금속배선; 및상기 금속배선 및 플러그와, 상기 콘택홀 사이에 개재된 배리어 금속막을 포함하고,상기 배리어 금속막은 티타늄실리사이드막과 티타늄질화막이 순차적으로 적층된 구조로 이루어진 것을 특징으로 하는 반도체 소자의 금속배선.
- 제 1 항에 있어서,상기 금속배선을 알루미늄막으로 이루어진 것을 특징으로 하는 반도체 소자의 금속배선.
- 제 1 항 또는 제 2 항에 있어서,상기 금속 플러그는 텅스텐막으로 이루어진 것을 특징으로 하는 반도체 소자의 금속배선.
- 반도체 기판 상에 층간절연막을 형성하는 단계;상기 층간절연막을 식각하여 상기 기판의 일부를 노출시키는 콘택홀을 형성하는 단계;상기 콘택홀 표면 및 상기 층간절연막 상에 배리어 금속막으로서 폴리실리콘막, 티타늄막, 및 티타늄질화막을 순차적으로 형성하는 단계;상기 배리어 금속막이 형성된 상기 콘택홀에 매립되도록 상기 기판 전면 상에 플러그용 제 1 금속막을 형성하는 단계;상기 제 1 금속막이 형성된 기판을 열처리하여 상기 폴리실리콘막과 상기 티타늄막을 반응시켜 티타늄실리사이드막을 형성하는 단계;상기 티타늄질화막이 노출되도록 상기 제 1 금속막을 전면식각하여 플러그를 형성하는 단계;상기 플러그가 형성된 기판 전면 상에 배선용 제 2 금속막을 형성하는 단계; 및상기 제 2 금속막, 티타늄질화막, 및 티타늄실리사이드막을 식각하여 금속배선을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
- 제 4 항에 있어서,상기 폴리실리콘막은 530 내지 570℃의 온도에서 50 내지 200Å의 두께로 형성하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
- 제 4 항에 있어서,상기 열처리는 급속열처리 공정으로 수행하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
- 제 6 항에 있어서,상기 급속열처리 공정은 800 내지 1000℃의 온도에서 30 내지 200초 동안 수행하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
- 제 4 항에 있어서,상기 제 1 금속막은 텅스텐막인 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
- 제 4 항에 있어서,상기 제 2 금속막은 알루미늄막인 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0087795A KR100443363B1 (ko) | 2001-12-29 | 2001-12-29 | 반도체 소자의 금속배선 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0087795A KR100443363B1 (ko) | 2001-12-29 | 2001-12-29 | 반도체 소자의 금속배선 형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20030057719A true KR20030057719A (ko) | 2003-07-07 |
| KR100443363B1 KR100443363B1 (ko) | 2004-08-09 |
Family
ID=32215481
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2001-0087795A KR100443363B1 (ko) | 2001-12-29 | 2001-12-29 | 반도체 소자의 금속배선 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100443363B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114242688A (zh) * | 2020-09-09 | 2022-03-25 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其形成方法 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100870271B1 (ko) | 2007-06-28 | 2008-11-25 | 주식회사 하이닉스반도체 | 반도체 소자의 금속배선 및 그의 형성 방법 |
-
2001
- 2001-12-29 KR KR10-2001-0087795A patent/KR100443363B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114242688A (zh) * | 2020-09-09 | 2022-03-25 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100443363B1 (ko) | 2004-08-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0169283B1 (ko) | 반도체장치 및 그 제조방법 | |
| JP3426170B2 (ja) | 半導体装置の製造方法 | |
| KR100527673B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| JP3333313B2 (ja) | 半導体装置の製造方法 | |
| KR100443363B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| US6900118B2 (en) | Method for preventing contact defects in interlayer dielectric layer | |
| KR100521051B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| KR100431309B1 (ko) | 반도체디바이스의금속배선형성방법 | |
| KR100191710B1 (ko) | 반도체 소자의 금속 배선 방법 | |
| KR100219509B1 (ko) | 반도체장치의 금속층 형성방법 | |
| KR100340881B1 (ko) | 반도체 소자의 배선 형성방법 | |
| KR100250730B1 (ko) | 반도체 소자의 베리어 금속층 형성방법 | |
| KR960011816B1 (ko) | 반도체소자의 캐패시터 및 그의 제조방법 | |
| KR19990069370A (ko) | 반도체 소자의 배선형성방법 | |
| KR0144927B1 (ko) | 폴리사이드와 폴리사이드간의 접촉창 및 그 형성방법 | |
| KR19980029255A (ko) | 반도체 메모리 장치의 전극배선방법 | |
| JPH118304A (ja) | 半導体装置の製造方法 | |
| KR19990006143A (ko) | 반도체 소자의 제조방법 | |
| KR100318268B1 (ko) | 반도체 소자의 게이트 전극 형성방법 | |
| KR100196502B1 (ko) | 반도체 장치의 금속배선 형성 방법 | |
| KR20010056939A (ko) | 반도체 소자의 실리사이드 배선 형성방법 | |
| KR0147648B1 (ko) | 반도체 장치의 층간절연층 평탄화방법 | |
| KR20010009396A (ko) | 반도체 소자의 배선형성방법 | |
| KR20030000827A (ko) | 반도체 소자의 제조방법 | |
| KR970008347A (ko) | 반도체 소자의 금속층 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100624 Year of fee payment: 7 |
|
| LAPS | Lapse due to unpaid annual fee |