KR20030043061A - 이동통신기기의 전력 증폭기 - Google Patents
이동통신기기의 전력 증폭기 Download PDFInfo
- Publication number
- KR20030043061A KR20030043061A KR1020010074021A KR20010074021A KR20030043061A KR 20030043061 A KR20030043061 A KR 20030043061A KR 1020010074021 A KR1020010074021 A KR 1020010074021A KR 20010074021 A KR20010074021 A KR 20010074021A KR 20030043061 A KR20030043061 A KR 20030043061A
- Authority
- KR
- South Korea
- Prior art keywords
- substrate
- power amplifier
- layers
- dielectric constant
- patterns
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H1/00—Constructional details of impedance networks whose electrical mode of operation is not specified or applicable to more than one type of network
- H03H2001/0021—Constructional details
- H03H2001/0085—Multilayer, e.g. LTCC, HTCC, green sheets
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microwave Amplifiers (AREA)
Abstract
본 발명은 이동통신기기의 전력증폭기장치에 관한 것으로서, 특히, 저온 동시 소성 세라믹 (LTCC) 기판으로 구현하여 소형화를 도모하면서 출력 정합회로의 Q값을 개선시킨 이동통신기기의 전력증폭기장치에 관한 것으로서, 그 구성은 전력증폭기칩과, 인덕터, 캐패시터, 마이크로스트립으로 이루어지는 입출력정합회로부 및 단간정합회로부로 이루어지는 전력증폭기 장치에 있어서, 다수의 고유전율 기판을 적층하여 된 제1기판과, 상기 제1기판의 상부에 다수의 저유전율기판을 적층하여 된 제2기판으로 이루어지고, 상기 제1기판의 다수 고유전율층에는 캐패시터를 형성시키고, 제2기판의 다수 저유전율층에는 인덕터 성분을 형성시키며, 상기 제2기판의 두개의 저유전율층에 마이크로스트립라인을 형성하고, 상기 상,하 대응되는 마이크로스트립라인을 비아홀로 연결하여, 각 성분의 Q값을 개선한 것이다.
Description
본 발명은 이동통신기기에 사용되는 부품중 송신신호를 전력증폭하여 안테나로 송출시키는 전력증폭장치에 관한 것으로, 보다 상세하게는 저온 동시 소성 세라믹 (LTCC : Low Temperature Co-Fired Ceramic) 기판을 이용하여 고유전율 세라믹 층과 저유전율 세라믹층을 적층하고 고유전율세라믹층에는 캐패시터 성분을 저유전율 세라믹층에는 인덕터성분을 인쇄하여 매칭회로의 Q값을 높힌 이동통신단말기의 전력 증폭기에 관한 것이다.
이동통신기기의 시장에서 경쟁이 갈수록 심해지면서, 이동통신기기가 더 소형화되고 고기능화 되어 가고 있다.
따라서, 휴대폰의 소형화 및 고기능화를 위하여, 휴대폰에 사용되는 각 부품의 소형화가 요구되는데, 특히, 이동통신기기의 많은 부품중, 전력증폭장치은 전류소모가 가장 많은 제품으로서 소형화시 전류소모증대를 극복하는 것이 가장 큰 해결과제로 되어 있다.
도 1은 전력 증폭기 장치의 기본적인 구성을 보인 블럭도로서, 전력증폭기장치(10)은 입력된 고주파신호를 전력증폭하여 출력하는 MMIC 전력 증폭부(11)와, 상기 전력증폭부(11)와 외부 장치와의 입출력정합을 이루기 위한 입.출력 정합(Matching) 회로부(12,13), 및 단간정합(Interstage Matching) 회로부(14)로 구성된다.
상기 구성중, 전력증폭부(11)는 IC로 제품이 생산되고 있는 것으로 만들어진 전력증폭IC(MMIC)를 탑재하고, 그 주변에 외부 장치와 연결하기 위한 정합회로들,즉, 입력정합부(12), 출력정합부(13), 단간정합부(14)등을 구성하여야 한다. 이때, 전력증폭기의 성능에 가장 큰게 영향을 주는 것이, 전력증폭IC를 제외한 출력 정합회로부(13)로서, 이 출력정합회로부(13)의 Q값에 따라서, 전력증폭기의 효율이 크게달라진다.
도 2 및 도 3은 종래 전력 증폭기 장치의 구성을 도시한 상면도 및 단면도로서, 도시된 바와 같이, 인쇄회로기판(31) 위에 전력증폭기IC(11)를 장착하고, 나머지 입출력정합회로부(12,13)와 단간정합회로부(14)는 기판(31)위에 인쇄된 마이크로스트립라인(L1, L2)과 인쇄패턴으로 이루어진 바이패스캐피시터(Cb) 및 매칭용 캐패시터(CM)와, 상기 기판(31)의 소정 위치에 장착되는 칩인덕터(CI) 및 칩캐패시터(CC)로 구현한다. LC병렬회로로 구현되는 단간정합회로부(13)는 특히 칩인덕터(CI)와 칩캐패시터(CC)의 소자를 사용하기 때문에 크만큼 면적이 증가한다.
그리고, 출력정합회로부(13)는 인쇄회로기판(31)에 전극패턴형식으로 된 바이패스용 캐패시터(Cb) 및 매칭용 캐패시터(Cm)와, 마이크로스트립라인(L1, L2)를 인쇄하여 형성한다. 이때, 출력정합회로부(13)의 Q값은 각 구성요소, 즉 마이크로스트립라인(L1, L2)과 매칭용 캐패시터(Cm) 및 바이패스용 캐패시터(Cb)의 패턴 특성에 좌우되게 된다.
상기와 같은 종래의 전력증폭기모듈을 소형화하기 위해서는, MMIC(11)는 크기가 정해져 있으므로, 그외 응용회로부의 사이즈를 줄여야 한다.
따라서, 종래와 같이 하나의 기판위에 패턴을 인쇄하고 부품을 장착하는 방식은 기본적인 특성을 유지하기 위해서는 일정 면적이 필요하므로, 소형화에 한계가 있으며, 일정 특성을 유지하면서 소형화 하는 것에는 어려움이 많다는 문제점이 있다.
본 발명은 상술한 종래의 문제점을 해결하기 위하여 제안된 것으로서, 그 목적은 저온 동시 소성 세라믹 (LTCC) 기판을 이용하여 고유전율 세라믹 층과 저유전율 세라믹층을 적층하고 고유전율세라믹층에는 캐패시터 성분을 저유전율 세라믹층에는 인덕터성분을 인쇄하여 매칭회로의 Q값을 높힌 이동통신단말기의 전력 증폭기를 제공하는데 있다.
도 1은 일반적인 전력증폭기 장치의 구성을 보이는 블럭도이다.
도 2는 종래 전력 증폭기 장치의 상면도이다.
도 3은 종래 전력증폭기 장치의 단면구성도이다.
도 4는 본 발명에 따른 전력증폭기 장치의 단면구성도이다.
도 5는 본 발명에 따른 전력증폭기 장치의 상면 구성도이다.
도 6은 본 발명에 따른 전력 증폭기 장치에서 마이크로스트립라인의 구조를 보인 사시도이다.
*도면의 주요 부분에 대한 부호의 설명*
41 : 고유전율 세라믹 제1기판42 : 저유전율 세라믹 제2기판
43 : 단간정합회로형성부44 : 바이패스캐패시터 형성부
45 : 매칭용 캐패시터 형성부46 : 그라운드패턴형성부
47 : 무선 쵸크용 인덕터 형성부48 : 마이크로스트립라인 형성부
상술한 본 발명의 목적을 달성하기 위한 구성수단으로서, 본 발명은 전력증폭기칩과, 인덕터, 캐패시터, 마이크로스트립으로 구현되는 전력증폭기에 있어서,
다수의 고유전율 기판을 적층하여 된 제1기판;
상기 제1기판의 상부에 다수의 저유전율기판을 적층하여 된 제2기판;
상기 제1기판의 다수의 고유전율층에 인쇄된 패턴과 각 패턴을 전기적으로 연결하는 비아홀로 이루어지는 다수의 캐패시터;
상기 제2기판의 다수 저유전율층에 인쇄된 패턴과 각 패턴을 연결하는 비아홀로 이루어지는 다수의 인덕터; 및
상기 제2기판의 두개의 저유전율층에 동일하게 인쇄된 두 패턴과 두 패턴을연결하는 비아홀로 구현되는 마이크로스트립라인을 포함하여 이루어지고,
상기 다수의 인덕터 및 다수의 캐패시터와 마이크로스트립라인이 연결되어 입출력정합회로부 및 단간정합회로부를 구성하는 것을 특징으로 한다.
상기에 있어서, 상기 마이크로스트립라인은 제2기판중 최상층 및 그 바로 아래층에 상호 대칭되게 형성되는 것을 특징으로 한다.
다음으로, 첨부된 도면을 참조하여 본 발명에 의한 전력증폭기 장치의 구성 및 작용에 대하여 설명한다.
도 4는 본 발명에 따른 전력증폭기 장치를 도시한 단면도로서, 41은 적층된 다수의 고유전율 층으로 이루어진 제1기판부이고, 42는 상기 제1기판(41)의 상부에 적층되는 다수의 저유전율 층으로 이루어지는 제2기판이며, 43은 단간정합회로부이고, 44는 바이패스캐패시터형성부이고, 45는 매칭용 캐패시터 형성부이고, 46은 그라운드패턴형성부이고, 47은 무선 쵸크용 인덕터 형성부이고, 48은 마이크로스트립라인 형성부를 나타낸다.
상기에서, P1, P3, P6, P7은 상기 제1기판부(41)의 다수의 고유전율층에 인쇄된 캐패시턴패턴들이고, 상기 캐패시턴패턴들은 비아홀을 통해 전기적으로 연결된다. 그리고, P2, P4는 상기 제2기판부(42)를 이루는 다수의 저유전율 층에 각각 형성된 인덕턴스 패턴을 나타낸다.
따라서, 상기 단간정합회로형성부(43)는 제1기판부(41)에 형성된 다수의 캐패시턴스 패턴(P1)과, 상기 캐패시턴스 패턴(P1)의 일단에 비아홀을 통해 일단으로 전기적으로 연결되고 상기 제2기판부(42)를 이루는 다수의 저유전율 층에 형성되는인덕턴스 패턴(P2)와, 상기 인덕터(P2)의 일단에 연결되고 상기 캐패시터(P1) 사이의 층에 서로 엇갈리도록 인쇄된 바이패스용 캐패시터(P3)로 이루어지고, 상기 바이패스캐패시터형성부(44)는 상기 도 2에 도시한 바이패스캐패시터(CB)들이 형성된 부분으로서, 제1기판부(41)의 다 층에 각각의 바이패스캐패시터(P6) 패턴이 인쇄되고, 상기 바이패스캐패시터(P6)의 일단은 그라운드패턴(P5)에 비아홀에 의해 함께 연결되고, 다른 일단은 각각 회로설계에 따라 전력증폭기(11)에 연결되게 된다.
그리고, 상기 마이크로스트립라인(48)는 도 6에 도시한 바와 같이, 제2기판부(42)을 이루는 두개의 저유전율층에 상호 대칭되는 패턴으로 형성되고, 상기 두 패턴을 비아홀(48a)을 통해 전기적으로 연결하여 구성한다.
마이크로스트립라인을 상기와 같이 구성한 이유는 고주파 전류가 전극표면에만 흐르기 때문에, 전극을 두껍게 하더라도 면저항을 줄일 수 없는 점을 감안하여, 분리된 2개의 층을 사용함으로서, 전류가 흐르는 표면적을 넓혀 면저항을 줄이기 위한 것이다. 따라서, 상기와 같이, 전류가 흐르는 표면적을 넓힘으로서, 면저항을 줄여 Q값을 높히는 것이 가능해진다.
상술한 바와 같이 구성함으로서, 캐패시터와 인덕터패턴뿐만 아니라, 도 2에 도시된 전력증폭기 장치를 이루는 기존의 부품들, 즉, 칩캐패시터, 칩인덕터까지 LTCC 적층기판 내부에 패턴으로 구현함으로서, 전력증폭기장치의 소형화가 가능해진다.
상기에서 제1기판부(41)는 다수의 고유전율의 세라믹층으로 이루어진 것으로, 예를 들어, 유전율이 E4=20 이며, 제2기판부(42)는 다수의 저유전율 세라믹층이 적층되어 이루어진 것으로서, 그 유전율은 예를 들어, Er=7.8이다.
상기 저유전율의 제2기판부(42)는 회로에 필요한 인덕터(Inductor)를 구현하고, 고유전율의 제1기판부(41)는 바이패스용 캐패시터나, 매칭용 캐패시터를 구현하는데 사용한다.
상기와 같이 유전율이 다른 두개의 층을 적층하는 이유는 인덕터의 경우에는 저유전율이 유리하고, 캐패시터의 경우에는 충분한 용량 값(예를 들어, 800MHz에서 보통 수십 pF)을 얻기 위해서는 고유전율이 필요하기 때문으로, 상기와 같이 고유전율 층에는 캐패시터를 형성하고, 저유전율층에는 인덕터를 형성하여 정합회로에서 최대한 Q값을 얻을 수 있게 된다.
그리고, 앞서 보인 바와 같이, 다수의 바이패스 캐패시터와 단간정합회로 및 인덕터를 작은 사이즈에 구현하기 위해서 제1,2기판부(41,42)를 각각 다층구조로 구현한다.
도 5는 본 발명에 따른 전력증폭기 장치의 상면도로서, 상부면에는 실장된 MMIC전력증폭기(11)와, 외부 전극인출을 위해 인쇄된 다수의 본딩패드(51)와, 마이크로스트립라인(47)을 볼 수 있다.
그리고, 도시되지 않은 하부의 다수 세라믹층 상에는 바이패스캐패시터(43), RF쵸크코일(46),단간정합회로부(42), 매칭용 캐패시터(45)등이 형성되어, 그 일부분이 상부에 나타난다.
따라서, 본 발명에 따른 전력증폭기 장치는 부품의 사이즈를 최소화시킬 수있게 된다.
본 발명은 상술한 바와 같이 전력증폭기장치을 구현함으로서, 종래보다 더 나은 특성을 갖으면서도 소형화가 가능하다는 우수한 효과가 있다.
Claims (3)
- 전력증폭기칩과, 인덕터, 캐패시터, 마이크로스트립으로 이루어지는 입출력정합회로부 및 단간정합회로부로 이루어지는 전력증폭기에 있어서,다수의 고유전율 기판을 적층하여 된 제1기판;상기 제1기판의 상부에 다수의 저유전율기판을 적층하여 된 제2기판;상기 제1기판의 다수의 고유전율층에 인쇄된 패턴과 각 패턴을 전기적으로 연결하는 비아홀로 이루어지는 다수의 캐패시터;상기 제2기판의 다수 저유전율층에 인쇄된 패턴과 각 패턴을 연결하는 비아홀로 이루어지는 다수의 인덕터; 및상기 제2기판의 두개의 저유전율층에 동일하게 인쇄된 두 패턴과 두 패턴을 연결하는 비아홀로 구현되는 마이크로스트립라인을 포함하여 이루어지고,상기 다수의 인덕터 및 다수의 캐패시터와 마이크로스트립라인이 연결되어 입출력정합회로부 및 단간정합회로부를 구성하는 것을 특징으로 하는 이동통신기기의 전력증폭기.
- 제 1 항에 있어서,상기 마이크로스트립라인은 제2기판의 두 고유전율층에 형성되고, 상기 두층의 마이크로스트립라인이 비아홀을 통해 연결되어 구성되는 것을 특징으로 이동통신기기의 전력증폭기.
- 제 1 항에 있어서,상기 제1기판은 유전율이 Er=20이고, 제2기판은 유전율이 Er=7.8인 세라믹기판으로 이루어지는 것을 특징으로 하는 이동통신기기의 전력증폭기.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020010074021A KR20030043061A (ko) | 2001-11-26 | 2001-11-26 | 이동통신기기의 전력 증폭기 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020010074021A KR20030043061A (ko) | 2001-11-26 | 2001-11-26 | 이동통신기기의 전력 증폭기 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20030043061A true KR20030043061A (ko) | 2003-06-02 |
Family
ID=29571482
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020010074021A KR20030043061A (ko) | 2001-11-26 | 2001-11-26 | 이동통신기기의 전력 증폭기 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR20030043061A (ko) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100477006B1 (ko) * | 2002-12-10 | 2005-03-17 | 전자부품연구원 | 전력 증폭기 모듈 |
KR101102306B1 (ko) * | 2010-03-10 | 2012-01-03 | 전자부품연구원 | LTCC를 이용한 GaN 증폭기의 내부 매칭 구조 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5218322A (en) * | 1992-04-07 | 1993-06-08 | Hughes Aircraft Company | Solid state microwave power amplifier module |
KR100197187B1 (ko) * | 1995-04-05 | 1999-06-15 | 모리 가즈히로 | 고주파전력 증폭회로장치 |
KR20010015980A (ko) * | 2000-08-21 | 2001-03-05 | 안병엽 | 전력증폭기 모듈의 구조 및 그 실장방법 |
-
2001
- 2001-11-26 KR KR1020010074021A patent/KR20030043061A/ko not_active Application Discontinuation
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5218322A (en) * | 1992-04-07 | 1993-06-08 | Hughes Aircraft Company | Solid state microwave power amplifier module |
KR100197187B1 (ko) * | 1995-04-05 | 1999-06-15 | 모리 가즈히로 | 고주파전력 증폭회로장치 |
KR20010015980A (ko) * | 2000-08-21 | 2001-03-05 | 안병엽 | 전력증폭기 모듈의 구조 및 그 실장방법 |
Non-Patent Citations (1)
Title |
---|
카다로그 (요약, P1~3 및 도면1~2 참조) [출처] : www.cmac.com/mt/news/RF3_WS_LTCC_paper.pdf www.scrantom.com/paper5.htm(2001.04) * |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100477006B1 (ko) * | 2002-12-10 | 2005-03-17 | 전자부품연구원 | 전력 증폭기 모듈 |
KR101102306B1 (ko) * | 2010-03-10 | 2012-01-03 | 전자부품연구원 | LTCC를 이용한 GaN 증폭기의 내부 매칭 구조 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7978031B2 (en) | High frequency module provided with power amplifier | |
KR100643412B1 (ko) | 프론트 엔드 모듈 | |
EP3096353B1 (en) | Rf amplifier output circuit device with integrated current path | |
KR100895208B1 (ko) | 고주파 모듈 기판 장치 | |
US7443268B2 (en) | Bandpass filter within a multilayered low temperature co-fired ceramic substrate | |
JP2005513904A (ja) | 結合器、集積電子コンポーネントおよび電子装置 | |
JP2001211097A (ja) | マルチバンド用高周波スイッチモジュール | |
KR100955948B1 (ko) | 다중대역 송신단 모듈 및 이의 제조 방법 | |
US6911890B2 (en) | High frequency laminated device | |
JP3851184B2 (ja) | フロントエンドモジュール | |
KR20030043061A (ko) | 이동통신기기의 전력 증폭기 | |
JP2005210074A (ja) | 多層基板及びパワーアンプモジュール | |
JP2002171193A (ja) | 高周波モジュール基板 | |
JP2003158467A (ja) | Rfデバイスおよびそれを用いた通信機器 | |
JP3580707B2 (ja) | ローパスフィルタおよび回路基板 | |
JP2000341005A (ja) | ハイパスフィルタおよび回路基板 | |
US11722115B2 (en) | Radio frequency duplexer circuit and radio frequency substrate | |
JP2000223906A (ja) | ハイパスフィルタおよびそれを具備する回路基板 | |
KR100700967B1 (ko) | 이동 통신 단말기의 프런트 엔드 모듈 | |
KR100660971B1 (ko) | 저온 동시 소성 세라믹 다층 기판을 이용한 초광대역통신용대역통과필터 | |
JP3926186B2 (ja) | 高周波スイッチ、および無線通信機器 | |
KR20090053584A (ko) | 수동 소자가 내장된 다층 인쇄 회로 기판 및 제조 방법 | |
JP2010081029A (ja) | 高周波モジュール | |
JP2005333675A (ja) | モジュール | |
JPH11274876A (ja) | ローパスフィルタおよび回路基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E601 | Decision to refuse application |