KR20030041055A - Plasma display panel and method of driving the same - Google Patents
Plasma display panel and method of driving the same Download PDFInfo
- Publication number
- KR20030041055A KR20030041055A KR1020010071786A KR20010071786A KR20030041055A KR 20030041055 A KR20030041055 A KR 20030041055A KR 1020010071786 A KR1020010071786 A KR 1020010071786A KR 20010071786 A KR20010071786 A KR 20010071786A KR 20030041055 A KR20030041055 A KR 20030041055A
- Authority
- KR
- South Korea
- Prior art keywords
- discharge
- electrode lines
- lines
- data electrode
- data
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
- H01J11/20—Constructional details
- H01J11/22—Electrodes, e.g. special shape, material or configuration
- H01J11/26—Address electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
- G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
- G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
- G09G3/293—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for address discharge
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0202—Addressing of scan or signal lines
- G09G2310/0205—Simultaneous scanning of several lines in flat panels
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0243—Details of the generation of driving signals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
- H01J11/20—Constructional details
- H01J11/34—Vessels, containers or parts thereof, e.g. substrates
- H01J11/38—Dielectric or insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
- H01J11/20—Constructional details
- H01J11/34—Vessels, containers or parts thereof, e.g. substrates
- H01J11/42—Fluorescent layers
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Plasma & Fusion (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Gas-Filled Discharge Tubes (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
Description
본 발명은 플라즈마 디스플레이 패널에 관한 것으로, 특히 어드레스 기간을 단축시켜 방전유지 기간을 충분히 확보할 수 있게 하는 플라즈마 디스플레이 패널 및 그 구동 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a plasma display panel, and more particularly, to a plasma display panel and a driving method thereof, which shorten an address period so that a discharge sustain period can be sufficiently secured.
최근, 평판 디스플레이 장치로서 대형패널의 제작이 용이한 플라즈마 디스플레이 패널(Plasma Display Panel; 이하, PDP라 한다)이 주목받고 있다. PDP는 통상 디지털 비디오데이터에 따라 화소들 각각의 방전기간을 조절함으로써 화상을 표시하게 된다. 이러한 PDP로는 도 1에 도시된 바와 같이 3전극을 구비하고 교류전압에 의해 구동되는 교류형 PDP가 대표적이다.Recently, a plasma display panel (hereinafter referred to as PDP), which is easy to manufacture a large panel, has attracted attention as a flat panel display device. The PDP normally displays an image by adjusting the discharge period of each pixel according to the digital video data. As such a PDP, an AC type PDP having three electrodes and driven by an AC voltage is typical.
도 1은 통상적으로 교류(AC)형 PDP에 매트릭스 형태로 배열되어진 방전셀 구조를 도시한다. 방전셀(30)은 상부기판(10) 상에 순차적으로 형성되어진 유지전극쌍(Y, Z), 상부 유전체층(14) 및 보호막(16)을 가지는 상판과, 하부기판(18) 상에 순차적으로 형성되어진 데이터전극(X), 하부 유전체층(22), 격벽(24) 및형광체층(26)을 가지는 하판과, 상판과 하판 사이에 마련되어 방전가스가 충진된 방전공간을 구비한다.1 illustrates a discharge cell structure typically arranged in an alternating current (AC) type PDP in a matrix form. The discharge cell 30 is sequentially formed on the upper substrate 10 having the sustain electrode pairs Y and Z, the upper dielectric layer 14, and the passivation layer 16 formed on the upper substrate 10, and the lower substrate 18. A lower plate having the formed data electrode X, the lower dielectric layer 22, the partition wall 24, and the phosphor layer 26, and a discharge space filled between the upper plate and the lower plate and filled with discharge gas.
상부기판(10)과 하부기판(18)은 격벽(24)에 의해 평행하게 이격된다. 유지전극쌍(Y, Z) 각각은 상대적으로 넓은 폭을 가지며 가시광 투과를 위한 투명전극(12)과, 상대적으로 좁은 폭을 가지며 투명전극(12)의 저항성분을 보상하기 위한 금속전극(13)으로 이루어진다. 이러한 유지전극쌍(Y, Z)은 주사전극(Y) 및 유지전극(Z)으로 구성된다. 주사전극(Y)은 패널 주사를 위한 주사신호와 방전유지를 위한 유지신호를 주로 공급하고, 유지전극(Z)은 유지신호를 주로 공급한다. 상부 유전체층(14)과 하부 유전체층(22)에는 방전으로 발생된 전하들이 축적된다. 보호막(16)은 스퍼터링에 의한 상부 유전체층(14)의 손상을 방지하여 PDP의 수명을 늘릴 뿐만 아니라 2차 전자의 방출 효율을 높이게 된다. 보호막(16)으로는 통상 산화마그네슘(MgO)이 이용된다. 이러한 유전체층(14, 22)과 보호막(16)은 외부에서 인가되는 방전전압을 낮출 수 있게 한다. 데이터전극(X)은 상기 유지전극쌍(Y, Z)과 교차하게 형성된다. 이 데이터전극(X)은 디스플레이되어질 셀들을 선택하기 위한 데이터신호를 공급한다. 격벽(24)은 데이터전극(X)과 나란하게 형성되어 방전에 의해 생성된 자외선이 인접한 셀에 누설되는 것을 방지한다. 형광체층(26)은 하부 유전체층(22) 및 격벽(24)의 표면에 도포되어 적색, 녹색 또는 청색 중 어느 하나의 가시광선을 발생하게 된다. 그리고, 가스방전을 위한 He 또는 Xe 혼합 가스와 같은 불활성 가스가 상하판 사이의 방전공간에 봉입된다.The upper substrate 10 and the lower substrate 18 are spaced apart in parallel by the partition wall 24. Each of the sustain electrode pairs Y and Z has a relatively wide width and a transparent electrode 12 for transmitting visible light, and a metal electrode 13 having a relatively narrow width and compensating for the resistance component of the transparent electrode 12. Is done. The sustain electrode pairs Y and Z are composed of the scan electrode Y and the sustain electrode Z. The scan electrode Y mainly supplies a scan signal for panel scanning and a sustain signal for sustaining discharge, and the sustain electrode Z mainly supplies a sustain signal. Charges generated by discharge are accumulated in the upper dielectric layer 14 and the lower dielectric layer 22. The protective layer 16 prevents damage to the upper dielectric layer 14 by sputtering, thereby increasing the lifetime of the PDP and increasing the emission efficiency of secondary electrons. As the protective film 16, magnesium oxide (MgO) is usually used. The dielectric layers 14 and 22 and the protective layer 16 may lower the discharge voltage applied from the outside. The data electrode X is formed to cross the storage electrode pairs Y and Z. This data electrode X supplies a data signal for selecting cells to be displayed. The partition wall 24 is formed in parallel with the data electrode X to prevent ultraviolet rays generated by the discharge from leaking to adjacent cells. The phosphor layer 26 is applied to the surfaces of the lower dielectric layer 22 and the partition wall 24 to generate visible light of any one of red, green, and blue. Then, an inert gas such as He or Xe mixed gas for gas discharge is enclosed in the discharge space between the upper and lower plates.
이러한 구조의 PDP 셀은 데이터전극(X)과 주사전극(Y) 사이의 대향방전에 의해 선택된 후 유지전극쌍(Y, Z) 사이의 면방전에 의해 방전을 유지하게 된다. PDP 셀에서는 유지방전시 발생되는 자외선에 의해 형광체(26)가 발광함으로써 가시광이 셀 외부로 방출되게 된다. 이 결과, 셀들을 가지는 PDP는 화상을 표시하게 된다. 이 경우, PDP는 비디오데이터에 따라 셀의 방전유지기간, 즉 유지방전 횟수를 조절하여 영상 표시에 필요한 계조(Gray Scale)를 구현하게 된다.The PDP cell of this structure is selected by the counter discharge between the data electrode X and the scan electrode Y, and then sustains the discharge by the surface discharge between the sustain electrode pairs Y and Z. In the PDP cell, the fluorescent material 26 emits light by ultraviolet rays generated during sustain discharge, so that visible light is emitted outside the cell. As a result, the PDP having cells displays an image. In this case, the PDP implements a gray scale required for displaying an image by adjusting the discharge sustain period of the cell, that is, the number of sustain discharges, according to the video data.
도 2는 도 1에 도시된 방전셀들이 매트릭스 형태로 배열되는 PDP의 일부분을 도시한 평면도이다.FIG. 2 is a plan view illustrating a portion of a PDP in which discharge cells illustrated in FIG. 1 are arranged in a matrix form.
도 2에서 방전셀들(30)은 주사 전극라인들(Yi-1, Yi, Yi+1), 유지 전극라인들(Zi-1, ZI, Zi+1) 및 데이터 전극라인들(X)의 교차지점마다 구성된다. 주사 전극라인들(Yi-1, Yi, Yi+1)은 주사펄스와 유지펄스를 공급하여 방전셀들(30)이 라인 단위로 주사되게 함과 아울러 방전셀들(30)에서 방전이 유지되게 한다. 유지 전극라인들(Zi-1, ZI, Zi+1)은 공통적으로 유지펄스를 공급하여 상기 주사 전극라인들(Yi-1, Yi, Yi+1)과 함께 방전셀들(30)에서 방전이 유지되게 한다. 데이터 전극라인들(X1 내지 Xn)은 상기 주사펄스와 동기되는 데이터펄스를 라인단위로 공급하여 데이터펄스의 논리값에 따라 방전셀들(30)이 선택되게 한다. 방전셀들(30) 각각은 적, 녹, 청 서브화소(R, G, B) 각각에 해당되는 것으로, 나란하게 배치된 적, 녹, 청 3개의 서브화소(R, G, B)가 조합으로 하나의 화소가 구현된다.In FIG. 2, the discharge cells 30 are formed of the scan electrode lines Yi-1, Yi, Yi + 1, the sustain electrode lines Zi-1, ZI, Zi + 1, and the data electrode lines X. In FIG. Configured at each intersection. The scan electrode lines Yi-1, Yi, and Yi + 1 supply the scan pulses and the sustain pulses so that the discharge cells 30 are scanned in units of lines and the discharges are maintained in the discharge cells 30. do. The sustain electrode lines (Zi-1, ZI, Zi + 1) commonly supply a sustain pulse to discharge the discharge cells 30 together with the scan electrode lines (Yi-1, Yi, Yi + 1). To be maintained. The data electrode lines X1 to Xn supply data pulses synchronized with the scan pulse on a line basis so that the discharge cells 30 are selected according to the logic value of the data pulses. Each of the discharge cells 30 corresponds to each of the red, green, and blue subpixels (R, G, and B), and the three red, green, and blue subpixels (R, G, and B) arranged side by side are combined. One pixel is implemented.
이러한 PDP의 구동방법으로는 어드레스기간과 디스플레이기간, 즉 방전유지기간으로 분리되어 구동되게 하는 ADS(Address and Display Separation) 구동방법이 대표적이다. ADS 구동방법에서는 도 3에 도시된 바와 같이 한 프레임(1F)을 n비트 예를 들면, 8비트 영상 데이터의 각 비트에 해당하는 8개의 서브필드(SF1 내지 SF8)로 분할하고, 각 서브필드(SF1 내지 SF8)를 다시 리셋기간(RPD) 및 어드레스기간(APD)과 유지기간(SPD)으로 분할한다. 리셋기간(RPD)은 다음에 어드레싱이 가능하게 초기조건을 형성한다. 다시 말하여, 리셋기간(RPD)은 각 셀이 균일한 밝기를 가지는 안정적인 동작을 하기 위해 어드레스기간(APD) 직전에 벽전하가 재현성있게 일정한 상태를 가지게 한다. 어드레스기간(APD)은 데이터펄스에 따라 켜져야 할 셀들과 꺼져야 할 셀들을 선택한다. 유지기간(SPD)은 어드레스기간(APD)에서 켜져 있는 셀들에 대한 방전이 유지되게 한다. 각 서브필드(SF1 내지 SF8)의 리셋기간(RPD) 및 어드레스기간(APD)은 동일하고 유지기간(SPD)에 20:21:22:…:2n-1비율의 가중치를 부여하여 그 유지기간들(SPD)의 조합에 의해 계조를 표현하게 된다.As a driving method of the PDP, an ADS (Address and Display Separation) driving method for driving the PDP is divided into an address period and a display period, that is, a discharge sustain period. In the ADS driving method, as illustrated in FIG. 3, one frame 1F is divided into eight subfields SF1 to SF8 corresponding to n bits, for example, each bit of 8-bit image data, and each subfield ( SF1 to SF8 are further divided into a reset period RPD, an address period APD, and a sustain period SPD. The reset period RPD forms an initial condition to enable addressing next time. In other words, the reset period RPD causes the wall charge to be reproducibly constant just before the address period APD in order to make each cell perform a stable operation with uniform brightness. The address period APD selects cells to be turned on and cells to be turned off according to the data pulse. The sustain period SPD allows the discharge for the cells turned on in the address period APD to be maintained. The reset period RPD and the address period APD of each subfield SF1 to SF8 are the same, and in the sustain period SPD, 20 0 : 2 1 : 2 2 :... The gray level is expressed by a combination of the sustain periods SPD by weighting a ratio of: 2 n-1 .
도 4는 도 2에 도시된 PDP를 하나의 서브필드 기간동안 구동하기 위한 구동파형도이다.FIG. 4 is a driving waveform diagram for driving the PDP shown in FIG. 2 during one subfield period.
리셋기간(RPD)에서 주사 전극라인(Yi-1, Yi, Yi+1)에 리셋펄스(RP)가 공급된다. 리셋펄스(RP)는 램프파 형태로 셋업(Set-up) 기간에서는 전압이 증가하고 셋다운(Set-down) 기간에서는 전압이 감소하는 형태를 가진다. 이러한 리셋펄스(RP)에 의해 셋업기간에서 리셋방전이 발생되어 주사 전극라인(Yi-1, Yi, Yi+1)과 유지전극라인(Zi-1, Zi, Zi+1) 주위의 상부 유전층(18)에 벽전하가 형성된다. 이어서, 리셋펄스(RP)의 셋다운기간에서 감소하는 전압에 의해 하전입자들이 부분적으로 소거되어 벽전하가 오방전을 일으키지 않으면서 다음의 어드레스방전에 도움을 줄 정도로 감소하게 된다. 이 벽전하 감소를 위하여, 리셋펄스(RP)의 셋다운기간에서 유지 전극라인(Zi-1, Zi, Zi+1)에 정극성(+)의 직류전압(Vs)을 공급한다. 이 정극성(+)의 직류전압(Vs)에 대하여 리셋펄스(RP)는 서서히 감소하는 형태로 공급되므로 셋다운기간에서 주사 전극라인(Yi-1, Yi, Yi+1)이 유지 전극라인(Zi-1, Zi, Zi+1)에 대하여 상대적인 부극성(-)이 됨으로써, 즉 극성이 반전됨으로써 셋업기간에 생성된 벽전하들이 감소하게 된다.In the reset period RPD, the reset pulse RP is supplied to the scan electrode lines Yi-1, Yi, Yi + 1. The reset pulse RP has a ramp wave shape in which a voltage increases in a set-up period and a voltage decreases in a set-down period. A reset discharge is generated in the set-up period by the reset pulse RP, so that the upper dielectric layer (i.e., around the scan electrode lines Yi-1, Yi, Yi + 1) and the sustain electrode lines Zi-1, Zi, Zi + 1 is formed. 18, wall charges are formed. Subsequently, the charged particles are partially erased by the decreasing voltage in the set-down period of the reset pulse RP, so that the wall charge is reduced enough to help the next address discharge without causing an erroneous discharge. In order to reduce the wall charges, the positive DC voltage Vs is supplied to the sustain electrode lines Zi-1, Zi, and Zi + 1 in the set-down period of the reset pulse RP. Since the reset pulse RP is gradually supplied to the positive DC voltage Vs, the scan electrode lines Yi-1, Yi, and Yi + 1 become the sustain electrode lines Zi during the set-down period. The negative polarity (−) relative to -1, Zi, Zi + 1), i.e., the polarity is reversed, reduces the wall charges generated during the setup period.
어드레스기간(APD)에서 주사 전극라인(Yi-1, Yi, Yi+1)에 순차적으로 주사펄스(SP)가 공급되고 그 주사펄스(SP)에 동기되어 데이터 전극라인(X)에 데이터펄스(DP)가 공급됨으로써 어드레스방전이 발생하게 된다. 이 어드레스방전으로 형성된 벽전하는 다른 방전셀들이 어드레스되는 기간동안(APD) 유지된다.In the address period APD, the scan pulses SP are sequentially supplied to the scan electrode lines Yi-1, Yi, Yi + 1, and the data pulses (X) are applied to the data electrode lines X in synchronization with the scan pulses SP. Supply of DP) causes address discharge. The wall charge formed by this address discharge is maintained for a period of time during which other discharge cells are addressed (APD).
유지기간(SPD)의 시작부에서 주사 전극라인(Yi-1, Yi, Yi+1)에 상대적으로 넓은 펄스폭을 가지는 유지펄스(SUSPy) 공급하여 어드레스기간(APD)에서 충분히 벽전하가 형성된 방전셀들에서 유지방전이 개시되게 한다. 이어서, 유지 전극라인(Zi-1, Zi, Zi+1)과 주사 전극라인(Yi-1, Yi, Yi+1)에 교번적으로 유지펄스(SUSPz, SUSPy)를 공급하여 유지기간(SPD) 동안 유지방전이 유지되게 한다.At the beginning of the sustain period SPD, a sustain pulse SSUSy having a relatively wide pulse width is supplied to the scan electrode lines Yi-1, Yi, Yi + 1, so that the wall charges are sufficiently formed in the address period APD. Allow sustain discharge to be initiated in the cells. Subsequently, sustain pulses SUSPz and SUSPy are alternately supplied to sustain electrode lines Zi-1, Zi, Zi + 1 and scan electrode lines Yi-1, Yi, Yi + 1 to sustain period SPD. Keep the discharge discharged while
소거기간(EPD)에서 유지 전극라인(Zi-1, Zi, Zi+1)에 공통적으로 소거펄스(EP)가 공급되어 유지되던 방전이 소멸되게 한다.In the erase period EPD, the discharge pulse EP is commonly supplied to the sustain electrode lines Zi-1, Zi, and Zi + 1 to extinguish the discharge.
이러한 ADS 구동방법의 어드레스기간(APD)에서는 데이터펄스(DP)에 따른 기입방전을 발생시켜 다음의 유지방전에 필요한 벽전하를 충분히 형성하기 위해 약 3㎲ 이상의 기간이 요구된다. 이에 따라, 주사펄스와 데이터펄스는 약 3㎲ 이상의 펄스폭을 가져야 하므로 어드레스기간이 길어져 상대적으로 유지기간이 부족하게 됨으로써 휘도가 낮은 문제점이 있다. 나아가, 고해상도 화상을 구현하는 경우에는 어드레스기간은 더욱 증대되게 되므로 유지기간 부족으로 계조구현이 불가능해지는 문제점이 있다. 예를 들어, 1280×1024의 해상도에서 적·녹·청(RGB)의 서브 화소셀, 256 계조(8 bits), 60Hz의 프레임 주파수를 고려하면, 처리되어야 하는 데이터양은 초당 1.75Gbits(1024×1280×3×8×60), 매 프레임(NTSC 방식의 영상신호인 경우 16.67ms)당 30Mbits(1024×1280×3×8), 데이터전극라인당 30Kbits(1280×3×8)이며, 해상도가 높아질수록 처리되어야 하는 데이터양은 현저하게 증가된다. 이에 따라, 해상도가 높아지는 경우 종래의 어드레스 방법으로는 제한된 시간 내에 모든 데이터가 표시되는 것이 불가능하게 된다.In the address period APD of such an ADS driving method, a period of about 3 ms or more is required to generate a write discharge in accordance with the data pulse DP to sufficiently form wall charges required for the next sustain discharge. Accordingly, since the scan pulse and the data pulse should have a pulse width of about 3 [mu] s or more, the address period becomes long and the sustain period is relatively insufficient, thereby causing low luminance. Furthermore, in the case of implementing a high resolution image, the address period is further increased, and gray scale is impossible due to the lack of the sustain period. For example, considering the red, green, and blue sub-pixel cells, 256 gray levels (8 bits), and 60 Hz frame frequency at a resolution of 1280 × 1024, the amount of data to be processed is 1.75 Gbits per second (1024 × 1280). × 3 × 8 × 60), 30 Mbits (1024 × 1280 × 3 × 8) per frame (16.67 ms for NTSC video signal), 30 Kbits (1280 × 3 × 8) per data electrode line, and higher resolution The more data that needs to be processed, the greater the increase. Accordingly, when the resolution is increased, it becomes impossible to display all data within a limited time by the conventional address method.
따라서, 본 발명의 목적은 듀얼주사로 어드레스기간을 단축시킬 수 있게 하는 PDP와 그 구동방법을 제공하는 것이다.Accordingly, it is an object of the present invention to provide a PDP and a driving method thereof which can shorten an address period by dual scanning.
도 1은 통상적인 3전극 교류 면방전 방식의 PDP에 구성되는 셀을 나타내는 단면도.BRIEF DESCRIPTION OF THE DRAWINGS Fig. 1 is a cross-sectional view showing a cell constructed in a conventional three-electrode alternating current surface discharge type PDP.
도 2는 도 1에 도시된 셀들로 구성된 PDP의 전극배치도.FIG. 2 is an electrode arrangement diagram of a PDP composed of the cells shown in FIG. 1. FIG.
도 3은 도 2에 도시된 PDP를 구동하는 서브필드 구동방법에서의 프레임 구성도.3 is a frame diagram illustrating a subfield driving method for driving the PDP shown in FIG. 2;
도 4는 도 2에 도시된 PDP의 구동파형도.4 is a driving waveform diagram of the PDP shown in FIG. 2;
도 5는 본 발명의 실시 예에 따른 PDP의 전극배치도.5 is an electrode arrangement of the PDP according to an embodiment of the present invention.
도 6은 도 5에 도시된 PDP를 A-A'선을 따라 절단하여 도시한 단면도.FIG. 6 is a cross-sectional view of the PDP shown in FIG. 5 taken along line AA ′. FIG.
도 7은 도 5에 도시된 PDP의 구동파형도.FIG. 7 is a drive waveform diagram of the PDP shown in FIG. 5; FIG.
도 8은 본 발명의 다른 실시 예에 따른 PDP의 전극배치도.8 is an electrode arrangement of the PDP according to another embodiment of the present invention.
<도면의 주요부분에 대한 부호의 간단한 설명><Brief description of symbols for the main parts of the drawings>
10, 38 : 상부기판 12, 32, 50 : 투명전극10, 38: upper substrate 12, 32, 50: transparent electrode
13, 34, 52 : 금속전극 14, 40 : 상부 유전체층13, 34, 52: metal electrode 14, 40: upper dielectric layer
16, 42 : 보호막 18, 44 : 하부기판16, 42: protective film 18, 44: lower substrate
22. 46 : 하부 유전체층 24, 36, 54 : 격벽22. 46: lower dielectric layer 24, 36, 54: partition wall
26, 48 : 형광체 30 : 방전셀26, 48: phosphor 30: discharge cell
Y : 주사전극 Z : 유지전극Y: scan electrode Z: sustain electrode
X : 어드레스전극X: address electrode
상기 목적을 달성하기 위하여, 본 발명에 따른 PDP는 제1 기판 상에 나란하게 배치된 유지 전극라인군과; 제1 기판과 대면하는 제2 기판 상에 유지 전극라인군과 교차하게 배치된 데이터 전극라인들과; 제1 및 제2 기판 사이에 형성되어 방전가스가 충진되는 방전공간을 마련하는 격벽들을 구비하고; 데이터 전극라인들은 격벽들 사이의 방전영역과 격벽들 하부를 일정단위로 번갈아가며 배치되어; 방전셀들이 유지 전극라인군과 방전영역에 형성된 데이터 전극라인과의 교차부마다 마련되어진 것을 특징으로 한다.In order to achieve the above object, the PDP according to the present invention and the storage electrode line group disposed side by side on the first substrate; Data electrode lines disposed on the second substrate facing the first substrate to intersect the storage electrode line group; Barrier ribs formed between the first and second substrates to provide a discharge space in which the discharge gas is filled; The data electrode lines are alternately arranged in a predetermined unit between the discharge area between the partition walls and the lower partition walls; The discharge cells are provided at intersections between the sustain electrode line group and the data electrode lines formed in the discharge region.
여기서, 2m개의 상기 데이터 전극라인들이 m개의 방전셀들로 구성되는 수평라인마다 방전영역과 격벽의 하부를 번갈아가면서 배치된 것을 특징으로 한다.Here, the 2m data electrode lines are alternately arranged at the lower portion of the discharge area and the partition wall for each horizontal line including m discharge cells.
그리고, 상기 수평라인들 중 기수번째 수평라인에는 데이터 전극라인들 중 기수번째 데이터 전극라인들이 방전영역에, 우수번째 데이터 전극라인들이 격벽의 하부에 위치하게 되고, 우수번째 수평라인에는 우수번째 전극라인들이 방전영역에, 기수번째 데이터 전극라인들이 상기 격벽 하부에 위치하는 것을 특징으로 한다.The odd-numbered data electrode lines of the data electrode lines are disposed in the discharge region, and the even-numbered data electrode lines are located below the partition wall in the odd-numbered horizontal lines of the horizontal lines, and the even-numbered electrode lines in the even-numbered horizontal lines In the discharge region, odd-numbered data electrode lines are positioned under the partition wall.
특히, 상기 격벽은 스트라이프형 및 벌집형 중 어느 하나의 형태를 갖는 것을 특징으로 한다.In particular, the partition wall is characterized in that it has a form of any one of the stripe type and honeycomb type.
여기서, 상기 방전셀들 각각은 적, 녹, 청색 서브화소 각각에 해당되고, 격벽이 스트라이프 형태인 경우 서브화소들 중 동일색 서브화소들은 수직방향으로 배열된 것을 특징으로 한다.Here, each of the discharge cells corresponds to each of red, green, and blue subpixels, and when the partition wall has a stripe shape, the same color subpixels among the subpixels are arranged in a vertical direction.
반면에, 상기 방전셀들 각각은 적, 녹, 청색 서브화소 각각에 해당되고, 격벽이 벌집 형태인 경우 서브화소들 중 동일색 서브화소들이 사선방향으로 배열된 것을 특징으로 한다.On the other hand, each of the discharge cells corresponds to each of red, green, and blue subpixels, and when the partition wall has a honeycomb shape, the same color subpixels among the subpixels are arranged in an oblique direction.
또한, 데이터 전극라인 중 방전영역에 형성되는 부분과 격벽 하부에 형성되는 부분이 동일한 선폭과 두께를 갖는 것을 특징으로 한다.In addition, the portion formed in the discharge region and the portion formed below the partition of the data electrode line has the same line width and thickness.
이와 달리, 상기 데이터 전극라인 중 방전영역에 형성된 부분이 격벽 하부에 형성된 부분 보다 선폭 및 두께 중 적어도 하나가 큰 것을 특징으로 한다.In contrast, at least one of a line width and a thickness of the portion formed in the discharge region of the data electrode line is greater than that formed under the partition wall.
더불어, 상기 유지 전극라인군이 형성된 제1 기판과, 상기 데이터 전극라인들이 형성된 제2 기판 상에 각각 형성되어 방전공간에서의 방전으로 발생된 하전입자들을 축적하는 제1 및 제2 유전체층과; 제1 유전체층을 보호하기 위해 형성된 보호막과; 제2 유전체층 및 격벽의 표면에 형성되어 방전공간에서의 방전으로 발생된 자외선에 의해 가시광을 방출하는 형광체를 추가로 구비하는 것을 특징으로 한다.In addition, the first substrate and the second dielectric layer formed on the first substrate on which the storage electrode line group is formed and the second substrate on which the data electrode lines are formed to accumulate charged particles generated by discharge in the discharge space; A protective film formed to protect the first dielectric layer; And a phosphor formed on the surfaces of the second dielectric layer and the partition wall to emit visible light by ultraviolet rays generated by the discharge in the discharge space.
본 발명에 따른 PDP 구동방법은 PDP가 제1 기판 상의 유지 전극라인군과 제2 기판 상의 데이터 전극라인들을 포함하고, 그 데이터 전극라인들이 제1 및 제2 기판 사이에 형성된 격벽들 사이의 방전영역과 격벽들 하부를 일정단위로 번갈아가며 배치되어; 유지 전극라인군과 방전영역에 형성된 데이터 전극라인과의 교차부마다 마련되어진 상기 방전셀들을 구비하고; 방전셀들을 초기화하는 리셋 단계와; 방전셀들로 구성된 수평라인들 중 2개씩의 수평라인 단위로 어드레스방전이 발생되게 하는 어드레스 단계와; 어드레스 방전이 발생되어진 방전셀들에서만 방전이 유지되게 하는 방전유지단계를 포함하는 것을 특징으로 한다.In the PDP driving method according to the present invention, the PDP includes a group of sustain electrode lines on a first substrate and data electrode lines on a second substrate, and discharge regions between partitions formed between the first and second substrates. Alternately arranged under and bulkheads; The discharge cells provided at intersections of the sustain electrode line group and the data electrode lines formed in the discharge region; A reset step of initializing discharge cells; An address step of causing an address discharge to occur in units of two horizontal lines each of the horizontal lines formed of discharge cells; And a discharge maintaining step of maintaining the discharge only in the discharge cells in which the address discharge has been generated.
여기서, 2m개의 상기 데이터 전극라인들이 m개의 방전셀들로 구성되는 수평라인마다 방전영역과 격벽의 하부를 번갈아가면서 배치되고; 어드레스 단계에서 2개씩의 수평라인들 중 기수번째 수평라인에는 그들의 방전영역에 위치하는 기수번째 데이터 전극라인들에 의해 데이터신호가 공급됨과 동시에, 우수번째 수평라인에는 그들의 방전영역에 위치하는 우수번째 전극라인들에 의해 데이터신호가 공급되는 것을 특징으로 한다.Wherein the 2m data electrode lines are alternately arranged at the lower portion of the discharge region and the partition wall for each horizontal line including m discharge cells; In the address step, data signals are supplied to the odd horizontal lines of the two horizontal lines by the odd data electrode lines positioned in their discharge regions, and the even-numbered electrodes positioned in the discharge regions of the even horizontal lines. The data signal is supplied by the lines.
특히, 상기 격벽은 스트라이프형태를 갖고, 방전셀들 각각에 해당되는 적, 녹, 청 서브화소들 중 동일색 서브화소들이 수직방향으로 배열되어; 데이터 전극라인들 각각에는 수평주기마다 동일색 데이터신호가 공급되는 것을 특징으로 한다.In particular, the barrier rib has a stripe shape, and the same color subpixels among the red, green, and blue subpixels corresponding to each of the discharge cells are arranged in the vertical direction; Each of the data electrode lines is supplied with the same color data signal every horizontal period.
이와 달리, 상기 격벽이 벌집 형태를 갖고, 방전셀들 각각에 해당되는 적, 녹, 청 서브화소들 중 동일색 서브화소들이 사선방향으로 배열되어; 데이터 전극라인들 각각에는 수평주기마다 다른색 데이터신호가 공급되는 것을 특징으로 한다.In contrast, the partition wall has a honeycomb shape, and same color subpixels among red, green, and blue subpixels corresponding to each of the discharge cells are arranged in an oblique direction; Each of the data electrode lines is supplied with a different color data signal every horizontal period.
더불어, 상기 유지 단계에 이어서 모든 방전셀들에 소거펄스를 공급하여 벽전하를 모두 소거하는 소거 단계를 더 포함하는 것을 특징으로 한다.In addition, the erase step may further include an erase step of erasing all wall charges by supplying erase pulses to all discharge cells.
상기 목적 외에 본 발명의 다른 목적 및 이점들은 첨부 도면을 참조한 본 발명의 바람직한 실시예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.Other objects and advantages of the present invention in addition to the above object will become apparent from the description of the preferred embodiment of the present invention with reference to the accompanying drawings.
이하, 본 발명의 바람직한 실시 예들을 도 5 내지 도 8을 참조하여 상세히 설명하기로 한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to FIGS. 5 to 8.
도 5는 본 발명에 따른 PDP의 일부분을 도시한 평면도이다. 도 5의 PDP는 나란하게 형성된 주사전극라인들(Yi-1, Yi, Yi+1) 및 유지 전극라인들(Zi-1, Zi, Zi+1)로 구성된 유지전극군과, 유지전극군과 교차하게 배열된 격벽(36)들과, 교번적으로 격벽들(36) 사이 및 격벽들(36)의 하부를 따라 형성된 데이터 전극라인들(X)을 구비한다.5 is a plan view showing a portion of a PDP according to the present invention. The PDP of FIG. 5 includes a sustain electrode group including scan electrode lines Yi-1, Yi, Yi + 1 and sustain electrode lines Zi-1, Zi, and Zi + 1 formed side by side, and a sustain electrode group. Barrier ribs 36 arranged alternately with data electrode lines X formed alternately between the barrier ribs 36 and along the lower portion of the barrier ribs 36.
주사 전극라인들(Yi-1, Yi, Yi+1)과 유지 전극라인들(Zi-1, Zi, Zi+1) 각각은 상대적으로 넓은 폭을 갖는 투명전극(32)과, 상대적으로 좁은 폭을 가지며 투명전극(32)의 하부에 형성되는 금속전극(34)으로 구성된다. 주사 전극라인들(Yi-1, Yi, Yi+1)은 주사펄스와 유지펄스를 공급하여 방전셀들이 듀얼라인 단위로 주사되게 함과 아울러 어드레스기간에서 선택된 방전셀들에서 방전이 유지되게 한다. 유지 전극라인들(Zi-1, Zi, Zi+1)은 공통적으로 유지펄스를 공급하여 상기 주사 전극라인들(Yi-1, Yi, Yi+1)과 함께 방전셀들에서 방전이 유지되게 한다.The scan electrode lines Yi-1, Yi, Yi + 1 and the sustain electrode lines Zi-1, Zi, Zi + 1 each have a relatively wide width and a relatively narrow width. It is composed of a metal electrode 34 having a lower portion of the transparent electrode 32. The scan electrode lines Yi-1, Yi, and Yi + 1 supply the scan pulses and the sustain pulses so that the discharge cells are scanned in units of dual lines, and the discharges are maintained in the discharge cells selected in the address period. The sustain electrode lines (Zi-1, Zi, Zi + 1) commonly supply a sustain pulse to maintain the discharge in the discharge cells together with the scan electrode lines (Yi-1, Yi, Yi + 1). .
격벽들(36)은 유지전극군과 직교하게끔 스트라이프 형태로 형성되어, 수평방향으로 인접한 방전셀들간의 간섭을 방지하게 된다.The partitions 36 are formed in a stripe shape to be orthogonal to the sustain electrode group, thereby preventing interference between discharge cells adjacent in the horizontal direction.
데이터 전극라인들(X)은 방전셀로 구성되는 수평라인마다 격벽들(36) 사이, 즉 방전 영역과 격벽들(36) 하부를 번갈아가면서 연속되어 형성된다. 다시 말하여, 데이터 전극라인(X)이 i-1번째 수평라인(Li-1)에서는 방전 영역에 위치한 경우 그 다음 라인인 i번째 수평라인(Li)에서는 격벽(36)과 중첩되어 그 하부에 위치하게 된다. 이렇게 수평라인마다 방전영역과 격벽(36) 하부로 교번되는 데이터 전극라인(X)의 위치는 수평라인들을 진행함에 따라 반복된다. 이에 따라 데이터 전극라인들(X)의 갯수는 종래 대비 2배로 증가하게 된다. 이 결과 수직 방전셀라인들 각각은 종래에 하나의 데이터 전극라인(X)을 통해 데이터전압신호를 공급받는 것과는 달리 2개의 데이터 전극라인들(X)을 통해 데이터전압신호를 공급받게 된다.The data electrode lines X are successively formed between the partition walls 36, that is, the discharge region and the lower portions of the partition walls 36, for each horizontal line including the discharge cells. In other words, when the data electrode line X is positioned in the discharge region in the i-1 th horizontal line Li-1, the data electrode line X overlaps the partition 36 in the next i-th horizontal line Li, which is located below the i-th horizontal line Li-1. Will be located. As such, the positions of the data electrode lines X alternate with the discharge region and the partition 36 under each horizontal line are repeated as the horizontal lines progress. Accordingly, the number of data electrode lines X is increased twice as compared with the conventional art. As a result, each of the vertical discharge cell lines receives the data voltage signal through the two data electrode lines X, unlike the conventional data voltage signal through the one data electrode line X.
예를 들면, 이러한 데이터 전극라인들(X) 중 기수번째 데이터 전극라인들(Xodd)은 기수번째 수평라인들(Lodd)을 구성하는 방전셀들에 데이터전압신호를 공급하게 된다. 동시에 우수번째 데이터 전극라인들(Xeven)은 우수번째 수평라인들(Leven)을 구성하는 방전셀들에 데이터 전압신호를 공급하게 된다. 다시말하여 상하로 인접한 기수번째 수평라인(Lodd)과 우수번째 수평라인(Leven)의 방전셀들은 기수번째 데이터 전극라인들(Xodd)과, 우수번째 데이터 전극라인들(Xeven)을 통해 신호간섭 없이 동시에 데이터 전압신호를 공급받게 된다. 여기서, 하나의 수직라인에 포함되는 기수번째 및 우수번째 데이터 전극라인(Xodd, Xeven)은 동일한 색 데이터신호를 공급하게 된다. 결과적으로 상하로 인접한 2개의 수평라인에서 동시에 어드레스방전이 발생되게 하는 듀얼 주사이 가능하게 되므로 어드레스시간을 종래대비 1/2로 줄일 수 있게 된다. 이 경우 데이터 전극라인(X)의 선폭 또는 두께는 방전영역에서나 격벽(36) 하부에서도 동일하게 설정되거나, 방전효율을 높이기 위하여 방전영역에 위치하는 부분이 격벽(36) 하부에 위치하는 부분 보다 큰 선폭 또는 두께를 가지게 설정된다.For example, the odd-numbered data electrode lines Xodd of the data electrode lines X supply a data voltage signal to discharge cells constituting the odd-numbered horizontal lines Lodd. At the same time, the even-numbered data electrode lines Xeven supply the data voltage signal to the discharge cells forming the even-numbered horizontal lines Leven. In other words, the discharge cells of the odd-numbered horizontal line Lodd and the even-numbered horizontal line Leven are adjacent to the odd-numbered data electrode lines Xodd and the even-numbered data electrode lines Xeven without signal interference. At the same time, the data voltage signal is supplied. Here, the odd-numbered and even-numbered data electrode lines Xodd and Xeven included in one vertical line supply the same color data signal. As a result, since dual scanning is possible in which two address lines are simultaneously generated in two horizontal lines adjacent to each other up and down, the address time can be reduced to 1/2 of the conventional one. In this case, the line width or thickness of the data electrode line X is equally set in the discharge region or the lower part of the partition 36, or a portion located in the discharge region is larger than a portion located below the partition 36 to increase the discharge efficiency. It is set to have a line width or thickness.
이러한 구조를 갖는 주사 전극라인들(Yi-1, Yi, Yi+1) 및 유지 전극라인들(Zi-1, Zi, Zi+1)과 데이터 전극라인들(X)의 교차부마다 바련되는 방전셀들 각각은 적, 녹, 청 서브화소(R, G, B) 각각에 해당되고, 나란하게 배치된 적, 녹, 청 3개의 서브화소(R, G, B)가 조합으로 하나의 화소가 구현된다. 그리고, 적, 녹, 청 서브화소들(R, G, B) 각각은 수직라인이 동일색 서브화소들로 구성되게끔 스트라이프 형태로 배치된다.Discharges at every intersection of the scan electrode lines Yi-1, Yi, Yi + 1 and the sustain electrode lines Zi-1, Zi, Zi + 1 and the data electrode lines X having such a structure Each of the cells corresponds to each of the red, green, and blue subpixels (R, G, and B), and a single pixel includes three red, green, and blue subpixels (R, G, and B) arranged side by side. Is implemented. Each of the red, green, and blue subpixels R, G, and B is arranged in a stripe shape such that the vertical line is composed of the same color subpixels.
도 6은 도 5에 도시된 PDP를 A-A'선을 따라 절단하여 도시한 단면도이다. 도 6에 도시된 PDP는 상부기판(38) 상에 순차적으로 형성되어진 유지 전극라인(32, 34), 상부 유전체층(40) 및 보호막(42)을 가지는 상판과, 하부기판(44) 상에 순차적으로 형성되어진 데이터 전극라인(X), 하부 유전체층(46), 격벽(36) 및형광체층(48)을 가지는 하판과, 상판과 하판 사이에 마련되어 방전가스가 충진된 방전공간을 구비한다.FIG. 6 is a cross-sectional view of the PDP shown in FIG. 5 taken along line AA ′. The PDP shown in FIG. 6 is a top plate having sustain electrode lines 32 and 34, an upper dielectric layer 40, and a passivation layer 42 sequentially formed on the upper substrate 38, and the lower substrate 44. And a lower space having a data electrode line X, a lower dielectric layer 46, a partition 36, and a phosphor layer 48 formed between the upper and lower plates, and a discharge space filled with a discharge gas.
상부기판(38)과 하부기판(44)은 격벽(36)에 의해 평행하게 이격된다. 유지 전극라인(32, 34)은 가시광 투과를 위한 투명전극(32)과, 투명전극(34)의 저항성분을 보상하기 위한 금속전극(34)으로 이루어진다. 상부 유전체층(40)과 하부 유전체층(46)에는 방전으로 발생된 전하들이 축적된다. 보호막(42)은 스퍼터링에 의한 상부 유전체층(40)의 손상을 방지하여 PDP의 수명을 늘릴 뿐만 아니라 2차 전자의 방출 효율을 높이게 된다. 보호막(42)으로는 통상 산화마그네슘(MgO)이 이용된다. 이러한 유전체층(40, 46)과 보호막(42)은 외부에서 인가되는 방전전압을 낮출 수 있게 한다. 격벽(36)은 데이터 전극라인(X)과 나란하게 형성되어 방전으로 생성된 자외선이 인접한 셀에 누설되는 것을 방지한다. 데이터 전극라인(X)은 방전영역과 격벽들(36) 하부에 교번하여 위치함에 따라 단면구조에서는 방전영역과 격벽(36) 하부에 모두 존재하게 된다. 여기서, 데이터 전극라인(X) 중 방전영역에 위치하는 부분이 격벽(36)의 하부에 위치하는 부분과 선폭 또는 두께가 동일하게 설정되거나, 방전영역에 위치하여 어드레스방전에 이용되는 부분이 격벽(36)의 하부에 위치하는 부분 보다 큰 선폭 또는 두께를 갖게끔 설정될 수 있다. 형광체층(48)은 하부 유전체층(46) 및 격벽(36)의 표면에 도포되어 적색, 녹색 또는 청색 중 어느 하나의 가시광선을 발생하게 된다. 그리고, 가스방전을 위한 He 또는 Xe 혼합 가스와 같은 불활성 가스가 상하판 사이의 방전공간에 봉입된다.The upper substrate 38 and the lower substrate 44 are spaced in parallel by the partition 36. The sustain electrode lines 32 and 34 include a transparent electrode 32 for transmitting visible light and a metal electrode 34 for compensating for the resistance component of the transparent electrode 34. Charges generated by discharge are accumulated in the upper dielectric layer 40 and the lower dielectric layer 46. The passivation layer 42 prevents damage to the upper dielectric layer 40 by sputtering, thereby increasing the lifetime of the PDP and increasing the emission efficiency of secondary electrons. As the protective film 42, magnesium oxide (MgO) is usually used. The dielectric layers 40 and 46 and the passivation layer 42 may lower the discharge voltage applied from the outside. The partition 36 is formed in parallel with the data electrode line X to prevent ultraviolet rays generated by the discharge from leaking to adjacent cells. As the data electrode line X is alternately positioned below the discharge region and the partition walls 36, both of the discharge region and the partition wall 36 exist in the cross-sectional structure. Here, the portion of the data electrode line X located in the discharge region is set to have the same line width or thickness as the portion located below the barrier 36, or the portion of the data electrode line X used in the address discharge is located in the discharge region. It may be set to have a larger line width or thickness than the portion located under the 36). The phosphor layer 48 is applied to the surfaces of the lower dielectric layer 46 and the partition 36 to generate visible light of any one of red, green, and blue. Then, an inert gas such as He or Xe mixed gas for gas discharge is enclosed in the discharge space between the upper and lower plates.
도 7은 도 5에 도시된 PDP 구동방법을 설명하기 위한 구동파형도이다.FIG. 7 is a driving waveform diagram illustrating the PDP driving method shown in FIG. 5.
도 7에 있어서, 리셋기간(RPD)에서 전면 기입방전 동작을 위하여 모든 주사 전극라인(Yi-1, Yi, Yi+1)은 Vs의 전압에서 스텝을 가지고 피크전압이 Vr인 램프펄스로 구성된 리셋펄스(RP)가 공급된다. 리셋펄스(RP)의 셋업기간에서 증가하는 전압에 의해 빛의 양을 최소화하면서 전면 기입방전이 발생되어 주사 전극라인(Yi-1, Yi, Yi+1)과 유지 전극라인(Zi-1, Zi, Zi+1) 주위의 상부 유전층(40)에 벽전하가 형성된다. 이어서 리셋펄스(RP)의 셋다운기간에서 감소하는 전압에 의해 하전입자들이 부분적으로 소거되어 벽전하가 오방전을 일으키지 않으면서 다음의 어드레스방전에 도움을 줄 정도로 감소하게 된다. 리셋펄스(RP)의 셋다운기간에서 벽전하량 조절을 위하여 유지 전극라인(Zi-1, Zi, Zi+1)에 소정의 정극성(+)의 직류전압을 공급한다.In Fig. 7, all of the scan electrode lines (Yi-1, Yi, Yi + 1) have a step at a voltage of Vs and have a peak pulse of Vr for a full write discharge operation in the reset period RPD. The pulse RP is supplied. The front write discharge occurs while minimizing the amount of light due to the increasing voltage during the setup period of the reset pulse RP, and thus the scan electrode lines Yi-1, Yi, Yi + 1 and the sustain electrode lines Zi-1, Zi. , Wall charges are formed in the upper dielectric layer 40 around Zi + 1). Subsequently, the charged particles are partially erased by the decreasing voltage in the set-down period of the reset pulse RP, so that the wall charge is reduced enough to help the next address discharge without causing an erroneous discharge. In the set-down period of the reset pulse RP, a predetermined positive DC voltage is supplied to the sustain electrode lines Zi-1, Zi, and Zi + 1 to adjust the wall charge amount.
어드레스기간(APD)에서 주사 전극라인 2개씩 단위로 주사펄스(SP)가 공급되고 그 주사펄스(SP)에 동기되어 서로 다른 데이터 전극라인들(X)을 통해 2라인분의 데이터펄스(DP)가 공급됨으로써 어드레스방전이 발생하게 된다. 예를 들어, 1수평주기동안(1H) 기수번째인 i번째 주사 전극라인(Yi)과 우수번째인 i+1번째 주사 전극라인(Yi+1)에 동시에 주사펄스(SP)가 공급된다. 이와 동시에, 데이터라인들(X) 중 i번째 수평라인(Li)의 방전영역에 위치하는 기수번째 데이터라인들(Xodd)을 통해 i번째 수평라인분(Li)의 데이터신호가 공급됨과 아울러, i+1번째 수평라인(Li+1)의 방전영역에 위치하는 우수번째 데이터라인들(Xeven)을 통해 i+1번째 수평라인분(Li+1)의 데이터신호가 공급된다. 이에 따라 상하로 인접한 i번째 수평라인(Li)과 i+1번째 수평라인(Li+1)에서 동시에 데이터신호의 논리값에 따른어드레스방전이 발생하게 된다. 이 어드레스방전으로 형성된 벽전하는 다른 방전셀들이 상기와 같이 듀얼주사으로 어드레스되는 기간(APD)동안 유지된다. 이러한 듀얼주사으로 인하여 어드레스기간(APD)은 종래대비 1/2로 줄어들게 된다.In the address period APD, the scan pulses SP are supplied in units of two scan electrode lines, and the data pulses DP for two lines through different data electrode lines X are synchronized with the scan pulses SP. Is supplied to generate an address discharge. For example, the scan pulse SP is simultaneously supplied to the i-th scan electrode line Yi and the even-numbered i + 1th scan electrode line Yi + 1 for one horizontal period (1H). At the same time, the data signal of the i-th horizontal line Li is supplied through the odd-numbered data lines Xodd positioned in the discharge region of the i-th horizontal line Li of the data lines X, and i The data signal of the i + 1 th horizontal line Li + 1 is supplied through even-numbered data lines Xeven positioned in the discharge region of the +1 th horizontal line Li + 1. As a result, address discharge is generated in accordance with the logic value of the data signal in the i-th horizontal line Li and the i + 1-th horizontal line Li + 1 that are adjacent to each other. The wall charge formed by this address discharge is maintained for the period APD in which the other discharge cells are addressed in the dual scan as above. Due to this dual scanning, the address period APD is reduced to 1/2 of the conventional one.
유지기간(SPD)의 시작부에서 주사 전극라인들(Yi-1, Yi, Yi+1)에 상대적으로 넓은 펄스폭을 가지는 유지펄스(SUSPy)를 동시에 공급하여 어드레스기간(APD)에서 충분히 벽전하가 형성된 방전셀들에서 유지방전이 개시되게 한다. 이어서, 유지 전극라인들(Zi-1, Zi, Zi+1)과 주사 전극라인들(Yi-1, Yi, Yi+1)에 교번적으로 유지펄스(SUSPz, SUSPy)를 공급하여 유지기간(SPD) 동안 유지방전이 유지되게 한다.At the beginning of the sustain period SPD, a sustain pulse SUSPy having a relatively wide pulse width is simultaneously supplied to the scan electrode lines Yi-1, Yi, Yi + 1 to sufficiently wall charge in the address period APD. The sustain discharge is started in the discharge cells in which is formed. Subsequently, the sustain pulses SUSPz and SUSPy are alternately supplied to the sustain electrode lines Zi-1, Zi, Zi + 1 and the scan electrode lines Yi-1, Yi, Yi + 1. Sustain discharge during SPD).
이러한 유지기간(SPD)에 이은 소거기간(EPD)에서는 유지 전극라인들(Zi-1, Zi, Zi+1)에 소거펄스(EP)를 공급하여 소거방전을 일으킴으로써 방전이 유지되었던 방전셀에 존재하는 벽전하가 소거되게 한다.In the erase period EPD subsequent to the sustain period SPD, the erase pulse EP is supplied to the sustain electrode lines Zi-1, Zi, and Zi + 1 to generate an erase discharge, thereby causing the discharge cells to be discharged. Allow existing wall charges to be erased.
이와 같이 본 발명에 따른 PDP에서는 데이터 전극라인들(X)이 수평라인마다 방전영역과 격벽(36) 하부를 번갈아가면서 위치함에 따라 듀얼주사이 가능하게 됨으로써 어드레스기간(APD)을 종래 대비 1/2로 줄일 수 있게 된다. 이렇게 줄어든 어드레스기간(APD) 만큼 방전유지기간(SPD)을 충분히 확보하여 휘도를 향상시킬 수 있게 된다. 나아가, 해상도가 증가하는 경우에도 방전유지기간(SPD)을 확보하여 계조구현이 가능하게 된다.As described above, in the PDP according to the present invention, since the data electrode lines X are alternately positioned in the discharge area and the lower part of the partition 36 for each horizontal line, the dual periods are possible, thereby reducing the address period APD to 1/2. Can be reduced. The discharge sustain period SPD is sufficiently secured for the reduced address period APD so that the luminance can be improved. Furthermore, even when the resolution is increased, the gray scale can be realized by securing the discharge sustain period SPD.
도 8은 본 발명의 제2 실시 예에 따른 PDP의 도 5는 본 발명에 따른 PDP의 일부분을 도시한 평면도이다. 도 8의 PDP는 나란하게 형성된 주사전극라인들(Yi-1, Yi, Yi+1) 및 유지 전극라인들(Zi-1, Zi, Zi+1)로 구성된 유지전극군과, 육각형 형태로 형성된 격벽(54)들과, 격벽들(54) 사이 및 격벽들(54)의 하부를 따라 형성된 데이터전극라인들(X)을 구비한다.8 is a plan view illustrating a portion of a PDP according to a second embodiment of the present invention. The PDP of FIG. 8 has a sustain electrode group including scan electrode lines (Yi-1, Yi, Yi + 1) and sustain electrode lines (Zi-1, Zi, Zi + 1) formed side by side, and formed in a hexagonal shape. Barrier ribs 54 and data electrode lines X formed between the barrier ribs 54 and along the lower portion of the barrier ribs 54.
주사 전극라인들(Yi-1, Yi, Yi+1)과 유지 전극라인들(Zi-1, Zi, Zi+1) 각각은 상대적으로 넓은 폭을 갖는 투명전극(50)과, 상대적으로 좁은 폭을 가지며 투명전극(50)의 하부에 형성되는 금속전극(52)으로 구성된다. 주사 전극라인들(Yi-1, Yi, Yi+1)은 주사펄스와 유지펄스를 공급하여 방전셀들이 듀얼라인 단위로 주사되게 함과 아울러 어드레스기간에서 선택된 방전셀들에서 방전이 유지되게 한다. 유지 전극라인들(Zi-1, Zi, Zi+1)은 공통적으로 유지펄스를 공급하여 상기 주사 전극라인들(Yi-1, Yi, Yi+1)과 함께 방전셀들에서 방전이 유지되게 한다.Each of the scan electrode lines Yi-1, Yi, Yi + 1 and the sustain electrode lines Zi-1, Zi, Zi + 1 has a relatively wide width and a relatively narrow width. And a metal electrode 52 formed below the transparent electrode 50. The scan electrode lines Yi-1, Yi, and Yi + 1 supply the scan pulses and the sustain pulses so that the discharge cells are scanned in units of dual lines, and the discharges are maintained in the discharge cells selected in the address period. The sustain electrode lines (Zi-1, Zi, Zi + 1) commonly supply a sustain pulse to maintain the discharge in the discharge cells together with the scan electrode lines (Yi-1, Yi, Yi + 1). .
격벽(54)은 육각형 구조로 형성되어 방전셀 각각이 벌집모양의 방전공간을 가지게 한다.The partition wall 54 is formed in a hexagonal structure so that each of the discharge cells has a honeycomb discharge space.
데이터 전극라인들(X)은 수평라인마다 방전영역과 격벽(54) 하부를 번갈아가면서 위치하게끔 스트라이프 형태로 형성된다. 다시 말하여, 데이터 전극라인(X)이 i-1번째 수평라인(Li-1)에서는 방전영역에 위치한 경우 그 다음 라인인 i번째 수평라인(Li)에서는 격벽(54)과 중첩되어 그 하부에 위치하게 된다. 이렇게 수평라인마다 방전영역과 격벽(54) 하부로 교번되는 데이터 전극라인(X)의 위치는 수평라인들을 진행함에 따라 반복된다. 이에 따라 데이터 전극라인들(X)의 갯수는 종래 대비 2배로 증가하게 된다. 이 결과 수직 방전셀라인들 각각은 종래에 하나의 데이터 전극라인(X)을 통해 데이터전압신호를 공급받는 것과는 달리 2개의 데이터 전극라인들(X)을 통해 데이터전압신호를 공급받게 된다.The data electrode lines X are formed in a stripe shape so as to alternate between the discharge region and the lower portion of the partition wall 54 for each horizontal line. In other words, when the data electrode line X is located in the discharge region in the i-1 th horizontal line Li-1, the data electrode line X overlaps the partition wall 54 in the next i-th horizontal line Li, which is located below the i-th horizontal line Li-1. Will be located. In this way, the positions of the data electrode lines X alternate with the discharge region and the partition 54 under each horizontal line are repeated as the horizontal lines progress. Accordingly, the number of data electrode lines X is increased twice as compared with the conventional art. As a result, each of the vertical discharge cell lines receives the data voltage signal through the two data electrode lines X, unlike the conventional data voltage signal through the one data electrode line X.
예를 들면, 데이터 전극라인들(X) 중 기수번째 데이터 전극라인들(Xodd)은 기수번째 수평라인들(Lodd)을 구성하는 방전셀들에 데이터전압신호를 공급하게 된다. 동시에 우수번째 데이터 전극라인들(Xeven)은 우수번째 수평라인들(Leven)을 구성하는 방전셀들에 데이터 전압신호를 공급하게 된다. 다시 말하여 상하로 인접한 기수번째 수평라인(Lodd)과 우수번째 수평라인(Leven)의 방전셀들은 기수번째 데이터 전극라인들(Xodd)과, 우수번째 데이터 전극라인들(Xeven)을 통해 신호간섭 없이 동시에 데이터 전압신호를 공급받게 된다. 결과적으로 상하로 인접한 2개의 수평라인에서 동시에 어드레스방전이 발생되게 하는 듀얼 주사이 가능하게 되므로 어드레스시간을 종래대비 1/2로 줄일 수 있게 된다. 이 경우 데이터 전극라인(X)의 선폭 또는 두께는 방전영역에서나 격벽(54) 하부에서도 동일하게 설정되거나, 방전효율을 높이기 위하여 방전영역에 위치하는 부분이 격벽(54) 하부에 위치하는 부분 보다 큰 선폭 또는 두께를 가지게 설정된다.For example, the odd data electrode lines Xodd among the data electrode lines X supply a data voltage signal to discharge cells constituting the odd horizontal lines Lodd. At the same time, the even-numbered data electrode lines Xeven supply the data voltage signal to the discharge cells forming the even-numbered horizontal lines Leven. In other words, the discharge cells of the odd-numbered horizontal line Lodd and the even-numbered horizontal line Leven are adjacent to the odd-numbered data electrode lines Xodd and even-numbered data electrode lines Xeven without signal interference. At the same time, the data voltage signal is supplied. As a result, since dual scanning is possible in which two address lines are simultaneously generated in two horizontal lines adjacent to each other up and down, the address time can be reduced to 1/2 of the conventional one. In this case, the line width or thickness of the data electrode line X is equally set in the discharge region or the lower portion of the partition wall 54, or the portion located in the discharge region is larger than the portion located below the partition wall 54 in order to increase the discharge efficiency. It is set to have a line width or thickness.
이러한 구조를 갖는 주사 전극라인들(Yi-1, Yi, Yi+1) 및 유지 전극라인들(Zi-1, Zi, Zi+1)과, 방전영역에 위치하는 데이터 전극라인들(X)의 교차부마다 마련되는 방전셀들 각각은 적, 녹, 청 서브화소(R, G, B) 각각에 해당되고, 나란하게 배치된 적, 녹, 청 3개의 서브화소(R, G, B)가 조합으로 하나의 화소가 구현된다. 그리고 적, 녹, 청 서브화소들(R, G, B) 각각이 벌집모양을 가지고 인접 서브화소들과는 불요공간 없이 배치됨에 따라 동일색 서브화소들은 사선방향으로 위치하게 된다. 이에 따라 도 5에 도시된 PDP에서와 같이 동일색 서브화소들이 수직방향으로 위치한 경우와 달리 데이터라인들(X) 각각에 공급되는 데이터신호의해당색이 수평라인마다 달라지게 된다.Scan electrode lines Yi-1, Yi, Yi + 1 and sustain electrode lines Zi-1, Zi, Zi + 1 having such a structure and the data electrode lines X positioned in the discharge region Each of the discharge cells provided at each intersection corresponds to each of the red, green, and blue subpixels (R, G, and B), and the three red, green, and blue subpixels (R, G, and B) arranged side by side are provided. One pixel is implemented in combination. As the red, green, and blue subpixels R, G, and B each have a honeycomb shape and are arranged without unnecessary space with adjacent subpixels, the same color subpixels are positioned diagonally. Accordingly, unlike the case where the same color subpixels are positioned in the vertical direction as in the PDP shown in FIG. 5, the corresponding color of the data signal supplied to each of the data lines X is changed for each horizontal line.
상세히 하면, 도 5에 도시된 PDP와 같이 동일색 서브화소들이 수직방향을 따라 일렬로 배치된 경우 수직방향으로 연장되는 데이터라인들(X) 각각은 동일색 서브화소들만을 구동하게 되므로 수평주기마다 동일색 데이터신호를 공급하게 된다. 반면에, 도 8에 도시된 PDP와 같이 동일색 서브화소들이 사선방향으로 배치된 경우 수직방향으로 연속되는 데이터라인들(X) 각각은 서로 다른 색의 서브화소들을 구동하게 되므로 수평주기마다 색 데이터신호를 달리하여 공급하게 된다. 이 경우 듀얼주사되는 기수번째 수평라인(Lodd)을 구동하는 기수번째 데이터라인(Xodd)과 우수번째 수평라인(Leven)을 구동하는 우수번째 데이터라인(Xeven)은 동일색 데이터신호를 공급하게 된다. 예를 들어, 기수번째인 i번째 수평라인(Li)의 적색 서브화소(R)에 포함되는 기수번째 데이터라인(Xodd)과 우수번째인 i+1번째 수평라인(Li+1)의 적색 서브화소(R)에 포함되는 우수번째 데이터라인(Xeven)은 동일한 적색 데이터신호를 1수평주기동안 동시에 공급하게 된다.In detail, when the same color subpixels are arranged in a line along the vertical direction as in the PDP shown in FIG. 5, each of the data lines X extending in the vertical direction drives only the same color subpixels. The same color data signal is supplied. On the other hand, when the same color subpixels are arranged diagonally, as shown in the PDP shown in FIG. Different signals will be supplied. In this case, the odd-numbered data line Xodd driving the dual-scanned odd-numbered horizontal line Lodd and the even-numbered data line Xeven driving the even-numbered horizontal line Leven supply the same color data signal. For example, the radix data line Xodd included in the red subpixel R of the i-th horizontal line Li, which is the radix, and the red subpixel of the i + 1th horizontal line Li + 1, which is the even-numbered number, are included. The even-numbered data line Xeven included in (R) simultaneously supplies the same red data signal for one horizontal period.
이러한 구성을 가지는 PDP는 도 6에 도시된 단면도와 같이 상부기판(38) 상에 순차적으로 형성되어진 유지전극군의 투명전극(50) 및 금속전극(34), 상부 유전체층(40) 및 보호막(42)을 가지는 상판과, 하부기판(44) 상에 순차적으로 형성되어진 데이터 전극라인(X), 하부 유전체층(46), 격벽(54) 및 형광체층(48)을 가지는 하판과, 상판과 하판 사이에 마련되어 방전가스가 충진된 방전공간을 구비하게 된다. 그리고, 도 8에 도시된 PDP를 구동하기 위판 구동파형은 도 7에 도시된 바와 같다.The PDP having such a configuration includes the transparent electrode 50, the metal electrode 34, the upper dielectric layer 40, and the passivation layer 42 of the sustain electrode group sequentially formed on the upper substrate 38 as shown in FIG. 6. ) An upper plate having a bottom plate, a lower plate having a data electrode line X, a lower dielectric layer 46, a partition wall 54, and a phosphor layer 48 sequentially formed on the lower substrate 44, between the upper plate and the lower plate. It is provided with a discharge space filled with the discharge gas. In addition, the upper plate driving waveform for driving the PDP shown in FIG. 8 is as shown in FIG. 7.
상세히 하면, 리셋기간(RPD)에서 주사 전극라인들(Yi-1, Yi, Yi+1)에 리셋펄스(RP)가 공급되어 셋업기간에서 모든 방전셀들에서 전면 기입방전이 발생한 후, 셋다운기간에서 벽전하가 오방전을 일으키지 않으면서 다음의 어드레스방전에 도움을 줄 정도로 감소하여 유지된다. 셋다운기간에서 벽전하량 조절을 위하여 유지 전극라인들(Zi-1, Zi, Zi+1)에는 소정의 직류전압이 공급된다.Specifically, in the reset period RPD, the reset pulse RP is supplied to the scan electrode lines Yi-1, Yi, Yi + 1, so that the entire write discharge occurs in all the discharge cells in the set-up period. At this time, the wall charge is reduced enough to help the next address discharge without causing an erroneous discharge. In the set down period, a predetermined DC voltage is supplied to the storage electrode lines Zi-1, Zi, and Zi + 1 to adjust the wall charge amount.
어드레스기간(APD)에서 주사 전극라인 2개씩 단위로 주사펄스(SP)가 공급되고 그 주사펄스(SP)에 동기되어 서로 다른 데이터 전극라인들(X)을 통해 2라인분의 데이터펄스(DP)가 공급됨으로써 어드레스방전이 발생하게 된다. 예를 들어, 1수평주기동안(1H) 기수번째인 i번째 주사 전극라인(Yi)과 우수번째인 i+1번째 주사 전극라인(Yi+1)에 동시에 주사펄스(SP)가 공급된다. 이와 동시에, 데이터라인들(X) 중 i번째 수평라인(Li)의 방전영역에 위치하는 기수번째 데이터라인들(Xodd)을 통해 i번째 수평라인분(Li)의 데이터신호가 공급됨과 아울러, i+1번째 수평라인(Li+1)의 방전영역에 위치하는 우수번째 데이터라인들(Xeven)을 통해 i+1번째 수평라인분(Li+1)의 데이터신호가 공급된다. 이에 따라 i번째 수평라인(Li)과 i+1번째 수평라인(Li+1)에서 동시에 데이터신호의 논리값에 따른 어드레스방전이 발생하게 된다. 이 어드레스방전으로 형성된 벽전하는 다른 방전셀들이 상기와 같이 듀얼주사으로 어드레스되는 기간동안(APD) 유지된다. 이러한 듀얼주사으로 인하여 어드레스기간(APD)은 종래대비 1/2로 줄어들게 된다.In the address period APD, the scan pulses SP are supplied in units of two scan electrode lines, and the data pulses DP for two lines through different data electrode lines X are synchronized with the scan pulses SP. Is supplied to generate an address discharge. For example, the scan pulse SP is simultaneously supplied to the i-th scan electrode line Yi and the even-numbered i + 1th scan electrode line Yi + 1 for one horizontal period (1H). At the same time, the data signal of the i-th horizontal line Li is supplied through the odd-numbered data lines Xodd positioned in the discharge region of the i-th horizontal line Li of the data lines X, and i The data signal of the i + 1 th horizontal line Li + 1 is supplied through even-numbered data lines Xeven positioned in the discharge region of the +1 th horizontal line Li + 1. As a result, an address discharge is generated at the i-th horizontal line Li and the i + 1th horizontal line Li + 1 simultaneously according to the logic value of the data signal. The wall charge formed by this address discharge is maintained for a period of time during which the other discharge cells are addressed in the dual scan as described above. Due to this dual scanning, the address period APD is reduced to 1/2 of the conventional one.
유지기간(SPD)의 시작부에서 주사 전극라인들(Yi-1, Yi, Yi+1)과 유지 전극라인들(Zi-1, Zi, Zi+1)에 상대적으로 넓은 펄스폭의 유지펄스(SUSPy)를 시작으로교번적으로 유지펄스(SUSPz, SUSPy)를 공급하여 유지기간(SPD) 동안 유지방전이 유지되게 한다.At the beginning of the sustain period SPD, a sustain pulse of a wider pulse width is relatively wider than the scan electrode lines Yi-1, Yi, Yi + 1 and the sustain electrode lines Zi-1, Zi, Zi + 1. Starting with SUSPy, the sustain pulses SUSPz and SUSPy are alternately supplied to maintain the sustain discharge during the sustain period SPD.
이러한 유지기간(SPD)에 이은 소거기간(EPD)에서는 유지 전극라인들(Zi-1, Zi, Zi+1)에 소거펄스(EP)를 공급하여 소거방전을 일으킴으로써 방전이 유지되었던 방전셀에 존재하는 벽전하가 소거되게 한다.In the erase period EPD subsequent to the sustain period SPD, the erase pulse EP is supplied to the sustain electrode lines Zi-1, Zi, and Zi + 1 to generate an erase discharge, thereby causing the discharge cells to be discharged. Allow existing wall charges to be erased.
이와 같이 본 발명에 따른 PDP는 벌집모양의 격벽(54)과 수평라인마다 방전영역과 격벽(36) 하부를 번갈아가면서 위치하는 데이터 전극라인들(X)을 구비하여 듀얼주사이 가능하게 됨으로써 어드레스기간(APD)을 종래 대비 1/2로 줄일 수 있게 된다. 이렇게 줄어든 어드레스기간(APD) 만큼 방전유기기간(SPD)을 충분히 확보하여 휘도를 향상시킬 수 있게 된다. 나아가, 해상도가 증가하는 경우에도 방전유지기간(SPD)을 확보하여 계조구현이 가능하게 된다.As described above, the PDP according to the present invention includes a honeycomb-shaped partition wall 54 and data electrode lines X alternately positioned at the lower portion of the discharge area and the partition wall 36 for each horizontal line, thereby enabling dual inter-week addressing ( APD) can be reduced to 1/2 compared to the conventional. The discharge organic period SPD is sufficiently secured by the reduced address period APD so that the luminance can be improved. Furthermore, even when the resolution is increased, the gray scale can be realized by securing the discharge sustain period SPD.
상술한 바와 같이, 본 발명에 따른 PDP 및 그 구동방법에서는 데이터 전극라인들이 수평라인마다 방전영역과 격벽 하부를 번갈아가면서 위치함에 따라 듀얼주사이 가능하게 됨으로써 어드레스기간을 종래 대비 1/2로 줄일 수 있게 된다. 이에 따라, 본 발명에 따른 PDP 및 그 구동방법에서는 줄어든 어드레스기간 만큼 방전유지기간(SPD)을 충분히 확보하여 휘도를 향상시킬 수 있게 된다. 나아가, 본 발명에 따른 PDP 및 그 구동방법에서는 해상도가 증가하는 경우에도 듀얼주사로 방전유지기간을 확보할 수 있게 되므로 충분한 계조구현이 가능하게 된다.As described above, in the PDP and the driving method thereof according to the present invention, since the data electrode lines are alternately positioned in the discharge area and the lower part of the partition wall for each horizontal line, the dual periods are possible, so that the address period can be reduced to 1/2 of the conventional one. do. Accordingly, in the PDP and the driving method thereof according to the present invention, the discharge sustain period SPD is sufficiently secured for the reduced address period, thereby improving the luminance. Furthermore, in the PDP and the driving method thereof according to the present invention, even when the resolution is increased, the discharge sustaining period can be secured by dual scanning, so that sufficient gradation can be realized.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.Those skilled in the art will appreciate that various changes and modifications can be made without departing from the technical spirit of the present invention. Therefore, the technical scope of the present invention should not be limited to the contents described in the detailed description of the specification but should be defined by the claims.
Claims (14)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2001-0071786A KR100472352B1 (en) | 2001-11-19 | 2001-11-19 | Plasma display panel and method of driving the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2001-0071786A KR100472352B1 (en) | 2001-11-19 | 2001-11-19 | Plasma display panel and method of driving the same |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20030041055A true KR20030041055A (en) | 2003-05-23 |
KR100472352B1 KR100472352B1 (en) | 2005-02-21 |
Family
ID=29570058
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR10-2001-0071786A KR100472352B1 (en) | 2001-11-19 | 2001-11-19 | Plasma display panel and method of driving the same |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100472352B1 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100482322B1 (en) * | 2001-12-28 | 2005-04-13 | 엘지전자 주식회사 | Method and apparatus for scanning plasma display panel at high speed |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2962039B2 (en) * | 1992-04-23 | 1999-10-12 | 日本電気株式会社 | Plasma display panel |
JPH113050A (en) * | 1997-06-10 | 1999-01-06 | Sony Corp | Plasma address display device |
US5852347A (en) * | 1997-09-29 | 1998-12-22 | Matsushita Electric Industries | Large-area color AC plasma display employing dual discharge sites at each pixel site |
KR100263858B1 (en) * | 1998-03-31 | 2000-08-16 | 김순택 | Plasma display device |
JP3606804B2 (en) * | 2000-12-08 | 2005-01-05 | 富士通日立プラズマディスプレイ株式会社 | Plasma display panel and driving method thereof |
-
2001
- 2001-11-19 KR KR10-2001-0071786A patent/KR100472352B1/en not_active IP Right Cessation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100482322B1 (en) * | 2001-12-28 | 2005-04-13 | 엘지전자 주식회사 | Method and apparatus for scanning plasma display panel at high speed |
Also Published As
Publication number | Publication date |
---|---|
KR100472352B1 (en) | 2005-02-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100503603B1 (en) | Method of driving plasma display panel | |
JP4089759B2 (en) | Driving method of AC type PDP | |
KR100351464B1 (en) | Method of Driving Plasma Display Panel | |
KR100421487B1 (en) | Driving Method of Plasma Display Panel | |
US6400342B2 (en) | Method of driving a plasma display panel before erase addressing | |
JP3594953B2 (en) | Plasma display panel and driving method thereof | |
JP2000206926A (en) | Plasma display panel drive device | |
JP2004318163A (en) | Method and device for driving plasma display panel | |
KR100358696B1 (en) | Method for Driving Alternate Current Plasma Display Panel | |
KR100472352B1 (en) | Plasma display panel and method of driving the same | |
JP2001166734A (en) | Plasma display panel driving method | |
EP2031574A1 (en) | Plasma display device | |
KR100481215B1 (en) | Plasma display panel and driving method thereof | |
KR100456146B1 (en) | Driving method of plasma display panel | |
KR100516640B1 (en) | Method For Driving Of Plasma Display Panel | |
KR100378623B1 (en) | Plasma Display Panel and Method for Driving the same | |
KR100482339B1 (en) | Driving method of plasma display panel | |
KR100472370B1 (en) | Plasma Display Panel And Driving Method Thereof | |
KR100667109B1 (en) | Plasma Display Panel and Driving Method thereof | |
KR100421678B1 (en) | Plasma Display Panel | |
US20060262042A1 (en) | Method of driving plasma display panel (PDP) | |
KR100482349B1 (en) | Method And Apparatus Of Driving Plasma Display Panel | |
KR100308047B1 (en) | Method for manufacturing barrier rib of Plasma Display Panel | |
KR20030062798A (en) | Plasma display panel | |
KR100373529B1 (en) | Plasma Display Panel and Driving Method Thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
N231 | Notification of change of applicant | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20091230 Year of fee payment: 6 |
|
LAPS | Lapse due to unpaid annual fee |