[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR20030019609A - 반도체소자, 반도체층 및 그 제조방법 - Google Patents

반도체소자, 반도체층 및 그 제조방법 Download PDF

Info

Publication number
KR20030019609A
KR20030019609A KR10-2003-7001053A KR20037001053A KR20030019609A KR 20030019609 A KR20030019609 A KR 20030019609A KR 20037001053 A KR20037001053 A KR 20037001053A KR 20030019609 A KR20030019609 A KR 20030019609A
Authority
KR
South Korea
Prior art keywords
layer
semiconductor layer
semiconductor
bandgap
boron phosphide
Prior art date
Application number
KR10-2003-7001053A
Other languages
English (en)
Other versions
KR100583243B1 (ko
Inventor
우다가와타카시
Original Assignee
쇼와 덴코 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2001158282A external-priority patent/JP4431290B2/ja
Application filed by 쇼와 덴코 가부시키가이샤 filed Critical 쇼와 덴코 가부시키가이샤
Publication of KR20030019609A publication Critical patent/KR20030019609A/ko
Application granted granted Critical
Publication of KR100583243B1 publication Critical patent/KR100583243B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C30B29/406—Gallium nitride
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02461—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02543—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0256—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by the material
    • H01L31/0264—Inorganic materials
    • H01L31/0304—Inorganic materials including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L31/03046—Inorganic materials including, apart from doping materials or other impurities, only AIIIBV compounds including ternary or quaternary compounds, e.g. GaAlAs, InGaAs, InGaAsP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/184—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP
    • H01L31/1852—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP comprising a growth substrate not being an AIIIBV compound
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/544—Solar cells from Group III-V materials
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Electromagnetism (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Recrystallisation Techniques (AREA)
  • Led Devices (AREA)
  • Bipolar Transistors (AREA)

Abstract

반도체 소자는 증기상법을 사용하여 제공되고, 실온에서 2.8eV∼3.4eV의 밴드갭을 갖는 인화붕소(BP)로 구성되거나, 또는 인화붕소(BP)를 함유하고 식 BαAlβGaγIn1- α- β- γPδAsεN1- δ- ε( 0 <α= 1, 0 = β< 1, 0 = γ< 1, 0 < α+ β+ γ= 1, 0 < δ= 1, 0 = ε< 1, 0 < δ+ ε= 1)으로 표기되는 인화붕소계 혼합결정으로 이루어진 반도체층이 제공된다.

Description

반도체소자, 반도체층 및 그 제조방법{SEMICONDUCTOR DEVICE, SEMICONDUCTOR LAYER AND PRODUCTION METHOD THEREOF}
주기율표의 3족에 속하는 붕소(B) 및 5족에 속하는 원소를 포함하는 3-5족 화합물 반도체는 질화붕소(BN), 인화붕소(BP), 및 비소화붕소(BAs)를 포함한다. 예컨대, 6각형의 질화붕소는 실온에서 7.5전자전압(eV)의 밴드갭을 갖는 간접전이형 반도체이다(Iwao Teramoto, Handotai Debaisu Gairon(Outline Of Semiconductor Device), 1st Ed., page28, Baifukan(1995년 3월30일) 참조). 비소화붕소(BAs)는 실온에서 약 0.85 eV의 밴드갭을 갖는 간접 전이형의 3-5족 화합물이라고 알려져 있다(Handotai Debaisu Gairon(Outline Of Semiconductor Device) 참조).
한편, 인화붕소(BP)는 3-5족 화합물 반도체의 일종이고(Nature, 179, No. 4569, page 1075(1957)) 참조), 간접전이형 반도체의 밴드갭에 대하여 몇몇 값들이 보고되었다. 예컨대 B.Stone 등은 석영판에 증착된 다결정의 BP층에 대하여 광흡수 방법에 의해 결정된 약 6eV의 실온 밴드갭을 보고하였다(Phys. Rev. Lett., Vol.4, No.6, page 282∼284(1960) 참조). J.L.Peret에 의하면, BP의 밴드갭은 6.0eV로 결정된다(J.Am.Ceramic Soc,, 47(1), page 44∼46(1964) 참조). 또한, N. Sclar는 이온 반경값 및 공유 반경값에 기초하여 절대영도(= 0K)에서의 밴드갭은 6.20eV이라고 보고하였다(J.Appl.Phys., 33(10), page 2999∼3002(1962) 참조). 게다가, Manca는 4.2eV의 밴드갭을 보고하였다(J.Phys.Chem. Solid, 20, page 268∼273(1961) 참조).
한편, R.J.Archer 등은 인화니켈 용융액으로부터 성장된 단결정BP로부터 결정되는, 큐빅 BP에 대하여 2eV의 실온 밴드갭을 보고하였고(Phys.Rev. Lett., 12(19), page 330∼331(1965) 참조), 또한 결합에너지 값에 기초한 이론상의 계산으로부터 결정되는 2.1eV의 밴드갭을 보고하였다(J.appl.Phys.,36, page 330∼331 (1965) 참조). 즉, 인화붕소(BP)의 밴드갭이 크게 다르지만(J.Phys.Chem.Solids, 29, page 1025∼1032(1968) 참조), 종래로부터 약 2eV의 값이 BP의 밴드갭에 대하여 일반적으로 채용되어 왔다((1) RCA Review, 25, page 159∼167(1064); (2) Z.anorg.allg. chem., 349, page 151∼157(1967); (3) J.Appl.Phy., 36(1965); (4) Handotai Debaisu Gairon(Outline Of Semiconductor Device) page 28; 및 (5) Isamu Akasaki, 3-5 Zoku Kagobutsu Handotai(Group III-V CompoundSemiconductors), 1st Ed., page 150, Baifukan(1994년 5월 20일 참조).
인화붕소(BP) 및 BxAlYGa1-X-YN1-ZPZ의 조성식에 의해 표시되는 BP계 혼합 결정(여기에서 0 < X = 1, 0 = Y < 1, 0 < X + Y = 1, 0 < Z = 1)은, 반도체 발광소자를 구성하는 기능층으로서 사용된다. 종래의 기술에서, 예컨대 BP를 포함하는 단일층은 단파장의 가시가능한 발광 다이오드(LED) 또는 레이저 다이오드(LD)내 버퍼층을 구성하는데 사용된다(JP-A-2-275682 참조: 본 명세서에서 "JP-A"는 "일본 특허공개, 제1 공개 번호"를 나타낸다). 또한, BxAlYGa1-X-YN1-ZPZ혼합 결정 단일층을 갖는 BP 단결정층의 수퍼 격자구조에 의해 pn접합형 이질접합(heterojunction) 구조의 발광부가 형성되는 경우가 알려져 있다(JP-A-10-242514 참조). 또한, BxAlYGa1-X-YN1-ZPZ혼합 결정 단일층을 갖는 수퍼 격자구조에 의해 클래드(베리어)층을 형성하는 기술이 알려져 있다(JP-A-2-288371 참조). 실온에서 2eV의 밴드갭을 갖는 인화붕소(BP)는 발광층상에 베리어 효과를 작용할 수 없기 때문에, 상술한 종래의 경우, 예컨대 BP와 질화알루미늄(AlN) 등을 혼합 결정내에 형성하므로써 실온 밴드갭내에서 2.7eV까지 상승된 니트로겐 함유 혼합 결정층이 사용된다(JP-A-2-288371 참조).
또한, 헤테로 쌍극 트랜지스터(HBT)를 BP단일층을 사용하여 구성한 경우가 공지되어 있다(J.Electrochem.Soc.,125(4),page 633∼637(1978) 참조). 이 종래의 HBT에 있어서, 밴드갭이 2.0eV인 BP단일층이 사용되고, 이는 디보란(B2H6) /포스핀(PH3) 증기상 성장법(vapor phase growth method)에 의해 (100)평면을 갖는 실리콘(Si) 결정 기판상에서 성장된다(J.Electrochem.Soc.,125 참조). 게다가, 윈도우층으로서 2.0eV의 밴드갭을 갖는 BP단일층을 사용하여 태양전지를 구성하는 기술이 공지되어 있다(J.Electrochem.Soc.,125(1978) 참조).
상술한 바와 같이, 반도체 소자는 밴드갭이 대략 2eV인 인화붕소(BP)이나 이 밴드갭을 갖는 BP함유 혼합결정을 사용하여 종래로부터 구성되어 왔다. 실온 밴드갭이 1.1eV인 Si를 매트릭스 재료로서 사용하여 구성된 상기 태양전지에 있어서, 2.0eV의 밴드갭을 갖는 BP층이라도 이 밴드갭이 매트릭스 Si의 밴드갭보다 크기 때문에 윈도우층으로서 효과적으로 사용될 수 있음이 공지되었다(J. Electrochem.Soc.,125(1978) 참조). 한편, 기판으로서 Si를 사용하여 BP층을 형성하는 종래의 기술에 있어서, 밴드갭이 기판으로서의 Si단결정의 평면방향에 의존하여 좁혀진다는 것이 보고되었다(Ttau Nishinaga, Oyo BuTsuri(Applied Physics), Vol.45,No.9,page 891∼897(1976) 참조). 또한, (100)평면을 갖는 Si기판에 형성된 BP층과 비교하여, (111)평면을 갖는 Si기판상에 형성된 BP층이 대평면 결함밀도를 갖고, 따라서 비전도성으로 된다(Oyo Butsuri(Applied Physics),page 895∼896 참조).
게다가, 대량의 평면결함으로 인하여 격자상수가 크게 되어 밴드갭이 더욱 좁아지는 것이 보고되었다(Oyo Butsuri(Applied Physics),page 896 참조). 격자상수 및 밴드갭은 서로 관련되어 격자상수가 감소됨에 따라 밴드갭은 증가하는 것으로 종래로부터 알려져 있다.
예컨대, 실온에서 450nm의 발광파장을 갖는 이질접합형 블루 LED 또는 LD에 있어서, 실온 밴드갭이 2.8eV인 발광층이 사용된다. 이 발광층상에서 클래트 효과를 획득하기 위해, 대략 2.8eV 이상의 실온 밴드갭을 갖는 반도체 재료에 의 해 베리어층이 형성되어야만 한다. 따라서, 종래의 인화붕소(BP)계 발당소자의 이질접합 발광부를 구성함에 있어서, 약 2eV의 실온 밴드갭을 갖는 인화붕소(BP)로 클레드층을 구성할 수 없다라고 하는 문제점이 있었다. 이 문제를 해결하기 위해, 종래의 기술에서는 BxAlYGa1-X-YN1-ZPZ다중원소 혼합결정과 같은 BP함유 혼합결정을 상술한 바와 같이 형성하고, 높은 밴드갭을 갖는 베리어층이 이들로부터 구성된다(JP-A-2-288371 참조). 그러나, 혼합결정을 구성하는 원소의 수가 증가할수록 구성원소의 조성비율을 제어하는데 높은 레벨의 기술이 요구되어, 품질이 양호한 결정층을 획득하기 더욱 어렵다(Handotai Debaisu Gairon(Outline Of Semiconductor Device), page 24 참조).
따라서, 층형성의 관점에서, 종래의 기술은 베리어층으로서의 BP혼합결정을 용이하고 신속하게 만들 수 없다라고 하는 문제를 갖는다.
또한, 예컨대 종래의 npn형 HBT에 있어서, 2.0eV의 밴드갭을 갖는 BP층이 n형 에미터로서 사용된다(J.Electronchem. Soc.,125(1978) 참조). Si의 밴드갭은 약 1.1eV이고, 따라서 BP 에미터층과 Si 베이스층 사이의 이질접합구조내 밴드갭차는 0.9eV이다. 에미터층과 베이스층 사이의 밴드갭차에 있어서 종래의 기술의 밴드갭차 보다 큰 밴드갭차를 부여하는 BP층으로 에미터층이 구성된다면, 베이스층으로부터 에미터층으로의 베이스 전류의 누설을 보다 억제할 수 있고, 전류전송비율(=에미터전류/컬렉터전류) 특성이 향상될 수 있고(Isamu Akasaki (editor) III-V Zoku Kagobutsu Handotai(Group III-V Compound Semiconductors), page 239∼242 참조), 그 결과 특성이 우수한 HBT를 제조할 수 있다.
섬아연광 결정형, 보다 상세하게는 큐빅 섬아연광형인 인화붕소(BP) 단결정의 격자상수는 0.4538nm이다(Handotai Debaisu Gairon(Outline Of Semiconductor Device), page 28 참조). 한편, 0.4538nm의 격자상수를 갖는 3족 질화물 반도체로서, 질소(N) 조성비가 0.97인 큐빅 인화갈륨질화물 혼합결정(조성식: GaN0.97P0.03)와, 인듐(In)의 조성비가 0.10인 질화갈륨인듐(Ga0.90In0.10N) 등이 공지되어 있다. 따라서, BP층 및 이러한 3족 질화물 반도체가 사용되면, 높은 전자 이동성의 획득에 유리한 격자 조화 적층(lattice-matching stacked layer)의 2차전자 가스 필드 이펙트 트렌지스터(TEGFET: 2-dimensional electron gas field effect transistor)를 구성할 수 있다(K.Seeger, Semikondakuta no Butsurigaku, (Ge)(Physics of Semiconductors(Final Volume)), 1st printing, page 352∼353, Yoshioka Shoten(1991년 6월 25일) 참조). 예컨대, TEGFET는 2차 전자가스(TEG) 채널층으로서의 상술한 직접 전이형 3족 질화물 반도체와 스페이서층 또는 전자공급층으로서의 간접전이형 BP층을 사용하여 구성된다. BP층을 사용하는 3족 질화물 반도체 TEGFET에 있어서, 전자채널층과 함께 이질접합을 형성하는 스페이서층 또는 전자공급층은 종래의 기술에서 보다 넓은 밴드갭을 갖는 인화붕소(BP)로 이루어지고, 이질접합 경계면에서 전자채널층과의 베리어 차이가 크게될 수 있다. 이는 이질접합 경계면 근처의 전자채널층의 영역내에서 2차 전자를 수용하는데 유리하다. 그 결과, 높은 전자이동성을 실현하는 3족 질화물 반도체 TEGFET를 획득할 수 있다.
실온 밴드갭이 큰 BP층을 사용할 수 있다면, 다른 반도체층과의 전도밴드의 불연속성 또한 크게 할 수 있다. 큰 밴드 불연속성과 큰 베리어 차이를 갖는 이질접합 구조는 2차 전자를 효과적으로 수용할 수 있기 때문에 높은 전자 이동성을 획득하는데 효과적이다. 전자기 변환 소자인 홀소자(hall device)의 경우에 있어서, 전자 이동성이 높은 구조의 사용은 자력에 대해 높은 감도를 갖는 소자의 획득에 유리하다(Shoei Kataoka,Jiden Henkan Soshi(전자기 변환 소자),4th printing, page 56∼58, Nikkan Kogyo Shinbun(1971년 2월 1일) 참조). 따라서, 종래의 기술 보다 넓은 밴드갭을 갖는 BP층을 포함하는 이질접합 구조의 구현에서는 높은 프로덕트 감도를 나타낼 수 있는 고감도 홀소자의 구성도 원인으로 됨을 고려해야 한다(Jiden Henkan Soshi(전자기 변환 소자), page 56).
또한, 예컨대 Si단결정 기판을 사용하는 쇼트키 베리어 다이오드의 경우, 약 2eV를 초과한 실온 밴드갭을 갖는 BP층을 형성할 수 있다면, 이는 높은 브레이크다운 전압을 갖는 쇼트키 베리어 다이오드의 구성에 기여할 수 있다. 밴드갭이 크게되면, 반도체 재료의 특성에 있어서의 진성 캐리어 밀도를 더욱 억제 할 수 있고( III-V Zoku Kagobutsu Handotai(3족-5족 화합물 반도체), page 172∼174 참조), 따라서 이러한 BP층은 고온에서 동작가능한 내환경성 소자의 구성에 유리하다.
이들 종래의 경우에서와 같이, 지금까지는 밴드갭이 약 2eV인 BP층을 사용하여 반도체 소자를 구성하였다. 밴드갭이 더 넓은 BP층을 형성할 수 있으면, 반도체 소자 특성의 개량 및 향상을 기대할 수 있다. 지금까지 연구에 있어서, 상기한 바와 같이 밴드갭이 약 6eV인 BP층을 형성한 경우가 알려져 있다(Phys. Rev. Lett., 4(6)(1960)). 그러나, 이것은 다결정성 층이고, 반도체 소자의 활성층 또는 기능층을 구성하기에 반드시 적합한 것은 아니다. 이러한 밴드갭이 넓은 와이드갭 반도체에 있어서는, 불순물 도핑에 의해서 전도성을 조정하거나 캐리어 밀도를 조정하는 것이 곤란하였다. 반도체 소자에 있어서의 층을 구성하기에 적합한 BP층, 예컨대 TEGFET에 있어서의 스페이서층 또는 전자공급층 또는 HBT에 있어서의 에미터층은 약 3eV의 밴드갭을 갖는 BP 결정층이다.
지금까지의 화합물 반도체의 밴드갭에 대한 연구에 의하면, 구성원소의 평균 원자번호가 작을수록, 밴드갭이 넓어지는 경향이 있다고 알려져 있다(Kazuo Fueki 외, Applied Chemistry Series 3, Chemistry of Electronic Materials pp.26∼29, (1981. 7. 20) 참조). 평균원자번호는 화합물 반도체를 구성하는 원소의 원자의 산술평균치이다. 도 1은 실온에서의 밴드갭과 각종의 3-4족 화합물 반도체의 평균원자번호 사이의 관계를 나타낸다. 예컨대, 갈륨(원자번호=31)을 함유하는 비소화갈륨(GaAs)(평균원자번호=32)과 비소(As)(원자번호=33)의 실온에서의 밴드갭은 1.43eV(Outline of semiconductor Devices, p.28 참조). 한편, GaAs 보다 평균원자번호가 작은 인화갈륨(GaP)(평균원자번호=23)의 실온에서의 밴드갭이 2.26eV으로 크다(Outline of semiconductor Devices, p.28 참조). 이러한 관계는 2-4족 화합물반도체에 적용되고, 이것으로 구성원자의 평균원자번호가 작을수록, 밴드갭이 넓어지는 경향이 있다는 것을 알 수 있다(K. Seeger, Physics of Semiconductors(Vol. 1), 제1판, p.36(1991.6.10) 참조).
이러한 평균원자번호에 대한 실온에서의 밴드갭의 경향에 기초하여, 3-4족 화합물 반도체의 밴드갭은 상대적으로 큰 이온결합성을 갖는다고 추측할 수 있다. 이러한 경향이 구성원소들 사이의 전기음성의 차가 작고, 공유결합성이 이 큰 BP 결정에도 적용할 수 있다고 하면, BP 단결정층의 밴드갭은 약 3eV이라고 추측된다. 또한, Van Vechten에 의해 제시된 "Dielectric Method"((1) J.A. Van Vechte, Phys. Rev. Lett., 182(1969), 891; 및 (2) Isamu Akasaki(편집자), 3족 질화물 반도체, 제1판, pp.19∼21(199.12.8) 참조)에 따르면, BP 단결정의 밴드갭은 2.98eV로 계산된다. 이러한 밴드갭의 인론적 계산에서는, 탄소(다이아몬드)(C)와 실리콘(Si) 단결정의 격자상수는 각각 0.3567nm, 0.4531nm로 설정되어 있다. C(다이아몬드)와 Si의 최소 원자간거리는 각각 0.154nm, 0.234nm로 설정되어 있다(Handbook of Chemistry, Elementary, 제3판, p.1259, Maruzen(1970.8.20) 참조). 계산에 필요한 다른 값들에 대해서는 제시값이 사용되어 있다(3족 질화물 반도체, pp. 20∼21 참조).
현재, 그 단결정이 상기 반도체 소자의 구성에 유리한, 실온 밴드갭이 약 3eV인 인화붕소(BP) 및 그 BP 결정을 함유하는 인화붕소(BP)계 혼합결정은 아직 개시되어 있지 않다. 이것은 결정성이 우수한 BP 결정층의 형성방법은 명백히 알려져 있지 않기 때문이다. 보다 구체적으로는, 반도체 소자를 구성하기에 적합한 밴드갭을 갖는 BP계 혼합결정을 제공하는 층형성 방법이 명확하게 알려져 있지 않다. BP 결정층을 사용하여 반도체 소자의 특성을 향상시키기 위해서는 밴드갭이 약 3eV인 BP 결정층을 형성하는 방법을 확립하는 것이 필수이다. 그러나, 지금까지 실용되고 있는 증기상 성장법 등을 사용한 BP결정층의 층형성에도 불구하고, 약 3eV의 밴드갭을 제공하는 BP 결정층의 형성방법이 아직까지 개시되어 있지 않다.
본 발명은: 실온에서 2.8∼3.4 전자전압(eV)의 밴드갭을 갖는 인화붕소(BP)층이나, 인화붕소를 함유하고 있고 식 BαAlβGaγIn1- α- β- γPδAsεN1 - δ- ε(여기에서, 0 < α= 1, 0 = β< 1, 0 = γ< 1, 0 < α+ β+ γ= 1, 0 < δ= 1, 0 = ε< 1, 0 < δ+ ε= 1)으로 표시되는 인화붕소계(BP계) 혼합 결정층; BP층 또는 BP계 혼합결정층을 갖는 반도체 소자; 및 BP층 또는 BP계 혼합결정층의 제조방법에 관한 것이다.
도 1은 3-5족 화합물 반도체의 실온에서의 밴드갭 사이의 관계 및 반도체 구성 성분의 평균 원자번호를 나타내는 그래프도;
도 2는 본 발명에 따른 BP 반도체층의 흡수 계수의 광자에너지 의존도를 나타내는 그래프도;
도 3은 본 발명에 따른 BP 반도체층의 캐서드 발광(CL) 스펙트럼;
도 4는 본 발명에 따른 BP층을 사용하여 구성된 TEGFET의 개략적인 단면도;
도 5는 본 발명에 따른 BP 반도체층을 사용하여 구성된, 홀소자에 사용하는 적층 구조의 개략적인 단면도;
도 6은 본 발명의 제1 실시예에 따른 pn접합형 LED의 개략적인 단면도;
도 7은 본 발명의 제1 실시예에 따른 BP층의 굴절율 및 흡광계수 (extinction coefficient)의 파장 의존도를 나타내는 그래프;
도 8은 본 발명의 제1 실시예에 따른 BP층의 광자에너지와 유전체 상수의 허수부 사이의 관계를 나타내는 그래프;
도 9는 본 발명의 제2 실시예에 따른 pn접합형 다이오드의 개략적인 단면도;
도 10은 본 발명의 제2 실시예에 따른 pn접합형 다이오드의 전류-전압 특성을 나타내는 그래프;
도 11은 본 발명의 제3 실시예에 따른 npn접합형 HBT의 구조를 나타내는 개략적인 단면도; 및
도 12는 본 발명의 제3 실시예에 따른 광검출 소자의 개략적인 단면도이다.
본 발명은 이러한 환경의 관점에서 이루어졌고, 본 발명의 목적은 실온에서 2.8∼3.4eV의 밴드갭을 갖는 BP층이나, 식 BαAlβGaγIn1- α- β- γPδAsεN1- δ- ε( 0 <α= 1, 0 = β< 1, 0 = γ< 1, 0 < α+ β+ γ= 1, 0 < δ= 1, 0 = ε< 1, 0 < δ+ ε= 1)으로 표기되는, 인화붕소(BP) 함유하는 인화붕소(BP)계 혼합결정의 구성, 상술한 BP층이나 BP계 혼합결정층을 갖는 반도체 소자의 구성, 및 BP층이나 BP계 혼합결정층에 대한 제조방법의 구성을 설명하고, 따라서 개선 및 향상된 반도체 소자 특성을 갖는 반도체 소자, 그 반도체층 및 반도체층의 제조방법을 제공하는 것이다.
보다 상세하게 본 발명은 다음을 제공한다.
(1) 실온에서 2.8eV∼3.4eV의 밴드갭을 갖는 인화붕소(BP) 함유 반도체층을 갖는 것을 특징으로 하는 반도체 소자.
(2) (1)에서 설명한 반도체 소자로서, 인화붕소(BP) 함유 반도체층과, 이 BP 함유 반도체층과 다른 밴드 갭을 갖는 다른 반도체층과의 이질접합을 갖는 것을 특징으로 하는 반도체 소자.
(3) (2)에서 설명한 반도체 소자로서, 인화붕소(BP) 함유반도체층과 이 BP함유 반도체층과 이질접합을 형성하는 다른 반도체층이 격자조화되어 있는 것을 특징으로 하는 반도체 소자.
(4) (3)에서 설명한 반도체 소자로서, 인화붕소(BP) 함유 반도체층과 이질접합을 형성하는 반도체층이 GaN0.97P0.03인 것을 특징으로 하는 반도체 소자.
(5) (1)에서 (4) 중 어느 하나에 기재한 반도체 소자로서, 인하붕소(BP)를 함유하는 반도체층이 결정기판상에 적층되는 것을 특징으로 하는 반도체 소자.
또한 본 발명은 다음을 제공한다.
(6) 실온에서 2.8eV∼3.4eV의 밴드갭을 갖는 인화붕소(BP)를 함유하고, 식 BαAlβGaγIn1- α- β- γPδAsεN1- δ- ε( 0 <α= 1, 0 = β< 1, 0 = γ< 1, 0 < α+ β+ γ= 1, 0 < δ= 1, 0 = ε< 1, 0 < δ+ ε= 1)으로 표기되는 인화붕소(BP)계 혼합결정을 함유하는 반도체층을 포함하는 것을 특징으로 하는 반도체 소자.
(7) (6)에 기재한 반도체 소자로서, 인화붕소(BP) 혼합결정은 인화붕소알루미늄 홉합결정(BXGA1-XP:0<X<1), 인화붕소갈륨 혼합결정(BXGa1-XP:0<X<1), 인화붕소인듐 혼합결정(BXIn1-XP:0<X<1)인 것을 특징으로 하는 반도체 소자.
(8) (6) 또는 (7)에 기재한 반도체 소자로서, 인화붕소(BP)계 혼합결정 함유 반도체층과, 이 BP계 혼합결정 함유 반도체층과 다른 밴드 갭을 갖는 다른 반도체층과의 이질접합을 갖는 것을 특징으로 하는 반도체 소자.
(9) (8)에 기재한 반도체 소자로서, 인화붕소(BP)계 혼합결정 함유 반도체층과, 이 인화붕소(BP)계 혼합결정 함유 반도체층과 이질접합을 형성하는 다른 반도체층이 격자조화되어 있는 것을 특징으로 하는 반도체 소자.
(10) (6) 내지 (7) 중 어느 하나에 기재한 반도체 소자로서, 인화붕소(BP)계 혼합결정 함유 반도체층이 결정기판상에 적층되는 것을 특징으로 하는 반도체 소자.
또한 본 발명은 다음을 제공한다.
(11) (1) 내지 (10) 중 어느 하나에 기재한 반도체 소자로서, 반도체 소자가 pn접합구조를 갖는 것을 특징으로 하는 반도체 소자.
(12) (11)에 기재한 반도체 소자로서, 반도체 소자는 발광소자인 것을 특징으로 하는 반도체 소자.
(13) (1) 내지 (10) 중 어느 하나에 기재한 반도체 소자로서, 반도체 소자는 광검출 소자인 것을 특징으로 하는 반도체 소자.
(14) (1) 내지 (10) 중 어느 하나에 기재한 반도체 소자로서, 반도체 소자는 트랜지스터인 것을 특징으로 하는 반도체 소자.
(15) (14)에 기재한 반도체 소자로서, 반도체 소자는 필드 이펙트 트랜지스터(FET)인 것을 특징으로 하는 반도체 소자.
(16) (14)에 기재한 반도체 소자로서, 반도체 소자는 이질접합 양극 트랜지스터(HBT)인 것을 특징으로 하는 반도체 소자.
(17) (1) 내지 (10) 중 어느 하나에 기재한 반도체 소자로서, 반도체 소자는홀소자인 것을 특징으로 하는 반도체 소자.
또한 본 발명은 다음을 제공한다.
(18) 실온에서 2.8eV∼3.4eV의 밴드갭을 갖는 인화붕소(BP)를 함유하는 것을 특징으로 하는 반도체층.
(19) (18)에서 설명한 반도체층으로서, 인화붕소(BP)함유 반도체층이 결정기판상에 적층되는 것을 특징으로 하는 반도체층
(20) 실온에서 2.8eV∼3.4eV의 밴드갭을 갖는 인화붕소(BP)를 함유하고, 식 BαAlβGaγIn1- α- β- γPδAsεN1- δ- ε( 0 <α= 1, 0 = β< 1, 0 = γ< 1, 0 < α+ β+ γ= 1, 0 < δ= 1, 0 = ε< 1, 0 < δ+ ε= 1)으로 표기되는 인화붕소(BP)계 혼합결정을 함유하는 반도체층.
(21) (20)에 기재한 반도체층으로서, 인화붕소(BP) 혼합결정은 인화붕소알루니늄 혼합결정(BXGA1-XP:0<X<1), 인화붕소갈륨 혼합결정(BXGa1-XP:0<X<1), 인화붕소인듐 혼합결정(BXIn1-XP:0<X<1)인 것을 특징으로 하는 반도체층.
(22) (20) 또는 (21)에 기재한 반도체층으로서, 인화붕소(BP)계 혼합결정 함유 반도체층이 결정기판상에 적층되는 것을 특징으로 하는 반도체층.
또한 본 발명은 다음을 제공한다.
(23) (18) 또는 (19)에 기재한 반도체층의 성장방법으로서, 750℃를 초과하고 1200℃ 이하의 온도에서 금속-유기 화학 증착법(MOCVD 법)에 의해, 15∼60의, 붕소(B)를 포함하는 3족 원소원의 총 공급량에 대한 인(P)을 포함하는 5족 원소원의 총급량의 비율과, 2nm/min∼30nm/min의 반도체층 성장속도로 반도체층을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체층의 성장방법.
(24) (23)에 기재한 반도체층의 성장방법으로서, 인화붕소 또는 대부분이 비결정으로 되어 있는 인화붕소계 혼합결정으로 구성된 버퍼층을 250℃∼750℃의 온도에서 결정기판상에 형성하는 단계 및 버퍼층상에 반도체층을 성장시키는 단계를 포함하는 것을 특징으로 하는 반도체층의 성장방법.
본 발명은 또한 다음을 제공한다.
(25) 결정기판 및 (18) 또는 (20)에 기재한 반도체층을 포함하는 반도체 소자로서 반도체층이 결정기판상에 적층되는 것을 특징으로 하는 반도체 소자.
(26) 기판, (18) 또는 (20)에 기재한 제1반도체층, 및 제1반도체층의 밴드갭과 다른 밴드갭을 갖는 제2반도체층을 포함하고, 제1반도체층 및 제2반도체층이 이질접합을 형성하는 것을 특징으로 하는 반도체 소자.
(27) (26)에 기재한 반도체 소자로서, 상기 제1반도체층과 제2반도체층이 격자조화되는 것을 특징으로 하는 반도체 소자.
(28) (25) 내지 (27) 중 어느 하나에 기재한 반도체 소자로서, 반도체 소자는 pn접합구조를 갖는 것을 특징으로 하는 반도체 소자.
본 발명은 또한 다음을 제공한다.
(29) (18) 내지 (22) 중 어느 하나에 기재한 반도체층의 성장 방법으로서, 증기상 성장방법에 의해 반도체층을 성장시키는 단계를 포함하는 반도체층의 성장 방법.
(30) (29)에 기재한 반도체층의 성장 방법으로서, 반도체층을 750℃를 초과하고 1200℃ 이하의 온도에서 성장하는 것을 특징으로 하는 반도체층의 성장 방법.
(31) (29) 또는 (30)에 기재한 반도체층의 성장 방법으로서, 증기상 성장법은 금속-유기 화학 증기증착법(MOCVD법)인 것을 특징으로 하는 반도체층의 성장 방법.
(32) (31)에 기재한 반도체층의 성장 방법으로서, 반도체층의 성장동안, 붕소(B)를 포함하는 3족 원소원의 총 공급량에 대한 인(P)을 포함하는 5족 원소원의 총급량의 비율은 15∼60이고, 반도체층 성장속도는 2nm/min∼30nm/min 인 것을 특징으로 하는 반도체층의 방법.
본 발명은 또한 다음을 제공한다.
(33) 인화붕소(BP) 또는 대부분이 비결정으로 되어 있는 인화붕소(BP)계 혼합결정으로 구성된 버퍼층을 250℃∼750℃의 온도에서 MOCVD법에 의해 결정기판상에 형성하는 단계 및 버퍼층상에 반도체층을 성장시키는 단계, 및 실온에서 2.8eV∼3.4eV의 밴드갭을 갖는 인화붕소(BP)로 이루어진 반도체층을 버퍼층상에 성장시키는 단계를 포함하는 것을 특징으로 하는 반도체층의 성장 방법.
(34) 인화붕소(BP) 또는 대부분이 비결정으로 되어 있는 인화붕소(BP)계 혼합결정으로 구성된 버퍼층을 250℃∼750℃의 온도에서 MOCVD법에 의해 결정기판상에 형성하는 단계 및 버퍼층상에 반도체층을 성장시키는 단계, 및 실온에서 2.8eV∼3.4eV의 밴드갭을 갖는 인화붕소(BP)를 함유하고, 식 BαAlβGaγIn1- α- β-γPδAsεN1- δ- ε( 0 <α= 1, 0 = β< 1, 0 = γ< 1, 0 < α+ β+ γ= 1, 0 < δ= 1, 0 = ε< 1, 0 < δ+ ε= 1)으로 표기되는인화붕소(BP)계 혼합결정으로 이루어진 반도체층을 버퍼층상에 성장시키는 단계를 포함하는 것을 특징으로 하는 반도체층의 성장 방법.
(35) (34)에 기재한 반도체층의 성장방법으로서, 인화붕소(BP) 혼합결정은 인화붕소알루니늄 혼합결정(BXGA1-XP:0<X<1), 인화붕소갈륨 혼합결정(BXGa1-XP:0<X<1), 인화붕소인듐 혼합결정(BXIn1-XP:0<X<1)인 것을 특징으로 하는 반도체츠의 성장방법.
(36) (33) 내지 (35) 중 어느 하나에 기재한 반도체층의 성장방법으로서, 반도체층은 750℃를 초과하고 1200℃ 이하의 온도에서 성장되는 것을 특징으로 하는 반도체층의 성장 방법.
(37) (33) 내지 (36) 중 어느 하나에 기재한 반도체층의 성장 방법으로서, 반도체층은 MOCVD법에 의해 성장되는 것을 특징으로 하는 반도체층의 성장 방법.
본 발명에 따른 인화붕소(BP) 또는 인화붕소(BP)계 혼합결정으로 이루어진 반도체층을 갖는 반도체 소자는, 예컨대 실리콘(Si), 인화갈륨(GaP) 또는 비소화갈륨(GaAs) 등의 반도체 단결정을 기판으로서 사용하여 구성된다. 예컨대, LED, LD, 또는 광검출 소자내에 기판으로서 전기전도성을 갖는 이러한 반도체 단결정을 사용하면 전극을 간단하게 배치할 수 있다는 점에서 유리하고, 따라서 발광소자 또는광검출소자를 용이하게 구성할 수 있다. 3-5족 화합물 반도체에 비교하여 용융점이 높은 실리콘(Si단결정)은 대략 1000℃의 에피택셜 성장 온도에서도 내열성을 가지며, 따라서 기판결정으로서 적합하게 사용될 수 있다. 각종 소자를 집적하는 경우에 있어서도 실리콘은 기판으로서 적합하게 사용될 수 있다. 사파이어(α- Al2O3)와 같은 산화물 단결정은 그 전기적 절연성에 의해 소자 동작 전류의 누설을 방지하는 등의 효과가 있고, 따라서 드레인 전류의 누설량이 억제되어야 하는 필드이펙트 트랜지스터(FET) 등에 적합하게 사용될 수 있다. 다이아몬드(C) 및 탄화실리콘(SiC)은 비교적 높은 열전도성을 가지며, 따라서 소자가 냉각될 필요가 있는 파워용 FET에 대한 기판으로서 특히 적합하다.
기판의 평면방향은 {100}, {110} 또는 {111}등과 같은 낮은 밀러율 평면에 의해 바람직하게 표시된다. 그 표면이 이 하부의 밀러율 평면으로부터 몇도 기울어진 평면인 Si단결정이 기판으로서 사용될 수 있다. Si, GaP 및 GaAs 등의 섬아연광 결정의 {111}평면 상에는, 결정을 구성하는 원자들이 {100}결정평면에 비교하여 밀집하여 존재하고 있고, 이는 에피텍셜 성장층을 구성하는 원자가 기판의 내측으로 확산하거나 침투하는 것을 방지하는 효과가 있다. 또한, {311} 또는 {511}과 같이 높은 밀러율 평면을 갖는 단결정도 성장층을 구성하는 원자가 채널링과 같이 단결정기판의 내측으로 침투하는 것을 방지하는 효과가 있다(R.G. Wilson G.R.Brewer, Ion Beam with Application to Ion Implantation,(John Wiley & Sons,Inc.,page 263∼265(1973) 참조); 그러나, 상부 에피텍셜 성장층의 성장방향은 기판면상의 평면방향의 반사에 의해 더 높은 인덱스를 갖고, 이는 각 소자로의 절삭이 완료된 몇몇의 경우에 있어서 문제를 발생한다.
본 발명에 따른 인화붕소(BP)로 이루어진 반도체층을 갖는 반도체 소자는 특정 범위내의 밴드갭을 갖는 인화붕소(BP) 반도체층을 갖는 것으로 특징된다. 본 발명에 따른 인화붕소계(BP) 혼합결정으로 이루어진 반도체층을 갖는 반도체 소자는 특정 밴드갭을 갖는 BP함유 인화붕소계(BP) 혼합결정층을 갖는 것으로 특징된다. BP계 혼합결정층은 구성원소로서 붕소(B)와 인(P)을 함유하는 3-5족 화함물 반도체 혼합결정이다. 그 예로는, 식: BαAlβGaγIn1 - α- β- γPδAsεN1 - δ- ε( 0 < α= 1, 0 = β< 1, 0 = γ< 1, 0 < α+ β+ γ= 1, 0 < δ= 1, 0 = ε< 1, 0 < δ+ ε= 1)에 의해 표시되는 혼합결정을 포함한다. 그 특정예로는 인화붕소알루미늄(BxAl1-xP:0=X= 1) 혼합결정, 인화붕소갈륨(BxGa1-xP: 0=X=1)혼합결정, 및 인화붕소인듐(BXIn1-XP: 0=X=1) 혼합결정을 포함한다. 그 다른예로는 인화붕소질화물(BPYN1-Y: 0<Y=1), 인화붕소비소화물(BPYAsY-1: 0<Y=1), 및 인화붕소갈륨비소화물(BXGa1-XPYAs1-Y: 0<X=1, 0<Y=1)를 포함한다.
인화붕소(BP) 또는 인화붕소계(BP) 혼합결정의 기계적 또는 전기적인 설명은 소자에 따라 적당하게 설정된다. n형 전자채널층을 갖는 n채널형 TEGFET의 전자공급층의 경우에 있어서, 예컨대 층두께가 대략 10nm ∼ 50nm이고 대략 1 ×1018cm-3∼ 5 ×1018cm-3의 캐리어 접속을 갖는 n형 BP층이 사용된다. 발광다이오드(LED)에있어서, 방출된 빛을 효율적으로 외부로 통과시키는 윈도우층은 클래드층과 같은 기저층(underlying layer)의 전도형태에 대응하여 n형 또는 p형이고, 예컨대 대략 1 ×1018cm-3를 초과하는 우수한 전도성을 갖는 BP층이나 BP계 혼합결정층으로 구성된다. 레이저 다이오드(LD)에 있어서, 전류차단층은 상부 클래드층과 같은 기저층의 전도형태와는 반대인 전도형태를 갖는 전기전도층으로 구성되거나, 저항성이 높은 BP나 BP계 혼합결정층으로 구성된다. 인화붕소(BP) 이진(binary) 반도체는 간접 반도체이다(Handotai Debaisu Gairon(Outline Of Semiconductor Device), page 28참조). 한편, BP는 필립스에 따라 0.006의 작은 이온결합성을 갖는다(Handotai Ketsugoron(반도체 결합이론), page 49∼51 참조). 따라서, 도펀트의 전기활성율은 높고, 캐리어 농도가 높고 저항성이 낮은 BP결정층을 용이하게 획득할 수 있다. 본 발명에 있어서, 이 저항성이 낮은 BP층이, 예컨대 LED내 전류확산층이나 LD 또는 FET내 저항접촉층으로서 바람직하게 사용되어 BP계 반도체 소자를 제조한다. 전기 전도 버퍼층을 필요로 하는 BP계 반도체 소자에 있어서, BP층은 전기전도 버퍼층을 구성하는데 적합하게 사용될 수 있다. 본 발명에 따른 BP결정층 및 BP계 혼합결정층은, 금속유기 화학기상증착(MOCVD)법(Inst.Phys.Conf.Ser.,No.129,IOP Publishing Ltd., page 157∼162(1993) 참조), 분자빔 에피텍시(MBE)법(J.Solid State Chem., 133, page 269∼272(1997) 참조), 할로겐법, 및 수소법과 같은 일반적으로 공지된 증기상 성장법에 의해 성장된다. 금속유기 기상증착법은 붕소(B)원으로서 붕소의 유기 화합물을 사용하는 단일 증기상 성장법이다. MOCVD법에 있어서, 예컨대 인화붕소갈륨(BxGa1-xP: 0=X=1) 혼합결정은 트리에틸보란((C2H5)3B), 트리메틸갈륨 ((CH3)3Ga), 트리에틸갈륨((C2H5)3Ga), 또는 포스핀(PH3) 및 트리알킬포스피드 등의 유기 인화합물로 이루어진 시작물질계를 사용하여 성장한다. 할로겐법에 의한 인화붕소(BP) 결정층의 증기상 성장에 있어서, 예컨대 삼염화붕소(BCl3)등의 할로겐화붕소는 붕소(B)원으로서 사용될 수 있고, 삼염화인(PCl3) 등의 할로겐화인은 인(P)원으로서 사용될 수 있다(Nippon Kessho Seicho Gakkaishi(Journal of the Japanese Association for Crystal Growth Society), Vol.24, No.2, page 150 (1997) 참조). 또한, 붕소원으로서 3염화붕소(BCl3)를 사용하는 할로겐법이 알려져 있다(J.Appl.Phys., 42(1),page 420∼424(1971) 참조). 수소법에 있어서, BP결정층은, 예컨대 붕소(B)원으로서 보란(BH3) 또는 디보란(B2H6)등의 수소화보란 및 인원으로서 포스핀(PH3)등의 수소화보란을 사용하여 성장 될 수 있다((1) J.Crystal Growth, 24/25, page 193∼196 (1974) 및 (2) J.Crystal Growth, 132, page 611∼613 (1993) 참조).
증기상 성장법은, 니켈(Ni)-인(P) 용융액 또는 구리(Cu)-안(P) 용융액으로부터 인화붕소(BP)를 성장하는 종래의 소위 액상 성장법에 비교하여 BP계 혼합결정층의 혼합결정의 층두께 및 조성비율을 용이하게 제어할 수 있다는 점에서 유리하다(J. Electrochem, Soc., 120(6), page 802∼806(1973) 참조). 증기상 성장법은 다른 반도체층과 BP층 또는 BP계 혼합결정층과의 이질접합을 용이하게 형성할수 있다는 점에서 유리하다. 특히, 성장반응노로 공급된 가스시작물질의 종류를 변화시키면서 침지가능한 파이프 계를 구비한 MOCVD 수단이 사용될 때, 결정층의 조성이 갑자기 변화될 수 있다. 이질접합 경계면에서 조성물이 갑작이 변화되는 소위 계단식 이질접합 경계면 구조는 저차원의 전자를 수용하는데 효과적이다. 따라서, MOCVD법에 의해 형성된, BP층이나 BP계 혼합결정층과의 계단식 이질접합 경계면 구조는 TEGFET 등과 같이 전자 이동성이 우수한 BP계 반도체 장치를 산출하는 효과가 있다. 단결정 BP층을 획득하기 위해, 증기상 성장수단과는 거의 독립적으로 750℃를 초과하는 고온을 필요한 것이 일반적이다. 트리에틸보란((C2H5)3B)/포스핀(PH3)/수소(H2)의 반응 시스템을 사용하는 대기압(거의 대기압) 또는 감압된 MOCVD 수단에 의해 단결정 BP층을 획득하기 위해서는 750℃를 초과하고 1,200℃ 이하의 온도가 적합하다(U.S.Patent No.6,069,021 참조). 즉, 기판재료는 충분히 내열성이 높은 결정으로부터 이러한 고온에서 변성되지 않아야만 한다. 이런 고온범위에서 내열성을 갖는 기판재료의 예는 인화붕소(BP) 단결정( (1) Z.anorg. allg. chem., 349 (1967); (2) Kristall und Technik, 2(4), page 523∼534(1967); (3) Kristall und Technik, 4(4), page 487∼493(1969); 및 (4) J.Electrochem.Soc., 120(1973)참조), 사파이어(α- Al2O3), 탄소화 실리콘(SiC)(J.Appl.Phys.,42(1) (1971) 참조), 및 실리콘(실리콘 단결정)을 포함한다. 1200℃를 초과하는 고온에서는, 분자식 B6P 또는 B13P2로 표기되는 다면체 인화붕소가 용이하게 형성되고(J.Am.Ceram.Soc., 47(1), page 44∼46 (1964) 참조), 이는 모노인화 붕소를 함유하는 단결정층을 획득하는데 불리하다. 단결정 BP층 또는 BP계 혼합결정층으로부터, 예컨대 TEGFET의 전자공급층 또는 LED나 LD의 클래드층이 형성될 수 있다. 성장 BP층이나 그 혼합결정층의 결정형태(구조)는 X-레이 회절 분석(XRD) 또는 전자빔 회절에 따른 회절패턴으로부터 결정될 수 있다. 단결정의 경우에 있어서, 회절점과 같은 점이 획득된다(J. Crystal Growth, 70(1984), page 507∼514 참조).
동일한 반응 시스템을 사용하는 MOCVD 수단에 의해 비결정 또는 다결정 BP 결정층을 획득하기 위해서는 250℃∼750℃의 비교적 저온의 온도가 적합하다(U.S. Patent 6,069,021 참조). 인계 반도체 소자에 사용하기 위해 기판상에, 기판을 구성하는 결정에 격자조화되지 않는 성장층을 포함하는 격자적층 구조를 형성할 때에, 대부분이 비결정으로된 BP층 또는 BP계 혼합결정층은 격자 부조화을 완하하는 효과를 가져와 결정성이 우수한 성장층을 제공한다. 또한, 대부분이 비결정으로 된 BP층 또는 BP계 혼합결정층은 기판재료와 성장층 사이의 열팽창계수의 차이로 인하여 주로 발생하는 기판면으로부터 성장층이 제거되는 것을 방지하기 위해 효과적으로 작용한다. 따라서, 대부분이 비결정으로 되어 있는 BP층이 예컨대 인계 반도체 소자를 구성하는 버퍼층으로서 사용될 수 있다. 고온에서 성장된 인화붕소(B) 단결정층을 저온에서 성장된 비결정 인화붕소층 상에 적층함으로써 얻어진 적층구조로부터 버퍼층이 형성될 수 있다.(U.S. Patent No.6,029,021 참조). BP에 조화하지 않는 기판 격자를 사용하는 경우에 있어서도, 비결정 BP층이 개재된다면, 결정성이 우수한 BP단결정층을 용이하게 획득할 수 있다. 예컨대, 인화붕소계 반도체 발광소자에 있어서, 적층구조를 포함하는 반도체층은 고밀도의 발광을 제공하는 발광부를형성할 수 있다는 점에서 유리하다. 또한, 예컨대, 인화붕소계 HBT에 있어서, 적층구조의 버퍼층은 격자 부조화에 기인하는 잘못 맞춰진 디스로케이션등의 결정결함이 적은 우수한 품질의 콜렉터층 또는 서브콜렉터층을 그 위에 형성할 수 있다는 점에서 유리하다.
또한, 단결정 기판에 격자조화된 성장층은 BP계 혼합층으로 구성될 수 있다. 예컨대, 0.02의 붕소 조성비(인화붕소 혼합결정비율=2%)를 가지는 인화붕소갈륨 혼합결정(B0.02Ga0.98P)(JP-A-11-266006 참조)은 0.54309nm의 격자상수를 갖는 BP계 혼합결정층이다. 따라서, Si단결정에 격자 조화된 성장층(격자상수=0.54309nm)은 B0.02Ga0.98P(JP-A-11-266006 참조)로 구성될 수 있다. 또한, Si단결정 기판에 조화되는 성장층 격자는 33%의 BP혼합 결정비를 가지는 인화붕소갈륨(B0.33IN0.67P)으로 구성될 수 있다. 기판에 조화되는 BP계 혼합결정 성장층 격자는 양호한 품질의 버퍼층을 형성할 수 있다. 또한, 프로덕트 감도가 높은 홀소자의 획득에 적합한 높은 전자 이동성을 나타내는 자기감지층을 구성할 수 있다. 게다가, 기판에 조화되는 BP계 혼합결정 성장층 격자는 예컨대 감광소자의 빛전달층에 적합하게 사용될 수 있다.
본 발명의 인화붕소(BP)로 이루어진 반도체층을 갖는 반도체 소자는 실온에서 2.8eV ∼ 3.4eV의 밴드갭을 갖는 인화붕소(BP) 반도체층을 사용하여 구성된다. 본 발명의 인화붕소계(BP) 혼합결정으로 이루어진 반도체 소자는 실온에서 2.8eV ∼ 3.4eV의 밴드갭을 갖는 BP를 함유한 BP계 혼합결정 반도체층을 사용하여 구성된다. 실온은 대략 20℃이다. 보다 상세하게, BP계 반도체 소자는 BP의 밴드갭으로서 지금까지 설정된 2eV를 초과하지만 종래로부터 보고된 바와 같은 4.2eV 내지 6.0eV 만큼 높지 않은 종래에서는 공지되지 않은 중간 밴드갭을 갖는 BP층이나 BP혼합결정층을 사용하여 구성된다. 실온에서 2.8eV∼3.4eV의 밴드갭을 갖는 인화붕소(BP)층은 상술한 그 성장조건에 의해 형성될 수 있고, 특히 성장비율 및 시작물질의 공급비율을 모두 상술한 범위들에 각각 세팅함으로써 형성될 수 있다. 인화붕소(BP)층 또는 BP계 혼합결정층의 성장속도는 2nm/min ∼ 30nm/min인 것이 바람직하다. 성작속도가 2nm/min 미만으로 설정되면, 인(P)구성성분이나 그 화합물이 성장층의 표면으로부터 탈착되거나 휘발되는 것을 충분히 방지할 수 없고, 층형성이 실패할 수도 있다. 성장속도가 30nm/min를 초과하여 높게 설정되면, 획득된 밴드갭 값이 불안정하여 바람직하지 않다. 또한, 성장속도가 이유 없이 높게 설정되면, 다결정층이 쉽게 성장하게 되고, 이는 단결정층의 획득에 불리하다.
성장속도에 더하여, 시작물질의 공급비율은 상술한 15∼60의 범위에 있는 것이 바람직하다. BP층의 형성시에 있어서, 시작물질의 공급비율은 공급된 붕소(B)원의 양에 대한 성장반응 시스템에 공급된 인(P)원의 양의 비율이다. BP계 혼합결정의 형성시에, 공급비율은 붕소(B)를 함유하는 3족원소원의 총 공급량에 대한 인(P)함유 5족 원소원의 총 공급량의 비율이다. 예컨대, 인화붕소인듐(BXIn1-XP:0=X=1) 혼합결정의 형성시에, 시작물질의 공급비율은 공급된 붕소(B)원과 인듐(In)원의 총량에 대한 성장반응 시스템에 공급된 인(P)원의 총량의 비율이고, 이는 소위 5족/3족비율이다. 5족/3족 비율은 15 미만으로 설정되면 성장층 표면이 무질서하여 바람직하지 않고, 5족/3족 비율이 60을 초과하여 대단히 크게 설정되면, 인(P)내의 성장층 리치가 화학량적으로 즉시 형성된다. 과잉의 인(P)은 결정격자내 붕소에 의해 차지되는 위치로 들어가 도너(donor)로서 작용하는 것이 밝혀졌다(Katsufusa Shono, Cho LSI Jidai no Handotai Gijutsu 100 Shu[5] (Semiconductor Techniques in the VLSI Generation 100 Series[5]) Ohmusha(May 1, 1974), appendix of "Electronics"(May,1974), Vol.29, No.5,page 121 참조). BP 또는 BP계 혼합결정이 원래 속하여 있는 섬아연광형 결정은 p형 반도체층이 쉽게 얻어지는 열화된(degenerated) 밸런스 밴드구조를 갖는다(Toshiaki Ikoma and Hideaki Ikoma, Kagobutsu Handotai no Kiso Bussei Nyumon(Basic Physical Properties of Compound Semiconductor, Elementary), 1st Ed., page 14∼17, Baifukan(September 10, 1991) 참조). 그러나, 화학량론적 조성물이 인(P) 리치측으로 운반되면, 저항성이 낮은 p형 결정층의 형성이 불리하게 방해된다.
종래 증기상 성장법에서의 BP층의 형성조건을 되살펴보면, 대략 120Å/min 내지 700Å/min의 성작속도가 디보란(B2H6)/포스핀(PH3)/수소(H2) 계를 사용하는 수소법에 대하여 보고되었다. 한편, 이 수소화물 성장법에 있어서, 5족/3족 비율(PH3/B2H6)은 BP층의 성장이 일어나기 위해 대략 50 이상으로 설정되어야만 하는 것으로 기술되어 있다(Jpn. J.Appl.Phys., 13(1974) 참조). 특히 단결정 BP층을 획득하는 경우에 있어서, 5족/3족 비율은 250까지 증가되어야만 한다고기술되었다(Jpn. J.Appl.Phys., 13(1974) 참조). 시작물질로서 디보란 및 포스핀을 사용하여 BP층을 형성하는 다른 예에서는, 성장속도는 최저 40nm/min으로 설정된다(Katsufusa Shono, Handotai Gijutsu(Jo)(Semiconductor Technology(First Volume), 9th printing, page 74∼77, Tokyo University Shuppan Kai(June 25,1992 참조). 또한, 반도체의 특성을 나타내는 BP층을 획득하기 위해 5족/3족 비율은 100배로 설정되어야만 하는 것이 기술되어 있다(Handotai Gijutsu(Jo)(Semiconductor Technology(First Volume), page 74∼77, 참조). 따라서, 디보란(B2H6)/포스핀(PH3)/수소(H2) 계를 사용하는 종래의 수소법에 있어서, 본 발명에서 참조한 낮은 성장속도를 채용할 수 있다. 그러나, 5족/3족 비율은 본 발명에 상술한 범위를 만족시키도록 동시에 설정될 수는 없다.
시작물질로서 염화물을 사용하는 할로겐법에 있어서, 5족/3족 비율이 본 발명의 범위를 만족시키더라도, 성장되어지는 BP층 또는 Si기판이 증기상 성장동안에 시작물질 할로겐화물의 분해에 따라 생성된 할로겐에 의해 자체적으로 에칭되는 문제가 있고, 평평한 표면을 갖는 BP층을 어렵게 얻을 수 있다. BP층 및 BP계 혼합결정층을 본 발명에서 상술한 성장속도와 5족/3족 비율을 둘다 만족시키는 조건하에서 성장시키기 위해서는 MOCVD법이 적합하다. 특히, 붕소(B)원으로서 트리알킬보란 화합물을 사용하는 MOCVD법을 적합하게 사용할 수 있다(Inst.Phys.Conf.Ser., No.129). 특히, 트리알킬보란 화합물로부터 트리에틸보란((C2H5)3B)을 사용하는 MOCVD법에 의하면, 저온에서의 비결정 BP층 또는 BP계 혼합결정층의 형성 또는 고온에서의 단결정층의 형성이 쉽고 간단하게 수행될 수 있다. 트리메틸보란((C2H3)3B)은 보란 또는 디보란과 유사한 정상온도에서는 가스이고, 저온에서의 BP층 또는 BP계 혼합결정층의 형성에 대한 적합성이 트리에틸보란 만큼 높지 않다. 저온에서의 BP층 또는 BP결정층의 형성에 있어서, 낮은 끓는점을 갖고 보통의 온도에서 액체인 유기 붕소 화합물이 붕소(B)원으로서 적합하게 사용된다.
예컨대, 트리에틸보란/포스핀/수소의 MOCVD 반응 시스템을 사용하여 인화붕소(BP) 단결정층을 형성하는 동안, 성장온도는 바람직하게는 850∼1,150℃이고, 더 바람직하게는 900∼1,000℃, 더욱 더 바람직하게는 950∼1,050℃이다. 예컨대, 950℃에서의 5족/3족 비율이 30으로 설정되면, 밴드갭이 대략 2.9eV인 인화붕소(BP) 단결정층을 안정적으로 얻을 수 있다. 밴드갭(=Eg)은, 예컨대 통상의 포토-발광(PL)법, 캐서드 발광(CL)법에 의해 결정되거나, 흡수계수와 광자에너지 사이의 관계로부터 결정될 수 있다(Seeger,Semikondakuta no Butsurigaku (Ge)(Physics of Semicondutors(Final Volume)), page 390∼400 참조). 도 2는, 상술한 조건하에서 (111)평면을 갖는 p형 Si단결정 기판의 표면상에 붕소(B)를 첨가함으로써 형성된 언도프 BP층의 흡수계수의 광자 에너지 의존도를 나타낸다. 흡수계수(α:cm-1)와 광자에너지(hv:eV)간의 관계로부터 결정된 실온에서의 밴드갭은 대략 3.1eV이다. 또한, BP결정의 경우에 있어서, 온도(온도계수)에 대한 밴드갭의 변화속도는 유니트 절대온도당 -4.5 ×10-4eV로 알려져 있다(Z. anorg. allg. chem., 349(1967) 참조). 이 온도계수에서 마이너스 부호는 온도 감소를 나타낸다. 따라서, 예컨대 액상 니트로겐 온도(=77K)에서의 BP층의 밴드갭은 대략 3.2eV이다. 성장속도 및 5족/3족 비율을 본 발명에서 설명한 각각의 범위내에 설정함으로써 본 발명의 BP층을 획득할 수 있다.
도 3은 상술한 바와 같이 동일한 MOCVD 반응 시스템을 사용하여, 온도 950℃, 성장속도 10nm/min, 및 5족/3족 비율을 60으로 설정함으로써 성장된 마그네슘(Mg) 도프 p형 인화붕소(BP)층의 CL 스펙트럼을 나타낸다. 스펙트럼은 30K의 온도에서 측정되었다. 인화붕소(BP)는 간접 반도체이기 때문에, CL스펙트럼은 77K 이하의 온도에서 적합하게 획득된다. 시료로서 p형 BP층의 캐리어 농도는 대략 8 ×1018cm-3이다. 층두께는 대략 2.2㎛이다. 통상의 피크분리법을 사용한 분석에 의하면, 도 3에 나타낸 CL스펙트럼의 성분은 피크파장이 대략 378.5nm인 스펙트럼(도 3에서 "SP1"으로 표시함)과, 피크파장이 대략 569.6nm인 스펙트럼("SP2"로 표시함)이다. "SP2"는 "짙은(deep)" 불순물 레벨로 인한 스펙트럼으로 보여진다. "SP2"로 나타낸 스펙트럼은 시간이 지나 발광강도가 감소하는 특성이 있다. 한편, "SP1"은 밴드에지흡수(band edge absorption)라고 가정되는 스펙트럼이고, 그 피크파장(378.5nm)으로부터 대략 3.2eV의 밴드갭이 산출된다.
일례로서 트리에틸보란((C2H5)3B)/포스핀(PH3)/수소(H2) 시스템을 사용하는 MOCVD방법에 의해 성장된 언도프 BP층의 경우에 대해 이야기하면, 비결정층은 일반적으로 큰 밴드갭을 갖는다. 특히, 기저층과 부조화하는 격자로 인하여 그 내부에 왜곡이 있는 BP 비결정층의 실온 밴드갭이 대략 3.0 내지 3.4eV 만큼 커지게 된다.성장속도를 증가시켜 성장된 BP 다결정층의 밴드갭은 일반적으로 작아지는 경향이 있다. 특히, 층두께가 대략 2 내지 3㎛를 초과하는 두꺼운 층의 밴드갭은, 예컨대 실온에서 대략 2.8 내지 3.0eV로 종종 감소한다. 성장속도 및 5족/3족 비율이 각각 상술한 바람직한 범위내에 있는 조건하에서 성장된 단결정 BP층은 비결정층 및 다결정층 사이의 중간 밴드갭을 갖을 수 있다.
본 발명에서 설명한 밴드갭을 갖는 인화붕소(BP)를 사용하면, 식 BαAlβGaγIn1- α- β- γPδAsεN1 - δ- ε(여기에서, 0 < α= 1, 0 = β< 1, 0 = γ< 1, 0 < α+ β+ γ= 1, 0 < δ= 1, 0 = ε< 1, 0 < δ+ ε= 1)으로 표시되는 종래에 알려지지 않은 밴드갭을 가지는 BP계 혼합결정을 형성할 수 있다. 예컨대, 본 발명에 따른 2.8eV∼3.4eV의 밴드갭을 갖는 인화붕소(BP) 를 사용하면, 실온에서 대략 1.5eV∼3.4eV의 밴드갭을 갖는 비소화붕소인 혼합결정(BPδAsε:0 < δ< 1, 0 < ε< 1, δ+ ε= 1)을 얻을 수 있다. 밴드갭이 대략 2.0eV인 종래 BP결정을 사용하면, 비소화붕소(BAs)의 밴드갭으로서 대략 1.5eV를 넘어 인화붕소(BP)의 밴드갭으로서 대략 2.0eV 까지의 좁은범위내 밴드갭을 갖는 BPδAsε혼합결정(0< δ<1, 0< ε<1, δ+ ε= 1)만이 형성될 수 있다(III-V Zoku Kagaobstu Handotai(Group III-V Compound Semiconductor), supra, page 150 참조).
또한, 예컨대 본 발명에 따라 2.8eV∼3.4eV의 밴드갭을 갖는 인화붕소(BP)가 사용되면, 실온에서 2.3eV∼3.4eV의 밴드갭을 갖는 인화붕소갈륨 혼합결정(BXGa1-XP: 0 < X < 1)을 형성할 수 있다. 실온에서 인화갈륨(GaP)의 밴드갭은 2.3eV이고(Handotai Debaisu Gairon(Outline of semiconductor Device), page 28 참조), 따라서 BP의 혼합결정비율이 BP를 갖는 혼합결정의 형성에 의해 증가될 때, 즉, 붕소 조성비율(=X)이 증가할 때, 밴드갭이 2.3eV 이상인 BXGa1-XP( 0< X< 1) 혼합결정이 형성될 수 있다. 게다가, BXGa1-XP(0 < X < 1) 혼합결정은 밴드갭이 대략 2.0eV인 종래의 BP를 사용하여 형성되고, 밴드갭이 대략 2.0eV내지 2.3eV의 좁은 범위내에 있는 BXGa1-XP(0 < X < 1)혼합결정만이 형성될 수 있다. 구성성분으로서 비소(As)를 함유하지 않는 BXGa1-XP(0 < X < 1)혼합결정등의 BP계 혼합결정으로부터, 환경오염의 유발을 방지하는 인화붕소 반도체 소자를 유리하게 구성할 수 있다.
상술한 경우에 있어서와 같이, 본 발명의 2.8eV∼3.4eV의 밴드갭을 갖는 BP결정으로 이루어진 BP계 혼합결정은 종래의 BP계 혼합결정에서는 볼수 없었던 넓은 범위를 넘어선 높은 밴드갭을 갖는다. 이것에 의해, BP계 혼합결정은 예컨대 단파장광을 방출하기 위해 제공된 발광층에 대한 베리어층을 구성함에 있어 특히 유용하다.
예컨대, 큐빅 질화갈륨인듐 혼합결정(Ga0.75In0.25N)으로 이루어진 발광층에 대한 클래드층은 붕소 조성비율(=X)이 0.90인 B0.90Al0.10P 혼합결정으로부터 구성될 수 있다. 인화붕소(BP) 또는 인화붕소계 혼합결정은 섬아연광형 결정이고 그 밸런스 밴드 구조(Kagobutsu Handotai no Kiso Bussei Nynumon(Basic Physical Properties of Compound Semiconductors, Elementary) 참조)로 인하여 p형 층이 용이하게 얻어진다. 따라서, 예컨대 6방정계 질화갈륨(h-GaN)과는 다르게, 낮은 저항성을 갖는 p형 클래드층이 용이하게 얻어진다. 큐빅 Ga0.75In0.25N 발광층은 443nm의 발광파장을 갖는 푸른빛의 보라색의 자외선에 가까운 빛을 방출하고, 따라서 단일 또는 이중의 이질접합 구조를 가지며 또한 청색 밴드 발광을 하는 pn접합형 발광부가 B0.90Al0.10P 혼합결정과 Ga0.75In0.25N 혼합결정을 포함하는 이질접합구조로부터 유리하게 구성될 수 있다. B0.90Al0.10P 혼합결정과 Ga0.75In0.25N 는 동일한 격자상수(= 0.4628nm)를 갖는다(큐빅 질화인듐(InN)의 격자상수는 0.498nm로서 계산된다; III-V Zoku Kagobutsu Handotai(Group III-V Compound Semicondutors), page 330 참조). 즉, 발광층에 격자조화된 클래드층은 본 발명의 BP계 혼합결정으로부터 구성될 수 있기 때문에, 격자-조화 시스템의 발광부를 구성할 수 있다. 서로 조화하는 결정층 격자는 격자부조화로 인한 결정결함이 더 적은 고품질의 결정층으로 될 수 있다. 따라서, 격자조화 시스템의 발광부로부터 고강도 빛이 방출되고, 이는 고발광 인화붕소계 반도체 발광소자의 제조에 기여할 수 있다. 본 명세서에서 서로 격자 조화된 결정층이란 격자 부조화의 정도가 ±0.4% 이하인 관계에 있는 결정층을 의미한다.
또한, 본 발명에 따른 인화붕소(B)층 또는 BP계 혼합결정층의 사용은 LED 또는 LD의 제조에 적합한 격자조화 시스템의 발광부를 구성하는데 유리하다. 예컨대, 격자조화 시스템의 pn접합형 발광부는 n형 또는 p형 인화붕소(BP)(BP: 격자상수 = 0.4538nm)로 이루어진 클래드층과, 0.03의 인(P) 조성비율을 갖는인화갈륨질화물(GaN0.97P0.03: 격자상수=0.4538)로 이루어진 발광층으로 구성된다. 또한, 격자조화 시스템의 발광부는 0.10의 인 조성비율을 갖는 큐빅 GaN0.90P0.10으로 이루어진 발광층과, 0.07의 갈륨(Ga) 조성비율을 가지는 큐빅 인화붕소갈륨(B0.93Ga0.07P)으로 이루어진 클래드층으로 용이하게 구성될 수 있다. 또한 격자조화시스템의 발광부는 발광층으로서 비소화갈륨질화물(GaN1-XAsX: 0=X=1)을 사용함으로써 유사하게 구성될 수 있다. 그러나 표준조건하에서, 질화갈륨(GaN)에 의해 발생된 에너지는 (-)26.2kal/mol이고, GaAs에 의해 발생된 에너지는 (-)19.2kal/mol로 더 크다(JP-A-10-53487 참조). 한편, GaP에 의해 방생된 에너지는 (-)29.2kal/mol로서 GaN에 의해 발생된 에너지보다 작다(JP-A-10-53487 참조). 따라서, GaN1-XPX혼합결정이 GaN1-XAsX혼합결정 보다 용이하게 형성되어 더 유리하다. GaN1-XPX발광층용 클래드층은 실온에서 넓은 밴드갭을 가지는 BP층 또는 BP계 혼합결정층으로부터 구성된다. 발광층상에 충분하게 베리어효과를 발휘할 수 있는 클래드층은 대략 0.1eV이상, 바람직하게는 0.3eV 이상 넓은 밴드갭을 가지는 BP층 또는 BP계 혼합결정층으로부터 구성된다.
상술한 바와 같이 본 발명에 따른 인화붕소(BP) 또는 BP계 혼합결정은 단파장의 가시광을 전달할 수 있는 넓은 밴드갭을 갖는다. 따라서, 2.7eV 이상의 밴드갭을 부여하도록 조정된 붕소 조성비율(=X)을 갖는 BXGa1-XP로부터(3.0eV의 실온 밴드갭을 갖는 BP결정이 사용될때, 0.4=X<1), 대략 459nm 보다 긴 발광파장을 갖는LED의 방출광 전달(윈도우)층을 적합하게 구성할 수 있다. 2.8eV 초과 3.4eV 미만의 밴드갭을 갖는 인화붕소인듐 혼합결정(BXIn1-XP)은 대략 443nm 보다 긴 파장을 갖는 방출광을 전달할 수 있는 LDE 또는 표면방출형 LD의 윈도우층을 구성하는데 사용될 수 있고(Iga and Koyama, Menhakko Reza(Surface Emitting Laser), 1st Ed. 1st printing, page 4∼5, Ohmusha(September 25, 1990) 참조), 또한 LED 또는 표면방출레이저에 사용하는 반사미러의 구성에 사용될 수 있다(Menhakko Reza(Surface Emitting Laser), Page 118∼119 참조).
광검출소자에 사용되는 광검출부는 보다 용이하게 제조될 수 있는 GaN1-XPX혼합결정으로 이루어진 적층 구조와, 본 발명의 BP층 또는 BP계 혼합결정층으로부터 구성될 수 있다. 예컨대, ±0.4% 또는 BP층 또는 BP계 혼합결정층 보다 작은 격자조화도를 갖는 반도체층과 인화붕소(BP)층 또는 BP계 혼합결정층의 접합구조는, 소위 S/N비율인 신호/잡음비율이 큰 광검출소자내에 사용되는 광검출부를 구성할 수 있다. 특히, 인화붕소(BP)층의 이질접합구조 및 그와 격자조화된 반도체층, 예컨대 상술한 GaN1-XPX층을 포함하는 광검출부가 사용될 때, 암전류(dark current)가 낮고 감광도가 우수한 고감도 광검출소자에 사용되는 광검출부를 구성할 수 있다. 또한, 본 발명의 BP층 또는 BP계 혼합결정층은 측정할 빛을 광검출층으로 효과적으로 유도할 수 있는 광전달층으로서 유용하다. 특히, 종래에는 공지되지 않은, 2.8eV를 초과한 비교적 높은 밴드갭을 갖는 BP층 또는 BP계 혼합결정층은 청광등의 단파장 가시광선이라도 효과적으로 전달할 수 있고, 따라서 예컨대 단파장 가시광선이 측정대상으로되는 광검출소자의 윈도우층으로서 효과적으로 사용될 수 있다.
인화붕소(BP)층 또는 BP계 혼합결정층 및 이와 격자조화된 반도체층을 포함하는 이질접합구조는, 예컨대 전자가 고속으로 운반가능한 캐리어라는 점에서 유리하다. 예컨대, GaN1-XPX혼합결정과 BP층 또는 BP계 혼합결정층의 헤테로 구조는 전자의 고속운반이 필수적인 TEGFET의 기능층을 구성하는데 적합하다. 이 경우, 직접 전이형 GaN1-XPX혼합결정층은 높은 전자이동성을 구현할 수 있고, 따라서 TEGFET의 전자채널층을 구성하는데 특히 적합하다. 또한, BP층 또는 BP계 혼합결정층으로부터, 전자채널층과 이질접합을 이루고 있으며 전자채널층의 내측으로 전자를 공급하는 역활을 수행하는 전자공급층을 구성할 수 있다. 또한, 본 발명의 BP층 또는 BP계 혼합결정층으로부터, 전자공급층과 전자채널층 사이에 배치될 수도 있는 스페이서층이 구성될 수 있다. 전자공급층 또는 스페이서층은, 0.2eV 이상, 바람직하게는 0.3eV 이상으로 전자채널층의 구성재료보다 큰 밴드갭을 가지는 일반식 BαAlβGaγIn1-α-β-γPδAsεN1-δ-ε(0 < α= 1, 0 = β< 1, 0 = γ< 1, 0 < α+ β+ γ=1, 0 < δ=1, 0 = ε< 1, 0 < δ+ ε= 1)로 표시되는 반도체층으로 구성하는 것이 적합하다. 특히, 상기 이유때문에, GaN1-xPx혼합결정층은 비소화합물에 비해서 용이하게 형성된다.
GaN1-xPx혼합결정층 중의 인(P) 조성비에 의한 밴드갭의 보잉을 이용하는 경우(Appl. Phys. Lett., 60(20), pp.2540∼2542 (1992) 참조)에는, 밴드갭은 직접전이영역에서 몇 % 정도까지는 인(P) 조성비의 변화에 의해 변동될 수 있다. 예컨대, 인(P) 조성비를 5%로 설정하면, 밴드갭은 3.2eV∼약 2.8eV로 저감될 수 있다. 인(P) 조성비를 10%로 설정하면, 밴드갭은 약 2.0eV로 저감될 수 있다. 즉, 인(P) 조성비, BP층 또는 BP계 혼합결정층을 포함하는 스페이서층 또는 전자공급층으로부터의 적합한 밴드갭차에 상응하여 채널층이 나타날 수 있다는 것에 의해 용이하게 전자채널층을 형성할 수 있다는 점에서 GaN1-xPx혼합결정이 유리하다.
도 4에 개략적으로 나타내었듯이, TEGFET(40)에 사용되는 적층(41)은, 예컨대, 평면방향이 (0001)인 사파이어를 포함하는 기판(401)상(c면)에 하기층을 하기 층들을 순차적으로 적층함으로써 형성된다:
(1) 예컨대, 대부분이 비결정질이며, 밴드갭이 2.8eV 이상, 3.4eV이하, 바람직하게는 3eV 이상의 범위내에 있는, 층두께(=d) 약 10nm의 언도프 고저항성 인화붕소알루미늄(BXAl1-XP:0<X<1)으로 이루어진 저온 버퍼층(402);
(2) 예컨대, 상기 고온 버퍼층(402)보다 더 높은 온도에서 형성되고, 바람직하게는 밴드갭이 3eV 이상이며, 캐리어농도(=n)가 약 5 ×1015cm-3이고 d=300nm인 언도프 n형 BP로 이루어진 고온 버퍼층(403);
(3) 예컨대, 상기 고온 버퍼층(402)을 구성하는 BP에 대해 격자조화되며, 낮은 밴드갭을 갖는 큐빅 언도프 n형 GaN0.97P0.03(예컨대, n=5 ×1016㎤, d=25nm)으로 이루어진 전자채널층(404);
(4) 예컨대, 상기 전자채널층(404)보다 밴드갭이 더 넓고, 바람직하게는 밴드갭이 3eV 이상이며, 캐리어농도(=n)가 약 5 ×1015cm-3이고, d=5nm인 언도프 n형 BP로 이루어진 스페이서층(405);
(5) 예컨대, 바람직하게는 밴드갭이 3eV 이상이며, 캐리어농도(=n)가 약 2 ×1018cm-3이고, d=25nm인 실리콘(Si)-도프된 n형 BP로 이루어진 전자공급층(406); 및
(6) 예컨대, 바람직하게는 상기 전자공급층(406)보다 밴드갭이 좁으며, 캐리어농도(=n)가 약 5 ×1018cm-3이고 d=15nm인 실리콘(Si)-도프된 n형 BP로 이루어진 저항전극접촉층(407).
그 후, 상기 접촉층(407)의 일부를 리세스하고, 그 리세스부에 쇼트키접합형 게이트전극(408)을 제공한다. 리세스부(411)의 양측에 잔존하는 접촉층(407)의 표면상에 저항원전극(407) 및 드레인전극(410)이 형성되어, TEGFET(40)을 이룬다.
예컨대, 인화붕소(BP) 또는 BP계 혼합결정상에 적층된 Ga1-XPX혼합결정층은 홀소자의 자기유도부로서 사용될 수 있다. 특히, 예컨대 간접전이형이 아닌 직접전이형인 Ga1-XPX혼합결정층은 홀소자의 자기감지층으로서 사용될 수 있다. 인조성비에 따라서 Ga1-XPX혼합결정층은 종래의 홀소자의 자기감지층을 각각 구성하는(Appl. Phys. Lett., 60(1992) 참조) 안티몬화인듐(InSb, 밴드갭=0.18eV), 비소화인듐(InAs, 밴드갭=0.36eV) 및 비소화갈륨(GaAs, 밴드갭=0.18eV)(실온에서의밴드갭의 값; 3-4족 화합물 반도체, p.150 참조) 중 어느 하나보다도 더 큰 밴드갭을 갖을 수 있다. 밴드갭이 넓은 반도체 재료는, 전기전도성의 진성영역에 도달하는 온도가 더 높기 때문에(반도체의 물성(Vol.1), pp.5∼10, 참조), 고온에서 동작할 수 있는 홀소자를 구성하는데 유리하다. 예컨대, GaN1-XAsX보다 더 넓은 밴드갭을 가질 수 있는 GaN1-XPX혼합결정은 고온에서의 소자의 조작을 가능하게 하는 자기감지층을 구성할 수 있다. 따라서, GaN1-XPX혼합결정층 및 BP층 또는 BP계 혼합결정층을 포함하는 이질접합구조는 고온에서도 작동할 수 있는 내환경성 홀소자로 구성될 수 있다는 점에서 유리하다. 특히,
BP층 또는 BP계 혼합결정층에 정합된 직접전이형 n형 GaN1-XPX혼합결정층 격자는 더욱 개량된 전자이동성을 실현할 수 있으므로, 고감도이고, 고온에서의 작동이 가능한 내환경성 홀소자 제조에 기여할 수 있다.
본 발명에 따른 홀소자는 기판과, 예컨대 버퍼층 및 자기감지층을 포함하는 적층구조로부터 이루어진다. 도 5는 본 발명에 따른 내환경성 홀소자에 사용되는 적층구조의 예를 나타내는 단면도이다. 기판(501)에는 실리콘, 사파이어 또는 탄화실리콘(SiC) 등의 단결정이 사용된다. 단결정 반도체(501)에 제공된 제1버퍼층(502)은, 예컨대 저온에서 성장한 비결정질 n형 BP층으로 구성된다. 제2버퍼층(503)은, 예컨대 상기 제1버퍼층(502) 보다 더 높은 온도에서 성장한 실리콘(Si) 도프된 n형 BP 단결정층으로 구성된다. 자기감지층(504)은, 예컨대 인화붕소(BP)와 동일하게 용융점(용융점=3000℃(Outline of semconductor Device,p.28 참조)이 높은 질화갈륨(GaN)(육방정계 h-GaN의 용융점:>1700℃(Outline of semconductor Device, p.28 참조) 또는 인화질화갈륨(GaN1-XPX:0<X<1)으로 이루어진다. 자기감지층(504)은 기저층에 대한 격자부조화가 적거나 또는 격자조화가 동등한 재료로 이루어지는 것이 적합하다(도 4의 적층구조 시스템에서의 제2버퍼층(503)). 격자부조화의 절대값(Δ:단위는 %임)은 하기 식에 따라 기저부의 격자상수(=a0)와 증착층의 결자상수(=a)으로부터 계산될 수 있다.
Δ(%) = ｜(a-a0)/a0｜×100
큐빅 GaN(a=0.4510nm)과 BP 단결정(a0=0.4538nm) 사이의 격자부조화는 단지 0.6%이며, 큐빅 GaN은 자기감지층을 구성하는 하나의 적합한 물질이다. 이 구조예에서 설명한 가스성장 상태에서 비결정으로 있는 주요부를 갖는 버퍼층(도 5의 제1 층(502)은 격자부조화를 완화시키는 작용을 하여 상부층의 결정성을 더욱 향상시키도록 기여한다.
질소 조성비율이 0.03인 GaNP의 격자상수는 0.4538nm이고, 이는 BP 단결정의 격자상수와 일치한다. 이러한 격자조화 물질로 이루어진 자기감지층은 격자부조화로 인한 미스핏전위(misfit dislocation)등의 결정결함의 밀도가 줄어든 고품질의 결정층을 제공한다. 따라서, 높은 전자이동성을 실현할 수 있고, 즉 내열성이 우수한 고감도의 홀소자를 제공할 수 있다. (100)평면방향을 갖는 인(P)-도프 n형 Si 단결정 기판상에는, 트리에틸보란((C2H5)3B))/포스핀(PH3)/암모니아(NH3)/수소(H2)를 사용하는 대기압 MOCVD에 의해,
(1) 대략 7nm의 층두께와 실온에서 대략 3.1eV의 밴드갭을 갖는 언도프 n형 BP층을 포함하는 제1 버퍼층(502);
(2) 대략 6 ×1015cm-3의 캐리어농도(=n)와 실온에서 대략 3.0eV의 밴드갭을 갖는 n형 BP층을 포함하는 제2 버퍼층(503)(d=0.7㎛); 및
(3) d=0.7㎛, n = 2 ×1016cm-3, 및 실온에서 850cm2/V·s의 전자이동성을 갖는 n형 GaN0.97P0.03을 포함하는 자기감지층(504)의 성장층들이 차례대로 적층된다.
다음으로, 자기감지층(504)은 메탄(CH4)/아르곤(Ar)/수소(H2) 계를 사용하는 플라즈마 에칭에 의해 메사(mesa) 형성처리를 받게 된다. 십자형태를 가지면서 자기감지부(홀교차부)로서 잔존하는 자기감지층(504)의 4개의 에지부에는, 예컨대 금(Au) 또는 Au 합금을 포함하는 저항전극이 형성된다. 이러한 구성으로부터, 대략 1.5mV/mA·T의 프로덕트 감도를 갖는 내환경성 고감도 홀소자가 형성된다.
본 발명에 따른 인화붕소(BP)는 종래 기술의 밴드갭을 초과하여 넓은 밴드갭을 가지고, 따라서 종래로부터 알려지지 않은 넓은 밴드갭을 갖는 BP계 혼합결정이 본 발명의 BP로부터 구성될 수 있다. 따라서, 밴드갭이 다른 기타 반도체층과의 이질접합 구조의 구성에 있어서의 자유도가 확장가능하고, 다양한 이질접합 구조가 실현될 수 있다. 예컨대, 작은 밴드갭(밴드갭:2eV)을 갖는 종래 BP는 BP에 격자조화된 GaN0.97P0.03(밴드갭:3eV) 베리어 효과를 발휘 할 수 있는 이질접합 구조를 구성할 수 없다. 한편, 본 발명에 따른 BP로부터, 특히, 3eV를 초과하는 밴드갭을 갖는 BP로부터, GaN0.97P0.03용 베리어층을 형성할 수 있고, 따라서 캐리어 "차단(confinement)" 효과를 발휘할 수 있는 격자조화 이질접합구조를 구성할 수 있다. 상술한 바와 같이, 이러한 이질접합 구조는 TEGFET 및 홀소자 등의 내환경성 이질접합구조의 획득에 있어서 효과적이다. TEGFET에 있어서, 본 발명에 따른 넓은 밴드갭을 갖는 BP 또는 BP계 혼합결정은 버퍼층으로서 사용되어, 게이트전류의 누설을 특별하게 방지할 수 있다. 홀소자에 있어서, 버퍼층이 본 발명세서 설명한 넓은 밴드갭을 갖는 BP 또는 BP계 혼합결정으로 이루어지면, 동작전류의 누설을 방지할 수 있고, 이는 프로덕트 감도가 높은 홀소자의 제공에 효과적이다.
본 발명에서 설명한 BP 또는 BP계 혼합결정으로 이루어진 반도체층은 종래 기술에서의 밴드갭보다 큰 밴드갭을 실현할 수 있고, 따라서 종래에는 알려지지 않은 넓은 밴드-오프셋을 갖는 이질접합 구조를 각종 반도체층에서 생성할 수 있다. 본 발명에서 설명한 BP 또는 BP계 혼합결정으로 이루어진 반도체층을 사용하는 이질접합 구조는 상술한 바와 같은 넓은 밴드 불연속성을 갖는 이질접합 구조이며, 따라서 베리어층으로서 특히 유리하게 사용될 수 있다.
실시예
(제1 실시예)
제1 실시예에서는, 본 발명의 BP 반도체층을 사용하는 3족 질화물 반도체 LED를 참조하여 본 발명을 상세하게 설명할 것이다. 도 6은 제1 실시예의 pn접합형LED의 횡단면 구조를 개략적으로 나타내는 도면이다.
LED(60)에 사용하기 위한 적층구조(61)는 기판(601)으로서 (111)평면을 갖는 붕소(B)-도프 p형 Si단결정을 사용하여 형성된다. 기판(601)상의 저온 버퍼층(602)은 as-성장상태에서 대부분이 비결정으로 되어 있는 인화붕소(BP)로 이루어졌다. 저온 버퍼층(602)는 트리에틸보란((C2H5)3B)/포스핀(PH3)/수소(H2)의 계를 사용하는 대기압 MOCVD방법에 의해 350℃에서 성장시켰다. 저온 버퍼층(602)의 층두께는 대략 12nm 이었다.
상술한 MOCVD 증기상 성장법을 사용하여, 마그네슘-도프 p형 BP층을 저온버퍼층(602)의 표면상에 하부 클래드층(603)으로서 950℃에서 적층하였다. 마그네슘 도핑원으로서 비스-시클로펜타디에닐 마그네슘(bis-(C5H5)2Mg)을 사용하였다. 하부 클래드층(603)의 캐리어 농도는 대략 7 ×1018cm-3이었고, 층두께는 대략 0.8㎛이었다.
도 7은 하부 클래드층(603)을 구성하는 BP층의 실온에서의 굴절율 및 흡광계수의 파장 의존도를 나타낸다. 흡광계수(=k)는 450nm 초과하는 단파장측에서 급격히 증가하는 경향이 있고, 또한 굴절율(=n)은 단파장측에서 더욱 증가하는 경향이 있다. 예컨대, 파장 450nm에서의 굴절율 및 흡광계수는 각각 대략 3.12 및 0.0029인 반면, 파장 380nm에서는 k=0.1120과 α=3.28이다. 도 8은 n 및 k 값에 기초하여 결정된 복소수의 유전체상수(ε2= 2·n·k)의 허수부분과, 광자에너지에 기초하여결정된 복소수의 유전체상수(ε2= 2·n·k)의 허수부분 사이의 관계를 나타낸다. 광자에너지가 감소함에 따라 ε2는 감소한다. ε2값의 인터셉트로부터 결정된 광자에너지는 대략 3.1eV였다. 이는 하부 클래드층(603)을 형성하는 인화붕소(BP) 결정의 실온 밴드갭이 대략 3.1eV임을 암시한다.
대략 3.1eV의 실온 밴드갭을 갖는 BP 하부 클래드층(603)상에 0.03의 인(P) 조성비율을 갖고 인화붕소(BP)와 격자조화하는 마그네슘-도프 p형 인화갈륨질화물(GaN0.97P0.03)층을 발광층(604)으로서 적층하였다. 하부 클래드층(603)을 구성하는 BP와 GaN0.97P0.03를 함유하는 발광층(실온 밴드갭: 2.9eV) 사이의 밴드갭 차는 대략 0.02eV였다. 큐빅 GaN0.97P0.03를 함유하는 발광층(604)을 트리메틸갈륨((CH3)3Ga/PH3/H2) 계를 사용하는 대기압 MOCVD법에 의해 950℃에서 성장시켰다. 발광층(604)의 캐리어 농도는 대략 3 ×1017cm-3이었고 층두께는 대략 0.3㎛였다.
발광층(604) 상에는, 대략 0.3㎛의 층두께를 갖는 n형 인화붕소(BP)를 상부 클래드층(605)으로서 적층하였다. 상부 클래드층(605)은 (C2H5)3B/PH3/H2계를 사용하는 대기압 MOCVD법에 의해 950℃에서 성장시켰다. 발광층(604)의 격자상수는 0.4538nm이고 상부 클래드층(605)의 격자상수는 발광층(604)의 격자상수와 일치한다. 상부 클래드층(605)는 하부클래드층과 마찬가지로 대략 3.1eV의 실온 밴드갭을갖는 BP로 구성하였다. 상부 클래드층(605)의 캐리어 농도는 대략 2 ×1018cm-3이었다. pn접합형 이중 헤테로(DH)접합 구조의 발광부(606)는 각각이 대략 3.1eV의 밴드갭을 갖는 하부 클래드층(603), 상부 클래드층(605) 및 GaN0.97P0.03발광층(604)으로부터 구성된다.
상부 클래드층(605) 상에는, 대략 3.1eV의 밴드갭을 갖는 n형 BP를 함유하는 전류확산층(607)을 적층하였다. 전류확산층(607)을 구성하는 Si-도프 BP층을 (C2H5)3B/PH3/H2를 사용하는 대기압 MOCVD법에 의해 950℃에서 성장시켰다. 전류확산층(607)의 층두께는 대략 50nm이고 캐리어 농도는 대략 8 ×1018cm-3이었다.
p형 Si단결정 기판(601)의 배면에는 알루미늄(Al)을 함유하는 p형 저항전극(609)을 형성하였다. 전류확산층(607)의 표면 중심에는 Au·Ge합금을 포함하는 n형 저항전극(608)을 배치하였다. n형 저항전극(608)의 직경은 대략 130㎛였다. 그 후, 기판(601)으로서 Si단결정을 [211]방향과 평행하고 수직한 방향으로 절단하여 측길이가 대략 300㎛인 LED칩(60)을 형성하였다.
순방향 구동전류는 두 저항전극(608,609) 사이를 지나 빛을 방출한다. 전류-전압 특성(I-V특성)은 발광부(606)의 양호한 pn접합 특성에 기초하여 일반적인 정류특성을 나타낸다. I-V 특성으로부터 계산된 순방향 전압(Vf)은 대략 3.1V(순방향 전류=20mA)이었다. 역방향 전압은 대략 10V(역방향 전류=5㎂)이었다. 20mA의 순방향 동작전류를 인가하면, 중심파장이 대략 430nm인 청광이 방출하였다. 방출스펙트럼의 절반 밴드폭은 대략 23nm이었다. 범용 적분구(intefrating sphere)를 사용하여 측정된 칩상태의 발광강도는 대략 14마이크로와트(㎼)이었다. 따라서, 발광강도가 높은 BP계 화합물 반도체 LED를 제공하였다.
(제2 실시예)
제2 실시예에 있어서, 본 발명에서 설명한 인화붕소(BP)층을 갖는 pn접합형 다이오드를 참조하여 본 발명을 설명하도록 한다. 도 9는 제2 실시예의 pn접합형 다이오드(90)의 횡단면 구조를 나타낸다.
(111)평면을 갖는 인(P)-도프 n형 Si 단결정 기판(901)상에, 인화붕소갈륨(BXGa1-XP)으로 이루어진 저온결정층(902-1)을 디보란(B2H6)/(CH3)3Ga/수소(H2) 계를 사용하는 감압 MOCVD에 의해 400℃에서 적층하였다. Si 단결정(격자상수=0.5431nm)에 대하여 격자조화를 획득하기 위해 붕소(B) 조성비(=X)를 0.02로 설정하였다. 대략 1.3 ×104파스칼(Pa)의 감압하에서 저온결정층(902-1)을 성장시켰다. 저온 결정층(902-1)의 층두께는 대략 4nm이었다.
부분적인 TEM법에 의해 관찰하였을 때, as-성장상태에서의 B0.02Ga0.98P 저온결정층(902-1)에 있어서, Si 단결정기판(901)과의 접합면으로부터 대략 1nm까지의 상부영역이 단결정으로 변화된다. B0.02Ga0.98P 저온 결정층(902-1)과 n형 Si 단결정층(901)의 사이에서는 어떤 박리도 관찰되지 않았고 양호한 접착이 유지되었다. 저온 결정층(902-1)의 상부는 주로 비결정 물질로 구성되었다.
B0.02Ga0.98P 저온 결정층(902-1)상에는, 상술한 감압 MOCVD 반응 시스템을 사용하여, 조성적인 증감이 붕소조성물에 부여된 Si-도프 n형 BXGa1-XP 고온 결정층(902-2)을 950℃에서 적층하였다. 붕소(B) 조성비는 고온 결정층(902-2)의 두께가 증가하는 방향으로 0.02∼0.0까지 선형적으로 증가하였다. 즉, 붕소(B) 조성물을 증감함으로써, n형 고온 결정층(902-2)가 인화붕소(BP)층으로 제조되었다. 조성의 증감(X=0.02 -> 1.0)으로 부여된 이 n형 BXGa1-XP 층은 실온에서 대략 3.0eV의 밴드갭을 갖는 BP결정층상에 기초하여 구성되기 때문에 거의 3.0eV의 밴드갭을 갖는 결정층이다. 붕소(B)의 조성 증감은, 시간을 초과하여 MOCVD 반응 시스템에 공급된 디보란의 양을 균일하게 증가시키고, 공급된 트리에틸갈륨의 양을 균일하게 감소시킴으로써 부여된다. 층두께는 대략 0.4㎛이었다. n형 고온 결정층(902-2)의 성장동안, 반응 시스템내 압력을 대략 1.3 ×104Pa로 설정하였다. 붕소 조성물(X -> 1.0)의 증감을 갖는 고온 BXGa1-XP 결정층(902-2)의 성장동안, Si는 디실란 (Si2H6)-H2혼합가스를 사용하여 도프되었다. 캐리어 농도는 대략 1 ×1018cm-3으로 설정하였다. X-레이 회절분석에 따라, n형 고온 결정층(902-2)은 (111)배향을 갖는 큐빅 BXGa1-XP(X=0.02 -> 1.0)임을 확인하였다.
n형 고온 결정층(902-2)으로서 BXGa1-XP 조성 증감층의 형성을 완료한 후, Si 단결정층(901)과의 경계영역내에 s-성장상태로 존재하는 단결정층으로 인하여,B0.02Ga0.98P 저온 결정층(902-1) 내측의 비결정 물질의 대부분이 단결정으로 변화한다. 또한, n형 BXGa1-XP(X=0.02 -> 1.0) 고온 결정층(902-2)을 Si단결정 기판(901)에 격자조화된 조성물을 갖는 B0.02Ga0.98P를 함유하는 저온 결정층(901-1)상에 제공하여, 분리되지 않은 연속층을 형성하였다. 상술한 저온 결정층(902-1)과 고온 결정층(902-2)의 이중층 구조로 버퍼층(902)을 형성하였다.
n형 고온 결정층(902-2)상에는, B2H6/Ph3/H2계를 사용하는 감압 MOCVD법에 의해 n형 인화붕소(BP)층(903)을 결합하였다. n형 BP층(903)의 성장 동안에, Si2H6-H2혼합가스를 사용하여 Si를 도프하였다. 캐리어 농도는 대략 5 ×1017cm-3이었고 층두께는 대략 0.3㎛이었다. n형 층(903)은 실온에서 대략 3.0eV의 밴드갭을 갖는 BP층으로 구성하였다.
n형 BP층(903)상에는, B2H6/Ph3/H2계를 사용하는 감압 MOCVD법에 의해 p형 BP층(904)을 적층하였다. p형 BP층(904)은 대략 3.0eV의 밴드갭을 갖는 마그네슘(Mg)-도프 BP층으로 구성된다. 비스-시클로펜타디에닐 Mg(bis-(C5H5)2Mg를 Mg도핑원으로 사용하였다. p형 층(904)은 넓은 밴드갭의 반도체이지만, 층이 섬아연광 결정으로서 BP로 이루어지고 낮은 이온결합 특성을 갖기 때문에, 캐리어 농도를 대략 3 ×1018cm-3으로 제조할 수 있었다. p형 층(904)의 층두계는 약 0.2㎛이었다. pn 접합구조는 상기 n형 BP층(903) 및 n형 BP층(904)로 구성하였다.
n형 Si단결정 층(901)의 배면에는, 알루미늄(Al)을 함유하는 n형 저항전극(906)을 형성하였다. p형 BP층(904)의 표면 중심에, 금(Au)을 함유하는 p형 저항전극(905)을 배치하였다. p형 저항전극(905)의 직경은 대략 110㎛였다. 그 후, 기판(901)으로서 Si단결정을 [211]방향과 평행하고 수직한 방향으로 절단하여 측길이가 대략 300㎛인 다이오드(90)를 형성하였다.
순방향 전류를 두 저항전극(905,906) 사이를 지나게 하여 측정하였다. 도 10은 전류-전압 특성(I-V 특성)을 나타낸다. 제2 실시예의 pn접합형 BP다이오드는 양호한 pn접합특성으로 인하여 일반적인 정류특성을 나타내었다. 역방향 전압은 대략 15V(역방향 전류=10㎂)이었다. 따라서, 파괴전압이 높은 화합물 반도체 pn접합형 다이오드를 제공하였다.
(제3 실시예)
제3 실시예에 있어서, 본 발명의 인화붕소(BP)를 함유하는 BP계 혼합결정을 갖는 npn접합 헤테로 양극 트랜지스터(HBT)를 참조하여 상세히 설명하도록 한다. 도 11은 제3 실시예의 npn접합형 HBT(10)의 개략적인 단면도이다.
(100)평면을 갖는 인(P)-도프 n형 Si단결정 기판(101)상에, 인화붕소갈륨(BXGa1-XP)으로 이루어진 저온버퍼층(102)을 디보란(B2H6)/(CH3)3Ga/H2계를 사용하는 감압 MOCVD에 의해 350℃에서 적층하였다. Si 단결정 (격자상수=0.5431nm)에 대하여 격자조화를 획득하기 위해 붕소(B) 조성비(=X)를 0.02로 설정하였다. 대략 1.3 ×104파스칼(Pa)의 감압하에서 저온버퍼층(102)을 성장시켰다. 저온 버퍼층(102)의 층두께는 대략 14nm이었다.
B0.02Ga0.98P 저온버퍼층(102)상에, 상술한 감압 MOCVD 반응 시스템을 사용하여, 성장온도를 850℃로 고정하여 각 기능층을 하기하는 바와 같이 차래대로 적층한다. 각 기능층(103∼108)의 캐리어 농도(n(n-type) 또는 p(p-type)) 및 층두께(t)는 하기하는 바와 같고, HBT(10)에 사용하기 위한 적층구조가 구성되었다.
(1) 표면이 인화붕소(BP)로 되어 있는 Si-도프 n형 BXGa1-XP 조성 증감층을 포함하는 콜렉터층(103)(n=9 ×1017cm-3,t=0.50㎛); 여기에서, 붕소 조성비(=X)는 BP 저온버퍼층(102)와의 접합경계로부터 층표면을 향해 0.02에서 1.0까지 선형적으로 증가된다.
(2) Si-도프 n형 BP로 이루어진 서브-콜렉터층(104); 여기에서, n = 2 ×1018cm-3, t = 0.10㎛.
(3) 큐빅 Si-도프 n형 질화갈륨(GaN)으로 이루어진 중간층(105); 여기에서, n = 3 ×1018cm-3, t = 0.05㎛.
(4) 실온에서 대략 3eV의 밴드갭을 갖는 마그네슘(Mg)-도프 p형 질화붕소인화물(BP0.97N0.03)으로 이루어진 베이스층(106); 여기에서 p = 3 ×10119cm-3, t = 0.01㎛.
(5) 실온에서 대략 3.2eV의 밴드갭을 갖는 Si-도프 n형 질화갈륨(GaN)으로이루어진 에미터층(107); 여기에서 n = 4 ×1018cm-3, t = 0.20㎛.
(6) 실온에서 대략 3.2eV의 밴드갭을 갖는 Si-도프 n형 질화갈륨(GaN)으로 이루어진 접촉층(107); 여기에서 n = 7 ×1018cm-3, t = 0.10㎛.
그 후, HBT용 적층구조(11)는 아르곤(Ar)/메탄(CH4)/수소(H2) 혼합가스를 사용하는 범유 플라즈마 에칭수단에 의해 계단식으로 에칭되어, 접촉층(108), 베이스층(106) 및 서브-콜렉터층(104)의 각 기능층의 표면이 노광된다. 상술한 중간층(105)은 서브-콜렉터층(104)의 에칭을 초기화할 수 있었고, 따라서 서브-콜렉터층(104)의 표면을 확실하게 노출시키는 효과를 제공한다.
접촉층(108)의 표면상에는, 금-게르마늄 합금(Au: 97중량%, Ge: 3중량%)를 함유하는 에미터 전극(109)이 배치된다. 에미터 전극(109)은 측길이가 대략 110㎛인 정방형 평면형태를 갖는다. 에칭에 의해 노광된 서브-콜렉터층(104)상에는, 상기와 유사하게 Au-Ge합금을 함유하는 콜렉터 전극(110)이배치된다. n형 층에 대한, 범용 진공 증발수단에 의해 고정된 각 전극(109,110)이 420℃에서 5분동안 합금용 열처리된다. 그 후, p형 베이스층(106) 상에는, 금-아연 합금(Au:95중량%, Zn:5중량%)을 함유하는 직선형 베이스 전극(111)이 종래 포토리소그라피 기술을 사용하는 선택 패터닝에 의해 배치된다. 다음으로, 베이스 전극(111)이 400℃에서 2분동안 합금용 열처리된다. 마지막으로, 각 반도체 소자로의 절단이 행하여진다.
획득된 HBT의 에미터 전극(109)와 콜렉터 전극(110)의 사이에 2.5V의 전압을 인가하는 동안, 대략 스퀘어당 360Ω의 시트저항을 갖는 베이스 층(106)의 베이스전류는 0∼50㎂의 범위내에서 변화되었다. DC증폭 팩터(β=ICE/VB)는 베이스 전류의 변화에 대하여 대략 95로 거의 일정하였다. 따라서, 본 발명에 따르면, DC증폭 팩터가 높고 안정적인 HBT가 제공된다.
(제4 실시예)
제4 실시예에 있어서, 본 발명에서 설명한 인화붕소(BP) 반도체층을 갖는, 좌외선 밴드에 사용되는 광검출소자(광검출기)를 참조하여 본 발명을 상세히 설명하도록 한다. 도 12는 제4 실시예의 구성을 나타내는 개략적인 횡단면도이다.
(0001)(c면) 사파이어 기판(201)상에, 인화붕소(BP)로 이루어진 저온 버퍼층(202)을, 트리에틸보란 (C2H5)3B)/PH3/H2시스템을 사용하는 대기압(거의 대기압) MOCVD에 의해 380℃에서 증착하였다. 저온버퍼층(202)의 층두께는 대략 5nm이었다. 광검출소자(20)에 사용하기 이한 적층구조(21)를 구성하기 위해 BP저온 버퍼층(202)상에는, 실리콘(Si)-도프 n형 인화붕소(BP) 활성층(203)을 상술한 대기압 MOCVD 수단을 사용하여 825℃에서 적층하였다. 활성층(203)은 실온에서 대략 3.1eV의 BP반도체층을 갖는 BP반도체층으로 구성되었다. 활성층(203)의 캐리어 농도는 대략 2 ×1017cm-3이고 층두께는 대략 1.8㎛이었다.
광검출 소자용 적층구조(21)은 활성층(203)의 표면상의 중심부를 원형으로 에치하는 플라즈마 에칭을 받게된다. 이 에칭은 대략 120㎛의 직경을 갖는 원형여역상에 수행되고 에칭의 깊이는 대략 0.1㎛이었다. 이 영역에 있어서, 직경이 대략 100㎛이고 티타늄(Ti)/백금(Pt)/금(Au)의 3층구조를 포함하는 쇼트키 전극(204)이형성되었다. 쇼트키전극(204)의 외주에 있어서, 금-게르마늄 합금(Au·Ge)/니켈(Ni)/금(Au)의 3층구조를 포함하는 환형 저항전극(205)이 배치되어 광검출소자(20)를 구성하였다. 환형전극(205)은 쇼트키 전극(204)의 중앙에 중심된 원에 형성되었고, 직경은 대략 220㎛이었다.
제4 실시예에 있어서, BP황성층(203)은 기저층으로서 저온 버퍼층(202)을 사용하여 적층되었고, 따라서, 활성층(203)이 품질이 우수한 결정층으로 되었다. 그 결과, 저항전극(205)과 쇼트키 전극(204) 사이에 -2V의 역방향전압을 인가할 때의 암전류가 대략 1 ×10-8A/Cm2으로 감소되었다. 컷-오프 파장은 대략 400nm이었다. 따라서, 본 발명에 따르면, 암전류 특성이 뛰어난 광검출 소자가 제공된다.
본 발명에 의하면, 화합물 반도체 소자는 종래에는 알려지지 않은 2.8eV∼3.4eV의 밴드갭을 실온에서 갖는 인화붕소(BP)나 BP결정을 갖는 혼합결정을 형성함으로써 얻어지는 BP계 혼합결정을 사용하여 형성되어, 넓은 밴드갭에 의해 고온에서 작동가능하고 높은 파괴전압을 갖는 반도체 소자를 구성할 수 있다. 특히, 이온결합특성이 작은 섬아연광 결정형 BP 또는 BP계 혼합결정이 그 넓은 대역갭에데 불구하고 사용되기 때문에, 홀 농도가 높은 p형 전도층이 간단하고 용이하게 형성되어, 기능층으로서 낮은 저항의 p형 반도체층을 사용하는 반도체 소자를 간단하고 쉽게 제공할 수 있다.
본 발명의 BP 함유 반도체층 또는 BP계 혼합결정을 사용하는 pn접합형 다이오드로부터, 일반적인 정류특성을 나타내고 높은 파괴전압을 갖는 다이오드가 얻어진다. 본 발명의 BP 함유 반도체층 또는 BP계 혼합결정 함유 반도체층을 사용하는 LED로부터 발광강도가 높은 청색-발광소자가 얻어진다. 본 발명의 BP 함유 반도체층 또는 BP 혼합결정 함유 반도체층을 사용하는 광검출장치로부터, 암류특성이 뛰어나고 거의 좌외선 밴드에서 적합하게 사용할 수 있는 광검출 소자가 얻어진다.
본 발명의 BP 함유 반도체층 또는 BP계 혼합결정을 사용하는 TEGFET로부터, 높은 전자이동성을 구현할 수 있는 필드 이펙트 트랜지스터가 얻어진다. 본 발명의 BP 함유 반도체층 또는 BP계 혼합결정을 사용하는 HBT로부터, DC 증폭패거가 높고 안정적인 HBT가 얻어진다. 본 발명의 BP 함유 반도체층 또는 BP계 혼합결정을 사용하는 홀소자로부터, 내열성이 우수하고 감도가 높은 홀소자가 얻어진다.
밴드갭이 넓은 BP 또는 BP계 혼합결정층을 형성하는 본 발명의 방법에 의하면, 종래에서는 볼 수 없듯이, 실온에서 2.8eV∼3.4eV의 높은 밴드갭을 갖는 인화붕소(BP) 또는 BP계 혼합결정층을 안정적으로 형성할 수 있다. 이는 다른 반도체와의 각종 이질접합 구조의 형성을 가능하게 해주는 효과가 있다. 예컨대, 본 발명에서 설명된 밴드갭을 갖는 BP로부터, 인화갈륨질화물(GaNP 혼합결정)상에 베리어 효과를 부여하는, 대략 2eV의 밴드갭을 갖는 종래의 BP에서는 형성할 수 없었던, 이질접합 구조를 형성할 수 있다. 격자부조화를 완하할 수 있는 버퍼층상에, 결성정이 우수한 BP층 또는 BP계 혼합결정층을 형성할 수 있다. 따라서, 본 발명의 형성방법에 따르면, 결성성이 우수한 BP층 또는 BP계 혼합결정을 함유하는 적층구조는 차례대로 형성될 수 있고, 특성이 우수한 화합물 반도체를 제공할 수 있다.
상술한 바와 같이, 본 발명을 산업에 이용할 수 있다.

Claims (11)

  1. 실온에서 2.8eV∼3.4eV의 밴드갭을 갖는 인화붕소(BP)를 함유하는 것을 특징으로 하는 반도체층.
  2. 실온에서 2.8eV∼3.4eV의 밴드갭을 갖는 인화붕소를 함유하고, 식 BαAlβGaγIn1- α- β- γPδAsεN1- δ- ε( 0 <α= 1, 0 = β< 1, 0 = γ< 1, 0 < α+ β+ γ= 1, 0 < δ= 1, 0 = ε< 1, 0 < δ+ ε= 1)으로 표기되는 인화붕소계 혼합결정을 포함하는 것을 특징으로 하는 반도체층.
  3. 제1항 또는 제2항에 따른 반도체층의 제조방법으로서, 750℃를 초과하고 1200℃ 이하의 온도에서 금속-유기 화학 증착법(MOCVD 법)에 의해, 15∼60의, 붕소(B)를 포함하는 3족 원소원의 총 공급량에 대한 인(P)을 포함하는 5족 원소원의 총급량의 비율과, 2nm/min∼30nm/min의 반도체층 성장속도로 반도체층을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체층의 제조방법.
  4. 제3항에 있어서, 인화붕소 또는 대부분이 비결정으로 되어 있는 인화붕소계 혼합결정으로 구성된 버퍼층을 250℃∼750℃의 온도에서 MOCVD법에 의해 결정기판상에 형성하는 단계 및 버퍼층상에 반도체층을 성장시키는 단계를 포함하는 것을특징으로 하는 반도체층 제조방법.
  5. 결정기판 및 제1항에 따른 반도체층을 포함하는 반도체 소자로서, 상기 반도체층이 결정기판상에 적층되어 있는 것을 특징으로 하는 반도체 소자.
  6. 결정기판 및 제2항에 따른 반도체층을 포함하는 반도체 소자로서, 상기 반도체층이 결정기판상에 적층되어 있는 것을 특징으로 하는 반도체 소자.
  7. 기판, 제1항에 따른 제1반도체층, 및 상기 제1반도체층의 밴드갭과 다른 밴드갭을 갖는 제2반도체층을 포함하는 반도체 소자로서, 상기 제1반도체층 및 제2반도체층이 이질접합을 형성하는 것을 특징으로 하는 반도체 소자.
  8. 기판, 제2항에 따른 제1반도체층, 및 상기 제1반도체층의 밴드갭과 다른 밴드갭을 갖는 제2반도체층을 포함하는 반도체 소자로서, 상기 제1반도체층 및 제2반도체층이 이질접합을 형성하는 것을 특징으로 하는 반도체 소자.
  9. 제7항에 있어서, 상기 제1반도체층 및 상기 제2반도체층이 격자조화되는 것을 특징으로 하는 반도체 소자.
  10. 제8항에 있어서, 상기 제1반도체층 및 상기 제2반도체층이 격자조화되는 것을 특징으로 하는 반도체 소자.
  11. 제5항 내지 제10항 중 어느 한 항에 있어서, pn접합구조를 갖는 것을 특징으로 하는 반도체 소자.
KR1020037001053A 2001-05-28 2002-05-23 반도체 소자, 반도체층 및 그 제조방법 KR100583243B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JPJP-P-2001-00158282 2001-05-28
JP2001158282A JP4431290B2 (ja) 2001-05-28 2001-05-28 半導体素子および半導体層
US30042501P 2001-06-26 2001-06-26
US60/300,425 2001-06-26
PCT/JP2002/005007 WO2002097861A2 (en) 2001-05-28 2002-05-23 Semiconductor device, semiconductor layer and production method thereof

Publications (2)

Publication Number Publication Date
KR20030019609A true KR20030019609A (ko) 2003-03-06
KR100583243B1 KR100583243B1 (ko) 2006-05-25

Family

ID=26615771

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020037001053A KR100583243B1 (ko) 2001-05-28 2002-05-23 반도체 소자, 반도체층 및 그 제조방법

Country Status (6)

Country Link
US (2) US7315050B2 (ko)
EP (1) EP1393352B1 (ko)
KR (1) KR100583243B1 (ko)
CN (1) CN1214467C (ko)
AU (1) AU2002302968A1 (ko)
WO (1) WO2002097861A2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100944889B1 (ko) * 2005-06-29 2010-03-03 유니버시티 오브 휴스턴 이온 빔 주입에 의해 형성된 나노로드 어레이

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6730987B2 (en) * 2001-09-10 2004-05-04 Showa Denko K.K. Compound semiconductor device, production method thereof, light-emitting device and transistor
EP1470592B1 (en) * 2002-01-28 2010-09-22 Showa Denko K.K. Boron phosphide based semiconductor device
US6730941B2 (en) 2002-01-30 2004-05-04 Showa Denko Kabushiki Kaisha Boron phosphide-based semiconductor light-emitting device, production method thereof, and light-emitting diode
TWI273724B (en) * 2002-11-18 2007-02-11 Showa Denko Kk Boron phosphide-based semiconductor light-emitting device, production method thereof and light-emitting diode
AU2003288550A1 (en) * 2002-12-02 2004-06-23 Showa Denko K.K. Boron phosphide-based compound semiconductor device, production method thereof and light-emitting diode
JP4134715B2 (ja) * 2002-12-19 2008-08-20 住友電気工業株式会社 バイポーラトランジスタ
US7365366B2 (en) * 2003-01-06 2008-04-29 Showa Denka K.K. Boron phosphide-based semiconductor light-emitting device and production method thereof
US7498612B2 (en) * 2003-10-31 2009-03-03 Showa Denko K.K. Compound semiconductor light-emitting device having pn-junction type hetero structure and forming method thereof
WO2005049898A1 (ja) * 2003-11-18 2005-06-02 National Institute For Materials Science 遠紫外高輝度発光する高純度六方晶窒化ホウ素単結晶とその製造方法ならびに前記単結晶からなる遠紫外高輝度発光素子とこの素子を使用した固体レ－ザ、および固体発光装置
KR100802451B1 (ko) * 2004-03-05 2008-02-13 쇼와 덴코 가부시키가이샤 인화 붕소계 반도체 발광 소자
KR100818457B1 (ko) * 2004-03-15 2008-04-02 쇼와 덴코 가부시키가이샤 화합물 반도체 발광 다이오드
WO2005096355A1 (en) 2004-03-30 2005-10-13 Showa Denko K.K Compound semiconductor device, production method of compound semiconductor device and diode
TWI296160B (en) * 2004-05-06 2008-04-21 Showa Denko Kk Pn junction-type compound semiconductor light emitting diode
CN100433372C (zh) * 2005-04-15 2008-11-12 香港理工大学 一种紫外线检测装置
KR20080045673A (ko) * 2005-06-29 2008-05-23 유니버시티 오브 휴스턴 능동적인 핵 물질 검출을 위한 소형 중성자 발생기
WO2010052810A1 (ja) * 2008-11-06 2010-05-14 パナソニック株式会社 窒化物系半導体素子およびその製造方法
JP5234022B2 (ja) * 2009-07-15 2013-07-10 住友電気工業株式会社 窒化物系半導体発光素子
US20110163298A1 (en) * 2010-01-04 2011-07-07 Chien-Min Sung Graphene and Hexagonal Boron Nitride Devices
DE102011002236A1 (de) * 2011-04-21 2012-10-25 Dritte Patentportfolio Beteiligungsgesellschaft Mbh & Co.Kg Verfahren zur Herstellung einer polykristallinen Schicht
GB201210151D0 (en) * 2012-06-08 2012-07-25 Wfs Technologies Ltd Antenna system
US9376332B2 (en) * 2013-03-15 2016-06-28 Nitto Denko Corporation Multivalence photocatalytic semiconductor elements
JP6197344B2 (ja) * 2013-04-18 2017-09-20 住友電気工業株式会社 半導体装置
CN113526476A (zh) * 2020-04-15 2021-10-22 四川大学 一种高温半导体材料磷化硼（bp）的高压高温法制备

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54127292A (en) 1978-03-27 1979-10-03 Asahi Chemical Ind Magnetic sensitive element and method of fabricating same
US4296424A (en) 1978-03-27 1981-10-20 Asahi Kasei Kogyo Kabushiki Kaisha Compound semiconductor device having a semiconductor-converted conductive region
JP2809690B2 (ja) 1989-01-13 1998-10-15 株式会社東芝 化合物半導体材料とこれを用いた半導体素子およびその製造方法
US5076860A (en) * 1989-01-13 1991-12-31 Kabushiki Kaisha Toshiba Algan compound semiconductor material
JPH10247760A (ja) 1989-01-13 1998-09-14 Toshiba Corp 青色半導体発光素子
JPH10247761A (ja) 1989-01-13 1998-09-14 Toshiba Corp 青色半導体発光素子
JP2809691B2 (ja) 1989-04-28 1998-10-15 株式会社東芝 半導体レーザ
JP2809692B2 (ja) * 1989-04-28 1998-10-15 株式会社東芝 半導体発光素子およびその製造方法
JP2774580B2 (ja) * 1989-06-30 1998-07-09 株式会社東芝 電界効果トランジスタ
JP2768742B2 (ja) 1989-06-30 1998-06-25 株式会社東芝 バイポーラトランジスタ
JP3062510B2 (ja) * 1990-12-07 2000-07-10 日本電信電話株式会社 半導体光素子
JP2976352B2 (ja) * 1991-01-10 1999-11-10 富士通株式会社 可視光半導体レーザ
JPH05291277A (ja) 1992-04-08 1993-11-05 Sumitomo Electric Ind Ltd 半導体装置及びその製造方法
JP3339508B2 (ja) 1992-03-24 2002-10-28 住友電気工業株式会社 半導体装置
DE69319360T2 (de) 1992-03-24 1998-12-17 Sumitomo Electric Industries, Ltd., Osaka Heteroübergang-Bipolartransistor mit Siliziumkarbid
JPH05275440A (ja) 1992-03-24 1993-10-22 Sumitomo Electric Ind Ltd 半導体装置及びその製造方法
JPH05291278A (ja) 1992-04-08 1993-11-05 Sumitomo Electric Ind Ltd 半導体装置及びその製造方法
US6069021A (en) 1997-05-14 2000-05-30 Showa Denko K.K. Method of growing group III nitride semiconductor crystal layer and semiconductor device incorporating group III nitride semiconductor crystal layer
JP3767660B2 (ja) 1998-03-17 2006-04-19 昭和電工株式会社 積層構造体及びそれを用いた化合物半導体デバイス
JP3293583B2 (ja) 1999-02-16 2002-06-17 昭和電工株式会社 Ｉｉｉ族窒化物半導体結晶層の成長方法およびｉｉｉ族窒化物半導体結晶層を具備する半導体装置
US6194744B1 (en) * 1998-03-17 2001-02-27 Showa Denko Kabushiki Kaisha Method of growing group III nitride semiconductor crystal layer and semiconductor device incorporating group III nitride semiconductor crystal layer
JP3496521B2 (ja) 1998-06-15 2004-02-16 昭和電工株式会社 Ｉｉｉ族窒化物半導体素子
JP4238385B2 (ja) 1998-08-06 2009-03-18 昭和電工株式会社 化合物半導体素子およびその製造方法
JP2000101129A (ja) 1998-09-18 2000-04-07 Mitsubishi Cable Ind Ltd 光検出方法及びそのためのＧａＮ系半導体受光素子
US6734515B1 (en) 1998-09-18 2004-05-11 Mitsubishi Cable Industries, Ltd. Semiconductor light receiving element
JP3373794B2 (ja) 1998-09-18 2003-02-04 三菱電線工業株式会社 半導体受光素子
US6541799B2 (en) * 2001-02-20 2003-04-01 Showa Denko K.K. Group-III nitride semiconductor light-emitting diode
US6730941B2 (en) * 2002-01-30 2004-05-04 Showa Denko Kabushiki Kaisha Boron phosphide-based semiconductor light-emitting device, production method thereof, and light-emitting diode

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100944889B1 (ko) * 2005-06-29 2010-03-03 유니버시티 오브 휴스턴 이온 빔 주입에 의해 형성된 나노로드 어레이

Also Published As

Publication number Publication date
US7622398B2 (en) 2009-11-24
EP1393352A4 (en) 2009-05-06
US7315050B2 (en) 2008-01-01
US20030234400A1 (en) 2003-12-25
KR100583243B1 (ko) 2006-05-25
EP1393352B1 (en) 2012-08-01
CN1460296A (zh) 2003-12-03
US20070259510A1 (en) 2007-11-08
WO2002097861A3 (en) 2003-07-24
WO2002097861A2 (en) 2002-12-05
AU2002302968A1 (en) 2002-12-09
EP1393352A2 (en) 2004-03-03
CN1214467C (zh) 2005-08-10

Similar Documents

Publication Publication Date Title
KR100583243B1 (ko) 반도체 소자, 반도체층 및 그 제조방법
US6797990B2 (en) Boron phosphide-based semiconductor device and production method thereof
US6531716B2 (en) Group-III nitride semiconductor light-emitting device and manufacturing method for the same
US6730987B2 (en) Compound semiconductor device, production method thereof, light-emitting device and transistor
JP2000349336A (ja) Ｉｉｉ族窒化物半導体発光素子
US6774402B2 (en) Pn-juction type compound semiconductor light-emitting device, production method thereof and white light-emitting diode
JP4431290B2 (ja) 半導体素子および半導体層
US7732832B2 (en) Compound semiconductor light-emitting device including p-type undoped boron-phosphide-based semiconductor layer joined to thin-film layer composed of an undoped hexagonal group III nitride semiconductor
JP4799769B2 (ja) ＧａＰ系発光ダイオード
JP2002246643A (ja) Ｉｉｉ族窒化物半導体発光素子およびその製造方法
US7573075B2 (en) Compound semiconductor device, production method of compound semiconductor device and diode
JP4680431B2 (ja) リン化硼素系半導体素子及びその製造方法
JP3557571B2 (ja) 発光素子用積層構造体、発光素子、ランプ及び光源
KR20050092365A (ko) 인화붕소 기재 화합물 반도체 소자, 이의 제조 방법 및발광 다이오드
JP4809669B2 (ja) 積層構造体、その形成方法および半導体素子
JP3736401B2 (ja) 化合物半導体素子、その製造方法、発光素子、ランプおよび光源
JP3698081B2 (ja) 化合物半導体素子、その製造方法、発光素子及びランプ
JP2002305322A (ja) Ｉｉｉ族窒化物半導体発光素子およびその製造方法
JP4864435B2 (ja) 化合物半導体積層構造体、化合物半導体素子およびランプ
TWI230405B (en) Composite semiconductor elements, manufacturing method thereof, light emitting elements, and transistors
JPS63233576A (ja) ｐｎ接合型発光素子

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E902 Notification of reason for refusal
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120423

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee