[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR20020075627A - 에너지 회수회로의 제어장치 및 방법 - Google Patents

에너지 회수회로의 제어장치 및 방법 Download PDF

Info

Publication number
KR20020075627A
KR20020075627A KR1020010015749A KR20010015749A KR20020075627A KR 20020075627 A KR20020075627 A KR 20020075627A KR 1020010015749 A KR1020010015749 A KR 1020010015749A KR 20010015749 A KR20010015749 A KR 20010015749A KR 20020075627 A KR20020075627 A KR 20020075627A
Authority
KR
South Korea
Prior art keywords
voltage
panel
inductor
switch
switch element
Prior art date
Application number
KR1020010015749A
Other languages
English (en)
Inventor
최정필
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020010015749A priority Critical patent/KR20020075627A/ko
Publication of KR20020075627A publication Critical patent/KR20020075627A/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • G09G3/2965—Driving circuits for producing the waveforms applied to the driving electrodes using inductors for energy recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/041—Temperature compensation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G09G2330/023—Power management, e.g. power saving using energy recovery or conservation

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)

Abstract

본 발명은 서스테인 전압을 최적의 공진점에 공급하도록 에너지 회수회로를 제어하도록 한 에너지 회수회로의 제어장치 및 방법에 관한 것이다.
이 에너지 회수회로의 제어장치는 인덕터의 양단 전압을 비교하기 위한 비교수단과, 비교수단으로부터 출력되는 출력신호의 극성 변화에 응답하여 스위치 소자를 제어하기 스위치 제어수단을 구비한다.

Description

에너지 회수회로의 제어장치 및 방법{Apparatus and Method of Controlling Energy Recovering Circuit}
본 발명은 플라즈마 디스플레이 패널(Plasma Display Panel : 이하 "PDP"라 함)의 에너지 회수장치에 관한 것으로, 특히 서스테인 전압을 최적의 공진점에 공급하도록 에너지 회수회로를 제어하도록 한 에너지 회수회로의 제어장치 및 방법에 관한 것이다.
플라즈마 디스플레이 패널(Plasma Display Panel : 이하 "PDP"라 함)은 He+Xe 또는 Ne+Xe 가스의 방전시 발생하는 147nm의 자외선에 의해 형광체를 발광시킴으로써 문자 또는 그래픽을 포함한 화상을 표시하게 된다. 이러한 PDP는 박막화와 대형화가 용이할 뿐만 아니라 최근의 기술 개발에 힘입어 크게 향상된 화질을 제공한다. 특히, 3전극 교류 면방전형 PDP는 방전시 표면에 축적된 벽전하를 이용하여 방전에 필요한 전압을 낮추게 되며, 방전에 의해 발생되는 스퍼터링으로부터전극들을 보호하기 때문에 저전압 구동과 장수명의 장점을 가진다.
도 1을 참조하면, 3전극 교류 면방전형 PDP는 의 방전셀은 상부기판(10) 상에 형성되어진 주사/서스테인 전극(30Y) 및 공통 서스테인 전극(30Z)과, 하부기판(18) 상에 형성되어진 어드레스전극(20X)을 구비한다.
주사/서스테인 전극(30Y)과 공통 서스테인 전극(30Z) 각각은 투명전극(12Y,12Z)과, 투명전극(12Y,12Z)의 선폭보다 작은 선폭을 가지며 투명전극의 일측 가장자리에 형성되는 금속버스전극(13Y,13Z)을 포함한다. 투명전극(12Y,12Z)은 통상 인듐틴옥사이드(Indium-Tin-Oxide : ITO)로 상부기판(10) 상에 형성된다. 금속버스전극(13Y,13Z)은 통상 크롬(Cr) 등의 금속으로 투명전극(12Y,12Z) 상에 형성되어 저항이 높은 투명전극(12Y,12Z)에 의한 전압강하를 줄이는 역할을 한다. 주사/서스테인 전극(30Y)과 공통 서스테인 전극(30Z)이 형성된 상부기판(10)에는 상부 유전체층(14)과 보호막(16)이 적층된다. 상부 유전체층(14)에는 플라즈마 방전시 발생된 벽전하가 축적된다. 보호막(16)은 플라즈마 방전시 발생된 스퍼터링으로부터 상부 유전체층(14)을 보호하고 2차 전자의 방출 효율을 높이게 된다. 보호막(16)으로는 통상 산화마그네슘(MgO)이 이용된다. 어드레스전극(20X)은 주사/서스테인 전극(30Y) 및 공통 서스테인 전극(30Z)과 교차되는 방향으로 형성된다. 어드레스전극(20X)이 형성된 하부기판(18) 상에는 하부 유전체층(22)과 격벽(24)이 형성된다. 하부 유전체층(22)과 격벽(24)의 표면에는 형광체층(26)이 형성된다. 격벽(24)은 어드레스전극(20X)과 나란하게 형성되어 방전셀을 물리적으로 구분하며, 방전에 의해 생성된 자외선과 가시광이 인접한 방전셀에 누설되는 것을 방지한다. 형광체층(26)은 플라즈마 방전시 발생된 자외선에 의해 여기·발광되어 적색, 녹색 또는 청색 중 어느 하나의 가시광선을 발생하게 된다. 상/하부기판(10,18)과 격벽(24) 사이에 마련된 방전셀의 방전공간에는 방전을 위한 He+Xe 또는 Ne+Xe 등의 불활성 혼합가스가 주입된다.
이러한 3전극 교류 면방전형 PDP는 화상의 계조(Gray Level)를 구현하기 위하여 한 프레임을 발광횟수가 다른 여러 서브필드로 나누어 구동하고 있다. 각 서브필드는 다시 방전을 균일하게 일으키기 위한 리셋 기간, 방전셀을 선택하기 위한 어드레스 기간 및 방전횟수에 따라 계조를 구현하는 서스테인 기간으로 나뉘어진다. 256 계조로 화상을 표시하고자 하는 경우에 1/60 초에 해당하는 프레임 기간(16.67ms)은 도 2와 같이 8개의 서브필드들(SF1내지SF8)로 나누어지게 된다. 8개의 서브 필드들(SF1내지SF8) 각각은 리셋기간, 어드레스 기간 및 서스테인 기간으로 다시 나누어지게 된다. 각 서브필드의 리셋기간 및 어드레스 기간은 각 서브필드마다 동일한 반면에, 서스테인 기간 및 그 방전횟수는 각 서브필드에서 2n(단, n=0,1,2,3,4,5,6,7)의 비율로 증가된다. 이와 같이 각 서브필드에서 서스테인 기간이 달라지게 되므로 화상의 계조를 구현할 수 있게 된다.
한편, PDP는 전극간의 방전을 이용하여 화상 또는 영상을 표시하기 때문에 소비전력이 큰 단점이 있다. 이러한 소비전력을 줄이기 위해서는 PDP의 발광효율을 높임과 아울러 방전에 직접 관련 없이 구동과정에서 발생되는 불필요한 에너지소모를 최소화하여야 한다. 즉, PDP는 전극을 유전체로 도포하여 유전체 표면에서 일어나는 표면 방전을 이용하고 있다. 수 만개의 셀을 유지방전시키기 위하여 서스테인 펄스는 그 전압이 수백 V 정도이며, 그 주파수는 수백 KHz 이상이다. 이러한 서스테인 펄스가 셀 내에 인가되면 높은 정전용량의 충/방전이 일어나게 된다. PDP의 용량성 부하만으로는 에너지 소모가 없지만, 직류전원을 이용하여 서스테인 펄스를 발생하면 많은 에너지 손실이 발생된다. 특히, 방전시 셀 내에서 과도한 전류가 흐르게 되면 에너지 손실이 커지게 된다. 이 에너지 손실은 PDP의 소비전력을 크게할 뿐만 아니라 반도체소자로 제조되는 스위칭소자들의 온도상승을 초래하여 전압/전류, 스위칭 특성 등을 악화시키게 되고, 최악의 경우에는 스위칭소자를 파괴시킬 수도 있다. 이렇게 패널 내에서 불필요하게 발생되는 에너지를 회수하기 위하여, PDP의 구동회로에는 에너지 회수회로가 포함된다.
도 2를 참조하면, 종래의 에너지 회수회로는 인덕터(L)와 외부 캐패시터(Css) 사이에 병렬 접속된 제1 및 제2 스위치(S1,S2)와, 패널 캐패시터(Cp)에 서스테인 전압(Vcc)을 공급하기 위한 제3 스위치(S3)와, 패널 캐패시터(Cp)에 기저전압(GND)을 공급하기 위한 제4 스위치(S4)를 구비한다. 제1 및 제2 스위치(S1,S2) 사이에는 역전류를 제한하기 위한 제1 및 제2 다이오드(D1,D2)가 접속된다. 패널 캐패시터(Cp)는 패널의 정전용량값을 나타낸다. 외부 캐패시터(Css)에는 Vcc/2 만큼의 전압이 충전된다.
도 2에 도시된 에너지 회수회로의 동작을 도 3을 결부하여 설명하면 다음과 같다. 에너지 회수회로의 동작은 제1 내지 제4 스테이트(Stt1내지Stt4)의 네 상태로 동작한다. 도 3에 있어서, Vp는 패널 캐패시터(Cp)에 충/방전되는 전압을 의미하며 IL은 인덕터(L)에 충/방전되는 전류를 의미한다.
도 3을 참조하면, 제1 스테이트(Stt1)에 제1 스위치(S1)가 턴-온(Turn-on)된다. 그러면 외부 캐패시터(Css)에 저장된 전압은 제1 스위치(S1)와 제1 다이오드(D1)를 경유하여 인덕터(L)에 공급된다. 인덕터(L)와 패널 캐패시터(Cp)는 직렬 LC 공진회로를 구성하게 된다. LC 공진파형의 공진 주파수는 패널 캐패시터(Cp)의 캐패시턴스(Capacitance)와 인덕터(L)의 인덕턴스(Inductance)에 의해 결정된다. 인덕터(L)의 전류(IL)는 제1 스테이트(Stt1)의 기간 동안, 외부 캐패시터(Css)로부터의 전압에 의해 상승된 후에 패널로부터의 역기전력에 의해 하강하게 된다.
제2 스테이트(Stt2)에서, 제3 스위치(S3)는 턴-온된다. 그러면 서스테인 전압(Vcc)이 제3 스위치(S3)를 경유하여 패널 캐패시터(Cp)에 공급되어 제2 스테이트(Stt2) 동안에 패널 캐패시터(Cp)의 전압은 서스테인 전압레벨(Vcc)을 유지하게 된다.
제3 스테이트(Stt3)에서, 제3 스위치(S3)는 턴-오프되고 제2 스위치(S2)는 턴-온된다. 그러면 패널 캐패시터(Cp)의 전압이 인덕터(L), 제2 다이오드 및 제2 스위치(S2)를 경유하여 방전된다. 이렇게 패널로부터 방전되는 전압은 외부 캐패시터(Css)에 충전된다. 즉, 패널로부터의 무효전력이 외부 캐패시터(Css)에 회수된다. 이 기간에, 인덕터(L)의 전류(IL)는 패널 캐패시터(Cp)로부터 방전되는 전압의 하강구간에 패널 캐패시터(Cp)로부터 방전되는 전압에 의해 상승한 후에 역기전력에 의해 하강하게 된다.
제4 스테이트(Stt4)에서, 제2 스위치(S2)는 턴-오프되고, 제4 스위치(S4)는 턴-온된다. 그러면 패널 캐패시터(Cp)의 전압은 기저전압(GND)을 유지하게 된다.
이와 같은 종래의 에너지 회수회로는 각 스테이트(Stt1 내지 Stt4)의 구동시간이 고정되어 있다. 이렇게 고정되는 각 스테이트(Stt1 내지 Stt4)의 구동시간에 의해 종래의 에너지 회수회로는 불필요한 전력손실이 유발될 뿐만 아니라 전자기적간섭(EMI)도 발생하는 문제점이 있다. 이를 도 4를 결부하여 상세히 설명하면 다음과 같다.
도 4a를 참조하면, 에너지 회수회로는 서스테인 전압(Vcc)은 제1 스테이트(Stt1)가 종료되고 제2 스테이트(Stt2)가 개시되는 LC 공진파형의 공진점(t1)에 서스테인 전압(Vcc)이 동기되어 공급될 때 소비전력이 최소가 된다.
그런데 PDP의 구동방법은 전술한 바와 같이 한 프레임이 다수의 서브필드들로 나누어 구동되기 때문에 각 데이터의 계조값 차이에 따라 켜지는 셀과 꺼지는 셀의 개수가 각 서브필드에서 다르게 된다. 이렇게 패널의 온/오프(on/off) 셀에 따라 혹은 표시되는 화상 데이터의 휘도 등에 따라 패널 캐패시터(Cp)의 캐패시턴스가 달라지게 되면, LC 공진파형의 공진 주파수가 달라지게 된다. 그 결과, LC 공진파형의 공진점(t1)이 이상적인 시점(t1)보다 더 빨라지거나 늦어질 수 있다.
LC 공진파형의 공진점이 도 4b와 같이 이상적인 시점(t1) 즉, 서스테인 전압의 공급시점보다 더 빨라지게 되면 공진점과 서스테인전압의 공급시점 사이에 시간적인 편차가 발생하게 된다. 그러면, 종래의 에너지 회수회로는 Δv 만큼의 소비전력이 증가되게 되고 서스테인전압의 공급시점(t1)에서 고주파성분으로 작용하는 피크전압이 발생되므로 전자기적 간섭(EMI)이 발생된다.
이와 반대로, LC 공진파형의 공진점이 도 4c와 같이 이상적인 시점(t1) 즉, 서스테인 전압의 공급시점보다 더 빨라지게 되면 공진점과 서스테인전압의 공급시점 사이에 시간적인 편차가 발생하게 된다. 그러면, 종래의 에너지 회수회로는 Δv' 만큼의 소비전력이 증가되게 되고 서스테인전압의 공급시점(t1)에서 고주파성분으로 작용하는 피크전압이 발생되므로 전자기적 간섭(EMI)이 발생된다.
따라서, 본 발명의 목적은 서스테인 전압을 최적의 공진점에 공급하도록 에너지 회수회로를 제어하도록 한 에너지 회수회로의 제어장치 및 방법을 제공함에 있다.
도 1은 통상의 3전극 교류 면방전형 플라즈마 디스플레이 패널을 나타내는 사시도.
도 2는 종래의 에너지 회수회로를 나타내는 회로도.
도 3은 도 2에 도시된 인덕터의 전류변화와 패널 캐패시터의 전압변화를 나타내는 파형도.
도 4a 내지 도 4c는 도 2에 도시된 에너지 회수회로의 공진점과 외부 전압의 공급시점 간의 관계를 나타내는 파형도.
도 5는 본 발명의 제1 실시예에 따른 에너지 회수회로의 제어장치를 나타내는 회로도.
도 6은 도 5에 도시된 인덕터의 양단 전압과 전류 변화를 나타내는 파형도.
도 7은 본 발명의 제2 실시예에 따른 에너지 회수회로의 제어장치를 나타내는 회로도.
< 도면의 주요 부분에 대한 부호의 설명 >
10 : 상부기판 12Y,12Z : 투명전극
13Y,13Z : 금속버스전극 14,22 : 유전체층
16 : 보호막 18 : 하부기판
20X : 어드레스전극 24 : 격벽
26 : 형광체층 40 : 비교기
42 : 스위치 제어부
상기 목적들을 달성하기 위하여, 본 발명에 따른 에너지 회수회로의 제어장치는 인덕터의 양단 전압을 비교하기 위한 비교수단과, 비교수단으로부터 출력되는 출력신호의 극성 변화에 응답하여 스위치 소자를 제어하기 스위치 제어수단을 구비한다.
상기 에너지 회수회로의 제어장치는 인덕터의 양단 전압을 강하시키기 위한전압강하수단을 더 구비한다.
본 발명에 따른 에너지 회수회로의 제어방법은 인덕터의 양단 전압을 비교하여 양단 전압의 극성 변화를 검출하는 단계와, 양단 전압의 극성 변화에 응답하여 스위치 소자를 제어하는 단계를 포함한다.
상기 목적들 외에 본 발명의 다른 목적 및 특징들은 첨부한 도면들을 참조한 실시예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.
이하, 도 5 내지 도 7을 참조하여 본 발명의 바람직한 실시예에 대하여 설명하기로 한다.
도 5를 참조하면, 본 발명에 따른 에너지 회수회로의 제어장치는 외부 캐패시터(Css)와 인덕터(L) 사이에 병렬 접속된 제1 및 제2 스위치(S11,S12)와, 패널 캐패시터(Cp)에 서스테인 전압(Vcc)을 공급하기 위한 제3 스위치(S13)와, 패널 캐패시터(Cp)에 기저전압(GND)을 공급하기 위한 제4 스위치(S14)와, 인덕터(L)의 양단전압을 비교하기 위한 비교기(40)와, 비교기(40)의 출력신호에 응답하여 제3 및 제4 스위치(S13,S14)를 제어하기 위한 스위치 제어부(42)를 구비한다. 외부 캐패시터(Css)에는 Vcc/2 만큼의 전압을 충전되어 있다. 제1 및 제2 스위치(S11,S12) 사이에는 역전류를 제한하기 위한 제1 및 제2 다이오드(D1,D2)가 접속된다.
인덕터(L)는 패널 캐패시터(Cp)와 함께 LC 공진회로를 구성한다. 이 인덕터(L)의 양단(La,Lb) 중 a 노드(La)는 비교기(40)의 반전단자에 접속되며, b 노드(Lb)는 비반전단자에 접속된다.
제1 및 제2 스위치(S11,S12)는 외부 캐패시터(Css)의 전압을 이용하여 패널캐패시터(Cp)의 전압을 충전하기 위한 전류패스와 패널 캐패시터(Cp)로부터 회수되는 전압을 외부 캐패시터(Css)에 충전하기 위한 전류패스를 절환하는 역할을 한다.
제3 및 제4 스위치(S13,S14)는 패널 캐패시터(Cp)에 외부로부터의 서스테인전압(Vcc)과 기저전압(GND)을 공급하기 위한 전류패스를 스위치 제어부(42)의 제어에 의해 절환하는 역할을 한다.
비교기(40)는 인덕터(L)의 양단(La,Lb)의 전압을 비교하여 인덕터(L)의 양단에 인가되는 전압의 극성을 검출하여 그 극성을 나타내는 신호(Q)를 스위치 제어부(42)에 공급하게 된다.
스위치 제어부(42)는 비교기(40)의 출력신호(Q)의 극성이 반전될 때 제3 및 제4 스위치(S13,S14)를 개폐시키는 역할을 한다. 이 스위치 제어부(42)의 제어에 의해, 제3 스위치(S13)는 LC 공진파형의 공진점에 적응적으로 동기되어 서스테인전압(Vcc)을 패널 캐패시터(Cp)에 공급하며, 제4 스위치(S14)는 패널 캐패시터(Cp)의 방전 완료시점에 적응적으로 동기되어 기저전압(GND)을 패널 캐패시터(Cp)에 공급하게 된다.
본 발명에 따른 에너지 회수회로의 제어장치 및 방법을 도 6을 결부하여 제1 내지 제4 스테이트(Stt1내지Stt4)으로 나누어 설명하면 다음과 같다.
도 6에 있어서, Vp(VLb)는 b 노드(Lb) 상의 전압 즉, 패널 캐패시터(Cp)의 일측 전극과 등전위로 변하는 전압을 의미하며, VLa는 b 노드(Lb) 상의 전압을 의미한다.
도 6을 참조하면, 제1 스테이트(Stt1)에서 제1 스위치(S11)가 턴-온(Turn-on)된다. 그러면 외부 캐패시터(Css)에 저장된 전압은 제1 스위치(S11)와 제1 다이오드(D1)를 경유하여 인덕터(L)에 공급된다. 인덕터(L)와 패널 캐패시터(Cp)는 직렬 LC 공진회로를 구성하게 된다.
제1 스테이트(Stt1)가 개시되는 tr1 시점에서 a 노드(La) 상의 전압은 외부 캐패시터(Css)로부터의 전압에 의해 급격히 상승하여 외부 캐패시터(Css)의 충전전압(Vcc/2)까지 충전되어 기저전압(GND)을 유지하는 b 노드(Lb) 상의 전압보다 높게 된다. 이 때, 인덕터(L)의 전류는 정극성으로 급격히 상승한다. a 노드(La) 상의 전압(VLa)이 Vcc/2까지 상승한 후에 제1 스위치(S1)는 턴-오프된다. 그러면 a 노드(La) 상의 전압(VLa)은 플로팅되므로 Vcc/2의 전위를 유지하게 된다.
제1 스테이트(Stt1)의 tr2 시점에서 인덕터(L)의 전류(IL)는 b 노드(Lb) 상의 전압이 상승하면서 역기전력에 의해 하강하게 된다.
비교기(40)의 출력신호(Q)는 tr1 시점에서 tr2 시점까지의 기간 동안에 a 노드(La) 상의 전압(VLa)이 b 노드(Lb) 상의 전압보다 높기 때문에 부극성 전압으로 나타나며, tr2 시점에서 t1 시점까지의 기간 동안에 b 노드(Lb) 상의 전압(VLb)이 a 노드(La) 상의 전압(VLa)보다 높기 때문에 정극성으로 나타난다.
t1 시점에서 인덕터(L)의 전류(IL)의 극성은 정극성에서 부극성으로 반전되며 a 노드(La) 상의 전압(VLa)과 b 노드(Lb) 상의 전압(VLb)이 동일하게 된다. 따라서, 비교기(40)의 출력신호(Q)는 정극성에서 순간적으로 부극성으로 반전되어 스위치 제어부(42)에 공급된다. 스위치 제어부(42)는 비교기(40)의 출력신호(Q)의극성이 반전되는 t1 시점에서 제3 스위치(S13)를 턴-온시킨다. 이 t1 시점에서 서스테인 전압(Vcc)이 제3 스위치(S13)를 경유하여 패널 캐패시터(Cp)에 공급되어 제2 스테이트(Stt2) 동안에 패널 캐패시터(Cp)의 전압은 서스테인 전압레벨(Vcc)을 유지하게 된다.
제3 스위치(S13)가 턴-오프된 후, 제3 스테이트(Stt3)가 개시되는 tf1 시점에서 제2 스위치(S12)가 턴-온된다. 그러면 패널 캐패시터(Cp)로부터 방전되는 전압에 의해 b 노드(Lb) 상의 전압은 감소하기 시작한다. 이와 동시에, a 노드(La) 상의 전압(VLa)은 급격히 하강하여 Vcc/2까지 하강한 후에 제2 스위치(S12)의 턴-오프에 의해 Vcc/2의 전위를 유지한다.
제3 스테이트(Stt1)의 tf2 시점에서 인덕터(L)의 전류(IL)는 a 노드(Lb) 상의 전압(VLa)이 하강하면서 역기전력에 의해 부극성으로 하강하게 된다.
비교기(40)의 출력신호(Q)는 tf1 시점에서 tf2 시점까지의 기간 동안에 a 노드(La) 상의 전압(VLa)이 b 노드(Lb) 상의 전압보다 낮기 때문에 정극성 전압으로 나타나며, tf2 시점에서 t2 시점까지의 기간 동안에 b 노드(Lb) 상의 전압(VLb)이 a 노드(La) 상의 전압(VLa)보다 낮기 때문에 부극성으로 나타난다.
t2 시점에서 인덕터(L)의 전류(IL)의 극성은 부극성에서 정극성으로 반전되며 a 노드(La) 상의 전압(VLa)과 b 노드(Lb) 상의 전압(VLb)이 동일하게 된다. 따라서, 비교기(40)의 출력신호(Q)는 정극성에서 순간적으로 부극성으로 반전되어 스위치 제어부(42)에 공급된다. 스위치 제어부(42)는 비교기(40)의 출력신호(Q)의극성이 반전되는 t2 시점에서 제4 스위치(S14)를 턴-온시킨다. 이 t2 시점에서 기저전압(GND)이 패널 캐패시터(Cp)에 공급되므로 패널 캐패시터(Cp) 상의 전압(Vp)은 기저전위(GND)를 유지하게 된다.
결과적으로, 비교기(40)는 인덕터(L)의 양단 차전압의 극성반전 시점 중에 t1 시점과 t2 시점을 감지하여 이를 스위치 제어부(42)에 공급한다. 스위치 제어부(42)는 비교기(40)로부터의 출력신호(Q)의 극성반전에 응답하여 제3 스위치(Q13)를 턴-온시킴으로써 LC 공진파형의 공진점에 외부 서스테인전압(Vcc)의 공급시점을 적응적으로 동기시키게 된다. 또한, 스위치 제어부(42)는 비교기(40)로부터의 출력신호(Q)으 극성반전에 응답하여 제4 스위치(S14)를 턴-온시킴으로써 패널 캐패시터(Cp)로부터의 전압이 회수 완료되는 시점에 패널 캐패시터(Cp)에 기저전압(GND)을 공급하게 된다.
도 7은 본 발명의 제2 실시예에 따른 에너지 회수회로의 제어장치를 나타낸다.
도 7에 있어서, 도 5의 에너지 회수회로의 제어장치와 동일한 기능을 가지는 구성들에 대하여는 동일한 도면부호를 붙이고 상세한 설명은 생략하기로 한다.
도 7을 참조하면, 본 발명에 따른 에너지 회수회로의 제어장치는 인덕터(L)의 양단전압을 비교하기 위한 비교기(40)와, 인덕터(L)의 양단 전압을 강하시키기 위한 저항(Ra,Rb)와, 비교기(40)의 출력신호에 응답하여 제3 및 제4 스위치(S13,S14)를 제어하기 위한 스위치 제어부(42)를 구비한다.
비교기(40)는 저항(Ra,Rb)에 의해 전압 강하된 인덕터(L)의 양단(La,Lb)의전압을 비교하여 인덕터(L)의 양단에 인가되는 전압의 극성을 검출하여 그 극성을 나타내는 신호(Q)를 스위치 제어부(42)에 공급하게 된다. 저항(Ra,Rb)은 a 노드(La) 상의 전압(VLa)과 b 노드(Lb) 상의 전압(VLb)의 전압차가 수백 V 이상이 되기 때문에 비교기(40)가 차전압을 감지할 수 있는 범위로 인덕터(L) 양단 각각의 전압을 강하시키는 역할을 하게 된다.
스위치 제어부(42)는 비교기(40)의 출력신호(Q)의 극성이 반전될 때 제3 및 제4 스위치(S13,S14)를 제어하여 LC 공진파형의 공진점에 적응적으로 동기되어 서스테인전압(Vcc)을 패널 캐패시터(Cp)에 공급하며, 제4 스위치(S14)는 패널 캐패시터(Cp)의 방전 완료시점에 적응적으로 동기되어 기저전압(GND)을 패널 캐패시터(Cp)에 공급하게 된다.
상술한 바와 같이, 본 발명에 따른 에너지 회수회로의 제어장치 및 방법은 인덕터 양단의 전압을 비교하고 그 비교 결과에 따른 극성변화를 검출하여 패널에 공급되는 외부 서스테인전압과 기저전압의 공급시점을 제어하게 된다. 그 결과, 본 발명에 따른 에너지 회수회로의 제어장치 및 방법은 LC 공진파형의 최적 공진점에 서스테인전압과 기저전압을 공급함으로써 소비전력을 최소화하고 에너지 회수효율을 높일 수 있게 된다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여 져야만 할 것이다.

Claims (8)

  1. 패널의 정전용량과 함께 공진파형을 생성하는 인덕터와 상기 패널에 외부 전압을 공급하는 적어도 하나 이상의 스위치 소자를 포함하는 에너지 회수회로의 제어장치에 있어서,
    상기 인덕터의 양단 전압을 비교하기 위한 비교수단과,
    상기 비교수단으로부터 출력되는 출력신호의 극성 변화에 응답하여 상기 스위치 소자를 제어하기 스위치 제어수단을 구비하는 것을 특징으로 하는 에너지 회수회로의 제어장치.
  2. 제 1 항에 있어서,
    상기 인덕터의 양단 전압을 강하시키기 위한 전압강하수단을 더 구비하는 것을 특징으로 하는 에너지 회수회로의 제어장치.
  3. 제 2 항에 있어서,
    상기 전압강하수단은 상기 인덕터의 양단과 상기 비교수단의 입력단 사이에 직렬 접속된 저항인 것을 특징으로 하는 에너지 회수회로의 제어장치.
  4. 제 1 항에 있어서,
    외부의 서스테인 전압원과 상기 패널 사이에 접속되어 상기 스위치 제어수단의 제어에 의해 서스테인 전압을 상기 패널에 공급하기 위한 제1 스위치 소자와,
    기저전압원과 상기 패널 사이에 접속되어 상기 스위치 제어수단의 제어에 의해 기저전압을 상기 패널에 공급하기 위한 제2 스위치 소자를 더 구비하는 것을 특징으로 하는 에너지 회수회로의 제어장치.
  5. 제 1 항에 있어서,
    상기 패널로부터 회수되는 전압이 저장되는 외부 캐패시터와,
    상기 외부 캐패시터와 상기 인덕터 사이에 접속되어 상기 외부 캐패시터로부터 상기 패널 쪽으로 흐르는 전류패스를 절환하기 위한 제3 스위치 소자와,
    상기 외부 캐패시터와 상기 인덕터 사이에 접속되어 상기 패널로부터 상기 외부 캐패시터 쪽으로 흐르는 전류패스를 절환하기 위한 제4 스위치 소자를 더 구비하는 것을 특징으로 하는 에너지 회수회로의 제어장치.
  6. 패널의 정전용량과 함께 공진파형을 생성하는 인덕터와 상기 패널에 외부 전압을 공급하는 적어도 하나 이상의 스위치 소자를 포함하는 에너지 회수회로의 제어방법에 있어서,
    상기 인덕터의 양단 전압을 비교하여 상기 양단 전압의 극성 변화를 검출하는 단계와,
    상기 양단 전압의 극성 변화에 응답하여 상기 스위치 소자를 제어하는 단계를 포함하는 것을 특징으로 하는 에너지 회수회로의 제어방법.
  7. 제 6 항에 있어서,
    상기 인덕터의 양단 전압을 강하시키는 단계를 더 포함하는 것을 특징으로 하는 에너지 회수회로의 제어방법.
  8. 제 6 항에 있어서,
    상기 스위치 소자를 제어하는 단계는,
    외부의 서스테인 전압원과 상기 패널 사이에 접속되어 서스테인 전압을 상기 패널에 공급하기 위한 스위치 소자를 제어하는 단계와,
    기저전압원과 상기 패널 사이에 접속되어 기저전압을 상기 패널에 공급하기 위한 스위치 소자를 제어하는 단계를 더 포함하는 것을 특징으로 하는 에너지 회수회로의 제어방법.
KR1020010015749A 2001-03-26 2001-03-26 에너지 회수회로의 제어장치 및 방법 KR20020075627A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010015749A KR20020075627A (ko) 2001-03-26 2001-03-26 에너지 회수회로의 제어장치 및 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010015749A KR20020075627A (ko) 2001-03-26 2001-03-26 에너지 회수회로의 제어장치 및 방법

Publications (1)

Publication Number Publication Date
KR20020075627A true KR20020075627A (ko) 2002-10-05

Family

ID=27698750

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010015749A KR20020075627A (ko) 2001-03-26 2001-03-26 에너지 회수회로의 제어장치 및 방법

Country Status (1)

Country Link
KR (1) KR20020075627A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1667098A1 (en) * 2004-11-24 2006-06-07 LG Electronics, Inc. Plasma display apparatus and driving method thereof with energy recovery circuit and protection circuit

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1997020302A1 (en) * 1995-11-29 1997-06-05 Plasmaco Inc. Display panel sustain circuit enabling precise control of energy recovery
JP2000206919A (ja) * 1999-01-07 2000-07-28 Nec Corp ディスプレイ駆動回路及びその駆動方法
JP2000330515A (ja) * 1999-05-21 2000-11-30 Matsushita Electric Ind Co Ltd プラズマディスプレイ装置の電力回収回路
KR100277407B1 (ko) * 1998-06-30 2001-01-15 전주범 플라즈마 디스플레이 패널 텔레비전의 전력 회수방법 및 그 회로

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1997020302A1 (en) * 1995-11-29 1997-06-05 Plasmaco Inc. Display panel sustain circuit enabling precise control of energy recovery
KR100277407B1 (ko) * 1998-06-30 2001-01-15 전주범 플라즈마 디스플레이 패널 텔레비전의 전력 회수방법 및 그 회로
JP2000206919A (ja) * 1999-01-07 2000-07-28 Nec Corp ディスプレイ駆動回路及びその駆動方法
JP2000330515A (ja) * 1999-05-21 2000-11-30 Matsushita Electric Ind Co Ltd プラズマディスプレイ装置の電力回収回路

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1667098A1 (en) * 2004-11-24 2006-06-07 LG Electronics, Inc. Plasma display apparatus and driving method thereof with energy recovery circuit and protection circuit
US7633467B2 (en) 2004-11-24 2009-12-15 Lg Electronics Inc. Plasma display apparatus and driving method thereof

Similar Documents

Publication Publication Date Title
KR100538324B1 (ko) 플라즈마 디스플레이 패널의 전극 구동회로
US20070109229A1 (en) Energy recovery circuit and driving method thereof
KR100426190B1 (ko) 플라즈마 디스플레이 패널의 구동방법 및 장치
KR100499374B1 (ko) 에너지 회수장치 및 방법과 이를 이용한 플라즈마디스플레이 패널의 구동방법
KR100582205B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100489274B1 (ko) 플라즈마 디스플레이 패널의 구동장치
US20060164373A1 (en) Plasma display panel comprising energy recovery circuit and driving method thereof
KR20010028539A (ko) 에너지 회수 장치
KR100589249B1 (ko) 플라즈마 디스플레이 패널의 에너지 회수장치 및 회수방법
KR100421673B1 (ko) 플라즈마 디스플레이 패널의 구동방법
US7692608B2 (en) Energy recovery circuit and energy recovering method using the same
KR100482340B1 (ko) 플라즈마 디스플레이 패널의 구동장치 및 방법
KR100492186B1 (ko) 플라즈마 디스플레이 패널
KR100505982B1 (ko) 플라즈마 디스플레이 패널의 구동장치 및 구동방법
KR20020075627A (ko) 에너지 회수회로의 제어장치 및 방법
KR20050028528A (ko) 플라즈마 디스플레이 패널의 에너지 회수장치 및 방법
KR20050034026A (ko) 플라즈마 디스플레이 패널의 에너지 회수장치 및 방법
JP2004361959A (ja) エネルギー回収装置および方法
KR20010097045A (ko) 플라즈마 디스플레이 패널의 전력 회수장치 및 방법
KR100503730B1 (ko) 에너지 회수장치 및 방법
KR100539006B1 (ko) 에너지 회수장치 및 방법
KR100452690B1 (ko) 플라즈마 디스플레이 패널
KR100493618B1 (ko) 플라즈마 디스플레이 패널의 서스테인 구동회로 및 방법
KR100511793B1 (ko) 플라즈마 디스플레이 패널의 구동장치 및 구동방법
KR100433234B1 (ko) 플라즈마 디스플레이 패널의 구동방법

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E601 Decision to refuse application