KR20020071349A - 배선층의 박리를 방지할 수 있는 콘택 플러그를 구비한반도체 장치 및 그의 제조 방법 - Google Patents
배선층의 박리를 방지할 수 있는 콘택 플러그를 구비한반도체 장치 및 그의 제조 방법 Download PDFInfo
- Publication number
- KR20020071349A KR20020071349A KR1020010011474A KR20010011474A KR20020071349A KR 20020071349 A KR20020071349 A KR 20020071349A KR 1020010011474 A KR1020010011474 A KR 1020010011474A KR 20010011474 A KR20010011474 A KR 20010011474A KR 20020071349 A KR20020071349 A KR 20020071349A
- Authority
- KR
- South Korea
- Prior art keywords
- contact plug
- layer
- interlayer insulating
- insulating layer
- semiconductor device
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
- H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
상부 배선층과 하부 배선층을 연결하는 콘택 플러그 내에 생성된 보이드에 의한 상부 배선층의 박리를 방지하기 위해, 보이드가 생성된 콘택 플러그 상부에 층간 절연층 또는 식각 저지막을 형성하기 이전에 보이드를 캐핑막으로 채워, 이후의 상부 배선층 형성을 위한 전기 도금 공정 시, 전해질 용액이 보이드 내에 채워지지않게하는 기술이 개시된다. 이러한 기능을 하는 캐핑막은 SiN, SiC, SiOC, SiOF, TEOS(TetraEthylOrthoSilicate), HDP(High Plasma Density)산화막. USG(Undoped Silicate Glass), PSG(PhosporeSilicateGlass), HSQ(Hydrogen SilsesQuioxane)계 물질, MSQ(MethylSilsesQuioxane)계 물질 또는 BCB(BenzoCycloButene)계 물질 또는 Al, Ti, TiN, Ta, TaN, 또는 TaSiN으로 구성될 수 있다.
Description
본 발명은 콘택 플러그 상에 제공되는 반도체 소자의 배선층 형성 기술에 관한 것으로, 특히 배선층의 박리를 방지할 수 있는 콘택 플러그를 구비한 반도체 소자 및 그의 제조 방법에 관한 것이다.
반도체 소자의 집적도가 증가함에 따라 배선구조도 다층화되고 있다. 다층 배선 구조에서, 하부 배선층은 그 상부에 형성된 절연층 내에 제공된 콘택 플러그를 통해 절연층 상부에 형성된 상부 배선층에 연결된다. 또한, 반도체 장치의 고집적화에 따른 RC 지연을 개선하기 위해, 상부 및 하부 배선층 또는 콘택 플러그를 구성하는 물질로 비저항이 낮은 금속을 채용하고 있다. 종래에 배선층 또는 콘택 플러그로 사용하던 알루미늄은 비저항이 2.66(μΩ㎝)인데 반해 구리는 1.59로 낮으며, 저렴하고 전자-이동(electro-migration)의 수명도 길어 구리가 차세대 배선 재료로 각광받고 있다.
그러나, 구리는 사진 식각 공정을 적용하기 어려워, 다마신 공정을 이용하여 구리 배선층 또는 콘택 플러그를 형성하고 있다. 즉, 층간 절연층을 형성한 뒤, 층간 절연층의 소정 부분을 식각하여 콘택 플러그 또는 배선층이 형성될 영역을 결정한다. 다음, 전기 도금 방식을 이용하여 절연층 내에 제공된 개구부를 채우도록 층간 절연층 상면에 구리층을 형성한다. 그리고, 기계 및 화학적 연마를 실시하여, 각각의 콘택 플러그 또는 배선층을 분리시킨다.
그런데, 하부 배선층과 상부 배선층을 연결하는 콘택 플러그를 형성하기 위한 비아의 크기가 작아지면, 비아 내부를 구리로 채울때 보이드가 발생할 가능성이 증가하게된다. 비아 내에 생성된 보이드에 의한 상부 배선층의 박리 현상을 도 1a 내지 도 1d를 참고로 설명한다.
도 1a에서, 트랜지스터(도시되지 않음) 및/또는 캐패시터(도시되지 않음)가 형성된 반도체 기판(도시되지 않음) 상에 절연층(10)을 형성한다. 절연층(10)내에는 하부 배선층(12)이 형성되어 있다. 하부 배선층(12)은, 알루미늄, 폴리실리콘 또는 구리 등으로 구성될 수 있다.
하부 배선층(12)이 제공된 절연층(10) 상부에 확산 방지막(도시되지않음) 및산화물층(도시되지 않음)을 순차적으로 형성한 뒤, 소정 부분을 식각하여 확산 방지막 패턴(14) 및 절연막 패턴(16)과 개구부(비아)를 형성한다.
비아를 채우면서 절연막 패턴(16) 상부에 구리 또는 텅스텐을 증착한다. 그런데, 비아의 크기는 반도체 집적도의 증가와 함께 감소하게되어, 구리 또는 텅스텐에 의해 채워지는 비아 내부에는 보이드(20)가 생기게된다.
그런데, 콘택 플러그(18)를 분리시키기 위해, 절연막 패턴(16) 상부에 위치하는 구리 또는 텅스텐층은 기게 및 화학적 연마에 의해 제거되어 보이드(20)는 노출되게 된다.
도 1b에서, 보이드(20)가 노출된 절연막 패턴(16) 상부에 식각 저지막(22)과 층간 절연막(24)을 순차적으로 형성한다. 식각 저지막(22)이 형성되지 않고 바로 층간 절연막(24)이 형성될 수도 있다.
다음, 도 1c에서, 층간 절연막(24)의 상에 패터닝된 포토레지스트막(26)을 형성하고, 이를 이용하여, 층간 절연막(24)과 식각 저지막(22)을 식각하여 보이드(20)와 콘택 플러그(18)를 노출시키는 개구부(28)를 형성한다.
다음, 패터닝된 포토레지스트막(26)을 제거한 뒤, 전기 도금 방법을 사용하여 구리를 개구부(28)에 채워 상부 배선층(30)을 형성한다.
그런데, 전기 도금 방법을 사용하여 구리를 증착할때, 전해질 용액이 보이드(20)를 채우게 된다. 한편, 상부 배선층(30)의 형성 이후에 어닐링 공정을 진행하면 보이드를 채운 전해질 용액이 기화되어 보이드의 부피가 팽창하게 된다. 따라서, 비아를 채운 콘택 플러그와 상부 금속 배선 사이의 접합력이 약해져서 상부 배선층이 박리되기도 하여, 결과적으로 반도체 소자의 신뢰성이 저하되게 된다.
따라서, 본 발명이 이루고자 하는 기술적 과제는 상부 배선층과 하부 배선층을 연결하는 콘택 플러그 내에 생성된 보이드에 의한 상부 배선층의 박리를 방지할 수 있는 반도체 장치 및 그러한 반도체 장치의 제조 방법을 제공하는 것이다.
도 1a 내지 도 1d는 종래 기술에 따라 콘택 플러그 상에 상부 배선층을 형성하는 과정을 보여주는 단면도들이다.
도 2a 내지 도 2e는 본 발명에 따라 콘택 플러그 상에 상부 배선층을 형성하는 과정을 보여주는 단면도들이다.
본 발명의 기술적 과제를 달성하기 위해, 보이드가 생성된 콘택 플러그 상부에 층간 절연층 또는 식각 저지막을 형성하기 이전에 보이드를 캐핑막으로 채워, 이후의 상부 배선층 형성을 위한 전기 도금 공정 시, 전해질 용액이 보이드 내에 채워지지않게한다.
구체적인 예로써 살펴보면, 먼저, 비아를 구비한 층간 절연층을 준비한다. 층간 절연층 내의 비아를 도전성 물질로 채워 콘택 플러그를 형성한다. 콘택 플러그내에는 보이드가 생성되어 있다. 콘택 플러그를 포함하는 층간 절연층 상면에 캐핑막을 형성하여 보이드를 캐핑막으로 채운다. 캐핑막 상면에 제 2 층간 절연층을 형성하고, 제 2 층간 절연층의 소정 부분을 제거하여 콘택 플러그의 상면을 노출시키는 개구부를 형성한다. 개구부 내부를 전기 도금법을 이용하여 구리로 채워 배선층을 형성하여 상부 배선층을 완성한다. 여기서, 콘택 플러그는 구리 또는 텅스텐으로 구성될 수 있다. 캐핑막은 SiN, SiC, SiOC, SiOF, TEOS(TetraEthylOrthoSilicate), HDP(High Plasma Density)산화막. USG(Undoped Silicate Glass), PSG(PhosporeSilicateGlass), HSQ(Hydrogen SilsesQuioxane)계물질, MSQ(MethylSilsesQuioxane)계 물질 또는 BCB(BenzoCycloButene)계 물질로 이루어지거나, Al, Ti, TiN, Ta, TaN, 또는 TaSiN으로 이루어질 수 있다.
한편, 층간 절연층을 형성하기 이전에, 콘택 플러그와 접촉하는 하부 배선층을 더 형성할 수 있으며, 하부 배선층은 알루미늄, 폴리실리콘 또는 구리로 이루어질 수 있다.
보이드가 전해질 용액이 아닌 캐핑막으로 채워지므로, 상부 배선층 형성 이후의 어닐링 공정에 의한 보이드의 부피 팽창은 억제된다. 따라서 상부 배선층과 콘택 플러그 간의 박리 현상은 억제될 수 있다.
이하 첨부된 도면을 참고로 본 발명을 상세히 설명한다.
도 2a에서, 트랜지스터(도시되지 않음) 및/또는 캐패시터(도시되지 않음)가 형성된 반도체 기판(도시되지 않음) 상에 절연층(50)을 형성한다. 절연층(50)내에는 알루미늄, 폴리실리콘 또는 구리 등으로 구성되는 하부 배선층(52)이 형성되어 있다. 하부 배선층(52)이 제공된 절연층(50) 상부에 식각 저지막 패턴(54) 및 절연막 패턴(56)과 개구부(비아)를 형성하는 과정은 도 1a에서 설명한 내용이 적용된다.
비아를 채우면서 절연막 패턴(56) 상부에 구리를 증착하여 콘택 플러그(58)를 형성한다. 한편, 구리 이외에 텅텐을 사용할 수도 있다. 이때 콘택 플러그(58) 내부에는 보이드(60)가 형성될 수 있다. 이후, 콘택 플러그(58)를 분리시키기 위해, 절연막 패턴(56) 상부에 위치하는 구리 또는 텅스텐층은 기게 및 화학적 연마에 의해 제거되고 이에 의해 보이드(60)는 노출되게 된다.
이러한 상태에서, 보이드(60)를 채우도록 절연막 패턴(56)의 상부에 캐핑막(62)을 형성한다. 캐핑막(62)은, SiN, SiC, SiOC, SiOF, TEOS(TetraEthylOrthoSilicate), HDP(High Plasma Density)산화막. USG(Undoped Silicate Glass), PSG(PhosporeSilicateGlass), HSQ(Hydrogen SilsesQuioxane)계 물질, MSQ(MethylSilsesQuioxane)계 물질 또는 BCB(BenzoCycloButene)계 물질 또는 Al, Ti, TiN, Ta, TaN, 또는 TaSiN으로 이루어질 수 있다. 보이드는 반드시 전부 채워지는 것이 아니고 일부만 채워져도 본 발명의 사상을 달성할 수 있다.
도 2b에서, 캐핑막(62)은 절연막 패턴(56)의 상면이 노출될때까지 기계 및 화학적연마를 받아 또는 에치백등을 이용하여, 일부가 제거되고 오직 보이드를 채우는 부분(62a)이 남게 된다.
도 2c에서, 보이드(60)를 캐핑막을 구성하는 물질로 채운뒤, 결과물 상부에 식각 저지막(64)과 층간 절연막(66)을 순차적으로 형성한다. 식각 저지막(64)이 형성되지 않고 바로 층간 절연막(66)이 형성될 수도 있다.
다음, 도 2d에서, 층간 절연막(66)의 상에 패터닝된 포토레지스트막(68)을 형성하고, 이를 이용하여, 층간 절연막(66)과 식각 저지막(64)을 식각하여 보이드를 채운 캐핑막(62a)과 콘택 플러그(58)를 노출시키는 개구부(70)를 형성한다.
다음, 페터닝된 포토레지스트막(68)을 제거한 뒤, 전기 도금 방법을 사용하여 구리를 개구부(70)에 채워 상부 배선층(72)을 형성한다. 구체적으로, 상부 배선층(72)을 형성하기 위해서는, 먼저 개구부(70)를 포함하여 층간 절연막 패턴(66a) 상부에 구리층(도시되지 않음)을 형성한다. 다음, 그 구리층을 층간 절연막패턴(66a)의 상면이 노출될때까지 기계 및 화학적으로 연마하여, 상부 배선층(72)을 형성한다.
본 발명에서는 크기가 작은 콘택 플러그 내에 보이드가 존재하더라도, 보이드가 캐핑막으로 채워지므로, 콘택 플러그와 접촉하는 상부 배선층을 전기 도금법으로 증착할때에 사용되는 전해질 용액이 보이드에 채워지지 않는다. 따라서, 상부 배선층 형성 이후의 어닐링 공정에 의한 보이드의 부피 팽창은 일어나지 않게 되어, 상부 배선층이 콘택 플러그로부터 박리되는 문제는 발생하지 않게 된다.
Claims (13)
- 비아를 구비한 층간 절연층을 준비하는 단계,상기 층간 절연층 내의 상기 비아를 도전성 물질로 채워 콘택 플러그를 형성하는 단계,상기 콘택 플러그를 포함하는 층간 절연층 상면에 캐핑막을 형성하는 단계,상기 캐핑막 상면에 제 2 층간 절연층을 형성하는 단계,상기 제 2 층간 절연층의 소정 부분을 제거하여 상기 콘택 플러그의 상면을 노출시키는 개구부를 형성하는 단계,상기 개구부 내부를 전기 도금법을 이용하여 구리로 채워 배선층을 형성하는 단계를 포함하는 반도체 장치의 제조 방법.
- 제 1 항에 있어서, 상기 콘택 플러그는 구리 또는 텅스텐으로 이루어지는 반도체 장치의 제조 방법.
- 제 1 항에 있어서, 상기 층간 절연층을 형성하기 이전에, 상기 콘택 플러그와 접촉하는 하부 배선층을 형성하는 단계를 더 포함하는 반도체 장치의 제조 방법.
- 제 3 항에 있어서, 상기 하부 배선층은 알루미늄, 폴리실리콘 또는 구리로 이루어지는 반도체 장치의 제조 방법.
- 제 1 항에 있어서, 상기 캐핑막은 SiN, SiC, SiOC, SiOF, TEOS(TetraEthylOrthoSilicate), HDP(High Plasma Density)산화막. USG(Undoped Silicate Glass), PSG(PhosporeSilicateGlass), HSQ(Hydrogen SilsesQuioxane)계 물질, MSQ(MethylSilsesQuioxane)계 물질 또는 BCB(BenzoCycloButene)계 물질로 이루어지는 반도체 장치의 제조 방법.
- 제 1 항에 있어서, 상기 캐핑막은 Al, Ti, TiN, Ta, TaN, 또는 TaSiN으로 이루어지는 반도체 장치의 제조 방법.
- 제 1 항에 있어서, 상기 콘택 플러그 형성 단계와 상기 캐핑막 형성 단계 사이에, 상기 콘택 플러그가 형성된 층간 절연층 상면에 식각 저지층을 형성하는 단계를 더 포함하는 반도체 장치의 제조 방법.
- 보이드가 생성된 비아를 구비한 층간 절연층,상기 비아를 점유하는 도전성 물질로 이루어진 콘택 플러그,상기 보이드를 점유하는 캐핑막,상기 캐핑막이 형성된 상기 콘택 플러그 상면에 형성된 제 2 층간 절연층,상기 제 2 층간 절연층내에 구비되고 상기 콘택 플러그와 전기적으로 연결되는, 전기 도금법을 이용하여 형성된 구리 배선층을 포함하는 반도체 장치의 제조 방법.
- 제 8 항에 있어서, 상기 캐핑막은 SiN, SiC, SiOC, SiOF, TEOS(TetraEthylOrthoSilicate), HDP(High Plasma Density)산화막. USG(Undoped Silicate Glass), PSG(PhosporeSilicateGlass), HSQ(Hydrogen SilsesQuioxane)계 물질, MSQ(MethylSilsesQuioxane)계 물질 또는 BCB(BenzoCycloButene)계 물질로 이루어지는 반도체 장치.
- 제 8 항에 있어서, 상기 캐핑막은 Al, Ti, TiN, Ta, TaN, 또는 TaSiN으로 이루어지는 반도체 장치.
- 제 8 항에 있어서, 상기 콘택 플러그는 구리 또는 텅스텐으로 이루어지는 반도체 장치.
- 제 8항에 있어서, 상기 콘택 플러그의 하부에서 그와 접촉하는 하부 배선층을 더 포함하는 반도체 장치의 제조 방법.
- 제 12 항에 있어서, 상기 하부 배선층은 알루미늄, 폴리실리콘 또는 구리로 이루어지는 반도체 장치.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010011474A KR20020071349A (ko) | 2001-03-06 | 2001-03-06 | 배선층의 박리를 방지할 수 있는 콘택 플러그를 구비한반도체 장치 및 그의 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010011474A KR20020071349A (ko) | 2001-03-06 | 2001-03-06 | 배선층의 박리를 방지할 수 있는 콘택 플러그를 구비한반도체 장치 및 그의 제조 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20020071349A true KR20020071349A (ko) | 2002-09-12 |
Family
ID=27696512
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020010011474A KR20020071349A (ko) | 2001-03-06 | 2001-03-06 | 배선층의 박리를 방지할 수 있는 콘택 플러그를 구비한반도체 장치 및 그의 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20020071349A (ko) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100790293B1 (ko) * | 2002-10-09 | 2007-12-31 | 동부일렉트로닉스 주식회사 | 반도체 소자 및 그 제조 방법 |
| KR100909176B1 (ko) * | 2002-12-27 | 2009-07-22 | 매그나칩 반도체 유한회사 | 반도체 소자의 금속 배선 형성 방법 |
| KR20090090623A (ko) * | 2008-02-21 | 2009-08-26 | 주식회사 하이닉스반도체 | 반도체 소자 및 이의 제조 방법 |
-
2001
- 2001-03-06 KR KR1020010011474A patent/KR20020071349A/ko active IP Right Grant
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100790293B1 (ko) * | 2002-10-09 | 2007-12-31 | 동부일렉트로닉스 주식회사 | 반도체 소자 및 그 제조 방법 |
| KR100909176B1 (ko) * | 2002-12-27 | 2009-07-22 | 매그나칩 반도체 유한회사 | 반도체 소자의 금속 배선 형성 방법 |
| KR20090090623A (ko) * | 2008-02-21 | 2009-08-26 | 주식회사 하이닉스반도체 | 반도체 소자 및 이의 제조 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5935868A (en) | Interconnect structure and method to achieve unlanded vias for low dielectric constant materials | |
| KR100422597B1 (ko) | 다마신 공정에 의해 형성된 캐패시터와 금속배선을 가지는반도체소자 | |
| US6037664A (en) | Dual damascene interconnect structure using low dielectric constant material for an inter-level dielectric layer | |
| US6268283B1 (en) | Method for forming dual damascene structure | |
| JPH1174356A (ja) | 改良二重ダマスク構造体 | |
| US5960316A (en) | Method to fabricate unlanded vias with a low dielectric constant material as an intraline dielectric | |
| KR20180061473A (ko) | 반도체 장치 및 그 제조 방법 | |
| US9431292B1 (en) | Alternate dual damascene method for forming interconnects | |
| KR20010019643A (ko) | 저유전율 절연막을 갖는 다층 금속배선의 형성방법 | |
| US6821896B1 (en) | Method to eliminate via poison effect | |
| US20060118955A1 (en) | Robust copper interconnection structure and fabrication method thereof | |
| KR20020071349A (ko) | 배선층의 박리를 방지할 수 있는 콘택 플러그를 구비한반도체 장치 및 그의 제조 방법 | |
| KR100607363B1 (ko) | 저유전율 절연막을 이용한 금속간 절연막 및 그 형성방법 | |
| KR100698102B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| CN108573912B (zh) | 半导体结构及其形成方法 | |
| KR20150061924A (ko) | 고전압 소자 및 이의 제조방법 | |
| KR100703559B1 (ko) | 듀얼다마신 구조를 가지는 반도체 소자 및 그 제조방법 | |
| KR100615088B1 (ko) | 이중 다마신 공정을 사용하여 비아콘택 구조체를 형성하는방법 | |
| JPH11186274A (ja) | デュアル・ダマスク技術 | |
| KR100914976B1 (ko) | 반도체 소자의 제조방법 | |
| KR20020086100A (ko) | 다층 배선의 콘택 형성 방법 | |
| KR100835421B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| KR100358570B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR100853800B1 (ko) | 반도체 소자의 듀얼 다마신 패턴 형성방법 | |
| JP2003152074A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| NORF | Unpaid initial registration fee |