KR20020065690A - thin film transistor array panel for liquid crystal display and manufacturing method thereof - Google Patents
thin film transistor array panel for liquid crystal display and manufacturing method thereof Download PDFInfo
- Publication number
- KR20020065690A KR20020065690A KR1020010005845A KR20010005845A KR20020065690A KR 20020065690 A KR20020065690 A KR 20020065690A KR 1020010005845 A KR1020010005845 A KR 1020010005845A KR 20010005845 A KR20010005845 A KR 20010005845A KR 20020065690 A KR20020065690 A KR 20020065690A
- Authority
- KR
- South Korea
- Prior art keywords
- gate
- pad
- data
- line
- pads
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims description 26
- 239000004973 liquid crystal related substance Substances 0.000 title claims description 17
- 238000004519 manufacturing process Methods 0.000 title description 6
- 239000000758 substrate Substances 0.000 claims abstract description 33
- 230000001681 protective effect Effects 0.000 claims abstract description 17
- 238000000034 method Methods 0.000 claims abstract description 13
- 239000004065 semiconductor Substances 0.000 claims abstract description 10
- 239000010408 film Substances 0.000 claims description 43
- 238000002161 passivation Methods 0.000 claims description 9
- 239000010410 layer Substances 0.000 abstract description 42
- 239000011241 protective layer Substances 0.000 abstract 1
- 238000000206 photolithography Methods 0.000 description 8
- 239000004020 conductor Substances 0.000 description 6
- 239000000463 material Substances 0.000 description 6
- 229910000838 Al alloy Inorganic materials 0.000 description 4
- 229910021417 amorphous silicon Inorganic materials 0.000 description 4
- 239000011651 chromium Substances 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- 229910001080 W alloy Inorganic materials 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- MGRWKWACZDFZJT-UHFFFAOYSA-N molybdenum tungsten Chemical compound [Mo].[W] MGRWKWACZDFZJT-UHFFFAOYSA-N 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 239000008393 encapsulating agent Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
- G02F1/13458—Terminal pads
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Liquid Crystal (AREA)
Abstract
절연 기판 위에 게이트선, 게이트 전극 및 게이트 패드를 포함하는 게이트 배선을 형성하고, 게이트 절연막, 반도체층 및 저항성 접촉층을 차례로 형성한다. 다음, 데이터선, 소스 전극, 드레인 전극 및 데이터 패드를 포함하는 데이터 배선을 형성한다. 다음, 보호막을 형성하고, 드레인 전극, 게이트 패드 및 데이터 패드를 각각 드러내는 접촉 구멍을 형성한다. 이때, 게이트 패드 사이와 데이터 패드 사이에 위치하는 보호막과 게이트 절연막을 함께 제거하여 기판을 드러낸다. 다음, 화소 전극, 보조 게이트 패드 및 보조 데이터 패드를 형성한다. 이와 같이 패드 사이의 보호막과 게이트 절연막을 제거하여 이후 이방성 도전막을 사용하여 패드와 구동 회로 장치의 구동 패드를 연결하는 공정에서 이방성 도전막의 도전구가 차지하는 공간을 충분히 확보할 수 있으므로 이웃하는 패드와의 단락을 방지할 수 있다.A gate wiring including a gate line, a gate electrode, and a gate pad is formed on an insulating substrate, and a gate insulating film, a semiconductor layer, and an ohmic contact layer are sequentially formed. Next, a data line including a data line, a source electrode, a drain electrode, and a data pad is formed. Next, a protective film is formed, and contact holes are formed to expose the drain electrode, the gate pad, and the data pad, respectively. At this time, the protective layer and the gate insulating layer positioned between the gate pads and the data pads are removed together to expose the substrate. Next, a pixel electrode, an auxiliary gate pad, and an auxiliary data pad are formed. In this way, the protective film and the gate insulating film between the pads are removed, and in the process of connecting the pad and the driving pad of the driving circuit device by using the anisotropic conductive film, sufficient space occupied by the conductive holes of the anisotropic conductive film can be secured. Short circuit can be prevented.
Description
본 발명은 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법에 관한 것이다.The present invention relates to a thin film transistor substrate for a liquid crystal display device and a manufacturing method thereof.
액정 표시 장치는 현재 가장 널리 사용되고 있는 평판 표시 장치 중의 하나로서, 전극이 형성되어 있는 두 장의 유리 기판과 그 사이에 삽입되어 있는 액정층으로 이루어져 있으며, 두 전극에 전압을 인가하여 액정층의 액정 분자들을 재배열시켜 투과되는 빛의 양을 조절하는 표시 장치이다.The liquid crystal display is one of the most widely used flat panel display devices. The liquid crystal display includes two glass substrates on which electrodes are formed and a liquid crystal layer interposed therebetween. A display device for controlling the amount of light transmitted by rearranging them.
액정 표시 장치의 한 기판은 전극에 인가되는 전압을 스위칭하는 박막 트랜지스터를 가지는 것이 일반적이며, 이러한 박막 트랜지스터 기판에는 박막 트랜지스터 외에도 게이트선과 외부로부터 신호를 인가받아 게이트선에 전달하는 게이트 패드 등을 포함하는 게이트 배선, 데이터선과 외부로부터 신호를 인가받아 데이터선으로 전달하는 데이터 패드 등을 포함하는 데이터 배선이 형성되어 있다. 다른 한 기판에는 색 필터와 공통 전극이 형성되어 있으며, 이를 색 필터 기판이라 한다.One substrate of a liquid crystal display device generally has a thin film transistor for switching a voltage applied to an electrode. The thin film transistor substrate includes a gate line and a gate pad that receives a signal from the outside and transfers the signal to the gate line in addition to the thin film transistor. A data line including a gate line, a data line, and a data pad for receiving a signal from the outside and transferring the signal to the data line is formed. The other substrate is provided with a color filter and a common electrode, which is called a color filter substrate.
이와 같은 두 기판을 다수의 사진 식각 공정을 통하여 제조한 후, 두 기판 중 어느 한 기판 위에 봉함재 패턴(sealant)을 형성하고 열압착을 실시하여 조립한다. 한편, 두 기판 중 색 필터 기판이 박막 트랜지스터 기판보다 크기가 작기 때문에 조립하였을 때 박막 트랜지스터 기판의 패드부가 드러나게 된다. 이러한 패드부는 액정 표시 장치에 신호를 인가하기 위해 구동 회로 장치의 구동 패드와 각각 하나씩 연결되어야 한다. 이를 위해 도전구를 포함하는 이방성 도전막(ACF : anisotropic conductive film)을 패드부에 부착하고 그 위에 구동 회로 장치의 구동 패드를 정렬한 후 압착하여 패드와 구동 패드를 전기적으로 도통시키고 있다.After the two substrates are manufactured through a plurality of photolithography processes, an encapsulant pattern is formed on one of the two substrates, and then assembled by thermocompression bonding. Meanwhile, since the color filter substrate is smaller than the thin film transistor substrate, the pad portion of the thin film transistor substrate is exposed when assembled. Each of the pads needs to be connected to each of the driving pads of the driving circuit device to apply a signal to the liquid crystal display. To this end, an anisotropic conductive film (ACF) including a conductive sphere is attached to the pad portion, the driving pad of the driving circuit device is aligned thereon, and then compressed to electrically connect the pad and the driving pad.
그러나, 액정 표시 장치의 고정세화에 따라 패드 간의 간격이 줄어들면서 박막 트랜지스터 기판의 패드와 구동 회로 장치의 구동 패드가 오정렬에 의해, 그리고 압착 시 이방성 도전막의 팽창에 의해 하나씩 연결되지 못하고 이웃하는 패드와 도통되어 불량이 발생한다. 특히, 데이터 패드의 경우에는 패드 간의 간격이 게이트 패드의 경우보다 더 작기 때문에 불량 발생률이 더 높다.However, as the liquid crystal display device becomes more narrow, the gap between the pads decreases, so that the pads of the thin film transistor substrate and the driving pads of the driving circuit device cannot be connected one by one due to misalignment and expansion of the anisotropic conductive film during compression. It is turned on and a defect occurs. In particular, the data pads have a higher failure rate because the spacing between the pads is smaller than that of the gate pads.
본 발명이 이루고자 하는 기술적 과제는 패드부의 불량 발생을 줄이는 것이다.The technical problem to be achieved by the present invention is to reduce the failure of the pad portion.
도 1은 본 발명의 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판을 도시한 배치도이고,1 is a layout view illustrating a thin film transistor substrate for a liquid crystal display according to an exemplary embodiment of the present invention.
도 2는 도 1에서 Ⅱ-Ⅱ 선에 대한 단면도이고,2 is a cross-sectional view taken along the line II-II in FIG.
도 3은 도 1에서 Ⅲ-Ⅲ 선에 대한 단면도이고,3 is a cross-sectional view taken along line III-III in FIG. 1,
도 4는 이방성 도전막으로 접착되어 있는 박막 트랜지스터 기판의 패드부와 외부 구동 회로 장치의 구동 패드를 도시한 단면도이고,4 is a cross-sectional view showing a pad portion of a thin film transistor substrate bonded to an anisotropic conductive film and a drive pad of an external drive circuit device;
도 5a는 본 발명의 실시예에 따라 제조하는 첫 단계에서의 박막 트랜지스터 기판을 도시한 배치도이고,5A is a layout view showing a thin film transistor substrate in a first step of manufacturing according to an embodiment of the present invention;
도 5b는 도 5a에서 Ⅴb-Ⅴb 선에 대한 단면도이고,FIG. 5B is a cross sectional view taken along the line Vb-Vb in FIG. 5A;
도 5c는 도 5a에서 Ⅴc-Ⅴc 선에 대한 단면도이고,FIG. 5C is a cross sectional view taken along the line Vc-Vc in FIG. 5A;
도 6a는 도 5a 다음 단계에서의 배치도이고,FIG. 6a is a layout view in the next step of FIG. 5a;
도 6b는 도 6a에서 Ⅵb-Ⅵb 선에 대한 단면도이고,FIG. 6B is a cross sectional view taken along the line VIb-VIb in FIG. 6A;
도 6c는 도 6a에서 Ⅵc-Ⅵc 선에 대한 단면도이고,FIG. 6C is a cross sectional view taken along the line VIc-VIc in FIG. 6A;
도 7a는 도 6a 다음 단계에서의 배치도이고,FIG. 7a is a layout view in the next step of FIG.
도 7b는 도 7a에서 Ⅶb-Ⅶb 선에 대한 단면도이고,FIG. 7B is a cross sectional view taken along the line VIIb-VIIb in FIG. 7A;
도 7c는 도 7a에서 Ⅶc-Ⅶc 선에 대한 단면도이고,FIG. 7C is a cross-sectional view taken along the line VIIc-VIIc in FIG. 7A.
도 8a는 도 7a 다음 단계에서의 배치도이고,FIG. 8a is a layout view in the next step of FIG.
도 8b는 도 8a에서 Ⅷb-Ⅷb 선에 대한 단면도이고,FIG. 8B is a cross-sectional view taken along line VIIb-VIIb in FIG. 8A, and FIG.
도 8c는 도 8a에서 Ⅷc-Ⅷc 선에 대한 단면도이다.FIG. 8C is a cross-sectional view taken along the line VIIc-VIIc in FIG. 8A.
이러한 과제를 달성하기 위하여 본 발명에서는 패드 사이의 절연막을 제거한다.In order to achieve this problem, the insulating film between the pads is removed in the present invention.
본 발명에 따르면, 절연 기판 위에 게이트선과 게이트선에 연결되어 있는 게이트 패드를 포함하는 게이트 배선이 형성되어 있고, 그 위에 게이트 절연막이 형성되어 있다. 데이터선과 데이터선에 연결되어 있는 데이터 패드를 포함하는 데이터 배선이 형성되어 있고, 게이트 패드 및 데이터 패드를 각각 드러내는 제1 및 제2 접촉 구멍을 갖는 보호막이 형성되어 있다. 게이트선 및 데이터선과 연결되어 있는 박막 트랜지스터가 형성되어 있고, 박막 트랜지스터와 연결되어 있는 화소 전극이 형성되어 있다. 여기서, 보호막은 게이트 패드 사이 및 데이터 패드 사이에 위치하는 개구부를 갖는 것이 바람직하다.According to the present invention, a gate wiring including a gate line and a gate pad connected to the gate line is formed on an insulating substrate, and a gate insulating film is formed thereon. A data line including a data line and a data pad connected to the data line is formed, and a protective film having first and second contact holes respectively exposing the gate pad and the data pad is formed. A thin film transistor connected to the gate line and the data line is formed, and a pixel electrode connected to the thin film transistor is formed. Here, the protective film preferably has openings located between the gate pads and between the data pads.
한편, 게이트 절연막은 게이트 패드 사이 및 데이터 패드 사이에 위치하는 개구부를 가질 수 있다.The gate insulating layer may have openings positioned between the gate pads and the data pads.
보호막은 유기 절연막으로 이루어질 수 있다.The protective film may be made of an organic insulating film.
박막 트랜지스터는 게이트선에 연결되어 있는 게이트 전극, 게이트 전극 상부에 형성되어 있는 반도체층, 데이터선에 연결되어 있는 소스 전극, 게이트 전극을 중심으로 소스 전극과 분리되어 있는 드레인 전극을 포함하는 것이 바람직하며, 반도체층과 데이터 배선 사이에 저항성 접촉층이 더 형성되어 있을 수 있다.The thin film transistor preferably includes a gate electrode connected to the gate line, a semiconductor layer formed on the gate electrode, a source electrode connected to the data line, and a drain electrode separated from the source electrode around the gate electrode. The ohmic contact layer may be further formed between the semiconductor layer and the data line.
또한, 화소 전극과 동일한 층으로 형성되어 있으며, 제1 및 제2 접촉 구멍을 통해 게이트 패드 및 데이터 패드와 각각 연결되는 보조 게이트 패드 및 보조 데이터 패드를 더 포함할 수 있다.The display device may further include an auxiliary gate pad and an auxiliary data pad formed of the same layer as the pixel electrode and connected to the gate pad and the data pad through the first and second contact holes, respectively.
이러한 액정 표시 장치용 박막 트랜지스터 기판을 제조할 때, 먼저 게이트선과 게이트선에 연결되어 있는 게이트 패드를 포함하는 게이트 배선을 형성하고, 게이트 절연막을 형성한다. 다음, 데이터선과 데이터선에 연결되어 있는 데이터 패드를 포함하는 데이터 배선을 형성한다. 다음, 게이트 패드 및 데이터 패드를 각각 드러내는 제1 및 제2 접촉 구멍을 갖는 보호막을 형성하고, 화소 전극을 형성한다. 여기서, 제1 및 제2 접촉 구멍을 형성할 때 게이트 패드 사이 및 데이터 패드 사이에 위치하는 보호막을 제거하는 것이 바람직하다.When manufacturing such a thin film transistor substrate for a liquid crystal display, first, a gate line including a gate line and a gate pad connected to the gate line is formed, and a gate insulating film is formed. Next, a data line including a data line and a data pad connected to the data line is formed. Next, a protective film having first and second contact holes exposing the gate pad and the data pad, respectively, is formed, and a pixel electrode is formed. Here, when forming the first and second contact holes, it is preferable to remove the protective film located between the gate pads and between the data pads.
한편, 게이트 패드 사이 및 데이터 패드 사이에 위치하는 게이트 절연막을 제거할 수 있으며, 제1 접촉 구멍을 통해 노출되어 있는 게이트 절연막을 제거할 수 있다.Meanwhile, the gate insulating layer positioned between the gate pads and the data pad may be removed, and the gate insulating layer exposed through the first contact hole may be removed.
이러한 본 발명에서는 오정렬이 발생하더라도 패드 사이의 보호막과 게이트 절연막이 제거되어 있어 이방성 도전막의 도전구가 차지하는 공간이 충분히 확보되므로 이웃하는 패드와의 단락을 방지할 수 있다.According to the present invention, even if misalignment occurs, the protective film and the gate insulating film between the pads are removed, so that the space occupied by the conductive holes of the anisotropic conductive film is sufficiently secured, thereby preventing short circuits with neighboring pads.
그러면, 첨부한 도면을 참조하여 본 발명의 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있을 정도로 상세히 설명한다.Next, a thin film transistor substrate for a liquid crystal display device and a method for manufacturing the same according to an exemplary embodiment of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art can easily implement the same. do.
먼저, 도 1 내지 도 3을 참조하여 본 발명의 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 구조에 대하여 상세히 설명한다.First, the structure of a thin film transistor substrate for a liquid crystal display according to an exemplary embodiment of the present invention will be described in detail with reference to FIGS. 1 to 3.
도 1은 본 발명의 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판을 도시한 배치도이고, 도 2는 도 1에서 Ⅱ-Ⅱ 선에 대한 단면도이고, 도 3은 도 1에서 Ⅲ-Ⅲ 선에 대한 단면도이다.1 is a layout view illustrating a thin film transistor substrate for a liquid crystal display according to an exemplary embodiment of the present invention, FIG. 2 is a cross-sectional view taken along line II-II in FIG. 1, and FIG. 3 is taken along line III-III in FIG. 1. It is a cross section.
도 1 내지 도 3에서와 같이, 절연 기판(10) 위에 알루미늄(Al) 또는 알루미늄 합금(Al alloy), 몰리브덴(Mo) 또는 몰리브덴-텅스텐 합금(MoW), 크롬(Cr), 탄탈륨(Ta) 등의 금속 또는 도전체로 이루어진 게이트 배선(21, 22, 23)이 형성되어 있다. 게이트 배선은 가로 방향으로 뻗어 있는 게이트선(21), 게이트선(21)의 일부인 게이트 전극(22), 게이트선(21)의 끝에 연결되어 외부로부터 주사 신호를 인가받아 게이트선(21)으로 전달하는 게이트 패드(23)를 포함한다.1 to 3, on the insulating substrate 10, aluminum (Al) or aluminum alloy (Al alloy), molybdenum (Mo) or molybdenum-tungsten alloy (MoW), chromium (Cr), tantalum (Ta), etc. Gate wirings 21, 22, and 23 made of a metal or a conductor are formed. The gate wiring is connected to the gate line 21 extending in the horizontal direction, the gate electrode 22 that is part of the gate line 21, and the end of the gate line 21, and receives a scan signal from the outside to the gate line 21. A gate pad 23.
게이트 배선(21, 22, 23)은 단일층으로 형성할 수도 있지만, 이중층이나 삼중층으로 형성할 수도 있다. 이중층 이상으로 형성하는 경우에는 한 층은 저항이 작은 물질로 형성하고 다른 층은 다른 물질과의 접촉 특성이 좋은 물질로 만드는 것이 바람직하며, 그 예로 Cr/Al(또는 Al 합금)의 이중층 또는 Al/Mo의 이중층을 들 수 있다.The gate wirings 21, 22, and 23 may be formed in a single layer, but may be formed in a double layer or a triple layer. In the case of forming more than two layers, it is preferable that one layer is made of a material having a low resistance and the other layer is made of a material having good contact properties with other materials. For example, a double layer of Cr / Al (or an Al alloy) or Al / A bilayer of Mo can be mentioned.
게이트 배선(21, 22, 23) 위에는 질화 규소(SiNX) 따위로 이루어진 게이트 절연막(30)이 형성되어 있다.A gate insulating layer 30 made of silicon nitride (SiN X ) is formed on the gate lines 21, 22, and 23.
게이트 절연막(30) 위에는 비정질 규소 따위의 반도체로 이루어진 반도체층(41)이 섬 모양으로 형성되어 있으며, 반도체층(41) 위에는 인(P)과 같은 n형 불순물이 도핑되어 있는 비정질 규소 따위의 반도체로 이루어진 저항성 접촉층(52, 53)이 게이트 전극(22)을 중심으로 양쪽으로 분리되어 형성되어 있다.A semiconductor layer 41 made of a semiconductor such as amorphous silicon is formed on the gate insulating layer 30, and an semiconductor such as amorphous silicon doped with n-type impurities such as phosphorus (P) is formed on the semiconductor layer 41. Resistive contact layers 52 and 53 are formed on both sides of the gate electrode 22.
저항성 접촉층(52, 53) 위에는 알루미늄 또는 알루미늄 합금, 몰리브덴 또는 몰리브덴-텅스텐 합금, 크롬, 탄탈륨 등의 금속 또는 도전체로 이루어진 데이터 배선(61, 62, 63, 64)이 형성되어 있다. 데이터 배선은 세로 방향으로 뻗어 있는 데이터선(61), 데이터선(61)의 일부인 소스 전극(62), 게이트 전극(22)을 중심으로 소스 전극(62)과 마주하는 드레인 전극(63), 데이터선(61)에 연결되어 외부로부터 화상 신호를 인가받아 데이터선(61)에 전달하는 데이터 패드(64)를 포함한다.On the ohmic contacts 52 and 53, data wirings 61, 62, 63 and 64 made of a metal or a conductor such as aluminum or an aluminum alloy, molybdenum or molybdenum-tungsten alloy, chromium and tantalum are formed. The data line includes a data line 61 extending in the vertical direction, a source electrode 62 which is a part of the data line 61, a drain electrode 63 facing the source electrode 62 around the gate electrode 22, and data. And a data pad 64 connected to the line 61 to receive an image signal from the outside and transmit the image signal to the data line 61.
데이터 배선(61, 62, 63, 64)도 게이트 배선(21, 22, 23)과 마찬가지로 단일층으로 형성할 수 있지만, 이중층이나 삼중층으로 형성할 수도 있다. 이중층 이상으로 형성하는 경우에는 한 층은 저항이 작은 물질로 형성하고 다른 층은 다른 물질과의 접촉 특성이 좋은 물질로 형성하는 것이 바람직하다.The data wirings 61, 62, 63, and 64 can be formed in a single layer similarly to the gate wirings 21, 22, and 23, but can also be formed in a double layer or a triple layer. In the case of forming more than two layers, it is preferable that one layer is formed of a material having a low resistance and the other layer is formed of a material having good contact properties with other materials.
데이터 배선(61, 62, 63, 64) 및 게이트 절연막(30) 위에는 질화 규소로 이루어진 보호막(70)이 형성되어 있다. 보호막(70)은 게이트 절연막(30)과 함께 게이트 패드(23)를 드러내는 접촉 구멍(73)을 가지고 있을 뿐만 아니라, 데이터 패드(64)를 드러내는 접촉 구멍(74)과 드레인 전극(63)을 드러내는 접촉 구멍(72)을 가지고 있다. 한편, 게이트 패드(23) 사이, 그리고 데이터 패드(64) 사이에는 보호막(70)과 게이트 절연막(30)이 제거되어 형성된 개구부를 통해 기판(10)이 드러나 있다.A protective film 70 made of silicon nitride is formed on the data lines 61, 62, 63, and 64 and the gate insulating film 30. The passivation layer 70 has not only a contact hole 73 exposing the gate pad 23 with the gate insulating film 30, but also a contact hole 74 and a drain electrode 63 exposing the data pad 64. It has a contact hole 72. Meanwhile, the substrate 10 is exposed through an opening formed by removing the passivation layer 70 and the gate insulating layer 30 between the gate pads 23 and the data pads 64.
보호막(70) 위에는 ITO(indium tin oxde) 또는 IZO(indium zinc oxide)와 같은 투명 도전 물질로 이루어진 화소 전극(80), 보조 게이트 패드(83) 및 보조 데이터 패드(84)가 형성되어 있다.The pixel electrode 80, the auxiliary gate pad 83, and the auxiliary data pad 84 made of a transparent conductive material such as indium tin oxide (ITO) or indium zinc oxide (IZO) are formed on the passivation layer 70.
화소 전극(80)은 접촉 구멍(72)을 통하여 드레인 전극(63)과 연결되어 화상 신호를 전달받는다. 보조 게이트 패드(83)와 보조 데이터 패드(84)는 접촉 구멍(73, 74)을 통해 게이트 패드(23) 및 데이터 패드(64)와 각각 연결되어 있으며, 이들은 패드(23, 64)와 외부 구동 회로 장치와의 접착성을 보완하고 패드(23, 64)를 보호하는 역할을 한다.The pixel electrode 80 is connected to the drain electrode 63 through the contact hole 72 to receive an image signal. The auxiliary gate pad 83 and the auxiliary data pad 84 are connected to the gate pad 23 and the data pad 64 through the contact holes 73 and 74, respectively, which are the pads 23 and 64 and the external drive. It serves to complement the adhesion with the circuit device and to protect the pads 23 and 64.
이와 같이 본 발명에서는 패드 사이의 보호막(70)과 게이트 절연막(30)이 제거되어 있어 이후 이방성 도전막을 사용하여 구동 회로 장치의 패드와 접착시킬 때 이방성 도전막에 포함되어 있는 도전구가 차지하는 공간이 충분히 확보되기 때문에 오정렬이 발생하더라도 이웃하는 패드와의 단락을 방지할 수 있다. 이에 대하여 도 4를 참조하여 상세히 설명한다.As described above, in the present invention, the passivation layer 70 and the gate insulating layer 30 between the pads are removed, so that the space occupied by the conductive holes included in the anisotropic conductive film when the anisotropic conductive film is used to bond with the pad of the driving circuit device. Because of sufficient security, a short circuit with neighboring pads can be prevented even if misalignment occurs. This will be described in detail with reference to FIG. 4.
도 4는 이방성 도전막에 의해 접착되어 있는 박막 트랜지스터 기판의 패드부와 외부 구동 회로 장치의 구동 패드를 도시한 단면도이다.4 is a cross-sectional view showing a pad portion of a thin film transistor substrate adhered by an anisotropic conductive film and a drive pad of an external drive circuit device.
여기서는 데이터 패드(64)의 경우에 대하여만 도시하였으나, 게이트 패드(23)의 경우에도 동일하게 적용될 수 있다.Although only the case of the data pad 64 is illustrated here, the same may be applied to the case of the gate pad 23.
도 4에서와 같이, TCP 기판(200)에 형성되어 있는 구동 회로 장치의 패드(210)가 이방성 도전막의 도전구(110)에 의해 데이터 패드(64)와 그 위의 보조 데이터 패드(84)와 하나씩 접촉하고 있다. 여기서, 오정렬이 발생하더라도 패드 사이의 보호막(70)과 게이트 절연막(30)이 제거되어 화살표에 표시한 것과 같이 이방성 도전막의 도전구(110)가 차지하는 공간이 충분히 확보되므로 이웃하는 패드와의 단락을 방지할 수 있다.As shown in FIG. 4, the pad 210 of the driving circuit device formed on the TCP substrate 200 is connected to the data pad 64 and the auxiliary data pad 84 thereon by the conductive holes 110 of the anisotropic conductive film. I'm in contact one by one. Here, even if misalignment occurs, the protective film 70 and the gate insulating film 30 between the pads are removed, so that the space occupied by the conductive holes 110 of the anisotropic conductive film is sufficiently secured, as indicated by the arrows. You can prevent it.
그러면, 본 발명의 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법에 대하여 도 5a 내지 도 8c, 앞서의 도 1 내지 도 3을 참조하여 설명한다.Next, a method of manufacturing a thin film transistor substrate for a liquid crystal display according to an exemplary embodiment of the present invention will be described with reference to FIGS. 5A to 8C and FIGS. 1 to 3.
먼저, 도 5a 내지 도 5c에서와 같이, 절연 기판(10) 위에 게이트 배선용 도전체 또는 금속을 스퍼터링 따위의 방법으로 1,000Å 내지 3,000Å의 두께로 증착하고 마스크를 이용한 사진 식각 공정으로 패터닝하여 게이트선(21), 게이트 전극(22) 및 게이트 패드(23)를 포함하는 게이트 배선을 형성한다.First, as shown in FIGS. 5A to 5C, a gate wiring conductor or a metal is deposited on the insulating substrate 10 to a thickness of 1,000 Å to 3,000 으로 by a sputtering method, and patterned by a photolithography process using a mask. A gate wiring including 21, the gate electrode 22, and the gate pad 23 is formed.
다음, 도 6a 내지 도 6c에서와 같이, 게이트 절연막(30), 비정질 규소층 및 n형 불순물이 도핑된 비정질 규소층을 화학 기상 증착법 따위를 이용하여 각각 1,500Å 내지 5,000Å, 500Å 내지 1,500Å 및 300Å 내지 600Å의 두께로 차례로 증착한 후, 마스크를 이용한 사진 식각 공정으로 패터닝하여 반도체층(41) 및 저항성 접촉층(51)을 형성한다.6A to 6C, the gate insulating film 30, the amorphous silicon layer, and the amorphous silicon layer doped with n-type impurities are respectively 1,500Å to 5,000Å, 500Å to 1,500Å and the like by using chemical vapor deposition. After the deposition in a thickness of 300 kPa to 600 kPa, the semiconductor layer 41 and the ohmic contact layer 51 are formed by patterning by a photolithography process using a mask.
다음, 도 7a 내지 도 7c에서와 같이, 데이터 배선용 도전체 또는 금속을 스퍼터링 따위의 방법으로 1,500Å 내지 3,000Å의 두께로 증착하고 마스크를 이용한 사진 식각 공정으로 패터닝하여 데이터선(61), 소스 전극(62), 드레인 전극(63) 및 데이터 패드(64)를 포함하는 데이터 배선을 형성한다. 다음, 소스 전극(62)과 드레인 전극(63)으로 가리지 않은 저항성 접촉층(51)을 제거하여 두 부분(52, 53)으로 분리한다.Next, as shown in FIGS. 7A to 7C, a conductor or a metal for data wiring is deposited to a thickness of 1,500 kV to 3,000 kV by a sputtering method, and patterned by a photolithography process using a mask to form a data line 61 and a source electrode. A data line including the 62, the drain electrode 63, and the data pad 64 is formed. Next, the ohmic contact layer 51 not covered by the source electrode 62 and the drain electrode 63 is removed to separate the two portions 52 and 53.
다음, 도 8a 내지 도 8c에서와 같이, 질화 규소를 화학 기상 증착법 따위를 이용하여 3,000Å 이상의 두께로 보호막(70)을 형성하고, 마스크를 이용한 사진 식각 공정으로 패터닝하여 접촉 구멍(72, 73, 74)을 형성한다. 이때, 게이트 패드(23) 사이와 데이터 패드(64) 사이에 위치하는 보호막(70)과 게이트 절연막(30)을 함께 제거하여 형성한 개구부를 통하여 기판(10)을 드러낸다.Next, as shown in FIGS. 8A to 8C, the protective film 70 is formed of silicon nitride to a thickness of 3,000 kPa or more using a chemical vapor deposition method, and patterned by a photolithography process using a mask to form contact holes 72, 73, 74). In this case, the substrate 10 is exposed through an opening formed by removing the passivation layer 70 and the gate insulating layer 30 positioned between the gate pad 23 and the data pad 64 together.
다음, 앞서의 도 1 내지 도 3에서와 같이, ITO 또는 IZO와 같은 투명 도전 물질을 스퍼터링 따위의 방법으로 400Å 내지 500Å의 두께로 증착하고, 마스크를 이용한 사진 식각 공정으로 패터닝하여 화소 전극(80), 보조 게이트 패드(83) 및 보조 데이터 패드(84)를 형성한다.Next, as shown in FIG. 1 to FIG. 3, a transparent conductive material such as ITO or IZO is deposited to a thickness of 400 kV to 500 kV by a sputtering method, and patterned by a photolithography process using a mask to form the pixel electrode 80. The auxiliary gate pad 83 and the auxiliary data pad 84 are formed.
한편, 보호막(70)을 유기 절연막 따위로 두껍게 형성할 경우에는 게이트 패드(23) 사이와 데이터 패드(64) 사이에 위치하는 보호막(70)만 제거하여 게이트 절연막(30)을 남길 수도 있다. 이때는 한 번의 사진 식각 공정으로 보호막(70)을 제거하여 게이트 패드(23) 위의 게이트 절연막(30), 드레인 전극(63) 및 데이터 패드(64)를 노출시킴과 동시에 패드(23, 64) 사이의 보호막(70)을 제거하여 게이트 절연막(30)을 노출시키고, 또 다른 사진 식각 공정으로 게이트 패드(23) 위의 게이트 절연막(30)을 제거하는 것이 바람직하다. 나머지 공정은 앞서 설명한 것과 동일하다.On the other hand, when the protective film 70 is formed to be thicker than the organic insulating film, only the protective film 70 positioned between the gate pads 23 and the data pad 64 may be removed to leave the gate insulating film 30. In this case, the passivation layer 70 is removed in a single photolithography process to expose the gate insulating layer 30, the drain electrode 63, and the data pad 64 on the gate pad 23, and at the same time between the pads 23 and 64. It is preferable to remove the protective film 70 to expose the gate insulating film 30, and to remove the gate insulating film 30 on the gate pad 23 by another photolithography process. The rest of the process is the same as described above.
이와 같이 본 발명에서는 패드 사이의 보호막과 게이트 절연막이 제거되어 있어서 이방성 도전막을 사용하여 패드를 외부 구동 회로 장치와 연결할 때 오정렬이 발생하더라도 이방성 도전막의 도전구가 차지하는 공간이 충분히 확보되므로 이웃하는 패드와의 단락을 방지할 수 있다.As described above, in the present invention, since the protective film and the gate insulating film between the pads are removed, even when misalignment occurs when the pad is connected to the external driving circuit device by using the anisotropic conductive film, the space occupied by the conductive holes of the anisotropic conductive film is sufficiently secured. Short circuit can be prevented.
Claims (9)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010005845A KR20020065690A (en) | 2001-02-07 | 2001-02-07 | thin film transistor array panel for liquid crystal display and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010005845A KR20020065690A (en) | 2001-02-07 | 2001-02-07 | thin film transistor array panel for liquid crystal display and manufacturing method thereof |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20020065690A true KR20020065690A (en) | 2002-08-14 |
Family
ID=27693559
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020010005845A KR20020065690A (en) | 2001-02-07 | 2001-02-07 | thin film transistor array panel for liquid crystal display and manufacturing method thereof |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20020065690A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100968341B1 (en) * | 2003-01-13 | 2010-07-08 | 엘지디스플레이 주식회사 | Thin film transistor array substrate and manufacturing method thereof |
| CN105824162A (en) * | 2016-06-01 | 2016-08-03 | 北京京东方光电科技有限公司 | Array substrate and manufacturing method thereof and display device |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11282002A (en) * | 1998-03-31 | 1999-10-15 | Casio Comput Co Ltd | Electronic parts and their junction structure |
| KR20000004060A (en) * | 1998-06-30 | 2000-01-25 | 구본준, 론 위라하디락사 | Pad manufacturing method of lcd and lcd thereof |
| KR20000057830A (en) * | 1999-01-29 | 2000-09-25 | 가네꼬 히사시 | Active matrix liquid-crystal display device |
| KR20000074550A (en) * | 1999-05-21 | 2000-12-15 | 구본준 | Liquid Crystal Display Device And Fabricating Method Thereof |
-
2001
- 2001-02-07 KR KR1020010005845A patent/KR20020065690A/en not_active Application Discontinuation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11282002A (en) * | 1998-03-31 | 1999-10-15 | Casio Comput Co Ltd | Electronic parts and their junction structure |
| KR20000004060A (en) * | 1998-06-30 | 2000-01-25 | 구본준, 론 위라하디락사 | Pad manufacturing method of lcd and lcd thereof |
| KR20000057830A (en) * | 1999-01-29 | 2000-09-25 | 가네꼬 히사시 | Active matrix liquid-crystal display device |
| KR20000074550A (en) * | 1999-05-21 | 2000-12-15 | 구본준 | Liquid Crystal Display Device And Fabricating Method Thereof |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100968341B1 (en) * | 2003-01-13 | 2010-07-08 | 엘지디스플레이 주식회사 | Thin film transistor array substrate and manufacturing method thereof |
| CN105824162A (en) * | 2016-06-01 | 2016-08-03 | 北京京东方光电科技有限公司 | Array substrate and manufacturing method thereof and display device |
| CN105824162B (en) * | 2016-06-01 | 2020-09-01 | 北京京东方光电科技有限公司 | Array substrate, manufacturing method thereof and display device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100385082B1 (en) | a liquid crystal display and a manufacturing method thereof | |
| KR100302577B1 (en) | Semiconductor device and method for producing the same | |
| US20040241895A1 (en) | Thin film transistor array panel for a liquid crystal display and a method for manufacturing the same | |
| KR100321925B1 (en) | Manufacturing method of thin film transistor substrate for liquid crystal display device using four masks and thin film transistor substrate for liquid crystal display device | |
| KR20080078089A (en) | Display board, manufacturing method thereof, display device | |
| JP2000164874A (en) | Thin-film transistor array substrate, manufacturing method for it, and liquid-crystal display device | |
| KR100580398B1 (en) | Thin film transistor substrate for liquid crystal display device and manufacturing method thereof | |
| KR100623974B1 (en) | Liquid Crystal Display and Manufacturing Method Thereof | |
| KR100646781B1 (en) | Thin film transistor substrate for liquid crystal display device and manufacturing method thereof | |
| KR100646787B1 (en) | Manufacturing method of thin film transistor substrate for liquid crystal display device | |
| KR20020065690A (en) | thin film transistor array panel for liquid crystal display and manufacturing method thereof | |
| JP2004184741A (en) | Connection structure between electro-optical device and external terminal and electronic equipment | |
| KR100720098B1 (en) | Thin film transistor substrate for liquid crystal display | |
| KR100330097B1 (en) | Thin film transistor substrate for liquid crystal display and manufacturing method thereof | |
| KR100759968B1 (en) | Thin film transistor substrate for liquid crystal display device, manufacturing method thereof and repair method thereof | |
| KR100777698B1 (en) | Thin film transistor substrate for liquid crystal display device and manufacturing method thereof | |
| KR100338009B1 (en) | Thin Film Transistor Substrate for Liquid Crystal Display Panels And a Manufacturing Method of thereof | |
| KR20080044986A (en) | Array substrate and method for manufacturing same | |
| KR100796790B1 (en) | Thin film transistor substrate for liquid crystal display device and manufacturing method thereof | |
| KR100686232B1 (en) | Liquid Crystal Display and Manufacturing Method Thereof | |
| KR100777694B1 (en) | Thin film transistor substrate and its manufacturing method | |
| KR100853207B1 (en) | Thin film transistor substrate for liquid crystal display device and manufacturing method thereof | |
| KR100864486B1 (en) | Thin film transistor substrate for liquid crystal display device and manufacturing method thereof | |
| KR20070013816A (en) | Thin film transistor substrate and its manufacturing method | |
| EP1478971A1 (en) | Liquid crystal display device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 20010207 |
|
| PG1501 | Laying open of application | ||
| A201 | Request for examination | ||
| PA0201 | Request for examination |
Patent event code: PA02012R01D Patent event date: 20060118 Comment text: Request for Examination of Application Patent event code: PA02011R01I Patent event date: 20010207 Comment text: Patent Application |
|
| E902 | Notification of reason for refusal | ||
| PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 20070720 Patent event code: PE09021S01D |
|
| E601 | Decision to refuse application | ||
| PE0601 | Decision on rejection of patent |
Patent event date: 20071026 Comment text: Decision to Refuse Application Patent event code: PE06012S01D Patent event date: 20070720 Comment text: Notification of reason for refusal Patent event code: PE06011S01I |