KR20020038507A

KR20020038507A - 넓은 동적 범위 트랜스임피던스 증폭기

Info

Publication number: KR20020038507A
Application number: KR1020010070819A
Authority: KR
Inventors: 캐빈웨슬리 코바야시
Original assignee: 시렌자 마이크로디바이시스, 인코포레이티드
Priority date: 2000-11-14
Filing date: 2001-11-14
Publication date: 2002-05-23
Also published as: US6504429B2; US20020140506A1; US6404281B1; KR100900205B1

Abstract

장치가 증폭기 회로 및 제어 회로를 포함한다. 증폭기 회로는 입력 신호에 응답하여 증폭된 신호를 발생시키도록 구성될 수 있다. 제어 회로는 일반적으로 (i) 상기 증폭된 신호에 결합된 제1 입력 및 (ii) 기준 전압에 결합된 제2 입력을 가지는 차동 증폭기를 포함한다. 제어 회로는 증폭된 신호의 (i)진폭 및 (ii)기준 전압을 기초로 입력 신호를 조정함으로써 증폭기 회로의 이득을 제어하도록 구성될 수 있다.

Description

넓은 동적 범위 트랜스임피던스 증폭기{WIDE DYNAMIC RANGE TRANSIMPEDANCE AMPLIFIER}

일반적으로 본 발명은 넓은 동적(wide dynamic) 범위 증폭기를 구현하기 위한 방법 및/또는 아키텍처에 관한 것이며, 더 상세하게는 광대역(broadband) 텔레콤 및 데이콤 어플리케이션에 사용될 수 있는 개선된 선형 및 동적 범위를 갖는 트랜스임피턴스(transimpedance) 증폭기를 구현하기 위한 방법 및/또는 아키텍처에관한 것이다.

넓은 동적(wide dynamic) 범위 증폭기들은 무선 및 유선 산업에 폭넓게 사용된다. 광섬유 시스템에 사용되는 종래의 트랜스임피턴스 증폭기들은 마이크로-앰프처럼 낮은 것에서부터 밀리-앰프처럼 높은 범위의 포토-다이오드 전류를 수신해야 하며, 낮은 듀티-싸이클(duty-cycle) 왜곡과 최소의 부호간 간섭(ISI)을 유지해야 한다. 특히, 높은 입사 입력 전압에 직면할 때, 선형 및 동적 범위를 개선시키기 위한 종래의 방법들은 [1]자동 이득 제어 전계 효과 트랜지스터(FET) 증폭기(예를 들면, 미국 특허 5,646,573 호); [2]베이스 접지(common base) 입력단 증폭기(예를 들면, 집적 고주파 저잡음 전류 모드 광학 트랜스임피던스 전치증폭기: 이론과 실행, IEEE JSSC, 1995년 6월, 페이지 667); [3]상보형 베이스 접지 입력 증폭기(예를 들면, 미국 특허 제 6,069,534 호); [4]전류 스위치 입력을 갖는 차동 베이스 접지 증폭기(예를 들면, 입력에서 전류 스위치를 사용하여 개선된 동적 범위를 갖는 넓은-대역(wide-band) 집적 광학 수신기, IEEE JSSC, 제 28 권, 7호, 1991년 7월, 페이지. 862-864)를 포함하며, 이 모든것은 전체로서 참조로 본문에 채용되어 있다.

게다가, 수신된 광학 파워에 대하여 선형적으로 비례하는 모니터 전류를 제공하는 것은 어렵다. 높은 입사 파워 및/또는 자동 이득 제어 수단들이 사용될 때, 비선형 트랜스임피던스 이득으로 인하여 선형적으로 비례하는 모니터링 전류가 요구된다.

큰 입력 신호를 증폭시키며 신호 왜곡을 최소화시킬 수 있는 마이크로웨이브모노리식 집적회로를 제공하는 것이 바람직할 것이다. 그러한 증폭기는 우수한 무선 주파수(RF) 및 광섬유 수신기 시스템을 만들고자 노력하는 기술자에 의해 선망된다.

본 발명은 증폭기 회로와 제어 회로를 포함하는 장치에 관한 것이다. 증폭기 회로는 입력 신호에 응답하여 증폭 신호를 발생시키도록 구성되어 있다. 제어 회로는 일반적으로 (i)상기 증폭 신호에 커플링된 제 1 입력과 (ii)기준 전압에 커플링된 제 2 입력을 갖는 차동 증폭기를 포함한다. 제어 회로는 (i)증폭 신호의 진폭과 (ii)기준 전압을 기초로 입력 신호를 조정함으로써 증폭기 회로의 이득을 제어하도록 구성되어 있다.

본 발명의 목적, 특징 및 이점들은 (i)저잡음 증폭기의 넓은 동적 범위를 제공하며; (ii)무선 RF 어플리케이션에 구현되며; (iii)광섬유 어플리케이션용 트랜스임피던스 증폭기에 구현되며; (iv)종래의 증폭기의 저잡음 입력 감도를 희생시키지 않고 구현되며; 그리고/또는 (v)광대역(broadband) 텔레콤 및 데이콤 어플리케이션에 사용될 수 있는 개선된 선형성과 동적 범위를 갖는 증폭기를 구현하기 위한 방법 및/또는 장치를 제공하는 것을 포함한다.

이러한 것들과 본 발명의 다른 목적, 특징 및 이점들은 하기의 상세한 설명과 첨부된 청구범위 및 도면으로부터 명백해질 것이다.

도 1은 본 발명의 바람직한 실시예의 블럭도;

도 2(a-b)는 본 발명의 바림직한 실시예들의 상세 블럭도;

도 3(a-c)은 본 발명의 자동 이득 제어 작동을 도시하는 전달 함수;

도 4는 인버팅 트랜스임피던스 증폭기에 적용되는 본 발명의 다른 실시예의 상세 블럭도;

도 5는 본 발명의 더 상세한 블럭도;

도 6(a-b)은 다양한 평균 검출 입력 전류(Ipd=0-2mA)에 대한 본 발명의 선형 광대역 이득 작동을 도시하는 전달 곡선;

도 7(a-b)은 다양한 평균 검출 입력 전류(Ipd=0-2mA)에 대한 종래의 증폭기들의 비-선형 광대역 작동을 도시하는 전달 곡선;

도 8은 본 발명의 보존된 저입력 관련 잡음 성능을 도시하는 전달 곡선;

도 9는 본 발명의 넓은 동적 범위 작동을 도시하는 전달 곡선;

도 10은 다양한 평균 검출 입력 전류(Ipd=0-2mA)에 대한 종래의 증폭기의 비-선형의 큰 신호 작동을 도시하는 전달 곡선;

도 11은 다양한 평균 검출 입력 전류(Ipd=0-2mA)에 대한 본발명의 선형의 큰신호 작동을 도시하는 전달 곡선;

도 12는 차동 변환부에 싱글엔디드(single-ended)를 포함하는 본 발명의 또 다른 실시예의 블럭도;

도 13(a-b)은 다양한 입력 전류(Ipd=0-2mA)에 대한 본 발명의 선형 넓은대역(wideband) 이득 작동을 도시하는 전달 곡선;

도 15(a-c)는 본 발명 a) Ipd 및 Iage 대 시간, b) 차동 증폭기의 제 1 단의 입력에서의 전압, c) 차동 출력 전압의 작동을 도시하는 전달 곡선; 및

도 16은 본 발명(차동 출력 전압과 듀티 싸이클 왜곡(DCD) 대 입력 검출기 전류)의 작동을 도시하는 전달 곡선.

<도면의 주요 참조번호에 대한 간단한 설명>

100 : 회로102 : 증폭기 블럭

104 : 제어 블럭106 : 입력

107 : 출력110 : 입력

본 발명은 고감도 이미터 접지(common-emitter) 입력단 싱글엔디드(single-ended) 트랜스임피던스 증폭기의 입력에서 전류 스위치를 사용하는 자동 이득 제어 회로 및/또는 방법을 제공한다. 본 발명은 저잡음 이미터 접지 입력단의 고유 고입력 감도를 유지시키는 우수한 동적 범위를 가능케한다. 본 발명은 선형성을 개선시키며 증폭 신호의 왜곡을 감소시키는 자동이득 제어를 제공한다. 선형성을 개선시키며 증폭 신호의 왜곡을 감소시키기 위한 필요성은 저잡음 증폭기(LNA)가 전송기와 수신기간의 다양한 거리와 감쇠로 인해 직면할 수 있는 다양한 입사 신호 파워 세기에서 초래된다. 일반적으로, 본 발명은 광섬유 수신기 어플리케이션에 사용되는 광대역 트랜스임피던스의 자동 이득 제어 구현을 기술한다. 더 상세하게는, 본 발명은 헤테로접합 바이폴러 트랜지스터 기술을 사용하여 바이폴러 증폭기 구현을 기술한다.

도 1을 참조하면, 본 발명의 바람직한 실시예를 도시하는 회로(100)의 블럭도가 도시되어 있다. 상기 회로(100)는 일반적으로 증폭기 블럭(또는 회로)(102)와 제어 블럭(또는 회로)(104)을 포함한다. 상기 회로(102)는 트랜스임피던스 증폭기(TIA)로서 구현된다. 상기 회로는 입력 신호(예를 들면, PR_INPUT)를 수신하는 입력(106)을 갖는다. 상기 제어 회로(104)는 피드백 신호(예를 들면, FB)를 입력(106)으로 제공하는 출력(107)을 갖는다. 상기 제어 회로(104)는 신호(예를 들면, VREF)를 수신하는 입력(110)과 증폭기(102)의 출력에 의해 제공된 신호(예를 들면, OUTPUT)를 수신하는 입력(112)을 또한 갖는다.

도 2a를 참조하면, 상기 회로(100)의 더 상세한 블럭도가 도시되어 있다. 상기 회로(100)는 일반적으로 다이오드(예를 들면, PD1), 증폭기 블럭(또는회로)(102) 및 제어 블럭(또는 회로)(104)을 포함한다. 상기 제어 회로(104)는 일반적으로 회로(105), 증폭기 블럭(또는 회로)(106) 및 출력 블럭(또는 회로)(108)을 포함한다. 상기 회로(104)는 자동 이득 제어 회로로서 구현될 수 있다. 상기 증폭기 회로(106)는 고이득 차동 증폭기 회로로서 구현될 수 있다. 상기 회로(102)는, 일 예에서, 10Gb/s 트랜스임피던스 증폭기로서 구현될 수 있다. 다른 예에서, 상기 회로(102)는 데이타콤 및 텔레콤 어플리케이션용으로 사용될 수 있는 포토-수신기로서 구현될 수 있다. 그러나, 상기 회로(102)는 특정 구현의 설계 기준을 만족시키기 위한 다른 적절한 증폭기로서 구현될 수 있다.

상기 회로(105)는 일반적으로 트랜지스터(예를 들면, Q1) 및 바이어스 저항(예를 들면, R3)을 포함한다. 상기 트랜지스터(Q1)는 일반적으로 이미터 폴로어로서 구성되어 있다. 상기 회로(105)는 증폭기 회로(102)에 의해 제공된 증폭 신호(OUTPUT)의 직접 커플링과 검출이 고이득 차동 증폭기 회로(106)로 공급되도록 한다. 고이득 차동 증폭기 회로(106)는 일반적으로 차동 트랜지스터쌍(예를 들면, Q2 및 Q3), 전류원(예를 들면, Ics1), 다수의 이미터 발생 저항(예를 들면, Rlee1 및 Rlee2), 및 부하 저항(예를 들면, Rload)를 포함한다. 차동 트랜지스터(Q2 및 Q3)중 하나는 일반적으로 입력 기준 VREF를 수신한다. 상기 차동 트랜지스터중 다른 하나는 일반적으로 상기 회로(105)로부터 신호(예를 들면, CTR)을 수신한다. 상기 신호 VREF는 상기 회로(100)의 사후 생성 구성을 가능케 한다. 그러한 사후 생성 구성은 처리, 온도, 및 다른 제조 변동을 보충할 것이다. 상기 신호 VREF는 특정 구현의 설계 기준을 충족시키는데 필요한 마이크로프로세서, 디지탈-아날로그컨버터(DAC) 또는 다른 적절한 장치와 같은 장치(도시되지 않음)에 의해 외부에서 발생될 것이다.

상기 저항(Rlee1 및 Rlee2)은 최적 루프 이득과 안정도 뿐만 아니라 감도를 조정할 것이다(도 3(a-c)와 관련하여 더 상세히 기술됨). 저역 필터 응답은 트랜지스터(Q3)의 컬렉터에 접속될 수 있는 캐패시터(예를 들면, Cfilter)에 의해 제공될 것이다. 상기 캐패시터(Cfilter)는 일반적으로 트랜지스터(Q1)의 베이스로 도입되는 검출 신호를 발생시킨다. 게다가, 증폭 신호의 고주파 성분들은 일반적으로 상기 캐패시터(Cfilter)의 캐패시턴스값에 의해 결정됨에 따라 필터링된다. 상기 회로(108)는 일반적으로 트랜지스터(예를 들면, Q4), 저항(예를 들면, R1) 및 저항(예를 들면, R2)을 포함한다. 트랜지스터(Q4)는 이미터 폴로어로서 구성될 수 있다. 상기 회로(108)는 일반적으로 상기 트랜지스터(Q3)의 컬렉터에 필터링된 신호를 탭하도록 구현된다.

또 다른 적분 캐패시터(예를 들면, Cdet)는 신호(FB)를 필터링 및 적분하기 위해 구현될 수 있다. 상기 캐패시터(Cdet)와 캐패시터(Cfilter)의 사이즈는 상기 제어 회로(104)의 적분 시간 상수를 설정할 뿐만 아니라 증폭 신호의 고주파 콘텐트(content)를 필터링하기 위해서 조정될 것이다. 상기 저항(R1 및 R2)에 의해 제공된 전압 분배기로부터 얻는 집적 출력(FB)은 저항(예를 들면, RB)을 거쳐 가변 전류원 트랜지스터(예를 들면, QFB)로 직접 공급될 것이다. 상기 트랜지스터(QFB)의 이미터상의 이미터 저항(예를 들면, RE)은 (i)상기 트랜지스터(QFB)를 거치는 과잉 전류를 방지하며 (ii)제어 루프 안정도를 제공한다. 절연 저항(예를 들면,Risolation)은 상기 트랜지스터(QFB)의 컬렉터 대 베이스 기생 캐패시턴스("Ccb")와 컬렉터 대 이미터 기생 캐패시턴스("Cce")로 인한 증폭기(102) 입력의 기생 캐패시터스 로딩을 감소시키는데 사용될 수 있다. 상기 저항(Risolation)의 일반적인 값은 50과 200 ohms 사이이며, 더 바람직하게는 75와 150 ohms 사이이며, 가장 바람직하게는 약 100ohms이다.

자동 이득 제어(AGC) 회로(104)의 작동은 루프 이득에 대한 상기 저항(RE, Rlee1, 및 Rload)들을 변경함으로써 조정될 것이다. 상기 캐패시터(Cfilter 및 Cdet)는 증폭기(102)의 출력에서 저역 필터를 조정하고 증폭 검출 신호의 적분 시간 상수를 설정하기 위해 변경될 것이다. 가변 전류원 트랜지스터(QFB)가 턴온하는 임계값은 R1과 R2의 저항 분배기 비율에 따라 설정될 것이다.

도 2b를 참조하면, 본 발명의 또 다른 실시예의 블럭도(100)가 도시되어 있다. 본 발명은 모니터링 전류를 거쳐 수신된 광학 파워을 모니터링하기 위한 장치를 더 포함한다. 상기 모니터링 전류는 트랜스임피던스 증폭기(102)의 입력(106)에서 유도된 포토전류(photocurrent)에 비례한다. 그러한 구현은 수신된 광학 파워의 정확한 신호 세기를 트랙(track) 및 모니터링하는 능력을 최종 사용자에게 허용한다. 게다가, 본 발명은 광학 네트워크의 수신기 배열을 거치는 트래픽을 모니터링할 뿐만 아니라 입사 입력 파워을 수준 측량하는데 이용되는 폐루프의 사용을 용이하게 한다.

높은 광학 파워이 수신되고 자동 이득 제어가 TIA(102)(동적 범위를 개선)와 사용되는 경우에, 상기 TIA(102)의 출력 전압은 일반적으로 입력 포토전류에 관하여 비-선형적이다. 상기 출력 전압의 비선형 관계는 입력 포토전류와 광학 입력 파워를 선형적으로 트랙 및 모니터링하기 위해서 트랜스임피던스 증폭기 출력 전압을 이용하는 것을 어렵게 한다. 자동 이득 제어가 사용되며 입력 파워에 대한 비선형 트랜스임피던스가 발생될 경우에, 입사 포토전류와 선형적으로 관련된 모니터링 전류 또는 전압을 발생시키는 장치가 바람직하다. 도 2b의 회로(100)는 자동 이득 제어 TIA에 적용될 때 그러한 바람직한 기능을 제공할 것이다.

도 2b의 회로(100)는 회로(110)을 더 포함한다. 상기 회로(110)는 전류 모니터링 회로로서 구현될 수 있다. 상기 회로(110)는 일반적으로 트랜지스터(예를 들면, QMON)와 저항(예를 들면, REㆍN)을 포함한다. 상기 회로(110)는 전류 미러 트랜지스터(예를 들면, 상기 트랜지스터 QMON)에 1/N의 이득을 제공하며, N은 트랜지스터(QFB)의 이미터 영역과 트랜지스터(QMON)의 이미터 영역의 비율로서 정의된다. 상기 트랜지스터(QMON)에 커플링된 이미터 축퇴 저항(예를 들면, 저항 REㆍN)은 상기 트랜지스터(QFB)의 이미터 축퇴 저항(RE)의 N배인 값으로 설정될 것이다. 자동 이득 제어 회로(104)가 출력 신호(OUTPUT)의 세기를 검출하고 상기 TIA(102)의 입력(106)에서 유도된 포토전류와 대략 동일한 컬렉터 전류를 상기 트랜지스터(QFB)를 거쳐 유도할 때, 상기 전류 미러(110)는 일정 비율의 전류(예를 들면, Imon)를 제공할 것이다. 일정 비율의 전류(Imon)는 전류 미러 이득, N으로 등분된 유도(수신) 포토전류(Ipd)와 대략 동일하다. 상기 전류(Imon)는 DC 전류를 측정하기 위해 노드(112)에서 an-미터기를 접속시킴으로써 액세스 또는 모니터링된다. 이러한 방식에서, 상기 회로(100)는 AGC가 TIA와 사용되는 경우에 입사 광학 파워 모니터링을 허용한다. 일반적으로 도 2b의 회로(100)는 최종 사용자에게 유도 포토전류와 수신 광학 입력 파워에 선형적으로 비례하는 모니터링 전류(Imon)를 제공한다. 게다가, 상기 모니터링 전류(Imon)는 제어 루프내에서 이용된다.

도 3(a-c)은 저항(R2)의 다양한 값들에 대하여 광학적으로 유도된 입력 포토-검출기 전류(예를 들면, 다이오드(Pd1)dptj Ipd)에 대한 AGC 전류(예를 들면, 전류 스위치 트랜지스터 QFB의 I_AGC.i)를 도시한다. 상기 저항(R2)의 더 작은 값에 대해, 상기 AGC 전류(I_AGC.i)는 더 높은 입력 포토-다이오드 전류(Ipd)에서 턴온하기 시작한다. 이러한 방식에서, 상기 회로(100)의 동적 범위는 증가될 것이다. 상기 저항(R2)이 7.2 Kohms일 때(도 3a), 더 높은 포토-다이오드 입력 전류는 왜곡없이 처리될 수 있다. 그러나, 상기 전류(Ipd)가 제로일 때, 상기 트랜지스터(QFB)의 정지(quiescent) 바이어스 전류로 인하여 산탄 잡음(shot noise)의 0.1mA 추가에 기여할 것이다. 상기 저항(R2)이 5Kohms일 때(도 3b), 상기 입력 전류(Ipd)가 0.1mA에 도달될 때까지 상기 트랜지스터(QFB)의 정지 바이어스 전류로 인한 산탄 잡음 기여는 없을 것이다. 그러나, 듀티-싸이클 왜곡과 ISI는 상기 저항(Rw)이 7.2Kohms일 경우에 비례하여 전류(I_AGC.i)가 약간 포함되는 더 높은 전류(Ipd) 때문에 약간 증가될 것이다. 도 3c는 Ipd=0에서의 낮은 산탄 잡음 기여와 높은 입력 Ipd에서의 낮은 왜곡 모두가 달성되는 가능한 최적의 경우를 도시한다.

상기 회로(100)는 포토-검출기 다이오드(Pd1), 트랜스임피던스 증폭기(102) 및 자동 이득 제어 회로(104)를 포함하는 높은 동적 범위 포토-수신기의 개념적 블럭도를 제공한다. 자동 이득 제어(AGC) 회로(104)는 증폭기(102)와 트랜스임피던스피드백 저항(RFB)에 의해 표현되는 비반전 증폭기에 적용된다. 상기 AGC 회로(102)는 명확하게 말하면 광학적으로 유도된 포토다이오드(Pd1)와 피드백 신호(FB)의 신호 세기를 검출하도록 구성될 것이다. 상기 피드백 신호는 바이폴러 트랜지스터(QFB)에 비례하는 DC 신호이다. 상기 트랜지스터(QFB)는 TIA(102)의 입력에서 가변 전류원으로서 역할을 하며, 오버드라이드 포토-다이오드 전류를 증폭기(102)의 입력대신에 그라운드로 전환시킨다.

[1]에 인용된 방식에 비하여, 회로(100)는 큰 광학 파워이 포토-다이오드 검출기(Pd1)에 입사될 때 증폭기(102)의 입력에 제공된 입력 포토 전류 여자(excitation)를 감소시킨다. 상기 회로(100)는 [1]에 기술된 것과 같은 트랜스임피던스 증폭기의 피드백 이득을 가변적으로 변경하기 위해 FET 채널 전도의 가변 저항과 같은 가변 저항 피드백 요소를 사용하는대신 구현될 수 있다. 이러한 방식에서, 상기 회로(100)는 비선형성의 근본 원인을 어드레스한다. 특히, 과도하게 높은 입력 포토 전류 여자의 효과는 상기 신호가 증폭중 왜곡될 경우를 갖기 이전에 증폭기(102)의 입력에서 감소된다. 대개의 종래 증폭기들은 전형적으로 다음 증폭단으로 도입되는 신호 진폭을 감소시키기 위해서 전치증폭기의 이득을 가변적으로 조정함으로써 큰 입사 입력 신호를 감쇄시킨다. 이와 대조적으로, 상기 회로(100)는 증폭기(102)에 제공되기 이전에 신호(PR_INPUT)를 감쇄시킨다.

[4]에 인용된 전류 스위치 리니어라이저(linearizer)에 비하여, 상기 회로(100)는 본질적으로 더 낮은 잡음 이미터 접지 입력단의 싱글엔디드(single-ended) 입력에 커플링된 싱글엔디드(single-ended) 전류 스위치를 포함한다. 이와대조적으로, [4]는 본질적으로 트랜스임피던스 증폭기의 노이저(noiser) 차동 베이스 접지 입력단에 적용되는 차동 전류 스위치를 구현한다. 상기 회로(100)는 전류 스위치(QFB)를 증폭기(106)의 콰이어터(quieter) 싱글엔디드(single-ended) 이미터 접지 입력단에 적용함으로써 입력 감도를 절충하지 않고 높은 동적 범위를 달성한다. 게다가, 상기 전류 스위치(QFB)는 초과 입력 여자 전류를 그라운드로 전환시키지만, [4]의 차동 전류 스위치는 초과 입력 여자 전류를 출력으로 전환시킨다.

도 4는 참조하면, 회로(100')의 예에는 반전 트랜스임피던스 증폭기를 구현하는 것으로 도시되어 있다. 상기 회로(100')는 회로(100)와 유사하다. 상기 회로(100')는 신호(OUTPUT)의 전압 진동이 신호(INPUT)의 전압 진동과 위상을 달리하는 경우 반전 증폭기로서 구현된 증폭기(102')를 도시한다. 회로(100')(도 4)와 회로(100)(도 2a)간의 주요 차이점은 로드 저항(Rload)이 트랜지스터(Q2)의 컬렉터에 부착된 것이다. 부가적으로, 필터 캐패시터(Cfilter)는 또는 트랜지스터(Q2)에 적용된다. 일반적으로 각각의 다른 요소들의 작동은 도 2(a-b)의 회로(100)에 관련하여 기술된 작동과 유사하다.

도 5를 참조하면, 회로(100)의 상세 블럭도에는 비-반전 TIA 구현의 상세 토폴로지를 도시하는 것으로 도시되어 있다. 일반적으로 증폭기(102)는 트랜지스터(QA), 트랜지스터(QB), 트랜지스터(QC), 저항(REEA), 저항(REEB), 저항(REEC), 저항(RF1), 저항(RF2) 및 저항(RL)을 포함한다. 저항(REEA, REEB, REEC)들은 이득 및 대역폭을 조정하기 위한 이미터 축퇴 저항이다. 저항(RF1 및 RF2)들은 이득과 대역폭을 조정하기 위해 또한 사용되는 피드백 저항들과 병렬이다. 상기 저항(RL)은 로드 저항이다. 상기 증폭기(102)의 특정 구현이 도시되어 있지만, 특정 구현의 설계 기준을 충족시키기 위한 변형들이 이루워질 수 있다. 일반적으로 모든 다른 구성요소들은 도 2(a-b)에 기술된 구성요소들과 기능에 있어서 유사하다.

도 6-11을 참조하면, 회로(100)의 다양한 성능 도면들이 도시되어 있다. 도 6a 및 6b는 0 내지 2mA 범위의 평균 포토-검출기 전류(Ipd)상에서 회로(100)의 50 ohm 이득 db(S(2,1))과 유효 트랜스임피던스 증폭을 도시한다. 일 예에서, 상기 회로(100)는 35GHz의 전형적인 주파수와 50GHz의 최대 주파수를 갖는 헤테로접합 바이폴러 트랜지스터(HBT) 소자 기술로 구현될 수 있다. 유효 트랜스임피던스 이득은 전형적인 포토 다이오드(Cpd=0.3pF 및 Rcontact=15 ohms)의 모델을 채용한다. 그러나, 다른 처리 기술 및/또는 파라미터들은 특정 구현의 설계 기준을 충족시키기 위해 사용될 수 있다. 도 6a는 2mA에 이르기까지 평균 전류(Ipd)를 변동시킴으로써 무감응이거나 또는 변하지 않는 증폭기(102)의 이득(12dB)과 대역폭(11GHz) 응답을 도시한다. 도 6b는 일반적으로 2mA에 이르기까지 평균 전류(Ipd)를 또한 통과하지 못하는 트랜스임피던스 이득(45 dB-ohm)과 대역폭(12.5GHz)를 도시한다. 전류 변동에 대한 무관성(immunity)은 제어 회로(104)의 사용으로 인한 것이다.

도 7a 및 7b는 제어 회로(104)의 사용없이 비반전 증폭기(102)에 대한 고입사 포토-전류(Ipd)의 효과를 도시한다. 다양한 결과들은 서로 다른 전류값을 나타낸다. 도시된 것처럼, 상기 TIA(102)의 이득과 트랜스임피던스는 이득과 대역폭의 무딘 왜곡을 갖는 포토 다이오드 입력 여자에 매우 감응적이다. 결국, 상기TIA(102) 단독적으로는 대개의 광섬유 어플리케이션에 부적절하다. 일부 종래의 방법들은 그러한 무딘 왜곡에 바이폴러 토폴로지 해결책(베이스 접지[2], 상보형 베이스 접지[3], 및 차동형 베이스 접지[4] 토폴로지 방법 등)을 제공하지만, 그러한 종래의 방법들 모두는 이미터 전류(Ie(In=2q*Ie))에 의해 발생된 고입력 산탄 잡음으로 인하여 고입력 관련 잡음을 격게된다. 그러므로, 상기 회로(100)는 상부 동적 범위를 연장시킬 때 저잡음 TIA 토폴로지의 저잡음 성능을 또한 유지할 수 있다.

도 8은 10GHz에 이르기까지 <7.5pA/sqrt(Hz) 잡음 성능을 획득하는 광대역 입력 관련 잡음 성능을 도시한다. 상기 회로(100)의 성능은 [2] 및 [3]에 인용된 베이스 접지 방법에 비하여 2가지 더 좋은 요인을 갖고 있다. 상기 회로(100)의 상응하는 동적 범위는 도 9에 도시되어 있다. 10dB를 초과하는 신호 대 잡음비는 10uAs 만큼 낮은 평균 입력 포토-검출기 전류로 획득될 수 있다.

보다 높은 전류(Ipd)에서, 동적 범위 제한은 듀티 사이클 왜곡에서 측정된 파형 왜곡(예를 들면, 50% 듀티 사이클 이상적 파형에 비견된 총 비트 주기의 백분율 또는 절대 시간의 퍼센트로 측정됨) 또는 BER(예를 들면, 비트 에러율, 초당 비트 에러들로 측정됨)이다. 일반적인 파형 왜곡은 10 Gb/s의 최대 데이터 율의 다양한 Ipd 입력들에 대한 출력 파형 성질상(qualitative) 왜곡 특성을 도시하는 도10 및 도11에 도시되어 있다. 특히, 도10은 듀티 사이클 및 파형 왜곡이 입력 광검출기 전류가 AGC를 채용하지 않고 TIA에 대해 증가될 때 명백함을 도시한다. 전류 Ipd가 0.6mA를 넘어 증가됨에 따라, 파형이 (이상적인 50% 듀티 사이클 사인파에 비교되는) 매우 열악한 듀티 사이클 왜곡과 비대칭을 보이기 시작한다. 도11은 제어 회로(104)가 채용될 때 신호 선형성(signal linearity)의 보존을 도시한다. 대칭적 사인 파형이 0.1 내지 2mA 전류 Ipd 범위 이상으로 보존된다. 정량적으로(quantitatively), 듀티 사이클 왜곡은 회로(104)가 없는 경우의 36pS(18%)로부터 제어 회로(104)를 구현할 때의 2pS(1%) 이하 까지 개선된다.

도12를 참고하면, 두 차동 출력들이 필요로 되는 다른 어플리케이션들까지 확장될 수 있는 변형 실시예를 예시하는 회로(100")가 도시되어 있다. 회로(100")는 회로(100)와 유사할 수 있다. 회로(100")는 차동 출력을 획득하기 위하여 차동 변환에 대한 싱글엔디드(single ended)를 제공한다. 회로(100")는 차동 변환 회로(120)에 대한 싱글 엔디드(single-ended) 및 다수의 캐스캐이드 출력 차동 증폭기(122a-122n)(예를 들면, DIFFAMP1-DIFFAMP3)들을 추가적으로 구현할 수 있다.

회로(120)는 일반적으로 싱글 엔디드(single ended) 신호(예를 들면, PD_INPUT)를 증폭기(122a-122n)들에 제공되는 차동 신호(differential signal)로 변환한다. 별개의 트랜지스터(Q11,Q12)들은 차동 증폭기(122a-122n)들에 대한 별도의 입력부들을 구동시킨다. 트랜지스터(Q11,Q12)들은 일반적으로 이미터 폴로어로서 배치된다. 트랜지스터(Q11), 저항(Rf11) 및 저항(Rf12)은 차동 신호의 제1부분을 발생시킨다. 트랜지스터(Q12), 저항(Rf21) 및 저항(Rf22)은 차동 신호의 제2부분을 발생시킨다. 캐패시터(Cdiff1)는 일반적으로 필터링을 제공한다. 그러므로, 컨버터 회로(120)는 일반적으로 평형된 차동 신호를 제공한다.

차동 변환 회로(120)에 대한 싱글 엔디드(single-ended)는 기본적으로 접지에 바이패스된 제2입력을 가지고 제1입력에 싱글 엔디드하게(single-endedly) 구동되는 차동 증폭기이다. 회로(120)는, 차동 출력에서의 관련 듀티 사이클 왜곡(duty-cycle distortion) 및 DC 전압 오프셋을 최소화하기 위하여, 상기 바이패스된 입력의 DC 바이어스 전압이 싱글 엔디드 구동 입력의 DC 평균 전압을 트래킹(track)하도록 할 수 있다. 전압 분배기 저항(Rf11,Rf12,Rf21,Rf22)들의 출력들은 연속되는 차동 증폭기(122a)(DIFF AMP1)의 상보 입력들에 직접 제공된다. 차동 증폭기(122a)의 제1입력은 바이패스 캐패시터(예를 들면, Cdiff1)를 가지고 접지에 바이패스될 수 있다. 차동 증폭기(122a)의 제2입력은 바이패스 캐패시터 없이 직접 신호에 의해 구동된다.

차동 증폭기(122a)는 본질적으로 싱글 엔디드하게 구동될 수 있다. 바이패스 캐패시터(Cdiff1)의 캐패시턴스 값은 차동 증폭기(122a)의 다른 입력부에 입력되는 데이터 신호의 DC 평균 전압에 개략적으로 비례하는 DC 전압 바이어스를 생성하기 위하여 선택될 수 있다. 바이패스 캐패시터(Cdiff1)는 일반적으로, 그 값이 "RSS" 검출 레그(leg)의 적분 시간 상수를 세트시키는 저항(Rf21,Rf22)들로 구성된 전압 분배기에 연결된다. 저항(Rf21)은 일반적으로 증폭기(122a)에 대한 싱글 엔디드 입력이 DC 피크 전압이 아닌 DC 평균전압을 전달하는 것을 보장하기 위해 필요로 된다. 차동 증폭기(122a)의 입력부에서 생성된 DC 전압은 변화하는 신호 세기와 함께 변하는 다른 입력부의 DC 평균 전압과 본질적으로 동일하다. 그러므로, 회로(100")는 차동 증폭기(122a)의 입력에서의 DC 오프셋을 최소화하고, 차동 증폭기 후속 단들(예를 들면, 차동증폭기(122b,122n)들)을 통한 ISI 및 듀티 사이클 왜곡의 전파를 억제한다. 선택 AC 결합 캐패시터(예를 들면, Cf11)는 직접 신호 경로상의 저항(Rf11,Rf22)들에 의해 생성된 전압 분할에 의해 이득 손실을 복원하기 위하여 저항(Rf11)을 바이패스하도록 구현될 수 있다.

도13a 및 13b는 0 내지 2mA 범위의 평균 입력 광-검출기 전류들에 대한 회로(100")의 이득 및 트랜스임피던스 성능을 도시한다. 도13a 및 13b는 이득 및 트랜스임피던스 모두가 일반적으로 2mA까지 입력 광검출기 전류들을 통과시키지 않는 것을 도시한다. 도13a는 50Ω이득 db(S(2,1))가 명목상으로 ＞12GHz 대역폭을 가지는 27.5dB인 것을 도시한다. 도13b는 트랜스임피던스가 ＞10GHz의 대역폭과 구별되는 60(dB-Ω) 싱글 엔디드 및 66(dB-Ω)인 것을 도시한다.

도14a 및 14b는 AGC회로(104")를 채용하지 않는 다단(multistage) 회로(100")를 도시한다. 도14a 및 도14b는 대분분의 실질적인 광섬유 어플리케이션들에 부적합한 입력 신호 세기를 증가시킴에 따른 이득 및 트랜스임피던스의 인상적인 왜곡을 도시한다.

도15a, 15b 및 15c는 10.7Gb/s에서의 0.8mA의 평균 입력 광검출기 전류하에서의 회로(100")의 동작을 도시한다. 도15a는 TIA단을 선형화(linearize)하기 위하여 평균 포토-다이오드 입력 전류로 상승하는 AGC.i 전류 스위치(QFB) 전류를 도시한다. 도15b는, 바람직하지 않은 출력 파형 왜곡을 생성할 수 있는 출력 DC 오프셋 전압을 최소화하기 위하여, 하나의 입력부가 신호를 수신하고 다른 입력부는 상기 신호의 DC 평균을 얻는 차동 증폭기(122a)(DIFF AMP1)에 대한 입력 신호들을 도시한다. 도15c는 관련 출력 파형이며 4 pS 피크-대-피크의 듀티 사이클 왜곡(DCD)을 도시한다. 통상적인 ＞8pS의 DCD는 AGC회로(104)를 채용하지 않은 경우를 예시한다.

도16은 듀티 사이클 왜곡 대 평균 입력 전류 Ipd를 도시한다. 0.8mA 또는 1.6mA 피크-대-피크의 평균 입력 전류들에 대해, ＜ 6pS의 DCD가 얻어진다. 관련 파형 측정치는 실예로서 주어진다.

본 발명은 증폭기들의 저 잡음 입력 감도(low noise input sensitivity)를 희생하지 않고도, 광섬유 어플리케이션용 트랜스임피던스 증폭기 또는 무선 RF 어플리케이션용 저 잡음 증폭기의 넓은 동적 범위를 달성하기 위한 회로 및/또는 방법을 기술한다. 보다 상세하게는, 본 발명은 선형성을 개선하고 수신된 증폭 신호의 왜곡을 감소시키는 독특한 자동 이득 제어를 기술하고 있다. 개선된 선형성 및 감소된 왜곡에 대한 필요성은 저잡음 증폭기(LNA)가 송신기와 수신기 사이의 변화하는 거리 및 감쇄에 기인하여 직면해야만 하는 변화하는 입사 신호 전력 세기에서 유래된다.

특히, 본 발명은 광섬유 수신기 어플리케이션들에 사용하도록 의도된 광대역 트랜스임피던스 증폭기, 보다 상세하게는 헤테로접합 바이폴러 트랜지스터 기술을 사용하는 바이폴러 증폭기 구현체와 사용될 수 있는 자동 이득 제어를 기술한다.

본 발명이 특히 그 바람직한 실시예들에 대한 참고로 도시되고 기술되었지만, 형태 및 상세항목들에 있어서의 다양한 변화들이 본 발명의 사상 및 범위를 벗어나지 않고 시행될 수 있음을 당업자들은 이해할 것이다.

따라서, 상기와 같은 본 발명은 고감도 이미터 접지 입력단 싱글엔드형 트랜스임피던스 증폭기의 입력에서 전류 스위치를 사용하는 자동 이득 제어 회로 및/또는 방법을 제공하므로써, 저잡음 이미터 접지 입력단의 고유 고입력 감도를 유지시키는 우수한 동적 범위를 가능케하며, 선형성을 개선시키고 증폭 신호의 왜곡을 감소시키는 자동이득 제어를 제공할 수 있다

Claims

장치에 있어서,

입력 신호에 응답하여 증폭된 신호를 발생시키도록 구성된 증폭기 회로; 및

(i)상기 증폭된 신호에 결합된 제1입력, 및 (ii)기준 전압에 결합된 제2입력을 가지는 차동 증폭기를 포함하는 제어 회로;를 포함하며,

상기 제어 회로는 (i)상기 증폭된 신호의 진폭 및 (ii) 상기 기준 전압을 기초로 상기 입력 신호를 조정함으로써 상기 증폭기 회로의 이득을 제어하도록 구성되는 것을 특징으로 하는 장치.
제1항에 있어서, 상기 기준 전압은 상기 장치의 제조 이후에 조정가능한 것을 특징으로 하는 장치.
제1항에 있어서, 상기 증폭기 회로는 트랜스임피던스 증폭기를 포함하는 것을 특징으로 하는 장치.
제3항에 있어서, 상기 차동 증폭기는 헤테로접합 바이폴러 트랜지스터를 사용하여 구현되는 것을 특징으로 하는 장치.
제1항에 있어서, 상기 제어 회로는,

상기 차동 증폭기의 출력을 평균함으로써 상기 증폭기를 제어하는데 기여하도록 구성된 출력 회로를 더 포함하는 것을 특징으로 하는 장치.
제1항에 있어서, 상기 제어 회로는,

상기 증폭기와 상기 차동 증폭기 사이에 구성되고 상기 증폭된 신호를 샘플링하기 위해 구성된 결합회로를 더 포함하는 것을 특징으로 하는 장치.
제1항에 있어서, 상기 제어 회로는,

상기 입력 신호와 접지 사이에 구성되며, 상기 입력 신호의 일부를 접지에 분류시킴(shunting)으로써 상기 입력 신호를 제한하도록 구성되는 피드백 장치를 더 포함하는 것을 특징으로 하는 장치.
제7항에 있어서, 상기 피드백 장치는 싱글엔디드 전류 스위치를 포함하는 것을 특징으로 하는 장치.
제1항에 있어서, 저 잡음 입력 감도를 제공하도록 구성되는 것을 특징으로 하는 장치.
제1항에 있어서, 상기 제어 회로는 상기 증폭된 신호의 선형성을 개선하도록 구성되는 것을 특징으로 하는 장치.
제1항에 있어서, 상기 제어회로는 상기 증폭된 신호의 왜곡을 감소시키도록 구성되는 것을 특징으로 하는 장치.
제1항에 있어서, 상기 제어회로는 상기 입력 신호의 DC 오프셋을 최소화하고 신호간 간섭(ISI) 및 듀티 사이클 왜곡의 전파를 억제하도록 구성되는 것을 특징으로 하는 장치.
제1항에 있어서, 상기 증폭된 신호에 응답하여 차동 신호를 발생시키기 위해 구성된 차동 엔디드 변환 회로에 대한 싱글 엔디드를 더 포함하는 것을 특징으로 하는 장치.
제13항에 있어서, 차동 엔디드 변환 회로에 대한 상기 싱글 엔디드는, 각각 이미터 폴로어들로서 구성된, 제1 및 제2 트랜지스터를 포함하는 것을 특징으로 하는 장치.
제1항에 있어서, 상기 제어 회로는 모니터링 전류를 통해 광 파워을 모니터링하도록 더 구성되는 것을 특징으로 하는 장치.
제1항에 있어서, 상기 제어 회로는 임계치 전류가 초과될 때 검출된 전류에비례하는 소싱 전류를, 제어된 전류 스위치로서 작동하기 위해 구성된 피드백 트랜지스터를 더 포함하는 것을 특징으로 하는 장치.
제1항에 있어서, 상기 증폭기 회로는 트랜스임피던스 증폭기 및 상기 트랜스임피던스 증폭기의 입력과 출력에 결합된 피드백 저항을 포함하며,

상기 제어 회로는 다수의 트랜지스터들을 포함하고,

상기 다수의 트랜지스터들 중 제1의 적어도 하나는 상기 트랜스임피던스 증폭기의 상기 입력에 결합되며, 상기 다수의 트랜지스터들 중 제2의 적어도 하나는 상기 트랜스임피던스 증폭기의 상기 출력에 결합되고, 각각의 상기 다수의 트랜지스터들은 컬렉터 및/또는 이미터에 결합된 하나 이상의 저항들을 가지는 것을 특징으로 하는 장치.
제1항에 있어서, 상기 제어 회로는,

절연 저항의 제1측에 결합된 컬렉터, 이미터 저항의 제1측에 결합된 이미터, 및 베이스 저항의 제1측에 결합된 베이스를 구비하되, 상기 절연 저항의 제2측은 상기 입력에 결합되고, 상기 이미터 저항의 제2측은 접지에 결합되며, 상기 베이스 저항의 제2측은 피드백 신호에 결합되는 피드백 트랜지스터;

파워 서플라이에 결합된 컬렉터, 제1저항의 제1측에 결합된 이미터, 및 상기 증폭된 신호에 결합된 베이스를 구비하는 제1트랜지스터를 포함하되, 상기 제1저항의 제2측은 접지에 결합되는 결합회로;

(i)제1캐패시터, (ii)상기 파워 서플라이에 결합된 컬렉터, 제1이미터 축퇴 저항의 제1측에 결합된 이미터, 및 상기 제1트랜지스터의 상기 이미터에 결합된 베이스를 구비한 제2트랜지스터, 및 (iii)상기 제1캐패시터 및 부하 저항에 결합된 컬렉터, 제2이미터 축퇴 저항의 제1측에 결합된 이미터, 및 상기 기준 전압의 상기 이미터에 결합된 베이스를 구비한 제3캐패시터를 포함하되, 상기 제1 및 제2 이미터 축퇴 저항들의 제2측은 접지에 결합되는 차동 증폭기 회로; 및

제2캐패시터, 및 상기 파워 서플라이에 결합된 컬렉터, 하나 이상의 제3 저항들과 상기 제2캐패시터에 결합된 이미터 및 상기 제3트랜지스터의 상기 컬렉터에 결합된 베이스를 구비한 제4 트랜지스터를 포함하되, 상기 제4트랜지스터의 상기 이미터는 상기 피드백 신호를 발생시키도록 구성되는 출력회로;

를 포함하는 것을 특징으로 하는 장치.
입력 신호에 응답하여 증폭된 신호를 발생시키기 위해 구성된 증폭기를 제어하도록 구성된 제어회로에 있어서,

(i)상기 증폭된 신호에 결합된 제1입력, 및 (ii)기준 전압에 결합된 제2입력을 가지는 차동 증폭기; 및

상기 입력과 접지 사이에 구성된 피드백 장치;를 포함하며,

상기 피드백 회로는 상기 입력신호를 제한하도록 구성되며 상기 제어회로는 상기 기준 전압 및 상기 증폭된 신호의 진폭을 기초로 상기 입력 신호를 조정하는 것을 특징으로 하는 제어회로.
넓은 동적 범위를 갖는 증폭기를 구현하기 위한 방법에 있어서,

(A) 입력신호에 응답하여 증폭된 신호를 발생시키는 단계; 및

(B) (i)상기 증폭된 신호에 결합된 제1 입력, 및 (ii)기준 전압에 결합된 제2 입력을 가지는 차동 증폭기를 포함하는 제어 회로를 구비한 차동 증폭기를 가지고, 상기 증폭된 신호의 진폭에 기초하여 상기 입력 신호를 조정함으로써 상기 증폭기의 이득을 제어하는 단계;

를 포함하는 것을 특징으로 하는 방법.