JP2003258580A - 光受信回路 - Google Patents

Abstract

(57)【要約】 【課題】 ＡＧＣ回路による自動利得制御を行っても高
域の周波数特性に影響を与えず、かつ波形歪みの少ない
光受信回路を提供する。 【解決手段】 電流信号を電圧信号に変換して出力する
プリアンプ２０２と、プリアンプ２０２から出力された
電圧信号を平滑化して、低域濾波信号を出力する低域通
過フィルタ１０３と、低域通過フィルタ１０３を通過し
た低域濾波信号を入力する第１の入力と、プリアンプか
らの電圧信号を入力する第２の入力とを有し、第１の入
力に入力した低域濾波信号を増幅し、第２の入力に入力
した電圧信号により高域の利得を制御して、プリアンプ
２０２に帰還信号を出力し、プリアンプ２０２の電流−
電圧変換効率を制御する自動利得制御回路２０５とを備
えた。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、光受信回路に関
し、光信号を電気信号に変換する変換器の変換効率を自
動的に調整する自動利得調整回路を有する光受信回路に
関する。

【０００２】

【従来の技術】光受信回路は、光ファイバから出射され
た光信号を電気信号に変換するための回路であり、光信
号を電流信号に変換する受光デバイスと、電流信号を電
圧信号に変換し、後段に接続される回路に必要な電圧に
増幅するアンプとから構成されている。

【０００３】図１に、従来の光受信回路の構成を示す。
光受信回路１００は、光ファイバ１０６から出射された
光信号を電気信号に変換する受光デバイス（ＰＤ）１０
１と、ＰＤ１０１の出力に接続され、反転増幅器１２１
と帰還抵抗１２２とで構成されたプリアンプ１０２と、
抵抗（Ｒ）１３１とコンデンサ（Ｃ）１３２で構成され
たローパスフィルタ（ＬＰＦ）１０３と、２段の差動増
幅器１４１，１４２で構成されたメインアンプ１０４と
を有している。また、光受信回路１００は、プリアンプ
１０２の出力を帰還して、プリアンプ１０２の利得を調
整する自動利得制御（ＡＧＣ：Auto Gain Control）回
路１０５を有している。ＰＤ１０１は、Ｐ型−ｉ型−ｎ
型構造によりｉ層の電界強度を高めて動作速度を向上さ
せたＰＩＮ−ＰＤ（Photo Diode)，ＡＰＤ（Avalanche
Photo Diode）等を用いることができる。

【０００４】ＰＤ１０１は、光ファイバ１０６から出射
された光信号を受光し、光信号に対応する電流信号（Ph
oto Current）に変換する。プリアンプ１０２の反転増
幅器１２１の入力インピーダンスは、非常に高く設定さ
れているので、電流信号のほとんどは帰還抵抗１２２に
流れこみ、反転増幅器１２１の出力段に吸い込まれる。
帰還抵抗１２２の両端には電位差が生じ、これに対応し
てプリアンプ１０２の出力電位が変化する。このような
プリアンプ１０２の動作を、電流／電圧変換という。光
ファイバ１０６からの光強度が大きく、ＰＤ１０１から
の電流信号が大きい時には、プリアンプ１０２の出力電
位は低下する。逆に、光ファイバ１０６からの光強度が
小さい時には、プリアンプ１０２の出力電位は上昇す
る。

【０００５】プリアンプ１０２の出力は、メインアンプ
１０４の差動増幅器１４１の一方の入力（正相入力）に
導かれる。差動増幅器１４１の他方の入力（逆相入力）
には、プリアンプ１０２の出力からＬＰＦ１０３を通し
た低周波信号が入力される。この低周波信号は、プリア
ンプ１０２から出力される信号の瞬時平均値（Ｒ１３１
とＣ１３２の時定数以下）を与える。メインアンプ１０
４は、２つの信号入力、すなわち光信号に重畳されたデ
ータに対応する信号と、その瞬時平均値との差を増幅し
て、相補的な出力ＰＯＵＴとＮＯＵＴとを生成する。

【０００６】受光デバイスに入力される光信号のダイナ
ミックレンジは、−４０ｄＢｍ〜＋１０ｄＢｍの広い範
囲に及ぶ。このような広いダイナミックレンジを、プリ
アンプ回路に持たせるのは困難である。小信号に対応し
て回路設計した場合には、＋１０ｄＢｍもの大信号に対
しては、回路が飽和してしまう。極端な例では出力が入
力の増加につれて減少することもある。逆に大信号に対
応して回路設計を行うと、小信号に対しては出力が現れ
ないことさえある。この問題を克服するために、プリア
ンプの利得特性を信号の大きさに対応してダイナミック
に変化させる、ＡＧＣ回路を用いるのが一般的である。

【０００７】図１において、ＡＧＣ回路１０５は、反転
増幅器１５１一段の構成を有する。この反転増幅器１５
１には、プリアンプ１０２の出力からＬＰＦ１０３を通
した低周波信号が入力される。反転増幅器１５１の出力
は、プリアンプ１０２の帰還抵抗１２２に並列に挿入さ
れたＦＥＴ１５２のゲートに接続されている。

【０００８】光ファイバ１０６からの光信号の平均値が
大きくなると、プリアンプ１０２の出力電位が低下す
る。出力電位の低下により、ＡＧＣ回路１０５の反転増
幅器１５１の入力電位も低下し、反転増幅器１５１の出
力電位は上昇する。そうすると、ＦＥＴ１５２のゲート
電位も上昇するので、ＦＥＴ１５２のドレイン−ソース
間を流れる電流も上昇する。ドレイン−ソース間電流の
上昇は、見かけ上、ＦＥＴ１５２のオン抵抗が小さくな
ることを意味し、帰還抵抗１２２の値も小さくなる。従
って、電流／電圧変換利得も減少するので、プリアンプ
１０２の出力電位は上昇する。このことは、信号入力が
大きくなると、それにつれて利得が減少することにな
る。光ファイバ１０６からの光信号が小さくなると、逆
の帰還が働いて利得が増大する。このようにして、自動
利得制御が可能となる。

【０００９】

【発明が解決しようとする課題】しかしながら、ＡＧＣ
回路１０５による帰還制御によって、プリアンプ１０２
の帯域特性が損なわれるという問題があった。プリアン
プ１０２の帰還抵抗１２２に並列に挿入したＦＥＴ１５
２に起因する容量（Ｃｇｓ，Ｃｄｓ，Ｃｇｄ）が、帰還
抵抗１２２に並列に挿入されることになるため、プリア
ンプ１０２の周波数特性が損なわれるからである。

【００１０】また、ＦＥＴ１５２に起因する容量Ｃｇｓ
の変化は、受信した光信号の発光時に大きくなる。従っ
て、光信号の消光時から発光時への変化に相当する、プ
リアンプ１０２の出力である電圧信号がなまってしま
う。発光時と消光時とにおいて容量が変化するため、波
形歪みを生じるという問題もあった。

【００１１】さらに、プリアンプ１０２の負荷として、
Ｒ１３１とＣ１３２で構成されたＬＰＦ１０３が新たに
接続されるので、プリアンプ１０２の周波数特性、特に
高域での周波数特性に影響を与えてしまうという問題も
あった。

【００１２】本発明は、このような問題に鑑みてなされ
たもので、その目的とするところは、ＡＧＣ回路による
自動利得制御を行っても高域の周波数特性に影響を与え
ず、かつ波形歪みの少ない光受信回路を提供することに
ある。

【００１３】

【課題を解決するための手段】本発明は、このような目
的を達成するために、請求項１に記載の発明は、受信し
た光信号を電流信号に変換する受光デバイスに接続され
た光受信回路において、前記電流信号を電圧信号に変換
して出力するプリアンプと、該プリアンプから出力され
た前記電圧信号を平滑化して、低域濾波信号を出力する
低域通過フィルタと、該低域通過フィルタを通過した前
記低域濾波信号を入力する第１の入力と、前記プリアン
プからの前記電圧信号を入力する第２の入力とを有し、
前記第１の入力に入力した前記低域濾波信号を増幅し、
前記第２の入力に入力した前記電圧信号により高域の利
得を制御して、前記プリアンプに帰還信号を出力し、前
記プリアンプの電流−電圧変換効率を制御する自動利得
制御回路とを備えたことを特徴とする。

【００１４】この構成によれば、低域通過フィルタを介
する負帰還と、プリアンプの出力による正帰還とによ
り、自動利得制御回路において高域での利得を増加させ
るように動作し、自動利得制御回路による高域特性の劣
化を補正することができる。

【００１５】請求項２に記載の発明は、請求項１に記載
の前記プリアンプは、増幅器と、該増幅器の入力と出力
とを接続する帰還抵抗とを備え、前記自動利得制御回路
からの前記帰還信号を、前記帰還抵抗に並列に接続され
たトランジスタの制御端子に入力して、前記帰還抵抗と
前記トランジスタとから構成されるトランスインピーダ
ンスを変化させて、前記電流−電圧変換効率を制御する
ことを特徴とする。

【００１６】請求項３に記載の発明は、請求項１または
２に記載の前記自動利得制御回路は、前記プリアンプか
らの前記電圧信号を増幅し、前記第２の入力に入力する
増幅器を備え、前記プリアンプの前記電圧信号の振幅と
前記自動利得制御回路の前記帰還信号の振幅と位相と
が、前記低域通過フィルタのカットオフ周波数以上の周
波数帯域でほぼ等しい値であることを特徴とする。

【００１７】請求項４に記載の発明は、請求項１に記載
の前記プリアンプは、増幅トランジスタに接続された負
荷素子に接続された電圧利得制御用トランジスタを含む
増幅段と、該増幅段の出力バッファである出力段と、前
記増幅段の入力と前記出力段の出力とを接続する帰還抵
抗とを備え、前記自動利得制御回路からの前記帰還信号
を、前記利得制御用トランジスタの制御端子に入力し
て、前記増幅段の利得を制御することにより、前記電流
−電圧変換効率を制御することを特徴とする。

【００１８】請求項５に記載の発明は、請求項１ないし
４のいずれかに記載の前記光受信回路は、前記プリアン
プから出力された前記電圧信号を増幅するメインアンプ
を備え、前記プリアンプと前記メインアンプと前記自動
利得制御回路とが一体に集積化されて構成されているこ
とを特徴とする。

【００１９】

【発明の実施の形態】以下、図面を参照しながら本発明
の実施形態について詳細に説明する。 （第１の実施形態）本実施形態においては、ＡＧＣ制御
回路を二重帰還回路とする。図１に示した従来のＡＧＣ
回路１０５の入力信号は、ＬＰＦ１０３を通過した信号
のみで制御していた。本実施形態においては、これに加
えて、ＡＧＣ回路の高域特性を補償するために、プリア
ンプの出力を直接ＡＧＣ回路に入力する。低域通過フィ
ルタを介する帰還が負帰還であり、プリアンプの出力に
よる帰還は正帰還となっている。すなわち、従来のＡＧ
Ｃ回路による高域特性の劣化を補正するために、高域で
のＡＧＣ回路の利得を増加させるように動作する。以
下、具体的な回路構成について説明する。

【００２０】図２に、本発明の第１の実施形態にかかる
光受信回路の構成を示す。光受信回路２００は、光ファ
イバ１０６から出射された光信号を電気信号に変換する
受光デバイス（ＰＤ）１０１と、ＰＤ１０１の出力に接
続され、反転増幅器２２１と帰還抵抗２２２とで構成さ
れたプリアンプ２０２と、抵抗（Ｒ）１３１とコンデン
サ（Ｃ）１３２で構成されたローパスフィルタ（ＬＰ
Ｆ）１０３と、二段の差動増幅器１４１，１４２で構成
されたメインアンプ１０４とを有している。また、光受
信回路２００は、プリアンプ２０２の出力を帰還して、
プリアンプ２０２の利得を調整するＡＧＣ回路２０５を
有している。

【００２１】ＰＤ１０１は、ＩｎＧａＡｓ系のＰＩＮ−
ＰＤまたはＡＰＤを使用することができる。受光波長帯
は、ＩｎＧａＡｓの組成により、１．３μｍ帯または
１．５５μｍ帯を任意に選択することができる。受光面
の有感領域の径は、３０μｍ〜１００μｍである。小さ
ければ容量が小さくなり高速動作可能が可能であるが、
受光感度が低くなり、光ファイバとの調芯作業は難しく
なる。

【００２２】図３に、本発明の第１の実施形態にかかる
光受信回路のプリアンプの回路構成を示す。プリアンプ
２０２は、ＦＥＴ（Ｔｒ１）一段の増幅段と、ＦＥＴ
（Ｔｒ２，Ｔｒ３）の出力段とを有する反転増幅器２２
１と、１ｋΩの帰還抵抗２２２とにより構成されてい
る。帰還抵抗２２２の値は、電流／電圧変換効率により
適宜選択される。抵抗値を大きくすれば変換効率は大き
くなるが、プリアンプ２０２の周波数特性は劣化する。
プリアンプ２０２の帯域幅をｆｗ、帰還抵抗２２２の抵
抗値をＲｆとすると、ｆｗ×Ｒｆは一定の関係がある。

【００２３】ＦＥＴ（Ｔｒ１）のゲートを自己バイアス
するために、ソースには、ダイオードＤ３を挿入する。
ダイオード１個で、ほぼ０．７５Ｖ程度の電圧降下があ
るので、ゲートは、ソースに対して−０．７５程度バイ
アスされる。負荷抵抗ＲＬは１ｋΩである。増幅段の利
得は、ＦＥＴ（Ｔｒ１）のゲート幅をＷｇ、相互コンダ
クタンスｇｍとすると、ＲＬ×Ｗｇ×ｇｍで決定され
る。Ｗｇを大きくすれば、プリアンプ２０２の利得は増
加するが、ＦＥＴ（Ｔｒ１）の入力容量が増加するの
で、プリアンプ２０２の帯域特性は劣化する。利得と帯
域とを総合的に判断して、ＲＬ，Ｗｇ，Ｒｆ，ｇｍの値
を決定する。

【００２４】出力段は、ＦＥＴ（Ｔｒ２，Ｔｒ３）とダ
イオードＤ１，Ｄ２とによるソースフォロワ構成であ
る。ＦＥＴ（Ｔｒ３）は、ゲートとソースが短絡されて
おり、電流源の機能を有し、ダイオードＤ１，Ｄ２は、
電位を降下させるために挿入する。ダイオードＤ１，Ｄ
２と並列にコンデンサＣ１を接続してもよい。コンデン
サＣ１により、高周波信号は、ダイオードＤ１，Ｄ２を
バイパスすることから、スピードアップコンデンサとし
て機能する。コンデンサＣ１の容量値は、信号周波数に
依存するが、数ＧＨｚの信号に対しては、数ｐＦを選択
することが好ましい。

【００２５】プリアンプ２０２の出力は、ダイオードＤ
２のカソードから、ＬＰＦ１０３を介してメインアンプ
１０４の正相入力に、ＦＥＴ（Ｔｒ２）のソースから、
ＡＧＣ回路２０５の正帰還入力に接続される。これら二
つの出力は、直流レベルが異なるのみで、位相は全く同
じである。

【００２６】図４に、本発明の一実施形態にかかる光受
信回路のＬＰＦの回路構成を示す。プリアンプ２０２の
出力は、メインアンプ１０４の正相入力に直接接続され
る。一方、プリアンプ２０２の出力は、抵抗１３１とコ
ンデンサ１３２で構成されたＬＰＦ１０３を介して、メ
インアンプ１０４の逆相入力に接続される。コンデンサ
１３２は、光受信回路を構成する集積回路の内部に構成
してもよいし、外部のコンデンサを接続するようにして
もよい。

【００２７】低域通過フィルタＬＰＦ１０３のカットオ
フ周波数は、１／（２πＣｐＲｐ）より、およそ８００
ｋＨｚとなる。カットオフ周波数より低い周波数の低域
濾波信号は、メインアンプ１０４の逆相入力端子に入力
されるが、高い周波数の信号は、コンデンサ１３２によ
り接地され、逆相入力端子に入力されない。ＡＧＣ回路
２０５には、ＬＰＦ１０３を通過した低域濾波信号が入
力されるので、ＡＧＣ回路２０５の負帰還は、８００ｋ
Ｈｚ以上では動作しないことになる。

【００２８】図５に、本発明の一実施形態にかかる光受
信回路のメインアンプの回路構成を示す。メインアンプ
１０４は、２段の差動増幅器により構成されている。初
段の差動増幅器は、ＦＥＴ（Ｔｒ４〜Ｔｒ１０）と、抵
抗Ｒ１〜Ｒ３と、ダイオードＤ４〜Ｄ７とにより構成さ
れ、終段の差動増幅器は、ＦＥＴ（Ｔｒ１１〜ＴＲ１
７）と、抵抗Ｒ４〜Ｒ６とにより構成されている。ま
た、初段の差動増幅器と終段の差動増幅器とを接続する
コンデンサＣ２，Ｃ３を備える。

【００２９】初段の差動増幅器の負荷抵抗Ｒ１，Ｒ２
は、６５０Ωであり、Ｖｒｅｆ及び抵抗Ｒ３の抵抗値５
０Ωで決定される電流Ｉ１が流れる。初段の差動増幅器
の利得は、負荷抵抗Ｒ１，Ｒ２の抵抗値と、ＦＥＴ（Ｔ
ｒ４，Ｔｒ５）のゲート幅で決定される。ＦＥＴ（Ｔｒ
４，Ｔｒ５）のゲート幅を広げるか、負荷抵抗Ｒ１，Ｒ
２の抵抗値を大きくすれば、利得は増大するが、帯域特
性は劣化する。また、入力信号の大きさによっては、流
れる電流Ｉ１と負荷抵抗Ｒ１，Ｒ２の抵抗値との積が電
源電圧より大きくなり、増幅段が飽和して信号が歪む。
これらを考慮して、ゲート幅、抵抗値及び電流Ｉを決定
する。

【００３０】終段の差動増幅器は、初段の差動増幅器と
同じ回路構成を有している。但し、抵抗Ｒ６の抵抗値を
２５Ωとし、流れる電流Ｉ２は、流れる電流Ｉ１のほぼ
２倍とする。流れる電流Ｉ２の大きさを相殺するため
に、負荷抵抗Ｒ４，Ｒ５は３００Ωである。この結果、
負荷抵抗Ｒ４，Ｒ５の両端に発生する信号波形の大きさ
は、初段の差動増幅器と終段の差動増幅器とで、ほぼ同
一である。出力ソースフォロワ回路には、電圧降下用の
ダイオードは用いていない。メインアンプ１０４の出力
ＰＯＵＴ，ＮＯＵＴは、容量性結合により、次段の信号
処理回路に入力されるためである。

【００３１】初段の差動増幅器と終段の差動増幅器との
間には、コンデンサＣ２，Ｃ３による正帰還が施されて
いる。これは、初段の差動増幅器と終段の差動増幅器と
の間で、同相の信号となる点を、コンデンサＣ２，Ｃ３
を介して接続することで、高周波信号のみをバイパスす
る。

【００３２】図６に、本発明の第１の実施形態にかかる
光受信回路のＡＧＣ回路の回路構成を示す。ＡＧＣ回路
２０５の増幅器２５１は、２段の差動増幅器により構成
されている。初段の差動増幅器は、ＦＥＴ（Ｔｒ１８〜
Ｔｒ２４）と、抵抗Ｒ７〜Ｒ１０と、ダイオードＤ８〜
Ｄ１０とにより構成され、終段の差動増幅器は、ＦＥＴ
（Ｔｒ２５〜Ｔｒ３０）と、抵抗Ｒ１１〜Ｒ１２と、ダ
イオードＤ１２〜Ｄ１３とにより構成されている。

【００３３】初段の差動増幅器の入力は、ＬＰＦ１０３
に接続され、メインアンプ１０４の逆相入力と同じ信号
が入力される。上述したように、低域濾波信号は、８０
ｋＨｚ以上の信号成分を含んでいないため、初段の差動
増幅器は、周波数特性に留意する必要性は少ない。負荷
抵抗Ｒ７，Ｒ８は、２．２ｋΩと比較的高い値を設定す
る。初段の差動増幅器の他方の入力は、電源を抵抗分圧
して得られる基準電圧が入力される。

【００３４】終段の差動増幅器は、一方の負荷抵抗Ｒ１
２を純抵抗に設定し、他方の負荷を純抵抗Ｒ１１とＦＥ
Ｔ（Ｔｒ２８）との直列接続とした。ＦＥＴ（Ｔｒ２
８）のゲートには、プリアンプ２０２の出力が直接入力
される。すなわち、図３に示したプリアンプ２０２のＦ
ＥＴ（Ｔｒ２）のソースと接続される。ＦＥＴ（Ｔｒ２
８）に入力されたプリアンプ２０２の出力に対して、終
段の差動増幅器は、増幅作用を有さず、周波数特性の補
正を介しないソースフォロアとしてはたらく。

【００３５】ＦＥＴ（Ｔｒ２５）の出力は、ＦＥＴ（Ｔ
ｒ２９〜Ｔｒ３０）のソースフォロワを介して、プリア
ンプ２０２の帰還抵抗２２２に接続されたＦＥＴ２５２
のゲートに入力される。ＦＥＴ（Ｔｒ２８）とソースフ
ォロワとは、信号周波数が通過するので、周波数特性に
留意する必要がある。ダイオードＤ１２，Ｄ１３と並列
に、スピードアップコンデンサを挿入してもよい。

【００３６】次に、第１の実施形態にかかる光受信回路
の動作について説明する。ＬＰＦ１０３が動作しない高
域、例えば信号周波数帯について考える。この場合、Ｌ
ＰＦ１０３を通過した低域濾波信号は、等価的に直流、
すなわち信号周波数に対して十分小さい周波数である故
にほとんど変化しない信号とみなすことができる。図６
に示したＡＧＣ回路２０５の増幅器２５１の入力ＦＥＴ
（Ｔｒ１８）に、等価的な直流信号を入力すると、単に
電流源ＦＥＴとして機能するのみである。

【００３７】一方、プリアンプ２０２の出力を直接入力
する増幅器２５１のＦＥＴ（Ｔｒ２８）は、プリアンプ
２０２の出力に対してソースフォロワとして動作する。
従って、ＡＧＣ回路２０５の出力は、プリアンプ２０２
の出力を直接反映したものとなる。

【００３８】光信号が大きくなり、プリアンプ２０２の
出力電位が低下すると、ＬＰＦ１０３の出力電位は低下
する。ＡＧＣ回路２０５の増幅器２５１において、入力
ＦＥＴ（Ｔｒ１８）の出力電位が上昇し、逆相の入力Ｆ
ＥＴ（Ｔｒ１９）の出力電位が低下する。ＦＥＴ（Ｔｒ
２１，Ｔｒ２２）を介して、ＦＥＴ（Ｔｒ２５，Ｔｒ２
６）のゲートに導かれると、ＦＥＴ（Ｔｒ２５）のゲー
トの電位が低下する。ＦＥＴ（Ｔｒ２５）を流れる電流
が減少するので、ＦＥＴ（Ｔｒ２８）、抵抗Ｒ１１、及
びＦＥＴ（Ｔｒ２５）で構成されるソースフォロワのレ
ベルシフト量も減少する。従って、ＦＥＴ（Ｔｒ２９）
からは、プリアンプ２０２の出力と比較して、同相であ
り、振幅もほぼ等しく、直流レベルが上昇した出力が得
られる。

【００３９】この結果、プリアンプ２０２の帰還抵抗２
２２に並列に挿入されているＦＥＴ２５２のゲート電位
が上昇するので、ＦＥＴ２５２のドレイン−ソース間の
等価抵抗が小さくなる。このようにして、プリアンプ２
０２の電流／電圧変換利得を可変することができる。こ
のような正帰還は、光信号の変化に随時追従して起こる
ので、ＡＧＣ回路２０５を挿入することで劣化した、プ
リアンプ２０２の高域の周波数特性を補償する。

【００４０】（第２の実施形態）本実施形態において
は、プリアンプ２０２の出力を、高域の周波数特性にお
いて劣化のない差動増幅器を通過させた後、ＡＧＣ回路
の増幅器に入力する。

【００４１】図７に、本発明の第２の実施形態にかかる
光受信回路の構成を示す。図２に示した第１の実施形態
との相違は、ＡＧＣ回路３０５の構成である。ＡＧＣ回
路３０５は、増幅器３５１と、プリアンプ２０２の帰還
抵抗２２２に並列に挿入されたＦＥＴ３５２と、差動増
幅器３５３とから構成されている。増幅器３５１の構成
は、図６に示した増幅器２５１の構成と同一であり、終
段の差動増幅器のＦＥＴ（Ｔｒ２８）のゲートに、差動
増幅器３５３の出力が接続されている。

【００４２】図８に、本発明の第２の実施形態にかかる
光受信回路のＡＧＣ回路における差動増幅器の回路構成
を示す。差動増幅器３５３の入力には、メインアンプ１
０４の正相入力と逆相入力と同じ信号が導かれる。差動
増幅器３５３の負荷抵抗Ｒ１３，Ｒ１４は６５０Ωであ
る。差動増幅器３５３の電流源であるＦＥＴ（Ｔｒ３
３）には、基準電位として別途生成されたＶｒｅｆが入
力されている。

【００４３】増幅器３５１の終段の差動増幅器における
ＦＥＴ（Ｔｒ２８）のゲートには、逆相側の出力が接続
される。逆相側の出力ということは、位相の面でみれば
正相信号が入力される。終段の差動増幅器のソースフォ
ロワでは、位相の反転は生じないので、プリアンプ２０
２には正相の帰還が施されることとなり、高域での周波
数特性を改善することができる。

【００４４】差動増幅器３５３の構成は、図５に示した
メインアンプ１０４の初段の差動増幅器と、回路定数ま
で含めて同じ構成である。従って、差動増幅器３５３と
メインアンプ１０４の初段の差動増幅器とを共通化する
こともできる。すなわち、図８に示した差動増幅器３５
３を省略して、メインアンプ１０４の初段の差動増幅器
におけるＦＥＴ（Ｔｒ５）と負荷抵抗Ｒ２との接続点
と、増幅器３５１の終段の差動増幅器におけるＦＥＴ
（Ｔｒ２８）のゲートとを接続してもよい。

【００４５】次に、第２の実施形態にかかる光受信回路
の動作について説明する。第１の実施形態では、高域に
おいてＡＧＣ回路２０５の増幅器２５１は、ソースフォ
ロワとして機能するので、利得は１を越えることはな
い。実際には０．５〜０．７程度である。プリアンプ２
０５の出力を０．５〜０．７倍した制御信号が、ＦＥＴ
２５２のゲートに入力される。このとき、ＦＥＴ２５２
のゲート−ソース間電圧も、信号の変化に応じて変動す
るために、ゲート−ソース間容量Ｃｇｓが、高域の周波
数特性に影響する。

【００４６】このＣｇｓによる効果を抑制するために、
プリアンプ２０２の出力とＡＧＣ回路３０５の増幅器３
５１との間に、ソースフォロワによる利得低下を補償す
る増幅器３５３を挿入した。プリアンプ２０２の出力と
ＡＧＣ回路３０５の出力の比を、ほぼ１．０とすること
で、ＦＥＴ３５２のＶｇｓの変動が抑制され、ＦＥＴ３
５２のＣｇｓの効果を相殺することができる。

【００４７】以上説明したように、光受信回路は、プリ
アンプ２０２と、メインアンプ１０４と、ＡＧＣ回路２
０５，３０５と、Ｖｒｅｆ電圧発生回路とを１つの集積
回路として作製することができる。

【００４８】図９に、本実施形態にかかる光受信回路の
出力特性を示す。横軸は周波数、縦軸はトランスインピ
ーダンスＺｔであり、２０・ｌｏｇ（Ｚｔ）で表され
る。トランスインピーダンスＺｔは、プリアンプ２０５
の帰還抵抗２２２と、ＡＧＣ回路２０５，３０５のＦＥ
Ｔ２５２，３５２の並列回路により決定される。例え
ば、６０ｄｂΩはＺｔ＝１ｋΩ、４０ｄｂΩはＺｔ＝１
００Ωに対応する。

【００４９】通過域である低域に対して−３ｄＢ低下し
た点を、トランスインピーダンスの帯域とする。従来の
正帰還を全く施さない回路においては、１．２ＧＨｚに
満たない。これに対して、正帰還を施した第１の実施形
態においては、１．７ＧＨｚにまで帯域が増加し、第１
の実施形態においては、２．０ＧＨｚを超える帯域が実
現される。

【００５０】（第３の実施形態）図１０に、本発明の第
３の実施形態にかかる光受信回路の構成を示したブロッ
ク図である。図２に示した第１の実施形態との相違は、
プリアンプ３０２とＡＧＣ回路４０５の構成である。プ
リアンプ３０２の利得制御は、増幅段の負荷抵抗に直列
に接続したトランジスタのオン抵抗を、ＡＧＣ回路４０
５によりダイナミックに利得を制御することにより行
う。

【００５１】図１１に、本発明の第３の実施形態にかか
る光受信回路のプリアンプの回路構成を示す。図３に示
したプリアンプ２０２において、増幅段のＦＥＴ（Ｔｒ
１）の負荷として、負荷抵抗ＲＬに加えて利得制御用の
ＦＥＴ（Ｔｒ３５）を並列に接続する。ＡＧＣ回路４０
５からの制御信号は、ＦＥＴ（Ｔｒ３５）のゲートに入
力される。

【００５２】このような構成により、光信号が大きくな
ると、ＡＧＣ回路４０５からの制御信号の直流レベルが
上昇する。そうするとゲートバイアスが＋側に触れるこ
とになるので、ＦＥＴ（Ｔｒ３５）のオン抵抗（ＲＯ
Ｎ）は減少する。ＦＥＴ（Ｔｒ１）の負荷は、負荷抵抗
ＲＬとＲＯＮとの並列抵抗値となるので、光信号が大き
くなるとＲＬとＲＯＮとの並列抵抗値が小さくなる。こ
の結果、増幅段の利得が減少し、負帰還が働くことにな
る。プリアンプ３０２の出力を、ＡＧＣ回路４０５に直
接入力する構成による高域側の制御についても、第１の
実施形態の場合と同様の動作となる。

【００５３】

【発明の効果】以上説明したように、本発明によれば、
低域通過フィルタを通過した低域濾波信号を入力する第
１の入力と、プリアンプからの電圧信号を入力する第２
の入力とを有し、第１の入力に入力した低域濾波信号を
増幅し、第２の入力に入力した電圧信号により高域の利
得を制御して、プリアンプに帰還信号を出力するので、
低域通過フィルタを介する負帰還と、プリアンプの出力
による正帰還とにより、自動利得制御回路において高域
での利得を増加させるように動作し、自動利得制御回路
による高域特性の劣化を補正することが可能となる。

【図面の簡単な説明】

【図１】従来の光受信回路の構成を示したブロック図で
ある。

【図２】本発明の第１の実施形態にかかる光受信回路の
構成を示したブロック図である。

【図３】本発明の第１の実施形態にかかる光受信回路の
プリアンプの構成を示した回路図である。

【図４】本発明の一実施形態にかかる光受信回路のＬＰ
Ｆの構成を示した回路図である。

【図５】本発明の一実施形態にかかる光受信回路のメイ
ンアンプの構成を示した回路図である。

【図６】本発明の第１の実施形態にかかる光受信回路の
ＡＧＣ回路の構成を示した回路図である。

【図７】本発明の第２の実施形態にかかる光受信回路の
構成を示したブロック図である。

【図８】本発明の第２の実施形態にかかる光受信回路の
ＡＧＣ回路における差動増幅器の構成を示した回路図で
ある。

【図９】本実施形態にかかる光受信回路の出力特性を示
したグラフである。

【図１０】本発明の第３の実施形態にかかる光受信回路
の構成を示したブロック図である。

【図１１】本発明の第３の実施形態にかかる光受信回路
のプリアンプの構成を示した回路図である。

【符号の説明】

１００，２００ 光受信回路 １０１ 受光デバイス（ＰＤ） １０２，２０２，３０２ プリアンプ １０３ ローパスフィルタ（ＬＰＦ） １０４ メインアンプ １０５，２０５，３０５，４０５ 自動利得調整（Ａ
ＧＣ）回路 １０６ 光ファイバ １２１，１５１，２２１，３２１ 反転増幅器 １２２，２２２，３２２ 帰還抵抗 １３１ 抵抗（Ｒ） １３２ コンデンサ（Ｃ） １４１，１４２，３５３ 差動増幅器 １５２，２５２，３５２ ＦＥＴ ２５１，３５１，４５１ 増幅器

フロントページの続き Ｆターム(参考） 5J090 AA01 AA56 CA00 CA21 FA17 FA20 GN08 HA09 HA19 HA25 HA44 KA00 KA02 KA04 KA42 MA08 MA11 MA21 MN01 NN13 SA13 TA01 TA03 5J092 AA01 AA56 CA00 CA21 FA00 FA17 HA09 HA19 HA25 HA44 KA00 KA02 KA04 KA42 MA08 MA11 MA21 SA13 TA01 TA03 UL02 5J100 JA01 LA02 QA01 QA04 SA01 5J500 AA01 AA56 AC00 AC21 AF00 AF17 AF20 AH09 AH19 AH25 AH44 AK00 AK02 AK04 AK42 AM08 AM11 AM21 AS13 AT01 AT03 LU02 NM01 NN13

Claims (5)

【特許請求の範囲】
1. 【請求項１】 受信した光信号を電流信号に変換する受
   光デバイスに接続された光受信回路において、 前記電流信号を電圧信号に変換して出力するプリアンプ
   と、 該プリアンプから出力された前記電圧信号を平滑化し
   て、低域濾波信号を出力する低域通過フィルタと、 該低域通過フィルタを通過した前記低域濾波信号を入力
   する第１の入力と、前記プリアンプからの前記電圧信号
   を入力する第２の入力とを有し、前記第１の入力に入力
   した前記低域濾波信号を増幅し、前記第２の入力に入力
   した前記電圧信号により高域の利得を制御して、前記プ
   リアンプに帰還信号を出力し、前記プリアンプの電流−
   電圧変換効率を制御する自動利得制御回路とを備えたこ
   とを特徴とする光受信回路。
2. 【請求項２】 前記プリアンプは、増幅器と、該増幅器
   の入力と出力とを接続する帰還抵抗とを備え、 前記自動利得制御回路からの前記帰還信号を、前記帰還
   抵抗に並列に接続されたトランジスタの制御端子に入力
   して、前記帰還抵抗と前記トランジスタとから構成され
   るトランスインピーダンスを変化させて、前記電流−電
   圧変換効率を制御することを特徴とする請求項１に記載
   の光受信回路。
3. 【請求項３】 前記自動利得制御回路は、前記プリアン
   プからの前記電圧信号を増幅し、前記第２の入力に入力
   する増幅器を備え、 前記プリアンプの前記電圧信号の振幅と前記自動利得制
   御回路の前記帰還信号の振幅と位相とが、前記低域通過
   フィルタのカットオフ周波数以上の周波数帯域でほぼ等
   しい値であることを特徴とする請求項１または２に記載
   の光受信回路。
4. 【請求項４】 前記プリアンプは、 増幅トランジスタに接続された負荷素子に接続された電
   圧利得制御用トランジスタを含む増幅段と、 該増幅段の出力バッファである出力段と、 前記増幅段の入力と前記出力段の出力とを接続する帰還
   抵抗とを備え、 前記自動利得制御回路からの前記帰還信号を、前記利得
   制御用トランジスタの制御端子に入力して、前記増幅段
   の利得を制御することにより、前記電流−電圧変換効率
   を制御することを特徴とする請求項１に記載の光受信回
   路。
5. 【請求項５】 前記光受信回路は、前記プリアンプから
   出力された前記電圧信号を増幅するメインアンプを備
   え、 前記プリアンプと前記メインアンプと前記自動利得制御
   回路とが一体に集積化されて構成されていることを特徴
   とする請求項１ないし４のいずれかに記載の光受信回
   路。