[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR20020018133A - 전자 장치 및 그 제조 방법 - Google Patents

전자 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR20020018133A
KR20020018133A KR1020010052729A KR20010052729A KR20020018133A KR 20020018133 A KR20020018133 A KR 20020018133A KR 1020010052729 A KR1020010052729 A KR 1020010052729A KR 20010052729 A KR20010052729 A KR 20010052729A KR 20020018133 A KR20020018133 A KR 20020018133A
Authority
KR
South Korea
Prior art keywords
electronic component
wiring board
region
chip
mounting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
KR1020010052729A
Other languages
English (en)
Inventor
나까무라시게루
Original Assignee
가나이 쓰토무
가부시키가이샤 히타치세이사쿠쇼
스즈키시게루
히타치 홋카이 세미콘덕터 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가나이 쓰토무, 가부시키가이샤 히타치세이사쿠쇼, 스즈키시게루, 히타치 홋카이 세미콘덕터 가부시키가이샤 filed Critical 가나이 쓰토무
Publication of KR20020018133A publication Critical patent/KR20020018133A/ko
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10636—Leadless chip, e.g. chip capacitor or resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0278—Flat pressure, e.g. for connecting terminals with anisotropic conductive adhesive
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/328—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by welding
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49131—Assembling to base an electrical component, e.g., capacitor, etc. by utilizing optical sighting device
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49133—Assembling to base an electrical component, e.g., capacitor, etc. with component orienting
    • Y10T29/49137—Different components
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49139—Assembling to base an electrical component, e.g., capacitor, etc. by inserting component lead or terminal into base aperture
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49144—Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49147—Assembling terminal to base
    • Y10T29/49149—Assembling terminal to base by metal fusion bonding

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

전자 장치의 생산성의 향상을 도모한다.
배선 기판의 일주면의 제1 영역 사이에 접착용 수지를 개재하여, 열압착용 툴로 열압착시킴으로써 상기 배선 기판의 일주면 상에 실장되는 제1 전자 부품과, 배선 기판의 일주면의 제1 영역과 다른 제2 영역에 땜납 페이스트재를 용융시킴으로써 실장되고, 실장후의 높이가 상기 제1 전자 부품보다 높은 제2 전자 부품을 갖는 전자 장치의 제조 방법으로서, 상기 제2 전자 부품을 실장하기 전에, 상기 제1 전자 부품을 실장하는 것을 특징으로 하는 전자 장치의 제조 방법이다.

Description

전자 장치 및 그 제조 방법{AN ELECTRONIC DEVICE AND A METHOD OF MANUFACTURING THE SAME}
본 발명은 전자 장치 및 그 제조 기술에 관한 것으로, 특히 다른 실장 형태로 배선 기판 상에 실장되는 전자 부품을 갖는 전자 장치에 적용하여 유효한 기술에 관한 것이다.
전자 장치로서, MCM(Multi Chip Module)이라고 호칭되는 전자 장치가 알려져 있다. MCM은, 집적 회로가 내장된 복수의 반도체 칩을 배선 기판 상에 실장하여, 하나로 통합된 기능을 구성하고 있다. 이 MCM에서는, 데이터 전송 속도의 고속화나 소형화를 도모하기 위해서, 회로 형성면의 전극 패드 상에 돌기형 전극이 형성된 반도체 칩(플립 칩)을 이용하여 배선 기판 상에 실장하는 플립 칩 실장 기술의 채용이 활발해진다.
플립 칩 실장 기술에 있어서는, 다양한 실장 방식이 제안되고 실용화되어 있다. 그 중의 하나로, 접착용 수지로서 시트형의 이방 도전성 수지(ACF : Anisotropic Conductive Film)을 사용하는 ACF 실장 방식이 있다. ACF 실장 방식은 회로 형성면의 전극 패드 상에 돌기형 전극으로서 예를 들면 금(Au)으로 이루어지는 스터드 범프(stud bump)가 형성된 반도체 칩을 사용하여, 배선 기판 사이에 ACF 수지를 개재한 상태에서 반도체 칩을 열압착하여 배선 기판에 반도체 칩을 접착 고정시킴과 함께, 배선 기판의 배선의 접속부(3)와 반도체 칩의 전극 패드를 전기적으로 접속하는 방식이다. 이방 도전성 수지란 절연막 수지 중에 다수의 도전성 입자가 분산하고 혼입된 것이다. ACF 실장에 대해서는, 예를 들면 특개평10-270496(USP6208525)에 기재되어 있다.
또한, ACF 실장 방식 외에, 접착용 수지로서 시트형의 비도전성 수지(NCF : Non Conductive Film)을 이용하는 NCF 실장 방식이나, 접착용 수지로서 페이스트형의 이방 도전성 수지(ACP : Anisotropic Conductive Paste )를 이용하는 ACP 실장 방식이 있다.
한편, 배선 기판 상에 실장되는 표면 실장형 전자 부품(SMD : Surface Mount Device)으로서는, 반도체 칩 외에, 납땜에 의해서 실장되는 납땜 전자 부품이 있다. 이 납땜 전자 부품에는 수동 부품과 능동 부품이 있다. 납땜 수동 부품으로는, 예를 들면 칩 컨덴서, 칩 저항, 칩 인덕터 등이 있다. 납땜 능동 부품으로는,예를 들면 반도체 칩을 패키징한 BGA(Ball Grid array)형, CSP(Chip Size Package)형, QFP(Quad Flatpack Package)형, QFN(Quad Flatpack Non-Leaded Package) 등의 반도체 장치가 있다.
그런데, 본 발명자 등은 ACF 실장 방식과 같이 열압착에 의해서 실장되는 반도체 칩(이하, 압착 실장 IC(Integrated Circuit) 칩이라고 부른다)과, 납땜 전자 부품을 동일한 배선 기판 상에 혼재하는 MCM을 개발하고 있다. 이 MCM의 개발에 있어서 본 발명자 등은 이하의 문제점을 발견하였다.
(1) 납땜 전자 부품에는, 실장후의 높이(배선 기판의 일주면으로부터 최정점부까지의 높이)가 압착 실장 IC 칩보다도 높은 것이 있다. 이렇게 높이가 높은 납땜 전자 부품을 압착 실장 IC 칩보다도 먼저 실장한 경우, 압착 실장 IC 칩의 실장 시에 있어서, 압착 실장 IC 칩을 열압착하는 열압착용 툴(열압착용 헤드)이 이미 실장된 납땜 전자 부품에 접촉하기 쉽기 때문에, 납땜 전자 부품과 압착 실장 IC 칩과의 간격을 넓게 하는 필요가 있으며, 이는 MCM의 소형화를 저해하는 요인이 된다.
또한, 생산성의 향상을 도모하기 위해서, 복수의 압착 실장 IC 칩을 일괄하여 열압착하고 싶은 경우, 열압착용 툴은 압착 실장 IC 칩보다도 큰 것을 사용하는 필요가 있지만, 이 열압착용 툴의 범위 내에 높이가 높은 납땜 전자 부품이 있게 되면, 일괄적인 열압착이 곤란하여 진다.
(2) 납땜 전자 부품의 실장은, 배선 기판의 배선의 접속부(3)에 땜납 페이스트재(다수의 땜납 입자와 플럭스(flux)를 혼합한 반 고체형의 땜납재)를 공급한후, 땜납 페이스트재를 개재하여 배선 기판의 배선의 접속부(3)와 납땜 전자 부품의 전극부가 마주 보도록 납땜 전자 부품을 장착하고, 그 후, 열 처리를 실시하여 땜납 페이스트재를 용융함으로써 행해진다. 땜납 페이스트재의 공급에는, 스크린 인쇄법이나 디스펜스법이 있다. 스크린 인쇄법은, 스크린 마스크 상에 놓인 땜납 페이스트재를, 스키지(squeegee)에 의해 스크린 마스크의 개구부를 통해서 기판 표면에 전사시키는 방법이다. 디스펜스법은 땜납 페이스트재를 가는 노즐로부터 토출시켜 도포하는 방법이다.
MCM의 생산성의 향상을 꾀하기 위해서는, 일괄 공급이 가능한 스크린 인쇄법이 적합하지만, 납땜 전자 부품보다도 먼저 압착 실장 IC 칩을 실장한 경우, 납땜 전자 부품의 실장 시에 있어서, 스크린 인쇄법으로 땜납 페이스트재를 공급하는 것이 곤란해진다. 이미 실장된 압착 실장 IC 칩의 부분에 이 부품으로부터 피하도록 돌출부가 설치된 엠보싱 마스크라고 호칭되는 스크린 마스크를 이용함으로써, 땜납 페이스트재의 일괄 공급이 가능하지만, 이 경우, 스키지의 미끄럼 이동을 원활하게 행할 수 있도록, 엠보싱 마스크의 돌출부의 평면 사이즈를 압착 실장 IC 칩의 평면 사이즈보다도 크게 하여 원활한 돌출 형상으로 하는 필요가 있기 때문에, 압착 실장 IC 칩의 근방에 납땜 전자 부품을 배치할 수 없으며, 이는 MCM의 소형화를 저해하는 요인이 된다.
(3) 고방열성이 요구되는 MCM에서는 방열체가 선정된다. 압착 실장 IC 칩은, 그 회로 형성면과 대향하는 이면이 드러나기 때문에, 압착 실장 IC 칩의 이면 상에 열전도 시트를 개재하여 방열체를 장착함으로써, 높은 방열 효과가 얻어진다.그러나, 실장후의 높이가 압착 실장 IC 칩보다도 높은 납땜 전자 부품이 존재하는 경우, 압착 실장 IC 칩의 이면과 열전도 시트와의 접촉이 납땜 전자 부품에 의해서 방해되고, MCM의 방열성이 저하한다.
본 발명의 목적은, 전자 장치의 생산성의 향상을 도모하는 것이 가능한 기술을 제공하는 것에 있다.
본 발명의 다른 목적은, 전자 장치의 소형화를 도모하는 것이 가능한 기술을 제공하는 것에 있다.
본 발명의 다른 목적은, 전자 장치의 방열성의 향상을 도모하는 것이 가능한 기술을 제공하는 것에 있다.
본 발명의 상기 및 그 밖의 목적과 신규인 특징은, 본 명세서의 기술 및 첨부 도면에 의해서 분명하게 될 것이다.
본 발명에 있어서 개시되는 발명중 대표적이지만 개요를 간단히 설명하면, 하기와 같다.
(1) 배선 기판의 일주면의 제1 영역 사이에 접착용 수지를 개재하여, 열압착용 툴로 열압착함으로써 상기 배선 기판의 일주면 상에 실장되는 제1 전자 부품과, 상기 배선 기판의 일주면의 제1 영역과 다른 제2 영역에 땜납 페이스트재를 용융시킴으로써 실장되어, 실장후의 높이가 상기 제1 전자 부품보다도 높은 제2 전자 부품을 갖는 전자 장치의 제조 방법으로서, 상기 제2 전자 부품을 실장하기 전에 상기 제1 전자 부품을 실장하는 것을 특징으로 하는 전자 장치의 제조 방법이다.
(2) 상기 수단(1)에 기재된 전자 장치의 제조 방법에 있어서, 상기 접착용 수지는 열경화성 수지인 것을 특징으로 하는 전자 장치의 제조 방법이다.
(3) 상기 수단(1)에 기재된 전자 장치의 제조 방법에 있어서, 상기 제1 실장 부품을 열압착할 때의 상기 열압착용 툴의 온도는, 상기 땜납의 융점보다도 높은 것을 특징으로 하는 전자 장치의 제조 방법이다.
(4) 상기 수단(1)에 기재된 전자 장치의 제조 방법에 있어서, 상기 제1 전자 부품은 회로가 내장된 능동 부품이고, 상기 제2 전자 부품은 수동 부품인 것을 특징으로 하는 전자 장치의 제조 방법이다.
(5) 배선 기판의 일주면의 제1 영역 사이에 접착용 수지를 개재하여, 열압착용 툴로 열압착함으로써 상기 배선 기판의 일주면 상에 실장되는 제1 전자 부품과, 상기 배선 기판의 일주면의 제1 영역과 다른 제2 영역에 땜납 페이스트재를 용융시킴으로써 실장되는 제2 전자 부품을 갖는 전자 장치의 제조 방법으로서, 상기 제1 전자 부품을 실장하기 전에, 상기 제2 전자 부품을 실장하는 것을 특징으로 하는 전자 장치의 제조 방법이다.
(6) 상기 수단(5)에 기재된 전자 장치의 제조 방법에 있어서, 상기 땜납 페이스트재의 공급은 스크린 인쇄법으로 행하는 것을 특징으로 하는 전자 장치의 제조 방법이다.
(7) 상기 수단(5)에 기재된 전자 장치의 제조 방법에 있어서, 상기 제2 전자 부품은, 실장후의 높이가 상기 제1 전자 부품보다도 높은 것을 특징으로 하는 전자 장치의 제조 방법이다.
(8) 상기 수단(5)에 기재된 전자 장치의 제조 방법에 있어서, 상기 제1 전자 부품은 회로가 내장된 능동 부품이고, 상기 제2 전자 부품은 수동 부품인 것을 특징으로 하는 전자 장치의 제조 방법이다.
(9) 배선 기판과 상기 배선 기판의 일주면의 제1 영역에 실장된 복수의 제1 전자 부품과, 상기 배선 기판의 일주면의 제1 영역과 다른 제2 영역에 실장되어, 상기 배선 기판의 일주면으로부터 최꼭대기부까지의 높이가 상기 제1 실장 부품보다도 높은 복수의 제2 전자 부품과, 상기 복수의 제1 전자 부품에 장착되고, 상기 복수의 제2 전자 부품에는 장착되지 않은 열전도 시트를 갖는 것을 특징으로 하는 전자 장치이다.
(10) 상기 수단(9)에 기재된 전자 장치에서, 상기 열전도 시트에 장착되고, 상기 복수의 제1 전자 부품 상과 상기 복수의 제2 전자 부품 상을 덮는 평면형 사이즈로 형성된 방열체를 갖는 것을 특징으로 하는 전자 장치이다.
도 1은 본 발명의 실시 형태1인 MCM의(전자 장치)의 모식적 평면도.
도 2는 도 1의 MCM의 모식적 저면도.
도 3은 도 1의 MCM에 삽입된 제어용 칩, 버퍼용 칩 및 칩 컨덴서의 실장 상태를 나타내는 단면도.
도 4는 본 발명의 실시 형태1인 MCM의 제조를 설명하기 위한 단면도.
도 5는 본 발명의 실시 형태1인 MCM의 제조를 설명하기 위한 단면도.
도 6은 본 발명의 실시 형태1인 MCM의 제조를 설명하기 위한 단면도.
도 7은 본 발명의 실시 형태1인 MCM의 제조를 설명하기 위한 단면도.
도 8은 본 발명의 실시 형태1인 MCM의 제조를 설명하기 위한 평면도.
도 9는 본 발명의 실시 형태1인 MCM의 제조를 설명하기 위한 평면도.
도 10은 본 발명의 실시 형태2인 MCM의 제조를 설명하기 위한 단면도.
도 11은 본 발명의 실시 형태2인 MCM의 제조를 설명하기 위한 단면도.
도 12는 본 발명의 실시 형태2인 MCM의 제조를 설명하기 위한 단면도.
도 13은 본 발명의 실시 형태2인 MCM의 제조를 설명하기 위한 단면도.
도 14는 본 발명의 실시 형태2인 MCM의 제조를 설명하기 위한 단면도.
도 15는 본 발명의 실시 형태2인 MCM의 제조를 설명하기 위한 단면도.
도 16은 본 발명의 실시 형태2인 MCM의 제조를 설명하기 위한 평면도.
도 17은 본 발명의 실시 형태2인 MCM의 제조를 설명하기 위한 평면도.
도 18은 본 발명의 실시 형태3인 MCM의 개략 구성을 나타내는 단면도.
도 19는 도 18의 MCM의 전개도.
도 20은 도 18의 MCM의 전개도.
도 21은 본 발명을 적용하지 않은 경우의 MCM의 단면도.
<도면의 주요 부분에 대한 부호의 설명>
1 : MCM(전자 장치)
2 : 배선 기판
3 : 접속부
4 : 전극 패드
5 : 절연막
10 : 제어용 칩
11 : 스터드 범프
12 : 메모리용 칩
14 : 버퍼용 칩
16 :연산용 칩
17, 18 : 칩 컨덴서
19 : 칩 저항
20 : 이방 도전성 수지
21 : 땜납
22 : 땜납 범프
23 : 커버 테이프
25 : 접착용 툴
26A, 26B : 열압착용 툴
27 : 노즐
28 : 스크린 마스크
30 : 열전도 시트
31 : 방열체
이하, 도면을 참조하여 본 발명의 실시 형태를 상세히 설명한다.
또, 발명의 실시 형태를 설명하기 위한 전도에 있어서, 동일 기능을 갖는 것은 동일 부호를 붙여 반복 설명은 생략한다.
도 1은 본 발명의 실시 형태1인 MCM(전자 장치)의 모식적 평면도이고, 도 2는 도 1의 MCM의 모식적 저면도이고, 도 3은 도 1의 MCM에 삽입된 칩 컨덴서, 제어용 칩 및 버퍼용 칩의 실장 상태를 나타내는 모식적 단면도이다. 또, 도면을 보기 쉽게 하기 위해서, 도 3에 있어서는 단면을 나타내는 해칭을 생략하고 있다.
도 1 및 도 2에 도시한 바와 같이, 본 실시 형태1의 MCM(전자 장치)(1)은, 배선 기판(2)의 일주면 2X 상에 복수의 납땜 부품 및 압착 실장 IC 칩을 탑재하여, 배선 기판(2)의 일주면 2X와 대향하는 이면(다른 주면) 2Y에 외부 접속용 단자로서 복수의 볼 형상의 땜납 범프(22)를 배치한 구성으로 되어 있다. 압착 실장 IC 칩으로는, 제어 회로를 내장한 1개의 반도체 칩(이하, 제어용 칩이라고 부른다)(10), 기억 회로(예를 들면 SDRAM : Synchronous Dynamic Random Access Memory)를 내장한 4개의 반도체 칩(이하, 메모리용 칩이라고 부른다)(12), 버퍼 회로를 내장한 5개의 반도체 칩(이하, 버퍼용 칩이라고 부른다)(14), NAND 회로를 내장한 1개의 반도체 칩(이하, 연산용 칩이라고 부른다)(16)이 이용되고 있다. 이들의 압착 실장 전자 부품은, 예를 들면 ACF 실장 방식에 의해서 실장되고 있다. 납땜 전자 부품으로는, 복수의 칩 컨덴서(17, 18) 및 칩 저항(19)이 이용되고 있다. 이들의 납땜 전자 부품은 땜납 리플로우법에 의해서 실장되어 있다.
땜납 범프(22)는 예를 들면 납(Pb)-주석(Sn) 조성의 땜납재로 형성되어 있다. 이 땜납 범프(22)는, 배선 기판(2)의 이면 2Y에 배치된 전극 패드에 전기적, 기계적으로 접속되어 있다.
제어용 칩(10), 메모리용 칩(12), 버퍼용 칩(14) 및 연산용 칩(16)의 평면 형상은 사각형으로 형성되어 있다. 본 실시 형태에 있어서, 버퍼용 칩(14) 및 메모리용 칩(12)은 예를 들면 장방형으로 형성되고, 제어용 칩(10) 및 연산용 칩(16)은 예를 들면 정방형으로 형성되어 있다.
제어용 칩(10), 메모리용 칩(12), 버퍼용 칩(14) 및 연산용 칩(16)은 이에한정되지 않지만, 주로 반도체 기판과, 이 반도체 기판의 회로 형성면 상에 있어 절연층, 배선층의 각각을 복수단으로 적층한 다층 배선층과, 이 다층 배선층을 덮도록 형성된 표면 보호막(최종 보호)를 갖는 구성으로 되어 있다. 반도체 기판은 예를 들면 단결정 실리콘으로 형성되고, 절연층은 예를 들면 산화 실리콘막으로 형성되고, 배선층은 예를 들면 알루미늄(Al)또는 알루미늄 합금 등의 금속막으로 형성되어 있다. 메모리용 칩(12)의 표면 보호막은, 예를 들면 메모리에 있어서의 α선 강도의 향상을 도모할 수 있는 폴리이미드계의 수지로 형성되어 있다. 제어용 칩(10), 버퍼용 칩(14) 및 연산용 칩(16)의 표면 보호막은, 예를 들면 산화 실리콘 또는 질화 실리콘 등의 절연막으로 형성되어 있다.
배선 기판(2)은, 상세히 도시하지 않지만 도 3에 도시한 바와 같이, 리지드(rigid) 기판과, 이 리지드 기판 상에 빌드 업(build-up)법으로 형성된 유연층과, 이 유연층 상에 형성된 절연막(5)을 갖는 구성으로 되어 있다. 리지드 기판 및 유연층은, 다층 배선 구조로 되어 있다. 리지드 기판의 각 절연층은 예를 들면 유리섬유에 에폭시계 또는 폴리이미드계의 수지를 함침시킨 고탄성 수지판으로 형성되고, 유연층의 각 절연층은 예를 들면 에폭시계의 저탄성 수지로 형성되며, 리지드 기판 및 유연층의 각 배선층은 예를 들면 구리(Cu)로 이루어지는 금속막으로 형성되어 있다. 절연막(5)은, 예를 들면 에폭시계의 수지로 형성되어 있다. 이 절연막(5)은 납땜 전자 부품(본 실시 형태로는 17, 18, 19)에 대하여 실장 시의 땜납 누설 확대를 제어하고, 압착 실장 전자 부품(본 실시 형태로는 10, 12, 14, 16)에 대해서는 실장 시에 있어서의 접착용 수지와의 접착력의 확보를 담당한다.
배선 기판(2)의 최상층의 배선층에는, 이 배선층에 형성된 배선의 일부분으로 이루어지는 접속부(3) 및 전극 패드(4)가 복수개 설치되어 있다. 이들의 접속부(3) 및 전극 패드(4)는 절연막(5)에 형성된 개구에 의해서 배선 기판(2)의 일주면 2X에서 노출되어 있다.
제어용 칩(10) 및 버퍼용 칩(14)에 있어서, 각 칩의 상호 대향하는 일주면 및 다른 주면 중의 일주면인 회로 형성면(10X, 14X)에는, 도 3에 도시한 바와 같이, 복수의 전극 패드(10a, 14a)가 형성되어 있다. 각 칩의 복수의 전극 패드(10a, 14a)는, 각 칩의 다층 배선층 중의 최상층의 배선층에 형성되고, 각 칩의 표면 보호막에 형성된 본딩 개구에 의해서 각 칩의 회로 형성면에서 노출되어 있다. 도시하지 않지만, 메모리용 칩(12) 및 연산용 칩(16)에 있어서도, 제어용 칩(10) 및 버퍼용 칩(14)(와)과 마찬가지로, 각 칩의 회로 형성면에 복수의 전극 패드가 형성되어 있다. 제어용 칩(10)의 전극 패드(10a), 버퍼용 칩(14)의 전극 패드(14a) 및 연산용 칩(16)의 전극 패드는 4변 패드 배열(four-side pad arrangement)로 배치되고, 메모리용 칩(12)의 전극 패드는 중앙 패드 배열(center-pad arrangement)로 배치되어 있다.
제어용 칩(10) 및 버퍼용 칩(14)의 전극 패드 상, 및 메모리용 칩(12) 및 연산용 칩(16)의 전극 패드 상에는, 실장 공정 전의 단계에서, 돌기형 전극으로서 예를 들면 Au로 이루어지는 스터드 범프(11)가 사전에 형성되어 있다. 스터드 범프(11)는, 예를 들면, Au 와이어를 사용하여, 열압착에 초음파 진동을 병용한 볼 본딩법에 의해서 형성되어 있다. 이 볼 본딩법은, Au 와이어의 선단부에 볼을 형성한 후, 초음파 진동을 제공하면서 칩의 전극 패드에 볼을 열압착하고, 그 후, 볼의 부분에서 Au 와이어를 절단하여 범프를 형성하는 방법이다. 따라서, 전극 패드 상에 형성된 스터드 범프는, 전극 패드에 대하여 강고하게 접속되어 있다.
도 3에 도시한 바와 같이, 제어용 칩(10)은, 그 회로 형성면 10X가 배선 기판(2)의 일주면 2X와 마주 보는 상태에서 실장되어 있다. 버퍼용 칩(14)과 배선 기판(2) 사이에는 접착용 수지로서 예를 들면 이방 도전성 수지(20)가 개재되고, 이 이방 도전성 수지(20)에 의해서 제어용 칩(10)은 배선 기판(2)에 접착 고정되어 있다.
제어용 칩(10)의 스터드 범프(11)는, 절연막(5)에 형성된 개구를 통해서, 제어용 칩(10)의 전극 패드(10a)와 배선 기판(2)의 접속부(3) 사이에 배치되어, 양자를 전기적으로 접속하고 있다. 이 스터드 범프(11)는, 배선 기판(2)과 제어용 칩(10) 사이에 개재된 이방 도전성 수지(20)의 열수축력(가열 상태에서 상온 상태에 되돌아간 때에 생기는 수축력)이나 열 경화수축력(열 경화성 수지의 경화시에 생기는 수축력), 그 외 열압착용 툴에 의한 압착력 등에 의해서, 배선 기판(2)의 접속부(5a)에 압접되고 있다. 스터드 범프(11)와 배선 기판(2)의 접속부(5a) 사이에는 이방 도전성 수지(20)에 다수 혼입된 도전성 입자 중의 일부가 개재되어 있다. 또, 메모리용 칩(12), 버퍼용 칩(14) 및 연산용 칩(16)에 있어서도, 제어용 칩(10)과 마찬가지로 실장되어 있다.
칩 컨덴서(17)는 구형으로 형성되어, 그 양단에 전극부(7a)를 갖는 구성으로 되어있다. 칩 컨덴서(18) 및 칩 저항(19)에 있어서도, 칩 컨덴서(17)와 마찬가지로 구성되어 있다. 칩 컨덴서(17, 18)및 칩 저항(19)은, 절연막(5)에 형성된 개구를 통해서, 배선 기판(2)의 전극 패드(4)에 땜납(210에 의해서 전기적이고 기계적으로 접속되어 있다.
실장후의 각 전자 부품의 높이(배선 기판(2)의 일주면 2X에서 최정점부까지의 높이)는 이하와 같다.
제어용 칩(10) 및 메모리용 칩(12)의 높이는 0.4 [mm] 정도이고, 버퍼용 칩(14) 및 연산용 칩(16)의 높이는 0.28 [mm] 정도이고, 칩 컨덴서(17)의 높이는 0.85 [mm] 정도이고, 칩 컨덴서(18)의 높이는 0.8 [mm] 정도이고, 칩 저항(19)의 높이는 0. 45 [mm] 정도이다.
다음에, MCM(1)의 제조에 대하여, 도 4 내지 도 9를 이용하여 설명한다. 도 4 내지 도 7은 MCM의 공정을 설명하기 위한 모식적 단면도이고, 도 8 및 도 9는 MCM의 공정을 설명하기 위한 모식적 평면도이다. 또, 도면을 보기 쉽게 하기 위해서, 도 4 내지 도 7에 있어서는 단면을 나타내는 해칭을 생략하고 있다.
본 실시 형태에서는, 압착 실장 전자 부품을 실장한 후 납땜 전자 부품을 실장하는 실장 형태에 대하여 설명한다.
우선, 압착 실장 전자 부품(제어용 칩(10), 메모리용 칩(12), 버퍼용 칩(14), 연산용 칩(16)) 및 납땜 전자 부품(칩 컨덴서(17, 18), 칩 저항(19))을 준비함과 함께, 도 4(a)에 나타내는 배선 기판(2)을 준비한다. 제어용 칩(10), 메모리용 칩(12), 버퍼용 칩(14) 및 연산용 칩(16)의 각 전극 패드 상에는 스터드 범프(11)가 형성되어 있다.
다음에, 도 4(b)에 도시한 바와 같이, 커버 테이프(23)로부터 배선 기판(2)의 일주면의 제어용 칩 탑재 영역에 시트형의 이방 도전성 수지막(20A)을 접착용 툴(접착용 헤드)(25)에 의해서 전사하여, 도 5(a)에 도시한 바와 같이, 배선 기판(2)의 일주면 2X의 제어용 칩 탑재 영역에 이방 도전성 수지막(20A)을 배치한다. 이방 도전성 수지막(20A)으로는, 예를 들면, 에폭시계의 열 경화성 수지에 다수의 도전성 입자가 혼입된 것을 이용한다.
다음에, 도 5(b)에 도시한 바와 같이, 배선 기판(2)의 일주면 2X의 제어용 칩 탑재 영역에, 이방 도전성 수지막(20A)를 개재하여, 제어용 칩(10)을 배치한다. 제어용 칩(10)은, 그 회로 형성면 10X가 배선 기판(2)의 일주면 2X와 마주보도록 하여 배치한다. 제어용 칩(10)은, 수납 트레이로부터 칩 탑재기의 반송 콜릿에 의해서 배선 기판(2)의 일주면 2X의 제어용 칩 탑재 영역에 반송된다.
다음에, 도 6(a)에 도시한 바와 같이, 제어용 칩(10)을 열압착용 툴(26A)에서 열압착하여 배선 기판(2)의 접속부(3)에 스터드 범프(11)를 접속하여, 이방 도전성 수지막(20A)이 경화될때까지 압착 상태를 유지한다. 이방 도전성 수지막(20A)은, 일단 용융한 후, 경화한다. 이에 따라, 도 6(b)에 도시한 바와 같이, 경화한 이방 도전성 수지(20)에 의해서 제어용 칩(10)은 배선 기판(2)에 접착 고정된다. 제어용 칩(10)의 전극 패드(10a)는, 배선 기판(2)의 접속부(3)에 압접되어, 스터드 범프(11), 및 이방 도전성 수지(20)에 다수 혼입된 도전성 입자 중의 일부를 개재하여 배선 기판(2)의 접속부(3)와 전기적으로 접속된다. 이 공정에서, 칩의 열압착은 제어용 칩(10)과 열압착용 툴(26A) 사이에 테플론 시트(24)를 개재하여 행한다.
다음에, 제어용 칩(10)과 마찬가지의 방법으로 배선 기판(2)의 일주면 2X의 메모리용 칩 탑재 영역에 메모리용 칩(12)을 실장한 다음, 제어용 칩(10)과 마찬가지의 방법으로 배선 기판(2)의 일주면 2X의 버퍼용 칩 탑재 영역에 버퍼용 칩(14)을 실장하며, 그 후, 제어용 칩(10)과 마찬가지의 방법으로 배선 기판(2)의 일주면 2X의 연산용 칩 탑재 영역에 연산용 칩(16)을 실장한다. 이에 따라, 도 8에 도시한 바와 같이, 배선 기판(2)의 일주면 2X 상에 압착 실장 실장 부품이 탑재된다.
여기서, 압착 실장 전자 부품보다 실장후의 높이가 높은 납땜 전자 부품을 압착용 전자 부품보다 먼저 실장한 경우, 압착 실장 전자 부품을 열압착하는 열압착용 툴(26A)이 이미 실장된 납땜 부품에 접촉하기가 쉽기 때문에, 납땜 전자 부품과 압착 실장 전자 부품과의 간격을 넓게 할 필요가 있지만, 본 실시 형태와 같이, 납땜 전자 부품보다 먼저 압착 실장 전자 부품을 실장함으로써, 열압착용 툴(26A)이 납땜 부품에 접촉한다고 한 문제점을 실질적으로 배제할 수 있기 때문에, 납땜 전자 부품과 압착 실장 전자 부품과의 간격을 좁게 할 수 있다.
또한, 본 실시 형태에 있어서, 이방 도전성 수지(20A)의 경화는 180°C, 20초의 조건으로 행해진다. 이 때의 가열은, 배선 기판(2)의 온도를 사전에 65°C로 한 뒤, 235°C로 가열된 열압착용 툴(26A)에서 행해진다. 또한, 상기한 열압착 공정의 조건과 비교하여 생산성의 향상을 더욱 꾀하기 위해 이방 도전성 수지(20A)의 경화를 200°C, 10초라는 조건으로 행하는 경우에는, 배선 기판(2)의 온도는 65°C 그대로, 열압착용 툴(26A)의 설정 온도를 265°C까지 상승시키는 필요가 있다.
열압착 공정의 처리 온도가, 땜납 페이스트재(21A)로서 채용되는 땜납의 융점(예를 들면 183°C)보다도 높은 경우에는, 납땜 전자 부품을 압착 실장 전자 부품보다도 먼저 실장해 두면, 열압착 공정의 열에 의해서 납땜 부품의 땜납이 용융하는 경우가 있다. 특히, 납땜 전자 부품을 탑재하는 영역을 덮는 정도의 크기의 열압착용 툴(26A)를 채용하는 경우에는, 납땜 전자 부품의 실장후의 높이가 압착 실장 전자 부품의 실장후의 높이와 동일하거나, 그것보다도 낮은 경우라도, 땜납을 용융시켜, 납땜 전자 부품의 탈락 등에 의한 불량을 발생시킬 가능성이 있다. 그러나, 본 실시 형태에서와 같이, 압착 실장 전자 부품을 납땜 전자 부품보다도 먼저 실장한 경우에는, 열압착 공정의 열 처리에 의해서 납땜 전자 부품에 악영향을 미치게 하는 우려는 없고, 또한 경화가 완료한 이방 도전성 수지(20)가 땜납 페이스트재(21A)를 용융하는 공정의 열에 의해 나쁜 영향을 받을 우려는 작다. 이와 같이, 압착 실장 전자 부품을 납땜 전자 부품보다도 먼저 실장함으로써, 예를 들면 큰 칩의 열압착 공정이나, 복수 칩의 일괄 열압착 공정에도 채용할 수 있는 큰 열압착용 툴(26A)을, 작은 칩의 열압착 공정에도 공통으로 채용할 수 있다고 하는 효과도 있다.
또한, 생산성의 향상을 도모하기 위해서, 복수의 압착 실장 전자 부품을 일괄하여 열압착하고 싶은 경우, 압착 실장 전자 부품보다도 큰 열압착용 헤드를 사용할 필요가 있다. 이러한 경우, 압착 툴의 범위 내에 높이가 높은 납땜 전자 부품이 있으면, 일괄적인 열압착이 곤란하지만, 납땜 전자 부품보다도 먼저 압착 실장 전자 부품을 실장함으로써, 복수의 압착 실장 전자 부품을 일괄하여 열압착할수 있다.
또한, 본 실시 형태에서와 같이, 적어도 압착 실장 전자 부품보다도 큰 열압착용 툴(26A)을 채용한 경우에는, 압착 실장 전자 부품의 주위로 나오는 이방 도전성 수지(20)에 의해서 열압착용 툴(26A)이 오염되는 것을 막기 위해서 압착 실장 전자 부품과 열압착용 툴(26A) 사이에 테플론 시트(24)를 끼울 수 있다.
다음에, 배선 기판(2)의 일주면 2X의 각 전극 패드(4) 상에 땜납 페이스트재(21A)를 제공한다. 땜납 페이스트재(21A)의 공급은, 도 7(a)에 도시한 바와 같이, 땜납 페이스트재(21A)를 가는 노즐(27)로부터 토출시켜 도포하는 디스펜스법으로 행한다. 땜납 페이스트재(21A)로서는, 적어도 미소한 땜납 입자와 플럭스(flux)를 혼합한 땜납 페이스트재를 이용한다. 본 실시 형태에서는, 예를 들면 37[중량%]Pb-63[중량%]Sn 조성의 땜납 입자를 혼합한 땜납 페이스트재를 이용하고 있다. 또, 플럭스는 송지, 활성제 및 유기 용매 등을 포함한다.
다음에, 도 7(b)에 도시한 바와 같이, 배선 기판(2)의 일주면 2X의 각 전극 패드(4) 상에, 땜납 페이스트재(21A)를 개재하여, 칩 컨덴서(17, 18) 및 칩 저항(19)을 배치하고, 그 후, 열 처리를 실시하여 땜납 페이스트재(21A)를 용융하여, 도 3에 도시한 바와 같이, 배선 기판(2)의 전극 패드(4)와 칩 컨덴서(17)의 전극(17A)을 땜납(21)으로 전기적, 기계적으로 접속함과 함께, 칩 컨덴서(17)와 마찬가지로 배선 기판(2)의 전극 패드(4)와 칩 컨덴서(18) 및 칩 저항(19)의 전극 또한 땜납(21)으로 전기적이고 기계적으로 접속한다. 이에 따라, 도 9에 도시한 바와 같이, 배선 기판(2)의 일주면 2X 상에 납땜 전자 부품이 탑재된다.
땜납 페이스트재(21A)를 용융하는 공정에서는, 땜납 페이스트재(21A)에 포함되는 플럭스의 성분에 의해서 납땜 전자 부품의 주변이 오염되지만, 압착 실장 전자 부품을 납땜 전자 부품보다도 먼저 실장함으로써, 압착 실장 전극 부품과 접속하는 배선 기판(2)의 각 접속부(3)가 플럭스의 성분에 의해서 오염되는 것을 막을 수 있다.
이와 같이, 본 실시 형태에 따르면, 이하의 효과가 얻어진다.
(1) 압착 실장 전자 부품보다 실장후의 높이가 높은 납땜 전자 부품을 압착 실장 전자 부품보다 먼저 실장한다. 이에 따라, 열압착용 툴(26A)이 납땜 전자 부품에 접촉한다고 하는 문제점을 실질적으로 배제할 수 있기 때문에, 납땜 전자 부품과 압착 실장 전자 부품과의 간격을 좁게 할 수 있다. 이 결과, MCM(1)의 소형화를 도모할 수 있다.
또한, 압착 실장 전자 부품을 납땜 전자 부품보다 먼저 실장함으로써, 예를 들면 큰 칩의 열압착 공정이나, 복수 칩의 일괄 열압착 공정에도 채용할 수 있는 큰 열압착용 툴(26A)을, 작은 칩의 열압착 공정에도 공통으로 채용할 수 있다. 이 결과, MCM(1)의 생산성의 향상을 도모할 수 있다.
또한, 복수의 압착 실장 전자 부품을 일괄하여 열압착할 수 있기 때문에, MCM(1)의 생산성의 향상을 도모할 수 있다.
또한, 적어도 압착 실장 전자 부품보다 큰 열압착용 툴(26A)을 채용한 경우에는, 압착 실장 전자 부품의 주위로 확장하는 이방 도전성 수지(20)에 의해서 열압착용 툴(26A)이 오염되는 것을 막기 위해서 압착 실장 전자 부품과 열압착용툴(26A) 사이에 테플론 시트(24)를 끼울 수 있다. 이 결과, MCM(1)의 생산성의 향상을 도모할 수 있다.
또한, 압착 실장 전자 부품을 납땜 전자 부품보다도 먼저 실장함으로써, 압착 실장 전극 부품과 접속하는 배선 기판(2)의 각 접속부(3)가 플럭스의 성분에 의해서 오염되는 것을 막을 수 있다. 이 결과, MCM(1)의 생산성의 향상을 도모할 수 있다.
(2) 땜납 페이스트재(21A)는 디스펜스법으로 행한다. 이에 따라, 압착 실장 전자 부품을 실장한 후에라도, 배선 기판(2)의 전극 패드(4) 상에 땜납 페이스트재(21A)를 공급할 수 있기 때문에, 압착 실장 전자 부품을 실장한 후에라도 납땜 전자 부품을 실장할 수 있다.
또한, 압착 실장 전자 부품을 실장한 후의 땜납 페이스트재(21A)의 공급은, 엠보싱 마스크를 이용한 스크린 인쇄법으로도 행할 수 있지만, 이 경우, 압착 실장 전자 부품의 근방(약5 mm 이하)에는 납땜 전자 부품을 배치하는 것이 곤란하여 진다. 따라서, MCM(1)의 소형화를 도모하기 위해서는 디스펜스법에 의한 땜납 페이스트재의 공급이 유리하다. 한편, 납땜 전자 부품과 다중핀의 BGA형, CSP형, QFP형, QFN 형 등의 반도체 장치를 탑재하는 경우, 땜납 페이스트재를 공급하는 개소가 다수가 되기 때문에, 디스펜스법에 의한 땜납 페이스트재의 공급은 불리하여 진다. 이와 같이 다중핀의 반도체 장치를 실장하는 경우에는, 엠보싱 마스크에 의한 스크린 인쇄법에서의 공급이 유리하다.
본 실시 형태2에서는, MCM의 제조에 있어서 납땜 실장 부품을 실장한 후, 압착 실장 실장 부품을 실장하는 실장 형태에 대하여 설명한다.
도 10 내지 도 15는 본 발명의 실시 형태2인 MCM의 제조를 설명하기 위한 단면도이고, 도 16 및 도 17은 본 발명의 실시 형태2인 MCM의 제조를 설명하기 위한 평면도이다. 또, 도면을 보기 쉽게 하기 위해서, 도 10 내지 도 15에 있어서는 단면을 나타내는 해칭을 생략하고 있다.
우선, 압착 실장 부품(제어용 칩(10), 메모리용 칩(12), 버퍼용 칩(14), 연산용 칩(16)) 및 납땜 실장 부품(칩 컨덴서(17, 18), 칩 저항(19))을 준비함과 함께, 도 10(a)에 나타내는 배선 기판(2)을 준비한다. 제어용 칩(10), 메모리용 칩(12), 버퍼용 칩(14) 및 연산용 칩(16)의 각 전극 패드 상에는, 스터드 범프(11)가 형성되어 있다.
다음에, 배선 기판(2)의 일주면 2X 상에 스크린 마스크(28)를 배치한다. 스크린 마스크(28)는, 배선 기판(2)의 각 전극 패드(4)와 대향하는 위치에 개구(28A)를 갖는다.
다음에, 스크린 마스크(28)의 일 표면 상에 반 고체형의 땜납 페이스트재(크림 땜납)(21A)를 도포한다. 땜납 페이스트재(21A)로서는, 적어도 미소한 땜납 입자와 플럭스를 혼합한 땜납 페이스트재를 이용한다. 본 실시 형태에서는, 37[중량%] 납(Pb)-63[중량%]주석(Sn) 조성의 땜납 입자를 혼합한 땜납 페이스트재를 이용하고 있다. 또한, 플럭스는 송지, 활성제 및 유기 용매 등을 포함한다.
다음에, 도 10(b)에 도시한 바와 같이, 스크린 마스크(280의 일 표면을 따라서 스키지(29)를 미끄럼 이동시켜, 스크린 마스크(28)의 개구(28A0의 내부에 땜납페이스트재(21A)를 충전함과 함께, 여분의 땜납 페이스트재(21A)를 제거한다. 스키지(29)의 미끄럼 이동은 수회 행한다. 이 후, 스크린 마스크(28)를 제거함으로써, 도 11(a)에 도시한 바와 같이, 배선 기판(2)의 각 전극 패드(4) 상에 땜납 페이스트재(21A)가 스크린 인쇄법에 의해서 공급된다. 이와 같이, 스크린 인쇄법에 의해서 배선 기판(2)의 각 전극 패드(4) 상에 일괄로 땜납 페이스트재(21A)를 공급함으로써, 예를 들면 디스펜스법 등의 개개의 전극 패드(4)에 대하여 땜납 페이스트재(21A)를 공급하는 경우와 비교할 때, 다중핀의 BGA형, CSP형, QFP형, QFN 형 등의 반도체 장치를 탑재하는 경우가 유리하다.
다음에, 도 11(b)에 도시한 바와 같이, 배선 기판(2)의 일주면 2X의 각 전극 패드(4) 상에, 땜납 페이스트재(21A)를 개재하여, 칩 컨덴서(17, 18) 및 칩 저항(19)을 배치한 후, 열 처리를 실시하여 땜납 페이스트재(21A)를 용융하고, 도 12(a)에 도시한 바와 같이, 배선 기판(2)의 전극 패드(4)와 칩 컨덴서(17)의 전극(17A)을 땜납(21)으로 전기, 기계적으로 접속함과 함께, 칩 컨덴서(17)와 마찬가지로 배선 기판(2)의 전극 패드(4)와 칩 컨덴서(18) 및 칩 저항(19)의 전극 또한 땜납(21)으로 전기, 기계적으로 접속한다. 이에 따라, 도 16에 도시한 바와 같이, 배선 기판(2)의 일주면 상에 납땜 실장 부품이 탑재된다.
다음에, 압착 실장 실장 부품을 탑재하기 전에, 도 12(b)에 도시한 바와 같이, 배선 기판(2)의 각 접속부(3)를 플라즈마 P에 의해 청정으로 한다(플라즈마 클리닝). 이와 같이, 플라즈마 클리닝함으로써, 땜납 페이스트재(21A)의 플럭스의 성분에 의한 오염을 완전하게 제거하여, 스터드 범프(11)와 배선 기판(2)의 각 접속부(3)와의 접속 불량을 막을 수 있다.
다음에, 도 13(a)에 도시한 바와 같이, 커버 테이프(23)로부터 배선 기판(2)의 일주면의 제어용 칩 탑재 영역에 시트형의 이방 도전성 수지막(20A)을 접착용 툴(25)에 의해 전사하여, 도 13(b)에 도시한 바와 같이, 배선 기판(2)의 일주면 2X의 제어용 칩 탑재 영역에 이방 도전성 수지막(20A)을 배치한다. 이방 도전성 수지막(20A)으로서, 예를 들면, 에폭시계의 열 경화성 수지에 다수의 도전성 입자가 혼입된 것을 이용한다.
다음에, 도 14(a)에 도시한 바와 같이, 배선 기판(2)의 일주면 2X의 제어용 칩 탑재 영역에, 이방 도전성 수지막(20A)을 개재하여, 제어용 칩(10)을 배치한다. 제어용 칩(10)은, 그 회로 형성면 10X가 배선 기판(2)의 일주면 2X와 마주보도록 하여 배치한다. 제어용 칩(10)은 수납 트레이로부터 칩 탑재기의 반송 콜릿에 의해서 배선 기판(2)의 일주면 2X의 제어용 칩 탑재 영역으로 반송된다.
다음에, 도 14(b)에 도시한 바와 같이, 제어용 칩(10)을 열압착용 툴(26B)에서 열압착하여 배선 기판(2)의 접속부(3)에 스터드 범프(11)를 접속한 후, 이방 도전성 수지막(20A)이 경화할 때까지 압착 상태를 유지한다. 이방 도전성 수지막(20A)은 일단 용융한 후 경화한다. 이에 따라, 도 15에 도시한 바와 같이, 경화한 이방 도전성 수지(20)에 의해서 제어용 칩(10)은 배선 기판(2)에 접착 고정된다. 제어용 칩(10)의 전극 패드(10a)는 배선 기판(2)의 접속부(3)에 압접되어 스터드 범프(11) 및 이방 도전성 수지(20)에 다수 혼입된 도전성 입자 중의 일부를 개재하여 배선 기판(2)의 접속부(3)와 전기적으로 접속된다.
다음에, 제어용 칩(10)과 마찬가지의 방법으로 배선 기판(2)의 일주면의 메모리용 칩 탑재 영역에 메모리용 칩(12)을 실장하고, 제어용 칩(10)과 마찬가지의 방법으로 배선 기판(2)의 일주면 2X의 버퍼용 칩 탑재 영역에 버퍼용 칩(14)을 실장하며, 그 후, 제어용 칩(10)과 마찬가지의 방법으로 배선 기판(2)의 일주면 2X의 연산용 칩 탑재 영역에 연산용 칩(16)을 실장한다. 이에 따라, 도 15 및 도 17에 도시한 바와 같이, 배선 기판(2)의 일주면 2X 상에 압착 실장 부품이 탑재된다.
납땜 전자 부품을 압착 실장 전자 부품보다도 먼저 실장하는 경우에는, 열압착용 툴(26B)은 납땜 전자 부품과 간섭하지 않은 정도의 작은 물건을 채용할 필요가 있다. 또한, 특히 열압착용 툴(26B)의 헤드면이 열압착하는 압착 실장 전자 부품보다도 작은 물건을 이용함으로써, 압착 실장 전자 부품의 주위로 연장되는 이방 도전성 수지(20)에 의해서 열압착용 툴(26B)이 오염되는 것을 막을 수 있다.
또한, 열압착용 툴(26B)의 헤드면이 압착 실장 전자 부품보다 작은 경우, 모든 스터드 범프의 상부를 열압착용 툴(26B)의 헤드면에 덮기 위해, 평면 상의 배치에 있어서, 열압착용 툴(26B)의 헤드면의 주변이, 스터드 범프와 압착 실장 전자 부품의 주변 사이에 위치하도록 함으로써, 열압착용 툴(26B)에 의해서 가해지는 열이나 압력을 모든 스터드 범프에 의해 균등하게 가할 수 있다.
이와 같이, 본 실시 형태에 따르면, 이하의 효과가 얻어진다.
(1) 압착 실장 전자 부품보다 먼저 납땜 전자 부품을 실장함으로써, 땜납 페이스트재(21A)를 일반 스크린 인쇄법으로 공급할 수 있기 때문에, 엠보싱 마스크를 이용한 스크린 인쇄법으로 땜납 페이스트재(21A)를 공급하는 경우와 비교하여 MCM의 소형화를 도모하는 수 있어, 디스펜스법으로 땜납 페이스트재(21A)를 공급하는 경우와 비교하여 MCM의 생산성의 향상을 도모할 수 있다.
(2) 압착 실장 전자 부품보다 먼저 납땜 전자 부품을 실장하는 실장 형태에 있어서, 열압착용 툴(26B)의 헤드면이 열압착하는 압착 실장 전자 부품보다 작은 물건을 이용함으로써, 압착 실장 전자 부품의 주위로 연장되는 이방 도전성 수지(20)에 의해서 열압착용 툴(26B)가 오염되는 것을 막을 수 있다. 이 결과, MCM의 생산성의 향상을 도모할 수 있다.
(3) 압착 실장 전자 부품보다 먼저 납땜 전자 부품을 실장하는 실장 형태에 있어서, 열압착용 툴(26B)의 헤드면의 주변이, 스터드 범프와 압착 실장 전자 부품의 주변 사이에 위치하도록 함으로써, 열압착용 툴(26B)에 의해서 가해지는 열이나 압력을 모든 스터드 범프에 의해 균등하게 가할 수 있다.
(4) 압착 실장 전자 부품을 실장하기 전에, 플라즈마 클리닝을 행함으로써, 땜납 페이스트재(21A)의 플럭스 등에 의해서 오염된 배선 기판(2)의 접속부(3)를 청정으로 할 수 있기 때문에, 압착 실장 전자 부품과 배선 기판(2)의 접속부(3)와의 전기적인 접속 불량을 억제할 수 있다. 이 결과, MCM의 수율의 향상을 도모할 수 있다.
(5) 열압착용 툴로서 열압착하는 압착 실장 전자 부품보다 작은 것을 이용함으로써, 이미 실장되어 있는 납땜 전자 부품과 열압착용 헤드와의 접촉을 회피할 수 있다.
또, 실시 형태1 및 2에서는, 반도체 칩의 전극 패드 상에 형성되는 돌기형전극으로서 스터드 범프를 이용한 예에 대하여 설명하였지만, 이것에 한정되는 것이 아니고, 예를 들면 Pb-Sn 조성의 땜납 범프를 이용하여도 좋다. 단지, 납땜 전자 부품의 실장 시에 있어서의 땜납 용융 온도, 및 압착 실장 전자 부품의 실장 시에 있어서의 열압착 온도보다 용융점이 높은 재료로 이루어지는 땜납 범프를 이용한다.
또한, 실시 형태1 및 2에서는, 압착 실장 전자 부품의 전극 패드와 배선 기판의 접속부(3) 사이에 개재되는 돌기형 전극을 압착 실장 전자 부품의 전극 패드 상에 사전에 형성한 예에 대하여 설명하였지만, 돌기형 전극은 배선 기판의 접속부(3) 상에 사전에 형성해도 좋다.
또한 본 실시 형태1 및 2에서는, 배선 기판에 압착용 전자 부품을 접착 고정하는 접착용 수지로서 시트형의 이방 도전성 수지를 이용한 예에 대하여 설명하였지만, 이것에 한정되는 것이 아니고, 예를 들면 페이스트형의 이방 도전성 수지(ACP)나 시트형의 비 도전성 수지(NCF)를 이용하여도 좋다.
본 실시 형태에서는 방열체를 장착한 MCM에 대하여 설명한다.
도 18은 본 발명의 실시 형태3인 MCM의 단면도이고, 도 19 및 도 20은 도 18의 MCM의 전개 도면이다. 또, 도면을 보기 쉽게 하기 위해서 도 18에 있어서는 단면을 나타내는 해칭을 생략하고 있다.
도 18 내지 도 20에 도시한 바와 같이, 본 실시 형태의 MCM은, 열전도 시트(30) 및 방열체(31)를 갖는 구성으로 되어 있다. 열전도 시트(30)는 예를 들면 탄성 중합체형의 실리콘 러버로 형성되고, 방열체(31)는 예를 들면 알루미늄으로 이루어지는 평면판으로 형성되어 있다.
열전도 시트(30)는, 압착 실장 전자 부품의 이면 상에 접촉하여, 칩 컨덴서(17 및 18)에는 접촉하지 않도록 패터닝된 형상으로 되어 있다. 이러한 형상의 열전도 시트(30)를 압착 실장 전자 부품의 이면에 장착하고, 이 열전도 시트(30)에 방열체(31)를 장착함으로써, 압착 실장 전자 부품과 칩 컨덴서(17 및 18)와의 고저 차를 열전도 시트(30)의 두께로 보충할 수 있기 때문에, 도 21에 도시한 바와 같이, 압착 실장 전자 부품과 열전도 시트(30)와의 접촉이 높이가 높은 칩 컨덴서(17 및 18)에 의해 방해되는 일은 없다. 이 결과, 압착 실장 전자 부품의 동작 시에 발생한 열을 효율적으로 열전도 시트(30)에 전달할 수 있기 때문에, MCM의 방열성의 향상을 도모할 수 있다.
또한, 복수의 압착 실장 전자 부품 상 및 복수의 납땜 전자 부품 상을 덮고, 또한 열전도 시트(30)보다 큰 평면 사이즈로 방열체(31)를 형성함으로써, 방열체(31)의 면적이 증가하기 때문에, MCM의 방열성의 향상을 더욱 도모할 수 있다.
또한, 열전도 시트(30)는 칩 저항(19A)에 접촉하는 형상으로 되어 있다. 이것은, 칩 저항(19A)의 양측에 있는 제어용 칩(10) 및 메모리용 칩(12)의 높이가 0.4[mm]인 것에 반해, 칩 저항(19A)의 높이는 0.45[mm]이고, 그 고저차가 열전도 시트(30)의 변형에 의해서 흡수할 수 있는 정도이기 때문이다. 이와 같이 납땜 부품중에서도 비교적 실장후의 높이가 낮은 물건을 선택적으로 열전도 시트(30)의 접착하는 영역 내에 배치함으로써, 압착 실장 전자 부품 사이의 영역 또한 유효하게활용할 수 있고, MCM을 보다 소형화할 수 있다.
이상, 본 발명자에 의해서 이루어진 발명을, 상기 실시 형태에 기초하여 구체적으로 설명하였지만, 본 발명은 상기 실시 형태에 한정되는 것이 아니라 그 요지를 일탈하지 않은 범위에서 여러가지 변경이 가능하다.
본원에 있어서 개시되는 발명 중 대표적인 것에 의해서 얻어지는 효과를 간단히 설명하면 하기와 같다.
본 발명에 따르면, 전자 장치의 생산성의 향상을 도모할 수 있다. 본 발명에 따르면, 전자 장치의 소형화를 도모할 수 있다.
본 발명에 따르면, 전자 장치의 방열성의 향상을 도모할 수 있다.

Claims (21)

  1. 배선 기판의 일주면의 제1 영역 사이에 접착용 수지를 개재하여, 열압착용 툴로 열압착함으로써 상기 배선 기판의 일주면 상에 실장되는 제1 전자 부품과, 상기 배선 기판의 일주면의 제1 영역과 다른 제2 영역에 땜납 페이스트재를 용융시킴으로써 실장되어, 실장후의 높이가 상기 제1 전자 부품보다 높은 제2 전자 부품을 갖는 전자 장치의 제조 방법으로서, 상기 제2 전자 부품을 실장하기 전에 상기 제1 전자 부품을 실장하는 것을 특징으로 하는 전자 장치의 제조 방법.
  2. 제1항에 있어서,
    상기 접착용 수지는 열경화성 수지인 것을 특징으로 하는 전자 장치의 제조 방법.
  3. 제1항에 있어서,
    상기 제1 실장 부품을 열압착할 때의 상기 열압착용 툴의 온도는 상기 땜납의 융점보다도 높은 것을 특징으로 하는 전자 장치의 제조 방법.
  4. 제1항에 있어서,
    상기 제1 전자 부품은 회로가 내장된 능동 부품이고, 상기 제2 전자 부품은 수동 부품인 것을 특징으로 하는 전자 장치의 제조 방법.
  5. 배선 기판의 일주면의 제1 영역에 접착용 수지를 개재하여 제1 전자 부품을 배치하고, 상기 제1 전자 부품을 열압착 툴로 열압착하여, 상기 배선 기판의 일주면의 제1 영역에 상기 제1 전자 부품을 접착 고정함과 함께, 상기 배선 기판의 일주면의 제1 영역에 설치된 제1 접속부(3)와 상기 제1 전자 부품에 설치된 전극 패드를 이들의 사이에 개재된 돌기형 전극으로 전기적으로 접속하는 제1 공정과,
    상기 배선 기판의 일주면의 제1 영역과 다른 제2 영역에 설치된 제2 접속부(3)에 땜납 페이스트재를 공급하여, 상기 제2 접속부(3) 상에 상기 땜납 페이스트재를 개재하여 제2 전자 부품의 전극을 배치하고, 그 후, 상기 땜납 페이스트재를 용융하여 상기 배선 기판의 제2 접속부(3)와 상기 제2 전자 부품의 전극을 전기적으로 접속하는 제2 공정을 포함하되,
    상기 제2 공정을 실시하기 전에 상기 제1 공정을 실시하는 것을 특징으로 하는 전자 장치의 제조 방법.
  6. 제5항에 있어서,
    상기 제2 전자 부품은 상기 배선 기판의 일주면으로부터 최정점부까지의 높이가 상기 제1 전자 부품보다도 높은 것을 특징으로 하는 전자 장치의 제조 방법.
  7. 제5항에 있어서,
    상기 접착용 수지는 열경화성 수지인 것을 특징으로 하는 전자 장치의 제조방법.
  8. 제5항에 있어서,
    상기 제1 실장 부품을 열압착할 때의 상기 열압착용 툴의 온도는 상기 땜납의 융점보다도 높은 것을 특징으로 하는 전자 장치의 제조 방법.
  9. 제5항에 있어서,
    상기 땜납 페이스트재의 공급은 디스펜스법(dispense method)으로 행하는 것을 특징으로 하는 전자 장치의 제조 방법.
  10. 배선 기판의 일주면의 제1 영역 사이에 접착용 수지를 개재하여, 열압착용 툴로 열압착함으로써 상기 배선 기판의 일주면 상에 실장되는 제1 전자 부품과, 상기 배선 기판의 일주면의 제1 영역과 다른 제2 영역에 땜납 페이스트재를 용융시킴으로써 실장되는 제2 전자 부품을 갖는 전자 장치의 제조 방법으로서, 상기 제1 전자 부품을 실장하기 전에, 상기 제2 전자 부품을 실장하는 것을 특징으로 하는 전자 장치의 제조 방법.
  11. 제10항에 있어서,
    상기 땜납 페이스트재의 공급은 스크린 인쇄법으로 행하는 것을 특징으로 하는 전자 장치의 제조 방법.
  12. 제10항에 있어서,
    상기 제2 전자 부품은 실장후의 높이가 상기 제1 전자 부품보다 높은 것을 특징으로 하는 전자 장치의 제조 방법.
  13. 제10항에 있어서,
    상기 제1 전자 부품은 회로가 내장된 능동 부품이고, 상기 제2 전자 부품은 수동 부품인 것을 특징으로 하는 전자 장치의 제조 방법.
  14. 배선 기판의 일주면의 제1 영역에 접착용 수지를 개재하여 제1 전자 부품을 배치하고, 상기 제1 전자 부품을 열압착 툴로 열압착하여, 상기 배선 기판의 일주면의 제1 영역에 상기 제1 전자 부품을 접착 고정함과 함께, 상기 배선 기판의 일주면의 제1 영역에 설치된 제1 접속부(3)와 상기 제1 전자 부품에 설치된 전극 패드를 이들의 사이에 개재된 돌기형 전극으로 전기적으로 접속하는 제1 공정과,
    상기 배선 기판의 일주면의 제1 영역과 다른 제2 영역에 설치된 제2 접속부(3)에 땜납 페이스트재를 공급하여, 상기 제2 접속부(3) 상에 상기 땜납 페이스트재를 개재하여 상기 제2 전자 부품의 전극을 배치하고, 그 후, 상기 땜납 페이스트재를 용융시켜 상기 배선 기판의 제2 접속부(3)와 상기 제2 전자 부품의 전극을 전기적으로 접속하는 제2 공정을 포함하되,
    상기 제1 공정을 실시하기 전에 상기 제2 공정을 실시하는 것을 특징으로 하는 전자 장치의 제조 방법.
  15. 배선 기판의 일주면의 제1 영역에 접착용 수지를 개재하여 접착 고정되고, 상기 배선 기판의 일주면의 제1 영역에 설치된 제1 접속부(3)에 돌기형 전극을 개재하여 전극 패드가 전기적으로 접속되는 제1 전자 부품과,
    상기 배선 기판의 일주면의 제1 영역과 다른 제2 영역에 고정되고, 상기 배선 기판의 일주면의 제2 영역에 설치된 제2 접속부(3)에 땜납재를 개재하여 전극이 전기적으로 접속되는 제2 전자 부품을 갖는 것을 특징으로 하는 전자 장치.
  16. 배선 기판과,
    상기 배선 기판의 일주면의 제1 영역에 실장된 복수의 제1 전자 부품과,
    상기 배선 기판의 일주면의 제1 영역과 다른 제2 영역에 실장되고, 또한 상기 배선 기판의 일주면으로부터 최정점부까지의 높이가 상기 제1 실장 부품보다 높은 복수의 제2 전자 부품과,
    상기 복수의 제1 전자 부품에 장착되고, 상기 복수의 제2 전자 부품에는 장착되지 않은 열전도 시트를 갖는 것을 특징으로 하는 전자 장치.
  17. 제16항에 있어서,
    상기 열전도 시트에 장착되고, 상기 복수의 제1 전자 부품 상과 상기 복수의 제2 전자 부품 상을 덮는 평형 사이즈로 형성된 방열체를 갖는 것을 특징으로 하는전자 장치.
  18. 제16항에 있어서,
    상기 복수의 제2 전자 부품은 상기 복수의 제1 전자 부품보다 동작 시의 발열량이 작은 것을 특징으로 하는 전자 장치.
  19. 제16항에 있어서,
    상기 복수의 제1 전자 부품은 회로가 내장된 반도체 칩이고,
    상기 복수의 제2 전자 부품은 수동 부품인 것을 특징으로 하는 전자 장치.
  20. 제10항에 있어서,
    상기 열압착용 툴이 상기 제1 전자 부품을 열압착하는 면은 상기 제1 전자 부품보다 폭이 작은 것을 특징으로 하는 전자 장치의 제조 방법.
  21. 제14항에 있어서,
    상기 열압착용 툴이 상기 제1 전자 부품을 열압착하는 면은 상기 제1 전자 부품보다 폭이 작은 것을 특징으로 하는 전자 장치의 제조 방법.
KR1020010052729A 2000-08-31 2001-08-30 전자 장치 및 그 제조 방법 Ceased KR20020018133A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2000-00263864 2000-08-31
JP2000263864A JP2002076589A (ja) 2000-08-31 2000-08-31 電子装置及びその製造方法

Publications (1)

Publication Number Publication Date
KR20020018133A true KR20020018133A (ko) 2002-03-07

Family

ID=18751356

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010052729A Ceased KR20020018133A (ko) 2000-08-31 2001-08-30 전자 장치 및 그 제조 방법

Country Status (6)

Country Link
US (4) US6553660B2 (ko)
JP (1) JP2002076589A (ko)
KR (1) KR20020018133A (ko)
CN (1) CN1291467C (ko)
SG (1) SG101995A1 (ko)
TW (1) TW523839B (ko)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6305076B1 (en) * 2000-01-21 2001-10-23 Cypress Semiconductor Corp. Apparatus for transferring a plurality of integrated circuit devices into and/or out of a plurality of sockets
JP3767474B2 (ja) * 2001-01-15 2006-04-19 セイコーエプソン株式会社 表示装置及びその製造方法
JP4105409B2 (ja) * 2001-06-22 2008-06-25 株式会社ルネサステクノロジ マルチチップモジュールの製造方法
US7714432B2 (en) * 2002-07-26 2010-05-11 Intel Corporation Ceramic/organic hybrid substrate
JP4206320B2 (ja) * 2003-09-19 2009-01-07 株式会社ルネサステクノロジ 半導体集積回路装置の製造方法
US7145234B2 (en) * 2004-01-15 2006-12-05 Via Technologies, Inc. Circuit carrier and package structure thereof
US7167375B2 (en) * 2004-01-16 2007-01-23 Motorola, Inc. Populated printed wiring board and method of manufacture
US20050205292A1 (en) * 2004-03-18 2005-09-22 Etenna Corporation. Circuit and method for broadband switching noise suppression in multilayer printed circuit boards using localized lattice structures
GB2412790B (en) * 2004-04-02 2007-12-05 Univ City Hong Kong Process for assembly of electronic devices
JPWO2006001087A1 (ja) * 2004-06-29 2008-04-17 株式会社ルネサステクノロジ 半導体装置
US20060107523A1 (en) * 2004-11-24 2006-05-25 Trw Inc. Method of making a printed circuit board
US7916263B2 (en) * 2004-12-02 2011-03-29 Semiconductor Energy Laboratory Co., Ltd. Display device
JP2006303173A (ja) * 2005-04-20 2006-11-02 Mitsubishi Electric Corp 回路基板デバイスおよびその製造方法
US20070065964A1 (en) * 2005-09-22 2007-03-22 Yinon Degani Integrated passive devices
KR20070039398A (ko) * 2005-10-07 2007-04-11 히다치 막셀 가부시키가이샤 반도체장치, 반도체 모듈 및 반도체 모듈의 제조방법
US7637415B2 (en) 2005-10-31 2009-12-29 General Electric Company Methods and apparatus for assembling a printed circuit board
US7871865B2 (en) * 2007-01-24 2011-01-18 Analog Devices, Inc. Stress free package and laminate-based isolator package
JP4454673B2 (ja) * 2008-08-01 2010-04-21 株式会社新川 金属ナノインクとその製造方法並びにその金属ナノインクを用いるダイボンディング方法及びダイボンディング装置
WO2010038574A1 (ja) 2008-09-30 2010-04-08 ソニーケミカル＆インフォメーションデバイス株式会社 アクリル系絶縁性接着剤
KR101044008B1 (ko) * 2008-10-08 2011-06-24 주식회사 하이닉스반도체 플랙시블 반도체 패키지 및 이의 제조 방법
EP2453726A1 (en) * 2009-06-01 2012-05-16 Sumitomo Electric Industries, Ltd. Connection method, connection structure, and electronic device
JP2012028513A (ja) * 2010-07-22 2012-02-09 Elpida Memory Inc 半導体装置及びその製造方法
JP5794577B2 (ja) * 2011-10-21 2015-10-14 株式会社アマダミヤチ ヒータチップ及び接合装置及び接合方法並びに導体細線と端子の接続構造
KR101940237B1 (ko) * 2012-06-14 2019-01-18 한국전자통신연구원 미세 피치 ｐｃｂ 기판에 솔더 범프 형성 방법 및 이를 이용한 반도체 소자의 플립 칩 본딩 방법
TW201436665A (zh) * 2013-03-07 2014-09-16 Delta Electronics Inc 電路板設置緩衝墊的自動化製程及結構
JP2015015442A (ja) 2013-07-08 2015-01-22 三菱電機株式会社 半導体装置
TWI582905B (zh) * 2016-01-07 2017-05-11 晨星半導體股份有限公司 晶片封裝結構及其製作方法
KR101908915B1 (ko) 2016-06-10 2018-10-18 크루셜머신즈 주식회사 릴-투-릴 레이저 리플로우 방법
CN112968109A (zh) * 2020-11-27 2021-06-15 重庆康佳光电技术研究院有限公司 一种驱动背板及其制作方法
JP2022125682A (ja) * 2021-02-17 2022-08-29 レノボ・シンガポール・プライベート・リミテッド 電子基板および電子機器
CN118266272A (zh) * 2021-12-27 2024-06-28 大和工业株式会社 配线基板或配线基板材料的制造方法

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4515304A (en) * 1982-09-27 1985-05-07 Northern Telecom Limited Mounting of electronic components on printed circuit boards
FR2556550B1 (fr) * 1983-12-09 1987-01-30 Lignes Telegraph Telephon Procede de brasage de composants electroniques sur un circuit imprime et circuit hybride obtenu par ce procede
US4761881A (en) * 1986-09-15 1988-08-09 International Business Machines Corporation Single step solder process
US4872261A (en) * 1987-12-11 1989-10-10 Digital Equipment Corporation Method of and apparatus for surface mounting electronic components onto a printed wiring board
DE3806738C1 (ko) * 1988-03-02 1989-09-07 Espe Stiftung & Co Produktions- Und Vertriebs Kg, 8031 Seefeld, De
JP2502663B2 (ja) * 1988-03-17 1996-05-29 松下電器産業株式会社 プリント配線板の製造方法
US4982376A (en) * 1989-04-20 1991-01-01 U.S. Philips Corporation Method of mounting electrical and/or electronic components on a single-sided printed board
US4998342A (en) * 1989-08-31 1991-03-12 International Business Machines Corporation Method of attaching electronic components
US4941255A (en) * 1989-11-15 1990-07-17 Eastman Kodak Company Method for precision multichip assembly
JP2824148B2 (ja) * 1990-11-28 1998-11-11 富士通株式会社 両面ワイヤボンディング基板組立体製造用ワークテーブル
US5155904A (en) * 1991-04-03 1992-10-20 Compaq Computer Corporation Reflow and wave soldering techniques for bottom side components
US5604978A (en) * 1994-12-05 1997-02-25 International Business Machines Corporation Method for cooling of chips using a plurality of materials
US5754401A (en) * 1996-02-16 1998-05-19 Sun Microsystems, Inc. Pressure compliantly protected heatsink for an electronic device
EP0805618B1 (en) * 1996-04-30 2002-01-23 Denki Kagaku Kogyo Kabushiki Kaisha Heat dissipating spacer for electronic equipments
US5678304A (en) * 1996-07-24 1997-10-21 Eastman Kodak Company Method for manufacturing double-sided circuit assemblies
US5812374A (en) * 1996-10-28 1998-09-22 Shuff; Gregg Douglas Electrical circuit cooling device
US5729896A (en) * 1996-10-31 1998-03-24 International Business Machines Corporation Method for attaching a flip chip on flexible circuit carrier using chip with metallic cap on solder
US6144101A (en) * 1996-12-03 2000-11-07 Micron Technology, Inc. Flip chip down-bond: method and apparatus
DE19651528B4 (de) * 1996-12-11 2005-10-06 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Chipanordnung und Verfahren zum Herstellen derselben
JPH10270496A (ja) * 1997-03-27 1998-10-09 Hitachi Ltd 電子装置、情報処理装置、半導体装置並びに半導体チップの実装方法
US5990564A (en) * 1997-05-30 1999-11-23 Lucent Technologies Inc. Flip chip packaging of memory chips
JP3982876B2 (ja) * 1997-06-30 2007-09-26 沖電気工業株式会社 弾性表面波装置
JP3687280B2 (ja) * 1997-07-02 2005-08-24 松下電器産業株式会社 チップ実装方法
JP3109477B2 (ja) * 1998-05-26 2000-11-13 日本電気株式会社 マルチチップモジュール
KR100509874B1 (ko) * 1998-07-01 2005-08-25 세이코 엡슨 가부시키가이샤 반도체 장치 제조 방법
DE19924289A1 (de) * 1999-05-27 2000-12-07 Siemens Ag Elektronisches Schaltungsmodul mit flexibler Zwischenschicht zwischen elektronischen Bauelementen und einem Kühlkörper
JP2001210763A (ja) * 2000-01-27 2001-08-03 Mitsubishi Electric Corp 半導体モジュ−ル装置
US6212074B1 (en) * 2000-01-31 2001-04-03 Sun Microsystems, Inc. Apparatus for dissipating heat from a circuit board having a multilevel surface
US6673690B2 (en) * 2000-04-27 2004-01-06 Siliconware Precision Industries Co., Ltd. Method of mounting a passive component over an integrated circuit package substrate

Also Published As

Publication number Publication date
US6553660B2 (en) 2003-04-29
JP2002076589A (ja) 2002-03-15
CN1340851A (zh) 2002-03-20
US20040166608A1 (en) 2004-08-26
US7015070B2 (en) 2006-03-21
US20020023342A1 (en) 2002-02-28
US20020135986A1 (en) 2002-09-26
TW523839B (en) 2003-03-11
CN1291467C (zh) 2006-12-20
US20030135996A1 (en) 2003-07-24
US6722028B2 (en) 2004-04-20
SG101995A1 (en) 2004-02-27

Similar Documents

Publication Publication Date Title
KR20020018133A (ko) 전자 장치 및 그 제조 방법
EP1445995B1 (en) Method of mounting an electronic component on a circuit board and system for carrying out the method
EP1134804B1 (en) Thermally enhanced semiconductor carrier
US6356453B1 (en) Electronic package having flip chip integrated circuit and passive chip component
JP2949490B2 (ja) 半導体パッケージの製造方法
US20010050428A1 (en) Semiconductor device and a method of manufacturing the same
US7026188B2 (en) Electronic device and method for manufacturing the same
US20010048591A1 (en) Microelectronics component with rigid interposer
KR100442695B1 (ko) 열 방출판이 부착된 플립칩 패키지 제조 방법
KR100424382B1 (ko) 열확산기를 부착한 반도체 장치 및 그 제조 방법
JPH08255965A (ja) マイクロチップモジュール組立体
JP3450236B2 (ja) 半導体装置及びその製造方法
JP2005503014A (ja) コンプライアント電気端子を有する装置及びその製造方法
JP2002353369A (ja) 半導体パッケージおよびその製造方法
JP2003068931A (ja) 半導体パッケージ及びその製造方法
JP2002076589A5 (ko)
US6335563B1 (en) Semiconductor device, method of fabricating the same, circuit board, and electronic device
JP2001298115A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP3339881B2 (ja) 半導体集積回路装置およびその製造方法
JP3847602B2 (ja) 積層型半導体装置及びその製造方法並びに半導体装置搭載マザーボード及び半導体装置搭載マザーボードの製造方法
US20060273467A1 (en) Flip chip package and method of conducting heat therefrom
JP2002299809A (ja) 電子部品の実装方法および実装装置
JPH0917827A (ja) 半導体装置
JPH11233673A (ja) 半導体装置及びその製造方法並びに電子装置
JP4371238B2 (ja) 半導体装置

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20010830

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20060829

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20010830

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20070911

Patent event code: PE09021S01D

E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20080220

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20070911

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I