KR20010091491A - Automatic parallel array type flip chip bonder - Google Patents
Automatic parallel array type flip chip bonder Download PDFInfo
- Publication number
- KR20010091491A KR20010091491A KR1020000013237A KR20000013237A KR20010091491A KR 20010091491 A KR20010091491 A KR 20010091491A KR 1020000013237 A KR1020000013237 A KR 1020000013237A KR 20000013237 A KR20000013237 A KR 20000013237A KR 20010091491 A KR20010091491 A KR 20010091491A
- Authority
- KR
- South Korea
- Prior art keywords
- chip
- chip holder
- holder
- vacuum suction
- vacuum
- Prior art date
Links
Classifications
-
- E—FIXED CONSTRUCTIONS
- E05—LOCKS; KEYS; WINDOW OR DOOR FITTINGS; SAFES
- E05B—LOCKS; ACCESSORIES THEREFOR; HANDCUFFS
- E05B1/00—Knobs or handles for wings; Knobs, handles, or press buttons for locks or latches on wings
- E05B1/04—Knobs or handles for wings; Knobs, handles, or press buttons for locks or latches on wings with inner rigid member and outer cover or covers
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B05—SPRAYING OR ATOMISING IN GENERAL; APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
- B05D—PROCESSES FOR APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
- B05D5/00—Processes for applying liquids or other fluent materials to surfaces to obtain special surface effects, finishes or structures
- B05D5/06—Processes for applying liquids or other fluent materials to surfaces to obtain special surface effects, finishes or structures to obtain multicolour or other optical effects
Landscapes
- Wire Bonding (AREA)
Abstract
Description
본 발명은 두 반도체 칩의 표면을 정확하게 평행을 유지하면서 배열하여 접합하는 장치에 관한 것이다. 본 발명은 어떠한 종류의 물건이라 하더라도 두 물품의 표면을 서로 접합하는 데 유용하지만, 특히 반도체 IC 칩간의 평행을 유지한 상태로 정렬하여 접합하는 데 유용한 장치이다.The present invention relates to an apparatus for arranging and joining surfaces of two semiconductor chips while maintaining precise parallelism. The present invention is useful for joining the surfaces of two articles to any other kind of article, but is particularly useful for aligning and joining the semiconductor IC chips while maintaining parallelism.
집적 회로 소자의 제작에 있어서, 두 칩을 정확하게 정렬하여 접합함으로써 두 칩에 패턴화 되어있는 회로들을 서로 전기적으로 연결하는 것은 중요한 작업이다. 일반적으로, 두 칩의 접합에 있어서, 위에 놓이는 칩을 상부 칩이라 하고 밑에 놓이는 칩을 하부 칩이라 한다. 상부 칩과 하부 칩을 서로 접합시키기 위해서는 어느 하나의 칩 또는 두 칩 모두의 회로 위에 작은 납, 인듐 또는 전도성 에폭시로 된 돌기를 형성한다. 한 쪽 칩에만 돌기를 형성하는 경우에는 전도성을 갖는 금속 판만을 패턴에 형성하고 다른 칩에 형성된 돌기들과 접합을 한다. 양 쪽 칩 모두에 돌기를 형성하는 경우에는 돌기들끼리 접합을 한다. 따라서, 두 칩의 접합을 위해서는 칩에 형성된 돌기와 돌기, 또는 돌기와 금속판을 정확하게 정렬하는 것이 중요하다. 상부 칩과 하부 칩 간의 정확한 정렬이 이루어진 후, 두 칩은 보통 열, 압력 또는 초음파 진동에 의해 접합된다.In the fabrication of integrated circuit devices, it is important to electrically connect the circuits patterned on the two chips to each other by precisely aligning and bonding the two chips. In general, in the bonding of two chips, an upper chip is called an upper chip, and an underlying chip is called a lower chip. In order to bond the upper chip and the lower chip to each other, a small lead, indium, or conductive epoxy is formed on the circuit of either chip or both chips. When the protrusions are formed only on one chip, only the conductive metal plate is formed in the pattern and bonded to the protrusions formed on the other chip. When protrusions are formed on both chips, the protrusions are bonded to each other. Therefore, it is important to precisely align the projections and projections formed on the chips or the projections and the metal plate for the bonding of the two chips. After the correct alignment between the top chip and the bottom chip is made, the two chips are usually joined by heat, pressure or ultrasonic vibrations.
한편, 상부 칩과 하부 칩을 접합시키기 위해서는 두 칩을 가능한 가까이 접근시킨 상태에서 정렬을 하게 된다. 본 기술 분야에서 상부 칩과 하부 칩을 정렬시키기 위해서는, 상부 칩이 가시 광선에 투명한 경우에는 일반 광학 현미경을 이용하여 정렬을 하지만 그렇지 않은 경우에는 정렬을 위해 다른 방법을 사용하고 있다. 예컨대, 상부 칩이 가시 광선이 아닌 적외선을 투과하는 경우에는 적외선 현미경을 사용하기도 한다. 또한, 두 칩 사이에 위, 아래 칩을 동시에 볼 수 있는작은 광 탐지자를 집어넣어 정렬을 하도록 하는 장치를 사용하기도 한다. 이 때, 정렬은 상부 칩과 하부 칩에 형성된 돌기를 대상으로 하거나 십자 모양의 패턴을 기준으로 삼는다.Meanwhile, in order to bond the upper chip and the lower chip, the two chips are aligned as close as possible. To align the upper chip and the lower chip in the art, if the upper chip is transparent to visible light, the alignment is performed using a general optical microscope, but otherwise, another method is used for the alignment. For example, an infrared microscope may be used when the upper chip transmits infrared light instead of visible light. It also uses a device to align a small photodetector that can see the top and bottom chips simultaneously between two chips. At this time, the alignment is based on the projection formed on the upper chip and the lower chip or based on the cross-shaped pattern.
그러나, 본 기술 분야에서 상부 칩과 하부 칩을 성공적으로 접합시키기 위해서는 상기한 정렬 작업 이외에도 상부 칩과 하부 칩의 접합 표면을 평행하게 해야 하는 작업이 있다.However, in order to successfully bond the upper chip and the lower chip in the art, there is a task that requires the bonding surface of the upper chip and the lower chip to be parallel in addition to the above-described alignment operation.
상부 칩과 하부 칩의 표면이 평행하지 않으면 돌기 사이의 거리가 위치마다 달라지고 이에 따라 거리가 작은 돌기가 먼저 접합을 하게 되고 압력을 높여서 칩 사이의 거리를 더욱 줄이더라도 접합이 되지 않는 돌기가 생길 수 있다는 문제가 발생한다. 또한, 칩 사이의 거리가 큰 돌기가 나중에 접합이 되더라도 이 경우에 처음에 접합된 돌기는 너무 눌리게 되어 압력에 민감한 IC 회로가 손상을 받을 수 있다. 이러한 의미에서 상부 칩과 하부 칩을 서로 평행하게 유지하는 것이 본 기술에서 필수적이다.If the surface of the upper chip and the lower chip are not parallel, the distance between the projections varies from location to location, so that the small distance projections will join first, and even if the pressure is increased to further reduce the distance between the chips, the projections will not be joined. The problem arises. In addition, even if a large distance between chips is later bonded, in this case, the first bonded protrusion may be too depressed to damage the pressure-sensitive IC circuit. In this sense, keeping the upper chip and the lower chip parallel to each other is essential in the present technology.
상부 칩과 하부 칩 간의 평행을 유지하기 위한 것으로서 여러 방법이 사용되어 왔다. 그 한 예로써, 작은 광 탐지자를 이용하여 십자 모양의 패턴을 상, 하부 칩에 투사한 후 이들이 반사된 상의 상대적인 위치를 보아 평행도를 측정하고 조정하는 방법이 있다.Several methods have been used to maintain parallelism between the upper and lower chips. For example, a small photo detector is used to project a cross pattern onto the upper and lower chips, and then measure and adjust the parallelism by looking at the relative positions of the reflected images.
그러나 이 방법은 칩의 표면이 평탄하지 않거나 반사도가 나쁠 경우에는 십자 패턴을 관찰하기가 대단히 어렵다는 문제점이 있다. 이런 경우 칩의 옆에 평탄한 면을 고의로 만들어서 이에 의해 반사된 십자 패턴을 평행도 조절에 이용하기도한다. 하지만 이것도 간접적인 방법으로서 오차를 유발할 가능성이 크다는 문제점이 있다.However, this method has a problem that it is very difficult to observe the cross pattern when the surface of the chip is uneven or the reflectivity is bad. In this case, the flat side of the chip is intentionally made, and the reflected cross pattern is used to adjust the parallelism. However, this is also an indirect method is likely to cause errors.
따라서, 본 발명의 목적은 상기의 문제점을 해결한 것으로서 반도체 칩을 서로 접합할 때 칩 사이의 평행을 자동으로 유지하면서 정렬하여 접합하는 장치를 제공하는 것이다.It is therefore an object of the present invention to solve the above problems and to provide an apparatus for aligning and bonding while automatically maintaining parallelism between chips when bonding semiconductor chips together.
이를 위해, 본 발명의 한 태양은, 반도체 칩을 하향 상태로 유지하기 위한 상부 칩 홀더, 상기 반도체 칩을 상부 칩 홀더에 진공 흡착시켜서 유지하기 위한 상부 진공 흡입 수단, 다른 반도체 칩을 상향 상태로 유지하고 상기 상부 칩 홀더에 유지된 반도체 칩과 대면하도록 배치된 하부 칩 홀더, 상기 다른 반도체 칩을 하부 칩 홀더에 진공 흡착시켜서 유지하기 위한 하부 진공 흡입 수단, 및 상기 하부 칩 홀더를 유지하기 위한 하부 지지대를 포함하며, 상기 반도체 칩과 상기 다른 반도체 칩을 서로 평행하게 접합시키기 위한 자동 평행 배열 방식의 플립 칩 본더에 있어서, 상기 하부 지지대는, 상부가 개방된 압력 챔버와, 상기 압력 챔버의 상부 개방부를 덮도록 배치되고 중심부가 개방되어 있고 개방된 중심부에는 상기 다른 반도체 칩이 상향 상태로 부착된 상기 하부 칩 홀더가 고정되어서 상기 압력 챔버를 기밀하게 폐쇄하도록 된 박형 격막과, 상기 압력 챔버에 공기를 주입시키기 위한 공기 주입 수단을 포함하는 자동 평행 배열 방식의 플립 칩 본더를 제공하고 있다.To this end, an aspect of the present invention provides an upper chip holder for holding a semiconductor chip in a downward state, an upper vacuum suction means for holding the semiconductor chip by vacuum suction to the upper chip holder, and holding another semiconductor chip in an upward state. And a lower chip holder disposed to face the semiconductor chip held in the upper chip holder, lower vacuum suction means for holding the other semiconductor chip by vacuum suction to the lower chip holder, and a lower support holder for holding the lower chip holder. In the flip chip bonder of the automatic parallel arrangement method for bonding the semiconductor chip and the other semiconductor chip in parallel with each other, the lower support is a pressure chamber of the upper opening and the upper opening of the pressure chamber The other semiconductor chip is placed in an open state, and the other semiconductor chip is in an upward state. Chakdoen and the lower chip holder is fixed be provided a flip-chip bonder for automatic parallel array structure, including the thin membrane and for hermetically closing the pressure chamber, air injection means for injecting air in the pressure chamber.
도1은 본 발명에 따른 플립 칩 본더의 개략도.1 is a schematic diagram of a flip chip bonder according to the present invention;
도2는 도1의 플립 칩 본더에서 상부 및 하부 칩 지지대에 대한 확대도.Figure 2 is an enlarged view of the upper and lower chip supports in the flip chip bonder of Figure 1;
도3은 접합 압력에 따른 접합 돌기의 높이 변화를 시험한 결과에 대한 도표.Figure 3 is a chart of the results of testing the change in the height of the bonding projections in accordance with the bonding pressure.
<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>
1 : 현미경/CCD 카메라1: microscope / CCD camera
2 : 상부 지지대2: upper support
3 : 프레임3: frame
4 : 상부 칩 홀더4: upper chip holder
5 : 하부 칩 홀더5: lower chip holder
6 : 내부 진공 호스6: internal vacuum hose
7 : 하부 지지대7: lower supporter
8 : θ회전 스테이지8: θrotating stage
9 : x-이동 스테이지9: x-shift stage
10 : y-이동 스테이지10: y-move stage
11 : z-이동 스테이지11: z-move stage
12 : 압력 게이지12: pressure gauge
13 : 압력 조절 밸브13: pressure regulating valve
14 : 제1 진공 호스14: first vacuum hose
15 : 제2 진공 호스15: second vacuum hose
16 : 제1 진공 밸브16: first vacuum valve
17 : 제2 진공 밸브17: second vacuum valve
18 : 광학 스테이지18: optical stage
19 : 조이 스틱19: joy stick
20 : 컴퓨터20: computer
21 : 모니터21: monitor
22 : 압력 호스22: pressure hose
23 : 상부 칩23: upper chip
24 : 하부 칩24: lower chip
25 : 금속 격막25: metal diaphragm
26 : 압력 챔버26: pressure chamber
27 : 공기 주입구27: air inlet
이하에서는 첨부된 도면을 참조해서 본 발명의 양호한 실시예에 대해 설명하기로 한다.Hereinafter, with reference to the accompanying drawings will be described a preferred embodiment of the present invention.
본 발명은 반도체 칩을 접합을 할 때에 칩 사이의 평행을 자동으로 유지면서 정렬을 하고 접합하는 장치이다.The present invention is an apparatus for aligning and bonding while automatically maintaining parallelism between chips when bonding semiconductor chips.
도1 및 도2에서는 본 발명에 따른 플립 칩 본더를 도시하고 있다.1 and 2 illustrate a flip chip bonder according to the present invention.
도1에 도시된 바와 같이, 플립 칩 본더는 상부 지지대(2)와, 상부 지지대(2)에 고정된 상부 칩 홀더(4)와, 하부 지지대(7)와, 하부 지지대(7)에 고정된 하부 칩 홀더(5)를 포함한다. 상부 칩 홀더(4)와 하부 칩 홀더(5)에는 각각 상부 칩(23)과 하부 칩(24)이 도2에서 도시된 바와 같이 서로 대면하도록 진공 흡착에 의해 고정되어 있다.As shown in FIG. 1, the flip chip bonder is fixed to the upper support 2, the upper chip holder 4 fixed to the upper support 2, the lower support 7, and the lower support 7. And a lower chip holder 5. The upper chip 23 and the lower chip 24 are respectively fixed to the upper chip holder 4 and the lower chip holder 5 by vacuum suction so as to face each other as shown in FIG.
이하에서는 도1 및 도2를 참조로 상부 지지대(2) 및 하부 지지대(7)에 대해 상세히 설명하기로 한다.Hereinafter, the upper supporter 2 and the lower supporter 7 will be described in detail with reference to FIGS. 1 and 2.
상부 지지대(2)는 크램프 등의 고정 수단(도시 안됨)에 의해 프레임(3)에 고정된다. 상부 지지대(2)의 중심부에는 상부 지지대(2)의 상면과 하면을 관통하는 구멍이 형성되어 있다. 상부 지지대(2)에 형성된 구멍의 하부측에는 상부 칩 홀더(4)가 고정되어 있고 그 상부측에는 투시창(29)이 끼워져 있어서, 상부 칩 홀더(4)와 투시창(29) 사이에 밀폐된 공간을 형성한다. 상부 칩 홀더(4)와 투시창(29)은 가시광선에 투명한 재료로 제조될 수 있으며, 양호하게는 적외선에 투명한 사파이어 원판으로 제조될 수 있다. 따라서, 상부 및 하부 칩의 정렬시 가시 광선 또는 적외선 현미경(또는 CCD 카메라, 1)을 사용하게 되면 상부 칩 및 하부 칩의 돌기나 정렬 패턴을 관찰하면서 이들을 정렬할 수 있다.The upper support 2 is fixed to the frame 3 by fixing means (not shown) such as a clamp. In the center of the upper support 2 is formed a hole penetrating the upper and lower surfaces of the upper support (2). The upper chip holder 4 is fixed to the lower side of the hole formed in the upper support 2, and the viewing window 29 is fitted to the upper side thereof to form a closed space between the upper chip holder 4 and the viewing window 29. do. The upper chip holder 4 and the see-through window 29 may be made of a material transparent to visible light, preferably made of a sapphire disc transparent to infrared light. Therefore, when a visible light or an infrared microscope (or CCD camera) 1 is used when aligning the upper and lower chips, they can be aligned while observing protrusions or alignment patterns of the upper and lower chips.
상부 칩 홀더(4)와 투시창(29)에 의해 상부 지지대(2)의 구멍에 형성된 밀폐된 공간은 지지대(2) 내부에 형성된 관통 경로(30)를 통해 제1 진공 호스(14)와 제1 진공 밸브(16)에 연통된다. 또한, 상부 칩 홀더(4)에는 그 상하면을 관통하는 진공 흡인 구멍이 형성되어 있어서, 상부 칩(23)은 제1 진공 호스(14)에 연결된 진공 펌프(도시 안됨)에 의해 가해지는 진공 흡입에 의해서 상부 칩 홀더(4)에 고정된다.The enclosed space formed in the hole of the upper support 2 by the upper chip holder 4 and the see-through window 29 is connected to the first vacuum hose 14 and the first through the through path 30 formed inside the support 2. It is in communication with the vacuum valve 16. In addition, the upper chip holder 4 is formed with a vacuum suction hole penetrating the upper and lower surfaces thereof, so that the upper chip 23 is applied to the vacuum suction applied by a vacuum pump (not shown) connected to the first vacuum hose 14. By the upper chip holder 4.
하부 지지대(7)는 상부가 개방된 압력 챔버(26)와, 압력 챔버(26)의 개방 상부를 덮기 위한 박판 금속 격막(25)을 포함한다. 압력 챔버(26)는 양호하게는 원통형 모양일 수 있다. 압력 챔버(26)의 벽면에는 공기 주입구(27)가 형성되어 있다. 또한, 박판 금속 격막(25)의 중심부는 개방되어 있고, 개방된 중심부에는 하부 칩 홀더(5)가 끼움 고정되어서 하부 지지대(7)에 장착된다.The lower support 7 comprises a pressure chamber 26 with an open top and a sheet metal diaphragm 25 for covering the open top of the pressure chamber 26. The pressure chamber 26 may preferably be cylindrical in shape. The air inlet 27 is formed in the wall surface of the pressure chamber 26. In addition, the center of the thin metal diaphragm 25 is open, and the lower chip holder 5 is fitted into the open center to be mounted on the lower support 7.
하부 지지대(7)에 고정된 하부 칩 홀더(5)는 양호하게는 작은 원통형 모양이고, 그 중심부에서 상면 및 하면이 관통되어 있다. 하부 칩 홀더(5)의 하면측 구멍에는 내부 진공 호스(6)가 연결되고, 내부 진공 호스(6)는 압력 챔버에 형성된 하부 진공 흡입구(28)로 연결되며, 이것은 제2 진공 호스(15)와 제2 진공 밸브(17)를 거쳐서 진공 펌프(도시 안됨)에 연결된다. 따라서, 하부 칩(24)을 하부 칩 홀더(5)에 고정시키는 경우에는, 하부 칩(24)을 하부 칩 홀더(5)의 상면측 구멍에 위치시키고, 하부 칩(24) 고정을 위한 진공 펌프(도시 안됨)를 작동시킴으로써 진공 흡입하여 고정한다.The lower chip holder 5 fixed to the lower support 7 is preferably a small cylindrical shape, and penetrates the upper and lower surfaces at the center thereof. An inner vacuum hose 6 is connected to the lower side hole of the lower chip holder 5, and the inner vacuum hose 6 is connected to the lower vacuum inlet 28 formed in the pressure chamber, which is the second vacuum hose 15. And a second vacuum valve 17 to a vacuum pump (not shown). Therefore, when fixing the lower chip 24 to the lower chip holder 5, the lower chip 24 is placed in the upper side hole of the lower chip holder 5, the vacuum pump for fixing the lower chip 24 It is fixed by vacuum suction by operating (not shown).
하부 지지대(7) 전체는 공기가 새어나가지 않도록 정밀하게 가공되고 조립된다. 즉, 본 발명에서 하부 칩(24)을 장착한 하부 칩 홀더(5)가 박판 금속 격막(25)에 장착된 상태로 압력 챔버(26)를 덮는 경우, 압력 챔버(26)는 기밀하게 폐쇄되어야 한다. 따라서, 공기 주입구(27)를 통하여 압력 챔버(26) 내부에 압축 공기를 넣으면 이 압력에 의해서 금속 격막(25)이 위로 볼록해지면서 하부 칩 홀더(5)도 따라서 위로 올라가게 된다. 홀더를 위로 올리는 힘은 공기 압력에 의해서 조절된다.The entire lower support 7 is precisely machined and assembled so that air does not leak out. That is, in the present invention, when the lower chip holder 5 on which the lower chip 24 is mounted covers the pressure chamber 26 in a state where the lower chip holder 5 is mounted on the thin metal diaphragm 25, the pressure chamber 26 should be closed tightly. do. Accordingly, when compressed air is introduced into the pressure chamber 26 through the air inlet 27, the metal diaphragm 25 becomes convex upward by this pressure, and the lower chip holder 5 also rises up accordingly. The force to lift the holder up is controlled by the air pressure.
하부 지지대(7)는 양호하게는 3축 선형 이동 스테이지(9, 10, 11)로 된 위치 제어기 위에 고정되며, 보다 양호하게는 3축 선형 이동 스테이지(9, 10, 11)와 한 개의 회전 스테이지(8)가 한 조로 된 위치 제어기 위에 고정된다. 즉, 3축 선형 이동 스테이지(9, 10, 11)들은 3개의 축방향인 x축 방향, y축 방향 및 z축 방향으로 각각 이동할 수 있으며, 모두 DC 모터가 연결되어 있어서 외부 컴퓨터(20)와 이에 부착된 조이스틱(19)와 모니터(21)에 의해 1 ㎛ 이내로 정밀하게 조절될 수 있다. 또한, 수평에 평행한 방향으로 회전 각도가 조절되는 θ각 회전 스테이지(8)에도 DC 모터가 연결되어 있어서 컴퓨터(20)와 조이스틱(19)으로 각도가 정밀하게 조정될 수 있다. 하부 지지대(7)와 위치 제어기는 도1에 도시된 바와 같이 광학 스테이지(18) 상에 위치한다.The lower support 7 is preferably fixed on a position controller of three axis linear movement stages 9, 10, 11, more preferably a three axis linear movement stage 9, 10, 11 and one rotating stage. (8) is fixed on the set of position controllers. That is, the three-axis linear moving stages 9, 10, and 11 may move in three axial directions, respectively, in the x-axis direction, the y-axis direction, and the z-axis direction, and all of them are connected to the external computer 20 by connecting a DC motor. The joystick 19 and the monitor 21 attached thereto can be precisely adjusted within 1 μm. In addition, a DC motor is also connected to the θ angular rotation stage 8 in which the rotation angle is adjusted in a direction parallel to the horizontal, so that the angle can be precisely adjusted with the computer 20 and the joystick 19. The lower support 7 and the position controller are located on the optical stage 18 as shown in FIG.
상부 칩(23)과 하부 칩(24)에는 열증착과 에칭 등의 방법으로 만들어진 미세한 납, 인듐, 또는 에폭시로 된 돌기 패턴이 형성되어 있다. 따라서, 상부 칩 및 하부 칩 상의 각각의 돌기가 서로 맞닿은 상태에서 두 개의 대면하는 반도체를 서로에 대해 가압하면, 두 반도체 칩은 이들 돌기의 접합에 의해 접합하게 된다.The upper chip 23 and the lower chip 24 are formed with a projection pattern made of fine lead, indium, or epoxy made by a method such as thermal deposition and etching. Therefore, if two facing semiconductors are pressed against each other in the state where the protrusions on the upper chip and the lower chip abut each other, the two semiconductor chips are joined by the bonding of these protrusions.
이하에서는 본 발명의 플립 칩 본더를 사용하여 상부 칩(23)과 하부 칩(24)의 평행을 유지하며 정렬해서 접합시키는 과정에 대해 설명하기로 한다.Hereinafter, a process of aligning and bonding the upper chip 23 and the lower chip 24 by using the flip chip bonder of the present invention will be described.
우선, 상부 칩(23)과 하부 칩(24)을 각각 진공 흡입하여 고정시킨다. 상부 지지대(2)를 프레임(3) 위에 놓고 상부 칩(23)과 하부 칩(24)이 거의 같은 위치에 오도록 상부 지지대(2)의 위치를 조절한 후 클램프로 프레임(3)에 고정한다. 하부 지지대(7)를 상방(z 방향)으로 올려서 상부 및 하부 칩(23, 24)을 수 십 ㎛ 거리 내로 접근시킨다. 이 때, 상부 칩과 하부 칩의 위치를 조절함에 있어 양호하게는 위치 조절기를 사용할 수 있다. 가시광선 또는 적외선 현미경(1)으로 상부 및 하부 칩의 돌기나 정렬 패턴을 관찰하면서 이들을 정렬한다. 다음에 하부 지지대(7)를 조금더 올려서 돌기들이 살짝 맞닿게 한다. 이어서 압력 조절 밸브(13)를 열어서 압력 호스(22)와 공기 주입구(27)를 통하여 하부 지지대(7) 내부에 압력을 가한다. 이때, 하부 지지대(7)의 내부에 가해지는 압력은 도1에 도시된 바와 같은 압력 게이지(12)에 의해 측정된다. 하부 칩 홀더(5)에 고정된 하부 칩(24)은 공기 압력에 의해서 위로 힘을 받아서 상부 칩(23)과 접합된다. 접합후, 하부 칩 홀더(5)에 가해지는 진공을 차단하고 공기를 공급한 후 하부 지지대(7) 내부의 압력을 상압으로 전환하여 접합 작업을 끝낸다.First, the upper chip 23 and the lower chip 24 are respectively sucked and fixed in vacuum. The upper support 2 is placed on the frame 3, and the upper support 2 is adjusted to the upper chip 23 and the lower chip 24 at about the same position, and then fixed to the frame 3 with a clamp. The lower support 7 is raised upward (z direction) to access the upper and lower chips 23 and 24 within a few tens of micrometers. At this time, in adjusting the position of the upper chip and the lower chip, it is preferable to use a position adjuster. These are aligned while observing the projections or alignment patterns of the upper and lower chips with a visible or infrared microscope (1). Then raise the lower support (7) a little more so that the projections slightly touch. Then, the pressure regulating valve 13 is opened to apply pressure to the lower support 7 through the pressure hose 22 and the air inlet 27. At this time, the pressure applied to the inside of the lower support 7 is measured by the pressure gauge 12 as shown in FIG. The lower chip 24 fixed to the lower chip holder 5 is joined by the upper chip 23 by being forced upward by air pressure. After bonding, the vacuum applied to the lower chip holder 5 is cut off and air is supplied, and then the pressure inside the lower support 7 is switched to normal pressure to complete the bonding operation.
이하에서는, 상부 칩(23)과 하부 칩(24)을 접합할 때 이들 칩이 자동적으로 평행한 위치를 유지하게 되는 원리에 대해 설명하기로 한다.Hereinafter, a description will be given of the principle that these chips automatically maintain parallel positions when joining the upper chip 23 and the lower chip 24.
우선, 상부 및 하부 칩이 처음에는 평행하지 않다고 가정한다. 이 경우 두칩 사이의 거리가 작은 곳에 위치한 돌기가 먼저 닿게 되고 눌려지면서 더 이상 위로 올려지는 것에 대해 저항을 받게 될 것이다. 한편 칩 사이의 거리가 큰 곳의 돌기는 아직 닿지 않아서 돌기가 위로 올려지는데는 큰 저항을 받지 않아서 이 부분이 올라가게 되며 돌기들이 닿게 된다. 이 후에는 모든 돌기들이 접촉하게 되고 하부 지지대(7)에 압력을 크게 해줌에 따라서 모든 돌기들은 거의 같은 힘을 받고 접합이 이루어지게 된다.First, assume that the top and bottom chips are not parallel at first. In this case, the projections where the distance between the two chips is small will touch first and will be resisted from being pushed up further. On the other hand, the projections of the places where the distance between the chips is not yet reached, so that the projections are not raised so much that the projections are lifted up and this part is raised and the projections are touched. After this, all the protrusions come into contact with each other and the pressure of the lower support 7 increases, so that all the protrusions receive the same force and the joint is made.
상술한 바와 같이 상부 및 하부 칩이 평행을 유지하면서 접합이 되는 것은 얇은 금속 격막(25)때문이다. 즉, 외부에서 압력을 가해주면 금속 격막(25)의 모든 부분에는 균일한 압력이 가해지게 되며, 이 때문에 홀더(5)와 이 위에 놓인 하부 칩(24)에도 균일한 힘이 가해지게 되고 이에 따라 상부 및 하부 칩이 평행을 유지하게 된다.As described above, it is because of the thin metal diaphragm 25 that the upper and lower chips are bonded while maintaining parallelism. That is, when pressure is applied from the outside, a uniform pressure is applied to all parts of the metal diaphragm 25, and thus a uniform force is applied to the holder 5 and the lower chip 24 placed thereon. The upper and lower chips remain parallel.
(실시예)(Example)
본 출원의 발명자들은 금속 판막으로는 0.2 mm 두께의 얇은 구리 판으로 된 금속 판막을 사용하여 도2에 도시된 기본 개념에 따른 플립 칩 본더를 제작한 후, 칩간의 접합 실험을 하였다. 칩은 모두 실리콘 웨이퍼로서, 그 위에는 인듐 돌기가 가로로 128 줄, 세로로 128 줄로서 총 16,384 개가 형성된 2 차원 어레이 소자였다. 인듐 돌기의 크기는 가로와 세로 모두 15 ㎛였고 높이는 6 ㎛였으며 돌기 간의 간격은 40 ㎛였다. 이 칩들을 본 발명의 플립 칩 본더에 고정하고 발명의 상세한 설명에서 개시된 방법으로 정렬한 후 아주 작은 힘으로 접촉을 하였고 공기 압력을 가하여 최종적인 접합을 하였다. 이 때, 압력을 0.05 기압, 0.4 기압, 0.8기압, 1.2 기압 및 1.7 기압으로 변화시키면서 접합하였다.The inventors of the present application fabricated a flip chip bonder according to the basic concept shown in FIG. 2 using a metal plate made of a thin copper plate having a thickness of 0.2 mm as a metal plate, and then performed a bonding test between chips. The chips were all silicon wafers, on top of which were two-dimensional array elements with a total of 16,384 indium protrusions, 128 rows horizontally and 128 rows vertically. The size of the indium protrusions was 15 μm in both width and length, and the height was 6 μm. The interval between the protrusions was 40 μm. The chips were secured to the flip chip bonder of the present invention and aligned in the manner described in the detailed description of the invention and then contacted with very little force and the final bonding was done by applying air pressure. At this time, the bonding was performed while changing the pressure to 0.05 atm, 0.4 atm, 0.8 atm, 1.2 atm, and 1.7 atm.
접합이 끝난 후에 칩 간의 간격을 여러 위치에서 측정하였다. 측정은 도3의 상측에 도시된 바와 같이, 어느 한 줄(도3의 상부에서 A줄로 표시된 위치)을 선택하고 그 줄에서 약 6 mm정도 이격되어 위치한 다른 한 줄(도3의 상부에서 B줄로 표시된 위치)을 선택하여, 각 줄에서 어느 한 위치(1A, 1B)로부터 약 1.4 mm 떨어진 위치에 있는 5개의 위치를 선택하여 실험하였다. 따라서, 1A 내지 5A는 인듐 돌기의 한 줄로 놓여있는 위치이고, 1B 내지 5B는 1A 내지 5A로부터 약 6 mm 정도 이격되어 위치한 돌기 위치이다.After bonding, the spacing between the chips was measured at various locations. As shown in the upper part of Fig. 3, the measurement was performed by selecting one row (position A in the upper part of Fig. 3) and another row (B from the top of Fig. 3) positioned about 6 mm apart from the row. Experiments were conducted by selecting five locations at each line about 1.4 mm from either location (1A, 1B). Thus, 1A to 5A are positions positioned in one line of the indium protrusions, and 1B to 5B are protrusion positions located about 6 mm away from 1A to 5A.
도3에서는 칩에서 돌기 들의 간격과 칩 홀더 압력과의 관계 의존성을 보여주고 있다. 압력이 0.05 기압으로 작을 때 A 줄과 B 줄에서의 칩 간격은 큰 차이가 나며, 따라서 B줄에 위치한 돌기들이 접촉된 상태에 있더라도 A 줄에 위치한 돌기들은 접촉되지 않은 상태일 수 있다. 그러나, 압력을 0.8 기압 이상으로 증가시킴에 따라 접합이 시작되면서 A와 B 줄에서의 칩 간격이 9 ㎛ 이하로 작아지면서 거의 같게 되고 집합시 두 칩이 자동 평형을 이루게 되었음을 알 수 있다.In Fig. 3, the relationship between the spacing of the protrusions on the chip and the chip holder pressure is shown. When the pressure is small at 0.05 atm, the chip spacing in row A and row B is very different, and therefore, the projections in row A may not be in contact even when the projections in row B are in contact. However, it can be seen that as the pressure is increased above 0.8 atm, the bonding starts and the chip spacing in the A and B rows decreases to less than 9 μm, which is almost the same, and the two chips are automatically equilibrated during assembly.
이상의 결과는 본 발명에 따른 자동 평형 배열식 플립 칩 본더가 잘 작동되고 있음을 보여준다.The above results show that the self balancing flip chip bonder according to the present invention works well.
본 발명의 장치를 사용하여 반도체 칩을 접합하게 되면, 칩 사이의 평행을 자동으로 유지하면서 정렬을 하고 접합할 수 있는 효과를 달성할 수 있다.Bonding semiconductor chips using the apparatus of the present invention can achieve the effect of aligning and bonding while automatically maintaining parallelism between the chips.
본 발명에서, "상부" 또는 "하부"란 용어는 본 발명을 보다 용이하게 설명하기 위해 사용된 것일 뿐, 본 발명을 제한하는 것으로 받아들여져서는 않된다. 즉, 본 발명의 상부 지지대, 하부 지지대 등과 같은 구성 요소는 본 발명의 상세한 설명에 설명된 바와 같은 위치에 고정된 것이 아니며, 그 위치가 바뀔 수도 있고 측면 대향하도록 위치될 수도 있다.In the present invention, the term "upper" or "lower" is only used to explain the present invention more easily, and should not be taken as limiting the present invention. That is, components such as the upper support, the lower support, etc. of the present invention are not fixed to the position as described in the detailed description of the present invention, and the position may be changed or may be positioned to face the side.
따라서, 본 발명은 본 명세서에 기재된 구조를 참조하여 설명되었지만, 상기에서 기재된 상세 사항에 제한되지 않으며, 본 발명의 범위는 개선의 목적 및 후술하는 특허청구범위의 범주 내에 속하는 수정 또는 변경을 포함하는 것을 고려하여 판단되어야 한다.Thus, while the invention has been described with reference to the structures described herein, it is not limited to the details described above, and the scope of the invention includes modifications or changes that fall within the scope of the claims and the following claims for improvement. Should be taken into account.
Claims (6)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020000013237A KR100330686B1 (en) | 2000-03-16 | 2000-03-16 | Automatic parallel array type flip chip bonder |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020000013237A KR100330686B1 (en) | 2000-03-16 | 2000-03-16 | Automatic parallel array type flip chip bonder |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20010091491A true KR20010091491A (en) | 2001-10-23 |
KR100330686B1 KR100330686B1 (en) | 2002-04-03 |
Family
ID=19655666
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020000013237A KR100330686B1 (en) | 2000-03-16 | 2000-03-16 | Automatic parallel array type flip chip bonder |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100330686B1 (en) |
-
2000
- 2000-03-16 KR KR1020000013237A patent/KR100330686B1/en not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR100330686B1 (en) | 2002-04-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4476764B2 (en) | Substrate bonding apparatus and method | |
JP5345079B2 (en) | Substrate bonding equipment | |
TWI584389B (en) | Semiconductor device manufacturing method and manufacturing device | |
WO2010023935A1 (en) | Substrate aligning apparatus, substrate aligning method and method for manufacturing multilayer semiconductor | |
JP6874692B2 (en) | Board bonding device and board bonding method | |
JPH0883825A (en) | Probe equipment | |
JP5353892B2 (en) | Alignment apparatus and alignment method | |
TW201919095A (en) | Method for bonding wafers | |
US20100264679A1 (en) | Suction hold hand, suction hold method, and carrying device | |
KR20050118707A (en) | Apparatus and method for picking up semiconductor chip | |
JPWO2020084983A1 (en) | Board bonding device, calculation device, board bonding method and calculation method | |
KR100638411B1 (en) | Mount head and transfer head | |
KR100330686B1 (en) | Automatic parallel array type flip chip bonder | |
JP2995134B2 (en) | Probe device | |
JPH0774219A (en) | Probe substrate, its manufacture and probe device | |
JPH05208390A (en) | Suction nozzle | |
TW202127512A (en) | Substrate bonding device and method | |
JP2021129034A (en) | Substrate processing device and substrate processing method | |
JPH0482184B2 (en) | ||
KR20210009852A (en) | Bonding stage and die bonding apparatus including the same | |
JPH0714860A (en) | Semiconductor device mounting device and mounting method thereof | |
JP7582928B2 (en) | Bonding device and bonding method | |
JP2004172480A (en) | Wafer inspection device | |
KR102189277B1 (en) | Stage module and die bonding apparatus including the same | |
TW202439486A (en) | Installation tools and installation equipment |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20080229 Year of fee payment: 7 |
|
LAPS | Lapse due to unpaid annual fee |