[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR20010070081A - 반도체 장치 및 그 제조 방법 - Google Patents

반도체 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR20010070081A
KR20010070081A KR1020000054568A KR20000054568A KR20010070081A KR 20010070081 A KR20010070081 A KR 20010070081A KR 1020000054568 A KR1020000054568 A KR 1020000054568A KR 20000054568 A KR20000054568 A KR 20000054568A KR 20010070081 A KR20010070081 A KR 20010070081A
Authority
KR
South Korea
Prior art keywords
semiconductor chip
tape substrate
tape
semiconductor device
main surface
Prior art date
Application number
KR1020000054568A
Other languages
English (en)
Inventor
아끼야마유끼하루
시바모또마사노리
구다이시도모아끼
아리따준이찌
Original Assignee
가나이 쓰토무
가부시키가이샤 히타치세이사쿠쇼
스즈키 진이치로
가부시기가이샤 히다치초엘에스아이시스템즈
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가나이 쓰토무, 가부시키가이샤 히타치세이사쿠쇼, 스즈키 진이치로, 가부시기가이샤 히다치초엘에스아이시스템즈 filed Critical 가나이 쓰토무
Publication of KR20010070081A publication Critical patent/KR20010070081A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0133—Ternary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0134—Quaternary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1433—Application-specific integrated circuit [ASIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

Fan-in/out형의 반도체 장치에 있어서 내리플로우성(reflow resistance)을 향상시켜, 칩 외측에 배치되는 범프 전극을 확실하게 지지하는 것을 실현하기 위해 반도체 칩(1)의 주요면(1a) 상에 배치되고, 또한 반도체 칩(1)의 전극 패드(1b)를 노출시키는 개구부(3c)가 형성된 다공질의 탄성 중합체(3)와, 반도체 칩(1)의 주요면(1a) 상으로부터 칩 외측에 연장하고, 일단이 전극 패드(1b)와 전기적으로 접속되고 또한 타단이 범프 전극(2)과 전기적으로 접속되는 리드(4c)를 포함함과 함께, 전극 패드(1b)를 노출시키는 개구부(4e)가 형성된 테이프 기판(4)과, 반도체 칩(1)의 외측에 배치되는 범프 전극(2)의 지지를 보강하는 프레임형의 보강 부재(6)와, 반도체 칩(l)의 전극 패드(1b) 및 리드(4c)를 밀봉하는 밀봉부(5)를 포함하고, 반도체 칩(1)의 외측에 배치된 범프 전극(2)의 테이프 기판(4)에 의한 지지를 보강 부재(6)에 의해서 보강한다.

Description

반도체 장치 및 그 제조 방법{A SEMICONDUCTOR DEVICE AND A PROCESS FOR PRODUCING THE SAME}
본 발명은 반도체 제조 기술에 관한 것으로, 특히, Fan-in/out형의 CSP (Chip Size Package 또는 Chip Scale Package)에 있어서의 신뢰성 향상에 적용하는 유효한 기술에 관한 것이다.
이하에 설명하는 기술은 본 발명을 연구하고 완성할 때, 본 발명자에 의해서 검토된 것으로, 그 개요는 다음과 같다.
박형 및 소형화를 도모하는 반도체 장치의 일례로서, 칩 사이즈와 동등 혹은 약간 큰 반도체 장치인 CSP가 알려져 있고, 이 CSP는 휴대용 전자 기기 등에 삽입되는 프린트 배선 기판에 실장되는 경우가 많다.
여기서, CSP의 일반적인 구조는 외부 단자인 범프 전극을 탑재하고 또한 반도체 칩의 접속 단자(전극 패드)와 전기적으로 접속하는 리드가 설치된 테이프 기판과, 반도체 칩과 테이프 기판 간에 배치되어 범프 실장시의 응력을 완화시키는 탄성 중합체(탄성 구조체)와, 반도체 칩의 접속 단자와 이에 전기적으로 접속한 테이프 기판의 리드를 밀봉용 수지에 의해 밀봉하는 밀봉부를 포함한다.
최근에는 핀수의 증가 혹은 비용 저감을 목적으로 한 칩 수축화(반도체 칩의 소형화)에 대응하기 위해서, 외부 단자인 범프 전극이 반도체 칩 상으로부터 나와, 칩 외측 주위에 배치하는 구조가 제안되고 있고, 이러한 구조의 CSP를 Fan-in/out형으로 부른다.
또, Fan-in/out형의 CSP에 대해서는 예를 들면, 특개평9-223759호 공보, 특개평10-79402호 공보, 특개평10-340968호 공보, 특개펑6-504408호 공보(USP 5, 148, 265 및 USP 5, 148, 266), 특개평9-260535호 공보(U.S.Serial No.08/822, 933) 및 특개평11-87414호 공보(U.S.Serial No.09/113, 500) 등에 다양하게 기재가 있다.
우선, 특개평9-223759호 공보 기재의 CSP는 반도체 칩 상 및 칩 외측의 지지플레임 상에 폴리이미드막을 형성하고, 이 폴리이미드막 상에 복수의 땜납 범프를 형성한 것이다.
또한, 특개평10-79402호 공보 기재의 CSP는 칩 주위에 구리로 이루어지는 외형 링을 설치하여, 이 외형 링과 칩 간을 리드 패턴으로 연결하고, 이 리드 패턴 상 및 칩 상에 복수의 외부 접속 단자를 형성한 구조이다.
또한, 특개평10-340968호 공보 기재의 CSP는 3차원적 메쉬 구조체로 이루어지는 완충층을 칩 상 및 칩 주위에 연장되는 칩 지지 기판 상에 설치하고 이 완충층 상에 복수의 땜납 범프를 형성한 구조이다.
또한, 특개평6-504408호 공보 기재의 CSP는 탄성 중합체층을 이용한 구조이다.
또한, 특개평9-260535호 공보 기재의 CSP는 반도체 칩 상 및 칩 주위의 서포트 링 상에 탄성 중합체를 통해 복수의 땜납 범프를 형성한 구조이다.
또한, 특개평11-87414호 공보 기재의 CSP는 칩 상 및 칩 주위에 연장되는 테이프 기판을 갖고, 다공질의 탄성 중합체를 통해 반도체 칩을 테이프 기판에 부착하고, 또한 외부 단자가 되는 범프가 테이프 기판에 설치된 구조이다.
그런데, 상기한 기술의 CSP 즉, Fan-in/out형의 CSP에 있어서, 그 구조 상 반도체 칩의 외측 주위에 배치된 범프(외부 단자)의 지지가 약해져서, 범프 지지가 불충분하게 되는 것이 문제가 되지만, 상기 6개의 공보에 기재된 Fan-in/out형의 CSP에 있어서는 반도체 칩의 외측 주위에 배치되는 범프의 지지에 관한 기재가 불충분하거나, 제조 방법이 복잡해지기도 한다.
또한, 리플로우성 향상을 위해 다공질의 탄성 중합체를 이용한 경우에도, 다공질의 탄성 중합체는 그 강도가 약하기 때문에, 칩 외측에 범프를 배치한 구조의 CSP의 조립은 곤란하다는 것이 문제가 된다.
본 발명의 목적은 내리플로우성이 우수하고, 또한 칩 외측에 배치되는 범프 전극을 확실하게 지지하는 Fan-in/out형의 반도체 장치 및 그 제조 방법을 제공하는 것에 있다.
또한, 본 발명의 그 밖의 목적은 제조를 용이하게 하는 Fan-in/out형의 반도체 장치 및 그 제조 방법을 제공하는 것에 있다.
본 발명의 상기 및 그 밖의 목적과 신규 특징은 본 명세서의 기술 및 첨부 도면으로부터 분명하게 될 것이다.
본원에 있어서 개시되는 발명 중, 대표적인 개요를 간단하게 설명하면 이하와 같다.
즉, 본 발명의 반도체 장치는 외부 단자인 범프 전극이 반도체 칩의 주요면과 칩 외측에 대응하여 배치되는 것으로, 상기 반도체 칩의 주요면 상에 배치되고, 상기 반도체 칩의 접속 단자를 노출시키는 개구부가 형성된 다공질의 탄성 구조체와, 상기 반도체 칩의 주요면 상으로부터 칩 외측에 연장하고, 일단이 상기 접속 단자와 전기적으로 접속되며 또한 타단이 상기 범프 전극과 전기적으로 접속되는 리드를 포함하여, 상기 접속 단자를 노출시키는 개구부가 형성된 테이프 기판과, 상기 반도체 칩의 외측에 배치되는 상기 범프 전극의 지지를 보강하는 보강 부재와, 상기 반도체 칩의 상기 접속 단자 및 상기 테이프 기판의 상기 리드를 밀봉하는 밀봉부를 포함하는 것이다.
이에 따라, 반도체 칩의 외측에 배치되는 보강 부재가 설치됨으로써, 칩 외측의 범프 전극의 지지가 보강 부재에 의해서 보강되기 때문에, 칩 외측의 복수의 범프 전극의 지지를 확실하게 행할 수 있다. 또한, 반도체 칩의 주요면 상에 다공질의 탄성 구조체가 배치됨으로써, 반도체 장치 실장시의 리플로우에 있어서 탄성 구조체 중에 보이드가 형성되지 않기 때문에, 내리플로우성이 우수한 반도체 장치로 할 수 있다.
그 결과, 반도체 장치의 신뢰성을 향상시킬 수 있다.
또한, 본 발명의 반도체 장치는 반도체 칩의 주요면 상에 배치되는 탄성 구조체 본체부와 상기 반도체 칩의 상기 주요면의 외측에 연장하는 탄성 구조체 보강부로 이루어지고, 상기 반도체 칩의 주요면에 형성되는 접속 단자를 노출시키는 개구부를 포함하는 탄성 구조체와, 상기 반도체 칩의 주요면 상으로부터 칩 외측에 연장하고, 일단이 상기 접속 단자와 전기적으로 접속되며 또한 타단이 외부 단자인 범프 전극과 전기적으로 접속되는 리드와 테이프 기재로 이루어짐과 함께, 상기 접속 단자를 노출시키는 개구부를 포함하는 테이프 기판과, 상기 반도체 칩의 상기 접속 단자 및 이에 접속되는 상기 리드를 밀봉하는 밀봉부와, 상기 반도체 칩의 주요면과 상기 반도체 칩 외측에 대응하여 배치되는 상기 외부 단자가 되는 범프 전극을 포함하고, 상기 반도체 칩의 외측에 배치되는 상기 범프 전극은 상기 테이프 기판과 상기 탄성 구조체의 상기 탄성 구조체 보강부에 따라서 지지되며, 또한 보강된다.
또한, 본 발명의 반도체 장치는 외부 단자인 범프 전극이 반도체 칩의 주요면과 칩 외측에 대응하여 배치되는 것으로, 상기 반도체 칩의 주요면 상에 배치되는 탄성 구조체 본체부와 상기 반도체 칩의 상기 주요면의 외측에 연장하여 배치되는 탄성 구조체 보강부로 이루어지고, 상기 반도체 칩의 접속 단자를 노출시키는 개구부가 형성된 두꺼운 탄성 구조체와, 상기 반도체 칩의 주요면 상으로부터 칩 외측에 연장하고, 일단이 상기 접속 단자와 전기적으로 접속되며 또한 타단이 상기 범프 전극과 전기적으로 접속되는 리드를 포함하고, 상기 접속 단자를 노출시키는 개구부가 형성된 테이프 기판과, 상기 반도체 칩의 상기 접속 단자 및 상기 테이프 기판의 상기 리드를 밀봉하는 밀봉부를 포함하고, 상기 탄성 구조체의 두께가 상기 테이프 기판과 동등 또는 그 이상의 두께가 되도록 구성되고, 상기 반도체 칩의 외측에 배치된 상기 범프 전극의 상기 테이프 기판에 의한 지지가 두꺼운 상기 탄성 구조체 보강부에 의해서 보강된다.
또한, 본 발명의 반도체 장치는 반도체 칩의 주요면 상으로부터 칩 외측에 연장하고, 상기 반도체 칩의 주요면에 형성되는 접속 단자를 노출시키는 개구부를 포함하는 다공질의 탄성 구조체와, 상기 반도체 칩의 주요면 상으로부터 칩 외측에 연장하고, 일단이 상기 접속 단자와 전기적으로 접속되며 또한 타단이 외부 단자인 범프 전극과 전기적으로 접속되는 리드를 포함함과 함께, 상기 접속 단자를 노출시키는 개구부를 포함하는 테이프 기판과, 상기 반도체 칩의 상기 접속 단자 및 상기 테이프 기판의 상기 리드를 밀봉하는 밀봉부와, 상기 반도체 칩의 주요면과 상기반도체 칩 외측에 대응하여 배치되는 외부 단자인 복수의 범프 전극을 포함하고, 상기 테이프 기판의 테이프 기재가 상기 다공질의 탄성 구조체의 골격층보다 두껍게 구성되고, 상기 반도체 칩의 외측에 배치된 상기 범프 전극의 상기 테이프 기판에 의한 지지가, 두꺼운 상기 테이프 기재에 의해서 보강된다.
또한, 본 발명의 반도체 장치의 제조 방법은 외부 단자인 범프 전극이 반도체 칩의 주요면과 칩 외측에 대응하여 배치되는 반도체 장치로, 일면에 리드를 포함하고, 상기 리드의 일부를 배치하는 개구부가 형성된 테이프 기판을 준비하는 단계와, 상기 테이프 기판과 동등 또는 그 이상의 두께로 형성되어, 상기 테이프 기판의 상기 개구부와 거의 동일 형상의 개구부가 형성된 탄성 구조체 본체부를 포함하고, 상기 탄성 구조체 본체부와 그 외측에 형성된 탄성 구조체 보강부로 이루어지는 탄성 구조체를 준비하는 단계와, 상기 테이프 기판의 상기 개구부와 상기 탄성 구조체의 상기 개구부와의 위치를 맞춰 상기 테이프 기판과 상기 탄성 구조체를 접합하는 단계와, 상기 반도체 칩의 접속 단자를 2개의 상기 개구부에 노출시켜, 상기 탄성 구조체 본체부를 상기 반도체 칩의 주요면 상에 배치함과 함께, 상기 탄성 구조체 보강부를 상기 반도체 칩의 상기 주요면의 외측에 연장시켜 상기 반도체 칩의 상기 주요면과 상기 탄성 구조체를 접합하는 단계와, 상기 반도체 칩의 상기 접속 단자와 이에 대응하는 상기 테이프 기판의 개구부에 배치된 상기 리드를 접속하는 단계와, 상기 반도체 칩의 상기 접속 단자와 이에 접속된 상기 리드를 수지 밀봉하여 밀봉부를 형성하는 단계와, 상기 테이프 기판의 일면의 상기 리드와 접속하는 상기 범프 전극을 형성하는 단계와, 상기 테이프 기판을 개별화하는 단계를포함하고, 상기 반도체 칩의 외측에 배치된 상기 범프 전극의 상기 테이프 기판에 의한 지지를 두꺼운 상기 탄성 구조체 보강부에 의해 보강할 수 있다.
또한, 본 발명의 반도체 장치의 제조 방법은 외부 단자인 범프 전극이 반도체 칩의 주요면과 칩 외측에 대응하여 배치되는 반도체 장치로, 일면에 리드를 포함하고, 상기 리드의 일부를 배치하는 개구부가 형성된 테이프 기판을 준비하는 단계와, 상기 테이프 기판의 상기 개구부와 거의 동일 형상의 개구부가 형성된 다공질의 탄성 구조체를 준비하는 단계와, 상기 반도체 칩의 외측에 배치되는 상기 범프 전극의 상기 테이프 기판에 의한 지지를 보강하는 보강 부재를 준비하는 단계와, 상기 테이프 기판의 상기 개구부와 상기 탄성 구조체의 상기 개구부와의 위치를 맞춰 상기 테이프 기판과 상기 탄성 구조체를 접합하는 단계와, 상기 테이프 기판과 상기 보강 부재를 접합하는 단계와, 상기 반도체 칩의 접속 단자를 2개의 상기 개구부에 노출시켜, 상기 반도체 칩의 주위에 상기 보강 부재를 배치하여 상기 반도체 칩의 상기 주요면과 상기 탄성 구조체를 접합하는 단계와, 상기 반도체 칩의 상기 접속 단자와 이에 대응하는 상기 테이프 기판의 개구부에 배치된 상기 리드를 접속하는 단계와, 상기 반도체 칩의 상기 접속 단자와 이에 접속된 상기 리드를 수지 밀봉하여 밀봉부를 형성하는 단계와, 상기 테이프 기판의 일면의 상기 리드와 접속하는 상기 범프 전극을 형성하는 단계와, 상기 테이프 기판을 개별화하는 단계를 포함하고, 상기 반도체 칩의 외측에 배치된 상기 범프 전극의 상기 테이프 기판에 의한 지지를 상기 보강 부재에 의해 보강할 수 있는 것이다.
도 1은 본 발명의 실시예 1에 의한 반도체 장치(Fan-in/out형의 CSP)의 구조의 일례를 밀봉부를 투과하여 나타내는 평면도.
도 2는 도 1에 도시한 반도체 장치의 A-A선에 따르는 단면도.
도 3은 도 1에 도시한 반도체 장치의 제조 순서의 일례를 나타내는 프로세스 순서도.
도 4는 도 1에 도시한 반도체 장치의 제조 방법에 있어서의 각 단계마다의 구조를 나타내는 도면으로, 도 4의 (a)는 테이프 기판을 나타내는 사시도, 도 4의 (b)는 탄성 구조체 부착 상태를 나타내는 사시도, 도 4의 (c)는 보강 부재 부착 상태를 나타내는 사시도, 도 4의 (d)는 칩 접착 상태를 나타내는 사시도.
도 5는 도 1에 도시한 반도체 장치의 제조 방법에 있어서의 각 단계마다의 조를 나타내는 도면으로, 도 5의 (a)는 접합 상태를 나타내는 사시도, 도 5의 (b)는 밀봉 상태를 나타내는 사시도, 도 5의 (c)는 범프 전극 탑재 상태를 나타내는 사시도.
도 6은 도 1에 도시한 반도체 장치의 카드 기판(실장 기판)에의 실장 상태의 일례를 나타내는 평면도.
도 7은 도 6에 도시한 카드 기판(실장 기판)에의 실장 상태를 나타내는 단면도.
도 8은 도 1에 도시한 반도체 장치(Fan-in/out형의 CSP)의 변형예의 구조를 밀봉부를 투과하여 나타내는 평면도.
도 9는 도 8에 도시한 반도체 장치의 B-B선에 따르는 단면도.
도 10은 본 발명의 실시예 2에 의한 반도체 장치(Fan-in/out형의 CSP)의 구조의 일례를 밀봉부를 투과하여 나타내는 평면도.
도 11은 도 10에 도시한 반도체 장치의 C-C선에 따르는 단면도.
도 12는 도 10에 도시한 반도체 장치의 제조 순서의 일례를 나타내는 프로세스 순서도.
도 13은 도 10에 도시한 반도체 장치의 제조 방법에 있어서의 각 단계마다의 구조를 나타내는 도면으로, 도 13의 (a)는 테이프 기판을 나타내는 사시도, 도 13의 (b)는 탄성 구조체 부착 상태를 나타내는 사시도, 도 13의 (c)는 칩 접착 상태를 나타내는 사시도.
도 14는 도 10에 도시한 반도체 장치의 제조 방법에 있어서의 각 단계마다의 구조를 나타내는 도면으로, 도 14의 (a)는 리드 접합 상태를 나타내는 사시도, 도 14의 (b)는 밀봉 상태를 나타내는 사시도, 도 14의 (c)는 범프 전극 탑재 상태를 나타내는 사시도.
도 15는 도 10에 도시한 반도체 장치(Fan-in/out형의 CSP)의 변형예의 구조를 밀봉부를 투과하여 나타내는 평면도.
도 16은 도 15에 도시한 반도체 장치의 D-D선에 따르는 단면도.
도 17은 본 발명의 실시예 3에 의한 반도체 장치(Fan-in/out형의 CSP)의 구조의 일례를 밀봉부를 투과하여 나타내는 평면도.
도 18은 도 17에 도시한 반도체 장치의 E-E선에 따르는 단면도.
도 19는 도 17에 도시한 반도체 장치(Fan-in/out형의 CSP)의 변형예의 구조를 밀봉부를 투과하여 도시한 평면도.
도 20은 도 19에 도시한 반도체 장치의 F-F선에 따르는 단면도.
도 21은 본 발명의 실시예 4에 의한 반도체 장치(Fan-in/out형의 CSP)의 구조의 일례를 밀봉부를 투과하여 나타내는 평면도.
도 22는 도 21에 도시한 반도체 장치의 G-G선에 따르는 단면도.
도 23은 도 21에 도시한 반도체 장치(Fan-in/out형의 CSP)의 변형예의 구조를 밀봉부를 투과하여 나타내는 평면도.
도 24는 도 23에 도시한 반도체 장치의 H-H선에 따르는 단면도.
도 25는 본 발명의 실시예 5에 의한 반도체 장치(Fan-in/out형의 CSP)의 구조의 일례를 밀봉부를 투과하여 나타내는 평면도.
도 26은 도 25에 도시한 반도체 장치의 I-I선에 따르는 단면도.
도 27은 도 25에 도시한 반도체 장치(Fan-in/out형의 CSP)의 변형예의 구조를 밀봉부를 투과하여 나타내는 평면도.
도 28은 도 27에 도시한 반도체 장치의 J-J선에 따르는 단면도.
도 29는 본 발명의 실시예 6에 의한 반도체 장치(Fan-in/out형의 CSP)의 구조의 일례를 밀봉부를 투과하여 나타내는 평면도.
도 30은 도 29에 도시한 반도체 장치의 K-K선에 따르는 단면도.
<도면의 주요 부분에 대한 부호의 설명>
1 : 반도체 칩
1b : 접속 단자
2 : 범프 전극
3 : 탄성 중합체
4 : 테이프 기판
6 : 보강 부재
7 : 본딩 툴
9 : 밀봉용 수지
11 : CSP
22 : 실장 기판
23 : 땜납 볼
이하, 본 발명의 실시예를 도면에 기초하여 상세하게 설명한다. 또, 실시예를 설명하기 위한 전도면에 있어서, 동일한 기능을 갖는 부재에는 동일한 부호를 붙여, 그 반복의 설명은 생략한다.
(실시예 1)
도 1은 본 발명의 실시예 1에 의한 반도체 장치(Fan-in/out형의 CSP)의 구조의 일례를 밀봉부를 투과하여 나타내는 평면도, 도 2는 도 1에 도시한 반도체 장치의 A-A선에 따르는 단면도, 도 3은 도 1에 도시한 반도체 장치의 제조 순서의 일례를 나타내는 프로세스 순서도이며, 도 4는 도 1에 도시한 반도체 장치의 제조 방법에 있어서의 각 단계마다의 구조를 나타내는 도면으로, 도 4의 (a)는 테이프 기판을 나타내는 사시도, 도 4의 (b)는 탄성 구조체 부착 상태를 나타내는 사시도, 도 4의 (c)는 보강 부재 부착 상태를 나타내는 사시도, 도 4의 (d)는 칩 접착 상태를 나타내는 사시도이다. 도 5는 도 1에 도시한 반도체 장치의 제조 방법에 있어서의 각 단계마다의 구조를 나타내는 도면이고, 도 5의 (a)는 리드 접합 상태를 나타내는 사시도, 도 5의 (b)는 밀봉 상태를 나타내는 사시도, 도 5의 (c)는 범프 전극 탑재 상태를 나타내는 사시도이다. 도 6은 도 1에 도시한 반도체 장치의 카드 기판(실장 기판)에의 실장 상태의 일례를 나타내는 평면도, 도 7은 도 6에 도시한 카드 기판(실장 기판)에의 실장 상태를 나타내는 단면도, 도 8은 도 1에 도시한 반도체 장치의 변형예의 구조를 밀봉부를 투과하여 나타내는 평면도, 도 9는 도 8에 도시한 반도체 장치의 B-B선에 따르는 단면도이다.
도 1 및 도 2에 도시한 본 실시예 1의 반도체 장치[CSP(11)]는 패키지 사이즈가 칩 사이즈보다 약간 큰 정도의 소형이고, 외부 단자인 복수의 범프 전극(2)이 반도체 칩(1)의 주요면(1a) 상과 그 외측과 대응하여 배치된 Fan-in/out형이다.
또, 이러한 CSP(11)의 적용예로는 램버스형 DRAM(Dynamic Random Access Memory), 다이렉트램버스 DRAM 등이지만, 상기 DRAM에 한정되는 것은 아니다.
상기 CSP(11)의 구조는 반도체 칩(1)의 주요면(1a) 상에 배치되며, 또한 반도체 칩(1)의 전극 패드(1b : 접속 단자)를 노출시키는 개구부(3c)가 형성된 다공질의 탄성 중합체(3 : 탄성 구조체)와, 반도체 칩(1)의 주요면(1a) 상으로부터 칩 외측에 연장하고, 일단이 전극 패드(1b)와 전기적으로 접속되며 또한 타단이 범프 전극(2)과 전기적으로 접속되는 리드(4c)를 구비함과 함께, 전극 패드(1b)를 노출시키는 개구부(4e)가 형성된 테이프 기판(4)과 반도체 칩(1)의 외측에 배치되는 범프 전극(2)의 지지를 보강하는 보강 부재(6)와, 반도체 칩(1)의 전극 패드(1b) 및 테이프 기판(4)의 리드(4c)를 밀봉하는 밀봉부(5)를 포함하며, 반도체 칩(1)의 외측에 배치된 범프 전극(2)의 테이프 기판(4)에 의한 지지를 보강 부재(6)에 의해 보강한다.
즉, Fan-in/out형의 CSP(11)에 있어서, Fan-out 영역(칩 외측 영역)에 탑재되는 범프 전극(2)의 테이프 기판(4)에 의한 지지를 보강 부재(6)에 의해서 보강하여, 이에 따라, 테이프 기판(4)의 평탄성을 향상시키고, 그 결과, CSP(11) 실장에 있어서의 신뢰성을 향상시키는 것이다.
또한, 도 1에 도시한 CSP(11)의 평면도는 반도체 칩(1)상의 전극 패드(1b)나 테이프 기판(4)의 리드(4c)를 나타내기 위해서, 도 2에 도시한 밀봉부(5)는 도시되지 않았다.
따라서, 도 1에 도시한 CSP(11)의 평면도에서는 상기 밀ㄱ봉부(5)의 기재가 생략되어 있지만, 도 1에 도시한 CSP(11)의 테이프 기판(4)의 개구부(4e) 내에는 본래 도 2에 도시한 바와 같은 밀봉부(5)가 형성되어 있다(이후, 실시예 2∼실시예 5에 관해서도 마찬가지임).
또한, 본 실시예 1의 CSP(11)에서, 반도체 칩(1)의 전극 패드(1b)는 반도체 칩(1)의 주요면(1a)의 대향하는 한쌍의 변의 중간 부근에 상기 변에 거의 평행하게 배열하여 배치되어 있다.
즉, CSP(11)에 삽입된 반도체 칩(1)은 센터 패드 배열인 것이다.
또한, CSP(11)의 외부 단자인 범프 전극(2)는 밀봉부(5)의 양측에 복수개(여기서는, 편측 12개, 합계 24개)씩 격자형 배열로 부착되어 있고, Fan-in/out형이기 때문에, 반도체 칩(1)의 주요면(1a) 상에 대응하여 배치된 범프 전극(2)과, 주요면(1a)의 외측의 반도체 칩(1)으로부터 비어져 나온 개소에 대응하여 배치된 범프 전극(2)이 설치된다.
또한, 본 실시예 1의 CSP(11)에 있어서의 보강 부재(6)는 도 2에 도시한 바와 같이, 반도체 칩(1)의 외측의 영역에서 테이프 기판(4)에 접착층(8)을 통해 고정됨과 함께, 도 1에 도시한 바와 같이, 프레임형의 일체 부재로 이루어지는 보강 프레임이고, 따라서, 도 2에 도시한 바와 같이, 이것의 프레임 내에 반도체 칩(1) 및 탄성 중합체(3)가 배치되어 있다.
다만, 보강 부재(6)는 반드시 일체 부재가 아니여도 좋고, 2개 이상의 복수개로 분할된 부재를 이용하여, 이들을 칩 외측 주위의 테이프 기판(4)에 거의 균등하게 분산 배치시켜 부착하고, 이에 의해, 칩 외측 영역에 배치되는 범프 전극(2)의 테이프 기판(4)에 의한 지지를 보강하여도 좋다.
또, 보강 부재(6)는, 예를 들면 폴리이미드 수지로 이루어지고, 그 때, 보강용으로서 두껍게 형성된 것을 이용한다. 그래서, 보강 부재(6)의 두께에 관해서는, 테이프 기판(4)의 테이프 기재((4g))가 폴리이미드 수지에 의해서 형성되어 있는 경우, 폴리이미드 수지로 이루어지는 보강프레임인 보강 부재(6)과, 테이프 기판(4)의 테이프 기재(4g)의 폴리이미드 수지와의 두께의 합계가 100∼175㎛ 정도가 되는 것이 바람직하게, 이것에 의해서, 칩 외측에 배치된 범프 전극(2)의 테이프 기판(4)에 의한 지지를 보강할 수 있다.
다만, 보강 부재(6)는 알루미늄이나 구리 등의 금속재에 의해서 형성되어 있어도 좋고, 이에 따라 보강 부재(6)를 비교적 얇게 형성하는 것도 가능하다.
또한, 본 실시예 1의 CSP(11)이 갖는 테이프 기판(4)에는 대향하는 한쌍의 외주 변의 중간 부근에 상기 변에 거의 평행하게 따라서 가늘고 긴 장방형의 개구부(4e)가 형성되어 있고, 이에 따라 반도체 칩(1)의 주요면(1a)을 탄성 중합체(3)에 부착한 때에는 반도체 칩(1)의 주요면(1a)에 센터 패드 배열로 1열로 배열하여 설치된 복수의 전극 패드(1b)가 도 1에 도시한 바와 같이, 이 개구부(4e)로부터 노출한다.
본 실시예 1의 CSP(11)에 있어서의 테이프 기판(4)은 도 2에 도시한 바와 같이, 반도체 칩(1)의 주요면(1a)에 대응한 영역의 기판 본체부(4a)와, 반도체 칩(1)의 주요면(1a)으로부터 외측 주위에 연장하는 영역에 대응한 기판 돌출부(4b)를 갖고 있고, 반도체 칩(1)을 탄성 중합체(3)에 접착한 때에는 기판 본체부(4a)와 탄성 중합체(3)와 반도체 칩(1)이 적층 배치되어, 테이프 기판(4)의 기판 돌출부(4b)가 반도체 칩(1)의 외측 주위에 돌출하여 돌출한 구조가 되고, 이 기판 돌출부(4b)의 범프 전극 탑재측과 반대측의 면에 접착층(8)을 통해 프레임형의 보강 부재(6)가 부착되어 있다.
또한, 탄성 중합체(3)는 보강 부재(6)의 프레임 내로 되는 정도의 크기로 형성되어, 반도체 칩(1)을 지지하는 절연성의 탄성 부재임과 함께, 테이프 기판(4)과 반도체 칩(1) 간에 배치되고, 이에 따라 반도체 칩(1)의 주요면(1a)과 밀착하고 있다.
여기서, 각 부재 각각의 상세 구조 및 재질에 관해서 설명한다.
우선, 테이프 기판(4)에는 그 기재인 테이프 기재(4g)의 범프 전극 탑재측(이후, 이것을 표면측으로 하고, 또한 그 반대측의 칩 탑재측을 이면측이라 함)에 리드(4c)와 전기적으로 접속되며, 또한 범프 전극(2)을 탑재하는 복수의 범프 랜드(4f)가 설치되어 있다.
또한, 테이프 기판(4)은 그 기재가 되는 테이프 기재(4g)가 폴리이미드 수지에 의해 형성되고, 도 2에 도시한 바와 같이, 이 테이프 기재(4g)의 표면측에 동박 등의 금속박으로 이루어지는 리드(4c)[범프 랜드(4f)를 포함함]가 형성되며, 또한 이 리드(4c)가 박막의 Au 도금층, Au/Ni 도금층 또는 Pd 도금층에 의해서 피복되어 있음과 함께, 상기 도금층을 포함하는 테이프 기재(4g)의 표면측이 솔더레지스트(4h) 등의 절연막에 의해서 피복되어 있다. 리드(4c)를 피복하는 상기 도금층은, 예를 들면, 두께 1.5㎛의 Au 양면 도금, 혹은 반도체 칩측과 범프 전극측에서 그 두께를 변화시킨 상기 도금층 등이다[일례로서, Au/Ni=3.0/0.5㎛(반도체 칩측), 0.3/0.5㎛ (범프 전극측)].
또, 이러한 테이프 기재(4g)의 표면측에 리드(4c)가 형성된 테이프 기판(4)의 배선 구조를 표면 배선 구조로 부른다. 도 2에 도시한 CSP(11)은 테이프 기판(4)이 표면 배선 구조이지만, 본 실시예 1의 CSP(11)에 있어서의 테이프 기판(4)은, 테이프 기재(4g)의 이면측에 리드(4c)가 형성되는 이면 배선 구조여도 좋다.
이에 따라, 솔더 레지스트(4h)의 범프 랜드(4f)에 대응한 개소에 범프용 개구부(4d)가 형성되고, 이 범프용 개구부(4d)에 범프 전극(2)을 배치함으로써, 범프 랜드(4f)를 통해 범프 전극(2)과 리드(4c)가 전기적으로 접속된다.
또한, 탄성 중합체(3)는 다공질 부재이고, 골격층(3d)(코어층 혹은 기층 등이라고도 함)과 그 표리 양면에 형성된 접착층(3e)으로 이루어지는 3층 구조이다 (도 11 참조). 그 때, 골격층(3d)은, 예를 들면, 다공질 불소 수지 등에 의해서 형성되고, 또한 접착층(3e)은 에폭시 함침 다공질 불소 수지 등에 의해 형성되어 있다.
또, 탄성 중합체(3)의 골격층(3d)이 다공질 불소 수지에 의해서 형성됨으로써, 그 통기성이나 발수성을 향상할 수 있다.
여기서, 다공질 불소 수지에 의해 형성되는 탄성 중합체(3)는 3차원적메쉬(mesh) 구조체에 의해 구성되고, 상기 3차원적 메쉬 구조체는 섬유형 화합물이 3차원적으로 얽혀서 형성된 부직포로 이루어진다.
또한, 밀봉부(5)는 반도체 칩(1)의 전극 패드(1b) 및 이에 접속된 리드(4c)를 밀봉용 수지(9)(도 5 참조)에 의해서 수지 밀봉하고 형성한다.
또한, 밀봉부(5)를 형성하는 밀봉재인 밀봉용 수지(9)는 비교적 점도가 높은 것이지만, 도포시의 포팅 노즐(10)(도 5 참조)의 이동 시간을 길게 하여 도포에 시간을 걸리게 하거나 밀봉용 수지(9)를 가열하는 등으로, 점도가 높은 밀봉용 수지(9)를 이용하는 것을 가능하게 한다.
그 때, 밀봉용 수지(9)로서는 밀봉 경화시의 수축에 의한 잔류 응력을 작게 하기 위해서, 실리카를 함유한 수지를 이용하는 것이 바람직하다.
또한, 범프 전극(2)의 재료는 예를 들면, Sn/Pb의 단계의 땜납이나 그 밖의 Sn/Ag, Sn/Ag/Cu, Sn/Ag/Bi/Cu, Sn/Ag/Bi, Sn/Bi/Cu 등의 땜납, 또는 Au 도금한 Ni 등이고, 그 직경은 0.3∼0.6㎜ 정도이다.
다음에, 본 실시예 1의 CSP(11)의 실장 형태를 도 6, 도 7을 이용하여 설명한다.
도 6 및 도 7은 예를 들면, 메모리 카드 등의 카드 제품에 CSP(11)를 실장한 예를 나타내는 것이고, QFP(Quad Flat Package : 21) 등의 면 실장형 패키지와 함께 동일한 실장 기판(22)에 복수의 CSP(11)를 리플로우 실장한 것이다. 또, 실장 기판(22)은 예를 들면, 카드 기판 등이고, 그 편측 단부에는 외부 기기와 전기적으로 접속하는 복수의 외부 컨택트 리드(22a)가 설치되어 있다.
다음에, 도 1∼도 5를 이용하여 본 실시예 1에 의한 Fan-in/out형의 CSP(11 : 반도체 장치)의 제조 방법을 도 3에 도시한 프로세스 순서도에 따라서 설명한다.
우선, 일면(본 실시예 1에서는 표면 배선 구조 위한 표면)에 리드(4c)를 갖고, 또한 리드(4c)의 일부를 배치하는 개구부(4e)가 형성된 도 4의 (a)에 도시한 표면 배선 구조의 테이프 기판(4)(유연한(flexible) 배선 기판이라고도 한다)을 준비한다.
여기서, 테이프 기판(4)에 형성된 복수의 리드(4c)는 장방형의 개구부(4e)의 폭 방향에 대해 각각 개구부(4e)를 걸쳐 형성되어 있다.
또한, 테이프 기판(4)은 그 기재가 되는 테이프 기재(4g)의 표면측에 동박 등의 금속박으로 이루어지는 리드(4c)가 형성됨과 함께, 이 리드(4c)가 박막의 Au 도금층, Au/Ni 도금층 또는 Pd 도금층에 의해서 피복되며, 또한 상기 도금층을 포함하는 테이프 기재(4g)의 표면측이 솔더 레지스트(4h) 등의 절연막에 의해 피복되어 있는 것이다.
또한, CSP(11)에 이용되는 테이프 기판(4)은 그 테이프 기재(4g)가, 예를 들면, 폴리이미드 수지에 의해서 형성된 것이다.
한편, 테이프 기판(4)의 개구부(4e)와 거의 동일 형상의 개구부(3c)가 형성된 다공질의 탄성 중합체(3)를 준비한다.
또한, 반도체 칩(1)의 외측에 배치되는 범프 전극(2)의 테이프 기판(4)에 의한 지지를 보강하는 프레임형의 보강 부재(6)를 준비한다.
또, 본 실시예의 CSP(11)에 이용되는 보강 부재(6)는 예를 들면, 폴리이미드수지에 의해서 형성된 것이지만, 폴리이미드 수지 이외의 알루미늄(Al) 또는 구리(Cu) 등의 금속재, 혹은 이것에 Ni, Sn 등으로 부식 방지 도금 처리를 실시한 부재에 의해 형성되어 있어도 좋다.
또한, 보강 부재(6)가 폴리이미드 수지에 의해 형성되어 있는 경우, 보강 부재(6)의 폴리이미드 수지와 테이프 기재(4g)의 폴리이미드 수지와의 두께의 합계가 100㎛ 이상이며, 바람직하게는 100∼175㎛로 형성된 테이프 기판(4)과 보강 부재(6)를 이용하여도 좋다.
그 후, 테이프 기판(4)의 개구부(4e)와 탄성 중합체(3)의 개구부(4e)와의 위치를 맞춰 테이프 기판(4)과 탄성 중합체(3)를 접합한다.
여기서는 도 3의 단계 S1에 도시한 탄성 중합체 접합을 행한다.
즉, 테이프 기판(4)의 개구부(4e)와 탄성 중합체(3)의 개구부(4e)와의 위치를 맞춰 테이프 기판(4)에 접착층(8)을 통해 탄성 중합체(3)를 접착하여, 도 4의 (b)에 도시한 상태로 한다.
그 후, 탄성 중합체(3)의 외측 주위에 프레임형의 보강 부재(6)를 배치하여 테이프 기판(4)과 보강 부재(6)를 접착층(8)을 통해 접합한다.
즉, 단계 S2에 도시한 보강 부재 접합을 행하여 테이프 기판(4)의 기판 돌출부(4b)에 프레임형의 보강 부재(6)를 접착한다.
이에 따라, 도 4의 (c)에 도시한 바와 같이, 프레임형의 보강 부재(6)의 프레임 내에 탄성 중합체(3)가 배치된 상태가 된다.
또, 보강 부재(6)의 테이프 기판(4)에의 접합은 탄성 중합체(3)의 접합과 거의 동시에 행하여도 좋고, 또는 탄성 중합체(3)의 접착 전에 행하여도 좋다.
즉, 도 3에 도시한 단계 S1과 단계 S2의 순서를 반대로 하여, 탄성 중합체(3)을 접착하기 전에 우선, 테이프 기판(4)과 보강 부재(6)를 접착층(8)을 통해 접합하고, 그 후 프레임형의 보강 부재(6)의 내측에 탄성 중합체(3)를 배치하여 각각의 개구부(4e, 3c)의 위치를 맞춰 테이프 기판(4)과 탄성 중합체(3)를 접합하여도 좋다.
그 후, 단계 S3에 도시한 칩 접합을 행한다.
즉, 프레임형의 보강 부재(6)의 프레임 내에 반도체 칩(1)을 배치하여 반도체 칩(1)의 주요면(1a)의 복수의 전극 패드(1b)를 2개의 개구부(3c, 4e)에 노출시킨 상태로 반도체 칩(1)의 주요면(1a)과 탄성 중합체(3)를 접착층(3e)(도 11 참조)을 통해 접합한다.
이에 따라, 도 4의 (d)에 도시한 바와 같이, 반도체 칩(1)의 외측 주위에 프레임형의 보강 부재(6)가 배치되어 반도체 칩(1)이 탄성 중합체(3)에 접착된 상태가 된다.
그 후, 단계 S4에 도시한 리드 접합을 행한다.
즉, 반도체 칩(1)의 전극 패드(1b)와 이에 대응하는 테이프 기판(4)의 개구부(4e)에 배치된 리드(4c)를 접속한다.
여기서는 도 5의 (a)에 도시한 바와 같이, 테이프 기판(4)의 개구부(4e)를 상측을 향하여 배치하고, 본딩 툴(7)을 이용한 싱글 포인트의 내측 리드 본딩에 의해 리드(4c)를 전극 패드(1b)에 접속한다.
그 때, 우선 본딩 툴(7)을 개구부(4e)의 소정의 리드(4c) 상에 배치하고, 거기로부터 본딩 툴(7)을 하강시켜 리드(4c)에 본딩 툴(7)을 꽉 눌러 하중을 인가하고, 이 하중에 의해 리드(4c)를 절단한다.
또한, 본딩 툴(7)의 연속 동작에 의해, 절단 후의 리드(4c)를 반도체 칩(1)의 전극 패드(1b)에 꽉 눌러, 열 압착(초음파 병용이어도 좋다) 등에 의해서 리드(4c)와 전극 패드(1b)를 접속한다.
이 본딩 툴(7)의 동작을 각 리드(4c)에 대해 반복하여 행하고, 각각의 전극 패드(1b)와 이에 대응하는 리드(4c)를 접속한다.
그 후, 단계 S5에 도시한 밀봉을 행한다.
즉, 반도체 칩(1)의 전극 패드(1b)와 이에 접속되거나 리드(4c)를 수지 밀봉하여 도 2에 도시한 밀봉부(5)를 형성한다.
여기서는 도 5의 (b)에 도시한 바와 같이, 포팅 방법에 의해 테이프 기판(4)의 개구부(4e)에 대해 포팅 노즐(10)로부터 밀봉재인 밀봉용 수지(9)를 적하하고, 이것에 의해서 반도체 칩(1)의 전극 패드(1b)와 이에 접속된 테이프 기판(4)의 리드(4c)를 수지 밀봉한다.
계속해서, 소정 시간 경과시켜, 이것에 의해서 밀봉용 수지(9)를 경화시켜 밀봉부(5)를 형성한다.
그 후, 단계 S6에 도시한 범프 탑재를 행한다.
즉, 테이프 기판(4)의 일면(표면)의 리드(4c)와 접속하는 범프 랜드(4f) 상에 외부 단자인 범프 전극(2)을 형성한다.
그 때, 우선 테이프 기판(4)의 솔더 레지스트(4h)의 범프용 개구부(4d)에, 도 5의 (c)에 도시한 바와 같이, 땜납 볼(23)을 공급하고, 그 후 리플로우를 행하여, 도 2에 도시한 바와 같이, 각 범프 랜드(4f) 상에 범프 전극(2)을 형성한다.
계속해서, 단계 S7에 도시한 마킹을 행한다.
예를 들면, 보강 부재(6)등에 제품의 모델 번호 등의 마크를 붙인다.
그 후, 단계 S8에 도시한 개별 절단을 행한다.
즉, 절단형 등을 이용하여 테이프 기판(4)을 소정 개소에서 절단하고, 이에 따라 개별화를 행하여 원하는 사이즈의 CSP(11)를 취득한다.
그 후, 단계 S9에 도시한 검사를 행하여 CSP(11)가 완성된다.
이에 따라, 반도체 칩(1)의 외측에 배치된 범프 전극(2)의 테이프 기판(4)에 의한 지지를 보강 부재(6)에 의해 보강한 Fan-in/out형의 CSP(11)를 취득할 수 있다.
본 실시예 1의 Fan-in/out형의 CSP(11) 및 그 제조 방법에 따르면, 이하와 같은 작용 효과가 얻어진다.
즉, 반도체 칩(1)의 외측에 배치되는 보강 부재(6)가 설치됨으로써, 칩 외측의 범프 전극(2)의 테이프 기판에 의한 지지가 보강 부재(6)에 의해서 보강되기 때문에, 칩 외측의 복수의 범프 전극(2)의 지지를 확실하게 행할 수 있다.
또한, 반도체 칩(1)의 주요면(1a) 상에 다공질의 탄성 중합체(3)가 배치됨으로써, 범프 전극 형성시의 리플로우 혹은 CSP(11) 실장시의 리플로우에 있어서 탄성 중합체(3) 중에 보이드가 형성되지 않은 것과, 밀봉부(5)에서 발생하는 증기를효율적으로 외부에 방출 가능하게 됨으로써, 리플로우 크랙(crack) 즉, CSP 실장 문제점의 발생을 막는 것이 가능하게 된다.
따라서, 내리플로우성이 우수한 Fan-in/out형의 CSP(11)로 할 수 있다.
또한, 탄성 중합체(3)의 다공질 불소 수지의 불소가 갖는 발수성에 의해 CSP(11) 내에의 수분의 진입을 막는 수 있고, 이에 따라, Fan-in/out형의 CSP(11)의 전기적 특성의 열화를 저감할 수 있다.
그 결과, 내리플로우성이 우수하여 신뢰성을 향상시킴과 함께, 칩 외측의 복수의 범프 전극(2)을 확실하게 지지하는 것이 가능한 Fan-in/out형의 CSP(11)를 실현할 수 있다.
또한, 본 실시예 1의 Fan-in/out형의 CSP(11)에 있어서, 폴리이미드 수지로 이루어지는 보강 부재(6)의 두께와, 테이프 기판(4)의 테이프 기재(4g)의 폴리이미드 수지의 두께와의 합계를 100∼175㎛로 함으로써, 보강 부재(6)에 의한 테이프 기판(4)의 보강과 맞춰 테이프 기판(4) 자신의 강성도 높일 수 있다.
그 결과, 테이프 기판(4)에 의한 칩 외측의 범프 전극(2)의 지지를 또한 확실하게 행할 수 있다.
또한, 본 실시예 1의 Fan-in/out형의 CSP(11)에서는 표면 배선 구조의 테이프 기판(4)을 이용하고 있기 때문에, 테이프 기재(4g)에 범프용 개구부(4d)를 형성하지 않고서 솔더 레지스트(4h)에 범프용 개구부(4d)를 형성할 수 있다.
따라서, 테이프 기재(4g)를 두껍게 형성할 수 있기 때문에, 테이프 기판(4)에 있어서의 반도체 칩(1)의 외측에 돌출한 개소 즉 기판 돌출부(4b)의 강도를 높일 수 있다.
이에 따라, 보강 부재(6)를 이용하는 것과 맞춰 칩 외측에 배치되는 범프 전극(2)의 지지를 보강할 수 있어, 그 결과 Fan-in/out형의 CSP(11)의 신뢰성을 높일 수 있다.
또한, Fan-in/out형의 CSP(11)에 있어서 칩 외측에 배치되는 범프 전극(2)의 지지를 보강할 수 있기 때문에, 소형 또는 박형화를 도모한 CSP(11)를 휴대용 소형·박형 전자 기기, 예를 들면 휴대 전화 등에도 실장할 수 있다.
다음에, 본 실시예 1의 CSP(11)에 대한 변형예인 CSP(12)(도 8및 도 9 참조)의 구조에 관해서 설명한다.
즉, CSP(11)가 반도체 칩(1)의 전극 패드(1b)의 배열이 센터 패드 배열인 것에 반하여, 도 8 및 도 9에 도시한 CSP(12)는 반도체 칩(1)의 전극 패드(1b)의 배열이 외주 배트 배열인 것이다.
본 실시예 1의 변형예인 CSP(12)에서는 도 8에 도시한 바와 같이, 반도체 칩(1)의 전극 패드(1b)가 반도체 칩(1)의 주요면(1a)에 대향하는 한쌍의 변에 따라서 이 변에 거의 평행하게 배열되어 주요면(1a)의 외주부에 대향하여 배치되어 있다.
도 9는 도 8의 CSP(12)의 B-B선에 따르는 단면을 나타낸 도면이다.
따라서, 도 8, 도 9에 도시한 변형예인 CSP(12)는 도 1, 도 2에 도시한 CSP(11)에 있어서의 반도체 칩(1)의 전극 패드(1b)의 배열을 센터 패드 배열로부터 외주 배트 배열로 치환한 것이다.
또, CSP(12)에서는 반도체 칩(1)의 주요면(1a)에 대향하는 한쌍의 변에 따라서 주요면(1a)의 외주부에 전극 패드(1b)가 대향하여 배열하여 배치되어 있기 때문에, 테이프 기판(4)에는 각각의 열의 전극 패드(1b)를 노출시키는 가늘고 긴 개구부(4e)가 2개 설치되고 있고, 2개의 개구부(4e) 간의 영역이 기판 본체부(4a)로 되며, 또한 각각의 개구부(4e)의 외측의 영역이 기판 돌출부(4b)로 된다.
또한, 다공질의 탄성 중합체(3)는 도 9에 도시한 바와 같이, 대향하는 전극 패드(1b)군 간에 배치되기 때문에, 그 양 외측에 전극 패드(1b)군을 배치할 수 있고, 따라서 CSP(12)의 탄성 중합체(3)에는 CSP(11)에 도시한 바와 같은 개구부(3c)는 형성되어 있지 않다.
또, CSP(12)에 있어서의 전극 패드(1b)의 배열 이외의 그 밖의 구조에 대해서는 CSP(11)와 마찬가지이기 때문에, 그 중복 설명은 생략한다.
또한, CSP(12)의 제조 방법과, CSP(12)의 제조 방법에 의해서 얻어지는 작용 효과에 관해서도 CSP(11)와 마찬가지이기 때문에, 그 중복 설명은 생략한다.
(실시예 2)
도 10은 본 발명의 실시예 2에 의한 반도체 장치(Fan-in/out형의 CSP)의 구조의 일례를 밀봉부를 투과하여 나타내는 평면도, 도 11은 도 10에 도시한 반도체 장치의 C-C선에 따르는 단면도, 도 12는 도 10에 도시한 반도체 장치의 제조 순서의 일례를 나타내는 프로세스 순서도이다. 도 13은 도 10에 도시한 반도체 장치의 제조 방법에 있어서의 각 단계마다의 구조를 나타내는 도면으로, 도 13의 (a)는 테이프 기판을 나타내는 사시도, 도 13의 (b)는 탄성 구조체 부착 상태를 나타내는사시도, 도 13의 (c)는 칩 접착 상태를 나타내는 사시도이다. 도 14는 도 10에 도시한 반도체 장치의 제조 방법에 있어서의 각 단계마다의 구조를 나타내는 도면으로, 도 14의 (a)는 리드 접합 상태를 나타내는 사시도, 도 14의 (b)는 밀봉 상태를 나타내는 사시도, 도 14의 (c)는 범프 전극 탑재 상태를 나타내는 사시도이다. 도 15는 도 10에 도시한 반도체 장치(Fan-in/out형의 CSP)의 변형예의 구조를 밀봉부를 투과하여 나타내는 평면도이고, 도 16은 도 15에 도시한 반도체 장치의 D-D선에 따르는 단면도이다.
본 실시예 2의 CSP(13 : 반도체 장치)는 도 1에 도시한 실시예 1의 CSP(11)와 마찬가지로 센터 패드 배열의 Fan-in/out형이다. 그래서, 본 실시예 2의 CSP(13)에 있어서의 실시예 1의 CSP(11)에 대해서의 변경 개소는 보강 부재(6)를 설치하지 않고서 탄성 중합체(3)가 갖는 골격층(3d)을 폴리이미드 수지에 의해 형성하고, 이와 함께 테이프 기판(4)의 테이프 기재(4g)의 폴리이미드 수지와의 폴리이미드 수지의 합계의 두께를 규정하여 칩 외측에 배치되는 범프 전극(2)의 테이프 기판(4)에 의한 지지를 보강한다.
따라서, 탄성 중합체(3)는 반도체 칩(1)의 주요면(1a) 상에 배치되는 탄성 중합체 본체부(탄성 구조체 본체부 : 3a)와, 반도체 칩(1)의 주요면(1a)의 외측에 연장하는 탄성 중합체 보강부(탄성 구조체 보강부 : 3b)를 포함한다.
이에 따라, 테이프 기판(4)의 반도체 칩(1)의 주요면(1a) 상에 배치되는 기판 본체부(4a)에는 탄성 중합체 본체부(3a)가 대응하고 있고, 또한 반도체 칩(1)의 주요면(1a)으로부터 연장하는 기판 돌출부(4b)에는 탄성 중합체 보강부(3b)가 대응하여 배치되어 있어, 그 결과 반도체 칩(1)의 외측에 배치된 범프 전극(2)의 테이프 기판(4)에 의한 지지를 테이프 기판(4)의 테이프 기재(4g)와 탄성 중합체(3)의 탄성 중합체 보강부(3b)에 따라서 보강한다.
또, CSP(13)에서는 탄성 중합체(3)의 골격층(3d) 및 테이프 기판(4)의 테이프 기재(4g)가 폴리이미드 수지에 의해서 형성되어 있고, 예를 들면 탄성 중합체(3)의 골격층(3d)의 두께를 50∼125㎛(일례로서, 50㎛, 75㎛ 또는 125㎛)로 형성하고, 한편 테이프 기판(4)의 테이프 기재(4g)의 두께를 약 50㎛로 형성하고, 이에 따라, 탄성 중합체(3)의 골격층(3d)의 폴리이미드 수지와 테이프 기판(4)의 테이프 기재(4g)의 폴리이미드 수지와의 두께의 합계를 100∼175㎛로 한다.
이 양자의 폴리이미드 수지 두께에 의해, 그 결과 반도체 칩(1)의 외측에 배치된 범프 전극(2)의 테이프 기판(4)에 의한 지지의 강도를 높일 수 있다.
또, CSP(13)에 있어서의 테이프 기판(4)의 배선 구조는 테이프 기재(4g)의 폴리이미드 수지의 두께를 두껍게 형성할 필요가 있기 때문에, 표면 배선 구조로 되어있다.
즉, 테이프 기재(4g)의 표면[탄성 중합체(3)와의 접합측과 반대측 면]측에 동박으로 이루어지는 리드(4c)가 형성된 표면 배선 구조로 함으로써, 솔더 레지스트(4h)에 범프용 개구부(4d)를 형성할 수 있기 때문에, 테이프 기재(4g)를 두껍게 형성할 수 있다.
따라서, CSP(13)에서는 표면 배선 구조의 테이프 기판(4)을 이용하고 있다.
또, 본 실시예 2의 CSP(13)에 있어서의 그 밖의 구조에 관해서는 실시예 1에서 설명한 CSP(11)와 마찬가지이기 때문에 그 중복 설명은 생략한다.
다음에, 도 10∼도 14를 이용하여 본 실시예 2에 의한 Fan-in/out형의 CSP(13 : 반도체 장치)의 제조 방법을 도 12에 도시한 프로세스 순서도에 따라서 설명한다.
우선, 실시예 1시와 마찬가지로 일면(표면)에 리드(4c)를 지니고, 또한 리드 4c의 일부를 배치하는 개구부(4e)가 형성된 도 13의 (a)에 도시한 표면 배선 구조의 테이프 기판(4)(유연한 배선 기판이라고도 한다)을 준비한다.
여기서, 테이프 기판(4)에 형성된 복수의 리드(4c)는 장방형의 개구부(4e)의 폭 방향에 대하여 각각 개구부(4e)를 걸쳐 형성되어 있다.
또한, CSP(13)에 이용되는 테이프 기판(4)은 그 테이프 기재(4g)가, 예를 들면, 폴리이미드 수지에 의해서 형성된 것이고, 또한 그 배선 구조는 테이프 기재(4g)의 폴리이미드 수지의 두께를 두껍게 형성할 필요가 있기 때문에, 표면 배선 구조이다.
한편, 테이프 기판(4)의 개구부(4e)와 거의 동일 형상의 개구부(3c)가 형성됨과 함께, 탄성 중합체 본체부(3a)와 탄성 중합체 보강부(3b)로 이루어지고, 또한 그 골격층(3d)이 폴리이미드 수지에 의해서 형성된 탄성 중합체(3)를 준비한다.
그 때, 예를 들면 탄성 중합체(3)의 골격층(3d)의 두께는 50∼125㎛로 형성되고, 한편 테이프 기판(4)의 테이프 기재(4g)의 두께는 약 50㎛로 형성되어, 이에 따라, 탄성 중합체(3)의 골격층(3d)의 폴리이미드 수지와 테이프 기판(4)의 테이프 기재(4g)의 폴리이미드 수지와의 두께의 합계가 100∼175㎛로 된 테이프 기판(4)및 탄성 중합체(3)를 이용한다.
그 후, 테이프 기판(4)의 개구부(4e)와 탄성 중합체(3)의 개구부(4e)와의 위치를 맞춰 테이프 기판(4)과 탄성 중합체(3)를 접합한다.
여기서는, 도 12의 단계 S1에 도시한 탄성 중합체 접합을 행한다.
즉, 테이프 기판(4)의 개구부(4e)와 탄성 중합체(3)의 개구부(4e)와의 위치를 맞춰 테이프 기판(4)에 접착층(3e)을 통해 탄성 중합체(3)를 접착하여, 도 13의 (b)에 도시한 상태로 한다.
그 후, 단계 S2에 도시한 칩 접합을 행한다.
즉, 반도체 칩(1)의 주요면(1a)의 복수의 전극 패드(1b)를 2개의 개구부(3c, 4e)에 노출시킨 상태에서 반도체 칩(1)의 주요면(1a)과 탄성 중합체(3)를 접착층(3e)을 통해 접합한다.
이에 따라, 도 11, 도 13의 (c)에 도시한 바와 같이, 반도체 칩(1)의 외측에 기판 돌출부(4b)와 탄성 중합체 보강부(3b)를 연장시켜 반도체 칩(1)을 탄성 중합체(3)에 접착한 상태로 한다.
그 후, 단계 S3에 도시한 리드 접합을 행한다.
즉, 반도체 칩(1)의 전극 패드(1b)와 이에 대응하는 테이프 기판(4)의 개구부(4e)에 배치된 리드(4c)를 접속한다.
여기서는, 도 14의 (a)에 도시한 바와 같이, 테이프 기판(4)의 개구부(4e)를 상측을 향하여 배치하고, 본딩 툴(7)을 이용한 싱글 포인트의 내측 리드 본딩에 의해 리드(4c)를 전극 패드(1b)에 접속한다.
그 때, 실시예 1과 마찬가지로, 본딩 툴(7)을 개구부(4e)의 소정의 리드(4c) 상에 배치하고, 거기로부터 본딩 툴(7)을 하강시켜 리드(4c)에 본딩 툴(7)을 꽉 눌러 하중을 인가하고, 이 하중에 의해서 리드(4c)를 절단한다.
또한, 본딩 툴(7)의 연속 동작에 의해, 절단 후의 리드(4c)를 반도체 칩(1)의 전극 패드(1b)에 꽉 눌러 부쳐, 열 압착(초음파 병용이어도 좋다) 등에 의해서 리드(4c)와 전극 패드(1b)를 접속한다.
이 본딩 툴(7)의 동작을 각 리드(4c)에 대해 반복하여 행하고, 각각의 전극 패드(1b)와 이에 대응하는 리드(4c)를 접속한다.
그 후, 단계 S4에 도시한 밀봉을 행한다.
즉, 반도체 칩(1)의 전극 패드(1b)와 이에 접속된 리드(4c)를 수지 밀봉하여 도 11에 도시한 밀봉부(5)를 형성한다.
여기서는, 도 14의 (b)에 도시한 바와 같이, 포팅 방법에 의해서 테이프 기판(4)의 개구부(4e)에 대해 포팅 노즐(10)로부터 밀봉재인 밀봉용 수지(9)를 적하하고, 이에 의해서 반도체 칩(1)의 전극 패드(1b)와 이에 접속된 테이프 기판(4)의 리드(4c)를 수지 밀봉한다.
계속해서, 소정 시간 경과시켜, 이에 의해서 밀봉용 수지(9)를 경화시켜 밀봉부(5)를 형성한다.
그 후, 단계 S5에 도시한 범프 탑재를 행한다.
즉, 테이프 기판(4)의 일면(표면)의 리드(4c)와 접속하는 범프 랜드(4f) 상에 외부 단자인 범프 전극(2)을 형성한다.
그 때, 우선, 테이프 기판(4)의 솔더 레지스트(4h)의 범프용 개구부(4d)에, 도 14의 (c)에 도시한 바와 같이, 땜납 볼(23)을 공급하고, 그 후 리플로우를 행하여, 도 11에 도시한 바와 같이 각 범프 랜드(4f) 상에 범프 전극(2)을 형성한다.
계속해서, 단계 S6에 도시한 마킹을 행한다.
예를 들면, 탄성 중합체(3) 등에 제품의 모델 번호 등의 마크를 붙인다.
그 후, 단계 S7에 도시한 개별 절단을 행한다.
즉, 절단형 등을 이용하여 테이프 기판(4)을 소정 개소에서 절단하고, 이에 따라, 개별화를 행하여 원하는 사이즈의 CSP(13)를 취득한다.
그 후, 단계 S8에 도시한 검사를 행하여 CSP(13)가 완성된다.
이에 따라, 반도체 칩(1)의 외측에 배치된 범프 전극(2)의 테이프 기판(4)에 의한 지지를 테이프 기판(4)의 테이프 기재(4g)와 탄성 중합체(3)의 골격층(3d)에 따라서 보강한 Fan-in/out형의 CSP(13)를 취득할 수 있다.
본 실시예 2의 Fan-in/out형의 CSP(13) 및 그 제조 방법에 따르면, 이하와 같은 작용 효과가 얻어진다.
즉, 반도체 칩(1) 상으로부터 칩 외측에 연장하는 테이프 기판(4)과와 탄성 중합체(3)를 깆고, 이 테이프 기판(4) 중의 테이프 기재(4g)의 폴리이미드 수지 두께와, 탄성 중합체(3) 중의 골격층(3d)의 폴리이미드 수지의 두께와의 합계를 100∼175㎛로 함으로써, 도 1에 도시한 CSP(11)에 이용한 보강 부재(6)를 설치하지 않고, 칩 외측에 대응하여 배치되는 범프 전극(2)의 지지를 확실하게 행할 수 있다.
또, CSP(13)에서는 표면 배선 구조의 테이프 기판(4)을 이용하고 있기 때문에, 테이프 기판(4) 중의 폴리이미드 수지로 이루어지는 테이프 기재(4g)의 두께를 두껍게 형성할 수 있고, 그 결과 칩 외측에 배치되는 범프 전극(2)의 테이프 기판(4)에 의한 지지를 보강할 수 있다.
또한, CSP(13)의 조립에 있어서 상기 보강 부재(6)를 이용하지 않고서 조립할 수 있기 때문에, Fan-in/out형의 CSP(13)의 제조(조립)을 용이하게 할 수 있다.
따라서, 제조를 용이하게 함과 함께, 칩 외측의 복수의 범프 전극(2)을 확실하게 지지하는 것이 가능한 Fan-in/out형의 CSP(13)를 실현할 수 있다.
또한, CSP(13)에서는 상기 보강 부재(6)를 이용하고 있지 않기 때문에, 도 1에 도시한 CSP(11)와 비교하여 비용을 저감할 수 있다.
또한, 폴리이미드 수지로 이루어지는 골격층(3d)의 탄성 중합체(3)이기 때문에, 다공질의 탄성 중합체(3)와 비교하여 비용을 저감할 수 있고, 그 결과 CSP(13)의 비용을 저감할 수 있다.
다음에, 본 실시예 2의 CSP(13)에 대한 변형예인 CSP(14)(도 15 및 도 16 참조)의 구조에 관해서 설명한다.
즉, CSP(13)가 반도체 칩(1)의 전극 패드(1b)의 배열이 센터 패드 배열인 것에 반하여, 도 15 및 도 16에 도시한 CSP(14)는 반도체 칩(1)의 전극 패드(1b)의 배열이 외주 패드 배열인 것이다.
본 실시예 2의 변형예인 CSP(14)에서는 도 15에 도시한 바와 같이, 반도체 칩(1)의 전극 패드(1b)가 반도체 칩(1)의 주요면(1a)에 대향하는 한쌍의 변에 따라서 이 변에 거의 평행하게 배열되어 주요면(1a)의 외주부에 대향하여 배치되어 있다.
도 16은 도 15의 CSP(14)의 D-D선에 따르는 단면을 나타낸 도면이다.
따라서, 도 15, 도 16에 도시한 변형예인 CSP(14)는 도 10, 도 11에 도시한 CSP(13)에 있어서의 반도체 칩(1)의 전극 패드(1b)의 배열을 센터 패드 배열로부터 외주 배트 배열로 치환한 것이다.
또, CSP(14)에서는 반도체 칩(1)의 주요면(1a)에 대향하는 한싸의 변에 따라서 주요면(1a)의 외주부에 전극 패드(1b)가 대향하여 배열하여 배치되어 있기 때문에, 테이프 기판(4)에는 각각의 열의 전극 패드(1b)를 노출시키는 가늘고 긴 개구부(4e)가 2개 설치되고 있고, 2개의 개구부(4e) 간의 영역이 기판 본체부(4a)로 되며, 또한 각각의 개구부(4e)의 외측의 영역이 기판 돌출부(4b)로 된다.
또한, 탄성 중합체(3)는 도 16에 도시한 바와 같이, 테이프 기판(4)에 대응하여, 반도체 칩(1)의 주요면(1a) 상에 배치되는 탄성 중합체 본체부(3a)[2개의 개구부(3c) 간의 영역]와, 반도체 칩(1)의 주요면(1a)의 외측에 연장하는 탄성 중합체 보강부(3b)[각각의 개구부(3c)의 외측의 영역]를 포함한다.
즉, 테이프 기판(4)의 반도체 칩(1)의 주요면(1a) 상에 배치되는 기판 본체부(4a)에는 탄성 중합체 본체부(3a)가 대응하고 있고, 또한 반도체 칩(1)의 주요면(1a)으로부터 연장하는 기판 돌출부(4b)에는 탄성 중합체 보강부(3b)가 대응하여 배치되어 있어, 이에 따라 반도체 칩(1)의 외측에 배치된 범프 전극(2)의 테이프 기판(4)에 의한 지지를 테이프 기판(4)의 테이프 기재(4g)와 탄성 중합체(3)의 탄성 중합체 보강부(3b)에 따라서 보강하고 있다.
또, CSP(14)에 있어서의 전극 패드(1b)의 배열 이외의 그 밖의 구조에 관해서는 CSP(13)와 마찬가지이기 때문에, 그 중복 설명은 생략한다.
또한, CSP(14)의 제조 방법, 또한 CSP(14) 및 그 제조 방법에 의해서 얻어지는 작용 효과에 관해서도 CSP(13)와 마찬가지이기 때문에, 그 중복 설명은 생략한다.
(실시예 3)
도 17은 본 발명의 실시예 3에 의한 반도체 장치(Fan-in/out형의 CSP)의 구조의 일례를 밀봉부를 투과하여 나타내는 평면도, 도 18은 도 17에 도시한 반도체 장치의 E-E선에 따르는 단면도, 도 19는 도 17에 도시한 반도체 장치(Fan-in/out형의 CSP)의 변형예의 구조를 밀봉부를 투과하여 나타내는 평면도, 도 20은 도 19에 도시한 반도체 장치의 F-F선에 따르는 단면도이다.
본 실시예 3의 CSP(15 : 반도체 장치)는 도 11에 도시한 실시예 2의 CSP(13)와 마찬가지로 센터 패드 배열의 Fan-in/out형이다. 그래서, 본 실시예 3의 CSP(15)에 있어서의 실시예 2의 CSP(13)에 대해서의 변경 개소는 두껍게 형성된 탄성 중합체(3)를 이용하여 칩 외측에 배치되는 범프 전극(2)의 테이프 기판(4)에 의한 지지를 보강하는 것이다.
또, 탄성 중합체(3)는 CSP(13)와 마찬가지로, 반도체 칩(1)의 주요면(1a) 상에 배치되는 탄성 중합체 본체부(탄성 구조체 본체부 : 3a)와, 반도체 칩(1)의 주요면(1a)의 외측에 연장하는 탄성 중합체 보강부(탄성 구조체 보강부 : 3b)를 포함한다.
이에 따라, 테이프 기판(4)의 반도체 칩(1)의 주요면(1a) 상에 배치되는 기판 본체부(4a)에는 탄성 중합체 본체부(3a)가 대응하고 있고, 또한, 반도체 칩(1)의 주요면(1a)으로부터 연장하는 기판 돌출부(4b)에는 탄성 중합체 보강부(3b)가 대응하여 배치되어 있어, 그 결과 반도체 칩(1)의 외측에 배치된 범프 전극(2)의 테이프 기판(4)에 의한 지지를 두껍게 형성된 탄성 중합체 보강부(3b)에 의해서 보강하고 있다.
또, CSP(15)에 있어서의 탄성 중합체(3)는 골격층(3d)과 그 양면에 형성된 접착층(3e)으로 이루어지는 3층 구조이지만, 각층의 두께는 예를 들면, 골격층(3d)이 50㎛+칩측의 접착층(3e)이 50㎛+테이프측의 접착층(3e)이 75㎛ (합계175㎛), 골격층(3d)이 75㎛+칩측의 접착층(3e)이 50㎛+테이프측의 접착층(3e)이 75㎛ (합계 200㎛), 또는 골격층(3d)이 125㎛+칩측의 접착층(3e)이 50㎛+테이프측의 접착층(3e)이 75㎛ (합계 250㎛) 등이다.
또한, CSP(15)에서, 탄성 중합체(3)의 골격층(3d)은 폴리이미드 수지에 의해서 형성되어 있지만, 이와 함께 테이프 기판(4)의 테이프 기재(4g)도 폴리이미드 수지에 의해서 형성되어 있고, 예를 들면 탄성 중합체(3)의 골격층(3d)의 두께를 상기 50∼125㎛로 형성하고, 한편 테이프 기판(4)의 테이프 기재(4g)의 두께를 약 50㎛로 형성한다. 테이프 기재(4g)는 비교적 얇게 형성한다.
또, 본 실시예 3의 CSP(15)에 있어서, 탄성 중합체(3)와 테이프 기판(4)과의 두께의 관계는 탄성 중합체(3)의 두께가 테이프 기판(4)의 두께와 동일하거나 그 이상이면 좋다.
따라서, 두껍게 형성된 탄성 중합체(3)의 탄성 중합체 보강부(3b)에 의해, 반도체 칩(1)의 외측에 배치된 범프 전극(2)의 테이프 기판(4)에 의한 지지의 강도를 높일 수 있다.
또, CSP(15)에 있어서의 테이프 기판(4)의 배선 구조는 이면 배선 구조로 되어있다.
즉, 테이프 기판(4)의 테이프 기재(4g)의 이면[탄성 중합체(3)와의 접합측 면]측에 동박으로 이루어지는 리드(4c)가 형성되어 있다.
또, 본 실시예 3의 CSP(15)에 있어서의 그 밖의 구조에 대해서는 실시예 2에서 설명한 CSP(13)와 마찬가지이기 때문에 그 중복 설명은 생략한다.
또한, 본 실시예 3의 CSP(15)의 제조 방법은 실시예 2의 CSP(13)의 제조 방법과 거의 동일하지만, 그 상위점은 이면 배선 구조의 테이프 기판(4)을 이용함으로써, 테이프 기판(4)에 외부 단자인 범프 전극(2)을 형성할 때에, 테이프 기재(4g)의 범프 탑재 개소에 설치된 범프용 개구부(4d)를 통해 범프 전극(2)을 리드(4c)와 전기적으로 접속하는 것이다.
또, 두껍게 형성된 탄성 중합체(3)를 통해 테이프 기판(4)과 반도체 칩(1)을 접합했을 때에는 테이프 기판(4)의 기판 돌출부(4b)와 탄성 중합체(3)의 탄성 중합체 보강부(3b)가 반도체 칩(1)의 전 주위로부터 칩 외측에 돌출한다.
본 실시예 3의 CSP(15)의 그 밖의 제조 방법에 관해서는 실시예 2의 CSP(13)의 제조 방법과 마찬가지이기 때문에, 그 중복 설명은 생략한다.
본 실시예 3의 Fan-in/out형의 CSP(15) 및 그 제조 방법에 따르면, 이하와같은 작용 효과가 얻어진다.
즉, 반도체 칩(1) 상에서 칩 외측에 연장하는 테이프 기판(4)과 탄성 중합체(3)응 갖고, 이면 배선 구조의 테이프 기판(4)을 이용함으로써, 탄성 중합체(3)를 두껍게 형성할 수 있어, 그 결과 테이프 기판(4)이 얇게 형성되어 있더라도, 도 1에 도시한 CSP(11)에 이용한 보강 부재(6)를 설치하지 않고, 칩 외측에 대응하여 배치되는 범프 전극(2)의 지지를 확실하게 행할 수 있다.
또한, 이면 배선 구조의 테이프 기판(4)을 이용함으로써, 탄성 중합체(3)를 두껍게 형성할 수 있음과 함께, 표면 배선 구조의 경우와 같은 솔더 레지스트(4h)를 필요로 하지 않고, 직접 테이프 기재(4g)에 범프용 개구부(4d)를 형성하기 때문에, CSP(15)의 제조 단계에 있어서 테이프 기판(4)의 제조 프로세스를 간략화 할 수 있다.
그 결과, CSP(15)의 제조 비용을 저감할 수 있다.
또한, 테이프 기판(4)에 있어서, 솔더 레지스트(4h)가 불필요해지기 때문에, 테이프 기판(4) 그 자체의 비용을 저감할 수 있고, 그 결과 CSP(15)의 비용도 감할 수 있다.
또한, 테이프 기판(4)의 테이프 기재(4g)를 두껍게 하여도 좋고, 그 때에는 탄성 중합체(3)가 두껍게 형성되어 있는 것과 맞춰, 테이프 기판(4)의 기판 돌출부(4b) 및 탄성 중합체 보강부(3b)의 강성을 높이는 수 있어, 그 결과 칩 외측에 대응하여 배치되는 범프 전극(2)의 지지를 보다 확실하게 행할 수 있다.
또, 폴리이미드 수지로 이루어지는 골격층(3d)의 탄성 중합체(3)이기 때문에, 다공질의 탄성 중합체(3)와 비교하여 비용을 저감할 수 있고, 그 결과 CSP(15)의 비용을 저감할 수 있다.
다음에, 본 실시예 3의 CSP(15)에 대한 변형예인 CSP(16)(도 19 및 도 20 참조)의 구조에 관해서 설명한다.
즉, CSP(15)가 반도체 칩(1)의 전극 패드(1b)의 배열이 센터 패드 배열인 것에 반하여, 도 19 및 도 20에 도시한 CSP(16)는 반도체 칩(1)의 전극 패드(1b)의 배열이 외주 배트 배열인 것이다.
본 실시예 3의 변형예인 CSP(16)에서는 도 19에 도시한 바와 같이, 반도체 칩(1)의 전극 패드(1b)가, 반도체 칩(1)의 주요면(1a)에 대향하는 한쌍의 변에 따라서 이 변에 거의 평행하게 배열하여 주요면(1a)의 외주부에 대향하여 배치되어 있다.
도 20은 도 19의 CSP(16)의 F-F선에 따르는 단면을 나타낸 도면이다.
따라서, 도 19, 도 20에 도시한 변형예인 CSP(16)는 도 17, 도 18에 도시한 CSP(15)에 있어서의 반도체 칩(1)의 전극 패드(1b)의 배열을 센터 패드 배열로부터 외주 배트 배열로 치환한 것이다.
또, CSP(16)에서는 반도체 칩(1)의 주요면(1a)에 대향하는 한쌍의 변에 따라서 주요면(1a)의 외주부에 전극 패드(1b)가 대향하여 배열하여 배치되어 있기 때문에, 테이프 기판(4)에는 각각의 열의 전극 패드(1b)를 노출시키는 가늘고 긴 개구부(4e)가 2개 설치되고 있고, 2개의 개구부(4e) 간의 영역이 기판 본체부(4a)로 되고, 또한 각각의 개구부(4e)의 외측의 영역이 기판 돌출부(4b)로 된다.
또한, 탄성 중합체(3)는 도 20에 도시한 바와 같이, 테이프 기판(4)에 대응하여, 반도체 칩(1)의 주요면(1a) 상에 배치되는 탄성 중합체 본체부(3a)[(2개의 개구(3c) 간의 영역]와, 반도체 칩(1)의 주요면(1a)의 외측에 연장하는 탄성 중합체 보강부(3b)[각각의 개구부(3c)의 외측 영역]를 포함한다.
즉, 테이프 기판(4)의 반도체 칩(1)의 주요면(1a) 상에 배치되는 기판 본체부(4a)에는 탄성 중합체 본체부(3a)가 대응하고 있고, 또한 반도체 칩(1)의 주요면(1a)으로부터 연장하는 기판 돌출부(4b)에는 탄성 중합체 보강부(3b)가 대응하여 배치되어 있어, 이에 따라 반도체 칩(1)의 외측에 배치된 범프 전극(2)의 테이프 기판(4)에 의한 지지를 테이프 기판(4)의 테이프 기재(4g)와 두껍게 형성된 탄성 중합체(3)의 탄성 중합체 보강부(3b)에 따라서 보강한다.
또, CSP(16)에 있어서의 전극 패드(1b)의 배열 이외의 그 밖의 구조에 관해서는 CSP(15)와 마찬가지이기 때문에, 그 중복 설명은 생략한다.
또한, CSP(16)의 제조 방법과, CSP(16)의 제조 방법에 의해서 얻어지는 작용 효과에 관해서도 CSP(15)와 마찬가지이기 때문에, 그 중복 설명은 생략한다.
(실시예 4)
도 21은 본 발명의 실시예 4에의 한 반도체 장치(Fan-in/out형의 CSP)의 구조의 일례를 밀봉부를 투과하여 나타내는 평면도, 도 22는 도 21에 도시한 반도체 장치의 G-G선에 따르는 단면도, 도 23은 도 21에 도시한 반도체 장치의 변형예의 구조를 밀봉부를 투과하여 나타내는 평면도, 도 24는 도 23에 도시한 반도체 장치의 H-H선에 따르는 단면도이다.
본 실시예 4의 CSP(17 ; 반도체 장치)는 도 10에 도시한 실시예 2의 CSP(13)와 마찬가지로 센터 패드 배열의 Fan-in/out형이다. 그래서, 본 실시예 4의 CSP(17)에 있어서의 실시예 2의 CSP(13)에 대해서의 변경 개소는 다공질의 탄성 중합체(3)을 이용한 것이고, 따라서, 칩 외측에 배치되는 범프 전극(2)의 지지의 보강은, 테이프 기판(4)을 두껍게 형성함으로써 행한다.
CSP(17)의 탄성 중합체(3)는 골격층(3d)과 그 양면에 형성된 접착층(3e)으로 이루어지는 3층 구조이고, 그 중 골격층(3d)이 다공질 불소 수지로 이루어지며, 접착층(3e)은 에폭시 함침 다공질 불소 수지(epoxy-impregrated porous fluorine plastic)로 이루어진다.
또한, CSP(17)에 있어서의 탄성 중합체(3)는 테이프 기판(4)과 거의 동일한 크기이고, 반도체 칩(1)의 주요면(1a) 상에 배치됨과 함께, 그 외측의 테이프 기판(4)의 기판 돌출부(4b)에도 대응하여 배치된다.
따라서, 범프 전극 형성시의 리플로우 혹은 CSP(17) 실장시의 리플로우에 있어서 탄성 중합체(3) 중에 보이드가 형성되는 것을 막을 수 있다.
또한, 탄성 중합체(3)의 불소 수지의 불소가 갖는 발수성에 의해서 CSP(17) 내에의 수분의 진입을 막을 수 있다.
또한, CSP(17)에 있어서의 테이프 기판(4)의 배선 구조는 테이프 기재(4g)의 폴리이미드 수지의 두께를 두껍게 형성할 필요가 있기 때문에, 표면 배선 구조로 되어있다.
즉, 테이프 기재(4g)의 표면[탄성 중합체(3)와의 접합측과 반대측 면]측에동박으로 이루어지는 리드(4c)가 형성된 표면 배선 구조로 함으로써, 솔더 레지스트(4h)에 범프용 개구부(4d)를 형성할 수 있기 때문에, 테이프 기재(4g)를 두껍게 형성할 수 있다.
그 때, CSP(17)로 이용하는 테이프 기판(4)의 폴리이미드 수지의 테이프 기재(4g)의 두께는 예를 들면, 100㎛ 이상이다.
이에 따라, 테이프 기재(4g)의 두께를 두껍게 하여 칩 외측에 배치되는 범프 전극(2)의 지지를 보강할 수 있다.
또, 본 실시예 4의 CSP(17)에 있어서의 그 밖의 구조에 관해서는 실시예 2에서 설명한 CSP(13)와 마찬가지이기 때문에, 그 중복 설명은 생략한다.
또한, 본 실시예 4의 CSP(17)의 제조 방법은 실시예 2의 CSP(13)의 제조 방법과 동일하기 때문에, 그 중복 설명은 생략한다.
본 실시예 4의 Fan-in/out형의 CSP(17) 및 그 제조 방법에 따르면, 이하와 같은 작용 효과가 얻어진다.
즉, 반도체 칩(1) 상으로부터 칩 외측에 연장하는 테이프 기판(4)과 탄성 중합체(3)를 갖고, 또한 표면 배선 구조의 테이프 기판(4)을 이용함으로써, 테이프 기판(4) 중의 폴리이미드 수지로 이루어지는 테이프 기재(4g)의 두께를 두껍게 형성할 수 있다. 예를 들면, 테이프 기판(4)의 테이프 기재(4g)가 100㎛ 이상의 두께에 의해서 형성된 것을 이용함으로써, 테이프 기판(4)의 강성을 높게 할 수 있다.
그 결과, 칩 외측에 배치되는 범프 전극(2)의 지지를 보강할 수 있다.
또한, 탄성 중합체(3)의 골격층(3d)이 다공질 불소 수지로 이루어지고, 한편, 접착층(3e)이 에폭시 함침 다공질 불소 수지로 이루어짐으로써, 반도체 칩(1)의 주요면(1a) 상에 다공질의 탄성 중합체(3)가 배치되기 때문에, 따라서 범프 전극 형성시의 리플로우 혹은 CSP(17) 실장시의 리플로우에 있어서 탄성 중합체(3)중에 보이드가 형성되지 않은 것과, 밀봉부(5)에서 발생하는 증기를 효율적으로 외부에 방출 가능하게 됨으로써, 리플로우 클랙 즉 CSP 실장 문제점의 발생을 막는 것이 가능하게 된다.
그 결과, 내리플로우성이 우수한 Fan-in/out형의 CSP(17)로 할 수 있다.
또한, 탄성 중합체(3)의 다공질 불소 수지의 불소가 갖는 발수성에 의해서 CSP(17) 내에의 수분의 진입을 막을 수 있고, 이에 따라, Fan-in/out형의 CSP(17)의 전기적 특성의 열화를 저감할 수 있다.
그 결과, 내리플로우성이 우수하여 신뢰성을 향상시킴과 함께, 칩 외측의 복수의 범프 전극(2)을 확실하게 지지하는 것이 가능한 Fan-in/out형의 CSP(17)를 실현할 수 있다.
또한, CSP(17)의 조립에 있어서, 도 1에 도시한 CSP(11)와 같은 보강 부재(6)를 이용하지 않고서 조립할 수 있기 때문에, Fan-in/out형의 CSP(17)의 제조(조립)를 용이하게 할 수 있다.
따라서, 제조를 용이하게 함과 함께, 칩 외측의 복수의 범프 전극(2)을 확실하게 지지하는 것이 가능한 Fan-in/out형의 CSP(17)를 실현할 수 있다.
또한, CSP(17)에서는 상기 보강 부재(6)를 이용하고 있지 않기 때문에,CSP(11)와 비교하여 비용을 저감할 수 있다.
다음에, 본 실시예 4의 CSP(17)에 대한 변형예의 CSP(18)(도 23 및 도 24 참조)의 구조에 관해서 설명한다.
즉, CSP(17)가 반도체 칩(1)의 전극 패드(1b)의 배열이 센터 패드 배열인 것에 반하여, 도 23 및 도 24에 도시한 CSP(18)는 반도체 칩(1)의 전극 패드(1b)의 배열이 외주 패드 배열인 것이다.
본 실시예 4의 변형예인 CSP(18)에서는 도 23에 도시한 바와 같이, 반도체 칩(1)의 전극 패드(1b)가 반도체 칩(1)의 주요면(1a)에 대향하는 한쌍의 변에 따라서 이 변에 거의 평행하게 주요면(1a)의 외주부에 대향하여 배치되어 있다.
도 24는 도 23의 CSP(18)의 H-H선에 따르는 단면을 나타낸 도면이다.
따라서, 도 23, 도 24에 도시한 변형예인 CSP(18)는 도 21, 도 22에 도시한 CSP(17)에 있어서의 반도체 칩(1)의 전극 패드(1b)의 배열을 센터 패드 배열로부터 외주 패드 배열로 치환한 것이다.
또, CSP(18)에서는 반도체 칩(1)의 주요면(1a)에 대향하는 한쌍의 변에 따라서 주요면(1a)의 외주부에 전극 패드(1b)가 대향하여 배열하여 배치되어 있기 때문에, 테이프 기판(4)에는 각각의 열의 전극 패드(1b)를 노출시키는 가늘고 긴 개구부(4e)가 2개 설치되고 있고, 2개의 개구부(4e) 간의 영역이 기판 본체부(4a)로 되고, 또한 각각의 개구부(4e)의 외측의 영역이 기판 돌출부(4b)로 된다.
또한, 탄성 중합체(3)도 테이프 기판(4)과 거의 마찬가지의 크기이고, 이것의 2개의 개구부(4e)에 대응한 2개의 개구부(3c)가 형성되며, 또한 각각 기판 본체부(4a) 및 기판 돌출부(4b)에 대응한 개소, 즉 반도체 칩(1)의 주요면(1a) 상에 배치되는 개소[탄성 중합체 본체부(3a)]와, 이 주요면(1a)으로부터 칩 외측에 연장하는 개소[탄성 중합체 보강부(3b)]를 포함한다.
이에 따라, 반도체 칩(1)의 외측에 배치된 범프 전극(2)의 테이프 기판(4)에 의한 지지를 100㎛ 이상으로 두껍게 형성된 테이프 기재(4g)에 의해서 보강하고 있다.
또, CSP(18)에 있어서의 전극 패드(1b)의 배열 이외의 그 밖의 구조에 관해서는 CSP(17)와 마찬가지이기 때문에, 그 중복 설명은 생략한다.
또한, CSP(18)의 제조 방법과, CSP(18)의 제조 방법에 의해서 얻어지는 작용 효과에 관해서도, CSP(17)와 마찬가지이기 때문에, 그 중복 설명은 생략한다.
(실시예 5)
도 25는 본 발명의 실시예 5에 의한 반도체 장치(Fan-in/out형의 CSP)의 구조의 일례를 밀봉부를 투과하여 나타내는 평면도, 도 26은 도 25에 도시한 반도체 장치의 I-I선에 따르는 단면도, 도 27은 도 25에 도시한 반도체 장치(Fan-in/out형의 CSP)의 변형예의 구조를 밀봉부를 투과하여 나타내는 평면도, 도 28은 도 27에 도시한 반도체 장치의 J-J선에 따르는 단면도이다.
본 실시예 5의 CSP(19 ; 반도체 장치)는 도 21에 도시한 실시예 4의 CSP(17)와 마찬가지로 센터 패드 배열의 Fan-in/out형이다. 그래서, 본 실시예 5의 CSP(19)에 있어서의 실시예 4의 CSP(17)에 대한 변경 개소는 다공질의 탄성 중합체(3)가 아니라, 골격층 없는 탄성 중합체(3f) ; 골격층 없는 탄성 구조체)를이용하고 있다.
따라서, 칩 외측에 배치되는 범프 전극(2)의 지지의 보강은 실시예 4의 CSP(17)와 마찬가지로 테이프 기판(4)을 두껍게 형성함으로써 행한다.
여기서, CSP(19)의 골격층 없는 탄성 중합체(3f)는 예를 들면, 아크릴/에폭시계 수지로 이루어지는 접착 기능을 구비한 부재이지만, CSP(17)과 같은 골격층(3d)을 갖고 있지 않기 때문에, 염가임과 함께 두께를 얇게 형성할 수 있다.
또, 골격층 없는 탄성 중합체(3f)는 CSP(17)의 경우와 마찬가지로, 테이프 기판(4)과 거의 동일 크기이고, 반도체 칩(1)의 주요면(1a) 상에 배치됨과 함께, 그 외측의 테이프 기판(4)의 기판 돌출부(4b)에도 대응하여 배치되어 있다.
또한, CSP(19)에 있어서의 테이프 기판(4)의 배선 구조는 테이프 기재(4g)의 폴리이미드 수지의 두께를 두껍게 형성할 필요가 있기 때문에, 표면 배선 구조로 되어있다.
즉, 테이프 기재(4g)의 표면측에 동박으로 이루어지는 리드(4c)가 형성된 표면 배선 구조로 함으로써, CSP(17)와 마찬가지로 솔더 레지스트(4h)에 범프용 개구부(4d)를 형성할 수 있고, 이에 따라 테이프 기재(4g)를 두껍게 형성할 수 있다.
그 때, CSP(19)로 이용하는 테이프 기판(4)의 폴리이미드 수지의 테이프 기재(4g)의 두께는 예를 들면, 100㎛ 이상이다.
이에 따라, 테이프 기재(4g)의 두께를 두껍게 하여 칩 외측에 배치되는 범프 전극(2)의 지지를 보강할 수 있다.
또, 본 실시예 5의 CSP(19)에 있어서의 그 밖의 구조에 관해서는 실시예 4에서 설명한 CSP(17)와 마찬가지이기 때문에 그 중복 설명은 생략한다.
또한, 본 실시예 5의 CSP(19)의 제조 방법은 실시예 2의 CSP(13)의 제조 방법과 동일하기 때문에, 그 중복 설명은 생략한다.
본 실시예 5의 Fan-in/out형의 CSP(19) 및 그 제조 방법에 따르면, 이하와 같은 작용 효과가 얻어진다.
즉, 반도체 칩(1) 상으로부터 칩 외측에 연장하는 테이프 기판(4)과 골격층 없는 탄성 중합체(3f)를 갖고, 또한 표면 배선 구조의 테이프 기판(4)을 이용함으로써, 테이프 기판(4) 중의 폴리이미드 수지로 이루어지는 테이프 기재(4g)의 두께를 두껍게 형성할 수 있다. 예를 들면, 테이프 기판(4)의 테이프 기재(4g)가 100㎛ 이상의 두께에 의해서 형성된 것을 이용함으로써, 테이프 기판(4)의 강성을 높게 할 수 있다.
그 결과, 칩 외측에 배치되는 범프 전극(2)의 지지를 보강할 수 있다.
또한, 골격층 없는 탄성 중합체(3f)를 이용함으로써, 이것을 얇게 형성할 수 있음과 함께, 비용을 저감할 수 있다.
이에 따라, CSP(19)의 소형·박형화를 또한 도모할 수 있음과 함께, 비용 저감을 도모할 수 있다.
또한, CSP(19)의 조립에 있어서, 도 1에 도시한 CSP(11)와 같은 보강 부재(6)를 이용하지 않고서 조립할 수 있기 때문에, Fan-in/out형의 CSP(17)의 제조(조립)를 용이하게 할 수 있다.
따라서, 제조를 용이하게 함과 함께, 칩 외측의 복수의 범프 전극(2)을 확실하게 지지하는 것이 가능한 Fan-in/out형의 CSP(19)를 실현할 수 있다.
또한, CSP(19)에서는, 상기 보강 부재(6)를 이용하고 있지 않기 때문에, CSP(11)와 비교하여 비용을 또한 저감할 수 있다.
다음에, 본 실시예 5의 CSP(19)에 대한 변형예의 CSP(20)(도 27 및 도 28 참조)의 구조에 관해서 설명한다.
즉, CSP(19)가 반도체 칩(1)의 전극 패드(1b)의 배열이 센터 패드 배열인 것에 반하여, 도 27 및 도 28에 도시한 CSP(20)는 반도체 칩(1)의 전극 패드(1b)의 배열이 외주 패드 배열인 것이다.
본 실시예 5의 변형예인 CSP(20)에서는 도 27에 도시한 바와 같이, 반도체 칩(1)의 전극 패드(1b)가 반도체 칩(1)의 주요면(1a)에 대향하는 한쌍의 변에 따라서 이 변에 거의 평행하게 배열하여 주요면(1a)의 외주부에 대향하여 배치되어 있다.
도 28은 도 27의 CSP(20)의 J-J선에 따르는 단면을 나타낸 도면이다.
따라서, 도 27 및 28에 도시한 변형예의 CSP(20)는 도 25, 도 26에 도시한 CSP(19)에 있어서의 반도체 칩(1)의 전극 패드(1b)의 배열을 센터 패드 배열로부터 외주 패드 배열로 치환한 것이다.
또, CSP(20)에서는 반도체 칩(1)의 주요면(1a)에 대향하는 한쌍의 변에 따라서 주요면(1a)의 외주부에 전극 패드(1b)가 대향하여 배열하여 배치되어 있기 때문에, 테이프 기판(4)에는 각각의 열의 전극 패드(1b)를 노출시키는 가늘고 긴 개구부(4e)가 2개 설치되고 있고, 2개의 개구부(4e) 간의 영역이 기판 본체부(4a)로 되고, 또한 각각의 개구부(4e)의 외측의 영역이 기판 돌출부(4b)로 된다.
또한, 골격층 없는 탄성 중합체(3f)도 테이프 기판(4)과 거의 마찬가지의 크기이고, 이것의 2개의 개구부(4e)에 대응한 2개의 개구부(3c)가 형성되며, 또한 각각 기판 본체부(4a) 및 기판 돌출부(4b)에 대응한 개소, 즉 반도체 칩(1)의 주요면(1a) 상에 배치되는 개소와, 이 주요면(1a)으로부터 칩 외측에 연장하는 개소를 포함한다.
이에 따라, 반도체 칩(1)의 외측에 배치된 범프 전극(2)의 테이프 기판(4)에 의한 지지를 100㎛ 이상으로 두껍게 형성한 테이프 기재(4g)에 의해서 보강한다.
또, CSP(20)에 있어서의 전극 패드(1b)의 배열 이외의 그 밖의 구조에 관해서는 CSP(19)와 마찬가지이기 때문에, 그 중복 설명은 생략한다.
또한, CSP(20)의 제조 방법과, CSP(20)의 제조 방법에 의해서 얻어지는 작용 효과에 관해서도 CSP(19)와 마찬가지이기 때문에, 그 중복 설명은 생략한다.
(실시예 6)
도 29는 본 발명의 실시예 6에 의한 반도체 장치(Fan-in/out형의 CSP)의 구조의 일례를 밀봉부를 투과하여 나타내는 평면도, 도 30은 도 29에 도시한 반도체 장치의 K-K선에 따르는 단면도이다.
본 실시예 6의 CSP(30 : 반도체 장치)는 도 1에 도시한 실시예 1의 CSP(11)와 마찬가지로 센터 패드 배열의 Fan-in/out형이다. 그래서, 본 실시예 6의 CSP(30)에 있어서의 실시예 1의 CSP(11)에 대해서의 변경 개소는 반도체 칩(1)의 전극 패드(1b)와 이에 대응하는 테이프 기판(4)의 리드(4c)와의 접속이 본딩용의와이어(24)를 이용한 와이어 본딩에 의해서 행해진 점이다.
즉, 도 30에 도시한 바와 같이, 테이프 기판(4)의 솔더 레지스트(4h)에는 각 리드(4c)의 단부(일부)를 노출시키는 본딩용 개구부(4i)가 각각의 리드(4c)에 대응하여 형성되고, 이 본딩용 개구부(4i)에 노출한 리드(4c)의 상기 단부와 반도체 칩(1)의 전극 패드(1b)가 와이어(24)에 의해서 접속되어 있다.
따라서, 테이프 기판(4)에 있어서의 각 리드(4c)는 반도체 칩(1)의 전극 패드(1b)를 노출시키는 개구부(4e)를 향해서 연장하고 있지만, 그 개구부(4e)에 배치되지 않고 솔더 레지스트(4h)에 피복되는 상태에서 종단하고 있다.
또한, 테이프 기판(4)의 리드(4c)의 상기 단부[범프 전극(2) 접속측과 반대측 단부]에 와이어 본딩이 행해져 있기 때문에, 밀봉부(5)는 테이프 기판(4)의 개구부(4e)뿐만 아니라, 리드(4c)와 와이어(24)와의 접합부도 피복하고 있다.
즉, CSP(30)의 밀봉부(5)는, 테이프 기판(4)의 개구부(4e)와, 그 주위의 리드(4c)와 와이어(24)와의 접합부도 피복하고 있고, 따라서 상기 CSP(11)의 밀봉부(5)보다도 광범위하게 형성되어 있다.
또, 각 리드(4c)의 와이어(24)가 접합되는 상기 단부와 반대측의 일단은, 상기 CSP(11)와 마찬가지로 범프 전극(2)과 전기적으로 접속되어 있다.
또한, 도 30에 도시한 바와 같이, 본 실시예 6의 CSP(30)에 이용되는 테이프 기판(4)도 그 테이프 기재(4g)의 표면측에 리드(4c)가 형성된 표면 배선 구조이다.
또, 와이어 본딩에 이용되는 와이어(24)는 예를 들면, 금선 등이지만 금선 이외의 동선 등을 이용하여도 좋다.
본 실시예 6의 CSP(30)에 있어서의 그 밖의 구조에 대해서는, 실시예 1에서 설명한 CSP(11)돠 마찬가지이기 때문에 그 중복 설명은 생략한다.
다음에, 본 실시예 6의 CSP(30)의 제조 방법에 관해서 설명한다.
CSP(30)의 제조 방법은 상기 CSP(11)의 제조 방법과 거의 동일하지만, 그 상위점은 도 3에 도시한 단계 S4의 리드 접합에 있어서, 와이어 본딩을 행하고, 금선 등의 본딩용의 와이어(24)에 의해서 반도체 칩(1)의 전극 패드(1b)와 테이프 기판(4)의 리드(4c)를 접속하는 것이다.
따라서, 단계 S3의 칩 접합을 끝낸 후, 단계 S4로서 와이어 본딩 장치를 이용하여 와이어 본딩을 행하고, 이에 따라 테이프 기판(4)의 개구부(4e)에 노출한 반도체 칩(1)의 전극 패드(1b)와, 이에 대응하는 테이프 기판(4)의 리드(4c)의 본딩용 개구부(4i)에 노출하는 단부(일부)를 본딩용의 와이어(24)에 의해서 접속한다.
그 후, 단계 S5의 밀봉을 행한다.
즉, 테이프 기판(4)의 개구부(4e)에 밀봉재를 적하하고, 반도체 칩(1)의 전극 패드(1b)와 이에 접속된 본딩용의 와이어(24)를 수지 밀봉함과 함께, 개구부(4e) 주위의 리드(4c)와 와이어(24)와의 접합부에도 상기 밀봉재 적하하고, 이에 의해서 밀봉부(5)를 형성한다.
그 후, 실시예 1의 CSP(11)의 제조와 마찬가지로 단계 S6∼ 단계 S9를 행하여 CSP(30)를 완성시킨다.
본 실시예 6의 Fan-in/out형의 CSP(30) 및 그 제조 방법에 따르면, 이하와같은 작용 효과가 얻어진다.
즉, CSP(30)에서는 반도체 칩(1)의 전극 패드(1b)와 이에 대응하는 테이프 기판(4)의 리드(4c)를 와이어(24)를 이용한 와이어 본딩에 의해서 접속하기 때문에, 그 제조 단계에 있어서 기존의 와이어 본더 등의 조립 장치를 이용하는 수 있고, 그 결과 CSP(30)의 제조 비용을 낮게 억제할 수 있다.
또, 그 밖의 작용 효과에 관해서는 실시예 1의 CSP(11)와 마찬가지이기 때문에, 그 중복 설명은 생략한다.
또한, 도 29, 도 30에 도시한 본 실시예 6의 CSP(30)는 센터 패드 배열이 것이지만, 와이어 본딩에 의해서 반도체 칩(1)의 전극 패드(1b)와 이에 대응하는 테이프 기판(4)의 리드(4c)를 접속하는 구조 및 그 제조 방법에 대해서는 실시예 1∼5의 경우와 마찬가지로 외주 패드 배열인 것에도 적용 가능하고, 그 때 외주 배트 배열에 의해서 얻어지는 작용 효과에 관해서도, 센터 패드 배열의 CSP(30)의 경우와 마찬가지이다.
이상, 본 발명자에 의해서 이루어진 발명을 발명의 실시예 1∼6에 기초하여 구체적으로 설명하였지만, 본 발명은 상기 발명의 실시예 1∼6에 한정되는 것이 아니라, 그 요지를 일탈하지 않은 범위에서 여러 가지 변경 가능한 것은 물론이다.
예를 들면, 상기 실시예 1∼6에 있어서는 반도체 칩(1)이 장방형의 경우에 관해서 설명하였지만, 반도체 칩(1)은 정방형이어도 좋다.
또한, 반도체 칩(1)에 설치되는 전극 패드(1b)의 설치 개소에 관해서도, 외주 배트 배열인 경우, 반도체 칩(1)의 주요면(1a)의 외주부이면 양단부에 한하지않고, 예를 들면 외주 전체에 설치되어 있어도 좋다.
또한, 그 때의 전극 패드(1b)의 수 및 범프 전극(2)의 수에 관해서도, 상기 실시예 1∼6의 것에 한정되지 않으며, 몇 개라도 좋다.
또, 테이프 기판(4)의 개구부(4e) 및 탄성 중합체(3)의 개구부(3c)의 형상에 관해서도, 장방형에 한정되는 것이 아니라, 반도체 칩(1)의 전극 패드(1b)를 노출 가능한 형상이면, 장방형 이외의 형상이어도 좋다.
또한, 상기 실시예 6에서는, CSP(30)의 테이프 기판(4)이 표면 배선 구조인 경우를 설명하였지만, CSP(30)에 이용되는 테이프 기판(4)은 이면 배선 구조여도 좋다. 단, 이면 배선 구조의 테이프 기판(4)에서는 본딩용 개구부(4i)가 테이프 기재(4g)에 설치되게 된다.
또한, 상기 실시예 6에서 설명한 와이어 본딩에 의한 CSP 구조는 실시예 1∼5의 CSP(11, 12, 13, 14, 15. 16. 17, 18, 19, 20)에 관해서도 적용 가능하고, 그 때의 구조는 반도체 칩(1)의 전극 패드(1b)와 접속되어 있던 리드(4c)를 와이어(24)로 치환하는 것이다.
또한, 상기 실시예 1에서 설명한 CSP(11) 및 그 변형예인 CSP(12)에 이용되는 테이프 기판(4)의 리드(4c)를 피복하는 도금층에 관해서도 실시예 2∼6의 각 CSP에 대해 적용되는 것이다.
또한, 상기 실시예 1∼6에서 설명한 Fan-in/out형의 반도체 장치(CSP)는 예를 들면, DRAM (Dynamic Random Access Memory), S(Syncronous) DRAM, S (Static) RAM, Rambus(램 버스) DRAM, Direct Rambus DRAM, DDR(Double Data Rate) 방식 싱크로너스 DRAM, 플래시 메모리, ASIC(Application Specific IC), CPU (Central Processing Unit), 게이트 어레이 등에 이용할 수 있고, 그 응용 제품으로서는 예를 들면, 모듈이나 카드 등의 전자 기기 혹은 휴대용 소형·박형 전자 기기 등이다.
단, 상기 모듈이나 카드 혹은 휴대용 소형·박형 전자 기기 이외의 다른 제품에 이용하여도 되는 것은 물론이다.
본원에 있어서 개시되는 발명 중, 대표적인 것에 의해서 얻어지는 효과를 간단하게 설명하면, 이하와 같다.
(1) Fan-in/out형의 반도체 장치(CSP)에 있어서, 반도체 칩의 외측에 배치되는 보강 부재가 설치됨으로써, 칩 외측의 복수의 범프 전극의 지지를 확실하게 행할 수 있다.
(2) 반도체 칩의 주요면 상에 다공질의 탄성 구조체가 배치됨으로써, 반도체 장치 실장시의 리플로우에 있어서 탄성 구조체 중에 보이드가 형성되어 있지 않기 때문에, 내리플로우성이 우수한 반도체 장치로 할 수 있다. 그 결과, 반도체 장치의 신뢰성을 향상시킬 수 있다.
(3) 반도체 칩 상으로부터 칩 외측에 연장하는 테이프 기판과 탄성 구조체를 갖고, 이 테이프 기판 중의 테이프 기재의 폴리이미드 수지의 두께와, 탄성 구조체 내의 골격층의 폴리이미드 수지의 두께와의 합계를 100∼175㎛로 함으로써, 보강 부재를 설치하지 않고 칩 외측의 범프 전극의 지지를 확실하게 행할 수 있다. 그결과, Fan-in/out형의 반도체 장치(CSP)의 제조를 용이하게 하고, 또한 칩 외측의 복수의 범프 전극을 확실하게 지지하는 것이 가능하게 된다.

Claims (53)

  1. 반도체 장치에 있어서,
    복수의 범프 전극이 반도체 칩의 주요면 상과 상기 칩 주요면 상의 외측과,
    상기 반도체 칩의 주요면 상에 배치되어, 상기 반도체 칩의 접속 단자를 노출시키는 개구부가 형성된 다공질의 탄성 구조체와,
    상기 반도체 칩의 주요면 상으로부터 칩 외측에 연장하고, 일단이 상기 접속 단자와 전기적으로 접속되고 또한 타단이 상기 범프 전극과 전기적으로 접속되는 리드와, 상기 접속 단자를 노출시키는 개구부가 형성된 테이프 기판과,
    상기 반도체 칩의 외측에 배치되는 상기 범프 전극의 지지를 보강하는 보강 부재와,
    상기 반도체 칩의 상기 접속 단자 및 상기 테이프 기판의 상기 리드를 밀봉하는 밀봉부를 포함하는 것을 특징으로 하는 반도체 장치.
  2. 제1항에 있어서, 상기 보강 부재는 폴리이미드 수지에 의해서 두껍게 형성되어 있는 것을 특징으로 하는 반도체 장치.
  3. 제1항에 있어서, 상기 보강 부재는 금속재로 이루어지는 것을 특징으로 하는 반도체 장치.
  4. 제1항에 있어서, 상기 보강 부재는 프레임형으로 형성되고, 상기 프레임 내에 상기 반도체 칩 및 상기 탄성 구조체가 배치되어 있는 것을 특징으로 하는 반도체 장치.
  5. 제1항에 있어서, 상기 반도체 칩의 상기 접속 단자는 상기 반도체 칩의 상기 주요면에 대향하는 어느 한쪽의 한쌍의 변의 중간 부근에 상기 변에 따라서 배치되어 있는 것을 특징으로 하는 반도체 장치.
  6. 제1항에 있어서, 상기 반도체 칩의 상기 접속 단자는 상기 반도체 칩의 상기 주요면의 외주부에 상기 주요면의 어느 한쪽의 변에 따라서 배치되어 있는 것을 특징으로 하는 반도체 장치.
  7. 제1항에 있어서, 상기 다공질의 탄성 구조체는 골격층과 그 양면에 형성된 접착층으로 이루어지는 3층 구조이며, 상기 골격층은 다공질 불소 수지로 이루어지고, 상기 접착층은 에폭시 함침 다공질 불소 수지로 이루어지는 것을 특징으로 하는 반도체 장치.
  8. 제1항에 있어서, 상기 테이프 기판의 테이프 기재는 폴리이미드 수지로 이루어지고, 상기 테이프 기재에 동박(copper coil)으로 만들어진 상기 리드가 형성되는 것을 특징으로 하는 반도체 장치.
  9. 제1항에 있어서, 폴리이미드 수지로 이루어지는 상기 보강 부재와, 상기 테이프 기판의 상기 테이프 기재의 폴리이미드 수지와의 두께의 합계가 100∼175㎛인 것을 특징으로 하는 반도체 장치.
  10. 반도체 장치에 있어서,
    반도체 칩의 주요면 상에 배치되는 탄성 구조체 본체부와 상기 반도체 칩의 상기 주요면의 외측에 연장하는 탄성 구조체 보강부를 포함하고, 상기 반도체 칩의 주요면에 형성되는 접속 단자를 노출시키는 개구부를 포함하는 탄성 구조체와,
    상기 반도체 칩의 주요면 상으로부터 칩 외측에 연장되고, 일단이 상기 접속 단자와 전기적으로 접속되며 또한 타단이 외부 단자인 범프 전극과 전기적으로 접속되는 리드와 테이프 기재를 포함함과 함께, 상기 접속 단자를 노출시키는 개구부를 포함하는 테이프 기판과,
    상기 반도체 칩의 상기 접속 단자 및 이에 접속되는 상기 리드를 밀봉하는 밀봉부와,
    상기 반도체 칩의 주요면과 상기 반도체 칩 외측에 대응하여 배치되는 상기 외부 단자가 되는 범프 전극을 포함하고,
    상기 반도체 칩의 외측에 배치되는 상기 범프 전극은 상기 테이프 기판과 상기 탄성 구조체의 상기 탄성 구조체 보강부에 의해서 지지되며, 또한 보강되는 것을 특징으로 하는 반도체 장치.
  11. 제10항에 있어서, 상기 탄성 구조체는 폴리이미드 수지로 이루어지는 골격층을 포함하는 것을 특징으로 하는 반도체 장치.
  12. 제10항에 있어서, 상기 탄성 구조체는 폴리이미드 수지로 이루어지는 골격층을 포함하고, 상기 테이프 기판의 상기 테이프 기재는 폴리이미드 수지로 이루어지고, 상기 폴리이미드 수지로 이루어지는 상기 골격층과 상기 테이프 기재와의 두께의 합계가 100∼175㎛인 것을 특징으로 하는 반도체 장치.
  13. 제12항에 있어서, 상기 테이프 기재의 폴리이미드 수지의 두께는 50㎛이고, 상기 탄성 구조체의 상기 골격층의 폴리이미드 수지의 두께는 50∼125㎛인 것을 특징으로 하는 반도체 장치.
  14. 제10항에 있어서, 상기 반도체 칩의 상기 접속 단자는 상기 반도체 칩의 상기 주요면에 대향하는 어느 한쪽이 한쌍의 변의 중간 부근에서 상기 변에 따라 배치되어 있는 것을 특징으로 하는 반도체 장치.
  15. 제10항에 있어서, 상기 반도체 칩의 상기 접속 단자는 상기 반도체 칩의 상기 주요면의 외주부에 상기 주요면의 어느 한쪽 변에 거의 평행하게 배열하며 배치되어 있는 것을 특징으로 하는 반도체 장치.
  16. 제10항에 있어서, 상기 테이프 기판의 상기 테이프 기재는 폴리이미드 수지로 이루어지고, 상기 테이프 기재의 어느 한쪽 면에 동박으로 이루어지는 상기 리드가 형성되어 있는 것을 특징으로 하는 반도체 장치.
  17. 제16항에 있어서, 상기 테이프 기판의 상기 테이프 기재의 상기 탄성 구조체와의 접합측과 반대측 면에 동박으로 이루어진 상기 리드가 형성되는 것을 특징으로 하는 반도체 장치.
  18. 반도체 장치에 있어서,
    복수의 범프 전극이 반도체 칩의 주요면 상과 칩 주요면 상의 외측과,
    상기 반도체 칩의 주요면 상에 배치되는 탄성 구조체 본체부와 상기 반도체 칩의 상기 주요면의 외측에 연장하여 배치되는 탄성 구조체 보강부를 포함하고, 상기 반도체 칩의 접속 단자를 노출시키는 개구부가 형성된 두꺼운 탄성 구조체와,
    상기 반도체 칩의 주요면 상으로부터 칩 외측에 연장하고, 일단이 상기 접속 단자와 전기적으로 접속되며 또한 타단이 상기 범프 전극과 전기적으로 접속되는 리드를 포함하고, 상기 접속 단자를 노출시키는 개구부가 형성된 테이프 기판과,
    상기 반도체 칩의 상기 접속 단자 및 상기 테이프 기판의 상기 리드를 밀봉하는 밀봉부를 포함하고,
    상기 탄성 구조체의 두께는 상기 테이프 기판과 동일하거나 그 이상의 두께가 되도록 구성되고, 상기 반도체 칩의 외측에 배치된 상기 범프 전극의 상기 테이프 기판에 의한 지지가 두꺼운 상기 탄성 구조체 보강부에 의해 보강되는 것을 특징으로 하는 반도체 장치.
  19. 제18항에 있어서, 상기 반도체 칩의 상기 접속 단자는 반도체 칩의 상기 요면에 대향하는 어느 한쪽의 한쌍의 변의 중간 부근에 상기 변에 거의 평행하게 배열하여 배치되어 있는 것을 특징으로 하는 반도체 장치
  20. 제18항에 있어서, 상기 반도체 칩의 상기 접속 단자는 상기 반도체 칩의 상기 주요면의 외주부에 상기 주요면의 어느 한쪽의 변에 거의 평행하게 배열하여 배치되는 것을 특징으로 하는 반도체 장치.
  21. 제18항에 있어서, 상기 테이프 기판의 테이프 기재는 폴리이미드 수지로 이루어지고, 상기 테이프 기재의 어느 한쪽 면에 동박으로 이루어진 상기 리드가 형성되는 것을 특징으로 하는 반도체 장치.
  22. 제21항에 있어서, 상기 테이프 기판의 상기 테이프 기재의 상기 탄성 구조체와의 접합측 면에 동박으로 이루어지는 상기 리드가 형성되는 것을 특징으로 하는 반도체 장치.
  23. 제18항에 있어서, 상기 테이프 기재의 폴리이미드 수지의 두께는 50㎛이고, 상기 탄성 구조체의 상기 폴리이미드 수지의 두께는 50∼125㎛인 것을 특징으로 하는 반도체 장치.
  24. 반도체 장치에 있어서,
    반도체 칩의 주요면 상으로부터 칩 외측에 연장되고, 상기 반도체 칩의 주요면에 형성되는 접속 단자를 노출시키는 개구부를 포함하는 다공질의 탄성 구조체와,
    상기 반도체 칩의 주요면 상으로부터 칩 외측에 연장되고, 일단이 상기 접속 단자와 전기적으로 접속되며, 또한 타단이 외부 단자인 범프 전극과 전기적으로 접속되는 리드를 포함함과 함께, 상기 접속 단자를 노출시키는 개구부를 포함하는 테이프 기판과,
    상기 반도체 칩의 상기 접속 단자 및 상기 테이프 기판의 상기 리드를 밀봉하는 밀봉부와,
    상기 반도체 칩의 주요면과 상기 반도체 칩 외측과 대응하여 배치되는 외부 단자인 복수의 범프 전극을 포함하고,
    상기 테이프 기판의 테이프 기재가 상기 다공질의 탄성 구조체의 골격층보다 두껍게 구성되고, 상기 반도체 칩의 외측에 배치된 상기 범프 전극의 상기 테이프 기판에 의한 지지가 두꺼운 상기 테이프 기재에 의해서 보강되는 것을 특징으로 하는 반도체 장치.
  25. 제24항에 있어서, 상기 테이프 기판의 상기 테이프 기재는 폴리이미드 수지로 이루어지고, 상기 테이프 기재의 어느 한쪽 면에 동박으로 이루어진 상기 리드가 형성되는 것을 특징으로 하는 반도체 장치.
  26. 제25항에 있어서, 상기 테이프 기재의 상기 탄성 구조체와의 접합측과 반대측 면에 동박으로 이루어진 상기 리드가 형성되는 것을 특징으로 하는 반도체 장치.
  27. 제24항에 있어서, 상기 반도체 칩의 상기 접속 단자는 상기 반도체 칩의 상기 주요면에 대향하는 어느 한쪽의 한쌍의 변의 중간 부근에 상기 변에 거의 평행하게 배열하며 배치되는 것을 특징으로 하는 반도체 장치.
  28. 제24항에 있어서, 상기 반도체 칩의 상기 접속 단자는 상기 반도체 칩의 상기 주요면의 외주부에 상기 주요면의 어느 한쪽 변에 거의 평행하게 배열하며 배치되어 있는 것을 특징으로 하는 반도체 장치.
  29. 제24항에 있어서, 상기 다공질의 탄성 구조체가 상기 골격층과 그 양면에 형성된 접착층으로 이루어지는 3층 구조이며, 상기 골격층은 다공질 불소 수지로 이루어지고, 상기 접착층은 에폭시 함침 다공질 불소 수지로 이루어지는 것을 특징으로 하는 반도체 장치.
  30. 제24항에 있어서, 상기 테이프 기판의 상기 테이프 기재의 두께는 100㎛ 이상인 것을 특징으로 하는 반도체 장치.
  31. 반도체 장치에 있어서,
    복수의 범프 전극이 반도체 칩의 주요면 상과 칩 주요면 상의 외측과,
    상기 반도체 칩의 주요면 상으로부터 칩 외측에 연장되고, 상기 반도체 칩의 접속 단자를 노출시키는 개구부가 형성된 골격층 없는 탄성 구조체와,
    상기 반도체 칩의 주요면 상으로부터 칩 외측에 연장되고, 일단이 상기 접속 단자와 전기적으로 접속되며 또한 타단이 상기 범프 전극과 전기적으로 접속되는 리드를 포함하고, 상기 접속 단자를 노출시키는 개구부가 형성된 테이프 기판과,
    상기 반도체 칩의 상기 접속 단자 및 상기 테이프 기판의 상기 리드를 밀봉하는 밀봉부를 포함하고,
    상기 테이프 기판의 테이프 기재가 100㎛ 이상의 두께로 형성되고, 상기 반도체 칩의 외측에 배치된 상기 범프 전극의 상기 테이프 기판에 의한 지지가 100㎛ 이상의 두께의 상기 테이프 기재에 의해서 보강되어 있는 것을 특징으로 하는 반도체 장치.
  32. 제31항에 있어서, 상기 반도체 칩의 상기 접속 단자는 상기 반도체 칩의 상기 주요면에 대향하는 어느 한쪽의 한쌍의 변의 중간 부근에 상기 변에 거의 평행하게 배열하며 배치되어 있는 것을 특징으로 하는 반도체 장치
  33. 제31항에 있어서, 상기 반도체 칩의 상기 접속 단자는 상기 반도체 칩의 상기 주요면의 외주부에 상기 주요면의 어느 한쪽 변에 거의 평행하게 배열하며 배치되어 있는 것을 특징으로 하는 반도체 장치.
  34. 반도체 장치에 있어서,
    복수의 범프 전극이 반도체 칩의 주요면 상과 칩 주요면 상의 외측과,
    상기 반도체 칩의 주요면 상에 배치되어, 상기 반도체 칩의 접속 단자를 노출시키는 개구부가 형성된 다공질의 탄성 구조체와,
    상기 반도체 칩의 주요면 상으로부터 칩 외측에 연장하고, 일부가 노출되며 또한 일단이 상기 범프 전극과 전기적으로 접속되는 리드를 포함하고, 상기 접속 단자를 노출시키는 개구부가 형성된 테이프 기판과,
    상기 반도체 칩의 상기 접속 단자와 이에 대응하는 상기 테이프 기판의 상기 리드의 노출한 상기 일부를 접속하는 본딩용 와이어와,
    상기 반도체 칩의 외측에 배치되는 상기 범프 전극의 지지를 보강하는 보강 부재와,
    상기 반도체 칩의 상기 접속 단자 및 상기 와이어를 밀봉하는 밀봉부를 포함하는 것을 특징으로 하는 반도체 장치.
  35. 제34항에 있어서, 상기 테이프 기판의 테이프 기재는 폴리이미드 수지로 이루어지고, 상기 테이프 기재의 표리 어느 한쪽 면에 동박으로 이루어지는 상기 리드가 형성되는 것을 특징으로 하는 반도체 장치.
  36. 반도체 장치의 제조 방법에 있어서,
    주요면에 복수의 접속 단자를 포함하는 반도체 칩을 준비하는 단계와,
    일면에 리드를 포함하고, 상기 리드의 일부를 배치하는 개구부가 형성된 테이프 기판을 준비하는 단계와,
    상기 테이프 기판과 동등 또는 그 이상의 두께로 형성되어, 상기 테이프 기판의 상기 개구부와 거의 동일 형상의 개구부가 형성된 탄성 구조체 본체부를 포함하고, 상기 탄성 구조체 본체부와 그 외측에 형성된 탄성 구조체 보강부로 이루어지는 탄성 구조체를 준비하는 단계와,
    상기 테이프 기판의 상기 개구부와 상기 탄성 구조체의 상기 개구부와의 위치를 맞춰 상기 테이프 기판과 상기 탄성 구조체를 접합하는 단계와,
    상기 반도체 칩의 복수의 접속 단자를 2개의 상기 개구부에 노출시켜, 상기 탄성 구조체 본체부를 상기 반도체 칩의 주요면 상에 배치함과 함께, 상기 탄성 구조체 보강부를 상기 반도체 칩의 상기 주요면의 외측에 연장시켜 상기 반도체 칩의 상기 주요면과 상기 탄성 구조체를 접합하는 단계와,
    상기 반도체 칩의 상기 접속 단자와 이에 대응하는 상기 테이프 기판의 개구부에 배치된 상기 리드를 접속하는 단계와,
    상기 반도체 칩의 상기 접속 단자와 이에 접속된 상기 리드를 수지 밀봉하여 밀봉부를 형성하는 단계와,
    상기 테이프 기판의 일면의 상기 리드와 접속하는 상기 범프 전극을 형성하는 단계와,
    상기 테이프 기판을 개별화하는 단계를 포함하고,
    상기 반도체 칩의 외측에 배치된 상기 범프 전극의 상기 테이프 기판에 의한 지지를 두꺼운 상기 탄성 구조체 보강부에 의해서 보강할 수 있는 것을 특징으로 하는 반도체 장치의 제조 방법.
  37. 제36항에 있어서, 상기 테이프 기판으로서, 이것의 테이프 기재가 폴리이미드 수지에 의해서 형성되어, 상기 테이프 기재의 어느 한쪽 면에 동박으로 이루어지는 상기 리드가 형성된 테이프 기판을 이용하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  38. 제36항에 있어서, 상기 테이프 기판으로서, 이것의 테이프 기재가 폴리이미드 수지에 의해 형성되어, 상기 테이프 기재의 상기 탄성 구조체와의 접합측 면에 동박으로 이루어지는 상기 리드가 형성된 테이프 기판을 이용하고, 상기 테이프 기판에 상기 범프 전극을 형성할 때에, 상기 테이프 기재의 범프 탑재 개소에 설치된 범프용 개구부를 통해 상기 범프 전극을 상기 리드와 전기적으로 접속하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  39. 제36항에 있어서, 상기 탄성 구조체를 통해 상기 테이프 기판과 상기 반도체 칩을 접합했을 때, 상기 테이프 기판이 상기 반도체 칩의 전 주위로부터 칩 외측에 돌출하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  40. 반도체 장치의 제조 방법에 있어서,
    주요면에 복수의 접속 단자를 포함하는 반도체 칩을 준비하는 단계와,
    일면에 리드를 포함하고, 상기 리드의 일부를 배치하는 개구부가 형성된 테이프 기판을 준비하는 단계와,
    상기 테이프 기판의 상기 개구부와 거의 동일 형상의 개구부가 형성된 다공질의 탄성 구조체를 준비하는 단계와,
    상기 테이프 기판의 상기 개구부와 상기 탄성 구조체의 상기 개구부와의 위치를 맞춰 상기 테이프 기판과 상기 탄성 구조체를 접합하는 단계와,
    상기 반도체 칩의 상기 접속 단자를 2개의 상기 개구부에 노출시켜, 상기 테이프 기판과 상기 탄성 구조체를 상기 반도체 칩의 주요면 상으로부터 칩 외측에 연장시켜 상기 반도체 칩의 상기 주요면과 상기 탄성 구조체를 접합하는 단계와,
    상기 반도체 칩의 상기 접속 단자와 이에 대응하는 상기 테이프 기판의 개구부에 배치된 상기 리드를 접속하는 단계와,
    상기 반도체 칩의 상기 접속 단자와 이에 접속된 상기 리드를 수지 밀봉하여밀봉부를 형성하는 단계와,
    상기 테이프 기판의 일면의 상기 리드와 접속하는 상기 범프 전극을 형성하는 단계와,
    상기 테이프 기판을 개별화하는 단계를 포함하고,
    상기 반도체 칩의 외측에 배치된 상기 범프 전극의 상기 테이프 기판에 의한 지지를, 상기 탄성 구조체의 골격층보다 두껍게 형성된 상기 테이프 기판의 테이프 기재에 의해서 보강할 수 있는 것을 특징으로 하는 반도체 장치의 제조 방법.
  41. 제40항에 있어서, 상기 다공질의 탄성 구조체로서, 이것의 골격층이 다공질 불소 수지에 의해서 형성된 탄성 구조체를 이용하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  42. 제40항에 있어서, 상기 테이프 기판으로서, 이것의 상기 테이프 기재가 폴리이미드 수지에 의해서 형성되어, 상기 테이프 기재의 어느 한쪽의 면에 금속박으로 이루어지는 상기 리드가 형성된 테이프 기판을 이용하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  43. 제42항에 있어서, 상기 테이프 기판의 상기 리드는 동박에 의해 형성되거나 리드인 것을 특징으로 하는 반도체 장치의 제조 방법.
  44. 제42항에 있어서, 상기 테이프 기판으로서, 이것의 상기 테이프 기재가 폴리이미드 수지에 의해서 형성됨과 함께, 상기 테이프 기재의 두께가 100㎛ 이상인 테이프 기판을 이용하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  45. 제42항에 있어서, 상기 테이프 기판으로서, 상기 테이프 기재의 상기 탄성 구조체와의 접합측과 반대측의 면에 상기 리드가 형성된 테이프 기판을 이용하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  46. 반도체 장치의 제조 방법에 있어서,
    주요면에 복수의 접속 단자를 포함하는 반도체 칩을 준비하는 단계와,
    일면에 리드를 포함하고, 상기 리드의 일부를 배치하는 개구부가 형성된 테이프 기판을 준비하는 단계와,
    상기 테이프 기판의 상기 개구부와 거의 동일 형상의 개구부가 형성된 다공질의 탄성 구조체를 준비하는 단계와,
    상기 반도체 칩의 외측에 배치되는 상기 범프 전극의 상기 테이프 기판에 의한 지지를 보강하는 보강 부재를 준비하는 단계와,
    상기 테이프 기판의 상기 개구부와 상기 탄성 구조체의 상기 개구부와의 위치를 맞춰 상기 테이프 기판과 상기 탄성 구조체를 접합하는 단계와,
    상기 테이프 기판과 상기 보강 부재를 접합하는 단계와,
    상기 반도체 칩의 상기 접속 단자를 2개의 상기 개구부에 노출시켜, 상기 반도체 칩의 주위에 상기 보강 부재를 배치하여 상기 반도체 칩의 상기 주요면과 상기 탄성 구조체를 접합하는 단계와,
    상기 반도체 칩의 상기 접속 단자와 이에 대응하는 상기 테이프 기판의 개구부에 배치된 상기 리드를 접속하는 단계와,
    상기 반도체 칩의 상기 접속 단자와 이에 접속된 상기 리드를 수지 밀봉하여 밀봉부를 형성하는 단계와,
    상기 테이프 기판의 일면의 상기 리드와 접속하는 상기 범프 전극을 형성하는 단계와,
    상기 테이프 기판을 개별화하는 단계를 포함하고,
    상기 반도체 칩의 외측에 배치된 상기 범프 전극의 상기 테이프 기판에 의한 지지를 상기 보강 부재에 의해서 보강할 수 있는 것을 특징으로 하는 반도체 장치의 제조 방법
  47. 제46항에 있어서, 상기 테이프 기판과 상기 탄성 구조체를 접합한 후, 상기 탄성 구조체의 주위에 상기 보강 부재를 배치하여 상기 테이프 기판과 상기 보강 부재를 접합하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  48. 제46항에 있어서, 상기 테이프 기판과 상기 보강 부재를 접합한 후, 상기 보강 부재의 내측에 상기 탄성 구조체를 배치하여 상기 테이프 기판과 상기 탄성 구조체를 접합하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  49. 제46항에 있어서, 상기 보강 부재가 프레임형으로 형성되어, 상기 보강 부재의 프레임 내에 상기 반도체 칩을 배치하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  50. 제46항에 있어서, 상기 보강 부재로서, 금속재에 의해서 형성된 보강 부재를 이용하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  51. 제46항에 있어서, 상기 보강 부재로서, 폴리이미드 수지에 의해서 형성된 보강 부재를 이용하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  52. 제51항에 있어서, 상기 테이프 기판의 테이프 기재가 폴리이미드 수지에 의해서 형성된 테이프 기판을 이용하고, 상기 보강 부재와 상기 테이프 기재의 폴리이미드 수지와의 두께의 합계가 100㎛ 이상인 것을 특징으로 하는 반도체 장치의 제조 방법.
  53. 반도체 장치의 제조 방법에 있어서,
    주요면에 복수의 접속 단자를 포함하는 반도체 칩을 준비하는 단계와,
    일면에 리드를 포함하고, 상기 반도체 칩의 접속 단자를 노출시키는 개구부가 형성되며 또한 상기 리드의 일부가 노출하는 테이프 기판을 준비하는 단계와,
    상기 테이프 기판의 상기 개구부와 거의 동일 형상의 개구부가 형성된 다공질의 탄성 구조체를 준비하는 단계와,
    상기 반도체 칩의 외측에 배치되는 상기 범프 전극의 상기 테이프 기판에 의한 지지를 보강하는 보강 부재를 준비하는 단계와,
    상기 테이프 기판의 상기 개구부와 상기 탄성 구조체의 상기 개구부와의 위치를 맞춰 상기 테이프 기판과 상기 탄성 구조체를 접합하는 단계와,
    상기 테이프 기판과 상기 보강 부재를 접합하는 단계와,
    상기 반도체 칩의 상기 접속 단자를 2개의 상기 개구부에 노출시켜, 상기 반도체 칩의 주위에 상기 보강 부재를 배치하여 상기 반도체 칩의 상기 주요면과 상기 탄성 구조체를 접합하는 단계와,
    상기 반도체 칩의 상기 접속 단자와 이에 대응하는 상기 테이프 기판의 상기 리드의 노출한 상기 일부를 와이어 본딩에 의해서 접속하는 단계와,
    상기 반도체 칩의 상기 접속 단자와 이에 접속된 본딩용의 와이어를 수지 밀봉하여 밀봉부를 형성하는 단계와,
    상기 테이프 기판의 일면의 상기 리드와 접속하는 상기 범프 전극을 형성하는 단계와,
    상기 테이프 기판을 개별화하는 단계를 포함하고,
    상기 반도체 칩의 외측에 배치된 상기 범프 전극의 상기 테이프 기판에 의한 지지를 상기 보강 부재에 의해 보강할 수 있는 것을 특징으로 하는 반도체 장치의 제조 방법.
KR1020000054568A 1999-09-17 2000-09-18 반도체 장치 및 그 제조 방법 KR20010070081A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP1999-263016 1999-09-17
JP26301699A JP2001085565A (ja) 1999-09-17 1999-09-17 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
KR20010070081A true KR20010070081A (ko) 2001-07-25

Family

ID=17383723

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000054568A KR20010070081A (ko) 1999-09-17 2000-09-18 반도체 장치 및 그 제조 방법

Country Status (5)

Country Link
JP (1) JP2001085565A (ko)
KR (1) KR20010070081A (ko)
CN (1) CN1289143A (ko)
SG (1) SG90155A1 (ko)
TW (1) TW504778B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100694425B1 (ko) * 2002-05-06 2007-03-12 앰코 테크놀로지 코리아 주식회사 반도체패키지 제조 방법
KR200453796Y1 (ko) * 2009-04-03 2011-05-27 주식회사 마그마 키패드용 메탈돔스위치

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10014305C2 (de) * 2000-03-23 2002-02-07 Infineon Technologies Ag Elektronisches Bauteil mit einer Vielzahl von Kontakthöckern
US6589820B1 (en) 2000-06-16 2003-07-08 Micron Technology, Inc. Method and apparatus for packaging a microelectronic die
US6483044B1 (en) 2000-08-23 2002-11-19 Micron Technology, Inc. Interconnecting substrates for electrical coupling of microelectronic components
US6838760B1 (en) * 2000-08-28 2005-01-04 Micron Technology, Inc. Packaged microelectronic devices with interconnecting units
CN103079352A (zh) * 2012-12-29 2013-05-01 中国航空工业集团公司第六三一研究所 一种印制板加固方法
JP6162428B2 (ja) * 2013-02-27 2017-07-12 日本特殊陶業株式会社 支持装置
WO2017199706A1 (ja) * 2016-05-18 2017-11-23 三菱電機株式会社 電力用半導体装置およびその製造方法
US20180114786A1 (en) * 2016-10-21 2018-04-26 Powertech Technology Inc. Method of forming package-on-package structure

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3639088B2 (ja) * 1997-06-06 2005-04-13 株式会社ルネサステクノロジ 半導体装置及び配線テープ
JPH11145345A (ja) * 1997-11-12 1999-05-28 Hitachi Ltd 半導体装置およびその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100694425B1 (ko) * 2002-05-06 2007-03-12 앰코 테크놀로지 코리아 주식회사 반도체패키지 제조 방법
KR200453796Y1 (ko) * 2009-04-03 2011-05-27 주식회사 마그마 키패드용 메탈돔스위치

Also Published As

Publication number Publication date
JP2001085565A (ja) 2001-03-30
SG90155A1 (en) 2002-07-23
CN1289143A (zh) 2001-03-28
TW504778B (en) 2002-10-01

Similar Documents

Publication Publication Date Title
KR100809821B1 (ko) 반도체 장치의 제조 방법
US6258629B1 (en) Electronic device package and leadframe and method for making the package
US5900676A (en) Semiconductor device package structure having column leads and a method for production thereof
KR100705521B1 (ko) 반도체 장치
KR100927268B1 (ko) 반도체 장치의 제조 방법, 반도체 장치, 및 배선 기판
US5612259A (en) Method for manufacturing a semiconductor device wherein a semiconductor chip is mounted on a lead frame
JPH05129473A (ja) 樹脂封止表面実装型半導体装置
JP2000294719A (ja) リードフレームおよびそれを用いた半導体装置ならびにその製造方法
US6372620B1 (en) Fabrication method of wiring substrate for mounting semiconductor element and semiconductor device
KR20060101385A (ko) 반도체 장치 및 그 제조 방법
US6271057B1 (en) Method of making semiconductor chip package
KR100804341B1 (ko) 반도체장치 및 그 제조방법
KR20010070081A (ko) 반도체 장치 및 그 제조 방법
US5406119A (en) Lead frame
JP2569400B2 (ja) 樹脂封止型半導体装置の製造方法
KR20040069513A (ko) 신뢰성 높은 볼 그리드 어레이 패키지와 그 제조 방법
JP2001177005A (ja) 半導体装置及びその製造方法
KR100196119B1 (ko) 반도체장치 및 그 제조방법 및 전자 장치
JPS6276661A (ja) 樹脂封止型半導体装置
JP2652222B2 (ja) 電子部品搭載用基板
JPH10154766A (ja) 半導体パッケージの製造方法及び半導体パッケージ
KR20020028473A (ko) 적층 패키지
KR100199854B1 (ko) 칩 스케일 패키지용 리드 프레임 및 그를 이용한 칩 스케일 패키지
JPH04322435A (ja) 半導体装置およびその製造方法
JP2877122B2 (ja) 半導体装置及びリードフレーム

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid