KR20010020641A

KR20010020641A - 전기광학장치의 구동회로, 전기광학장치 및 전자기기

Info

Publication number: KR20010020641A
Application number: KR1020000008475A
Authority: KR
Inventors: 무라데마사오
Original assignee: 야스카와 히데아키; 세이코 엡슨 가부시키가이샤
Priority date: 1999-02-23
Filing date: 2000-02-22
Publication date: 2001-03-15
Also published as: US6614417B2; TW559764B; JP2000310963A; US6448953B1; KR100503708B1; US20030001831A1

Abstract

구동 회로 내장형으로서, 복수의 데이터선을 동시 구동하는 액정 장치 등에 있어서 기판상 영역을 효율적으로 이용한다. 액정 장치를 구성하는 한쪽의 기판에는, 각각 전송 신호를 순차 출력하는 복수의 래치 회로(401)와, 배선(404)을 통해 입력한 전송 신호를 파형 정형하여 신호선(114)을 통해 샘플링 제어 신호로서 출력하는 버퍼 회로(500)와, 샘플링 제어 신호에 따라, 화상 신호선(115)에 공급되는 화상 신호를 샘플링하고, 대응하는 데이터선(6a)에 공급하는 샘플링 스위치(302)를 구비한다. 여기서, 버퍼 회로(500)는, 데이터선(6a)의 연장 방향으로 3단 직렬 접속된 인버터(501 내지 503)로 구성되어 있고, 더욱이, 각 단의 인버터는, 데이터선(6a)의 연장 방향과는 교차하는 방향으로 7개 병렬 접속된 인버터로 구성된다.

Description

전기광학장치의 구동회로, 전기광학장치 및 전자기기{Driving circuit for electrooptical device, electrooptical device, and electronic apparatus}

본 발명은 고품위의 표시와 동시에, 형성 영역에 있어서 쓸데없는 영역의 발생을 방지한 전기광학 장치의 구동 회로, 및 이 구동 회로를 내장한 전기광학 장치, 및 이 전기광학 장치를 사용한 전자기기에 관한 것이다.

종래의 전기광학 장치, 예컨대, 액정 장치의 구동 회로는, 화상 표시 영역에 배치된 데이터선이나 주사선 등에, 화상 신호나 주사신호 등을 소정 타이밍에서 공급하는 데이터선 구동 회로나, 주사선 구동 회로, 샘플링 회로 등으로 구성되어 있다. 이 중, 데이터선 구동 회로는, 일반적으로는, 복수의 래치 회로(시프트 레지스터 회로)를 구비하며, 수평 주사 기간의 최초에 공급되는 전송 신호를 클럭 신호에 따라 순차 시프트하고, 이것을 샘플링 제어 신호로서 출력하는 것이며, 마찬가지로, 주사선 구동 회로는, 복수의 래치 회로를 구비하고, 수직 주사 기간의 최초에 공급되는 전송 신호를 클럭 신호에 따라 순차 시프트하고, 이것을 주사신호로서 출력하는 것이다. 또한, 샘플링 회로는, 각 데이터선마다 설치되는 샘플링용의 스위치로 구성되며, 외부로부터 공급되는 화상 신호를, 샘플링 제어 신호에 따라 샘플링하여, 각 데이터선에 공급하는 것이다.

또한, 래치 회로와 샘플링 회로와의 사이에, 버퍼 회로를 개재시켜, 전송 신호를 파형 정형하여 상술한 샘플링 제어 신호로 함과 동시에, 래치 회로의 구동 능력이 샘플링 스위치를 구동하는 데 충분하지 않더라도, 샘플링 스위치의 부하에 충분히 대응 가능한 구성도 채용되어 있다.

한편, 이들 구동 회로 자체를, 전기광학 장치를 구성하는 기판 상에 설치한 구동 회로 내장형의 전기광학 장치가 개발되어 있다. 이 타입의 전기광학 장치에서는, 제조 프로세스를 효율화하는 등의 관점에서, 구동 회로를 구성하는 소자가, 화소를 구동하는 스위칭 소자와 공통 프로세스로 제조된다. 예를 들면, 전기광학 재료로서 액정을 사용한 액정 장치에 있어서 구동 회로를 구성하는 소자는, 액정 화소를 구동하는 박막 트랜지스터(Thin Film Transistor: 이하 「TFT」라고 한다) 등에 의해 구성된다. 이러한 구동 회로 내장형의 전기광학 장치는, 구동 회로를 다른 기판 상에 형성하여 외장형 타입의 전기광학 장치와 비교하여, 장치 전체의 소형화나 비용 저하를 도모하는 데에 있어서 유리하다.

그런데 최근에, 전기광학 장치에 한정되지 않고 표시장치 전반에 있어서는, 예컨대 XGA(1024×768 도트)나, SXGA(1280×1024 도트), UXGA(1600×1200 도트) 등과 같이, 고세밀화의 요청이 높아지고 있고, 이에 대응하여, 전기광학 장치의 도트 주파수도 높일 필요가 생기고 있다. 여기서, 상기 구동 회로 내장형의 전기광학 장치에 있어서, 도트 주파수를 높이면, 상술한 샘플링 스위치의 샘플링 능력 부족이나, 구동 회로를 구성하는 소자의 동작 지연 등이 발생하여, 예컨대, 원래 다음의 데이터선에 기록해야 할 화상 신호가, 앞의 데이터선에도 기록되는 결과, 소위 다중상(ghost)이나 누화(crosstalk)가 생겨, 표시 화상의 품위가 저하한다. 이를 해결하기 위해, 샘플링 스위치나 구동 회로의 구성 소자의 성능 자체를 높이면, 비용의 현저한 상승을 초래하게 된다.

그래서 최근에는, 1계통의 화상 신호를 복수 계통으로 분배함과 동시에, 시간축으로 신장(직렬-병렬 변환)하는 한편, 샘플링 회로에 있어서는 복수 계통의 화상 신호를 동시에 샘플링하고, 복수개의 데이터선에 동시에 공급하는 기술이 개발되어 있다. 이 기술에 의하면, 동시 구동되는 데이터선의 개수에 따라, 각 샘플링 스위치에 의해 샘플링하는 시간이, 동시 구동되는 데이터선의 개수 배가 되기 때문에, 구동 회로에 있어서의 구동 주파수가, 실질적으로, 동시 구동되는 데이터선의 역수에까지 저하한다. 그러므로, 샘플링 스위치나, 구동 회로의 구성 소자, 화소의 구동 소자 등의 성능 자체를 향상시키지 않고, 고 도트 주파수화에 대처하는 것이 가능하게 된다.

이와 같이 복수의 데이터선을 동시 구동하는 경우, 복수의 샘플링 스위치에 대하여 동시에, 또는 동일한 샘플링 제어 신호를 공급할 필요가 있다. 이 때문에, 래치 회로와 샘플링 스위치의 사이에 개재하는 버퍼 회로의 구동 능력을, 복수의 샘플링 스위치의 부하 합계에 따라 높이는 것이 필요하게 된다.

여기서, 버퍼 회로의 구동 능력을 높이는 방책으로서는, 먼저, 버퍼 회로를 구성하는 논리 회로, 예를 들면 인버터를 구성하는 소자를, 대 사이즈화하는 것이 고려된다. 단, 이 방책에 있어서, 구동 회로의 구성 소자를 단순히 대 사이즈화하면, 이번에는, 이 구성 소자를 구동하게 되는 래치 회로의 구동 능력을 높일 필요성이 생기고, 복수 래치 회로로 구성된 시프트 레지스터 회로의 저 소비 전력화라는, 당해 전기광학 장치의 기술분야에 있어서의 일반적인 요청과는 서로 모순되는 결과를 초래한다. 그래서, 복수의 인버터를 직렬로 다단 접속하여 버퍼 회로를 구성하고, 버퍼 회로의 구동 능력을 각 단마다 단계적으로 높이는 구성이 채용되어 있다. 즉, 버퍼 회로에 있어서, 래치 회로측의 단의 인버터를 구성하는 소자 사이즈가 작은 한편, 또한, 샘플링 스위치측의 단의 인버터를 구성하는 소자 사이즈가 큰 구성이 채용되어 있다.

그러나, 직렬로 다단 접속된 인버터로 구성되는 버퍼 회로를, 상기 구동 회로 내장형의 전기광학 장치에 설치하고자 하면, 기판 영역에 있어서, 버퍼 회로가 대형화하기 때문에, 버퍼 회로에 의한 점유 면적이나 비유효 이용 면적의 증가가 문제로 된다. 특히, 버퍼 회로가 형성되는 영역은, 통상, 화상 신호선과 시프트 레지스터 회로와의 사이에 개재하는 영역이기 때문에, 데이터선의 연장 방향과는 교차하는 방향으로 길어진다. 따라서, 단순히, 데이터선의 연장 방향으로 긴 형상으로 신장하는 소자로부터 각 단의 인버터를 형성함과 동시에, 이것을 데이터선의 연장 방향으로 복수단 직렬로 접속한 것만의 구성으로는, 해당 영역에 있어서 비유효 이용 면적의 비율이 현저히 커져 버린다. 그리고, 최종적으로는, 화상 표시 영역의 한쪽 끝의 외측에 데이터선 구동 회로가 형성되기 때문에, 비화상 표시 영역이 넓어지게 되어, 장치 전체의 소형 경량화나, 동일 장치 사이즈에 있어서의 화상 표시 영역의 대형화라는 당해 전기광학 장치의 일반적 요청에 서로 모순하는 결과를 초래하게 된다.

본 발명은, 상술한 사정을 감안하여 이루어진 것으로, 그 목적으로 하는 것은, 구동 회로 내장형으로서, 또한, 복수의 데이터선을 동시 구동하는 액정 장치 등의 전기광학 장치에 있어서, 기판 영역을 효율적으로 이용하여, 장치 전체를 소형화할 수 있는 전기광학 장치의 구동 회로, 및 이 구동 회로를 내장한 전기광학 장치, 및 이 전기광학 장치를 가진 전자기기를 제공하는 것에 있다.

도 1은 본 발명의 실시예에 관련되는 액정 장치를 구성하는 TFT 어레이 기판중, 화상 표시 영역의 구성을 도시한 등가 회로도.

도 2는 상기 액정 장치에서의 TFT 어레이 기판의 구성을 도시한 블록도.

도 3은 상기 액정 장치에서의 데이터선 구동 회로의 상세 구성을 도시한 블록도.

도 4는 상기 액정 장치에서의 데이터선 구동 회로의 동작을 설명하기 위한 타이밍도.

도 5는 상기 액정 장치에서의 데이터선 구동 회로의 레이 아웃을 도시한 평면도.

도 6은 상기 액정 장치에서의 버퍼 회로의 레이 아웃을 도시한 평면도.

도 7은 상기 액정 장치에서의 버퍼 회로의 상세 구성을 도시한 회로도.

도 8은 상기 액정 장치에서의 버퍼 회로의 상세 구성을 도시한 블록도.

도 9는 상기 액정 장치에서의 버퍼 회로의 배치를 도시한 블록도.

도 10의 (1) 내지 (3)은, 각각 상기 액정 장치에 있어서의 샘플링 회로의 스위치 구성을 도시한 회로도.

도 11은 상기 액정 장치의 구조를 도시한 사시도.

도 12는 상기 액정 장치의 구조를 설명하기 위한 일부 단면도.

도 13은 상기 액정 장치를 적용한 전자기기의 개략 구성을 도시한 블록도.

도 14는 상기 액정 장치를 적용한 전자기기의 일예인 프로젝터의 구성을 도시한 단면도.

도 15는 상기 액정 장치를 적용한 전자기기의 일예인 퍼스널 컴퓨터의 구성을 도시한 사시도.

* 도면의 주요 부분에 대한 부호의 설명

3a: 주사선 3b: 용량선

6a: 데이터선 9a: 화소 전극

10: TFT 어레이 기판 20: 대향기판

30: TFT 50: 액정

52: 밀봉재 70: 축적용량

101: 데이터선 구동 회로 104: 주사선 구동 회로

114: 샘플링 제어 신호선 115: 화상 신호선

301: 샘플링 회로 302: 샘플링 스위치

400: 시프트 레지스터 회로 401: 래치 회로

402: 위상 조정 회로 403: NAND 회로

500: 버퍼 회로 501: 인버터(1단째)

502: 인버터(2단째) 503: 인버터(3단째)

601: 고전압 배선 602: 저 전압 배선

상기 목적을 달성하기 위해서 본 발명에 관련되는 전기광학 장치의 구동 회로는, 기판에 복수의 주사선과, 복수의 데이터선과, 상기 각 주사선과 상기 각 데이터선에 접속된 스위칭 소자와, 상기 스위칭 소자에 접속된 화소 전극을 가진 전기광학 장치의 구동 회로로서, 상기 기판에, 복수의 래치 회로를 구비하며, 각 래치 회로가 전송 신호를 순차 출력하는 시프트 레지스터 회로와, 상기 시프트 레지스터의 출력단마다 설치되고, 상기 전송 신호를 샘플링 제어 신호로서 출력하는 논리 회로가 2개 이상, 상기 데이터선의 연장 방향과는 교차하는 방향으로 병렬 접속되어 구성된 버퍼 회로와, 상기 데이터선의 각각에 접속되고, 상기 샘플링 제어 신호에 따라 화상 신호를 샘플링하고, 대응하는 데이터선에 공급하는 샘플링 스위치로서, 서로 인접하는 복수개의 데이터선에 접속되는 복수개가 동시에 구동되는 샘플링 스위치를 구비하는 것을 특징으로 하고 있다.

본 발명에 의하면, 샘플링 제어 신호가, 서로 인접하는 복수(여기서는, 편의적으로 「p」로서 설명함)개의 데이터선에 접속된 p개의 샘플링 스위치에 동시에 공급된다. 이때, 시프트 레지스터 회로에 의해 전송 신호가 순차 출력되고, 이 전송 신호가 버퍼 회로를 통해 샘플링 제어 신호로서 출력된다. 그리고, 화상 신호가, 각 샘플링 스위치에 의해, 샘플링 제어 신호에 따라 샘플링되며, 해당 p개의 데이터선에 각각 공급된다. 이와 같이, p개의 샘플링 스위치가 동시에 구동되기 때문에, 고 도트 주파수의 화상 신호에 대해서도, 데이터선의 구동이 용이하게 된다.

더욱이, 샘플링 제어 신호는, p개의 샘플링 스위치마다 공급되기 때문에, 버퍼 회로는, 데이터선의 피치가 아닌, 그 p배의 피치로, 시프트 레지스터 회로의 래치 회로마다 설치하면 충분하게 된다. 그러므로, 버퍼 회로가 형성되는 영역에 있어서, 데이터선과 교차하는 방향의 길이는, 종래와 같이 샘플링 스위치를 1개씩 구동하는 방식과 비해 충분히 확보된다. 그리고, 이 데이터선과 교차하는 방향으로, 버퍼 회로를 구성하는 논리 회로가 2개 이상 병렬 접속되기 때문에, 기판 영역의 효율적 이용과 동시에, 구동 능력의 향상이 도모되게 된다. 또한, 본 발명에 있어서의 논리 회로란, 인버터나, 버퍼, NAND 게이트와 같은 단일체 회로 외에, 이들을 2개 이상 적절히 조합한 회로도 포함한다.

그런데, 본 발명에 있어서, 상기 논리 회로를 구성하는 트랜지스터는, 채널의 폭방향이 상기 데이터선의 연장 방향으로 형성되어 구성되는 것이 바람직하다. 버퍼 회로의 구동 능력은, 일반적으로, 그것을 구성하는 트랜지스터의 사이즈, 특히 채널폭으로 규정되지만, 본 발명에서는, 트랜지스터의 채널폭 방향이 데이터선의 연장 방향이 되도록, 해당 트랜지스터가 형성되어 있기 때문에, 비교적 용이하게 필요한 채널폭을 확보할 수 있다.

이러한 구성에 있어서는, 2개 이상 병렬 접속된 논리 회로 중, 서로 인접하는 논리 회로는, 전원 배선의 한쪽을 공용하는 것이 바람직하다. 이와 같이 구성하면, 그 만큼 기판영역을 그 만큼 효율적으로 활용할 수 있기 때문이다. 또한, 이와 같이 전원 배선의 한쪽을 공용하기 위해서는, 서로 인접하는 논리 회로를, 공용되는 전원 배선을 중심으로 대칭화하여 배치시키면, 용이하게 구성 가능하다. 특히, 후술하는 바와 같이, 논리 회로를 상보형 트랜지스터로 구성하는 경우에 유효한 조치라고 할 수 있다.

그런데, 본 발명에서는, 버퍼 회로가 형성되는 영역중, 데이터선과 교차하는 방향의 길이에 대해서는, 상술한 바와 같이, 샘플링 스위치를 1개씩 구동하는 종래 방식과 비교하면, 충분히 확보되지만, 동시 구동되는 샘플링 스위치의 개수(p)에 의해서 거의 일의적으로 정해져 버린다. 이 때문에, 1단에 있어서 병렬 접속 가능한 논리 회로의 개수를, 무제한으로 증가시킬 수 없기 때문에, 본 발명에 있어서는, 상기 버퍼 회로는, 2개 이상 병렬 접속된 논리 회로가, 데이터선의 연장 방향으로 복수단 직렬 접속된 것이 바람직하다. 이와 같이 구성하면, 기판 영역의 효율적 이용을 도모하면서, 버퍼 회로의 구동 능력을 높이는 것이 가능하게 된다.

또한, 이러한 형태에 있어서는, 어떤 하나의 단의 논리 회로를 구성하는 트랜지스터의 채널폭은, 그 전체단의 논리 회로를 구성하는 트랜지스터의 채널폭보다도 넓은 것이 바람직하다. 이와 같이 구성하면, 논리 회로를 구성하는 트랜지스터의 사이즈가 각 단마다 단계적으로 커지기 때문에, 버퍼 회로 전체의 구동 능력을 높일 수 있다. 이 때문에, 샘플링 제어 신호에 의해 동시 구동 가능한 샘플링의 수를 늘리는 것이 가능하게 된다. 한편, 첫째 단의 논리 회로를 구성하는 트랜지스터의 사이즈는, 비교적 작아도 충분하기 때문에, 이 트랜지스터에 전송 신호를 공급하는 래치 회로의 구동 능력은 낮아도 상관없다. 그러므로, 복수의 래치 회로를 구비하는 시프트 레지스터 회로에 있어서는, 회로 규모가 축소됨과 동시에, 저 소비 전력화가 도모되게 된다.

또한, 직렬 접속의 단수가 증가함에 따라, 이들 논리 회로를 구성하는 트랜지스터에 의한 지연 시간의 합계도 증가한다. 이 때문에, 실제로는, 이 지연 시간의 합계가 최종적으로 표시 화상에 악영향을 주지 않도록, 또한, 도트 주파수나, 필요로 되는 사양, 또한 화상 품위 등을 종합적으로 감안하여, 직렬 접속의 단수를 정하도록 하는 것이 바람직하다.

또한, 직렬 접속되는 구성에 있어서, 1단분(段分)에 있어서 병렬 접속되는 논리 회로의 개수는, 전체 단에 걸쳐서 서로 같은 것이 바람직하다. 이와 같이 구성하면, 논리 회로가, 데이터선의 연장 방향 및 이 교차 방향으로 매트릭스 형상으로 배치되기 때문에, 버퍼 회로에 있어서의 설계가 용이하게 된다. 더욱이, 각 단분의 논리 회로를, 데이터선의 연장 방향과 교차하는 방향에 있어서, 한도껏 병렬 접속하면, 기판 영역을 한도껏 이용하는 것이 가능하게 된다.

더욱이, 논리 회로가 매트릭스 형상으로 배치된 구성에 있어서, 전체 단의 논리 회로중, 동일 열에 위치하는 논리 회로는, 상기 데이터선의 연장 방향으로 형성된 전원 배선을 서로 공용하는 것이 바람직하다. 이와 같이 구성하면, 버퍼 회로의 설계가 용이하게 될 뿐만 아니라, 공용되는 전원 배선분 만큼, 기판 영역이 유효하게 활용되기 때문이다. 또한, 이와 같이 동일 열에 위치하는 논리 회로에 있어서 전원 배선을 공용하기 위해서는, 2개의 전원 배선을, 서로 빗살 모양으로 대향시켜서 배치하는 구성으로 가능하다. 특히, 이 구성으로서는, 동일 단의 논리 회로중, 서로 인접하는 논리 회로에 있어서, 한쪽의 전원 배선이 공용되기 때문에, 전원 배선의 배치가 크게 간략화된다.

한편, 본 발명에 관련되는 구동 회로의 논리 회로는, 상보형 트랜지스터로 구성되는 것이 바람직하다. 이것에 의하면, 상보형 트랜지스터에 의해, 각 논리 회로의 입력 임피던스를 높일 수 있고, 구동 능력이 적은 래치 회로로부터의 전송 신호에 근거하여, 해당 상보형 트랜지스터를 통해 고부하의 샘플링 스위치가 구동 가능하게 된다.

또한, 본 발명에 관련되는 구동 회로에 있어서는, 상기 래치 회로에 의한 전송 신호의 신호폭을, 소정의 기간에 제한하여 상기 버퍼 회로에 공급하는 위상 조정 회로를, 더 구비하는 것이 바람직하다. 이것에 의하면, 위상 조정 회로에 의해서 전송 신호의 신호폭(신호가 액티브 레벨로 되는 시간)이 소정의 기간에 제한되기 때문에, 래치 회로로부터 잇따라 출력되는 전송 신호끼리의 중복이 저감된다. 이 때문에, 원래, 다른 샘플링 제어 신호에 의해 구동되어야 할 데이터선에, 동시에 동일한 화상 신호가 샘플링되는 사태가 방지되기 때문에, 누화나 다중상 등의 발생이 미연에 억제되게 된다.

또한, 본 발명에 관련되는 구동 회로에 있어서는, 상기 기판에는, 상기 화상 신호를 공급하는 복수개의 화상 신호선이 상기 주사선에 따라 배열되는 한편, 상기 버퍼 회로는, 상기 복수개의 화상 신호선과 상기 시프트 레지스터 회로의 사이에서의 상기 기판 영역에 형성되는 것이 바람직하다. 이것에 의하면, 버퍼 회로는, 복수 개의 화상 신호선과 시프트 레지스터 회로와의 사이에서의 기판상의 영역에 형성되기 때문에, 복수개의 화상 신호선이나 주사선에 따른 가로로 긴 영역에, 논리 회로가 복수 병렬 접속되는 결과, 기판 영역의 효율적 이용과 동시에, 높은 구동 능력화가 도모되게 된다.

한편, 본 발명에 관련되는 구동 회로에 있어서는, 직렬-병렬 변환되고, 복수개의 화상 신호선을 통해 공급되는 것이 바람직하다. 이것에 의하면, 화상 신호는, 복수 계통으로 변환되기 때문에, 실질적으로 시간축에 여유가 생기기 때문에, 도트 주파수가 높은 경우에도, 비교적 성능이 낮은 샘플링 스위치를 사용하는 것이 가능하게 된다.

또한, 상기 목적을 달성하기 위해서, 본 발명에 관련되는 전기광학 장치에 있어서는, 상기 구동 회로를 구비한 것을 특징으로 하고 있다. 본 발명에 의하면, 기판의 효율적 이용이 도모되기 때문에, 장치 전체의 소형화나, 동일 사이즈의 장치에 있어서의 화상 표시 영역의 대형화와 동시에, 고품위의 화상 표시가 가능하게 된다.

여기서, 본 발명에 있어서는, 상기 기판에는, 매트릭스 형상으로 배치된 화소 전극과, 상기 화소 전극 및 상기 데이터선의 사이에 삽입됨과 동시에, 상기 주사선에 공급되는 주사 신호에 따라 개폐하는 트랜지스터를 더 구비하는 것이 바람직하다. 이 구성에 의하면, 트랜지스터에 의해 온 화소와 오프 화소를 전기적으로 분리할 수 있기 때문에, 고 콘트라스트로 누화가 없는 고품위로, 또한 고세밀의 표시가 가능하게 된다.

더욱이, 상기 목적을 달성하기 위해 본 발명에 관련되는 전기기기에 있어서는, 상기 전기광학 장치를 구비하는 것을 특징으로 하고 있기 때문에, 다중상이나 누화가 없는 고품위의 표시가 가능하게 된다.

발명의 실시예

이하, 본 발명의 실시예에 대해서, 도면을 참조하여 설명한다.

<액정 장치＞

먼저, 본 발명에 관련되는 전기광학 장치로서, 액정 장치를 일예로 들어 설명한다. 액정 장치의 구성은, 후술하는 바와 같이, TFT 어레이 기판과 대향 기판이 서로 전극 형성면을 대향시키고, 또한, 일정한 틈을 유지하여 접합되고, 이 틈에 액정이 끼워진 구성으로 되어 있다. 그 중, TFT 어레이 기판의 화상 표시 영역에 있어서는, 도 1에 도시한 바와 같은 등가 회로로 되어 있다.

이 도면에 도시한 바와 같이, m개의 주사선(3a)이, X 방향에 따라 평행하게 배열하여 형성되는 한편, n개의 데이터선(6a)이, Y 방향에 따라 평행하게 배열하여 형성되어 있다. 그리고, 이들 주사선(3a)과 데이터선(6a)의 각 교점에 있어서는, TFT(30)의 게이트가 주사선(3a)에 접속되는 한편, TFT(30)의 소스가 데이터선(6a)에 접속됨과 동시에, TFT(30)의 드레인이 화소 전극(9a)에 접속되어 있다. 그리고, 각 화소는, 화소 전극(9a)과, 대향 기판에 형성되는 대향 전극(후술됨)과, 이들 양 전극간에 끼워진 액정에 의해서 구성되는 결과, 주사선(3a)과 데이터선(6a)의 각 교점에 대응하여, 매트릭스 형상으로 배열하게 된다.

여기서, 본 실시예에 관련된 액정 장치에 있어서, 특히, 데이터선(6a)에 샘플링된 화상 신호(S1, S2, …, Sn)는, 해당 액정 장치에 화상 신호(S1, S2, …, Sn)를 공급하는 화상 신호 처리 회로 내의 직렬-병렬 변환 회로(도시생략)에 의해, 미리 직렬-병렬 변환되어 12계통으로 분배된 것으로서, 서로 인접하는 12 개의 데이터선(6a)으로 된 그룹마다, 동시에 공급되는 것이다. 또한, 직렬-병렬 변환수에 대해서는 일반적으로는, 도트 주파수가 상대적으로 낮으면(또는, 후술되는 샘플링 회로에서의 샘플링 능력이 상대적으로 높으면), 예를 들어 「3」이나 「6」과 같이 작은 값으로 설정해도 된다. 반대로, 도트 주파수가 상대적으로 높으면(또는 샘플링 능력이 상대적으로 낮으면), 예를 들어 「24」와 같이 큰 값으로 설정해도 된다. 또한, 직렬-병렬 변환수로서는, 컬러 화상 신호가 3개의 색에 관련되는 신호로 된 것과의 관계로부터, 3의 배수이면, 비디오 표시를 할 때의 제어나 회로 구성을 간이화하는 데에 있어서 바람직하다. 게다가, 최초의 XGA나, SXGA, UXGA 등과 같이 고 도트 주파수의 경우, 기존의 TFT 제조 기술을 감안하면, 본 실시예인 「12」나, 그밖에 「24」와 같은 큰 값에 설정하는 것이 바람직하다.

또한, TFT(30)의 게이트가 접속되는 주사선(3a)에는, 주사 신호(G1, G2,…, Gm)가, 펄스적으로 선 순차로 인가되는 구성으로 되어 있다. 이 때문에, 어떤 주사선(3a)에 주사 신호가 공급되면, 해당 주사선(3a)에 접속되는 TFT(30)가 온되기 때문에, 데이터선(6a)으로부터 소정의 타이밍에서 공급되는 화상 신호(S1, S2, …, Sn)는, 대응하는 화소에 차례로 기록된 후, 소정 기간 유지되게 된다.

여기서, 각 화소에 인가되는 전압 레벨에 따라 액정 분자의 배향이나 질서가 변화하기 때문에, 광 변조에 의한 계조 표시가 가능하게 된다. 예를 들면, 액정을 통과하는 광량은, 노멀 화이트 모드이면, 인가 전압이 높아짐에 따라 제한되는 한편, 노멀 블랙 모드이면, 인가 전압이 높아짐에 따라 완화되기 때문에, 액정 장치 전체에서는, 화상 신호에 따른 콘트라스트를 가진 광이 각 화소마다 출사된다. 이 때문에, 소정의 표시가 가능하게 되는 것이다.

또한, 보유된 화상 신호가 누설되는 것을 막기 위하여, 축적 용량(70)이, 화소 전극(9a)과 대향 전극과의 사이에 형성되는 액정 용량과 병렬로 부가된다. 예를 들면, 화소 전극(9a)의 전압은, 소스 전압이 인가된 시간보다도 3자리수나 긴 시간만큼 축적 용량(70)에 의해 보유되기 때문에, 보유 특성이 개선되는 결과, 높은 콘트라스트비가 실현되게 된다.

다음에, 본 실시예에 관련되는 액정 장치의 구동 회로에 대해서 설명한다. 도 2는, TFT 어레이 기판의 구성을, 특히, 화상 표시 영역의 외측 주변에 형성되는 구동 회로의 구성을 도시한 블록도이다.

이 도면에 도시된 바와 같이, TFT 어레이 기판(10)에는, 주사선(3a) 및 데이터선(6a)의 교차 영역인 화상 표시부(100a)가 설치되어 있고, 그 외측 주변에는, 데이터선 구동 회로(101), 주사선 구동 회로(104) 및 샘플링 회로(301)를 포함하는 구동 회로(200)가 설치되어 있다. 즉, 본 실시예는, TFT 어레이 기판(10) 상에, 구동 회로(200)가 형성된 구동 회로 내장형의 TFT 액티브 매트랙스 구동 방식의 액정 장치이다.

그런데, 구동 회로(200) 중, 주사선 구동 회로(104)는, 1 수직 주사 기간에 있어서, 주사 신호(G1, G2, …, Gm)를, 주사선(3a)에 대하여 펄스적으로 선 순차로 공급하는 것이다. 한편, 데이터선 구동 회로(101)는, 1 수평 주사 기간에 있어서, 즉, 주사선 구동 회로(104)가 1개의 주사선(3a)에 주사 신호를 공급하고 있는 기간에 있어서, 샘플링 제어 신호(X1, X2, …, Xn)를, 샘플링 제어 신호선(114)에 대하여 순차 공급하는 것이다.

또한, 샘플링 회로(301)는, 데이터선(6a)마다 샘플링 스위치(302)를 구비하고, 화상 신호선(115)에 공급되는 화상 신호를, 샘플링 제어 신호(X1, X2,…, Xn)에 따라 샘플링하고, 대응하는 데이터선(6a)에 공급하는 것이다. 여기서, 본 실시예에 있어서는, 상술한 바와 같이 1 계통의 화상 신호가 12 계통의 화상 신호 (VID1 내지 VID12)에 직렬-병렬 변환되기 때문에, 서로 인접하는 12 개의 데이터선(6a)에 접속되는 12 개의 샘플링 스위치(302)가, 동일한 샘플링 제어 신호에 의해서 동시 구동되며, 해당 12개의 데이터선(6a)의 각각에, 화상 신호(VID1 내지 VID12)가 각각 샘플링되어 공급되는 구성으로 되어 있다.

<데이터선 구동 회로＞

다음에, 데이터선 구동 회로(101)의 상세에 대해 설명한다. 도 3은, 데이터선 구동 회로(101)의 구성을 도시한 블록도이다. 도 3에 도시되는 바와 같이, 데이터선 구동 회로(101)는, 전송 신호를 순차 출력하는 시프트 레지스터 회로(400)와, 순차 출력된 전송 신호를 파형 정형하는 버퍼 회로(500)를 구비하고 있다. 이 중, 시프트 레지스터 회로(400)는, 직렬 접속된 복수단의 래치 회로(401)로 구성되어 있고, 각 래치 회로(401)는, 실제로는, 클럭 신호(CLX) 및 그 반전 클럭 신호 (CLX')에 따라 입력 신호의 포착·보유를 행하는 지연형 플립 플롭회로 등이 사용된다.

더욱이, 데이터선 구동 회로(101)에는 위상 조정 회로(402)가 설치된다. 이 위상 조정 회로(402)는, 각 래치 회로(401)의 출력에 대응하여 설치되는 NAND 회로(403)로 구성되고, 그 중, 도면에 있어서 좌측으로부터 세어 홀수단째의 NAND 회로(403)는, 대응하는 래치 회로(401)로부터 입력되는 전송 신호(ST_2i-1)(단, i는 자연수)와 위상 조정 신호(ENB1)의 부정 논리곱 신호를, 한편, 좌측으로부터 세어 짝수단째의 NAND 회로(403)는, 대응하는 래치 회로(401)로부터 입력되는 전송 신호 (ST_2i)와 위상 조정 신호(ENB2)의 부정 논리곱 신호를 각각 배선(404)을 통해 버퍼 회로(500)에 공급하고 있다.

또한, 버퍼 회로(500)는, 각 NAND 회로(403)에 대응하여 설치되고, 직렬 접속된 3단의 인버터(501 내지 503)로 이루어지며, 위상 조정 회로(402)에 의한 출력신호를 파형 정형 등을 하여, 샘플링 제어 신호선(114)을 통해 샘플링 제어 신호로서 출력한다. 여기서, 각 인버터(501 내지 503)에서는, 후술하는 바와 같이, 그것을 구성하는 TFT의 사이즈가 후단으로 됨에 따라 커지도록 형성되어 있기 때문에, 버퍼 회로(500) 전체로 보면, 구동 능력이 높은 한편, 그 입력 임피던스가 낮게 억제되고 있다.

다음에, 이와 같이 구성된 데이터선 구동 회로(101)의 동작에 대하여 설명한다. 도 4는, 데이터선 구동 회로(101)의 동작을 설명하기 위한 타이밍도이다. 이 도면에 도시된 바와 같이, 스타트 펄스(SP)가, 1 수평 주사 기간의 최초에 있어서, 화상 신호(VID1 내지 VID12)에 동기하여 외부의 화상 신호 처리회로로부터 공급되면, 도 3에 있어서 최좌단에 위치하는 래치 회로(401)는, X측 기준 클럭 신호(CLX)(및, 그 반전 클럭 신호(CLX'))에 근거하는 전송 동작을 개시하여, 전송 신호(ST1)를 출력함과 동시에, 이 전송 신호를 좌측으로부터 세어 제 2 단째의 래치 회로(401)에 공급한다. 다음에, 제 2 단째의 래치 회로(401)는, 전송 신호(ST1)를, 클럭 신호(CLX)의 반주기만 시프트시켜, 전송 신호(ST2)로서 출력함과 동시에, 이 전송 신호를 좌측으로부터 세어 제 3 단째의 래치 회로(401)에 공급한다. 그리고, 이하와 같은 전송 동작이 각 단의 래치 회로(401)에 있어서 반복되는 결과, 1 수평 주사 기간에 있어서, 전송 신호(ST1, ST2, …, STn)가 순차 출력되게 된다.

더욱이, 이와 같이 순차 출력되는 전송 신호(ST1, ST2, …, STn)는, 위상 조정 회로(402)에 의해 위상 조정 신호(ENB1) 또는 위상 조정 신호(ENB2)의 펄스폭으로 제한된 후, 버퍼 회로(500)에 의해 파형 정형되고, 샘플링 제어 신호(X1, X2,…, Xn)로서, 트랜지스터 등으로 형성되는 샘플링 회로(301)에 공급되게 된다.

본 실시예에서는, 특히, 위상 조정 회로(402)에 의한 펄스폭의 제한에 의해, 잇따르는 샘플링 제어 신호(X1, X2, …, Xn)의 펄스 간격은, 도 4에 도시된 바와 같이 시간적으로 분리되기 때문에, 이들 신호 펄스의 중복에 기인하는 누화나 다중상 등의 발생이 미연에 방지된다. 즉, 샘플링 제어 신호(X1, X2, …, Xn)가 중복되어 있으면, 원래, 어떤 그룹의 데이터선에 샘플링되어야 할 화상 신호가, 그 그룹의 전후에 위치하는 그룹의 데이터선에 대해서도 샘플링되어 버리기 때문에, 누화나 다중상 등이 발생하여 표시 품위가 저하되지만, 본 실시예에 의하면, 샘플링 제어 신호(X1, X2, …, Xn)의 펄스가 시간적으로 분리되어 출력되기 때문에, 누화나 다중상 등의 발생이 미연에 방지되게 된다.

또한, 래치 회로(401)나 위상 조정 회로(402)의 구동 능력보다도, 버퍼 회로(500)의 구동 능력쪽이 훨씬 크다. 이 때문에 래치 회로(401)나 위상 조정 회로(402)의 구동 능력이 낮더라도, 버퍼 회로(500)로부터 출력되는 샘플링 제어 신호(X1, X2, …, Xn)에 의해, 12개의 샘플링 스위치(302)가 양호하게 동시 구동되게 된다.

<데이터선 구동 회로의 레이아웃＞

여기서, 데이터선 구동 회로(101)의 회로 레이아웃에 대해 설명한다. 도 5은, 데이터선 구동 회로(101)의 주요부 회로에 대한 레이아웃을 도시한 평면도이다. 이 도면에 있어서는, 배선(404)을 통해 공급되는 위상 조정 회로(402)의 출력신호가, 첫번째로, 버퍼 회로(500)에 의해 파형 정형 등이 되어, 샘플링 제어 신호선(114)을 통해 샘플링 제어 신호로서 출력되고, 두번째로, 이 샘플링 제어 신호에 따라 12개의 샘플링 스위치(302)를 구동 제어하는 구성과 동시에, 12개의 화상 신호선(115)에 공급되는 화상 신호(VID1 내지 VID12)가, 해당 12개의 샘플링 스위치에 의해 샘플링되고, 대응하는 12개의 데이터선(6a)에 공급되는 구성이 도시되어 있다.

또한, 도 5에 도시된 바와 같이, 버퍼 회로(500)는, 래치 회로(401)나 위상 조정 회로(402)가 형성되는 영역과, 직렬-병렬 변환된 12 계통의 화상 신호(VID1 내지 VID12)가 공급되는 12개의 화상 신호선(115)이 형성되는 영역과의 사이에 형성되어 있다.

<버퍼 회로의 레이아웃＞

다음에, 버퍼 회로(500)의 상세에 관해서 도 6 내지 도 8을 참조하여 설명한다. 여기서, 도 6은, 버퍼 회로(500)의 레이아웃을 도시한 평면도이고, 도 7은, 도 6의 레이아웃을 간략화한 회로도이며, 도 8은, 버퍼 회로(500)의 구성을 도시한 등가 회로도이다. 이들 도면에 도시되는 바와 같이, 버퍼 회로(500)에서는, 인버터(501 내지 503)가 데이터선(6a)의 연장 방향(Y 방향)에 3단 직렬 접속하여 구성되어 있고, 더욱이, 각 단의 인버터(501 내지 503)에서는, 각각 7개의 인버터가 주사선(3a)의 연장 방향(X 방향)에 병렬 접속하여 구성되어 있다. 즉, 제 1 단째의 인버터(501)는 인버터(511 내지 517)가, 제 2 단째의 인버터(502)는 인버터(521 내지 527)가, 제 3 단째의 인버터(503)는 인버터(531 내지 537)가 각각 병렬 접속된 것이다.

더욱이, 이들 인버터(511 내지 517, 521 내지 527, 531 내지 537)는, 모두 채널폭 방향이 Y 방향으로 형성된 P 채널형 TFT 및 N 채널형 TFT를 조합한 상보형 TFT로서 구성되어 있다. 즉, 인버터(511 내지 517, 521 내지 527, 531 내지 537)는 모두 인출 배선(601a, 602a) 사이에 있어서, P 채널형 TFT 및 N 채널형 TFT가 직렬 접속되어 있다.

또한, 이들 TFT의 채널 길이는, 전체에 걸쳐서 거의 동일하게 되어 있다. 따라서, 버퍼 회로(500)를 구성하는 인버터(511 내지 517, 521 내지 527, 531 내지 537)는, 레이 아웃적으로는 3행 7열의 매트릭스 형상으로 배치되어 있다.

여기서, 제 1 단째의 인버터(501)(인버터(511 내지 517))를 구성하는 TFT의 채널폭(L1), 제 2 단째의 인버터(502)(인버터(521 내지 527))를 구성하는 TFT의 채널폭(L2), 및, 제 3 단째의 인버터(503)(인버터(531 내지 537))를 구성하는 TFT의 채널폭(L3)은 L1 ＜L2 ＜L3으로 되어 있다. 상술한 바와 같이, 제 1 단째 내지 제 3 단째의 인버터(501 내지 503)는, 각각 동수(7개)의 인버터를 병렬 접속한 것이므로, 그 온저항은, 채널폭으로 정해지게 되며, 인버터(501) ＞ 인버터(502) ＞ 인버터(503)＞로 되어 있다.

따라서, 버퍼 회로(500) 전체로 보면, 입력 임피던스가 높아지는 한편, 출력 임피던스가 낮아진다. 이 때문에, 전송 신호를 출력하는 래치 회로(401), 또는, 이 전송 신호의 펄스폭을 좁히는 위상 조정 회로(402)를 구성하는 TFT 사이즈가 작아도 충분하기 때문에, 소비 전력의 크기가 문제시되는 시프트 레지스터 회로(400)의 저 소비 전력화가 도모되는 한편으로, 다수(12개)의 샘플링 스위치(302)를 동시에 구동 제어하는 것이 양호하게 행해지게 된다.

한편, 고전압(Vcc) 배선(601) 및 저 전압(GND) 배선(602)은, 각각 TFT 소자 어레이 기판(10)의 X 방향에 걸쳐서 배치되어 있지만, 버퍼 회로(500)가 형성되는 영역에 있어서는, 특히 도 7에 있어서 굵은 선으로 도시한 바와 같이, 고전압 배선(601)으로부터는 인출 배선(601a)이, 저 전압 배선(602)으로부터는 인출 배선(602a)이, 각각 Y 방향으로 연장 배치됨과 동시에, 서로 빗살 형상으로 대향하여 형성되어 있다.

여기서, X 방향으로 서로 인접하는 인버터는, 한쪽의 채널 영역을 공유하며, 이것이 반복되어 연속한 형으로 되어 있기 때문에, 1단분의 인버터를 구성하는 TFT의 채널형은, 도 6 또는 도 7에 있어서 좌측으로부터 차례로, P, N, N, P, P, N, N, …, P, P, N으로 되어 있다. 이 때문에, 동일 단에 있어서 서로 인접하는 인버터끼리는, 동일의 채널영역이 될 뿐만 아니라, 그 공유영역에 접속되는 인출 배선도 공유한 구성으로 되어 있다. 예를 들면, 인버터(511, 512)끼리는, N 채널형으로 되는 채널영역을 공유하고 있을 뿐만 아니라, 그 공유 영역중 드레인 영역에 접속되는 인출 배선(602a)도 공유하고 있다. 또한, 예를 들면, 인버터(522, 523)끼리는, P 채널형으로 되는 채널 영역을 공유하고 있을 뿐만 아니라, 그 공유 영역중 소스 영역에 접속되는 인출 배선(601a)도 공유하고 있다. 즉, 말하자면, 인출 배선(601a 또는 602a)을 중심으로 하여 좌우 대칭화하여 각 인버터가 배열하고 있다.

한편, 제 1 단째의 인버터(511 내지 517)를 구성하는 각 TFT에 있어서는, 펄스폭이 좁혀진 전송 신호를 공급하는 배선(404)이, 빗살 형상으로 연장되어 게이트 전극으로 되어 있다. 한편, 제 1 단째의 인버터(511 내지 517)를 구성하는 P 채널형 TFT의 소스 영역과 동일 N 채널형 TFT의 드레인 영역과 접속되는 배선은, 콘택트 홀을 통해 인버터(511 내지 517)의 출력으로서 공통 접속됨과 동시에, 빗살 형상으로 연장되고, 제 2 단째의 인버터(521 내지 527)를 구성하는 각 TFT의 게이트 전극으로 되어 있다. 마찬가지로, 제 2 단째의 인버터(521 내지 527)를 구성하는 P 채널형 TFT의 소스영역과 동일 N 채널형 TFT의 드레인 영역과 접속되는 배선은, 콘택트 홀을 통해 인버터(521 내지 527)의 출력으로서 공통 접속됨과 동시에, 빗살형상으로 연장되고, 제 3 단째의 인버터(531 내지 537)를 구성하는 각 TFT의 게이트 전극으로 되어 있다. 그리고, 제 3 단째의 인버터(531 내지 537)를 구성하는 P 채널형 TFT의 소스영역과 동일 N 채널형 TFT의 드레인 영역과는, 콘택트 홀을 통해 인버터(531 내지 537)의 출력으로서 공통 접속되고, 이것이 샘플링 제어 신호선(114)으로 되어 있다. 그리고, 이러한 버퍼 회로(500)는, 도 9에 도시한 바와 같이, 동시에 구동되는 12개의 데이터선(6a)의 합계 폭(ΔW)과 일치하는 피치로 X 방향으로, 시프트 레지스터 회로(400)에 있어서의 래치 회로(401)에 대응하여 배열되어 있다.

이러한 버퍼 회로(500)에 의하면, 복수개의 인버터가 병렬 접속되어 1단분의 인버터를 구성하고 있기 때문에, 통상 X 방향이 긴 변이 되는 영역이 효율적으로 이용됨과 동시에, 1단분의 인버터에 의한 구동 능력을 향상시킬 수 있다. 더욱이, 인버터(501 내지 503)를 구성하는 TFT의 채널폭(L1 내지 L3)이 단계적으로 커지기 때문에, 버퍼 회로(500) 전체에서 고부하에 대응할 수 있고, 동시 구동 가능한 샘플링 스위치(302)의 개수를 늘리는 것이 가능하게 된다.

또한, 복수 병렬 접속된 1단분의 인버터중, X 방향으로 서로 인접하는 인버터로서는, P 채널영역 또는 N 채널영역이 공용되어 있기 때문에, TFT 마다 채널 영역을 형성하는 경우에 비해, 기판 영역이 효율적으로 이용되게 된다. 더욱이, 공용 채널 영역에 있어서는, 그 드레인 영역 또는 소스 영역에 대해서도 공용되기 때문에, 전원 배선으로부터의 인출 배선도 공용할 수 있다.

또한, 제 1 단째 내지 제 3 단째의 인버터(501 내지 503)는, 모두 동일 개수(7개)로 병렬 접속된 인버터로 이루어지고, 또한, 이들 인버터를 구성하는 상보형 TFT은, 모두 채널 길이가 거의 동일(채널폭은, 단마다 다름)하기 때문에, 인버터(511 내지 517, 521 내지 527,531 내지 537)가, X 방향 및 Y 방향으로 매트릭스 형상으로 배열하게 된다. 이 때문에, 시프트 레지스터 회로(400)(래치 회로(401)나 위상 조정 회로(402))와, 복수개의 화상 신호선(115)에 끼워지는 X 방향으로 긴쪽으로 연장된 영역에 있어서, 각 인버터를 효율 좋게 배치시킬 수 있는 동시에, Y 방향으로 인접하는 상이한 단의 인버터끼리에 있어서 전원 배선으로부터의 인출 배선을 공용하는 것이 용이하게 된다. 예를 들면, 인버터(511, 521, 531)에 있어서 인출 배선(601a, 602a)을 공용할 수 있다. 따라서, 본 실시예에 있어서는, 인출 배선(601a, 602a)은, 상술한 바와 같이 X 방향으로 서로 인접하는 인버터끼리뿐만 아니라, Y 방향으로 서로 인접하는 인버터끼리라도 공용되기 때문에, 기판 영역이 극히 효율 좋게 이용되게 된다.

더욱이, 본 실시예에 있어서는, 각 인버터를 구성하는 TFT의 사이즈 조정은, 비교적 용이하게 행할 수 있다. 예를 들면, 채널 길이의 조정은, 1단분에 있어서 병렬 접속되는 인버터 개수를 증감하는 것으로 가능하고, 채널폭의 조정은, 시프트 레지스터 회로(400)와 복수개의 화상 신호선(115)과의 간격을 넓히고 좁히는 것으로 가능하다. 특히, 버퍼 회로(500)의 구동 능력을 결정짓는 최종단 인버터의 채널폭이 조정 용이한 것은, 장치 설계상 대단히 유리하다고 할 수 있다. 더욱이, TFT의 사이즈 조정에 관계 없이, X 방향으로는 1단분의 인버터가 복수개 병렬 접속되므로, 기판영역의 효율적 이용과 동시에 구동 능력의 향상이 도모되게 된다.

또한, 상술한 버퍼 회로(500)에서는, 인버터의 직접 단수가 3단이었지만, 그 이외의 단수로서 좋은 것은 물론이다. 마찬가지로, 상술한 버퍼 회로(500)에서는, 1단분의 인버터에 있어서의 병렬 개수가 7개이지만, 그 이외의 개수로서 좋은 것은 물론이다.

그런데, 샘플링 회로(301)를 구성하는 샘플링 스위치(302)의 구체적인 구성예로서는, 예를 들면, 도 10(1)에 도시한 바와 같이, N 채널형 TFT(302a)에 의해 구성해도 되고, 상기 도 10(2)에 도시한 바와 같이, P 채널형 TFT(302b)에 의해 구성해도 되며, 또한, 상기 도 10(3)에 도시한 바와 같이, 양자 TFT(302a, 302b)를 상보형으로서 구성해도 된다. 또한, 도 3에 도시한 구성에 있어서는, 도 10(1)에 도시한 N 채널형 TFT(302a)을 사용한 경우를 상정하고 있기 때문에, P 채널형 TFT를 사용하는 경우에는, 샘플링 제어 신호(114a)에 대하여 레벨 반전시킨 샘플링 제어 신호(114b)를 생성할 필요가 있고, 또한, 상보형 TFT를 사용하는 경우에는, 샘플링 제어 신호(114a, 114b)를 각각 공급하는 신호선도 필요하게 된다.

또한, 샘플링 회로(301)를 구성하는 각 샘플링 스위치(302)는, 제조 효율 등의 관점에서 바람직하게는, 화소부로부터의 TFT(30)와 공통 프로세스에 의해 제조되는 N 채널형 TFT, 또는 P 채널형 TFT, 및 양자의 상보형 등으로 구성된다.

이상에서 설명한 바와 같이 본 실시예에 의하면, 버퍼 회로(500)가, TFT 어레이 기판(10)의 영역을 효율적으로 이용하도록 레이아웃되어 있기 때문에, 액정 장치 전체의 소형화나 동일 사이즈의 장치에 있어서의 화상 표시 영역의 대형화가 가능해질 뿐만 아니라, 고 도트 주파수에도 대응하여, 고품위의 화상 표시가 가능하게 된다.

<액정 장치의 전체 구성＞

다음에, 상술한 실시예에 관련되는 액정 장치의 전체 구성에 대해서 도 11 및 도 12를 참조하여 설명한다. 여기서, 도 11은, 액정 장치(100)의 구성을 도시한 사시도이고, 도 12는, 도 11에 있어서의 A-A' 선의 단면도이다.

이들 도면에 도시된 바와 같이, 액정 장치(100)는, 화소 전극(9a) 등이 형성된 유리나, 반도체, 석영 등으로 이루어진 TFT 어레이 기판(10)과, 대향 전극(23) 등이 형성된 유리 등이 투명한 대향 기판(20)이, 스페이서(SP)가 혼입된 밀봉재(52)에 의해 일정한 틈을 유지하고, 서로 전극 형성면이 대향하도록 접합됨과 동시에, 이 틈에 전기광학 재료로서의 액정(50)이 봉입된 구조로 되어 있다. 또한, 밀봉재(52)는, 대향 기판(20)의 주변을 따라 형성되지만, 액정(50)을 봉입하기 위해서 일부가 개구하고 있다. 이 때문에, 액정(50)의 봉입후에, 그 개구 부분이 밀봉재(SR)에 의해 봉지되어 있다.

여기서, TFT 어레이 기판(10)의 대향면으로서, 밀봉재(52)의 외측 1변에 있어서는, 상술한 데이터선 구동 회로(101)나 샘플링 회로(301)(도 11 및 도 12에서는 생략)가 형성되고, Y 방향으로 연장하는 데이터선(6a)을 구동하는 구성으로 되어 있다. 더욱이, 이 1변에는 복수의 외부 회로 접속 단자(102)가 형성되며, 외부 회로에 의해 직렬-병렬 변환된 화상 신호(VID1 내지 VID12) 등의 각종 신호를 입력하는 구성으로 되어 있다. 또한, 이 1변에 인접하는 2변에는, 2개의 주사선 구동 회로(104)가 형성되고, X 방향으로 연장하는 주사선(3a)을 각각 양측으로부터 구동하는 구성으로 되어 있다. 또한, 주사선(3a)에 공급되는 주사신호의 지연이 문제가 되지 않는 것이면, 주사선 구동 회로(104)를 한쪽에 1개만 형성하는 구성이라도 좋다. 그밖에, TFT 어레이 기판(10)에 있어서는, 데이터선(6a)으로의 화상 신호의 기록 부하를 저감하기 위해서, 각 데이터선(6a)을, 화상 신호의 샘플링에 선행하는 타이밍에 있어서, 소정 전위에 프리차지하는 프리차지 회로를 형성해도 된다.

한편, 대향 기판의 대향 전극(23)은, 접합 부분에 있어서의 4모서리중, 적어도 1군데에 있어서 설치된 도통재에 의해 TFT 어레이 기판(10)과의 전기적 도통이 도모되고 있다. 그밖에, 대향기판(20)에는, 액정 장치(100)의 용도에 따라, 예를 들면, 첫번째로, 스트라이프 형상이나, 모자이크 형상, 트라이앵글 형상 등으로 배열된 컬러 필터가 설치되고, 두번째로, 예를 들면, 크롬이나 니켈 등의 금속 재료나, 카본이나 티탄 등을 포토레지스트에 분산한 수지 블랙 등의 차광막이 설치된다. 또한, 색광변조의 용도의 경우에는, 컬러 필터는 형성되지 않고 차광막이 대향기판(20)에 설치된다. 또한, 필요에 따라 액정 장치(10)에 광을 조사하는 백 라이트가, 어느 한쪽의 기판의 배면측에 설치된다.

또한, TFT 어레이 기판(10) 및 대향기판(20)의 대향면에는, 각각 소정의 방향으로 러빙 처리된 배향막(도시 생략) 등이 설치되는 한편, 그 각 배면측에는 배향 방향에 따른 편광판(도시 생략)이 각각 설치된다. 단, 액정(50)으로서, 고분자중에 미소립으로서 분산시킨 고분자 분산형 액정을 사용하면, 상술한 배향막이나 편광판 등이 불필요하게 되는 결과, 광 이용 효율이 높아지기 때문에, 고 휘도화나 저 소비 전력화 등의 점에서 유리하다.

또한, 구동 회로(200) 등의 주변 회로의 일부 또는 전부를, TFT 어레이 기판(10)에 형성하는 대신에, 예를 들면, TAB(Tape Automated Bonding) 기술을 사용하여 필름에 실장된 구동용 IC 칩을, TFT 어레이 기판(10)의 소정 위치에 설치되는 이방성 전도 필름을 통해 전기적 및 기계적으로 접속하는 구성으로 해도 되고, 구동용 IC 칩 자체를, COG(Chip On Grass) 기술을 사용하여, TFT 어레이 기판(10)의 소정 위치에 이방성 전도 필름을 통해 전기적 및 기계적으로 접속하는 구성으로 해도 되지만, 상술한 바와 같이, 본 실시예에 관련되는 액정 장치의 효과가 가장 좋게 나타나는 것은, 이 구동 회로(200)를 TFT 어레이 기판(10)에 형성한 경우이다.

<기타＞

또한, 실시예에 있어서는, 액정 장치를 구성하는 TFT 어레이 기판(10)으로서, 유리 등의 투명한 절연성 기판을 사용하여, 해당 기판상에 실리콘 박막을 형성함과 동시에, 해당 박막 상에 소스, 드레인, 채널이 형성된 TFT에 의해 화소의 스위칭 소자(TFT(30))나 구동 회로(200)를 구성하는 TFT를 형성하는 것으로서 설명하였지만, 본 발명은 이에 한정되는 것은 아니다.

예를 들면, TFT 어레이 기판(10)을 반도체 기판에 의해 구성하고, 해당 반도체 기판의 표면에 소스, 드레인, 채널이 형성된 절연 게이트형 전계 효과 트랜지스터에 의해 화소의 스위칭 소자나 구동 회로(200)의 구성소자를 형성해도 된다. 이와 같이 TFT 어레이 기판(10)으로서 반도체 기판을 사용하는 경우에는, 투과형으로서 사용할 수 없기 때문에, 화소 전극(9a)을 알루미늄 등으로 형성하여, 반사형으로서 사용되게 된다. 또한, TFT 어레이 기판(10)을 투명기판으로서, 단지, 화소 전극(9a)에 알루미늄 등으로 형성하여 반사형으로 해도 된다.

더욱이, 상술한 실시예에 있어서는, 화소의 스위칭 소자를, TFT로 대표되는 3단자 소자로서 설명하였지만, 다이오드 등의 2단자 소자로 구성해도 된다. 단, 화소의 스위칭 소자로서 2단자 소자를 사용하는 경우에는, 주사선(3a)을 한쪽의 기판에 형성하고, 데이터선(6a)을 다른쪽의 기판에 형성함과 동시에, 2단자 소자를, 주사선(3a) 또는 데이터선(6a)의 어느 한쪽과, 화소 전극(9a)과의 사이에 형성할 필요가 있다. 이 경우, 화소는, 2단자 소자가 접속되는 화소 전극(9a)과, 대향 기판(20)에 형성되는 신호선(데이터선(6a) 또는 주사선(3a)의 한쪽)과, 이들 사이에 끼워지는 액정(50)으로 구성되게 된다.

또한, 액티브 매트랙스형 액정 장치에 한정되지 않고, STN(Super Twisted Nematic) 액정 등을 사용한 패시브형에도 적용 가능하다. 이 경우, 화소는, 전극으로서 작용하는 주사선(3a)과, 동일하게 전극으로서 작용하는 데이터선(6a)과, 이들 전극간에 끼워지는 액정(50)으로 구성되게 된다.

또한, 전기광학 재료로서는, 액정 이외에, 전계 발광 소자 등을 사용하여, 그 전기광학 효과에 의해 표시를 행하는 표시장치에 적용 가능하다. 즉, 본 발명은, 상술한 액정 장치와 유사한 구성을 가진 모든 전기광학 장치에 적용 가능하다.

<전자기기＞

다음에, 상술한 액정 장치를 각종의 전자기기에 적용되는 경우에 대하여 설명한다. 이 경우, 전자기기는, 도 13에 도시한 바와 같이, 주로, 표시정보 출력원(1000), 표시정보 처리회로(1002), 구동 회로(1004), 액정 장치(100), 클럭 발생 회로(1008) 및 전원회로(1010)를 구비하여 구성되어 있다. 이 중, 표시 정보 출력원(1000)은, ROM(Read Only Memory), RAM(Random Access Memory) 등의 메모리나, 광디스크 장치 등의 기억 장치 유닛, 화상 신호를 동조하여 출력하는 동조 회로 등을 포함하고, 클럭 발생 회로(1008)로부터의 클럭 신호에 근거하여, 소정 포맷의 화상 신호 등의 표시 정보를 표시 정보 처리 회로(1002)에 출력하는 것이다. 또한, 표시 정보 처리 회로(1002)는, 상술한 직렬-병렬 변환 회로나, 증폭·극성 반전 회로, 로테이션 회로, 감마 보정회로, 클램프 회로 등의 주지의 각종 처리회로를 포함하여 구성되어 있고, 클럭 신호에 근거하여 입력된 표시 정보로부터 디지털 신호를 순차 생성하여, 클럭 신호(CLK)와 동시에 구동 회로(1004)에 출력하는 것이다. 구동 회로(1004)는, 액정 장치(100)를 구동하는 것으로, 상술한 구동 회로(200)외에, 제조후의 검사에 사용하는 검사회로 등을 포함한 것이다. 전원 회로(1010)는, 상술의 각 회로에 소정의 전원을 공급하는 것이다.

다음에, 상술한 액정 장치를 구체적인 전자기기에 사용한 예의 몇 개에 대하여 설명한다.

<예 1: 프로젝터＞

먼저, 이 액정 장치(100)를 라이트 밸브로서 사용한 프로젝터에 대해서 설명한다. 도 14는, 이 프로젝터의 구성을 도시한 평면도이다. 이 도면에 도시된 바와 같이, 프로젝터(1100) 내부에는, 할로겐 미러 등의 백색 광원으로 이루어진 램프 유닛(1102)이 설치되어 있다. 이 램프 유닛(1102)으로부터 사출된 투사광은, 내부에 배치된 3장의 미러(1106) 및 2장의 다이클로익 미러(1108)에 의해 RGB의 3원색으로 분리되고, 각 원색에 대응하는 라이트 밸브(100R, 100G 및 100B)에 각각 유도된다.

여기서, 라이트 밸브(100R, 100G 및 100B)의 구성은, 상술한 액정 장치(100)와 같고, 화상 신호 처리 회로(도시생략)로부터 공급되는 R, G, B의 원색 신호로 각각 구동되는 것이다. 또한, B 색의 광은, 다른 R 색이나 G 색과 비교하면, 광로가 길기 때문에, 그 손실을 막기 위해서, 입사 렌즈(1122), 릴레이 렌즈(1123) 및 출사 렌즈(1124)로 이루어진 릴레이 렌즈계(1121)를 통해 유도된다.

그런데, 라이트 밸브(100R, 100G, 100B)에 의해 각각 변조된 광은, 다이클로익 프리즘(1112)에 3방향으로부터 입사된다. 이 다이클로익 프리즘(1112)에 있어서, R 색 및 B 색의 광은 90도로 굴절하는 한편, G 색의 광은 직진한다. 따라서, 각 색의 화상이 합성되는 결과, 투사 렌즈(1114)를 통해, 스크린(1120)에 컬러 화상이 투사되게 된다.

또한, 라이트 밸브(100R, 100G 및 100B)에는, 다이클로익 미러(1108)에 의해서, R, G, B의 각 원색에 대응하는 광이 입사하기 때문에, 상술한 바와 같이 컬러 필터를 설치할 필요는 없다.

<예 2: 이동(mobile)형 컴퓨터＞

다음에, 이 액정 장치를, 이동형 퍼스널 컴퓨터에 적용한 예에 대해 설명한다. 도 15는, 이 퍼스널 컴퓨터의 구성을 도시한 사시도이다. 도면에 있어서, 컴퓨터(1200)는, 키보드(1202)를 구비한 본체부(1204)와, 액정표시 유닛(1206)으로 구성되어 있다. 이 액정표시 유닛(1206)은, 앞서 설명한 액정 장치(100)의 배면에 백 라이트를 부가하는 것에 의해 구성되어 있다.

또한, 전자기기로는, 도 14 및 도 15를 참조하여 설명한 것 외에도, 액정 텔레비전이나, 뷰 파인더형, 모니터 직시형의 비디오 테이프 레코더, 자동차 네비게이션 장치, 페이저, 전자수첩, 전자계산기, 워드프로세서, 워크스테이션, 휴대 전화, 텔레비전 전화, POS 단말기, 터치 패널을 구비한 기기 등을 들 수 있다. 그리고, 이들의 각종 전자기기에 대하여, 실시예의 액정 장치, 또한 전기광학 장치가 적용 가능함은 물론이다.

이상에서 설명한 바와 같이 본 발명에 의하면, 구동 회로 내장형으로서, 또한, 복수의 데이터선을 동시 구동하는 액정 장치 등의 전기광학 장치에 있어서, 기판 영역을 효율적으로 이용하여, 장치 전체를 소형화하는 것이 가능하게 된다.

Claims

기판에 복수의 주사선과, 복수의 데이터선과, 상기 각 주사선과 상기 각 데이터선에 접속된 스위칭 소자와, 상기 스위칭 소자에 접속된 화소 전극을 가진 전기광학 장치의 구동 회로로서,

상기 기판에,

복수의 래치 회로를 구비하여, 각 래치 회로가 전송 신호를 순차 출력하는 시프트 레지스터 회로와,

상기 시프트 레지스터의 출력단마다 설치되고, 상기 전송 신호를 샘플링 제어 신호로서 출력하는 논리 회로가 2개 이상, 상기 데이터선의 연장 방향과는 교차하는 방향으로 병렬 접속되어 구성된 버퍼 회로와,

상기 데이터선의 각각에 접속되어, 상기 샘플링 제어 신호에 따라 화상 신호를 샘플링하여, 대응하는 데이터선에 공급하는 샘플링 스위치로서, 서로 인접하는 복수개의 데이터선에 접속된 복수개가 동시에 구동되는 샘플링 스위치를 구비한 것을 특징으로 하는 전기광학 장치의 구동 회로.
제 1 항에 있어서,

상기 논리 회로를 구성하는 트랜지스터는, 채널의 폭방향이 상기 데이터선의 연장 방향으로 형성되어 구성된 것을 특징으로 하는 전기광학 장치의 구동 회로.
제 2 항에 있어서,

2개 이상 병렬 접속된 논리 회로 중, 서로 인접한 논리 회로는, 전원 배선의 한쪽을 공용하는 것을 특징으로 하는 전기광학 장치의 구동 회로.
제 1 항에 있어서,

상기 버퍼 회로는,

2개 이상 병렬 접속된 논리 회로가, 데이터선의 연장 방향으로 복수단 직렬 접속된 것인 것을 특징으로 하는 전기광학 장치의 구동 회로.
제 4 항에 있어서,

어느 하나의 단의 논리 회로를 구성하는 트랜지스터의 채널폭은, 그 전체단의 논리 회로를 구성하는 트랜지스터의 채널폭보다도 넓은 것을 특징으로 하는 전기광학 장치의 구동 회로.
제 5 항에 있어서,

1단분(段分)에 있어서 병렬 접속된 논리 회로의 개수는, 전체단에 걸쳐 서로 같은 것을 특징으로 하는 전기광학 장치의 구동 회로.
제 6 항에 있어서,

전체단의 논리 회로중, 동일한 열에 위치한 논리 회로는, 상기 데이터선의 연장 방향으로 형성된 전원 배선을 서로 공용하는 것을 특징으로 하는 전기광학 장치의 구동 회로.
제 1 항 내지 제 7 항중 어느 한 항에 있어서,

상기 논리 회로는, 상보형 트랜지스터로 구성된 것을 특징으로 하는 전기광학 장치의 구동 회로.
제 1 항 내지 제 8 항중 어느 한 항에 있어서,

상기 래치 회로에 의한 전송 신호의 신호폭을, 소정 기간에 제한하여 상기 버퍼 회로에 공급하는 위상 조정 회로를,

더 구비한 것을 특징으로 하는 전기광학 장치의 구동 회로.
제 1 항 내지 제 9 항중 어느 한 항에 있어서,

상기 기판에는, 상기 화상 신호를 공급하는 복수개의 화상 신호선이 상기 주사선을 따라 배열되는 한편,

상기 버퍼 회로는, 상기 복수개의 화상 신호선과 상기 시프트 레지스터 회로와의 사이에서의 상기 기판 영역에 형성된 것을 특징으로 하는 전기광학 장치의 구동 회로.
제 1 항 내지 제 10 항중 어느 한 항에 있어서,

상기 화상 신호는, 직렬-병렬 변환되고, 복수개의 화상 신호선을 통해 공급되는 것을 특징으로 하는 전기광학 장치의 구동 회로.
제 1 항 내지 제 11 항중 어느 한 항에 기재된 전기광학 장치의 구동 회로를 구비한 것을 특징으로 하는 전기광학 장치.
제 12 항에 있어서,

상기 기판에는,

매트릭스 형상으로 배치된 화소 전극과,

상기 화소 전극과 상기 데이터선의 사이에 개재됨과 동시에, 상기 주사선에 공급되는 주사 신호에 따라 개폐하는 트랜지스터를 더 구비한 것을 특징으로 하는 전기광학 장치.
제 13 항 또는 제 14 항에 기재된 전기광학 장치를 구비한 것을 특징으로 하는 전자 기기.