[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR20010013920A - 메모리 셀 장치 및 메모리 셀의 기능 테스트 방법 - Google Patents

메모리 셀 장치 및 메모리 셀의 기능 테스트 방법 Download PDF

Info

Publication number
KR20010013920A
KR20010013920A KR1019997011942A KR19997011942A KR20010013920A KR 20010013920 A KR20010013920 A KR 20010013920A KR 1019997011942 A KR1019997011942 A KR 1019997011942A KR 19997011942 A KR19997011942 A KR 19997011942A KR 20010013920 A KR20010013920 A KR 20010013920A
Authority
KR
South Korea
Prior art keywords
group
memory cells
memory
test
test results
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1019997011942A
Other languages
English (en)
Other versions
KR100399449B1 (ko
Inventor
데트레프 리히터
로드릭 맥코넬
Original Assignee
칼 하인쯔 호르닝어
지멘스 악티엔게젤샤프트
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 칼 하인쯔 호르닝어, 지멘스 악티엔게젤샤프트 filed Critical 칼 하인쯔 호르닝어
Publication of KR20010013920A publication Critical patent/KR20010013920A/ko
Application granted granted Critical
Publication of KR100399449B1 publication Critical patent/KR100399449B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/44—Indication or identification of errors, e.g. for repair
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G11C29/26—Accessing multiple arrays
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C2029/4402—Internal storage of test result, quality data, chip identification, repair information
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/38—Response verification devices

Landscapes

  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

테스트 수단(6)은 메모리(10)의 메모리 셀(3)의 기능을 테스트한다. 메모리 셀(3)의 제 1 그룹(1)이 테스트되며, 상응하는 테스트 결과가 메모리(10)의 외부로 출력되기 전에, 메모리 셀(3)의 제 2 그룹(2)에 일시 저장된다.

Description

메모리 셀 장치 및 메모리 셀의 기능 테스트 방법 {STORAGE CELL SYSTEM AND METHOD FOR TESTING THE FUNCTION OF STORAGE CELLS}
집적 메모리는 데이터가 저장될 수 있는 메모리 셀을 포함한다. 통상적으로 디지탈 데이터, 즉 논리 상태 "0" 및 "1"이 다루어진다. 특히, 메모리의 제조와 관련해서, 메모리 및 그것의 개별 메모리 셀의 기능이 테스트되어야 한다. 이것을 위해, 테스트 데이터가 개별 메모리 셀내에 기록되고 다시 판독되는 것이 통상적이다. 그리고 나서, 기록된 데이터와 다시 판독된 데이터 사이의 비교가 이루어짐으로써, 기능 장애가 있는지 또는 없는지의 여부가 검출될 수 있다.
간단한 기능 테스트는 하기 방식으로 이루어질 수 있다: 먼저, 메모리의 모든 메모리 셀에 제로가 기록된 다음 판독된다. 판독된 데이터와 기록된 데이터 "제로" 사이의 비교에 의해, 기능 에러가 검출된다. 그리고 나서, 모든 메모리 셀에 "1"이 기록되고, 다시 판독되며 재차 데이터 "1" 과의 전술한 비교가 이루어진다. 전술한 두 경우 중 적어도 한 경우에, 메모리 셀이 기능 에러를 가지면, 그것은 결함을 가진 것으로 간주된다.
제로 및 1이 차례로 메모리 셀에 기록되고 다시 판독되는, 전술한 간단한 경우 외에, 압축된 테스트 패턴이 메모리에 기록될 수도 있다.
메모리의 수율을 증가시키기 위해, 얻어진 테스트 결과를 기초로 결함을 가진 메모리 셀을 가진 행 또는 열을 대체하기 위해 사용될 수 있는, 메모리 셀을 가진 리던던트 행 또는 리던던트 열이 제공되는 것은 공지되어 있다. 리던던트 행 또는 리던던트 열을 활성화시키기 위해, 결함을 가진 메모리 셀을 가진 행 또는 열 대신에 상응하는 행 어드레스 또는 열 어드레스의 인가시 리던던트 행 또는 열 중 하나가 어드레싱되게 하는 프로그래밍(예컨대 레이저 퓨즈를 통해)이 이루어진다.
전술한 기능 테스트는 테스트될 메모리로부터 상응하는 테스트 장치로 많은 양의 데이터 -즉, 메모리 셀로부터 다시 판독된 데이터- 의 전송을 필요로 한다. 상기 테스트 장치는 테스트 데이터와 다시 판독된 데이터 사이의 비교를 포함하는 테스트를 수행한다. 가능한 데이터율은 특히 메모리의 이용될 수 있는 단자의 수에 의해 제한된다. 특히, 소위 "내장 메모리"로서 부가의 회로 부품, 예컨대 프로세서와 함께 하나의 공통 집적 회로상에 배치된 메모리 코어가 메모리로 사용되면, 이것은 소수의 외부 단자(극단의 경우 없을 수 있음)만을 포함한다. 상기 외부 단자를 통해 외부로부터 직접 메모리가 액세스될 수 있다.
이용될 수 있는 적은 단자의 병목을 피하기 위해, 내장 메모리에서 기능 테스트를 수행하는 테스트 회로는 메모리가 배치된 집적 회로상에 제공되는 것이 공지되어 있다. 테스트 회로는 하드 와이어드 로직으로 또는 콘트롤러로서 구현될 수 있고 자동으로 소정 기능 테스트(즉, 메모리 셀내에 테스트 데이터의 기록, 메모리 셀의 판독 및 판독된 데이터와 테스트 데이터의 비교)를 수행한다. 기능 에러의 발생시 상응하는 결과 신호가 집적 회로의 외부로 공급된다. 그러나, 이로 인해 결함을 가진 메모리 셀의 어드레스가 집적 회로의 외부로부터 검출될 수 없다. 이러한 구현은 "빌트 인 셀프 테스트(built-in-self-test)(BIST)"라 한다.
전술한 기능 테스트를 실행하기 위해, 테스트 회로는 일반적으로 테스트 결과가 저장될 수 있는 상응하는 메모리 수단을 포함한다.
본 발명은 메모리 셀 장치 및 메모리 셀의 기능 테스트 방법에 관한 것이다.
도 1은 본 발명에 따른 장치의 제 1 실시예이고,
도 2는 도 1의 세부도이며,
도 3은 본 발명에 따른 장치의 제 2 실시예의 세부도이고,
도 4는 도 3에 따른 세부도의 제 1 실시예, 즉 테스트 결과가 비트-페일(fail)-맵의 형태로 저장된, 메모리 셀의 제 2 그룹을 나타내며,
도 5는 도 3에 따른 세부도의 제 2 실시예, 즉 테스트 결과가 압축된 형태로 저장된 메모리 셀의 제 2 그룹을 나타내고,
도 6은 테스트할 2개의 메모리 셀을 가진 본 발명의 제 2 실시예를 나타내며,
도 7은 본 발명에 따른 테스트 방법의 실시예이다.
본 발명의 목적은 메모리 셀의 기능 테스트를 용이하게 하는 것이다.
상기 목적은 청구항 제 1항에 따른 방법 및 청구항 제 9항에 따른 장치에 의해 달성된다. 본 발명의 바람직한 실시예는 종속항에 제시된다.
본 발명에 따른 방법에서는 먼저, 메모리 셀의 제 1 그룹만이 테스트되고, 테스트 결과가 메모리 셀의 제 2 그룹에 일시 저장된다. 테스트를 실행하는 테스트 수단의 구성 부분으로서 부가 메모리 없이, 테스트 결과가 제 2 그룹의 마찬가지로 테스트될 메모리 셀내에 일시 저장된다. 따라서, 테스트 수단을 구현하기 위한 비용이 감소된다.
본 발명의 특히 바람직한 실시예에서, 두 그룹의 메모리 셀이 하나의 공통 메모리의 구성 부분이며, 메모리로부터 테스트 결과가 출력되기 전에, 제 2 그룹의 메모리 셀에 일시 저장이 이루어진다. 테스트 결과가 메모리의 외부로 출력되기 전에, 제 1 그룹의 메모리 셀이 테스트되기 때문에, 테스트 결과의 출력 시점이 그것의 발생과 무관하다. 따라서, 테스트 결과를 외부 단자를 통해 외부로 전송하는데 있어 병목이 피해지므로, 기능 테스트가 신속히 실행될 수 있다.
또한, 메모리 장치에 테스트 결과를 저장함으로써, 테스트 결과가 메모리의 외부로 출력되기 전에, 일시 저장된 테스트 결과의 처리가 가능하다. 이로 인해, 예컨대, 결함을 가진 메모리 셀의 어드레스만이 메모리 장치의 외부로 출력되는 방식으로 테스트 결과의 압축이 이루어질 수 있다.
본 발명의 실시예에 따라, 저장된 테스트 결과에 의해 테스트된 메모리 셀의 리던던시 분석이 실행된 다음, 리던던시 분석의 결과만이, 즉 리던던트 행 또는 리던던트 열로 대체될 메모리 셀의 행 및 열의 어드레스가 메모리 장치의 외부로 전송된다. 이것은 온-칩 실행되는 리던던시 분석에 의해 테스트 결과의 압축이 이루어진 다음, 테스트 결과가 전부가 아니라, 리던던시 분석의 결과로 감소되어 메모리 장치의 외부로 전달된다는 장점을 갖는다. 따라서, 전송될 데이터량이 현저히 감소된다. 외부로 전송되는 리던던시 분석의 결과는 상응하는 외부 프로그래밍 회로에 의한 메모리 장치의 리던던트 행 또는 열의 상응하는 프로그래밍을 위해 (예컨대, 레이저에 의한 분리 가능한 접속의 용융에 의해) 직접 사용될 수 있다.
본 발명의 실시예에 따라, 저장된 테스트 결과가 제 2 그룹의 메모리 셀로부터 판독된 다음, 제 2 그룹의 메모리 셀이 테스트된다. 상응하는 테스트 결과가 제 1 그룹의 메모리 셀내에 일시 저장된다. 이렇게 함으로써, 메모리 장치의 모든 메모리 셀이 2개의 연속하는 단계로 테스트될 수 있다. 물론, 메모리 장치를 메모리 셀의 2개 이상의 그룹으로 나누고, 이 그룹이 본 발명에 따라 교대로 테스트되는 것도 가능하다.
본 발명의 또다른 실시예에 따라, 테스트 결과가 에러 보정 코드의 사용 하에 제 1 그룹 또는 제 2 그룹의 메모리 셀에 저장된다. 이것은 메모리 셀로부터 테스트 결과의 판독 또는 평가시 (예컨대, 전술한 리던던시 분석시) 테스트 결과를 저장하는 동안 발생한 에러의 보정을 가능하게 한다. 이러한 에러는 예컨대, 제 2 그룹의 메모리셀이 제 1 그룹의 메모리 셀의 테스트 결과의 일시 저장시 여전히 기능 테스트되지 않은 것에 기인한다
테스트 결과의 저장시 에러 보정 코드의 사용에 대한 대안으로서 또는 상기 에러 보정 코드의 사용에 부가해서, 본 발명의 실시예에 따라 테스트 결과가 적어도 2번 제 1 그룹 또는 제 2 그룹의 메모리 셀에 저장되고, 테스트 결과의 판독시 각각의 테스트 결과의 카피들 사이의 비교가 이루어진다. 이렇게 함으로써, 테스트 결과의 저장시 에러가 발생하는지의 여부가 검출될 수 있다. 각각의 테스트 결과의 2개 이상의 카피가 저장되면, 메모리 셀로부터 판독시 테스트 결과의 카피에 가장 빈번히 나타나는 값이 "정확한" 테스트 결과로서 간주됨으로써, 에러 보정이 이루어질 수 있다.
본 발명의 또다른 실시예에서, 결함을 가진 메모리 셀의 어드레스만이 테스트 결과로서 저장된다. 이로 인해, 테스트 결과를 2진 정보로 "정상" 또는 "결함"으로 포함하는 결과 비트가 각각의 메모리 셀에 할당되는, 소위 "비트-맵"의 작성 대신에, 테스트 결과로서 저장되는 데이터의 양이 감소되는데, 그 이유는 일반적으로 전체 메모리 셀의 매우 적은 수만이 결함을 갖기 때문이다.
본 발명에 따른 장치는 메모리 셀, 및 전술한 본 발명의 방법에 따라 상기 메모리 셀의 기능을 테스트하기 위한 테스트 수단을 포함한다.
본 발명의 또다른 실시예에서는 메모리 셀의 제 1 그룹 및 제 2 그룹이 상이한 메모리의 구성 부분이다. 이것은 예컨대 상이한 집적 회로에 배치될 수 있다. 그 경우, 2개의 메모리가 교대로 테스트된다. 2개의 메모리 중 하나에 다른 메모리의 테스트 결과가 일시 저장된다. 본 발명은 하나의 웨이퍼상에 배치된 메모리 셀 그룹의 기능 테스트에도 적용될 수 있다.
이하, 본 발명의 실시예를 첨부한 도면을 참고로 구체적으로 설명한다.
도 1은 본 발명의 제 1 실시예를 나타낸다. 집적 회로(13)상에 배치된 메모리(10), 메모리 셀(3) 및 상기 메모리 셀(3)의 기능을 테스트하기 위한 테스트 수단(6)이 도시된다. 메모리 셀(3)은 행(R) 및 열(D)로 매트릭스 형태로 배치된다. 행(R)은 행 디코더(RDEC)를 통해 그리고 열(C)은 열 디코더(CDEC)를 통해 어드레싱될 수 있다. 메모리 셀(3)은 통상적으로 1-트랜지스터-1-커패시터-메모리 셀로 구현되는 DRAM 메모리 셀이다. 물론, 다른 방식의 메모리 셀도 사용될 수 있다.
메모리 셀(3)의 한 절반은 제 1 그룹(1)으로 통합되고 메모리 셀(3)의 다른 절반은 제 2 그룹으로 통합된다.
도면에는 본 발명에 중요한 구성 부분만이 도시된다. 따라서, 적은 수의 메모리 셀(3)이 도시된다.
집적 회로(13)는 또한 마이크로 콘트롤러(12)를 포함한다. 마이크로 콘트롤러(12)는 어드레스 버스(14)를 통해 디코더(RDEC), (CDEC)에 접속된다. 마이크로 콘트롤러(12)로부터 어드레스 버스(14)를 통해 어드레싱된 메모리 셀(3)은 콘트롤러(12)에 의해 데이터 버스(15)를 통해 기록될 수 있거나, 또는 이것에 의해 판독될 수 있다. 도시된 메모리(10)로는 콘트롤러(12)를 통해서만 액세스 가능하며 집적 회로(13)의 외부로부터 직접 액세스될 수 없는 내장 메모리가 사용된다. 콘트롤러(12)는 집적 회로(13)의 외부 단자(OUT)에 접속되며, 상기 외부 단자를 통해 그것의 주변과 통신한다.
테스트 수단(6)도 마찬가지로 어드레스 버스(14) 및 데이터 버스(15)에 접속되므로, 어드레스 버스(14)를 통해 메모리 셀(3)을 어드레싱할 수 있고 데이터 버스(15)를 통해 데이터를 메모리 셀내로 기록하거나 또는 메모리 셀로부터 다시 판독할 수 있다. 메모리 셀(3)의 기능 테스트를 실행하기 위해, 테스트 수단(6)은 테스트 데이터(예컨대, 1 또는 0)를 제 1 그룹(1)의 모든 메모리 셀(3)에 기록한다. 그리고 나서, 테스트 수단(6)이 제 1 그룹(1)의 메모리 셀(3)을 다시 차례로 판독하고, 판독한 데이터과 이전에 기록된 테스트 데이터를 비교한다. 도 1에서는 설정값과 실제값 사이의 상기 비교가 비교기(5)에 의해 수행된다. 상기 비교의 결과, 즉 비교기(5)의 출력 신호는 제 1 그룹(1)의 각각의 메모리 셀(3)에 대해 제 2 그룹(2)의 각각의 메모리 셀(3)에 저장된다. 이 실시예에서, 제 2 그룹은 제 1 그룹(1)과 동일한 수의 메모리 셀을 포함한다.
본 발명에 따라 제 1 그룹(1)의 메모리 셀(3)의 테스트 후에 제 2 그룹의 메모리 셀(3)에 저장된 테스트 결과가 테스트 수단(6)에 의해 판독되고 집적 회로(13)의 외부 단자(OUT)를 통해 집적 회로(13)의 외부로 전달된다. 집적 회로(13)의 외부에서 테스트 결과가 테스트 회로(11)에 의해 평가됨으로써, 메모리(10)가 기능 테스트에 합격했는지 또는 불합격했는지의 여부가 검출된다.
도 2는 테스트 수단(6)에 의해 테스트 결과가 이미 등록된, 도 1에 따른 제 2 그룹(2)의 메모리 셀(3)을 도시한다. 여기서, 1은 설정값과 실제값의 일치를 지시하는 한편, 저장된 0은 설정값과 실제값이 차이난다는 것을, 즉 제 1 그룹(1)의 상응하는 메모리 셀(3)이 결함을 갖는다는 것을 지시한다. 제 1 그룹(1)의 각각의 메모리 셀(3)에 제 2 그룹의 메모리 셀(3)이 할당되기 때문에(이것은 도3에 실선으로 표시됨), 이러한 방식으로 소위 비트-페일(fail)-맵이 작성된다. 상기 비트-페일 맵에는 제 1 그룹(1)의 내부에서 결함을 가진 그리고 결함을 갖지 않은 메모리 셀(3)의 위치가 나타난다.
상기 실시예에서는 제 1 그룹에서 결함을 가진 메모리 셀(3)의 어드레스만이 집적 회로(13)의 외부로, 즉 테스트 회로(11)로 전송된다. 이로 인해, 전송될 데이터량이 현저히 감소될 수 있다.
도 5는 제 2 그룹(2)의 내부에 도 3에서와 같이 비트-페일-맵이 저장되지 않고 열 어드레스(CADR) 및 행 어드레스(RADR)로 나눠진, 결함을 가진 개별 메모리 셀의 어드레스만이 저장되는, 본 발명의 다른 실시예를 나타낸다. 일반적으로 결함을 가진 메모리 셀이 결함을 갖지 않은 메모리 셀 보다 현저히 적기 때문에, 상기 방식으로 저장될 테스트 결과가 압축될 수 있다. 이 경우, 제 2 그룹(2)의 메모리 셀(3)의 수가 제 1 그룹(1)의 메모리 셀(3)의 수 보다 현저히 적게 선택될 수 있다. 여기서도, 테스트 결과의 출력시, 테스트 회로(11)로 전송될 데이터량이 감소된다.
도 3은 도 1의 것과는 달리, 부가로 리던던트 메모리 셀을 가진 행(RR) 및 열(RC)을 포함하는 메모리(10)의 매트릭스의 제 2 실시예를 나타낸다. 리던던트 행(RR) 및 열(RC)은 리던던시의 경우에 메모리 셀(3)의 행(R) 또는 열(C) 중 하나를 어드레스에 따라 대체하기 위해 사용된다. 테스트 수단(6)은 제 1 그룹(1)의 메모리 셀(3)의 기능 테스트를 수행하고, 도 3을 참고로 전술한 바와 같이 테스트 결과를 제 2 그룹(2)의 메모리 셀(3)에 저장시킨다. 부가로 상기 실시예의 테스트 수단(6)은 제 2 그룹(2)의 메모리 셀(3)내에 저장된 테스트 결과의 리던던시 분석을 수행한다. 리던던시 분석시, 메모리 셀의 어떤 행 또는 어떤 열이 결함을 가진 적어도 하나의 메모리 셀을 포함하기 때문에 리던던트 열 또는 행 중 하나로 대체되어야 하는지가 검출된다. 제로로 표시된 결함으로 인해 제 1 그룹에서 리던던트 열 또는 행으로 대체되어야 하는 하나의 열 및 하나의 행이 도 3에 화살표로 표시된다. 전술한 리던던시 분석을 실행하기 위한 알고리즘은 DRAM의 메모리 테스터에 통상적으로 사용되는 종래의 리던던시 분석 회로로부터 당업자에게 공지되어 있다.
도 1에 도시된 테스트 회로(11)는 리던던시 분석의 결과를 얻으며, 리던던트 라인(RR), (RC)을 어드레싱하기 위한 리던던시 디코더(RRDEC), (RCDEC)에서 그리고 정상 디코더(RDEC), (CDEC)에서 (도시되지 않은) 퓨즈 소자의 (파선 화살표로 도시된) 상응하는 프로그래밍을 수행한다.
제 2 그룹에 저장된 제 1 그룹의 테스트 결과를 포함하는 도 4에서, 결함을 가진 메모리 셀(3)을 가진 각각의 대체될 행(R) 및 열(C)(일시 저장된 제로로 표시됨)이 화살표로 표시된다.
도 4에는 메모리 셀(3)의 제 2 그룹(2)의 제 2 실시예의 다른 특징이 나타난다. 여기서는 메모리 셀(3)의 일부(도 3에 파선으로 도시됨)가 패리티 비트(4)의 저장을 위해 사용된다. 편의상, 행(R) 당 하나의 패리티 비트만이 도시된다. 테스트 결과가 제 2 그룹의 나머지 메모리 셀(3)에 저장되는 동단, 패리티 비트(4)도 테스트 수단(6)에 의해 제 2 그룹(2)에 저장된다. 패리티 비트(4)는 예컨대 리드-솔로몬-코드(Reed-Solomon-Code)와 같이 에러 보정 코드에 의해 발생된다. 이러한 에러 보정 코드의 사용은 나중에 테스트 수단(6)에 의한 테스트 결과의 판독시 일시 저장 동안 에러를 갖게 된 테스트 결과의 식별 및 경우에 따라 보정을 가능하게 한다.
도 3의 실시예는 제 1 그룹(1)과 동일한 수의 메모리 셀(3)을 포함하는 3개의 제 2 그룹(2)이 메모리(10)의 내부에 존재한다는 것이 도 1의 실시예와 다르다. 테스트 수단(6)이 각각의 테스트 결과를 제 2 그룹의 각각에 저장하므로, 모든 테스트 결과가 3중으로 주어진다. 테스트 결과의 출력시 또는 테스트 결과의 평가 및 리던던시 분석시, 테스트 수단(6)은 각각의 테스트 결과의 총 3개의 카피(copy)의 비교를 수행하므로, 테스트 수단(6)이 테스트 결과의 저장시 발생하는 에러를 검출하고, 각각의 테스트 결과의 카피내에 가장 빈번히 나타나는 테스트 결과의 값을 보정 테스트 결과로서 후속 처리한다.
도 6은 메모리 셀(3)의 제 1 그룹(1) 및 메모리 셀(3)의 제 2 그룹(2)이 상이한 메모리(10)에 배치되는 본 발명의 실시예를 나타낸다. 여기서도, 본 발명이 적용될 수 있으므로, 테스트를 수행하는 테스트 수단(6)이 테스트 결과를 저장하기 위한 부가의 메모리를 필요로 하지 않는다.
테스트 수단(6)은 설명된 기능 테스트를 실행하기 위해 상응하는 테스트 프로그램을 실행하는 마이크로 콘트롤러로 구현되거나, 또는 하드 와이어드 로직으로 구현될 수 있다. 저장시 기능 테스트를 실행하기 위한 상기 2 방법의 적용은 빌트 인 셀프 테스트(build-in-self-test)의 구현으로부터 당업자에게 공지되어 있다.

Claims (15)

  1. 메모리 셀(3)의 제 1 그룹(1)을 테스트하는 방식으로, 메모리 셀(3)의 기능을 테스트하기 위한 방법에 있어서, 상응하는 테스트 결과가 메모리 셀(3)의 제 2 그룹(2)에 일시 저장되는 것을 특징으로 하는 방법.
  2. 제 1항에 있어서, 방법이 메모리(10)의 구성 부분인 메모리 셀(3)에 적용되고, 테스트 결과가 메모리(10)로부터 출력되기 전에 제 2 그룹(2)의 메모리 셀(3)에 일시 저장되는 것을 특징으로 하는 방법.
  3. 제 2항에 있어서, 테스트 결과가 메모리(10)의 외부로 출력되기 전에 압축되는 것을 특징으로 하는 방법.
  4. 제 3항에 있어서, 일시 저장된 테스트 결과에 의해, 테스트된 메모리 셀(3)의 리던던시 분석이 이루어진 다음, 리던던시 분석의 결과만이, 즉 리던던트 행(RR) 또는 리던던트 열(RC)로 대체될 메모리 셀(3)의 행(R) 또는 열(C)의 어드레스가 메모리(10)의 외부로 출력되는 것을 특징으로 하는 방법.
  5. 상기 항들 중 어느 한 항에 있어서, 제 2 그룹(2)의 메모리 셀(3)에 일시 저장된, 경우에 따라 압축된 테스트 결과가 출력된 다음, 제 2 그룹(2)의 메모리 셀(3)이 테스트되고, 상응하는 테스트 결과가 제 1 그룹(1)의 메모리 셀(3)에 일시 저장되는 것을 특징으로 하는 방법.
  6. 상기 항들 중 어느 한 항에 있어서, 테스트 결과가 에러 보정 코드(4)의 사용 하에 제 1 그룹(1) 및/또는 제 2 그룹(2)의 메모리 셀(3)내에 일시 저장되는 것을 특징으로 하는 방법.
  7. 상기 항들 중 어느 한 항에 있어서, 테스트 결과가 제 1 그룹(1) 및/또는 제 2 그룹(2)의 메모리 셀(3)내로 적어도 2중으로 일시 저장된 다음, 각각의 테스트 결과의 카피들 사이의 비교(5)가 이루어지는 것을 특징으로 하는 방법.
  8. 상기 항들 중 어느 한 항에 있어서, 테스트 결과로서 결함을 가진 메모리 셀(3)의 어드레스(RADR, CADR)만이 제 1 그룹(1) 및/또는 제 2 그룹(2)의 메모리 셀(3)내로 일시 저장되는 것을 특징으로 하는 방법.
  9. 메모리 셀(3)의 제 1 그룹(1) 및 제 2 그룹(2), 및 메모리 셀(3)의 기능 테스트를 위한 테스트 수단(6)을 포함하며, 상기 테스트 수단(6)이
    - 제 1 그룹(1)의 메모리 셀(3)을 테스트하고, 상응하는 테스트 결과를 제 2 그룹(2)의 메모리 셀(3)내로 일시 저장시키며,
    - 테스트 결과를 제 2 그룹(2)의 메모리 셀(3)로부터 장치의 외부로 출력시키고,
    - 제 2 그룹(2)의 메모리 셀(3)을 테스트하고, 상응하는 테스트 결과를 제 1 그룹(1)의 메모리 셀(3)에 일시 저장시키는 것을 특징으로 하는 장치.
  10. 제 9항에 있어서, 제 1 그룹(1) 및 제 2 그룹(2)의 메모리 셀(3)이 하나의 공통 집적 회로(13)상에 배치되는 것을 특징으로 하는 장치.
  11. 제 10항에 있어서, 테스트 수단(6)이 집적 회로(13)상에 배치되는 것을 특징으로 하는 장치.
  12. 제 9항에 있어서, 제 1 그룹(1) 및 제 2 그룹(2)의 메모리 셀(3)이 상이한 집적 회로(13)상에 배치되는 것을 특징으로 하는 장치.
  13. 제 9항 내지 12항 중 어느 한 항에 있어서, 테스트 수단(6)이 테스트 결과를 에러 보정 코드의 사용 하에 제 2 그룹(2)의 메모리 셀(3)내에 일시 저장하는 것을 특징으로 하는 장치.
  14. 제 9항 내지 13항 중 어느 한 항에 있어서, 테스트 수단(6)이 테스트 결과로서 결함을 가진 메모리 셀(3)의 어드레스(RADR, CADR)만을 제 2 그룹(2)의 메모리 셀(3)에 일시 저장하는 것을 특징으로 하는 장치.
  15. 제 9항 내지 14항 중 어느 한 항에 있어서, 테스트 수단(6)이 테스트 결과의 일시 저장 후에 상기 테스트 결과에 의해 리던던시 분석을 실행하며, 상기 분석 결과는 리던던트 행(RR) 또는 리던던트 열(RC)로 대체될 메모리 셀(3)의 행(R) 또는 열(C)의 어드레스이고, 상기 결과가 메모리(10)의 외부로 출력되는 것을 특징으로 하는 장치.
KR10-1999-7011942A 1997-06-17 1998-05-27 메모리 셀 장치 및 메모리 셀의 기능 테스트 방법 Expired - Fee Related KR100399449B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19725581A DE19725581C2 (de) 1997-06-17 1997-06-17 Verfahren zur Funktionsüberprüfung von Speicherzellen eines integrierten Speichers
DE19725581.7 1997-06-17

Publications (2)

Publication Number Publication Date
KR20010013920A true KR20010013920A (ko) 2001-02-26
KR100399449B1 KR100399449B1 (ko) 2003-09-29

Family

ID=7832735

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-1999-7011942A Expired - Fee Related KR100399449B1 (ko) 1997-06-17 1998-05-27 메모리 셀 장치 및 메모리 셀의 기능 테스트 방법

Country Status (6)

Country Link
EP (1) EP0990236B1 (ko)
JP (1) JP3970336B2 (ko)
KR (1) KR100399449B1 (ko)
DE (2) DE19725581C2 (ko)
TW (1) TW385449B (ko)
WO (1) WO1998058386A1 (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19838861A1 (de) 1998-08-26 2000-03-02 Siemens Ag Verfahren zur Reparatur von defekten Speicherzellen eines integrierten Speichers
DE19904375C2 (de) * 1999-02-03 2001-01-04 Siemens Ag Verfahren zur Funktionsüberprüfung von Speicherzellen eines integrierten Halbleiterspeichers
DE19921868C2 (de) 1999-05-11 2001-03-15 Siemens Ag Schaltungsanordnung zur Kontrolle von Zuständen einer Speichereinrichtung
DE19922786B4 (de) * 1999-05-18 2006-06-08 Infineon Technologies Ag Halbleiterspeicher mit Testeinrichtung
DE19930169B4 (de) * 1999-06-30 2004-09-30 Infineon Technologies Ag Testeinrichtung und Verfahren zum Prüfen eines Speichers
DE10119144C1 (de) 2001-04-19 2002-10-10 Infineon Technologies Ag Verfahren zum Testen von Halbleiter-Speicherbausteinen
US6347056B1 (en) * 2001-05-16 2002-02-12 Motorola, Inc. Recording of result information in a built-in self-test circuit and method therefor
DE102005001520A1 (de) 2005-01-13 2006-07-27 Infineon Technologies Ag Integrierte Speicherschaltung und Verfahren zum Reparieren eines Einzel-Bit-Fehlers
US9899104B2 (en) * 2016-03-18 2018-02-20 Silicon Motion Inc. Raid decoding architecture with reduced bandwidth
KR102587648B1 (ko) * 2018-07-23 2023-10-11 삼성전자주식회사 적층형 메모리 장치, 이를 포함하는 메모리 시스템 및 적층형 메모리 장치의 테스트 방법
CN112542199B (zh) * 2020-12-30 2024-04-12 芯天下技术股份有限公司 检测flash存储出错的方法、电路、存储介质和终端

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0752597B2 (ja) * 1989-10-30 1995-06-05 三菱電機株式会社 半導体メモリ装置
US5073891A (en) * 1990-02-14 1991-12-17 Intel Corporation Method and apparatus for testing memory
US5617531A (en) * 1993-11-02 1997-04-01 Motorola, Inc. Data Processor having a built-in internal self test controller for testing a plurality of memories internal to the data processor
JP3552175B2 (ja) * 1995-05-17 2004-08-11 株式会社アドバンテスト フェイルメモリ装置

Also Published As

Publication number Publication date
DE19725581A1 (de) 1999-01-07
JP2002504255A (ja) 2002-02-05
DE59801796D1 (de) 2001-11-22
DE19725581C2 (de) 2000-06-08
JP3970336B2 (ja) 2007-09-05
TW385449B (en) 2000-03-21
KR100399449B1 (ko) 2003-09-29
WO1998058386A1 (de) 1998-12-23
EP0990236A1 (de) 2000-04-05
EP0990236B1 (de) 2001-10-17

Similar Documents

Publication Publication Date Title
US7490274B2 (en) Method and apparatus for masking known fails during memory tests readouts
US7085971B2 (en) ECC based system and method for repairing failed memory elements
US5631868A (en) Method and apparatus for testing redundant word and bit lines in a memory array
US6198663B1 (en) Non-volatile semiconductor memory IC
US7454671B2 (en) Memory device testing system and method having real time redundancy repair analysis
US5841711A (en) Semiconductor memory device with redundancy switching method
US7237154B1 (en) Apparatus and method to generate a repair signature
US6259637B1 (en) Method and apparatus for built-in self-repair of memory storage arrays
KR100746389B1 (ko) 결함 메모리 셀의 어드레스를 저장하기 위한 메모리유닛을 갖춘 집적 반도체 메모리
US6721215B2 (en) Integrated dynamic memory and method for operating it
KR100458357B1 (ko) 메모리를 검사하기 위한 검사 장치
KR100399449B1 (ko) 메모리 셀 장치 및 메모리 셀의 기능 테스트 방법
US7372750B2 (en) Integrated memory circuit and method for repairing a single bit error
US7454662B2 (en) Integrated memory having a circuit for testing the operation of the integrated memory, and method for operating the integrated memory
EP1129454B1 (en) Method of testing a memory
CN1133173C (zh) 用于检测数字半导体电路装置的测试电路和方法
US6317846B1 (en) System and method for detecting faults in computer memories using a look up table
JP2001023397A (ja) 半導体メモリのテスト方法及び半導体メモリ
US7437627B2 (en) Method and test device for determining a repair solution for a memory module
US6751762B2 (en) Systems and methods for testing a memory
US6279129B1 (en) Configuration of memory cells and method of checking the operation of memory cells
US6961880B2 (en) Recording test information to identify memory cell errors
US6175936B1 (en) Apparatus for detecting faults in multiple computer memories
US6687862B1 (en) Apparatus and method for fast memory fault analysis
JP3898390B2 (ja) 半導体記憶装置

Legal Events

Date Code Title Description
A201 Request for examination
PA0105 International application

Patent event date: 19991217

Patent event code: PA01051R01D

Comment text: International Patent Application

PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19991217

Comment text: Request for Examination of Application

PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20010918

Patent event code: PE09021S01D

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20020523

Patent event code: PE09021S01D

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20021230

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20030710

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20030916

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20030917

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20060830

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20070829

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20080828

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20090915

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20100906

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20110909

Start annual number: 9

End annual number: 9

FPAY Annual fee payment

Payment date: 20120907

Year of fee payment: 10

PR1001 Payment of annual fee

Payment date: 20120907

Start annual number: 10

End annual number: 10

FPAY Annual fee payment

Payment date: 20130905

Year of fee payment: 11

PR1001 Payment of annual fee

Payment date: 20130905

Start annual number: 11

End annual number: 11

FPAY Annual fee payment

Payment date: 20140904

Year of fee payment: 12

PR1001 Payment of annual fee

Payment date: 20140904

Start annual number: 12

End annual number: 12

FPAY Annual fee payment

Payment date: 20151001

Year of fee payment: 13

PR1001 Payment of annual fee

Payment date: 20151001

Start annual number: 13

End annual number: 13

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20170705