CN112542199B - 检测flash存储出错的方法、电路、存储介质和终端 - Google Patents
检测flash存储出错的方法、电路、存储介质和终端 Download PDFInfo
- Publication number
- CN112542199B CN112542199B CN202011614403.7A CN202011614403A CN112542199B CN 112542199 B CN112542199 B CN 112542199B CN 202011614403 A CN202011614403 A CN 202011614403A CN 112542199 B CN112542199 B CN 112542199B
- Authority
- CN
- China
- Prior art keywords
- flash
- storage unit
- configuration
- data
- tested
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 29
- 238000001514 detection method Methods 0.000 claims abstract description 30
- 238000012360 testing method Methods 0.000 claims abstract description 24
- 239000013256 coordination polymer Substances 0.000 claims abstract description 10
- 238000004590 computer program Methods 0.000 claims description 13
- 230000008569 process Effects 0.000 abstract description 4
- 238000004519 manufacturing process Methods 0.000 abstract description 3
- 230000009471 action Effects 0.000 description 4
- 230000006870 function Effects 0.000 description 4
- 238000004891 communication Methods 0.000 description 3
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 230000009191 jumping Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/006—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation at wafer scale level, i.e. wafer scale integration [WSI]
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/44—Indication or identification of errors, e.g. for repair
- G11C29/4401—Indication or identification of errors, e.g. for repair for self repair
Landscapes
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Read Only Memory (AREA)
Abstract
本发明公开了一种检测flash存储出错的方法、电路、存储介质和终端，在CP测试模式下采用特殊配置信号，让待测flash能够在测试模式下使用正常的写指令写入固定数据，再通过测试模式下的读指令边读取数据边进行对比，输出对比结果的标志信号，并同时把错误的地址存储起来，在待测flash下一次上电时即可用冗余存储区替换坏掉的区域；无需对待测flash整片写入再整片读出，可以在测试时边测试边确定芯片中无法擦写的存储区域，极大地提高flash存储出错的检测效率，实现冗余替换；通过采用本方案，可以有效提高flash良品率，减少生产成本，在CP测试阶段就可以快速检测到无法擦写的芯片以及芯片中无法擦写的存储区域。
Description
技术领域
本发明涉及flash检测技术领域，尤其涉及的是一种检测flash存储出错的方法、电路、存储介质和终端。
背景技术
由于国内flash工艺不是很完美，在flash出厂时，有部分概率flash的部分存储区电路是无法擦写成功的，为了提高flash的良品率和可靠性，一般会使用flash的冗余存储区（redundance）对无法擦写成功的区域进行替换。
但在替换前需要检测flash无法擦写的区域的位置，传统做法是擦写整个flash，然后再去读取整个flash的数据，之后再进行数据的对比，从而确定错误的数据所在的地址，继而得知flash无法擦写的区域的位置，再使用flash的冗余存储区（redundance）对这部分区域进行替换，但这样操作效率过低，不适用于大规模测试，更不适用于CP测试（晶圆测试）。
因此，现有的技术还有待于改进和发展。
发明内容
本发明的目的在于提供一种检测flash存储出错的方法、电路、存储介质和终端，旨在解决现有的flash进行冗余替换时需要整片写入数据，再整片读出数据进行对比的方式导致操作效率慢，不适用于CP测试的问题。
本发明的技术方案如下：一种检测flash存储出错的方法，其中，具体包括以下步骤：
配置检测使能、配置选择信息和设置对比数据；
打开检测使能；
接收写指令，根据配置选择信息将设定数据写入待测flash的对应存储单元中；
接收读指令，根据配置选择信息读出待测flash的对应存储单元写入的数据；
比对读出的数据与对比数据是否一致，若一致则结束flash检测，
若不一致，将比对结果进行存储，同时输出存储单元错误标志；
接收写配置指令，将比对结果写入待测flash的对应存储单元中。
所述的检测flash存储出错的方法，其中，所述检测使能包括写指令使能、读指令使能以及写配置指令使能。
所述的检测flash存储出错的方法，其中，所述配置选择信息包括写指令配置选择信息、读指令配置选择信息以及写配置指令配置选择信息。
所述的检测flash存储出错的方法，其中，所述写入待测flash的对应存储单元中的设定数据为全0或者全F的数据。
一种检测flash存储出错的电路，其中，包括：
配置模块，配置检测使能、配置选择信息和设置对比数据，存储比对结果，打开检测使能；
写指令模块，根据配置选择信息将设定数据写入待测flash的对应存储单元中；
读指令模块，根据配置选择信息读出待测flash的对应存储单元写入的数据；
比对模块，比对读出的数据与对比数据是否一致，输出存储单元错误标志；
写配置指令模块，将比对结果写入待测flash的对应存储单元中。
所述的检测flash存储出错的电路，其中，所述配置模块采用由LATCH组成的电路。
所述的检测flash存储出错的电路，其中，所述检测flash存储出错的电路还包括接收输出模块，用于接收写指令、读指令、写配置指令以及输出存储单元错误标志。
所述的检测flash存储出错的电路，其中，所述接收输出模块采用IO接口实现。
一种存储介质，其中，所述存储介质中存储有计算机程序，当所述计算机程序在计算机上运行时，使得所述计算机执行上述任一项所述的方法。
一种终端，其中，包括处理器和存储器，所述存储器中存储有计算机程序，所述处理器通过调用所述存储器中存储的所述计算机程序，用于执行上述任一项所述的方法。
本发明的有益效果：本发明通过提供一种检测flash存储出错的方法、电路、存储介质和终端，在CP测试模式下采用特殊配置信号，让待测flash能够在测试模式下使用正常的写指令写入固定数据，再通过测试模式下的读指令边读取数据边进行对比，输出对比结果的标志信号，并同时把错误的地址存储起来，在待测flash下一次上电时即可用冗余存储区替换坏掉的区域；无需对待测flash整片写入再整片读出，可以在测试时边测试边确定芯片中无法擦写的存储区域，极大地提高了flash存储出错的检测效率，实现冗余替换；通过采用本技术方案，可以有效提高flash的良品率，减少生产成本，在CP测试阶段就可以快速检测到无法擦写的芯片以及芯片中无法擦写的存储区域。
附图说明
图1是本发明中检测flash存储出错的方法的步骤流程图。
图2是本发明中检测flash存储出错的电路的示意图。
图3是本发明中终端的示意图。
具体实施方式
下面将结合本申请实施例中附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本申请实施例的组件可以以各种不同的配置来布置和设计。因此，以下对在附图中提供的本申请的实施例的详细描述并非旨在限制要求保护的本申请的范围，而是仅仅表示本申请的选定实施例。基于本申请的实施例，本领域技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本申请保护的范围。
应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。同时，在本申请的描述中，术语“第一”、“第二”等仅用于区分描述，而不能理解为指示或暗示相对重要性。
如图1所示，一种检测flash存储出错的方法，具体包括以下步骤：
S1：配置检测使能、配置选择信息和设置对比数据；
S2：打开检测使能；
S3：接收写指令，根据配置选择信息将设定数据写入待测flash的对应存储单元中；
S4：接收读指令，根据配置选择信息读出待测flash的对应存储单元写入的数据；
S5：比对读出的数据与对比数据是否一致，若不一致，则跳转至S6，若一致则跳转至S8；
S6：将比对结果进行存储，同时输出存储单元错误标志；
S7：接收写配置指令，将比对结果写入待测flash的对应存储单元中；
S8：结束flash检测。
通过将比对结果写入待测flash的对应存储单元中，待到flash下一次上电时，flash芯片读取对应存储单元内的配置信息（即上述比对结果）时，将替换信息读出，即可利用冗余存储单元替换掉错误的存储单元。
通过采用本方法，在CP测试模式下采用特殊配置信号，让待测flash能够在测试模式下使用正常的写指令写入固定数据，再通过测试模式下的读指令边读取数据边进行对比，输出对比结果的标志信号，并同时把错误的地址存储起来，在待测flash下一次上电时即可用冗余存储区（redundance）替换坏掉的区域；无需对待测flash整片写入再整片读出，可以在测试时边测试边确定芯片中无法擦写的存储区域，极大地提高了flash存储出错的检测效率，实现冗余替换；通过采用本技术方案，可以有效提高flash的良品率，减少生产成本，在CP测试阶段就可以快速检测到无法擦写的芯片以及芯片中无法擦写的存储区域。
在某些具体实施例中，所述检测使能包括写指令使能、读指令使能以及写配置指令使能。
在某些具体实施例中，所述配置选择信息包括写指令配置选择信息、读指令配置选择信息以及写配置指令配置选择信息。
在某些具体实施例中，为了便于比对，所述写入待测flash的对应存储单元中的设定数据可以采用全0或者全F的数据。
如图2所示，一种检测flash存储出错的电路，包括：
配置模块101，配置检测使能、配置选择信息和设置对比数据，存储比对结果，打开检测使能；
写指令模块102，根据配置选择信息将设定数据写入待测flash的对应存储单元中；
读指令模块103，根据配置选择信息读出待测flash的对应存储单元写入的数据；
比对模块104，比对读出的数据与对比数据是否一致，输出存储单元错误标志；
写配置指令模块105，将比对结果写入待测flash的对应存储单元中。
在某些具体实施例中，所述配置模块101采用由LATCH（锁存器）组成的电路。
在某些具体实施例中，所述检测flash存储出错的电路还包括接收输出模块106，用于接收写指令、读指令、写配置指令以及输出存储单元错误标志。
在某些具体实施例中，所述接收输出模块106采用IO接口实现。
本检测flash存储出错的电路的具体动作过程如下：所述配置模块101是由LATCH组成的电路，其对写指令模块102和读指令模块103进行参数配置和使能配置，对写配置指令模块105也进行使能配置。当检测使能打开，通过所述IO接口发送写指令时，由所述写指令模块102通过所述配置模块101提供的配置选择信息，去选择写入所述存储单元的数据是全0还是全F，在写待测flash操作完成后，通过所述IO接口发送读指令，由所述读指令模块103通过所述配置模块101提供的配置选择信息去读出待测flash的对应存储单元写入的数据，同时使能所述比对模块104，将待测flash读出的数据与对比数据进行比较，找出错误数据，并同时将检测结果（错误信息/替换数据）通过所述配置模块101写入到相应的LATCH中，等待所述IO接口发送写配置指令，同时由所述比对模块104将错误标志输出到IO接口上，使测试人员能够知道是否出现错误；通过所述IO接口发送写配置指令，由所述写配置指令模块105将所述配置模块101中的检测结果（错误信息/替换数据）写入到所述待测flash的对应存储单元中；待到待测flash下一次上电时，芯片读取存储单元的配置信息时，将替换信息读出，利用冗余存储单元替换掉错误的存储单元。
请参照图3，本发明实施例还提供一种终端。如示，终端300包括处理器301和存储器302。其中，处理器301与存储器302电性连接。处理器301是终端300的控制中心，利用各种接口和线路连接整个终端的各个部分，通过运行或调用存储在存储器302内的计算机程序，以及调用存储在存储器302内的数据，执行终端的各种功能和处理数据，从而对终端300进行整体监控。
在本实施例中，终端300中的处理器301会按照如下的步骤，将一个或一个以上的计算机程序的进程对应的指令加载到存储器302中，并由处理器301来运行存储在存储器302中的计算机程序，从而实现各种功能：配置检测使能、配置选择信息和设置对比数据；打开检测使能；接收写指令，根据配置选择信息将设定数据写入待测flash的对应存储单元中；接收读指令，根据配置选择信息读出待测flash的对应存储单元写入的数据；比对读出的数据与对比数据是否一致，若一致则结束flash检测，若不一致，将比对结果进行存储，同时输出存储单元错误标志；接收写配置指令，将比对结果写入待测flash的对应存储单元中。
存储器302可用于存储计算机程序和数据。存储器302存储的计算机程序中包含有可在处理器中执行的指令。计算机程序可以组成各种功能模块。处理器301通过调用存储在存储器302的计算机程序，从而执行各种功能应用以及数据处理。
本申请实施例提供一种存储介质，所述计算机程序被处理器执行时，执行上述实施例的任一可选的实现方式中的方法，以实现以下功能：配置检测使能、配置选择信息和设置对比数据；打开检测使能；接收写指令，根据配置选择信息将设定数据写入待测flash的对应存储单元中；接收读指令，根据配置选择信息读出待测flash的对应存储单元写入的数据；比对读出的数据与对比数据是否一致，若一致则结束flash检测，若不一致，将比对结果进行存储，同时输出存储单元错误标志；接收写配置指令，将比对结果写入待测flash的对应存储单元中。其中，存储介质可以由任何类型的易失性或非易失性存储设备或者它们的组合实现，如静态随机存取存储器（Static Random Access Memory, 简称SRAM），电可擦除可编程只读存储器（Electrically Erasable Programmable Read-Only Memory, 简称EEPROM），可擦除可编程只读存储器（Erasable Programmable Read Only Memory, 简称EPROM），可编程只读存储器（Programmable Red-Only Memory, 简称PROM），只读存储器（Read-Only Memory, 简称ROM），磁存储器，快闪存储器，磁盘或光盘。
在本申请所提供的实施例中，应该理解到，所揭露装置和方法，可以通过其它的方式实现。以上所描述的装置实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，又例如，多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些通信接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。
另外，作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
再者，在本申请各个实施例中的各功能模块可以集成在一起形成一个独立的部分，也可以是各个模块单独存在，也可以两个或两个以上模块集成形成一个独立的部分。
在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。
以上所述仅为本申请的实施例而已，并不用于限制本申请的保护范围，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。
Claims (10)
1.一种检测flash存储出错的方法，其特征在于，具体包括以下步骤：
在CP测试模式下，配置检测使能、配置选择信息和设置对比数据；
打开检测使能；
接收写指令，根据配置选择信息将设定数据写入待测flash的对应存储单元中；
接收读指令，根据配置选择信息读出待测flash的对应存储单元写入的数据；
比对读出的数据与对比数据是否一致，若一致则结束flash检测，
若不一致，将比对结果进行存储，同时输出存储单元错误标志；
接收写配置指令，将比对结果写入待测flash的对应存储单元中，比对结果为待测flash的对应存储单元内的配置信息；
待到flash下一次上电时，flash芯片读取对应存储单元内的比对结果，将替换信息读出，并利用冗余存储单元替换掉错误的存储单元。
2.根据权利要求1所述的检测flash存储出错的方法，其特征在于，所述检测使能包括写指令使能、读指令使能以及写配置指令使能。
3.根据权利要求1所述的检测flash存储出错的方法，其特征在于，所述配置选择信息包括写指令配置选择信息、读指令配置选择信息以及写配置指令配置选择信息。
4.根据权利要求1所述的检测flash存储出错的方法，其特征在于，所述写入待测flash的对应存储单元中的设定数据为全0或者全F的数据。
5.一种检测flash存储出错的电路，其特征在于，包括：
配置模块，在CP测试模式下，配置检测使能、配置选择信息和设置对比数据，存储比对结果，打开检测使能；
写指令模块，根据配置选择信息将设定数据写入待测flash的对应存储单元中；
读指令模块，根据配置选择信息读出待测flash的对应存储单元写入的数据；
比对模块，比对读出的数据与对比数据是否一致，输出存储单元错误标志；
写配置指令模块，将比对结果写入待测flash的对应存储单元中，比对结果为待测flash的对应存储单元内的配置信息；
待到flash下一次上电时，flash芯片读取对应存储单元内的比对结果，将替换信息读出，并利用冗余存储单元替换掉错误的存储单元。
6.根据权利要求5所述的检测flash存储出错的电路，其特征在于，所述配置模块采用由LATCH组成的电路。
7.根据权利要求5所述的检测flash存储出错的电路，其特征在于，所述检测flash存储出错的电路还包括接收输出模块，用于接收写指令、读指令、写配置指令以及输出存储单元错误标志。
8.根据权利要求7所述的检测flash存储出错的电路，其特征在于，所述接收输出模块采用IO接口实现。
9.一种存储介质，其特征在于，所述存储介质中存储有计算机程序，当所述计算机程序在计算机上运行时，使得所述计算机执行权利要求1至4任一项所述的方法。
10.一种终端，其特征在于，包括处理器和存储器，所述存储器中存储有计算机程序，所述处理器通过调用所述存储器中存储的所述计算机程序，用于执行权利要求1至4任一项所述的方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011614403.7A CN112542199B (zh) | 2020-12-30 | 2020-12-30 | 检测flash存储出错的方法、电路、存储介质和终端 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011614403.7A CN112542199B (zh) | 2020-12-30 | 2020-12-30 | 检测flash存储出错的方法、电路、存储介质和终端 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112542199A CN112542199A (zh) | 2021-03-23 |
| CN112542199B true CN112542199B (zh) | 2024-04-12 |
Family
ID=75017949
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011614403.7A Active CN112542199B (zh) | 2020-12-30 | 2020-12-30 | 检测flash存储出错的方法、电路、存储介质和终端 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112542199B (zh) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114267402B (zh) * | 2021-11-22 | 2022-11-18 | 上海芯存天下电子科技有限公司 | 闪存的坏存储单元测试方法、装置、设备及存储介质 |
| CN114327516A (zh) * | 2021-12-29 | 2022-04-12 | 苏州洪芯集成电路有限公司 | 一种修改芯片系统存储器进行烧录的电路及方法 |
| CN116504296A (zh) * | 2022-01-19 | 2023-07-28 | 长鑫存储技术有限公司 | 存储芯片的测试方法及设备 |
| CN116504293B (zh) * | 2023-06-27 | 2023-10-13 | 芯天下技术股份有限公司 | nor flash的读取方法、装置、存储芯片及设备 |
| CN118132360A (zh) * | 2024-05-07 | 2024-06-04 | 成都雷电微力科技股份有限公司 | 一种Flash板检测系统、方法、存储介质及电子设备 |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW385449B (en) * | 1997-06-17 | 2000-03-21 | Siemens Ag | Arrangement with memory-cells and method to check the function of said memory-cells |
| KR20010046174A (ko) * | 1999-11-11 | 2001-06-05 | 박종섭 | 불휘발성 메모리의 내부 시험 장치 |
| US6297997B1 (en) * | 1999-06-30 | 2001-10-02 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device capable of reducing cost of analysis for finding replacement address in memory array |
| JP2009026285A (ja) * | 2007-06-21 | 2009-02-05 | Mega Chips Corp | メモリコントローラ |
| JP2009199640A (ja) * | 2008-02-20 | 2009-09-03 | Nec Electronics Corp | メモリテスト回路及び半導体メモリ装置 |
| CN101777013A (zh) * | 2009-01-12 | 2010-07-14 | 成都市华为赛门铁克科技有限公司 | 一种固态硬盘及数据读写方法 |
| JP2012033222A (ja) * | 2010-07-29 | 2012-02-16 | Toshiba Corp | 半導体記憶装置およびその制御方法 |
| KR101527690B1 (ko) * | 2014-10-10 | 2015-06-11 | (주) 에이블리 | 낸드 플래시 메모리 테스트 인터페이스 장치 및 그 운용방법 |
| CN111221693A (zh) * | 2019-12-31 | 2020-06-02 | 深圳市芯天下技术有限公司 | 一种NOR flash配置模块验证方法、系统、装置和存储介质 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001358296A (ja) * | 2000-06-14 | 2001-12-26 | Mitsubishi Electric Corp | 半導体集積回路装置 |
-
2020
- 2020-12-30 CN CN202011614403.7A patent/CN112542199B/zh active Active
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW385449B (en) * | 1997-06-17 | 2000-03-21 | Siemens Ag | Arrangement with memory-cells and method to check the function of said memory-cells |
| US6297997B1 (en) * | 1999-06-30 | 2001-10-02 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device capable of reducing cost of analysis for finding replacement address in memory array |
| KR20010046174A (ko) * | 1999-11-11 | 2001-06-05 | 박종섭 | 불휘발성 메모리의 내부 시험 장치 |
| JP2009026285A (ja) * | 2007-06-21 | 2009-02-05 | Mega Chips Corp | メモリコントローラ |
| JP2009199640A (ja) * | 2008-02-20 | 2009-09-03 | Nec Electronics Corp | メモリテスト回路及び半導体メモリ装置 |
| CN101777013A (zh) * | 2009-01-12 | 2010-07-14 | 成都市华为赛门铁克科技有限公司 | 一种固态硬盘及数据读写方法 |
| JP2012033222A (ja) * | 2010-07-29 | 2012-02-16 | Toshiba Corp | 半導体記憶装置およびその制御方法 |
| KR101527690B1 (ko) * | 2014-10-10 | 2015-06-11 | (주) 에이블리 | 낸드 플래시 메모리 테스트 인터페이스 장치 및 그 운용방법 |
| CN111221693A (zh) * | 2019-12-31 | 2020-06-02 | 深圳市芯天下技术有限公司 | 一种NOR flash配置模块验证方法、系统、装置和存储介质 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112542199A (zh) | 2021-03-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN112542199B (zh) | 检测flash存储出错的方法、电路、存储介质和终端 | |
| US20180174665A1 (en) | Method to dynamically inject errors in a repairable memory on silicon and a method to validate built-in-self-repair logic | |
| CN112667445B (zh) | 封装后的内存修复方法及装置、存储介质、电子设备 | |
| CN102237146A (zh) | 半导体存储装置的修复电路和修复方法 | |
| CN112542203A (zh) | 非易失性存储器的坏块修复方法、装置、存储介质和终端 | |
| CN114203253A (zh) | 芯片的存储器故障修复装置和芯片 | |
| CN114530189A (zh) | 芯片的修复方法、修复装置、芯片 | |
| CN110322921A (zh) | 一种终端及电子设备 | |
| CN112270945B (zh) | 记录是否有擦除时掉电的方法、装置、存储介质和终端 | |
| CN108665941A (zh) | 基于nand闪存的列修复方法、装置和nand存储设备 | |
| CN114267402B (zh) | 闪存的坏存储单元测试方法、装置、设备及存储介质 | |
| CN109698008B (zh) | Nor型存储器位线故障的修复方法及装置 | |
| CN109215724B (zh) | 存储器自动检测和修复的方法及装置 | |
| CN111696614B (zh) | 非挥发性存储器冗余存储的控制测试电路和控制测试方法 | |
| CN112464499B (zh) | 非易失芯片擦写数据检查方法、装置、存储介质和终端 | |
| CN111785312B (zh) | 改善多次擦除编程Vt偏移方法、系统、存储介质和终端 | |
| CN112542204A (zh) | 非易失型芯片的低电压报警方法、装置、存储介质和终端 | |
| CN112331252A (zh) | Nand闪存自动坏块标记方法、装置、存储介质和终端 | |
| US11984176B2 (en) | Method and apparatus of testing word line to detect fault after repair | |
| CN112908401A (zh) | 内存修复电路、内存模块及内存修复方法 | |
| US11984182B2 (en) | Repair system and repair method for semiconductor structure, storage medium and electronic device | |
| CN112464501B (zh) | 非易失芯片强0修复验证方法、装置、存储介质和终端 | |
| US8108740B2 (en) | Method for operating a memory device | |
| CN112447256B (zh) | 存储器的真实建模注错验证方法、装置、存储介质和终端 | |
| US8527820B2 (en) | Semiconductor device and test method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB02 | Change of applicant information | ||
| CB02 | Change of applicant information |
Address after: 518000 Room 101, building 10, Dayun software Town, 8288 Longgang Avenue, he'ao community, Yuanshan street, Longgang District, Shenzhen City, Guangdong Province Applicant after: XTX Technology Inc. Address before: 518000 1st floor, building 10, Dayun software Town, 8288 Longgang Avenue, Henggang street, Longgang District, Shenzhen City, Guangdong Province Applicant before: Paragon Technology (Shenzhen) Ltd. |
|
| GR01 | Patent grant | ||
| GR01 | Patent grant |