KR20010006831A - 일정한 미분 비 선형성을 갖는 아날로그-디지탈 변환디바이스 - Google Patents

Abstract

본 발명은 출력 및 입력신호들의 값들 사이의 비와 동등한 이득을 갖는, 아날로그 입력신호 Vin을 디지탈 출력 신호 OUT로 변환하는 변환 디바이스에 관한 것으로서

- 기준 전압을 발생하는 저항기 사다리 LAD와,

- 아날로그 입력신호 Vin와 기준 전압들을 비교하는 복수의 증폭기 A를 포함한다.

본 발명에 따르면, 이 변환 디바이스는 증폭기들의 이득과 변환 디바이스의 이득을 서로 비례하도록 조정하는 조정수단을 포함한다. 본 발명은 변환 디바이스의 미분 비 선형성이 일정하게 되도록 해주며, 따라서 변환기 디바이스의 동작이 그 이득이 변화하는 경우에도 변하기 않게된다.

Description

일정한 미분 비 선형성을 갖는 아날로그-디지탈 변환 디바이스{ANALOG-TO-DIGITAL CONVERTING DEVICE WITH A CONSTANT DIFFERENTIAL NON-LINEARITY}

본 발명은 출력 및 입력신호들의 값들 사이의 비와 동등하게 정의되는 이득을 갖는, 아날로그 입력신호를 디지탈 출력 신호로 변환하는 변환 디바이스에 관한 것으로서, 이 디바이스는

- 기준 전압을 발생하는, 두개의 단자들 사이에 직렬 연결되는 저항기 사다리(resistor ladder)와,

- 각각, 상기 아날로그 입력신호와 상기 기준 전압들중 하나와의 사이의 차이에 대한 증폭에 따른 출력 신호를 생성하는 복수의 증폭기와,

- 상기 증폭기들의 출력신호들 각각의 영교차(zero-crossing)를 신호하는 검출단과, 그리고

- 상기 영교차에 따라 변하는 값을 갖는 출력신호를 생성하는 이진 엔코더를 포함한다.

그러한 디바이스들은 1987년 12월 Messrs, van de Grift, Rutlen 및 van der Vean 에 의해 IEEE Journl of Solid-state Circuits, vol.SC-22, no.6 에 발표된 "8-비트 비디오 ADC 합체 폴딩 및 보간 기술 (8 bit Video ADC Incorporting Folding and Interpolation Techniques)로 부터 공지되어 있다. 이들 변환 디바이스들은 아날로그 입력 신호의 값의 함수로서 디지탈 입력 신호의 값의 전개(evolution)를 묘사하는 전달 특성을 가지며, 이 전달 특성은 계단(staircase)의 형태를 지닌다. 이상적인 변환 디바이스에서, 그 계단의 각 단(step)은 중심점을 갖는데, 이 중심점의 가로 좌표는 기준 전압들중 하나의 값에 대응하며, 각 중심점은 동일 직선으로 다른 모든것들에 연결되도록 하는 위치에 놓인다. 따라서, 이상적인 변환 디바이스의 전달 특성은 선형인것으로 인지된다. 실제의 변환 디바이스들에서, 이 선형성에 상대적인 편차들이 발생한다. 공지된 변환 디바이스들의 동작을 모델링하고 상기 편차들을 특징화하는데 있어, 아날로그 입력 전압이 두개의 연속적인 기준 전압들의 값을 취하게 되는 출력 신호의 최하위 비트로 표현되는 단위에 상대적인 편차와 동등한 것으로 정의되는 이른바 "미분 비 선형성(differential non-linearity)"으로 칭해지는 파라메터가 흔히 사용된다.

따라서, 이상적인 변환 디바이스는 자신의 전달 특성의 어떤 점에서 영(0)과 동등한 미분 비 선형성을 갖는다. 만일 실제의 변환 디바이스에서 전달 특성이 어떤 지점에서 영(0)이 아닌 미분 비 선형성을 나타내면, 상기 특성은 변환 에러의 징조인 보이지 않는 코드(missing code)를 나타내게 될 것이다. 전술한 변환 디바이스의 이득은 그 변환기 디바이스의 출력 신호의 최대값과 저항기 사다리의 단자들에 나타나는 전압값과의 사이의 비(ratio) 형태로 표현된다. 이 이득은 변환 디바이스의 동작조건들에 따라 변하게 된다. 실제로, 출력 신호에 대해 이용가능한 값들의 범위를 완전히 사용함으로써 디바이스에 의해 수행되는 변환에 대한 최적의 해결책을 구할 수 있도록 하기위해, 디지탈 출력신호의 최대값을 아날로그 입력신호가 취할 수 있는 최대값과 일치되게 하는것은 일반적인 관례이다.

상기 미분 비선형성은 변환 디바이스의 이득에 따라 변하는 것으로 밝혀졌다. 이는 이 파라메터가 변환 디바이스의 동작 조건에 따라 변화됨을 의미하는 바, 이는 그 동작이 예측 불가능함을 의미한다. 그러한 불확실성은 허용할 수 없는 것이다.

본 발명의 목적은 미분 비 선형성이 일정한 변환 디바이스를 제안함으로써 상기 문제점을 극복하고자 하는 것이다.

본 출원인에 의해 수행된 연구는 실제로 DNL로 표시되는 미분 비 선형성이 다음의 형태로 표현 될 수 있음을 증명 할 수 있었다.

DNL=VDET.GADC/GA

여기서, VDET는 검출단에 의해 도입되는 옵셋전압, GADC는 변환 디바이스의 이득, GA는 증폭기들의 이득이다.

본 발명은 서두에 정의한 바와같은 변환 디바이스를 제안하는 것으로서, 이 디바이스는 증폭기들의 이득과 변환 디바이스의 이득이 서로 비례하도록 조정하는 조정수단을 포함하는 것을 특징으로 한다.

이와 같은 변환디바이스에서, 미분 비선형성은 검출단에 의해 도입되는 옵셋전압 VDET에 비례한다. 이 옵셋 전압이 교정되고 그리고 검출단의 구조의 본질이 될 때에는 미분 비선형성은 일정하며, 동작 조건들이 어떻든 간에 변환 디바이스의 동작은 예측 가능하게 된다. 더욱이, 검출단의 설계를 최적화함으로써, 이 옵셋전압의 값을 최소화 시킬 수 있다. 본 발명에 따른 변환 디바이스에서, 미분 비선형성의 값에 있어서 최소화가 반영되는바, 이는 변환 에러가 발생할 위험성을 최소화 시켜준다.

본 발명의 특별한 실시예에서, 상기한 바와 같은 변환 디바이스는

- 조정수단이 저항기 사다리와 직렬 배열되며 제어신호의 값과 비례하는 값을 갖는 전류를 생성하는 제 1전류원을 포함하고, 그리고

- 각각의 증폭기가 제어신호를 수신하는 조정 입력을 가지며, 각 증폭기의 이득이 그 조정입력에 수신되는 신호의 값과 비례하는 것을 특징으로 한다.

이 실시예는 변환 디바이스의 이득을 쉽게 변경할수 있고 증폭기들의 이득을 동시에 조정할 수 있어 이들 이득이 서로 비례 되도록 할 수 있다는 점에서 장점이 있다. 이 증폭기들은 예컨데 길버트 셀(Gilbert cells) 형태와 같이 다양한 형태로 실현될 수 있는바, 이 증폭기들 각각은 입력 신호와 기준 전압들 중 하나와의 차이를 제어신호로 배율시킨다.

그의 간단성 면에서 특별히 장점이 있는 실시예는 전술한 바와 같은 변환 디바이스를 제시하는 것으로써, 증폭기들이 차동 쌍 (differential pairs)으로 형성되고, 이들 모두는 제어신호의 값에 비례하는 값을 갖는 전류를 생성하는 서로 동일한 전류원들에 의해 바이어스 되는 것을 특징으로 한다.

이 실시예에서, 제어신호는 동일 종류의 소자들인 경우에서는 전류원에 영향을 준다. 따라서 제어 신호는 특별한 변형을 가함이 없이도 상기 증폭기들 내에서 사용될 수 있다. 대조적으로, 증폭기들을 구성하기 위해 길버트 셀들을 이용하거나 또는 보다 일반적으로 전압 배율기를 이용하게 되면, 상기 제어신호를 아날로그 전압으로 변환시키는 것이 필요로 되게 된다.

본 발명의 바람직한 실시예에서, 상기 변환 디바이스는 상기 조정수단이 출력신호의 값과 입력신호가 조정값(calibration value)으로 일컬어지는 값을 취할때의 소정값과의 비교를 수행하여, 상기 비교의 결과에 따라 변하는 값을 갖는 제어신호를 생성하는 비교기 수단을 더 포함하는 것을 특징으로 한다.

상기 조정수단의 이와 같은 구조는 상기 출력신호의 최대 디지탈값을 조정값으로 표현되는 상기 아날로그 입력신호의 최대값으로 쉽게 조정할 수 있게 하며, 따라서 디바이스에 의해 수행되는 변환에 대한 최적의 해결책을 얻을 수 있게 함으로써 디바이스의 동작이 예측 가능해지게 된다.

본 발명의 상기 및 다른 양상들이 본 발명을 제한하는 것이 아닌 하기의 실시예들을 참조로 할 때 명확해질 것이다.

도 1은 본 발명의 바람직한 실시예에 따른 변환 디바이스를 예시하는 전기선도,

도 2는 변환 디바이스의 전달특성을 예시하는 그래프도,

도 3은 본 발명의 특별한 실시예에 따른 변환디바이스에 포함된 증폭기들중 하나를 예시하는 부분적인 전기선도,

도 4는 본 발명의 특별한 실시예에 따른 변환 디바이스에 포함된 전류원을 예시하는 전기선도.

도면의 주요 부분에 대한 부호의 설명

A : 증폭기 GC : 제어신호

I10,...I1P-1 : 전류원 R1,...Rk : 저항기

V1,...Vk : 기준전압 Vin : 입력신호

도 1은 아날로그 입력 신호 Vin을 N비트로 코드화된 디지탈 출력신호 OUT로 변환하는 본 발명의 바람직한 실시예에 따른 변환 디바이스를 개략적으로 나타낸 것이다. 이 변환 디바이스는 저항기(R1,...,Rk)의 단자들로 형성된 중개 노드(N1,...,Nk)로 부터 분기되는 기준전압(V1,..,Vk)을 발생하는 2개의 전원 단자(Vtop,Vbot)사이에 직렬 배열되는 k개의 저항기(R1,...,Rk)의 사다리 LAD 를 포함한다.

이 실시예에서, 변환 디바이스는 아날로그 입력 신호 Vin의 전처리단 PREP (preprocessing stage)를 포함하며, 이 전처리단은

- 각각, 아날로그 입력신호 Vin와 기준 전압들(V1,..Vk)중 하나와의 사이의 차이에 대한 증폭에 따른 출력신호를 생성하는 복수의 증폭기 A와, 그리고

- 복수의 메모리 플립-플롭 DET를 포함하며, 상기 증폭기 A의 출력신호들 각각의 영교차를 설정(spot)하는 검출단을 포함한다.

여기서 언급한 전처리단 PREP는 증폭기 A와 검출단 DET의 사이에 삽입되며, 당업자에 잘 알려져 있으며, 상기한 논문에 기재되어 있는 기술에 따라 증폭기 A의 출력신호들을 결합하는 폴딩단 FOLD (folding stage)을 더 포함한다.

마지막으로, 변환 디바이스는 출력신호 OUT를 생성하는 2진 엔코더 ENC를 더 포함하는데 이 출력 신호의 값은 검출단에 의해 검출되고 메모리 플립- 플롭 DET의 내용에 의해 확인되는 증폭기 A의 출력 신호들의 영교차에 따라 변한다.

변환 디바이스는 GA로 불리는 증폭기 A의 이득과 그리고 GADC로 불리는 변환 디바이스의 이득이 서로 일치되도록 조정하는 조정수단을 포함한다. 이 조정수단은 저항기 사다리(R1,...Rk)와 직렬 배열되며 제어신호 GC의 값과 비례하는 값을 갖는 전류 Ibias를 공급한다. 각각의 증폭기 A는 제어신호 GC를 수신하는 조정 입력을 가지며, 각 증폭기 A의 이득은 이 조정입력에 수신된 신호의 값과 비례한다. 본 발명의 이 바람직한 실시예에서, 조정수단은 출력신호 OUT의 값과 입력신호가 조정값을 취할 때의 소정값 CODE 와의 비교를 수행하여 상기 비교의 결과에 따라 변하는 값을 갖는 제어신호 GC를 생성하는 비교기 DEC를 더 포함한다.

상기 조정수단의 이와같은 구조는 변환 디바이스의 이득 GADC의 값을 쉽게 조정할 수 있도록 하여, 미분 비 선형성을 일정하게 유지시켜 주게 된다. 출력신호 OUT의 이용가능한 모든 범위의 값을 사용하기 위하여, 소정값 CODE에 대해서는 출력신호의 최대 디지탈값을 그리고 조정값에 대해서는 아날로그 입력 신호 Vin에 의해 취해지는 최대값을 선택할 수 있다. 그러한 선택은 디바이스에 의해 수행되는 변환에 대한 최적의 해결책을 얻을 수 있게 해준다. 본 발명의 이 실시예에서, 변환 디바이스의 이득 GADC의 조정은 다음과 같이 수행된다. 즉, 조정 위상 동안, 신호 CAL은 액티브 상태가 되어, 멀티플렉서 MX로 하여금 아날로그 입력신호 ViN을 조정값과 동등한 일정값을 갖는 조정신호 Vcal로 대체하도록 명령한다. 각 증폭기 A는 이 조정신호 Vcal과 그리고 저항기 사다리 LAD의 노드(N1,...,Nk)에 발생된 기준전압들 (V1,...,Vk)중 하나와의 사이의 차이를 증폭시킨다. 증폭기 A의 출력신호들의 영교차는 검출단에 의해 검출된다. 따라서, 이 전처리 모듈 PREP은 조정신호 Vcal과 기준 전압들(V1,...,Vk)중 각 하나를 비교하는 것과 같이 수행된다. 이 비교의 결과는 2진 엔코더 ENC에 의해 코드화되며, 이 엔코더는 변환디바이스의 N비트로 코드화된 출력신호 OUT를 발생한다. 조정 위상 동안, 신호 CAL은 디멀티플렉서 DMX로 하여금 조정신호 Vcal의 변환 결과를 비교기 DEL에 전송하도록 하며, 이 비교기는 상기 결과를 디지탈 레지스터에 미리 저장된 소정값 CODE와 비교한다.

예컨대, 만일 상기 변환 결과가 상기 소정값 CODE보다 낮으면, 이는 아날로그 입력신호 Vin이 취하는 최대값이 기준전압들 중 가장 큰 전압(이 경우에서는 Vk)보다 낮음을 의미하며, 가장 큰 코드들이 사용되지 않음을 다시 말해서 변환에 대한 해결책이 향상됨을 의미한다. 그 후, 비교기 DEC는 신호 GC를 생성하며, 이 신호의 값은 제 1 전류원 I1에 의해 공급되는 전류 Ibias의 감소를 지시하는 정도의 값으로 되는바, 결과적으로 오옴법칙의 적용으로 기준 전압들(V1,...,Vk)의 값이 감소 되게 된다. 이 감소는 조정신호 Vcal의 변환 결과가 소정값 CODE와 동등해질 때까지 계속되는 바, 상기 조정값은 본 예에서 기준전압 Vk의 최대값과 동등해지는것과 균등하게 되어 변환에 대한 최적의 해결책이 얻어질 수 있게 된다.

공지된 변화 디바이스의 미분 비 선형성은 디바이스의 이득 GADC에 따라 변하며, 이는 GADC=(2^Ν-1)/(Vtop-Vbot)또는 GADC=(2^N-1)/Vk로 표현 될 수 있다. 따라서, 상기 이득교정은 예측하기 어려운 방식의 공지된 디바이스의 동작을 변형시킨다. 본 발명에 따른 변환 디바이스에서, 각 증폭기 A가 제어신호 GC를 수신하는조정입력을 갖고 그리고 각 증폭기 A의 이득 GA가 그 조정입력에 수신된 신호의 값과 비례한다는 사실은 발생된 이득 조정에 영향을 받음이 없이 디바이스의 미분 비선형성을 일정하게 되도록 해주며, DNL로 표시된 미분 비 선형성이 VDET.GADC/GA (여기서, VDET는 검출단에 의해 도입되는 옵셋전압임)와 동등 해지기 때문에 변환 디바이스의 동작이 예측가능하게 된다.

도 2는 아날로그 입력신호 Vin의 값의 함수로서 디지탈 출력신호 OUT의 값의 전개를 묘사하는 전달특성을 도시한 것으로, 이 전달특성은 계단 형태를 취한다.

도면을 간략히 하기위해, 신호 OUT는 3 비트(N=3)로 코드화 되도록 선택된다. 이상적인 변환 디바이스에서, 계단의 각 단은 중심점을 갖는데, 이 중심점의 가로 좌표는 본 예에서는 8개인 기준 전압들 Vj(j=0 내지 7)중 하나의 값에 대응하며, 전압 V1 내지 V7은 저항기 사다리에 의해 발생되고 전압 V0은 변환 디바이스의 접지에 발생된다. 각 중심점은 동일 직선 D로 다른 모든 것들에 연결된다. 따라서,이상적인 변환 디바이스의 전달특성은 선형인것으로 인지된다. 실제 변환 디바이스들에서, 이 선형성으로부터 편차가 발생할 수 있다. 그러한 편차는 도면에서 점선으로 나타냈다. 전달 특성의 이와같은 점에서, 실제 변환 디바이스는 영(0)이 아닌 미분 비선형성 DNL을 보이며, 상기 특성은 보이지 않는 코드(본 예에서는 코드100)를 나타내는바, 이 코드는 출력신호 OUT의 동일값(본 예에서는 011)이 입력신호 Vin의 두개의 서로 다른값(본 예에서는 V3와 V4)으로 나타나므로 변환 에러가 발생되게 된다. 결과적으로, 미분 비선형성 DNL은 변환 디바이스의 동작을 표시한다. 이 동작이 예측될 수 있도록 하기 위해서는 미분 비 선형성 DNL은 변환 디바이스의 동작조건들에 관계없이(보다 특별하게는 상기한 바와 같이 그 이득의 값에 관계없이) 일정하게 유지되어야 한다. 이는 도 2에 보인바와 같은 본 발명에 따른 변환 디바이스를 통해 얻어진다.

도 3은 본 발명의 특정 실시예에 포함된 증폭기들 A중 하나를 나타낸다. 이들 증폭기 A 각각은 두개의 트랜지스터(T1,T2)로 형성되는데, 이 트랜지스터의 베이스들은 각각 아날로그 입력신호 Vin과 그리고 기준전압 Vj(j=1 내지 k)을 수신하며, 상기 트랜지스터들은 제어신호 GC의 값에 비례하는 전류값을 공급하는 전류원 I2에 의해 바이어스 되는 차동쌍을 형성한다. 이 증폭기 A의 출력신호는 비대칭 신호를 갖도록 하는 경우에는 각 트랜지스터의 콜렉터로부터 분기되고, 미분신호를 갖도록 하는 경우에는 상기 트랜지스터(T1,T2)의 콜렉터들 사이에 분기된다. 본 발명의 이 특정 실시예에서, 제어신호 GC는 동일 타입의 소자들(이 경우에서는 제 1전류원 I1 및 증폭기들의 전류원 I2)에 영향을 끼친다. 따라서, 제어신호 GC는 특별한 변환을 가함이 없이도 증폭기들 내에서 사용될 수 있다.

증폭기들 A를 길버트 셀의 형태로 또는 보다 일반적으로 전압 배율기의 형태로 구성하는것이 적합하기도 하지만은, 그러한 실시예는 제어신호 GC를 아날로그 전압으로 변환하고 이와 같은 제어신호 GC의 변환결과로서 제 1 차동 쌍(T1,T2)의 출력신호를 배율시키는 각 증폭기 A에 대한 적어도 두개의 추가적인 차동 쌍을 가져야할 필요가 있으므로 장점적이지 못할 수 있다.

도 4는 제 1 전류원 I1의 실시예를 나타낸다. 제어신호 GC는 P비트(GC(0),...,GC(P-1))로 코드화된 디지탈신호가 되며, 제 1전류원 I1은 P 전류원(I10...I1P-1)으로 구성되는데, 이 전류원 각각은 제어신호 GC의 비트들 중 하나로 제어되는 스위치를 통해 동작된다. P 전류원(I10...I1P-1)은 모두 동일한 정상 전류 I0를 공급하도록 구성 할 수도 있다. 이 실시예의 변형에서, 이들 전류원에 의해 공급되는 전류들에 가중치 I1i=2.I0(i=0 내지 P-1)을 할당할 수 있다. 이는 제어신호 GC의 다양한 비트에 서로 다른 가중치들을 할당할 수 있게 해준다. 이전의 도면에서 설명한 증폭기 A를 형성하는 차동 쌍을 바이어스 시키는 전류원을 실현하기 위한 전술한 것과 유사한 구조의 사용은 변환 디바이스의 이득 GADC와 증폭기들의 이득 GA간의 비례를 얻을 수 있게 해주며, 따라서 변환 디바이스의 이득 GADC의 어떠한 변형에도 간단하고도 비용면에서 효과적인 방식으로 일정한 미분 비선형성을 얻을 수 있게 된다.

본 발명에 따르면, 변환 디바이스의 미분 비 선형성이 일정하게 되도록 해주며, 따라서 변환기 디바이스의 동작이 그 이득이 변화하는 경우에도 변하기 않게된다. 따라서, 변환 디바이스의 동작을 예측할 수 있게된다.

Claims (4)

1. 기준 전압을 발생하는, 두개의 단자들 사이에 직렬 연결되는 저항기 사다리 와,

   각각, 상기 아날로그 입력신호와 상기 기준 전압들중 하나와의 사이의 차이에 대한 증폭에 따른 출력 신호를 생성하는 복수의 증폭기와,

   상기 증폭기들의 출력신호들 각각의 영교차를 신호하는 검출단과, 그리고

   상기 영교차에 따라 변하는 값을 갖는 출력신호를 생성하는 이진 엔코더를 포함하는 출력 및 입력신호들의 값들 사이의 비와 동등하게 정의되는 이득을 갖는, 아날로그 입력신호를 디지탈 출력 신호로 변환하는 변환 디바이스에 있어서,

   상기 증폭기들의 이득과 상기 변환 디바이스의 이득을 서로 서로 비례하도록 조정하는 조정수단을 포함하는 것을 특징으로 하는 변환 디바이스.
2. 제 1 항에 있어서,

   상기 조정수단이 저항기 사다리와 직렬 배열되며 제어신호의 값과 비례하는 값을 갖는 전류를 생성하는 제 1전류원을 포함하고, 그리고

   상기 각 증폭기가 제어신호를 수신하는 조정 입력을 가지며, 상기 각 증폭기의 이득이 상기 조정 입력에 수신되는 신호의 값과 비례하는 것을 특징으로 하는 변환 디바이스.
3. 제 2 항에 있어서,

   상기 증폭기들이 차동 쌍으로 형성되고, 이들 모두는 서로 동일한 전류원들에 의해 바이어스 되며, 상기 전류원들 각각은 상기 제어 신호 값에 비례하는 값을 갖는 전류를 공급하는 것을 특징으로 하는 변환 디바이스.
4. 제 2 항에 있어서,

   상기 조정 수단이 상기 출력신호의 값과 상기 입력신호가 조정값을 취 할때의 소정값과의 비교를 수행하여, 상기 비교의 결과에 따라 변하는 값을 갖는 제어신호를 생성하는 비교기를 더 포함하는 것을 특징으로 하는 변환 디바이스.