KR20000017363A - 트렌치 캐패시터 및 반도체 트랜지스터 구조체와 그 형성 방법 - Google Patents
트렌치 캐패시터 및 반도체 트랜지스터 구조체와 그 형성 방법 Download PDFInfo
- Publication number
- KR20000017363A KR20000017363A KR1019990034073A KR19990034073A KR20000017363A KR 20000017363 A KR20000017363 A KR 20000017363A KR 1019990034073 A KR1019990034073 A KR 1019990034073A KR 19990034073 A KR19990034073 A KR 19990034073A KR 20000017363 A KR20000017363 A KR 20000017363A
- Authority
- KR
- South Korea
- Prior art keywords
- trench
- conductive layer
- strap
- conductive material
- conductive
- Prior art date
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 35
- 238000000034 method Methods 0.000 claims abstract description 54
- 239000004020 conductor Substances 0.000 claims abstract description 40
- 239000000463 material Substances 0.000 claims abstract description 24
- 239000000758 substrate Substances 0.000 claims abstract description 23
- 238000005530 etching Methods 0.000 claims abstract description 18
- 239000004065 semiconductor Substances 0.000 claims description 30
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 25
- 238000009792 diffusion process Methods 0.000 claims description 15
- 238000001020 plasma etching Methods 0.000 claims description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 6
- 229910052710 silicon Inorganic materials 0.000 claims description 6
- 239000010703 silicon Substances 0.000 claims description 6
- 238000001312 dry etching Methods 0.000 description 9
- 150000004767 nitrides Chemical class 0.000 description 8
- 238000002955 isolation Methods 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 239000007789 gas Substances 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 125000006850 spacer group Chemical group 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 210000000352 storage cell Anatomy 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
본 발명은 트렌치 캐패시터를 형성하는 방법에 관한 것으로, 그 방법은 기판 내에 트렌치를 형성하는 단계와, 제 1 도전 재료로 트렌치를 부분적으로 충진하는 단계와, 제 1 도전 재료 위의 트렌치 부분을 칼라(collar) 재료로 라이닝하는 단계와, 칼라 재료를 트렌치의 상부 밑의 스트랩 깊이까지 에칭하는 단계와, 트렌치를 제 2 도전 재료로 충진하는 방법을 포함하며, 스트랩 깊이와 트렌치의 최상부 사이에 위치하는 부분의 제 2 도전 재료가 매립된 스트랩을 포함한다.
Description
본 발명은 전반적으로 트렌치 캐패시터와 반도체 트랜지스터 간의 전기적 접속부의 형성에 관한 것으로서, 보다 상세하게는 이와 같은 전기적 접속부를 만들기 위해 매립된 스트랩(strap)을 형성하는 개선된 방법에 관한 것이다.
트렌치 저장 셀은 트렌치 구조로 칩 공정 중에 고도의 평탄도를 얻을 수 있기 때문에 동적 랜덤 액세스 메모리(dynamic random access memory: DRAM) 제품에 사용된다. 트렌치 DRAM 공정과 관련된 과제 중의 하나는 트렌치 캐패시터와 어레이 소자 통과 트랜지스터의 확산 영역 간의 전기적 접속부를 형성하는 것이다.
통상적으로, 도 1f에 도시한 바와 같이, 매립된 스트랩(120) 접속부가 트렌치(100)의 상부와 트렌지스터(130)의 확산 영역(즉, 드레인(134)) 사이에 만들어진다. 매립된 스트랩(120) 접속부에 의해 별개의 리소그래피의 패터닝 레벨이 필요없게 된다. 그러나, 매립된 스트랩(120)을 형성하기 위해서는 여러 번의 다결정 실리콘 형성, 평탄화, 에칭 리세스(recess) 단계가 필요하다.
보다 구체적으로는, 매립된 스트랩을 형성하는 통상적인 공정이 도 1a 내지 1f에 도시되어 있다. 도 1a는 건식 에칭과 SF6, CF4, O2, N2를 포함할 수 있는 가스 혼합물을 사용하여 포토리소스래피 및 Cl2, Hbr, O2, N2, NF3를 포함할 수 있는 가스 혼합물을 이용한 건식 에칭과 같은 통상적인 수단에 의해 기판(101) 및 패드 실리콘 질화물(104) 내에 패드 질화물 아래 1.5 내지 2μm 두께로 형성된 트렌치(100)를 도시한다. 이어서, (실리콘 이산화물 또는 실리콘 산화질화물(oxynitride)과 같은) 칼라(collar) 유전체 산화물(103)을 패드 질화물(104) 및 트렌치(100) 위에 증착한다.
도 1b에 도시한 바와 같이, CHF3, Ar, O2, C4F8, CO 중의 일부를 포함할 수 있는 혼합가스를 이용하는 반응성 이온 에칭(reactive ion etching: RIE)과 같은 비등방성 건식 에칭 공정으로 칼라 산화물을 에칭한다. 비등방성 건식 에칭 또는 측벽 스페이서 에칭에 의해 수직 방향으로는 높은 속도로 재료가 제거되지만, 수평 방향으로는 비교적 낮은 속도로 재료가 제거된다. 따라서, 고 선택도의 비등방성 스페이서 에칭에 의해 트렌치의 측벽 위에 있는 재료는 남고 수평 표면으로부터는 재료가 제거된다.
도 1c에 도시한 바와 같이, 이어서 제 2 레벨의 다결정 실리콘(110)으로 트렌치를 충진한다. 그 다음, 건식 에칭을 이용하여 제 2 레벨의 다결정 실리콘을 0.1 μm 내지 0.5 μm 깊이까지 리세스한다. 이어서, 도 1d에 도시한 바와 같이, HF와 같은 습식 에칭을 이용하여 칼라 산화물을 제 2 레벨의 다결정 실리콘(110)의 레벨까지 에칭한다.
도 1e에 도시한 바와 같이, 제 3 레벨의 다결정 실리콘(120)을 증착하고, 구조를 평탄화하며, 건식 에칭 공정을 이용하여 패드 질화물(104) 밑으로 리세스한다. 제 3 레벨의 다결정 실리콘(120)이 트랜지스터의 확산 영역과 접촉하는 스트랩이 된다.
도 1e에 도시한 구조는 도 1f에 도시한 금속 산화물 반도체 전계 효과 트랜지스터(metal oxide semiconductor field effect transistor: MOSFET)와 같은 트랜지스터(130)와 결부되어 형성된다. 더 구체적으로는, 트랜지스터는 게이트(131), 게이트 산화물(132), 소스 영역(133), 드레인 영역(134), 얕은 트렌치 영역(shallow trench region: STI)(135)을 포함한다. 트랜지스터(130)의 형성 공정은 당업자에게 잘 알려져 있으므로 여기서는 설명의 간결함을 위해 서술하지 않을 것이다.
제 3 레벨의 다결정 실리콘(120)은 스트랩을 포함하여 제 1 및 제 2 다결정 실리콘(102, 110)과 트랜지스터(130)의 드레인(134) 간의 전기적 접속부를 형성한다. 이 유형의 스트랩은 기판(101)의 상부 표면 밑에 존재하기 때문에 매립된 스트랩으로 알려져 있다. 이와 같은 매립된 스트랩을 이용함으로써, 반도체 소자의 크기를 줄일 수 있고, 외부 스트랩이 필요 없기 때문에 반도체 소자 내의 다른 구조에 대한 손상 위험 또한 줄일 수 있다.
그러나 위에서 설명한 바와 같이, 통상적인 공정에서는 적어도 세 번의 다결정 실리콘 증착 및 에칭 단계가 요구된다. 이에 따라 그와 같은 구조의 생산비용이 증가한다. 또한, 여러 단계가 필요하기 때문에 각 공정 단계가 추가됨에 따라 에러나 오염의 위험이 증가한다. 따라서, 통상적인 공정의 결함율이 과도하다. 따라서 트렌치 캐패시터와 트랜지스터 간의 매립된 스트랩 접속부를 제조하는 데 이용되는 공정의 복잡도와 비용을 줄일 필요성이 오래 전부터 제기되어 왔다.
따라서, 본 발명의 목적은 통상적인 공정에 비해 보다 단순화된 공정으로 매립된 스트랩을 생성하는 구조 및 방법을 제공하는 것이다.
본 발명에 따르면, 칼라(collar) 산화물을 과도 에칭(overetching)하여 다결정 실리콘 층 전체를 제거한다. 보다 구체적으로는, 본 발명에 따라 제 2 다결정 실리콘층을 증착하기에 앞서 칼라 산화물을 오버 에칭함으로써 트렌치의 상부 부분 전체가 제 2 다결정 실리콘층으로 충진되도록 한다. 따라서, 본 발명에 따르면, 제 2 다결정 실리콘층은 반도체 소자의 드레인 영역과 접촉한다.
보다 구체적으로는, 본 발명은 트렌치 캐패시터 및 반도체 트렌지스터 구조를 형성하는 방법을 포함하며, 그 방법은 기판 내에 트렌치를 형성하는 단계와, 트렌치를 제 1 도전 재료로 부분적으로 충진하는 단계와, 제 1 도전 재료 위에 있는 트렌치 부분을 칼라 재료로 라이닝하는 단계와, 칼라 재료를 트렌치의 상부 아래의 스트랩 깊이까지 에칭하는 단계와, 트렌치를 스트랩 깊이와 트렌치의 최상부 사이에 위치하는 부분이 매립된 스트랩을 포함하는 제 2 도전 재료로 충진하는 단계와, 확산 영역을 갖는 반도체 트랜지스터를 형성하는 단계와, 매립된 스트랩을 반도체 트랜지스터의 확산 영역에 접속시키는 단계를 포함한다.
매립된 스트랩은 제 1 도전 재료와 제 2 도전 재료를 반도체 트랜지스터의 확산 영역에 전기적으로 접속시킨다. 트렌치 형성 단계는 깊은 트렌치 캐패시터의 크기를 제공하도록 기판을 에칭하는 단계를 포함한다. 칼라 재료 에칭 단계는 칼라 재료의 비등방성 건식 반응성 이온 에칭 단계를 포함한다. 기판은 실리콘 기판을 포함하고, 칼라 재료는 칼라 산화물을 포함하며, 제 1 도전 재료와 제 2 도전 재료는 다결정 실리콘을 포함한다.
또한 본 발명은 하부 부분과 상부 부분을 갖는 트렌치를 구비하는 기판과, 트렌치의 하부 부분 내에 위치하는 제 1 도전층과, 제 1 도전층 위에서 트렌치의 상부 부분 내에 위치하되 스트랩 부분과 스트랩 부분 밑의 칼라 부분을 구비하는 제 2 도전층과, 트렌치와 제 2 도전층의 칼라 부분 사이에 위치하는 칼라층과, 제 2 도전층의 스트랩 부분에 접속되는 반도체 트랜지스터를 포함하되, 제 2 도전층의 스트랩 부분이 매립된 스트랩을 갖는 반도체 소자를 포함한다.
제 2 도전층은 모노리식(monolithic) 균질 구조를 포함한다. 반도체 트랜지스터는 확산 영역을 포함하며, 매립된 스트랩은 제 2 도전층을 확산 영역에 전기적으로 접속시킨다. 제 1 도전층 및 제 2 도전층은 다결정 실리콘을 포함하고, 칼라 재료는 칼라 산화물을 포함한다. 제 1 도전층은 제 2 도전층에 전기적으로 접속된다.
도 1a 내지 1f는 통상적인 캐패시터 스트랩 형성 공정을 도시하는 도면,
도 2a 내지 2d는 본 발명에 따른 캐패시터 스트랩 형성 공정을 도시하는 도면.
도면의 주요 부분에 대한 부호의 설명
200 : 트렌치 201 : 기판
202: 제 1 도전 재료층 203 : 칼라 산화물
204: 패드 질화물 205 : 스트랩 깊이
210 : 제 2 다결정 실리콘층 230 : 트랜지스터
231: 게이트 232 : 게이트 산화물
233: 소스 영역 234 : 드레인 영역
235: 얕은 트렌치 격리 영역
이상에서 언급한 목적, 특징, 장점과 다른 목적, 특징, 장점은 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 대해 후술하는 상세한 설명으로부터 보다 용이하게 이해될 것이다.
도면, 보다 상세하게는 도 2a를 참조하면, 기판 내에 형성된 트렌치(200)가 도시되어 있다. 기판(201)은 바람직하게는 실리콘 기판이다. 트렌치(200)는 이 예에서는 깊은 트렌치 캐패시터이다. 그러나 본 발명은 깊은 트렌치 캐패시터에 한정되지 않고 어떠한 유형의 유사한 트렌치도 포함할 수 있다.
전술한 바와 같이, 우선 트렌치(200)를 유전체 절연층으로 라이닝할 수 있다. 이어서, 바람직하게는 다결정 실리콘이지만 금속이나 다른 도전 재료도 포함할 수 있는 제 1 도전 재료층(202)으로 트렌치를 부분적으로 충진하고 실리콘 질화물과 같은 패드 질화물(204)을 형성한다. 당업자에게 알려져 있듯이, 트렌치(200)는 리소그래피, 마스크 에칭, 마스크 제거, 습식 세정을 포함하는 통상적인 공정에 의해 형성된다. 이와 유사하게 제 1 도전 재료층(202)의 형성은 저압 화학 기상 증착(low pressure chemical vapor deposition: LPCVD), 건식 다결정 에칭 및 평탄화, 건식 및 습식 스트립핑(stripping)을 통한 (트렌치의 상부로부터의) 모든 유전체의 리세스를 포함한다. 제 1 도전 재료층(202)은 바람직하게는 깊은 트렌치(200)의 약 85%를 충진한다.
기판(201) 상부 위에, 트렌치(200)의 벽을 따라, 제 1 도전 재료층(202) 위에 칼라 산화물(203)을 형성한다. 칼라 산화물(203)은 유전체이며, 실리콘 이산화물, 실리콘 산화질화물 또는 기타 유사한 유전체 재료를 포함할 수 있다. 도 2a에 도시한 이 결과에 따른 구조는 전술한 바 있는 도 1a에 도시한 구조와 유사하다.
칼라 산화물(203)을, 예를 들어 도 1c에 대해 서술한 바와 같이, 비등방성 건식 RIE로 에칭한다. 이와 같은 RIE는 C3F8, C2F6, He, CHF3, Ar, O2, C4F8, CO의 일부를 포함할 수 있는 가스의 혼합물을 사용할 수 있다. 비등방성 건식 에칭 또는 측벽 스페이서 에칭은 수직 방향으로는 높은 속도로 재료를 제거하지만, 수평 방향으로는 비교적 낮은 속도로 재료를 제거한다.
그러나 통상적인 공정과 달리 본 발명에서는, 칼라 산화물(203)이 전술한 통상적인 제 2 다결정 실리콘층(110)의 맨 윗 부분을 통상적으로 나타내는 지점(예를 들어, 트렌치의 깊이의 약 95%)까지의 트렌치(200)의 벽 위에만 잔류하도록, 칼라 산화물을 스트랩 깊이(205)까지 과도 에칭한다. 스트랩 깊이(205)는 (얕은 트렌치 격리부(235)와 같은) 후속 소자 격리 깊이보다 작도록 선택된다. 그것은 또한 스트랩의 전기적 연속성을 보장하기 위해 통상적인 제 2 다결정 실리콘층(210)의 후속 리세스 깊이보다 깊어야 한다.
또한, 건식 에칭 공정 조건은 패드 질화물(204)의 부식을 최소화하기 위해 칼라 산화물(203)과 패드 질화물(204) 막 사이에 에칭 속도 선택도를 제공하도록 선택될 수도 있다.
이어서, 트렌치(200)의 남은 부분을 제 2 레벨 도전 재료(210)로 완전히 충진한다. 이 경우에도, 도전 재료는 다결정 실리콘, 금속 또는 기타 유사한 도전 재료를 포함할 수 있다. 제 1 도전 재료(202)는 제 2 레벨 도전 재료(210)와 같은 것일 수도 있고 같지 않은 것일 수도 있다. 제 2 레벨 도전 재료(210)를 예를 들어, 건식 에칭 공정을 이용하여 패드 질화물(204) 밑으로 리세스한다. 이 리세스의 깊이는 바람직하게는 10 내지 50 nm이며, 후속 공정 중에 형성되는 게이트 전도체의 영역으로부터의 전기적 격리를 제공한다.
도 2c에 도시한 구조는 기능적으로 도 1e에 도시한 통상적인 구조와 동등하다. 그러나, 본 발명에 따라 오직 두 번의 도전층 증착과 에칭 단계만이 요구되기 때문에, 본 발명은 통상적인 구조에 비해 제조하는 데 훨씬 비용이 적게 들고 간단하다.
도 1e에 도시한 전술한 구조와 마찬가지로, 도 2c에 도시한 트렌치(200)는 도 2d에 도시한 MOSFET 트랜지스터와 같은 트랜지스터(230)와 결부되어 형성된다. 보다 구체적으로는, 트랜지스터(230)는 게이트(231), 게이트 산화물(232), 소스 영역(233), 드레인 영역(234), 얕은 트렌치 격리 영역(235)을 포함한다.
도 2d에 도시한 바와 같이, 제 2 도전층은 매립된 스트랩을 포함하고 깊은 트렌치 캐패시터(200)와 트랜지스터의 확산 영역(예를 들어, 드레인 영역(234)) 간의 전기적 접속부를 형성한다. 전술한 경우와 마찬가지로, 트랜지스터(230)를 구성하는 구체적 구성요소와 그 형성 방법은 모두 당업자에게 잘 알려져 있으므로 설명의 간결, 명료함을 위해 서술하지 않을 것이다.
도 2a 내지 2d에 도시한 예에서 (DRAM과 같은) 깊은 트렌치 캐패시터를 도시하고 있지만, 본 발명은 얕은 트렌치 소자뿐만 아니라 다른 어떤 유사한 경우의 구성요소에도 마찬가지로 적용될 수 있다.
따라서, 전술한 바와 같이, 본 발명의 공정은 통상적인 공정에 비해 매우 간단하며 따라서 통상적인 공정에 비해 빠르고, 비용이 적게 들며 결함을 덜 생성한다.
본 발명을 바람직한 실시예의 측면에서 서술하였지만, 당업자라면 첨부한 특허 청구 범위의 사상과 범주 내에서 본 발명에 변형을 가하여 실시할 수 있음을 인식할 것이다.
본 발명에 따라 통상적인 공정에 비해 더 단순하며 비용이 적게 들고 결함이 적은 공정으로 매립된 스트랩을 생성하는 구조 및 방법이 제공된다.
Claims (20)
- 트렌치 캐패시터를 형성하는 방법에 있어서,기판 내에 트렌치를 형성하는 단계와,상기 트렌치를 제 1 도전 재료로 부분적으로 충진하는 단계와,상기 트렌치 중에서 상기 제 1 도전 재료 위의 부분을 칼라(collar) 재료로 라이닝(lining)하는 단계와,상기 칼라 재료를 상기 트렌치의 최상부 밑의 스트랩 깊이까지 에칭하는 단계와,상기 트렌치를 제 2 도전 재료로 충진하는 단계를 포함하되,상기 제 2 도전 재료 중에서 상기 스트랩 깊이와 상기 트렌치의 상기 최상부 사이에 위치하는 부분이 매립된 스트랩(buried strap)을 포함하는트렌치 캐패시터 형성 방법.
- 제 1 항에 있어서,상기 매립된 스트랩이 상기 제 1 도전 재료와 상기 제 2 도전 재료를 반도체 트랜지스터의 확산 영역에 전기적으로 접속시키는트렌치 캐패시터 형성 방법.
- 제 1 항에 있어서,상기 트렌치 형성 단계가 깊은 트렌치 캐패시터의 크기를 제공하도록 상기 기판을 에칭하는 단계를 포함하는트렌치 캐패시터 형성 방법.
- 제 1 항에 있어서,상기 칼라 재료 에칭 단계가 상기 칼라 재료의 비등방성 건식 반응성 이온 에칭 단계를 포함하는트렌치 캐패시터 형성 방법.
- 제 1 항에 있어서,상기 기판이 실리콘 기판을 포함하고, 상기 칼라 재료가 칼라 산화물을 포함하며, 상기 제 1 도전 재료가 다결정 실리콘을 포함하고, 상기 제 2 도전 재료가 다결정 실리콘을 포함하는트렌치 캐패시터 형성 방법.
- 트렌치 캐패시터 및 반도체 트렌지스터 구조체를 형성하는 방법에 있어서,기판 내에 트렌치를 형성하는 단계와,상기 트렌치를 제 1 도전 재료로 부분적으로 충진하는 단계와,상기 트렌치 중의 상기 제 1 도전 재료 위의 부분을 칼라(collar) 재료로 라이닝하는 단계와,상기 칼라 재료를 상기 트렌치의 최상부 밑의 스트랩 깊이까지 에칭하는 단계와,상기 트렌치를 제 2 도전 재료로 충진하는 단계 ― 상기 제 2 도전 재료 중에서 상기 스트랩 깊이와 상기 트렌치의 상기 최상부 사이에 위치하는 부분이 매립된 스트랩을 포함함 ―와,확산 영역을 갖는 반도체 트랜지스터를 형성하는 단계와,상기 매립된 스트랩을 상기 반도체 트랜지스터의 상기 확산 영역에 접속시키는 단계를 포함하는트렌치 캐패시터 및 반도체 트렌지스터 구조체 형성 방법.
- 제 6 항에 있어서,상기 매립된 스트랩이 상기 제 1 도전 재료와 상기 제 2 도전 재료를 상기 반도체 트랜지스터의 상기 확산 영역에 전기적으로 접속시키는트렌치 캐패시터 및 반도체 트렌지스터 구조체 형성 방법.
- 제 6 항에 있어서,상기 트렌치 형성 단계가 깊은 트렌치 캐패시터의 크기를 제공하도록 상기 기판을 에칭하는 단계를 포함하는트렌치 캐패시터 및 반도체 트렌지스터 구조체 형성 방법.
- 제 6 항에 있어서,상기 칼라 재료 에칭 단계가 상기 칼라 재료의 비등방성 건식 반응성 이온 에칭 단계를 포함하는트렌치 캐패시터 및 반도체 트렌지스터 구조체 형성 방법.
- 제 6 항에 있어서,상기 기판이 실리콘 기판을 포함하고, 상기 칼라 재료가 칼라 산화물을 포함하며, 상기 제 1 도전 재료가 다결정 실리콘을 포함하고, 상기 제 2 도전 재료가 다결정 실리콘을 포함하는트렌치 캐패시터 및 반도체 트렌지스터 구조체 형성 방법.
- 깊은 트렌치 캐패시터에 있어서,하부 부분과 상부 부분을 갖는 트렌치를 구비하는 기판과,상기 트렌치의 상기 하부 부분 내에 위치하는 제 1 도전층과,상기 트렌치의 상기 상부 부분 내에서 상기 제 1 도전층 위에 위치하는 제 2 도전층 ― 상기 제 2 도전층은 스트랩 부분과 상기 스트랩 부분 밑의 칼라 부분을 구비함 ―과,상기 트렌치와 상기 제 2 도전층의 상기 칼라 부분 사이에 위치하는 칼라층을 포함하되,상기 제 2 도전층의 상기 스트랩 부분이 매립된 스트랩을 포함하는깊은 트렌치 캐패시터.
- 제 11 항에 있어서,상기 제 2 도전층이 모노리식(monolithic) 균질 구조를 포함하는깊은 트렌치 캐패시터.
- 제 11 항에 있어서,상기 매립된 스트랩이 상기 깊은 트렌치 캐패시터와 외부 소자 사이의 전기적 접속부를 포함하는깊은 트렌치 캐패시터.
- 제 11 항에 있어서,상기 제 1 도전층 및 상기 제 2 도전층이 다결정 실리콘을 포함하고, 상기 칼라 재료가 칼라 산화물을 포함하는깊은 트렌치 캐패시터.
- 제 11 항에 있어서,상기 제 1 도전층이 상기 제 2 도전층에 전기적으로 접속되는깊은 트렌치 캐패시터.
- 반도체 소자에 있어서,하부 부분과 상부 부분을 갖는 트렌치를 구비하는 기판과,상기 트렌치의 상기 하부 부분 내에 위치하는 제 1 도전층과,상기 트렌치의 상기 상부 부분 내에서 상기 제 1 도전층 위에 위치하는 제 2 도전층 ― 상기 제 2 도전층은 스트랩 부분과 상기 스트랩 부분 밑의 칼라 부분을 가짐 ―과,상기 트렌치와 상기 제 2 도전층의 상기 칼라 부분 사이에 위치하는 칼라층과,상기 제 2 도전층의 상기 스트랩 부분에 접속된 반도체 트랜지스터를 포함하되,상기 제 2 도전층의 상기 스트랩 부분이 매립된 스트랩을 포함하는반도체 소자.
- 제 16 항에 있어서,상기 제 2 도전층이 모노리식 균질 구조를 포함하는반도체 소자.
- 제 16 항에 있어서,상기 반도체 트랜지스터가 확산 영역을 포함하고, 상기 매립된 스트랩이 상기 제 2 도전층을 상기 확산 영역에 전기적으로 접속시키는반도체 소자.
- 제 16 항에 있어서,상기 제 1 도전층 및 상기 제 2 도전층이 다결정 실리콘을 포함하고, 상기 칼라 재료가 칼라 산화물을 포함하는반도체 소자.
- 제 16 항에 있어서,상기 제 1 도전층이 상기 제 2 도전층에 전기적으로 접속되는반도체 소자.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US9/136,604 | 1998-08-19 | ||
| US09/136,604 | 1998-08-19 | ||
| US09/136,604 US6110792A (en) | 1998-08-19 | 1998-08-19 | Method for making DRAM capacitor strap |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20000017363A true KR20000017363A (ko) | 2000-03-25 |
| KR100360739B1 KR100360739B1 (ko) | 2002-11-13 |
Family
ID=22473563
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990034073A KR100360739B1 (ko) | 1998-08-19 | 1999-08-18 | 트렌치 캐패시터 및 반도체 트랜지스터 구조체와 그 형성 방법 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6110792A (ko) |
| EP (1) | EP0981158A3 (ko) |
| JP (1) | JP2000082800A (ko) |
| KR (1) | KR100360739B1 (ko) |
| TW (1) | TW416136B (ko) |
Families Citing this family (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19910886B4 (de) * | 1999-03-11 | 2008-08-14 | Infineon Technologies Ag | Verfahren zur Herstellung einer flachen Grabenisolation für elektrisch aktive Bauelemente |
| US6190971B1 (en) * | 1999-05-13 | 2001-02-20 | International Business Machines Corporation | Formation of 5F2 cell with partially vertical transistor and gate conductor aligned buried strap with raised shallow trench isolation region |
| US6258678B1 (en) * | 1999-08-02 | 2001-07-10 | Taiwan Semiconductor Manufacturing Company | Use of a wet etch dip step used as part of a self-aligned contact opening procedure |
| US6551924B1 (en) * | 1999-11-02 | 2003-04-22 | International Business Machines Corporation | Post metalization chem-mech polishing dielectric etch |
| US6362018B1 (en) * | 2000-02-02 | 2002-03-26 | Motorola, Inc. | Method for fabricating MEMS variable capacitor with stabilized electrostatic drive |
| US6573137B1 (en) * | 2000-06-23 | 2003-06-03 | International Business Machines Corporation | Single sided buried strap |
| US7015145B2 (en) * | 2001-01-08 | 2006-03-21 | Infineon Technologies Ag | Self-aligned collar and strap formation for semiconductor devices |
| DE10115912A1 (de) * | 2001-03-30 | 2002-10-17 | Infineon Technologies Ag | Verfahren zur Herstellung einer Halbleiteranordnung und Verwendung einer Ionenstrahlanlage zur Durchführung des Verfahrens |
| DE10130934A1 (de) | 2001-06-27 | 2003-01-16 | Infineon Technologies Ag | Grabenkondensator und entsprechendes Herstellungsverfahren |
| US6599798B2 (en) * | 2001-07-24 | 2003-07-29 | Infineon Technologies Ag | Method of preparing buried LOCOS collar in trench DRAMS |
| DE10136400B4 (de) * | 2001-07-26 | 2006-01-05 | Infineon Technologies Ag | Verfahren zur Herstellung einer Metallkarbidschicht und Verfahren zur Herstellung eines Grabenkondensators |
| US6586300B1 (en) * | 2002-04-18 | 2003-07-01 | Infineon Technologies Ag | Spacer assisted trench top isolation for vertical DRAM's |
| US6936512B2 (en) * | 2002-09-27 | 2005-08-30 | International Business Machines Corporation | Semiconductor method and structure for simultaneously forming a trench capacitor dielectric and trench sidewall device dielectric |
| US6979851B2 (en) * | 2002-10-04 | 2005-12-27 | International Business Machines Corporation | Structure and method of vertical transistor DRAM cell having a low leakage buried strap |
| US6852590B1 (en) * | 2003-09-05 | 2005-02-08 | Nanya Technology Corporation | Deep trench capacitor and method of fabricating the same |
| JP4143038B2 (ja) * | 2004-02-24 | 2008-09-03 | 株式会社東芝 | Ｄｒａｍセルの製造方法 |
| US20060166433A1 (en) * | 2005-01-26 | 2006-07-27 | Min-Soo Kim | Recessed collar etch for buried strap window formation without poly2 |
| US7153738B2 (en) * | 2005-05-19 | 2006-12-26 | International Business Machines Corporation | Method for making a trench memory cell |
| US7898014B2 (en) * | 2006-03-30 | 2011-03-01 | International Business Machines Corporation | Semiconductor device structures with self-aligned doped regions and methods for forming such semiconductor device structures |
| US20080048186A1 (en) * | 2006-03-30 | 2008-02-28 | International Business Machines Corporation | Design Structures Incorporating Semiconductor Device Structures with Self-Aligned Doped Regions |
| KR20220091655A (ko) * | 2020-12-23 | 2022-07-01 | 삼성전자주식회사 | 반도체 소자 및 그의 제조 방법 |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4801988A (en) * | 1986-10-31 | 1989-01-31 | International Business Machines Corporation | Semiconductor trench capacitor cell with merged isolation and node trench construction |
| EP0283964B1 (en) * | 1987-03-20 | 1994-09-28 | Nec Corporation | Dynamic random access memory device having a plurality of improved one-transistor type memory cells |
| US4794434A (en) * | 1987-07-06 | 1988-12-27 | Motorola, Inc. | Trench cell for a dram |
| US5049518A (en) * | 1988-12-20 | 1991-09-17 | Matsushita Electric Industrial Co., Ltd. | Method of making a trench dram cell |
| US4988637A (en) * | 1990-06-29 | 1991-01-29 | International Business Machines Corp. | Method for fabricating a mesa transistor-trench capacitor memory cell structure |
| JPH07112049B2 (ja) * | 1992-01-09 | 1995-11-29 | インターナショナル・ビジネス・マシーンズ・コーポレイション | ダイナミック・ランダム・アクセス・メモリ・デバイスおよび製造方法 |
| US5250829A (en) * | 1992-01-09 | 1993-10-05 | International Business Machines Corporation | Double well substrate plate trench DRAM cell array |
| JPH05326877A (ja) * | 1992-05-25 | 1993-12-10 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| US5363327A (en) * | 1993-01-19 | 1994-11-08 | International Business Machines Corporation | Buried-sidewall-strap two transistor one capacitor trench cell |
| US5385786A (en) * | 1993-02-09 | 1995-01-31 | Glasstech, Inc. | Apparatus and method for controlling stresses in laminated automotive glass |
| US5389559A (en) * | 1993-12-02 | 1995-02-14 | International Business Machines Corporation | Method of forming integrated interconnect for very high density DRAMs |
| US5360758A (en) * | 1993-12-03 | 1994-11-01 | International Business Machines Corporation | Self-aligned buried strap for trench type DRAM cells |
| US5395786A (en) * | 1994-06-30 | 1995-03-07 | International Business Machines Corporation | Method of making a DRAM cell with trench capacitor |
| US5543348A (en) * | 1995-03-29 | 1996-08-06 | Kabushiki Kaisha Toshiba | Controlled recrystallization of buried strap in a semiconductor memory device |
| US5576566A (en) * | 1995-04-13 | 1996-11-19 | International Business Machines Corporation | Semiconductor trench capacitor cell having a buried strap |
| US5614431A (en) * | 1995-12-20 | 1997-03-25 | International Business Machines Corporation | Method of making buried strap trench cell yielding an extended transistor |
| US5827765A (en) * | 1996-02-22 | 1998-10-27 | Siemens Aktiengesellschaft | Buried-strap formation in a dram trench capacitor |
-
1998
- 1998-08-19 US US09/136,604 patent/US6110792A/en not_active Expired - Lifetime
-
1999
- 1999-06-22 TW TW088110383A patent/TW416136B/zh not_active IP Right Cessation
- 1999-07-30 EP EP99306070A patent/EP0981158A3/en not_active Ceased
- 1999-08-13 JP JP11229314A patent/JP2000082800A/ja active Pending
- 1999-08-18 KR KR1019990034073A patent/KR100360739B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| EP0981158A2 (en) | 2000-02-23 |
| EP0981158A3 (en) | 2003-10-08 |
| TW416136B (en) | 2000-12-21 |
| US6110792A (en) | 2000-08-29 |
| KR100360739B1 (ko) | 2002-11-13 |
| JP2000082800A (ja) | 2000-03-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100360739B1 (ko) | 트렌치 캐패시터 및 반도체 트랜지스터 구조체와 그 형성 방법 | |
| KR100459724B1 (ko) | 저온 원자층증착에 의한 질화막을 식각저지층으로이용하는 반도체 소자 및 그 제조방법 | |
| KR100317757B1 (ko) | 반도체장치와그제조방법 | |
| KR0182248B1 (ko) | 반도체 장치의 제조방법 | |
| US6063657A (en) | Method of forming a buried strap in a DRAM | |
| KR100270464B1 (ko) | 함몰형 산화절연을 형성하는 방법 | |
| JPH11168199A (ja) | 半導体記憶装置及びその製造方法 | |
| US6403431B1 (en) | Method of forming in an insulating layer a trench that exceeds the photolithographic resolution limits | |
| KR20000005608A (ko) | 반도체장치및제조방법 | |
| KR100680948B1 (ko) | 반도체 소자의 스토리지 노드 콘택 형성방법 | |
| JP2001077189A (ja) | 半導体装置の製造方法 | |
| US6238970B1 (en) | Method for fabricating a DRAM cell capacitor including etching upper conductive layer with etching byproduct forming an etch barrier on the conductive pattern | |
| US20040137680A1 (en) | Manufacturing method of semiconductor device | |
| KR20000015466A (ko) | 트렌치 격리의 제조 방법 | |
| US6133089A (en) | Method for fabricating a DRAM capacitor | |
| JPH10209402A (ja) | 半導体素子及びその製造方法 | |
| KR0170728B1 (ko) | 반도체장치의 소자분리구조 및 그 형성방법, 매몰 비트라인을 구비하는 디램 셀 및 그 제조방법 | |
| KR20050002439A (ko) | 반도체소자의 제조방법 | |
| US20050158963A1 (en) | Method of forming planarized shallow trench isolation | |
| KR100280807B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100886713B1 (ko) | 반도체 소자의 제조방법 | |
| JP2002368131A (ja) | 活性領域と深トレンチの自動アライメント方法 | |
| JPH11177046A (ja) | 半導体装置及びその製造方法並びにキャパシタの製造方法 | |
| KR20030000490A (ko) | 반도체소자의 제조방법 | |
| KR20010037314A (ko) | 반도체소자의 트렌치 아이솔레이션 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |