KR19990056764A - 볼 그리드 어레이 패키지 - Google Patents
볼 그리드 어레이 패키지 Download PDFInfo
- Publication number
- KR19990056764A KR19990056764A KR1019970076775A KR19970076775A KR19990056764A KR 19990056764 A KR19990056764 A KR 19990056764A KR 1019970076775 A KR1019970076775 A KR 1019970076775A KR 19970076775 A KR19970076775 A KR 19970076775A KR 19990056764 A KR19990056764 A KR 19990056764A
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor chip
- bonding pads
- attached
- package
- ceramic substrate
- Prior art date
Links
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
본 발명은 반도체 패키지에 관한 것으로, 보다 상세하게는, 하나의 패키지에 두 개의 반도체 칩을 탑재시킨 볼 그리드 어레이 패키지에 관한 것이다. 본 발명의 볼 그리드 어레이 패키지는 다층 구조이며, 중앙부에는 하부로 갈수록 폭이 좁아지는 계단형 홈이 구비되어 있고, 각 층의 상부면에는 계단면까지 연장되는 다수의 신호전달패턴들이 구비되어 있고, 상기 신호전달패턴들은 각 층의 내부에 구비된 비아패턴드을 통해 개별적으로 각각 연결되어 있는 기판; 상기 기판의 계단형 홈의 바닥면에 부착되며, 상부면 가장자리에는 열로 배열되는 제 1 본딩패드들이 구비되고, 중심부에는 수개의 제 2 본딩패드들이 구비된 제 1 반도체 칩; 상기 제 1 반도체 칩 상에 부착되며, 상부면 중심부에 상기 제 1 반도체 칩의 제 2 본딩패드들과 동일한 개수 및 구성으로된 제 3 본딩패드들이 구비된 제 2 반도체 칩; 상기 제 1 반도체 칩의 제 1 본딩패드들과 상기 세라믹 기판의 계단면에 구비된 다수의 신호전달패턴들간을 각각 연결하는 다수의 금속 와이어; 상기 제 1 및 제 2 반도체 칩이 탑재된 세라믹 기판의 계단형 홈을 덮는 덮개; 및 상기 세라믹 기판의 최상층 상부면에 연장·배치되어 있는 비아패턴 상에 각각 부착되는 다수의 솔더 볼들을 포함하는 것을 특징으로 한다.
Description
본 발명은 반도체 패키지에 관한 것으로, 보다 상세하게는, 하나의 패키지에 두 개의 반도체 칩을 탑재시킨 볼 그리드 어레이 패키지에 관한 것이다.
일반적으로, 공지된 반도체 소자의 제조 공정을 통해 얻어진 반도체 칩들은 칩 절단, 칩 부착, 와이어 본딩, 몰딩 및 트림/포밍 등 일련의 어셈블리(Assembly) 공정을 거쳐 패키지화된다.
상기한 어셈블리 공정을 통해 제작된 반도체 패키지의 전형적인 예가 도 1 에 도시되어 있는바, 이를 설명하면 다음과 같다.
도시된 바와 같이, 다수개의 전극들(1a)이 구비된 반도체 칩(1)은 리드 프레임의 다이 패드(2a) 상에 부착되어 있고, 반도체 칩(1)의 전극들(1a)은 금속 와이어(3)에 의해 리드 프레임의 인너리드(2b)와 전기적으로 연결되어 있다.
그리고, 반도체 칩(1) 및 이에 와이어 본딩된 인너리드를 포함한 공간적 영역은 에폭시 수지와 같은 몰딩 컴파운드에 의해 밀봉되어 있으며, 몰딩 컴파운드로 형성된 패키지 몸체(4)의 외측으로는 기판에의 실장을 위한 리드 프레임의 아웃리드(Out Lead : 2c)가 돌출되어 있다.
그러나, 상기와 같은 반도체 패키지는 반도체 칩이 고집적화됨에 따라 더 많은 수의 리드들을 필요로 하게 됨으로써, 패키지 몸체의 외측으로 돌출되는 아웃리드들간의 피치(Pitch)가 점점 미세화되어 기판에의 실장이 매우 어려운 문제점이 있다.
따라서, 최근에는 상기와 같은 문제점을 해결하기 위한 하나의 방법으로서, 볼 그리드 어레이(Ball Grid Array : 이하 BGA) 패키지가 제작되고 있다.
상기한 BGA 패키지가 도 2 에 도시되어 있는바, 이를 설명하면 다음과 같다.
도시된 바와 같이, 반도체 칩(11)은 소정의 회로패턴이 구비된 기판(12) 상에 접착제에 의해 부착되어 있고, 반도체 칩(11)의 상부면 가장자리에 구비된 본딩패드(11a)와 기판(12) 상에 구비된 전극단자(도시안됨)는 금속 와이어(13)에 의해 전기적으로 연결되어 있다.
그리고, 반도체 칩(11) 및 이에 와이어 본딩된 전극단자들을 포함한 기판(12)의 상부면은 몰딩 컴파운드(14)에 의해 봉지되어 있으며, 기판(12)의 하부면에는 마더 보드(도시안됨) 상에 구비된 전원공급단자들과의 전기적 접속을 위한 다수개의 솔더 볼(Solder Ball : 15)이 형성되어 있다.
이러한 구조를 갖는 BGA 패키지는, 솔더 볼을 통해 마더 보드(Mothor Board) 상에 실장되기 때문에 실장이 용이하며, 아울러, 패키지와 마더 보드 사이에서 짧은 상호연결길이를 제공하기 때문에 패키지의 전기적 성능을 개선시킬 수 있는 장점이 있다.
그러나, 상기와 같은 BGA 패키지는 하나의 패키지에 하나의 반도체 칩을 탑재시키기 때문에 패키지의 용량을 증가시키는데 한계가 있으며, 아울러, 다수개의 패키지들을 마더 보드 상에 실장시킬 경우에는 마더 보드 상의 실장 면적이 증가됨은 물론 마더 보드 상의 신호 전달 패턴을 구성하기가 매우 까다로운 문제점이 있었다.
따라서, 본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로서, 하나의 패키지에 두 개의 반도체 칩을 탑재시킴으로써 패키지의 용량을 증대시킴과 동시에 실장 면적을 감소시킬 수 있는 BGA 패키지를 제공하는데, 그 목적이 있다.
도 1 은 종래의 반도체 패키지를 도시한 단면도.
도 2 는 종래의 볼 그리드 어레이 패키지를 도시한 단면도.
도 3 은 본 발명의 실시에에 따른 볼 그리드 어레이 패키지를 설명하기 위한 단면도.
도 4 는 본 발명에 따른 세라믹 기판을 도시한 사시도.
도 5 및 도 6 은 본 발명의 실시예에 따른 제 1 및 제 2 반도체 칩을 도시한 도면.
도 7 은 본 발명의 실시예에 따른 히트 싱크가 부착된 볼 그리드 어레이 패키지를 도시한 단면도.
(도면의 주요부분에 대한 부호의 설명)
20 : 세라믹 기판 21 : 계단형 홈
21a : 신호전달패턴 22 : 계단면
30 : 제 1 반도체 칩 32 : 제 1 본딩패드
34 : 제 2 본딩패드 40 : 제 2 반도체 칩
42 : 제 3 본딩패드 50 : 금속 와이어
60 : 솔더 볼 70 : 덮게
80 : 접착제 90 : 솔더 범프
100 : 히트 싱크
상기와 같은 목적을 달성하기 위한 본 발명의 BGA 패키지는, 다층 구조이며, 중앙부에는 하부로 갈수록 폭이 좁아지는 계단형 홈이 구비되어 있고, 각 층의 상부면에는 계단면까지 연장되는 다수의 신호전달패턴들이 구비되어 있고, 상기 신호전달패턴들은 각 층의 내부에 구비된 비아패턴드을 통해 개별적으로 각각 연결되어 있는 기판; 상기 기판의 계단형 홈의 바닥면에 부착되며, 상부면 가장자리에는 열로 배열되는 제 1 본딩패드들이 구비되고, 중심부에는 수개의 제 2 본딩패드들이 구비된 제 1 반도체 칩; 상기 제 1 반도체 칩 상에 부착되며, 상부면 중심부에 상기 제 1 반도체 칩의 제 2 본딩패드들과 동일한 개수 및 구성으로된 제 3 본딩패드들이 구비된 제 2 반도체 칩; 상기 제 1 반도체 칩의 제 1 본딩패드들과 상기 세라믹 기판의 계단면에 구비된 다수의 신호전달패턴들간을 각각 연결하는 다수의 금속 와이어; 상기 제 1 및 제 2 반도체 칩이 탑재된 세라믹 기판의 계단형 홈을 덮는 덮개; 및 상기 세라믹 기판의 최상층 상부면에 연장·배치되어 있는 비아패턴 상에 각각 부착되는 다수의 솔더 볼들을 포함하는 것을 특징으로 한다.
본 발명에 따르면, 하나의 패키지에 두 개의 반도체 칩을 탑재시키기 때문에 패키지의 용량을 증가시킴은 물론 실장 면적을 감소시킬 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 보다 상세하게 설명한다.
도 3 및 도 6 은 본 발명의 실시예에 따른 적층형 BGA 패키지를 설명하기 위한 도면으로서, 도 3 은 본 발명의 실시에에 따른 BGA 패키지를 도시한 도면이고, 도 4 는 본 발명의 실시예에 따른 세라믹 기판을 도시한 도면이며, 도 5 및 도 6 은 본 발명의 실시예에 따른 제 1 반도체 칩 및 제 2 반도체 칩을 도시한 도면이다.
도 3 에 도시된 바와 같이, 본 발명의 BGA 패키지는 중앙부에 계단형 홈이 형성되어 있는 세라믹 기판(20)이 제공되며, 계단형 홈의 바닥면에는 제 1 반도체 칩(30)이 부착되어 있고, 상기 제 1 반도체 칩(30) 상에는 그 보다 작은 크기를 갖는 제 2 반도체 칩(40)이 부착되어 있다.
그리고, 제 1 반도체 칩(30)의 상부면 가장자리에 구비된 다수의 제 1 본딩패드들(32)은 계단형 홈의 계단면(21a)에 구비된 신호전달패턴들(22)과 금속 와이어(50)에 의해 각각 1 대 1 로 연결되어 있다.
또한, 세라믹 기판(20)의 상부면에는 마더 보드(도시안됨) 상의 실장을 위한 다수의 솔더 볼들(60)이 부착되어 있으며, 제 1 및 제 2 반도체 칩(30, 40)이 탑재되어 있는 세라믹 기판(20)의 계단형 홈은 덮개(70)로 밀봉되어 있다.
상기에서, 세라믹 기판(20)은, 도 4 에 도시된 바와 같이, 다층 구조이며, 중앙부에는 하부로 갈수록 폭이 좁아지는 형상을 이루는 계단형 홈(21)이 구비되어 있고, 각 계단면(21a)에는 다수개의 배선들이 구비되어 있다.
그리고, 반도체 칩이 부착될 최하부층을 제외한 나머지 각 층에는 신호전달을 위한 신호전달패턴(22)이 구비되며, 이러한 신호전달패턴(22)은 각 층내에 구비된 비아패턴(도시않됨)을 통해 각각 개별적으로 연결되어 최상층의 표면까지 연장되어 있다.
한편, 도 5 에 도시된 바와 같이, 제 1 반도체 칩(30)은 그의 상부면 가장자리에는 열로 배열되는 다수개의 제 1 본딩패드들(32)이 구비되어 있고, 중심부에는 제 2 반도체 칩과의 전기적 접속을 위한 제 2 본딩패드들(34)이 구비되어 있으며, 상기 제 2 본딩패드들(34)은 제 1 본딩패드들(32)의 일부와 각각 연결되어 있다.
또한, 도 6 에 도시된 바와 같이, 제 2 반도체 칩(40)은 그의 상부면 중심부에 제 3 본딩패드들(42)이 구비되어 있다. 여기서, 제 3 본딩패드들(42)은 제 1 반도체 칩(30)의 제 2 본딩패드(34)와 동일 개수 및 구성으로 구비된다.
이하, 도 3 을 참조하여 본 발명의 실시예에 따른 BGA 패키지의 제조방법을 설명한다.
우선, 세라믹 기판(20)에 구비된 계단형 홈의 바닥면에 접착제(80)의 개재하에 제 1 반도체 칩(30)을 부착시킨다. 이때, 제 1 반도체 칩(30)은 그의 상부면, 즉, 본딩패드들의 배치면이 홈의 바닥면과 비대향하도록 부착시킨다.
그런 다음, 제 2 반도체 칩(40)의 제 3 본딩패드들 상에 솔더 범프(90)를 각각 형성한 상태에서, 열압착 공정을 이용하여 상기 제 1 반도체 칩(30) 상에 제 2 반도체 칩(40)을 부착시킨다. 이때, 제 2 반도체 칩(40)은 그의 제 3 본딩패드가 제 1 반도체 칩(30)의 상부면 중앙부에 구비된 제 2 본딩패드들과 맞닿게 되도록 정확하게 정렬시켜 부착시킨다.
이어서, 제 1 반도체 칩(30)의 상부면 가장자리에 구비된 제 1 본딩패드들(32)과 계단형 홈의 계단면(21a)에 구비된 다수의 신호전달패턴들(22)을 다수의 금속 와이어(50)로 각각 연결한다.
그리고, 나서, 제 1 및 제 2 반도체 칩(30, 40)이 탑재된 세라믹 기판(20)의 계단형 홈 상에 덮개(70)를 부착시켜 상기 반도체 칩들이 외부의 영향으로부터 보호되도록 만든다.
이후, 세라믹 기판(20)의 최상층 상부면에 연장·배치되어 있는 비아패턴들 상에 마더 보드 상의 실장을 위한 솔더 볼들(60)을 각각 부착시킨다.
한편, 본 발명의 다른 실시예로서, 도 7 에 도시된 바와 같이, 상기와 같은 구조로된 BGA 패키지의 세라믹 기판(20) 후면에 히트 싱크(Heat Sink : 100)를 부착시켜 패키지의 열방출 효율을 향상시킨다.
이상에서와 같이, 본 발명의 BGA 패키지는 하나의 패키지에 두 개의 반도체 칩을 부착시킴으로써 패키지의 용량을 향상시킴은 물론 실장 면적을 감소시킬 수 있다.
또한, 하나의 패키지에 두 개의 반도체 칩을 탑재시키기 때문에 각각의 패키지를 실장시키는 경우보다 마더 보드 상에 구비되는 신호 전달 패턴을 구성하기가 용이하다.
한편, 여기에서는 본 발명의 특정 실시예에 대하여 설명하고 도시하였지만, 당업자에 의하여 이에 대한 수정과 변형을 할 수 있다. 따라서, 이하, 특허청구의 범위는 본 발명의 진정한 사상과 범위에 속하는 한 모든 수정과 변형을 포함하는 것으로 이해할 수 있다.
Claims (4)
- 다층 구조이며, 중앙부에는 하부로 갈수록 폭이 좁아지는 계단형 홈이 구비되어 있고, 각 층의 상부면에는 계단면까지 연장되는 다수의 신호전달패턴들이 구비되어 있고, 상기 신호전달패턴들은 각 층의 내부에 구비된 비아패턴드을 통해 개별적으로 각각 연결되어 있는 기판;상기 기판의 계단형 홈의 바닥면에 부착되며, 상부면 가장자리에는 열로 배열되는 제 1 본딩패드들이 구비되고, 중심부에는 수개의 제 2 본딩패드들이 구비된 제 1 반도체 칩;상기 제 1 반도체 칩 상에 부착되며, 상부면 중심부에 상기 제 1 반도체 칩의 제 2 본딩패드들과 동일한 개수 및 구성으로된 제 3 본딩패드들이 구비된 제 2 반도체 칩;상기 제 1 반도체 칩의 제 1 본딩패드들과 상기 세라믹 기판의 계단면에 구비된 다수의 신호전달패턴들간을 각각 연결하는 다수의 금속 와이어;상기 제 1 및 제 2 반도체 칩이 탑재된 세라믹 기판의 계단형 홈을 덮는 덮개; 및상기 세라믹 기판의 최상층 상부면에 연장·배치되어 있는 비아패턴 상에 각각 부착되는 다수의 솔더 볼들을 포함하는 것을 특징으로 하는 볼 그리드 어레이 패키지.
- 제 1 항에 있어서, 상기 제 1 반도체 칩의 제 2 본딩패드들은 제 1 본딩패드들 중에서 일부와 각각 연결되어 있는 것을 특징으로 하는 볼 그리드 어레이 패키지.
- 제 1 항에 있어서, 상기 제 1 반도체 칩의 제 2 본딩패드들과 제 2 반도체 칩의 제 3 본딩패드들은 솔더 범프에 의해 부착 및 전기적으로 연결된 것을 특징으로 하는 볼 그리드 어레이 패키지.
- 제 1 항에 있어서, 상기 세라믹 기판의 후면에 부착되는 히트 싱크를 더 포함하는 것을 특징으로 하는 볼 그리드 어레이 패키지.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970076775A KR19990056764A (ko) | 1997-12-29 | 1997-12-29 | 볼 그리드 어레이 패키지 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970076775A KR19990056764A (ko) | 1997-12-29 | 1997-12-29 | 볼 그리드 어레이 패키지 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR19990056764A true KR19990056764A (ko) | 1999-07-15 |
Family
ID=66172660
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970076775A KR19990056764A (ko) | 1997-12-29 | 1997-12-29 | 볼 그리드 어레이 패키지 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR19990056764A (ko) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020007875A (ko) * | 2000-07-19 | 2002-01-29 | 마이클 디. 오브라이언 | 반도체 패키지 제조용 리드프레임 |
| KR100444168B1 (ko) * | 2001-12-28 | 2004-08-11 | 동부전자 주식회사 | 반도체패키지 |
| KR20240121525A (ko) | 2023-02-02 | 2024-08-09 | 주식회사 씨케이엘 | 뚜껑 이재 장치 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56126948A (en) * | 1980-03-12 | 1981-10-05 | Hitachi Ltd | Highly integrated semiconductor |
| JPS61194753A (ja) * | 1985-02-25 | 1986-08-29 | Hitachi Ltd | 半導体装置 |
| JPH0287635A (ja) * | 1988-09-26 | 1990-03-28 | Nec Corp | セラミック・パッケージ型半導体装置 |
| JPH0499054A (ja) * | 1990-08-07 | 1992-03-31 | Nec Kyushu Ltd | サーディップ型パッケージ |
| JPH07183423A (ja) * | 1993-12-24 | 1995-07-21 | Nec Corp | 半導体装置 |
| JPH09293824A (ja) * | 1996-04-26 | 1997-11-11 | Shinko Electric Ind Co Ltd | マルチチップモジュール |
-
1997
- 1997-12-29 KR KR1019970076775A patent/KR19990056764A/ko not_active Application Discontinuation
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56126948A (en) * | 1980-03-12 | 1981-10-05 | Hitachi Ltd | Highly integrated semiconductor |
| JPS61194753A (ja) * | 1985-02-25 | 1986-08-29 | Hitachi Ltd | 半導体装置 |
| JPH0287635A (ja) * | 1988-09-26 | 1990-03-28 | Nec Corp | セラミック・パッケージ型半導体装置 |
| JPH0499054A (ja) * | 1990-08-07 | 1992-03-31 | Nec Kyushu Ltd | サーディップ型パッケージ |
| JPH07183423A (ja) * | 1993-12-24 | 1995-07-21 | Nec Corp | 半導体装置 |
| JPH09293824A (ja) * | 1996-04-26 | 1997-11-11 | Shinko Electric Ind Co Ltd | マルチチップモジュール |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020007875A (ko) * | 2000-07-19 | 2002-01-29 | 마이클 디. 오브라이언 | 반도체 패키지 제조용 리드프레임 |
| KR100444168B1 (ko) * | 2001-12-28 | 2004-08-11 | 동부전자 주식회사 | 반도체패키지 |
| KR20240121525A (ko) | 2023-02-02 | 2024-08-09 | 주식회사 씨케이엘 | 뚜껑 이재 장치 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6781242B1 (en) | Thin ball grid array package | |
| US6803254B2 (en) | Wire bonding method for a semiconductor package | |
| US5615089A (en) | BGA semiconductor device including a plurality of semiconductor chips located on upper and lower surfaces of a first substrate | |
| US6201302B1 (en) | Semiconductor package having multi-dies | |
| KR100260997B1 (ko) | 반도체패키지 | |
| USRE42653E1 (en) | Semiconductor package with heat dissipating structure | |
| US5684330A (en) | Chip-sized package having metal circuit substrate | |
| US6445077B1 (en) | Semiconductor chip package | |
| US20040188818A1 (en) | Multi-chips module package | |
| US6650015B2 (en) | Cavity-down ball grid array package with semiconductor chip solder ball | |
| JP2001156251A (ja) | 半導体装置 | |
| WO2004070790A2 (en) | Molded high density electronic packaging structure for high performance applications | |
| US20040070948A1 (en) | Cavity-down ball grid array semiconductor package with heat spreader | |
| KR19990024255U (ko) | 적층형 볼 그리드 어레이 패키지 | |
| KR19990056764A (ko) | 볼 그리드 어레이 패키지 | |
| KR20040037561A (ko) | 반도체패키지 | |
| KR20020057351A (ko) | 볼 그리드 어레이 패키지와 그 실장 구조 | |
| KR100260996B1 (ko) | 리드프레임을 이용한 어레이형 반도체패키지 및 그 제조 방법 | |
| KR100650049B1 (ko) | 멀티 칩 패키지를 이용하는 적층 패키지 | |
| KR100247641B1 (ko) | 적층형 볼 그리드 어레이 패키지 및 그의 제조방법 | |
| KR200162892Y1 (ko) | 볼 그리드 어레이 패키지 | |
| KR100444175B1 (ko) | 볼그리드 어레이 적층칩 패키지 | |
| KR100542672B1 (ko) | 반도체패키지 | |
| KR100237566B1 (ko) | 반도체 박형 패키지 | |
| KR100265568B1 (ko) | 멀티칩모듈 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |