KR19990055758A - Device Separating Method of Semiconductor Device - Google Patents
Device Separating Method of Semiconductor Device Download PDFInfo
- Publication number
- KR19990055758A KR19990055758A KR1019970075713A KR19970075713A KR19990055758A KR 19990055758 A KR19990055758 A KR 19990055758A KR 1019970075713 A KR1019970075713 A KR 1019970075713A KR 19970075713 A KR19970075713 A KR 19970075713A KR 19990055758 A KR19990055758 A KR 19990055758A
- Authority
- KR
- South Korea
- Prior art keywords
- nitride film
- forming
- layer
- film
- device isolation
- Prior art date
Links
Landscapes
- Element Separation (AREA)
Abstract
본 발명은 반도체소자의 소자분리막 형성방법에 관한 것으로, 소자분리막 형성시 활성영역의 측벽에 다결정실리콘층을 형성시켜 산화공정시 활성영역과 소자분리막간의 접합부분의 단차를 줄여줌으로써 전기장이 집중적으로 몰리는 현상을 완화시켜 소자의 특성 및 신뢰성을 향상시킬 수 있는 기술이다.The present invention relates to a method for forming a device isolation layer of a semiconductor device, wherein the polysilicon layer is formed on the sidewalls of the active region when the device isolation layer is formed, thereby reducing the step difference between the junction between the active region and the device isolation layer during the oxidation process. It is a technology that can improve the characteristics and reliability of devices by mitigating the phenomenon.
Description
본 발명은 반도체소자의 소자분리막 형성방법에 관한 것으로, 특히 소자분리막형성시 활성영역의 측벽에 다결정실리콘층을 형성시켜 희생산화공정시 완충역할을 함으로써 활성영역과 소자분리막간의 연결부위의 단차를 줄여 접합 누설전류를 최소화하는 기술에 관한 것이다.The present invention relates to a method of forming a device isolation layer of a semiconductor device, and in particular, by forming a polysilicon layer on the sidewall of the active region when forming the device isolation layer, thereby reducing the step difference between the active region and the device isolation layer by acting as a buffer during the sacrificial oxidation process. The present invention relates to a technique for minimizing junction leakage current.
일반적으로 반도체소자는 트랜지스터나 커패시터 등과 같은 소자들이 형성되는 활성영역과, 상기 소자들의 동작이 서로 방해되지 않도록 활성 영역들을 분리하는 소자분리 영역으로 구성되어 있다.In general, a semiconductor device is composed of an active region in which devices such as a transistor or a capacitor are formed, and an isolation region separating the active regions so that the operation of the devices does not interfere with each other.
최근 반도체소자의 고집적화 추세에 따라 반도체소자에서 많은 면적을 차지하는 소자분리 영역의 면적을 감소시키려는 노력이 꾸준히 진행되고 있다.Recently, with the trend toward higher integration of semiconductor devices, efforts have been made to reduce the area of device isolation regions, which occupy a large area in semiconductor devices.
이러한 소자분리 영역의 제조방법으로는 질화막 패턴을 마스크로 하여 반도체기판을 열산화시키는 통상의 로코스(local oxidation of silicon : 이하 LOCOS 라 함) 방법이나 반도체기판에 트렌치를 형성하고 이를 절연물질로 매립하는 트렌치분리 등의 방법이 사용되고 있으며, 그 중 LOCOS 방법은 비교적 공정이 간단하여 널리 사용되지만 소자분리 면적이 크고, 경계면에 버즈빅이 생성되어 기판 스트레스(stress)에 의한 격자 결함이 발생되는 단점이 있다.As a method of manufacturing the device isolation region, a conventional local oxidation of silicon (hereinafter referred to as LOCOS) method of thermally oxidizing a semiconductor substrate using a nitride film pattern as a mask, or a trench is formed in a semiconductor substrate and embedded in an insulating material. The trench separation method is used. Among them, the LOCOS method is widely used because of its relatively simple process, but the device separation area is large and buzz is generated at the interface, so that lattice defects are generated due to stress on the substrate. have.
상기 LOCOS 필드산화막의 제조방법을 살펴보면 다음과 같다.Looking at the manufacturing method of the LOCOS field oxide film as follows.
이하, 첨부된 도면을 참고로 상세히 설명하기로 한다.Hereinafter, with reference to the accompanying drawings will be described in detail.
도 1a 내지 도 1f 는 종래기술에 따른 반도체소자의 소자분리막 형성방법을 나타낸 단면도이다.1A to 1F are cross-sectional views illustrating a method of forming a device isolation film of a semiconductor device according to the prior art.
먼저, 반도체기판(11)의 상부에 패드절연막(13)을 형성한다.First, a pad insulating film 13 is formed on the semiconductor substrate 11.
다음, 상기 패드절연막(13) 상부에 제1질화막(15)을 증착한다.Next, a first nitride layer 15 is deposited on the pad insulating layer 13.
그 다음, 상기 제1질화막(15) 상부에 제1감광막(17)을 도포한다.Next, a first photosensitive film 17 is coated on the first nitride film 15.
그 후, 소자분리 마스크를 이용한 노광 및 현상공정을 실시하여 제1감광막(17) 패턴을 형성한다.Thereafter, an exposure and development process using an element isolation mask is performed to form the first photoresist film 17 pattern.
이어서, 상기 제1감광막(17) 패턴을 식각마스크로 사용하여, 상기 제1질화막(15) 및 패드절연막(13)을 패터닝한다. (도 1a참조)Subsequently, the first nitride layer 15 and the pad insulating layer 13 are patterned using the first photoresist layer 17 as an etching mask. (See FIG. 1A)
그리고, 상기 제1감광막(17) 패턴을 제거하고, 상기 구조 상부에 제2질화막(19)을 증착한다.Then, the first photoresist layer 17 pattern is removed, and a second nitride layer 19 is deposited on the structure.
그 다음, 상기 제2질화막(19)은 전면식각공정을 실시하여 상기 제1질화막(15)의 측벽에 제2질화막(19) 스페이서를 형성한다.Next, the second nitride film 19 is subjected to an entire surface etching process to form a second nitride film spacer 19 on the sidewall of the first nitride film 15.
그 후, 상기 일정 두께의 반도체기판(11)을 식각한다. (도 1b참조)Thereafter, the semiconductor substrate 11 having the predetermined thickness is etched. (See FIG. 1B)
이어서, 상기 노출된 반도체기판(11) 상부를 산화시켜 소자분리 산화막(21)을 형성한다. (도 1c참조)Subsequently, the exposed semiconductor substrate 11 is oxidized to form an isolation oxide layer 21. (See FIG. 1C)
다음, 상기 제1질화막(15) 및 제2질화막(19) 스페이서를 습식식각공정으로 제거한다. (도 1d참조)Next, the spacers of the first nitride film 15 and the second nitride film 19 are removed by a wet etching process. (See FIG. 1D)
그 다음, 전 공정에 의해 발생한 화이트 리본(white ribbon)의 제거와 후속 공정으로 형성되는 게이트 산화막의 질을 향상시키기 위하여 반도체기판(11)을 희생산화시켜 희생산화막(도시안됨)을 형성시킨다.Then, the sacrificial oxide film (not shown) is formed by sacrificial oxidation of the semiconductor substrate 11 to remove the white ribbon generated by the previous process and to improve the quality of the gate oxide film formed by the subsequent process.
이때, 상기 활성영역은 산화되지만 소자분리영역 상부에는 실리콘성분이 없기 때문에 산화가 되지 않는다.At this time, the active region is oxidized but does not oxidize because there is no silicon component on the device isolation region.
상기와 같은 이유로 상기 희생산화막을 제거하는 후속 세정공정시 상기 소자분리 산화막(21)도 동시에 식각되어 활성영역의 끝부분이 ⓐ 부분과 같이 단차가 크게 발생된다. (도 1e참조)For the same reason, in the subsequent cleaning process of removing the sacrificial oxide film, the device isolation oxide film 21 is also etched at the same time, so that the end of the active region has a large step like the ⓐ portion. (See FIG. 1E)
다음, 게이트 산화막(23)을 형성한 후, 워드라인(25)을 형성한다. (도 1f참조)Next, after the gate oxide film 23 is formed, the word line 25 is formed. (See FIG. 1F)
상기와 같이 종래기술에 따른 반도체소자의 소자분리막 형성방법은, 소자분리 산화막과 반도체기판의 활성영역 사이에 경사가 급한 단차가 발생하여 워드라인에 전압이 인가되면, ⓑ 부분과 같이 게이트 산화막의 뾰족한 부분에 전기장(electric field)이 집중적으로 걸려 누설전류가 발생하고, 상기 게이트 산화막이 손상을 받아 반도체소자의 역할을 상실하는 문제점이 있다.As described above, in the method of forming a device isolation film of a semiconductor device according to the related art, when a steep step occurs between the device isolation oxide film and the active region of the semiconductor substrate and a voltage is applied to the word line, the gate oxide film is sharp as shown in ⓑ. There is a problem in that the electric field is concentrated in the portion and leakage current occurs, and the gate oxide film is damaged and thus loses the role of the semiconductor device.
본 발명은 상기한 종래기술의 문제점을 해결하기 위하여, 소자분리막과 활성영역의 접합부분에서 단차를 줄임으로써 상기 접합부분에서의 누설전류를 최소화시키는 반도체소자의 소자분리막 형성방법을 제공하는데 그 목적이 있다.SUMMARY OF THE INVENTION The present invention provides a method for forming a device isolation film of a semiconductor device which minimizes the leakage current at the junction by reducing a step in the junction between the device isolation layer and the active region in order to solve the above problems of the prior art. have.
도 1a 내지 도 1f 는 종래기술에 따른 반도체소자의 소자분리막 형성방법을 도시한 단면도.1A to 1F are cross-sectional views illustrating a method of forming a device isolation film of a semiconductor device according to the prior art.
도 2a 내지 도 2i 는 본 발명의 제1실시예에 따른 반도체소자의 소자분리막 형성방법을 도시한 단면도.2A to 2I are cross-sectional views illustrating a method of forming an isolation layer in a semiconductor device in accordance with a first embodiment of the present invention.
도 3a 내지 도 3f 는 본 발명의 제2실시예에 따른 반도체소자의 소자분리막 형성방법을 도시한 단면도.3A to 3F are cross-sectional views illustrating a method of forming an isolation layer in a semiconductor device in accordance with a second embodiment of the present invention.
◈ 도면의 주요부분에 대한 부호의 설명◈ Explanation of symbols for the main parts of the drawings
11, 12, 31, 40 : 반도체기판 13, 14 : 패드절연막11, 12, 31, 40: semiconductor substrate 13, 14: pad insulating film
15, 22, 48 : 제1질화막 16 : 다결정실리콘층15, 22, 48: first nitride film 16: polycrystalline silicon layer
17, 18, 44 : 제1감광막 패턴 19, 26, 52 : 제2질화막17, 18, 44: first photosensitive film pattern 19, 26, 52: second nitride film
20, 46 : 폴리머 21, 28, 54 : 소자분리 산화막20, 46: polymer 21, 28, 54: device isolation oxide film
23 : 게이트 산화막 24, 50 : 제2감광막 패턴23: gate oxide film 24, 50: second photosensitive film pattern
25, 30 : 워드라인 42 : 버퍼산화막25, 30: word line 42: buffer oxide film
이상의 목적을 달성하기 위한 본 발명에 따른 반도체소자의 소자분리막 형성방법은,Device isolation film forming method of a semiconductor device according to the present invention for achieving the above object,
반도체기판 상부에 패드절연막과 다결정실리콘층을 형성하는 공정과,Forming a pad insulating film and a polysilicon layer on the semiconductor substrate;
상기 다결정실리콘층 상부에 소자분리마스크를 이용하여 감광막패턴을 형성하는 공정과,Forming a photoresist pattern on the polysilicon layer by using a device isolation mask;
상기 감광막패턴 표면을 화학처리하여 폴리머를 형성하는 공정과,Chemically treating the surface of the photoresist pattern to form a polymer;
상기 감광막패턴을 마스크로하여 상기 다결정실리콘층을 식각하는 공정과,Etching the polysilicon layer using the photoresist pattern as a mask;
상기 감광막패턴을 제거하고, 전체표면상부에 제1질화막을 형성하는 공정과,Removing the photoresist pattern and forming a first nitride film over the entire surface thereof;
상기 소자분리마스크를 이용한 식각공정으로 상기 제1질화막을 식각하는 공정과,Etching the first nitride film by an etching process using the device isolation mask;
상기 제1질화막 측벽에 제2질화막 스페이서를 형성하는 공정과,Forming a second nitride film spacer on the sidewall of the first nitride film;
상기 제1질화막과 제2질화막 스페이서를 마스크로하여 상기 다결정실리콘층을 식각하는 공정과,Etching the polysilicon layer using the first nitride film and the second nitride film spacer as a mask;
상기 반도체기판을 열산화시켜 소자분리막을 형성하는 공정과,Thermally oxidizing the semiconductor substrate to form an isolation layer;
상기 제1질화막과 제2질화막 스페이서를 제거하는 공정을 포함하는 것을 제1특징으로한다.It is a 1st characteristic that the process includes removing the said 1st nitride film and a 2nd nitride film spacer.
또한, 이상의 목적을 달성하기 위한 본 발명에 따른 반도체소자의 소자분리막 형성방법은,In addition, the device isolation film forming method of a semiconductor device according to the present invention for achieving the above object,
반도체기판 상부에 버퍼절연막을 형성는 공정과,Forming a buffer insulating film on the semiconductor substrate;
상기 버퍼절연막 상부에 소자분리 영역으로 예정된 부분을 보호하는 감광막 패턴을 형성하는 공정과,Forming a photoresist pattern on the buffer insulating layer to protect a portion intended as an isolation region;
상기 감광막 패턴 표면에 폴리머를 형성하는 공정과,Forming a polymer on the surface of the photoresist pattern;
상기 감광막패턴을 제거하는 공정과,Removing the photoresist pattern;
전체표면상부에 제1질화막을 형성하는 공정과,Forming a first nitride film over the entire surface;
상기 소자분리마스크를 이용한 식각공정으로 상기 제1질화막을 식각하는 공정과,Etching the first nitride film by an etching process using the device isolation mask;
상기 제1질화막 측벽에 제2질화막 스페이서를 형성하는 공정과,Forming a second nitride film spacer on the sidewall of the first nitride film;
상기 제1질화막과 제2질화막 스페이서를 마스크로하여 상기 다결정실리콘층을 식각하는 공정과,Etching the polysilicon layer using the first nitride film and the second nitride film spacer as a mask;
상기 반도체기판을 열산화시켜 소자분리막을 형성하는 공정과,Thermally oxidizing the semiconductor substrate to form an isolation layer;
상기 제1질화막과 제2질화막 스페이서를 제거하는 공정을 포함하는 것을 제2특징으로한다.It is a 2nd characteristic that it includes the process of removing the said 1st nitride film and a 2nd nitride film spacer.
이하, 첨부된 도면을 참고로 하여 본 발명을 상세히 설명한다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.
도 2a 내지 도 2i 는 본 발명의 제1실시예에 의한 반도체소자의 소자분리막 형성방법을 도시한 단면도이다.2A to 2I are cross-sectional views illustrating a method of forming an isolation layer in a semiconductor device according to a first embodiment of the present invention.
먼저, 반도체기판(12)의 상부에 패드절연막(14)을 형성한 다음, 그 상부에 다결정실리콘층(16)을 형성한다. 이때, 상기 패드절연막(14)은 산화막으로 형성하고, 상기 다결정실리콘층(16)은 산화공정시 산화되는 물질이나 절연막으로 대신할 수 있다.First, the pad insulating layer 14 is formed on the semiconductor substrate 12, and then the polysilicon layer 16 is formed on the pad insulating layer 14. In this case, the pad insulating layer 14 may be formed of an oxide layer, and the polysilicon layer 16 may be replaced with a material or an insulating layer that is oxidized during the oxidation process.
그리고, 상기 다결정실리콘층(16) 상부에 소자분리 영역을 보호하는 제1감광막 패턴(18)을 형성하고, 상기 제1감광막 패턴(18)을 화학처리하여 폴리머(20)을 형성시킨다. 여기서, 상기 제1감광막 패턴(18)은 음성감광막을 사용하고, 상기 제1감광막 패턴(18)에 폴리머(20)를 형성하는 이유는 예정되어 있는 소자분리 영역보다 크게 패터닝하기 위함이다. (도 2a참조)The first photoresist layer pattern 18 is formed on the polysilicon layer 16 to protect the device isolation region, and the first photoresist layer pattern 18 is chemically treated to form the polymer 20. In this case, the first photoresist layer pattern 18 uses a negative photoresist layer, and the reason why the polymer 20 is formed on the first photoresist layer pattern 18 is to be larger than a predetermined device isolation region. (See Figure 2A)
다음, 상기 제1감광막 패턴(18)을 식각마스크로 사용하여, 상기 다결정실리콘층(16)을 패터닝한다. (도 2b참조)Next, the polysilicon layer 16 is patterned by using the first photoresist pattern 18 as an etching mask. (See Figure 2b)
그 다음, 상기 구조 상부에 제1질화막(22)을 증착하고, 소자분리 영역으로 예정된 부분을 노출시키는 제2감광막 패턴(24)을 형성한다. 이때, 상기 제2감광막 패턴(24)은 양성감광막을 사용한다. (도 2c참조)Next, a first nitride film 22 is deposited on the structure, and a second photoresist pattern 24 is formed to expose a predetermined portion of the device isolation region. In this case, the second photoresist layer pattern 24 uses a positive photoresist layer. (See FIG. 2C)
그리고, 상기 제2감광막 패턴(24)을 식각마스크로 사용하여 상기 제1질화막(22)을 식각한 다음, 상기 제2감광막 패턴(24)을 제거한다.The first nitride layer 22 is etched using the second photoresist layer pattern 24 as an etching mask, and then the second photoresist layer pattern 24 is removed.
다음, 상기 구조 전면에 제2질화막(26)을 형성한다. (도 2d참조)Next, a second nitride film 26 is formed over the entire structure. (See FIG. 2D)
그 다음, 상기 제2질화막(26) 및 다결정실리콘층(16)을 전면식각하여 상기 제1질화막(22) 패턴의 측벽에 제2질화막(26) 스페이서를 형성하는 동시에 상기 반도체기판(12)을 노출시킨다. (도 2e참조)Next, the second nitride layer 26 and the polysilicon layer 16 are etched entirely to form a spacer layer of the second nitride layer 26 on the sidewalls of the first nitride layer 22 pattern. Expose (See Figure 2E)
이어서, 상기 노출된 반도체기판(12) 상부를 산화시켜 소자분리 산화막(28)을 형성한다. (도 2f참조)Subsequently, the exposed semiconductor substrate 12 is oxidized to form an isolation oxide layer 28. (See Figure 2f)
여기서, 상기 제2질화막(26) 스페이서를 형성하고, 상기 노출된 반도체기판(12)을 리세스한 다음, 산화공정을 실시하여 소자분리 산화막(28)을 형성할 수도 있다.In this case, the second nitride layer 26 spacer may be formed, the exposed semiconductor substrate 12 may be recessed, and an oxidation process may be performed to form the device isolation oxide layer 28.
다음, 상기 제1질화막(16) 및 제2질화막 스페이서(20)를 습식식각공정으로 제거한다. (도 2g참조)Next, the first nitride film 16 and the second nitride film spacer 20 are removed by a wet etching process. (See Fig. 2g)
그 다음, 전 공정에 의해 발생한 화이트 리본(white ribbon)의 제거와 후속 공정으로 형성되는 게이트 산화막의 질을 향상시키기 위하여 반도체기판(12)을 희생산화시켜 희생산화막(도시안됨)을 형성시킨다.Then, the sacrificial oxide film (not shown) is formed by sacrificial oxidation of the semiconductor substrate 12 in order to remove the white ribbon generated by the previous process and to improve the quality of the gate oxide film formed by the subsequent process.
그 후, 상기 희생산화막을 제거하는 세정공정을 실시한다. 여기서, 상기 세정공정시 소자분리 산화막(28)과 반도체기판(12) 활성영역의 경계부분에 형성되어 있는 다결정실리콘층(16) 패턴때문에 상기 소자분리 산화막(28)이 식각되지 않으므로 소자분리 산화막(28)과 반도체기판(12) 활성영역의 경계면에 단차가 발생하는 것을 방지한다. (도 2h참조)Thereafter, a washing step of removing the sacrificial oxide film is performed. Here, the device isolation oxide layer 28 is not etched because of the polysilicon layer 16 pattern formed at the boundary between the device isolation oxide 28 and the active region of the semiconductor substrate 12 during the cleaning process. Steps are prevented from occurring at the interface between the active region 28 and the semiconductor substrate 12. (See Fig. 2h)
그 다음, 산화공정을 실시하여 게이트 산화막(도시안됨)을 형성하고, 상기 구조 상부에 워드라인(30)을 형성한다. (도 2i참조)Next, an oxide process is performed to form a gate oxide film (not shown), and a word line 30 is formed on the structure. (See Figure 2i)
도 3a 내지 도 3f 는 본 발명의 제2실시예에 의한 반도체소자의 소자분리막 형성방법을 도시한 단면도이다.3A to 3F are cross-sectional views illustrating a method of forming a device isolation film of a semiconductor device in accordance with a second embodiment of the present invention.
먼저, 반도체기판(40) 상부에 버퍼산화막(42)을 형성한 다음, 상기 버퍼산화막(42) 상부에 소자분리 영역을 보호하는 제1감광막 패턴(44)을 형성하고, 상기 제1감광막 패턴(44)을 화학처리하여 폴리머(46)을 형성시킨다. 여기서, 상기 제1감광막 패턴(44)은 음성감광막을 사용하고, 상기 제1감광막 패턴(44)에 폴리머(46)를 형성하는 이유는 예정되어 있는 소자분리 영역보다 크게 패터닝하기 위함이다. (도 3a참조)First, a buffer oxide layer 42 is formed on the semiconductor substrate 40, and then a first photoresist layer pattern 44 is formed on the buffer oxide layer 42 to protect the device isolation region, and the first photoresist layer pattern ( 44) is chemically treated to form polymer 46. Here, the first photoresist pattern 44 uses a negative photoresist film, and the reason why the polymer 46 is formed on the first photoresist pattern 44 is to be larger than a predetermined device isolation region. (See Figure 3a)
다음, 상기 제1감광막 패턴(44)을 식각마스크로 사용하여, 상기 버퍼산화막(44)을 일정두께 식각한다. (도 3b참조)Next, the buffer oxide layer 44 is etched by a predetermined thickness using the first photoresist layer pattern 44 as an etching mask. (See Figure 3b)
그 다음, 상기 제1실시예의 도 2c 의 후속공정과 동일한 공정을 실시하여 소자분리 산화막을 형성한다. (도 3c, 3d, 3e, 3f참조)Then, the same process as the subsequent process of Fig. 2C of the first embodiment is carried out to form an element isolation oxide film. (See Figures 3c, 3d, 3e, 3f)
이상에서 설명한 바와같이 본 발명에 따른 반도체소자의 소자분리막 형성방법은, 소자분리막 형성시 소자분리 산화막과 반도체기판의 활성영역의 경계부분에 다결정실리콘 패턴을 형성하여 산화공정시 반도체기판에 스트레스를 완화시키고, 활성영역과 소자분리 산화막간의 경계부분에 단차를 감소시켜 전기장이 집중적으로 몰리는 것을 완화시켜 반도체소자의 특성 및 신뢰성을 향상시키는 이점이 있다.As described above, the device isolation film forming method of the semiconductor device according to the present invention forms a polysilicon pattern at the boundary between the device isolation oxide film and the active region of the semiconductor substrate when the device isolation film is formed to relieve stress in the semiconductor substrate during the oxidation process. In addition, it is possible to reduce the concentration of the electric field by reducing the step at the boundary between the active region and the device isolation oxide film, thereby improving the characteristics and reliability of the semiconductor device.
Claims (5)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019970075713A KR19990055758A (en) | 1997-12-27 | 1997-12-27 | Device Separating Method of Semiconductor Device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019970075713A KR19990055758A (en) | 1997-12-27 | 1997-12-27 | Device Separating Method of Semiconductor Device |
Publications (1)
Publication Number | Publication Date |
---|---|
KR19990055758A true KR19990055758A (en) | 1999-07-15 |
Family
ID=66171384
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019970075713A KR19990055758A (en) | 1997-12-27 | 1997-12-27 | Device Separating Method of Semiconductor Device |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR19990055758A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100439109B1 (en) * | 1997-12-29 | 2004-07-16 | 주식회사 하이닉스반도체 | Method for forming isolation layer of semiconductor device to avoid decrease in quality of gate insulation layer and defect of gate electrode |
-
1997
- 1997-12-27 KR KR1019970075713A patent/KR19990055758A/en not_active Application Discontinuation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100439109B1 (en) * | 1997-12-29 | 2004-07-16 | 주식회사 하이닉스반도체 | Method for forming isolation layer of semiconductor device to avoid decrease in quality of gate insulation layer and defect of gate electrode |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR19990055758A (en) | Device Separating Method of Semiconductor Device | |
KR100439107B1 (en) | Method for forming isolation layer of semiconductor device to prevent leakage current | |
KR20000042870A (en) | Forming method of trench of semiconductor device | |
KR100245075B1 (en) | Method of forming an element field oxide film in a semiconductor device | |
KR100439109B1 (en) | Method for forming isolation layer of semiconductor device to avoid decrease in quality of gate insulation layer and defect of gate electrode | |
KR100297169B1 (en) | Method for forming isolation layer of semiconductor device | |
KR100197661B1 (en) | Method of forming an element isolation insulating film of semiconductor device | |
KR0176198B1 (en) | Method for forming isolation film semiconductor device | |
KR19990004609A (en) | Method of forming device isolation film of semiconductor device | |
KR100439108B1 (en) | Method for forming isolation layer of semiconductor device to improve refresh characteristic and minimize leakage current | |
KR100422960B1 (en) | Method for forming isolation layer of semiconductor device | |
KR100239454B1 (en) | Method of forming an element isolation region in a semiconductor device | |
KR100422957B1 (en) | Method for forming isolation layer of semiconductor device | |
KR19990057374A (en) | Method of forming device isolation film of semiconductor device | |
KR0172760B1 (en) | Method of manufacturing element-isolating insulation film of semiconductor device | |
KR0172268B1 (en) | Method of manufacturing semiconductor device | |
KR0148611B1 (en) | Formation method of element isolation layer for semiconductor devices | |
KR100290912B1 (en) | Method for fabricating isolation region of semiconductor device | |
JP2968281B2 (en) | Method for manufacturing semiconductor device | |
KR100353828B1 (en) | Method for forming isolation layer in semiconductor device | |
KR19990057376A (en) | Device Separating Method of Semiconductor Device | |
KR19990004608A (en) | Device isolation insulating film formation method of semiconductor device | |
KR19990057359A (en) | Device Separating Method of Semiconductor Device | |
KR20030001965A (en) | Method for fabricating semiconductor device | |
KR19990000070A (en) | Device Separation Method of Semiconductor Device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
WITN | Withdrawal due to no request for examination |