KR19990002894A - Oxide film formation method of semiconductor device - Google Patents
Oxide film formation method of semiconductor device Download PDFInfo
- Publication number
- KR19990002894A KR19990002894A KR1019970026625A KR19970026625A KR19990002894A KR 19990002894 A KR19990002894 A KR 19990002894A KR 1019970026625 A KR1019970026625 A KR 1019970026625A KR 19970026625 A KR19970026625 A KR 19970026625A KR 19990002894 A KR19990002894 A KR 19990002894A
- Authority
- KR
- South Korea
- Prior art keywords
- oxide film
- temperature
- semiconductor device
- forming
- diffusion length
- Prior art date
Links
Landscapes
- Formation Of Insulating Films (AREA)
Abstract
1. 청구범위에 기재된 발명이 속한 기술분야1. TECHNICAL FIELD OF THE INVENTION
본 발명은 반도체 소자의 산화막 형정시 웨이퍼 로딩 단계의 온도를 조절하여 실리콘 기판내의 소수캐리어의 확산길이 값을 향상 시키므로써, 실리콘 기판의 특성을 향상시킬 수 있는 반도체 소자의 산화막 형성방법에 관한 것이다.The present invention relates to a method for forming an oxide film of a semiconductor device, by improving the diffusion length value of minority carriers in a silicon substrate by adjusting the temperature of the wafer loading step in forming an oxide film of the semiconductor device.
2. 발명이 해결하고자 하는 기술적 과제2. Technical problem to be solved by the invention
본 발명은 반도체 소자의 산화막 형성시에 실리콘 기판내의 소수캐리어 확산 길이 감소 폭을 줄이고자 함.The present invention seeks to reduce the width of the minority carrier diffusion length reduction in the silicon substrate when forming the oxide film of the semiconductor device.
3. 발명의 해결방법의 요지3. Summary of Solution to Invention
본 발명은 반도체 소자의 산화막 형성방법에 있어서, 웨이퍼의 로딩 단계의 온도를 750 내지 850℃로 조절하여 실리콘 기판내의 소수캐리어 확산 길이 감소 폭을 줄이는 것을 요지로 한다.SUMMARY OF THE INVENTION In the method of forming an oxide film of a semiconductor device, it is desirable to reduce the minority carrier diffusion length reduction width in a silicon substrate by adjusting the temperature of the wafer loading step to 750 to 850 ° C.
4. 발명의 중요한 용도4. Important uses of the invention
본 발명은 열 산화 방법으로 생성되는 모든 반도체 소자의 산화막 형성에 적용할 수있다.The present invention can be applied to oxide film formation of all semiconductor devices produced by the thermal oxidation method.
Description
본 발명은 반도체 소자의 산화막 형성방법에 관한 것으로서, 특히 산화막 형성시에 웨이퍼 로딩 단계의 온도를 조절하여 실리콘 기판내의 소수캐리어 확산 길이(diffusion length) 감소 폭을 줄이고 라이프 타임(life time)을 향상시킬 수 있는 반도체 소자의 산화막 형성방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of forming an oxide film of a semiconductor device, and in particular, by adjusting the temperature of a wafer loading step at the time of forming an oxide film to reduce a decrease in the minority carrier diffusion length in a silicon substrate and to improve life time. The present invention relates to a method for forming an oxide film of a semiconductor device.
일반적으로 반도체의 집적도가 증가함에 따라 기판내 재결합 위치(recombination center)로 작용하는 결함(defect)이나 금속불순물(metallic impurity) 등은 집적소자의 리프레쉬(refresh) 특성을 저하시킴은 물론 신뢰성을 감소시킨다. 따라서, 이러한 문제점을 극복하기 위하여 열 산화공정(thermal oxidation)시 산화막의 두께 제어 능력을 높이고 외부로 부터의 오염물 유입을 방지 하여햐 한다. 이러한 오염물(contamination) 유입을 방지하기 위하여 웨이퍼 로딩(loading)시 온도를 650℃롤 사용하게 되는데 도 1을 참조하여 산화막 형성 과정을 설명하면 다음과 같다.In general, as the degree of integration of semiconductors increases, defects or metallic impurities, which act as recombination centers in the substrate, reduce the refresh characteristics of the integrated device and reduce reliability. . Therefore, in order to overcome this problem, it is necessary to increase the thickness control ability of the oxide film during the thermal oxidation process and to prevent the inflow of contaminants from the outside. In order to prevent such contamination, the temperature of the wafer is loaded at 650 ° C. The oxide formation process is described below with reference to FIG. 1.
도 1은 종래의 열산화막 형성 방법을 나타낸 공정도으로서, 온도가 650℃일 때 반응로에 웨이퍼를 로딩한 후 약 30[SLM(square liter per minute)]의 질소 개스를 공급하는 퍼지 공정을 실시하여 오염 물질을 제거한다. 이후 약 5℃/min의 온도 상승비율로 산화온도까지 서서히 온도를 상승시킨다(제 1램프-업 단계). 온도를 상승시키면서 미량의 순수 산소를 흘려주면 게이트 산화막의 평평도를 증가시킬 수 있다. 또한 공정조건에 따라 발생한 불순물들을 밖으로 내보냄으로써 결함이나 파티클(particle)의 발생을 방지할 수 있다. 한편 산화 온도는 약 800℃정도에서 진행되며, 산화 개스는 순수한 산소를 사용하는 건식 산화 방법과 산소와 수소를 섞어 수소를 산화시켜 수분을 생성하여 산소와 수분을 같이 흘려주어 산화속도를 증가시키는 습식 산화 방법을 쓸 수 있다. 이러한 산화공정이 다 끝나면 산화 개스를 제거하기 위하여 질소 퍼지 공정을 거치며 이후에 어닐링 공정을 위하여 온도를 상승시킨다. 이때 어닐링 온도를 약 900℃에서 20분 정도가 적당한데 너무 오래 진행하면 어닐링 효과보다는 고온 열공정에 의한 결함 발생에 의하여 수명이 감소하게 된다. 이러한 어닐링 공정이 끝난후 약 3℃/min의 온도 상승비율로 온도를 약 800℃이하로 낮추어 웨이퍼를 언로딩 시킨다. 어닐링 공정은 선택단계(option step)로서 필요에 따라 이 공정을 생략할 수 있다.1 is a process chart showing a conventional method for forming a thermal oxide film. After a wafer is loaded into a reactor at a temperature of 650 ° C., a purge process of supplying about 30 [square liter per minute (SLM) nitrogen gas is performed. Remove contaminants Then, the temperature is gradually raised to the oxidation temperature at a rate of temperature increase of about 5 ° C./min (first ramp-up step). Flowing a small amount of pure oxygen while increasing the temperature can increase the flatness of the gate oxide film. In addition, it is possible to prevent the occurrence of defects or particles by exporting the impurities generated in accordance with the process conditions. On the other hand, the oxidation temperature is about 800 ℃, and the oxidation gas is a dry oxidation method using pure oxygen, and a mixture of oxygen and hydrogen oxidizes hydrogen to generate moisture to flow oxygen and moisture together to increase oxidation rate. Oxidation methods can be used. After the oxidation process is completed, a nitrogen purge process is performed to remove the oxidizing gas, and then the temperature is increased for the annealing process. At this time, the annealing temperature is suitable for about 20 minutes at about 900 ℃ but if it proceeds too long, the life is reduced by the occurrence of defects due to the high temperature thermal process rather than the annealing effect. After the annealing process is completed, the wafer is unloaded by lowering the temperature to about 800 ° C. or less at a rate of temperature rise of about 3 ° C./min. The annealing process is an option step, and may be omitted if necessary.
그러나, 상기와 같은 방법은 규소 벌크(bulk)내의 손상이나 금속 오염정도를 나타내는 요소인 소수 캐리어들의 확산길이 값을 감소시켜 산화막의 신뢰성을 저해하게 된다. 그리고 산화공정 중 실리콘 기판이 외부의 오염원에 의하여 소수 캐리어의 재결합 위치가 증가된 것으로 소자 특성에 악영향을 미치게 된다. 따라서 이를 보완하기 위해 열산 화공정 이후 실리콘 벌크 내 소수 캐리어들의 확산 길이 값의 감소 폭을 줄이기 위한 방법의 개발이 요구되어져 왔다.However, the above method reduces the diffusion length of minority carriers, which is a factor that indicates damage or silicon contamination in silicon bulk, thereby impairing the reliability of the oxide film. In addition, since the recombination position of the minority carriers increases due to the external contamination of the silicon substrate during the oxidation process, it adversely affects the device characteristics. Therefore, in order to compensate for this, there has been a demand for the development of a method for reducing the reduction in the diffusion length of minority carriers in the silicon bulk after the thermal oxidation process.
따라서, 본 발명은 웨이퍼 로딩 단계의 온도를 조절하여 실리콘 기판 내의 소수캐리어들의 확산길이 값의 감소 폭을 줄여 실리콘 기판의 특성을 향상시키므로써, 반도체 소자의 신뢰성을 증대시킬 수 있는 반도체 소자의 산화막 형성 방법을 제공함에 그 목적이 있다.Accordingly, the present invention improves the characteristics of the silicon substrate by reducing the diffusion length of minority carriers in the silicon substrate by adjusting the temperature of the wafer loading step, thereby increasing the reliability of the semiconductor device to form an oxide film of the semiconductor device. The purpose is to provide a method.
상술한 목적을 달성하기 위한 본 발명은 웨이퍼 로딩 단계, 온도 안정화 단계, 산화 단계, 램프-다운 단계 및 언로딩 단계를 순차적으로 진행하여 반도체 소자의 산화막을 형성하는 방법에 있어서, 상기 웨이퍼 로딩 단계의 온도를 750 내지 850℃로 하여 진행하는 것을 특징으로 한다.In order to achieve the above object, the present invention provides a method for forming an oxide film of a semiconductor device by sequentially performing a wafer loading step, a temperature stabilization step, an oxidation step, a ramp-down step, and an unloading step. It is characterized by advancing at a temperature of 750-850 degreeC.
도 1은 종래 반도체 소자의 산화막 형성을 위한 열산화 공정도.1 is a thermal oxidation process for forming an oxide film of a conventional semiconductor device.
도 2는 본 발명의 실시예에 따른 반도체 소자의 산화막 형성을 위한 열산화 공정도.2 is a thermal oxidation process for forming an oxide film of a semiconductor device according to an embodiment of the present invention.
이하, 첨부된 도면을 참조하여 본 발명은 상세히 설명한다.Hereinafter, with reference to the accompanying drawings the present invention will be described in detail.
도 2는 본 발명의 실시예에 따른 반도체 소자의 산화막 형성을 위한 열산화 공정도이다.2 is a thermal oxidation process diagram for forming an oxide film of a semiconductor device according to an embodiment of the present invention.
750℃ 내지 850℃의 온도를 유지한 반응로에 웨이퍼를 넣고 일정시간 대기하는 웨이퍼 로딩 단계(wafe loading step)를 진행한다. 웨이퍼를 로딩한 후 약 30[SLM(square liter per minute)]의 질소 개스를 공급하는 퍼지 공정을 실시하여 오염 물질을 제거한다.The wafer is placed in a reactor maintained at a temperature of 750 ° C to 850 ° C, and a wafer loading step of waiting for a predetermined time is performed. After loading the wafer, a purge process is performed to supply nitrogen gas of about 30 [square liter per minute (SLM)] to remove contaminants.
로딩 단계로 부터 온도 안정화 단계(temperature stable step)를 거쳐 산화 단계(oxidation step)를 진행한다. 온도 안정화 단계는 30[SLM]의 질소(N2) 분위기에서 진행한다. 한편 산화 온도는 약 800℃정도에서 진행되며, 산화 개스는 순수한 산소를 사용하는 건식 산화 방법과 산소와 수소를 섞어 수소를 산화시켜 수분을 생성하여 산소와 수분을 같이 흘려주어 산화속도를 증가시키는 습식 산화 방법을 쓸 수 있다.The oxidation step is carried out from the loading step through a temperature stable step. The temperature stabilization step proceeds in a nitrogen (N 2 ) atmosphere of 30 [SLM]. On the other hand, the oxidation temperature is about 800 ℃, and the oxidation gas is a dry oxidation method using pure oxygen, and a mixture of oxygen and hydrogen oxidizes hydrogen to generate moisture to flow oxygen and moisture together to increase oxidation rate. Oxidation methods can be used.
산화 단계로부터 램프-업 단계, 퍼지 단계(purge step) 및 램프-다운 단계(ramp-down step)로 이루어지는 어닐링 공정을 진행한다. 이 어닐링 공정은 선택 공정으로 생략이 가능하며, 산화 단계로 부터 바로 램프-다운 단계로 진행할 수 있다. 램프-다운 단계는 3 내지 5℃/min의 온도하강 비율로 언로딩(unloading) 온도인 약 800℃의 온도가 될 때까지 20[SLM]의 질소(N2)의 분위기에서 진행한다. 이후 800℃의 온도에서 일정시간 대기한 후 웨이퍼를 방출하는 언로딩 단계를 진행한다.The annealing process proceeds from the oxidation step to a ramp-up step, a purge step and a ramp-down step. This annealing process can be omitted as a selection process and can proceed directly from the oxidation step to the ramp-down step. The ramp-down step proceeds in an atmosphere of 20 [SLM] nitrogen (N 2 ) until the temperature is about 800 ° C., the unloading temperature, at a rate of 3 to 5 ° C./min. Thereafter, after waiting for a predetermined time at a temperature of 800 ℃ proceeds to the unloading step to release the wafer.
상술한 바와 같이 본 발명은 웨이퍼 로딩 단계에서 온도를 750℃ 내지 850℃의 고온으로 한다. 이와같은 조건으로 산화막을 형성할 때 실리콘 기판내의 소수캐리어의 확산길이 감소폭이 줄어드는데 이를 하기 [표]을 참조하여 설명하면 다음과 같다.As described above, the present invention makes the temperature at a high temperature of 750 ° C to 850 ° C in the wafer loading step. When the oxide film is formed under such a condition, the decrease in the diffusion length of the minority carriers in the silicon substrate is reduced, which will be described with reference to the following table.
[표][table]
상기 [표]는 산화막 형성시 웨이퍼 로딩 단계의 온도를 변화시키면서 SPV(Surface Photo Voltage) 장비를 이용하여 실리콘 기판내의 소수캐리어 확산길이를 측정한 것을 나타낸 것이다.[Table] shows the measurement of the minority carrier diffusion length in the silicon substrate using SPV (Surface Photo Voltage) equipment while changing the temperature of the wafer loading step when forming the oxide film.
상기 [표]에서 알수있듯이, 종래와 같이 로딩 온도를 600℃로 했을때에는 확산길이 감소 폭은 213[SLM]으로 최대였다. 그러나, 웨이퍼 로딩 단계의 온도를 증가 시켰을 경우 확산길이의 감소 폭이 줄어들었다. 웨이퍼 로딩 단계의 온도를 800℃로 했을 때에는 확산길이의 감소 폭이 171로 최저였으며, 750℃로 했을 때에는 확산길이의 감소 폭이 189 였다.As can be seen from the above table, when the loading temperature was 600 ° C. as in the prior art, the diffusion length reduction width was the maximum at 213 [SLM]. However, increasing the temperature of the wafer loading step reduced the decrease in the diffusion length. When the temperature of the wafer loading step was 800 ° C., the decrease in diffusion length was the lowest at 171, and when it was at 750 ° C., the reduction in diffusion length was 189.
이와 같은 측정값의 결과에 의하면, 웨이퍼 로딩 단계의 온도를 800℃로 할 경우 소수캐리어의 확산길이 감소 폭을 최저로 할 수 있다.According to the result of such a measurement value, when the temperature of a wafer loading step is set to 800 degreeC, the spreading | diffusion length reduction width of a minority carrier can be made minimum.
상술한 바와 같이 본 발명은 열산화 공정으로 산화막을 형성할 때 웨이퍼 로딩 단계의 온도를 높여 줌으로써, 실리콘 기판 내의 소수캐리어 확산길이 감소폭을 최저로 할 수 있고, 이로인하여 리프레쉬 특성을 향상시킬 수 있으며, 열산화 공정중 발생되는 이 물질의 오염정도를 최소화하여 집적 소자의 신뢰성을 향상시키는 탁월한 효과가 있다.As described above, the present invention can increase the temperature of the wafer loading step when forming the oxide film by thermal oxidation, thereby minimizing the decrease in the minority carrier diffusion length in the silicon substrate, thereby improving the refresh characteristics. There is an excellent effect of improving the reliability of the integrated device by minimizing the degree of contamination of the material generated during the thermal oxidation process.
Claims (2)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019970026625A KR19990002894A (en) | 1997-06-23 | 1997-06-23 | Oxide film formation method of semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019970026625A KR19990002894A (en) | 1997-06-23 | 1997-06-23 | Oxide film formation method of semiconductor device |
Publications (1)
Publication Number | Publication Date |
---|---|
KR19990002894A true KR19990002894A (en) | 1999-01-15 |
Family
ID=65986512
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019970026625A KR19990002894A (en) | 1997-06-23 | 1997-06-23 | Oxide film formation method of semiconductor device |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR19990002894A (en) |
-
1997
- 1997-06-23 KR KR1019970026625A patent/KR19990002894A/en not_active Application Discontinuation
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR0181532B1 (en) | Thermal treatment of a semiconductor wafer | |
WO2002025718A1 (en) | Method of producing anneal wafer and anneal wafer | |
US4666532A (en) | Denuding silicon substrates with oxygen and halogen | |
US20010036751A1 (en) | Method for forming a thin oxide layer using wet oxidation | |
KR19990002894A (en) | Oxide film formation method of semiconductor device | |
KR19990002895A (en) | Oxide film formation method of semiconductor device | |
KR0137550B1 (en) | Formation method of gate oxide | |
KR19990002893A (en) | Oxide film formation method of semiconductor device | |
KR100399907B1 (en) | Method for forming oxide layer of semiconductor device | |
US7615251B2 (en) | Processing device using shower head structure and processing method | |
KR100305210B1 (en) | Method for forming nitride film of semiconductor device | |
KR100312971B1 (en) | Method for reducing oxygen impurity density inside silicon wafer | |
KR100227641B1 (en) | Method for forming gate oxide film of semiconductor | |
KR100332129B1 (en) | Method for forming oxide layer in semiconductor device | |
KR100538270B1 (en) | Diffusion Process Equipment for Semiconductor Device Manufacturing | |
KR100197117B1 (en) | Method of forming well in a semiconductor device | |
KR19990060866A (en) | Oxide film formation method of semiconductor device | |
KR20030021198A (en) | Method of removing COP of single crystal silicon wafer | |
JP3264909B2 (en) | Heat treatment apparatus, heat treatment method, and semiconductor device manufacturing method | |
KR970006217B1 (en) | Nitride film forming method of semiconductor device | |
KR19990002652A (en) | Oxide film formation method of semiconductor device | |
JP3357815B2 (en) | Method for manufacturing semiconductor device | |
US20070099434A1 (en) | Method of forming oxide film of semiconductor device | |
KR100342862B1 (en) | Method for forming stacked-type gate of a semiconductor device | |
KR100250639B1 (en) | Method for forming oxidation film on the wafer |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
WITN | Withdrawal due to no request for examination |