[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR19980042865A - 반도체 장치 및 반도체 장치용 이중-층 리드 프레임 - Google Patents

반도체 장치 및 반도체 장치용 이중-층 리드 프레임 Download PDF

Info

Publication number
KR19980042865A
KR19980042865A KR1019970063654A KR19970063654A KR19980042865A KR 19980042865 A KR19980042865 A KR 19980042865A KR 1019970063654 A KR1019970063654 A KR 1019970063654A KR 19970063654 A KR19970063654 A KR 19970063654A KR 19980042865 A KR19980042865 A KR 19980042865A
Authority
KR
South Korea
Prior art keywords
layer
semiconductor device
semiconductor element
resin
thickness
Prior art date
Application number
KR1019970063654A
Other languages
English (en)
Inventor
유지홋타
Original Assignee
야마모토히데키
닛토덴코(주)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 야마모토히데키, 닛토덴코(주) filed Critical 야마모토히데키
Publication of KR19980042865A publication Critical patent/KR19980042865A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Die Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Adhesives Or Adhesive Processes (AREA)

Abstract

리드 부분과 금속층이 적층된 층을 포함하는 이중-층 리드 프레임과, 반도체 요소를 부착층에 고정시키기 위한 부착층의 두께가 100 내지 350μm 로 규정되며, 반도체 요소가 그것 두께의 1/3 이상의 깊이로 부착층에 묻히며, 수지-밀봉된 영역의 비평탄 정도가 감소되고, 이동 및 공간의 발생이 억제되는 구조를 갖는 반도체 장치가 제공된다.

Description

반도체 장치 및 반도체 장치용 이중-층 리드 프레임
본 발명은 이중-층 리드 프레임(two-layer lead frame)이 구비된 반도체 장치와 상기 반도체 장치에 사용되기에 적합한 이중-층 리드 프레임에 관한 것이다.
지금까지, 수지-밀봉-형 반도체 장치의 많은 것들이 이동 성형 방법으로 수지-밀봉되었다. 이동 성형 방법은 일반적으로 반도체 요소를 장착하는 리드 프레임 부분이 공동 안으로 삽입되는 형태로 된 상기 공동 안으로 용융된 상태의 수지를 삽입하여 리드 프레임 부분과 반도체 요소를 수지-밀봉하는 방법이다. 상기 방법은 십수년간이나 장기간 동안 광범위하게 이루어져 왔으며, 따라서 기술자체가 기반이 잡혀있기 때문에, 일반적인 반도체 장치에 관한 종래의 밀봉법 측면에서 본다면 안정적인 대량생산이 이루어질 수 있는 것이다.
한편, 이동 성형 방법에서의 밀봉 수지의 낮은 이용 효율성으로 인한 많은 수지 쓰레기의 발생이나 또는 이동 성형 방법에서 많은 종류의 적은 생산품을 생산하는데 있어서의 낮은 융통성등의 문제점을 해결하고자 하는, 소위 밀봉 수지를 라벨 형태나 시트 형태로 형성시키거나 밀봉 수지를 열-프레싱에 의하여 반도체 요소에 고착시켜 수지 밀봉을 실행하는 소위 시트 성형방법이 예를 들면, 일본 특개평 4-340258 호에 개시된다.
또한, 수지-밀봉-형 반도체 장치에서는, 반도체 요소의 파우어 증대가 수반되는 높은 열 방출의 필요성 때문에, 열을 확산시키기 위하여 반도체 요소를 금속 포일상에 장착하거나 리드 프레임상에 금속 포일을 적층시킨 이중-층 리드 프레임이 사용된다.
최근에는, 전자기구가 작고 그리고 얇은 사이즈로 됨에 따라서, 얇은 반도체 장치의 필요성이 시장에 강력히 대두되고 있으며, 이중-층 리드 프레임, 매우 얇은 형태로 된 예를 들면 0.8mm 또는 그 보다 얇은 형태로 된 수지-밀봉-형 반도체 장치가 필요하게 되었다.
반도체 장치가 상술된 바와 같이 매우 얇게 될 때, 후술되는 문제점이 수지 밀봉에서 발생되게 된다.
즉, 용융된 수지를 다이 공동 안으로 흐르게 하는 이동 성형 방법에 있어서, 전체 장치의 두께가 약 0.8mm 또는 그 이상으로 축소될 때, 공동은 매우 작게되고, 용융된 수지가 좁게 된 공동 안으로 흐르는 것이 어렵게 될 뿐 만 아니라, 반도체 요소의 존재로 인하여 공동 안의 공간이 평탄하지 못하게 되므로서 수지, 다이 이동 및 그 밖의 것이 채워지지 않은 부분(공간)이 발생되므로서 반도체 장치의 신뢰성을 저하시키며 또한 대량 생산성을 저하시키게 된다.
또한, 라벨 형태 또는 시트 형태로 된 밀봉 수지를 사용하는 방법에 있어서는, 얇게 됨으로 인해서 발생되는 상술된 문제점들은 발생되지 않지만, 시트 성형 방법은 기본적으로 밀봉 수지에 상기 공간이 형성되기 때문에 따라서 반도체 장치의 신뢰성이 저하되는 결점이 있으며, 상기 결점을 극복하기 위해서는, 라벨 형태 또는 시트 형태의 밀봉 수지를 반도체 요소(예를 들면, 일본 특개평 5-343458 호)고착시키는데 사용하는 성형 다이로서 특정 에어 만곡부가 구비된 복잡한 구조의 성형 다이를 사용할 것이 제안되지만, 그러나, 상기의 경우에 조차, 상기 공간이 발생되지 않는다고 말할 수 없으며, 이것은 시트 성형 방법을 사용하는 수지 밀봉 프로세스를 실질적으로 사용하는 것을 주저하게 만드는 것이 된다.
본 발명의 목적은 반도체 장치가 약 0.8mm까지 또는 그 이상으로 얇게 될 때, 이동 성형 방법으로 수지 밀봉을 적용하여 공간과 다이 이동이 거의 발생되지 않고, 또한 시트 성형 방법으로 수지 빌봉을 적용하여 공간이 거의 발생되지 않으며, 상기 장치가 얇게 될 때, 신뢰성이나 대량 생산성을 저하시키지 않는 구조로 된 반도체 장치와 상기 반도체 장치에 사용하기에 적합한 이중-층 리드 프레임을 제공하는데 있다.
상기 목적을 달성하기 위하여, 본 발명에 따른 반도체 장치는 서로 적층된 리드 부분과 부착층을 경유하여 반도체 요소를 장착하기 위한 금속 층을 포함하는 이중-층 리드 프레임이 구비된 반도체 장치이며, 상기 부착층 두께는 100 내지 350μm 이며, 반도체 요소는 그것 두께의 1/3 이상의 깊이로 부착층에 잠긴다.
본 발명에 따른 반도체 장치는 후술되는 얇은-형태의 반도체 장치에 특히 효과적으로 적용되는 상술된 기본 구조를 가질 뿐 만 아니라, 그것의 두께도 400 내지 800μm 까지 축소될 수 있으며, 상기와 같은 얇은 두께는 반도체 장치가 얇아지는 추세에 바람직하게 대응될 수 있는 것이다.
또한, 본 발명을 적용시켜서 상술된 얇은-형태의 반도체 장치를 얻는 경우에, 사용되는 반도체 요소의 두께는 150 내지 400μm이다. 본 발명에 따른 반도체 장치에서, 상기 반도체 장치의 일 표면(제 1 표면)에 노출된 고정된 반도체 요소 측면에 대향되는 이중-층 리드 프레임이 표면이 제공된 구조가 이용되며, 상기 구조에 따라서, 반도체 장치는 얇은 반도체 장치를 실현하는 것을 더욱 적절하게 가능하게 하는 소위 일-표면 성형 형태가 될 수 있다.
또한, 금속 포일층이 제 1 층의 대향 측면의 다른 표면(제 2 표면)상에 형성된 구조, 즉, 반도체 요소의 회로 표면예 대응하는 반도체 장치의 다른 표면(제 2 표면)이 이용될 수 있으며, 상기와 같은 금속 포일층의 존재는 반도체 장치가 얇아지는데 따른 반도체 장치의 강도가 약해지는 것을 방지할 수 있으며, 이와 동시에, 습기가 흡수되는 것으로부터 밀봉 수지를 보호할 수 있고, 또한 열-방출 특성을 향상시키는 부재로서의 역할도 수행한다.
한편, 본 발명에 따른 이중-층 리드 프레임은 본 발명에 따른 반도체 장치예 적절하게 사용되는 이중-층 리드 프레임이며, 또한 서로 적층된 리드 부분과 100 내지 350μm의 두께로 된 부착층을 경유하여 반도체 요소를 장착시키기 위한 금속층을 포함하는 이중-층 프레임이다.
본 발명에 따른 반도체 장치와 이중-층 프레임에서, 반도체 요소와 리드 부분을 장착시키기 위한 금속층을 부착하는 부착층의 두께가 100μm 이하이면, 반도체 요소가 부착층안에 묻힌 상태에서 반도체 요소 표면과 부착층 표면 사이의 레벨 차이는 커지게 되어, 반도체 장치가 밀봉 수지 안에서 공간을 형성시키며, 상기 반도체 장치가 바람직하지 않은 열 사이클이 적용되어 균열을 일으킬 수 있다. 또한, 부착층의 두께가 350μm 를 초과하면, 이때 또한 바람직하지 않게도 반도체 장치를 고정시킬 수 없다.
반도체 장치의 리드 부분의 재료와 본 발명에 따른 이중-층 리드 프레임의 재료는 본 발명의 분야에서 광범위하게 사용되는 구리 합금, 42 합금(42 니켈-철 합금), 등과 같은 재료가 사용되며, 리브 부분의 두께는 대개 100 내지 300μm 정도이다.
또한, 반도체 요소를 반도체 장치에 장착시키기 위한 금속층의 재료와 본 발명에 따른 이중-층의 재료는 니켈, 구리, 알루미늄, 42 합금과 같은 합금, 45 합금(45 니켈-철 합금) 및, 스테인레스 스틸등과 같은 재료가 바랍직하계 사용될 수 있다. 또한, 그 두께는 6 내지 150μm 정도가 바람직하다.
본 발명에 따른 반도체 장치와 이중-층 리드 프레임에서, 반도체 요소를 부착시키기 위해 상술된 금속층상에 형성된 부착층은 리드 부분과 금속층을 부착하는 역할을 하며, 또한 당업계에서 바람직하게 사용할 수 있는 일반적으로 다양한 재료로서 부착층용 재료로 사용될 수 있다. 실제적으로, 글라스 이행 포인트가 200°C 이상인 열가소성 수지로서는 예를 들면, 폴리에테르이미드 수지, 폴리아미도이미드 수지등이 있으며, 열경화성 수지로서는 예를 들면, 에폭시 수지, 아크릴성 수지, 폴리에스테르 수지 및, 폴리이미드 수지등이 있다. 또한, 부착층 재료로서 가장 적절한 재료는 낮은 흡습성과 낮은 탄력 계수 및, 높은 글라스 이행 포인트를 갖는 폴리카보디이미드 수지가 있다. 폴리카보디이미드 수지는 다음의 화학식 1 로서 나타낸다.
상기 화학식 1 에서 R 은…(A),
…(B),…(C) 및,
…(D) 중의 하나이다.
또한, 부착층에서, 상술된 각각의 수지의 예를 들면, 실리카와 알루미나, 경화 촉매 및,가소제등과 같은 다양한 첨가물이 부가될 수 있다.
부착층을 경유하여 금속층에 반도체 요소를 고정하는 방법으로서, 반도체 요소가 그것 두께의 1/3 이사으이 깊이로 부착층안에 묻히게 될 때까지 가열하여 부착층이 연해지고 용융된 상태에서 반도체 요소를 프레스-부착하는 방법이 있다. 상기 방법에 의하면, 반도체 요소상의 밀봉된 수지의 두께와 수지 밀봉된 반도체 요소에서의 부착층의 두께 사이의 차이는 보다 작게 되어, 밀봉된 수지에 발생되는 응력이 보다 작아지며, 신뢰성이 향상된다.
본 발명에 따른 반도체 장치의 수지 밀봉을 위해서는, 당업계에서 가장 많이 사용되는 이동 성형 방법과, 공지된 재료인, 예를 들면, 에폭시 수지, 폴리이미드 수지, 메일이미드 수지, 실리콘 수지 및, 아크릴성 수지등과 같은 다양한 열경화성 수지가 이용될 수 있다. 밀봉 수지에서는, 폴리카보디이미드 수지가 본 발명에 따른 반도체의 밀봉 수지로서 가장 바람직한 재료이며, 특히, 이것은 낮은 흡습성을 갖는다. 이들 밀봉 수지들 각각은 다양한 경화 작용제, 경화 촉매, 가소제, 필러, 불꽃 억지제 및, 낮은 응력 재료와 같은 당업계에서 공지된 다양한 재료를 포함한다.
더욱이, 본 발명에 따른 반도체 장치의 수지 밀봉을 위해서는, 라벨 형태 또는 시트 형태가 구비된 밀봉 재료를 사용하는 상술된 시트 성형 방법이 사용될 수 있다. 상기 방법을 채택하면 그 생산성이 향상될 수 있다. 이 경우에, 밀봉 수지의 적층 구조와 금속 포일로서 라벨 형태 또는 시트 형태가 구비된 밀봉 재료가 구성되면, 즉, 밀봉 수지가 기초 재료로서 금속 포일의 다른 표면(제 2 표면)상에 적층되면, 반도체 장치의 한 중요한 표면이 수지를 밀봉하는 특정한 추가적인 프로세스 없이도 금속 포일층으로 덮여진 반도체 장치를 손쉽게 얻을 수 있는 것이다. 그리고 특히 흡습성이 보장된 신뢰성을 갖는 다양한 형태의 우수한 특성을 갖는 반도체 장치을 얻을 수 있는 것이다. 당업계의 다양한 수지와 공지된 재료들은 라벨 형태 또는 시트 형태가 구비된 밀봉 재료로서 또한 사용될 수 있으며, 예를 들면, 그것에는 에폭시 수지, 폴리이미드 수지, 메일이미드 수지, 실리콘 수지 및, 아크릴성 수지등이 있다. 밀봉 수지에서, 폴리카보디이미드 수지는 특히 낮은 흡습성 특징을 가지고 있기 때문에 본 발명에 따른 반도체 장치예 있어서 밀봉 수지로서 가장 바람직한 재료이다. 이들 밀봉 수지들의 각각은 다양한 경화 작용제, 경화 촉매, 가소제, 필러, 불꽃 억지제 및, 낮은 응력 재료등과 같이 당업계에서 공지된 다양한 재료들이 이동 성형 방법으로 사용될 수 있다.
또한, 라벨 형태 또는 시트 형태의 밀봉 재료용의 기본재료로서 사용되는 금속 포일 재료는 선택적으로 선택할 수 있지만, 바람직한 재료로는 니켈, 구리, 알루미늄, 42 합금과 같은 합금, 45 합금 및, 스테인레스 스틸등이 있다. 더욱이, 금속 포일의 두께는 그것과 밀봉된 수지 사이에서 발생하는 열 응력을 줄여주기 위하여서는 그 두께가 약 6 내지 150μm 정도 되어야 한다.
본 발명에 따르면, 반도체 요소를 이중-층 리드 프레임의 금속층에 고정시키기 위한 부착층의 두께가 100 내지 350μm 로 규정되며, 반도체 요소가 그것 두께의 1/3 이상의 깊이가 부착층안에 묻혀지게 되기 때문에, 종래 반도체 장치의 수지 밀봉에서 발생되는 많은 문제점을 해결할 수 있으며, 반도체 장치를 얇게 생상할 때 그 신뢰성이나 대량 생산성이 우수하게 된다.
즉, 이동 성형 방법에 의하여 약 0.8mm 정도로 얇은 두께인 반도체 장치를 수지 밀봉할 떼 발생하는 공간과 다이 이동이 일어나는 문제점은 연해진 밀봉 수지로 가득찬 영역에서 공간의 비평탄정도에 따라 해결될 수 있으며, 이와 동시에, 수지 밀봉 스트림에 의한 반도체 요소의 이동은 반도체 요소를 그것 두께의 1/3 이상의 깊이로 부착층안에 묻혀지게 되므로 억제된다.
또한, 라벨 형태 또는 시트 형태로 형성된 밀봉 수지를 사용하는 시트 성형 방법에 의하여 밀봉된 수지안의 공간의 발생은 후술되는 이유로 인하여 많이 축소되거나 해결된다.
즉, 시트 성형 방법에서 라벨 형태 또는 시트 형태의 밀봉 수지는 반도체 요소에 고착되도록 가열되어 연해지거나 용융되며, 그 상태에서 성형 압력에 의하여 반도체 요소의 표면에 프레스되어, 밀봉 수지가 반도체 요소 주변의 갭을 통과하는 동안, 밀봉 수지가 밀봉 영역에 채워지게 되고, 이 경우에, 본 발명에 따른 구조 즉, 반도체 요소가 그것 두께의 1/3 이상의 깊이로 부착층안에 묻히게 되므로서, 부착층으로부터 반도체 요소가 돌출된 부분이 작아지게 되고, 연해지거나 용융된 상태의 밀봉 수지는 반도체 요소의 주변 주위를 손쉽게 통과하여 공간이 발생하는 것을 억제할 수 있게 된다.
또한, 반도체 요소를 금속층에 부착시키기 위한 부착층이 100 내지 350 μm 정도의 두께로 형성된 본 발명에 따른 이중-층 리드 프레임에 의하여, 본 발명에 따른 반도체 장치는 반도체 요소에 열을 가하여 연해지거나 용융된 상태에서 부착층안에 반도체 요소 두께의 1/3 이상의 규정된 깊이로 묻히게 되므로서 직접 얻을 수 있게 된다.
도 1 은 본 발명에 따른 실시예에 사용되는 이중-층 리드 프레임 구조의 개략적 단면도.
도 2 는 본 발명예 따른 실시예에 사용되는 반도체 장치 구조의 개략적 단면도.
도 3a 내지 도3c 는 본 발명에 따른 각각의 비교 실시예예 사용되는 수지-밀봉 프로세스를 설명하는 개략적 단면도.
도 4 는 비교 실시예가 적용된 반도체 장치 구조의 개략적 단면도.
* 도면의 주요 부분에 대한 부호의 설명 *
1 : 리드 프레임 2 : 반도체 요소
3 : 밀봉 부재 11 : 리드 부분
12 : 금속층 13 : 부착층
31 : 금속 포일 32 : 밀봉 수지층
41, 42 : 성형 다이
본 발명을 적용하여 실제적으로 반도체 장치를 생산하는 실시예가 몇몇 비교 실시예들을 함께 설명하면서 이하에 설명된다.
도 1 에 도시된 바와 같은 구조로 된 이중-층 리드 프레임이 제공된다. 즉, 상기에 사용된 이중-층 리드 프레임(1)에서, 리드 부분(11)은 구리 합금으로 되며, 150μm 의 두께는 구리로 된 금속층(12)이 적충되며, 서로 70μm 의 두께를 가지며, 반도체 요소를 고정시키는 부착층(13)은 금속층(12)의 일 표면상에 형성되며, 부착층의 두께는 150μm 이 된다. 부착층(13)은 주요 구성요소로서 폴리카보디이미드 수지로 제조되며, 금속층(12)은 부착층이 구비된 리드 부분(11)에 부착된다. 부착시에, 리드 부분(11)은 그 각각이 120μm 의 두께로 부착층(13)안에 묻히도록 열-프레싱으로 제어된다.
상술된 이중-층 리드 프레임(1)을 사용하는데 있어서는, 20mm 스퀘어의 OFP 반도체 장치와 도 2 에 도시된 개략적 단면도에 도시된 바와 같이, 0.6 mm 의 두께를 갖는 장치가 도 3a 내지 도3c 이 도시된 수지 밀봉 프로세스에 의하여 생상될 수 있다. 더욱이, 도 2 및 도3a 내지 도3c 에서는, 반도체 요소(2)와 리드 부분(11)을 연결하는 접합 와이어가 도시되어 있지 않다. 반도체 요소의 사이즈는 10mm×10mm 이며, 그 두께는 280μm 이고, 도 3a 내지 도3c에 도시된 수지 밀봉 프로세스 이전에, 반도체 요소(2)는 이중-층 리드 프레임(1)에 부착되며, 부착시에, 반도체 요소(2)는 그것이 120μm 깊이로 부착층(13)안에 묻히도록 프레스-가열로 제어된다.
예를 들면, 플립 칩 접합제를 사용하여 묻히는 깊이를 제어하는 동안, 리드 부분(11)은 250℃, 40㎏/㎠의 조건에서 묻히며, 반도체 요소(2)는 300℃, 10㎏/㎠ 의 조건에서 묻힌다.
반도체 요소의 수지 밀봉을 위해서는, 도 3 a 에 도시된 바와 같이, 라벨-형태 밀봉 부재(3)를 사용하는 시트 성형 방법이 이용된다. 라벨-형태 밀봉 부재(3)는 그 두께가 35μm 인 구리로 된 금속 포일(31)의 일 표면상에 형성된 주요 구성요소로서 폴리카보디이미드 수지로 제조된 밀봉 수지와, 밀봉 수지층(32)의 주변부가 경사져서 밀봉 수지층(32)이 전체적으로 볼록한 형태가 되기 때문에, 밀봉 프로세스에서 반도체 요소(2)에 밀봉 수지층(32)을 프레스-부착시킬 수 있으며, 주변 가스가 그것들 사이로 들어가지 못하도록 외부로 배출된다. 또한, 동일한 도면에 도시된 바와 같이, 밀봉 부재(3)는 한 쌍의 상부 및 하부 성형 다이(41, 42)들 중 하나이 삽입되며, 또한 이중-층 리드 프레임(1)과 반도체 요소(2)를 포함하는 상술된 어셈블리(S)는 반도체 요소(2)가 밀봉 부재(3) 측면과 마주되도록 다른 성형 다이(42)상에 세팅된다.
그리고 나서, 도 3c 에 도시된 바와 같이, 다이를 개구시켜, 밀봉 부재(3)를 가열하여, 밀봉 수지층(32)을 연하게 하거나 용융시켜 도 3b 에 도시된 바와 같이, 다이를 폐쇄하여 밀봉 수지층(32)을 성형한 이후에, 반도체 요소(2)의 주변부가 수지(32')로 밀봉되고, 금속층(12)이 반도체 요소(2) 일 표면(제 1 표면)상에 노출되며, 다른 표면(제 2 표면)이 도 2 및 도 3c 에 도시된 바와 같이 금속 포일(31)에 의해 덮여진 구조를 갖는 반도체 장치를 얻을 수 있다.
실시예 2:
상술된 실시예 1 과 동일한 방식으로 제조된 반도체 장치의 다른 실시예가 이하 후술된다. 본 실시예의 특징은 다음과 같다:
리드 부분(11)의 두께 : 250μm
부착층(13)의 두께 : 300μm
리드 부분(11)의 묻히는 깊이
부착층(13) 안에서 : 200μm
OFP 반도체 장치 : 24mm 스퀘어, 두께 0.8mm
반도체 요소(2) : 12mm × 12mm, 두께 370μm
반도체 요소(2)의 묻힌 깊이
부착층(13) 안에서 : 250μm
열-프레싱 조건은 실시예 1 에서와 동일하다.
비교 실시예 1:
본 실시예에 따른 반도체 장치는 상술된 실시예에서와 같은 동일한 수지 밀봉 프로세스와 동일한 재료를 사용하여 성형되지만, 이 경우에는, 반도체 요소(2)를 이중-층 리드 프레임(1)의 금속층(12)에 고정하기 위한 부착층(13)의 두께가 20μm 이다. 상기 프로세스에 의해서, 도 4 예 도시된 구조로 된 반도체 장치를 얻을 수 있다.
비교 실시예 2:
본 실시예예서의 반도체 장치도 상술된 실시예에서와 동일한 수지 밀봉 프로세스와 동일한 재료를 사용하여 성형된다. 그러나, 반도체 요소(2) 부분과 부착층(13)안에 묻히는 리드 부분(11)은 20μm 이다.
비교 실시예 3:
본 실시예에 따른 반도체 장치도 역시 상술된 실시예에서 사용된 것과 동일한 수지 밀봉 프로세스와 동일한 재료를 사용하여 성형된다. 그러나, 반도체 요소(2)를 이중-층 리드 프레임(1)의 금속층(12)에 고정하는 부착층(13)의 두께는 450μm 이며, 반도체 요소(2) 부분과 부착층에 묻히는 리드 부분(11)은 각각 200μm 와 100μm이다.
비교 실시예 3 에서, 반도체 요소(2)와 리드 부분(11)을 연결하는 많은 접합 와이어가 붕괴되기 때문에, 반도체 장치의생산이 실제적으로 불가능하게 된다.
실시예와 비교 실시예들에서 얻어진 장치의 평가:
상기 실시예들(반도체 장치의 생산이 불가능하게 되는 비교 실시예 3 을 제외함)에서 얻어진 각각의 반도체 장치에 1,000 사이클의 열 사이클 테스트를 적용시킨 후에, 각 반도체 장치의 내부가 X-레이 촬영 장치에 의하여 관찰된다.
상기 관찰로부터, 비교 실시예 1 과 2 에서는, 터미널 부분을 따라 내부 리드 부분까지 크랙이 관찰되었지만, 본 발명에 따른 실시예에서는 아무런 변화도 관찰되지 않았다.
상술된 바와 같이, 반도체 요소를 이중-층 리드 프레임의 금속층에 고정시키기 위한 부착층의 두께가 100 내지 350μm 로 규정되며, 반도체 요소가 그것 두께의 1/3 이상의 깊이로 부착층안에 묻히게 되는 구조로 된 본 발명에 따르면, 수지 밀봉 프로세스에서 반도체 요소의 다이 이동의 발생과 밀봉된 수지 안에서 공간이 형성되는 것이 방지되며, 특히, 본 발명을 0.8mm 또는 그 이상 얇은 두께로 된 형태의 반도체 장치에 적용시키므로서, 만족할만한 신뢰성과 대량 생산성을 달성할 수 있을 것이다.

Claims (10)

  1. 금속층; 부착층에 의하여 상기 금속층에 고정된 반도체 요소 및; 상기 금속층상에 적층된 리드 부분을 포함하며, 상기 부착층의 두께는 100 내지 350μm 이며, 상기 반도체 요소는 그것 두께의 1/3 이상의 깊이로 부착층안에 묻힌 것을 특징으로 하는 반도체 장치.
  2. 제 1 항에 있어서, 반도체 장치의 두께는 400 내지 800μm 인 것을 특징으로 하는 반도체 장치.
  3. 제 1 항에 있어서, 고정된 반도체 요소의 측면과 대향되는 상기 금속층 표면은 반도체 장치의 제 1 표면상에 노출된 것을 특징으로 하는 반도체 장치.
  4. 제 1 항에 있어서, 상기 반도체 요소의 회로 표면 측면에 대응되는 반도체 장치의 제 2 표면상에 형성된 금속 포일층을 부가로 포함하는 것을 특징으로 하는 반도체 장치.
  5. 제 1 항에 있어서, 부착층의 주요 구성요소는 폴리카보디이미드인 것을 특징으로 하는 반도체 장치.
  6. 제 2 항에 있어서, 상기 반도체 요소의 두께는 150 내지 400μm 인 것을 특징으로 하는 반도체 장치.
  7. 제 1 항에 있어서, 상기 반도체 요소의 주변을 밀봉하기 위한 밀봉 수지를 부가로 포함하는 것을 특징으로 하는 반도체 장치.
  8. 제 7 항에 있어서, 밀봉 수지의 주요 구성요소는 폴리카보디이미드인 것을 특징으로 하는 반도체 장치.
  9. 부착층을 경유하여 반도체 요소를 장착시키기 위한 금속층 및; 상기 금속층상에 적층된 리드 부분을 포함하며, 상기 부착층의 두께는 100 내지 350μm 인 것을 특징으로 하는 이중-층 리드 프레임.
  10. 제 9 항에 있어서, 상기 부착층의 주요 구성요소는 폴리카보디이미드인 것을 특징으로 하는 이중-층 리드 프레임.
KR1019970063654A 1996-11-28 1997-11-28 반도체 장치 및 반도체 장치용 이중-층 리드 프레임 KR19980042865A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP8318141A JPH10163400A (ja) 1996-11-28 1996-11-28 半導体装置及びそれに用いる２層リードフレーム
JP96-3138141 1996-11-28

Publications (1)

Publication Number Publication Date
KR19980042865A true KR19980042865A (ko) 1998-08-17

Family

ID=18095964

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970063654A KR19980042865A (ko) 1996-11-28 1997-11-28 반도체 장치 및 반도체 장치용 이중-층 리드 프레임

Country Status (3)

Country Link
US (1) US5821628A (ko)
JP (1) JPH10163400A (ko)
KR (1) KR19980042865A (ko)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW270213B (ko) * 1993-12-08 1996-02-11 Matsushita Electric Ind Co Ltd
JPH09232475A (ja) * 1996-02-22 1997-09-05 Nitto Denko Corp 半導体装置及びその製造方法
JPH10214925A (ja) * 1996-11-28 1998-08-11 Nitto Denko Corp 半導体素子封止用封止ラベル
US6180261B1 (en) 1997-10-21 2001-01-30 Nitto Denko Corporation Low thermal expansion circuit board and multilayer wiring circuit board
US6081037A (en) * 1998-06-22 2000-06-27 Motorola, Inc. Semiconductor component having a semiconductor chip mounted to a chip mount
US5986332A (en) * 1998-08-12 1999-11-16 National Semiconductor Corporation Integrated circuit leadframe incorporating overhanging leads
US6329713B1 (en) * 1998-10-21 2001-12-11 International Business Machines Corporation Integrated circuit chip carrier assembly comprising a stiffener attached to a dielectric substrate
JP2000345132A (ja) * 1999-06-01 2000-12-12 Nisshinbo Ind Inc Ｌｃｐ接合方法
US6369452B1 (en) * 1999-07-27 2002-04-09 International Business Machines Corporation Cap attach surface modification for improved adhesion
JP2002064189A (ja) * 2000-08-21 2002-02-28 Tokin Corp マグネティック・ランダム・アクセス・メモリ
JP3785086B2 (ja) * 2000-11-27 2006-06-14 敏秋 石山 ガラスタッチパネルおよびその作製方法
US6433424B1 (en) * 2000-12-14 2002-08-13 International Rectifier Corporation Semiconductor device package and lead frame with die overhanging lead frame pad
US6501171B2 (en) * 2001-01-30 2002-12-31 International Business Machines Corporation Flip chip package with improved cap design and process for making thereof
US6746324B2 (en) * 2002-09-13 2004-06-08 John J. Achen Combustion air wall vent
TWI249214B (en) * 2004-11-12 2006-02-11 Advanced Semiconductor Eng Assembly process
DE102006010733A1 (de) * 2006-03-08 2007-09-20 Süss MicroTec AG Substrat mit einer Trägerschicht zur Verhinderung einer Verformung
KR101031151B1 (ko) * 2006-10-06 2011-04-27 히다치 가세고교 가부시끼가이샤 전자 부품 밀봉용 액상 수지 조성물 및 이것을 이용한 전자 부품 장치
JP4995764B2 (ja) * 2008-04-25 2012-08-08 力成科技股▲分▼有限公司 リード支持型半導体パッケージ
DE102012107668A1 (de) * 2012-08-21 2014-03-20 Epcos Ag Bauelementanordnung
JP5735036B2 (ja) * 2013-05-23 2015-06-17 日東電工株式会社 電子部品装置の製造方法、及び、積層シート
JP7321651B2 (ja) * 2019-11-19 2023-08-07 ホシデン株式会社 防水ケーブル、防水ケーブル製造方法
WO2021226799A1 (zh) * 2020-05-11 2021-11-18 华为技术有限公司 一种封装结构及其制作方法、通信设备

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3190702B2 (ja) * 1990-10-08 2001-07-23 株式会社東芝 半導体装置の製造方法
JPH04162556A (ja) * 1990-10-25 1992-06-08 Mitsubishi Electric Corp リードフレーム及びその製造方法
KR940006083B1 (ko) * 1991-09-11 1994-07-06 금성일렉트론 주식회사 Loc 패키지 및 그 제조방법
US5691567A (en) * 1995-09-19 1997-11-25 National Semiconductor Corporation Structure for attaching a lead frame to a heat spreader/heat slug structure

Also Published As

Publication number Publication date
JPH10163400A (ja) 1998-06-19
US5821628A (en) 1998-10-13

Similar Documents

Publication Publication Date Title
KR19980042865A (ko) 반도체 장치 및 반도체 장치용 이중-층 리드 프레임
EP1032037B1 (en) Resin-moulded semiconductor device, method for manufacturing the same, and leadframe
US6126885A (en) Method for manufacturing resin-molded semiconductor device
JP2001274316A (ja) 半導体装置及びその製造方法
JP4760876B2 (ja) 電子装置およびその製造方法
US6114013A (en) Sealing label for sealing semiconductor element
JPH10135249A (ja) 樹脂封止型半導体装置
JPH09172126A (ja) 樹脂封止型半導体装置およびその製造方法
JPH0451582A (ja) 混成集積回路装置
JP2822989B2 (ja) リードフレーム及びその製造方法並びに樹脂封止型半導体装置
JP2014107375A (ja) 半導体装置及び半導体装置の製造方法
JP3281864B2 (ja) 混成集積回路装置の製造方法
JP2008147267A (ja) 半導体装置とその製造方法、および放熱板付きリードフレーム
JP2002261198A (ja) 自動車用電子回路装置及びそのパッケージ製造方法
JPH1084055A (ja) 半導体装置及びその製造方法
JPH0974160A (ja) 半導体装置およびその製造方法
KR100585583B1 (ko) 반도체 팩키지 및 그 제조방법
JPH09129813A (ja) リードフレームおよびこれを用いた半導体装置
JP2002261197A (ja) 自動車用電子回路装置
JPS60110145A (ja) 樹脂封止型半導体装置
JP2004207759A (ja) 半導体装置およびその製造方法
JPS6329524A (ja) 半導体素子のダイボンデイング方法
JPH06168986A (ja) Ｔａｂテープ及びその製造方法
JPH01205454A (ja) リードフレーム
JPH08264678A (ja) 樹脂封止型半導体装置

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid