[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR102718725B1 - 위상고정루프를 포함하고, 기준입력신호의 주파수를 제어하여 정수경계스퍼를 회피할 수 있는 장치 - Google Patents

위상고정루프를 포함하고, 기준입력신호의 주파수를 제어하여 정수경계스퍼를 회피할 수 있는 장치 Download PDF

Info

Publication number
KR102718725B1
KR102718725B1 KR1020240027254A KR20240027254A KR102718725B1 KR 102718725 B1 KR102718725 B1 KR 102718725B1 KR 1020240027254 A KR1020240027254 A KR 1020240027254A KR 20240027254 A KR20240027254 A KR 20240027254A KR 102718725 B1 KR102718725 B1 KR 102718725B1
Authority
KR
South Korea
Prior art keywords
frequency
unit
division
input signal
signal
Prior art date
Application number
KR1020240027254A
Other languages
English (en)
Inventor
김준호
채승환
Original Assignee
주식회사 아크칩스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 아크칩스 filed Critical 주식회사 아크칩스
Priority to KR1020240027254A priority Critical patent/KR102718725B1/ko
Application granted granted Critical
Publication of KR102718725B1 publication Critical patent/KR102718725B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/0807—Details of the phase-locked loop concerning mainly a recovery circuit for the reference signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
    • H03L7/0814—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used the phase shifting device being digitally controlled
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/1806—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop the frequency divider comprising a phase accumulator generating the frequency divided signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
    • H03L7/1974—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division
    • H03L7/1976—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division using a phase accumulator for controlling the counter or frequency divider

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

본 발명은 위상고정루프를 포함하고, 기준입력신호의 주파수를 제어하여 정수경계스퍼를 회피할 수 있는 장치로서, 더 구체적으로는, 기준입력신호의 주파수를 소정의 기준체배율로 체배한 뒤, 체배된 신호를 소정의 기준분주율로 분주하여 위상주파수검출부로 입력되는 PLL입력신호의 주파수를 제어함으로써, 프랙셔널 위상고정루프에서 PLL입력신호의 주파수와 PLL출력신호의 주파수와의 배수관계가 정수에 가까울 경우에 발생되는 정수경계스퍼를 회피할 수 있는, 기준입력신호의 주파수를 제어하여 정수경계스퍼를 회피할 수 있는 장치에 관한 것이다.
이 특허는 2023년 ~ 2024년도 산업기술평가관리원(1/1) 연구비 지원에 의한 연구임(20026544)

Description

위상고정루프를 포함하고, 기준입력신호의 주파수를 제어하여 정수경계스퍼를 회피할 수 있는 장치{The Device That Includes A Phase Locked Loop And Can Avoid Integer Boundary Spurs By Controlling The Frequency Of The Reference Input Signal}
본 발명은 위상고정루프를 포함하고, 기준입력신호의 주파수를 제어하여 정수경계스퍼를 회피할 수 있는 장치로서, 더 구체적으로는, 기준입력신호의 주파수를 소정의 기준체배율로 체배한 뒤, 체배된 신호를 소정의 기준분주율로 분주하여 위상주파수검출부로 입력되는 PLL입력신호의 주파수를 제어함으로써, 프랙셔널 위상고정루프에서 PLL입력신호의 주파수와 PLL출력신호의 주파수와의 배수관계가 정수에 가까울 경우에 발생되는 정수경계스퍼를 회피할 수 있는, 기준입력신호의 주파수를 제어하여 정수경계스퍼를 회피할 수 있는 장치에 관한 것이다.
위상고정루프(Phase Locked Loop, 이하 PLL)란, 위상 검출기(Phase Detector)와 전압제어발진기(Voltage Controlled Oscilator, VCO), 및 루프 필터(Loop Filter) 등으로 구성된 회로로, 입력 신호와 출력 신호의 위상 차이를 검출하여 출력 신호의 주파수와 위상을 입력 신호에 동기화시키는 역할을 수행한다. 이러한 위상고정루프는, 발진 주파수의 안정성을 높일 수 있고, 원하는 주파수를 합성하는 주파수합성기로서 사용될 수 있으며, 무선통신시스템, 디지털신호처리, 컴퓨팅 시스템, 및 측정 장비 등 다양한 분야에서 적용되고 있다.
위상고정루프는 분주 방식에 따라 정수(Integer) 방식과 분수(Fractional) 방식으로 구분될 수 있다. 정수 방식의 위상고정루프(Integer PLL)의 경우, 네거티브 피드백(Negative Feedback) 방식을 통해 주파수 곱셈을 수행하여 위상 검출기의 비교주파수에 대한 출력주파수를 생성하고, 분주기는 출력주파수를 프로그래밍된 N(N은 정수)로 분주하고, 분주한 주파수를 다시 위상검출기로 전달하는 방식으로 동작한다.
정수 방식의 위상고정루프의 경우, 구조가 비교적 간단하여 가장 범용적으로 사용되었으나, 기준 클락 주파수가 채널 간격과 동일하게 제한되 루프 대역폭을 가지며, 기준 클럭 주파수의 정수 배에 해당하는 주파수만 체배할 수 있어 사용이 제한적이라는 단점이 존재하였다. 이러한 정수 방식의 위상고정루프의 단점을 극복한 것이 분수 방식의 위상고정루프(Fractional PLL)이다. 분수 방식의 위상고정루프는, 원하는 대로 주파수를 합성하거나 체배할 수 있고, 위상고정루프의 루프 대역폭을 채널 간격보다 넓힐 수 있으며, 위상 고정 시간(phase locking time)을 빠르게 가져갈 수 있는 효과를 가진다.
한편, 분수 방식의 위상고정루프의 경우, PLL입력신호의 주파수와 PLL출력신호의 주파수와의 배수관계가 정수에 가까울 경우에 PLL출력주파수와 아주 가까운 주파수 범위(대략 1 MHz 이내)에서 정수경계스퍼(Integer Boundary Spur)가 발생하게 되는데, 이러한 정수경계스퍼는 출력신호의 품질을 저하시켜, 무선 통신의 안정성을 떨어뜨리는 요인이다. 따라서, 이러한 정수경계스퍼를 감소시키는 기술 혹은 장치가 요구되는 실정이다.
본 발명은 위상고정루프를 포함하고, 기준입력신호의 주파수를 제어하여 정수경계스퍼를 회피할 수 있는 장치로서, 더 구체적으로는, 기준입력신호의 주파수를 소정의 기준체배율로 체배한 뒤, 체배된 신호를 소정의 기준분주율로 분주하여 위상주파수검출부로 입력되는 PLL입력신호의 주파수를 제어함으로써, 프랙셔널 위상고정루프에서 PLL입력신호의 주파수와 PLL출력신호의 주파수와의 배수관계가 정수에 가까울 경우에 발생되는 정수경계스퍼를 회피할 수 있는, 기준입력신호의 주파수를 제어하여 정수경계스퍼를 회피할 수 있는 장치를 제공하는 것을 목적으로 한다.
상기와 같은 과제를 해결하기 위하여, 본 발명의 일 실시예는, 위상고정루프를 포함하고, 기준입력신호의 주파수를 제어하여 정수경계스퍼를 회피할 수 있는 장치로서, 상기 기준입력신호의 주파수를 소정의 기준체배율로 체배하는 기준체배부; 상기 기준체배부에서 출력되는 체배신호의 주파수를 소정의 기준분주율로 분주하는 기준분주부; 상기 기준분주부에서 출력되는 PLL입력신호와 피드백분주부에서 출력되는 피드백신호를 비교한 뒤 비교결과신호를 출력하는 위상주파수검출부; 상기 비교결과신호에 따라 루프필터부로 전류를 공급하거나 상기 루프필터부로 전류를 공급받는 전하펌프부; 상기 전하펌프부로 공급하거나 상기 전하펌프부에서 공급받은 전류에 기초하여 전압정보를 생성하는 루프필터부; 상기 루피필터부로부터 전달받은 전압정보에 기초하여 발진신호를 생성하는 전압제어발진부; 상기 발진신호의 주파수를 제1분주값으로 분주한 뒤, 분주된 상기 피드백신호를 상기 위상주파수검출부로 전달하는 피드백분주부; 및 상기 전압제어발진부로부터 상기 발진신호를 제2분주값으로 분주한 PLL출력신호를 출력하는 포스트분주부;를 포함하는, 정수경계스퍼를 회피할 수 있는 장치를 제공한다.
본 발명의 일 실시예에서는, 상기 기준체배율은 제1기준체배율, 제2기준체배율, 제3기준체배율, 및 제4기준체배율을 포함하되, 제1 내지 제4기준체배율 각각은 상이한 소수로 결정되고, 상기 기준분주율은 제1기준분주율, 제2기준분주유르 제3기준분주율, 및 제4기준분주율을 포함하되, 제1 내지 제4기준분주율 각각은 상이한 소수로 결정될 수 있다.
본 발명의 일 실시예에서는, 상기 정수경계스퍼를 회피할 수 있는 장치는 상기 기준체배부 및 상기 기준분주부를 제어하기 위한 컨트롤러를 더 포함하고, 상기 컨트롤러는, 상기 기준체배부에서 상기 기준입력신호의 주파수를 체배할 상기 기준체배율을 결정하는 기준체배율결정단계; 및 상기 기준분주부에서 상기 체배신호의 주파수를 분주할 상기 기준분주율을 결정하는 기준분주율결정단계;를 수행할 수 있다.
본 발명의 일 실시예에서는, 상기 컨트롤러는, 상기 정수경계스퍼를 회피할 수 있는, PLL입력신호의 주파수를 결정하는 PLL입력신호주파수결정단계를 더 수행하고, 상기 PLL입력신호주파수 결정단계는, 복수의 기준체배율 및 복수의 기준분주율에 기초하여 제1제어비, 제2제어비, 제3제어비, 및 제4제어비를 포함하는 기준제어비를 도출하는 기준제어비도출단계; 도출된 2 이상의 기준제어비에 따라 정수경계스퍼가 발생되는 주파수에 대한 테이블을 생성하는 테이블생성단계; 상기 PLL출력신호의 주파수에서 각 기준제어비별로 정수경계스퍼가 발생되는 주파수지점까지의 거리를 산출하는 단계; 및 산출된 복수의 거리 중 가장 긴 거리에 해당하는 기준제어비를 도출한 뒤, 해당 기준제어비에 해당하는 체배율과 분주율로 상기 기준체배부 및 상기 기준분주부 각각을 제어하는 단계;를 포함할 수 있다.
본 발명의 일 실시예에서는, 상기 정수경계스퍼를 회피할 수 있는 장치는, 상기 피드백분주부 및 상기 위상주파수검출부와 연결되고, 기설정된 복수의 정수값들로 분주율을 무작위로 스위칭함으로써 상기 제1분주값을 분수비로 결정하는 시그마델타변조부;를 더 포함하고, 상기 시그마델타변조부에서 사용되는 상기 기설정된 복수의 정수값들은 컨트롤러에서 결정되는 PLL입력신호의 주파수에 따라 가변될 수 있다.
본 발명의 일 실시예에서는, 상기 기준체배부는, 상기 기준입력신호를 입력받은 뒤, 지연회로부를 통해 소정의 시간만큼 상기 기준입력신호를 지연시키되 상기 기준입력신호와 동기된 내부클럭신호를 생성하는 지연고정루프모듈; 및 상기 내부클럭신호의 주파수를 상기 기준체배율만큼 체배하여 상기 체배신호를 생성하는 엣지컴바이너모듈;을 포함할 수 있다.
본 발명의 일 실시예에 따르면, 기준입력신호를 기준제어비로 주파수를 가변시킴으로써, PLL입력신호의 주파수와 PLL출력신호의 주파수와의 배수관계가 정수에 가까울 경우에 발생되는 정수경계스퍼를 회피할 수 있는 효과를 발휘할 수 있다.
본 발명의 일 실시예에 따르면, PLL출력신호의 주파수 범위가 넓더라도, 기준체배율과 기준분주율을 소수로 설정함으로써, 기준체배율과 기준분주율의 최소공배수를 가능한한 크게 설정할 수 있어, 반복되는 주기의 길이를 최대한 길게할 수 있고, 이를 통해 정수경계스퍼를 회피할 수 있는 효과를 발휘할 수 있다.
도 1은 본 발명의 일 실시예에 따른 정수경계스퍼를 회피할 수 있는 장치의 내부구성을 개략적으로 도시한다.
도 2는 본 발명의 일 실시예에 따른 정수경계스퍼를 회피할 수 있는 장치의 내부구성 각각의 연결구성을 개략적으로 도시한다.
도 3은 본 발명의 일 실시예에 따른 주파수도메인에서 확인할 수 있는 정수경계스퍼를 개략적으로 도시한다.
도 4는 본 발명의 일 실시예에 따른 컨트롤러의 내부구성을 개략적으로 도시한다.
도 5는 본 발명의 일 실시예에 따른 기준체배율결정단계, 기준분주율결정단계, 및 PLL입력신호주파수결정단계의 수행과정을 개략적으로 도시한다.
도 6은 본 발명의 일 실시예에 따른 PLL입력신호주파수결정단계의 수행과정을 개략적으로 도시한다.
도 7은 본 발명의 일 실시예에 따른 기준제어비에 따라 정수경계스퍼가 발생되는 주파수를 확인할 수 있는 주파수테이블을 개략적으로 도시한다.
도 8은 본 발명의 일 실시예에 따른 정수경계스퍼를 회피할 수 있는 기준제어비를 도출하는 과정을 개략적으로 도시한다.
도 9는 본 발명의 일 실시예에 따른 기준체배부의 내부구성을 개략적으로 도시한다.
도 10은 본 발명의 다른 실시예에 따른 기준체배부의 내부구성을 개략적으로 도시한다.
도 11은 본 발명의 일 실시예에 따른 정수경계스퍼를 회피할 수 있는 장치의 PLL출력신호를 주파수 도메인에서 개략적으로 도시한다.
이하에서는, 다양한 실시예들 및/또는 양상들이 이제 도면들을 참조하여 개시된다. 하기 설명에서는 설명을 목적으로, 하나 이상의 양상들의 전반적 이해를 돕기 위해 다수의 구체적인 세부사항들이 개시된다. 그러나, 이러한 양상(들)은 이러한 구체적인 세부사항들 없이도 실행될 수 있다는 점 또한 본 발명의 기술 분야에서 통상의 지식을 가진 자에게 인식될 수 있을 것이다. 이후의 기재 및 첨부된 도면들은 하나 이상의 양상들의 특정한 예시적인 양상들을 상세하게 기술한다. 하지만, 이러한 양상들은 예시적인 것이고 다양한 양상들의 원리들에서의 다양한 방법들 중 일부가 이용될 수 있으며, 기술되는 설명들은 그러한 양상들 및 그들의 균등물들을 모두 포함하고자 하는 의도이다.
또한, 제1, 제2 등과 같이 서수를 포함하는 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되지는 않는다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 및/또는 이라는 용어는 복수의 관련된 기재된 항목들의 조합 또는 복수의 관련된 기재된 항목들 중의 어느 항목을 포함한다.
또한, 본 발명의 실시예들에서, 별도로 다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 발명의 실시예에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
도 1은 본 발명의 일 실시예에 따른 정수경계스퍼를 회피할 수 있는 장치(1000)의 내부구성을 개략적으로 도시하고, 도 2는 본 발명의 일 실시예에 따른 정수경계스퍼를 회피할 수 있는 장치(1000)의 내부구성 각각의 연결구성을 개략적으로 도시한다.
도 1 내지 도 2에 도시된 바와 같이, 위상고정루프(200)를 포함하고, 기준입력신호의 주파수를 제어하여 정수경계스퍼를 회피할 수 있는 장치(1000)로서, 상기 기준입력신호의 주파수를 소정의 기준체배율로 체배하는 기준체배부(100); 상기 기준체배부(100)에서 출력되는 체배신호의 주파수를 소정의 기준분주율로 분주하는 기준분주부(210); 상기 기준분주분에서 출력되는 PLL입력신호와 피드백분주부(260)에서 출력되는 피드백신호를 비교한 뒤 비교결과신호를 출력하는 위상주파수검출부(220); 상기 비교결과신호에 따라 루프필터부(240)로 전류를 공급하거나 상기 루프필터부(240)로부터 전류를 공급받는 전하펌프부(230); 상기 전하펌프부(230)로 공급하거나 상기 전하펌프부(230)에서 공급받은 전류에 기초하여 전압정보를 생성하는 루프필터부(240); 상기 루프필터부(240)로부터 전달받은 전압정보에 기초하여 발진신호를 생성하는 전압제어발진부(250); 상기 발진신호의 주파수를 제1분주값으로 분주한 뒤, 분주된 상기 피드백신호를 상기 위상주파수검출부(220)로 전달하는 피드백분주부(260); 및 상기 전압제어발진부(250)로부터 상기 발진신호를 제2분주값으로 분주한 PLL출력신호를 출력하는 포스트분주부(270);를 포함한다.
또한, 상기 정수경계스퍼를 회피할 수 있는 장치(1000)는, 상기 피드백분주부(260) 및 상기 위상주파수검출부(220)와 연결되고, 기설정된 복수의 정수값들을 무작위로 스위칭함으로써 상기 제1분주값을 분수비로 결정하는 시그마델타변조부(280);를 더 포함하고, 상기 시그마델타변조부(280)에서 사용되는 상기 기설정된 복수의 정수값들은 컨트롤러(300)에서 결정되는 PLL입력신호의 주파수에 따라 가변된다.
구체적으로, 도 1에 도시된 바와 같이, 본 발명의 정수경계스퍼를 회피할 수 있는 장치(1000)는 기준체배부(100); 위상고정루프(200); 및 컨트롤러(300);를 포함하고, 상기 위상고정루프(200)는, 기준분주부(210); 위상주파수검출부(220); 전하펌프부(230); 루프필터부(240); 전압제어발진부(250); 피드백분주부(260); 포스트분주부(270); 및 시그마델타변조부(280);를 포함한다. 이하에서는 상기 정수경계스퍼를 회피할 수 있는 장치(1000)의 각 구성들간의 관계 및 각 구성들에 대한 구체적인 설명에 대해 서술하도록 한다.
상기 정수경계스퍼를 회피할 수 있는 장치(1000)는 기준입력신호를 입력받아 PLL출력신호를 출력하는 회로를 포함한다. 바람직하게는, 상기 정수경계스퍼를 회피할 수 있는 장치(1000)는 출력되는 상기 PLL출력신호의 주파수가 흔들리지 않도록 고정시키고, 기준입력신호의 주파수를 정확하게 가변하기 위해 동작한다. 상기 기준입력신호는, 본 발명의 일 실시예로서, 크리스탈과 같은 진동자를 통해 온도 등 외부 환경의 거의 영향을 받지 않는 기준주파수원에서 출력되는 신호에 해당한다. 이와 같은 기준주파수원에서 일정하게 출력되는 기준입력신호는 상기 기준체배부(100)로 입력된다.
상기 기준체배부(100)는 상기 기준입력신호의 주파수를 소정의 기준체배율만큼 체배한 체배신호를 생성하여 출력한다. 예를 들어, 상기 기준입력신호의 주파수가 20 MHz이고, 기준분주율이 7 이라면, 상기 기준체배부(100)에서 출력되는 체배신호의 주파수는 140 MHz 이다. 상기 기준체배부(100)는, 본 발명의 일 실시예로서, 지연고정루프모듈 및 엣지컴바이너모듈을 포함할 수 있고, 본 발명의 다른 실시예로서, 복수의 주파수더블러 및 복수의 듀티커렉터를 포함할 수 있다. 상기 기준체배부(100)에 대한 추가적인 설명은 도 9 및 도 10에 대한 설명에서 후술하도록 한다.
상기 기준분주부(210)에서 출력되는 체배신호는 기준분주부(210)로 입력된다. 상기 기준분주부(210)는 상기 체배신호의 주파수를 소정의 기준분주율로 분주한 PLL입력신호를 생성하여 출력한다. 예를 들어, 상기 체배신호의 주파수가 140 MHz이고, 기준분주율이 5 라면, 상기 PLL입력신호의 주파수는 140/5 = 28 MHz 이다.
본 발명은 상기 기준체배율 및 기준분주율을 제어함으로써, 정수경계스퍼를 회피할 수 있는 것을 기술적 특징으로 한다. 더 구체적으로, 본 발명은 컨트롤러(300)에서 정수경계스퍼를 회피할 수 있는 최적의 기준체배율 및 기준분주율을 결정하고, 결정된 기준체배율 및 기준분주율에 따라 도출되는 기준제어비를 통해 기준입력신호의 주파수를 적절하게 가변시킨 PLL입력신호를 생성하는 것을 기술적 특징으로 한다. 상기 기준제어비를 결정하는 과정은 도 4 내지 도 8에 대한 설명에서 보다 상세히 서술하도록 한다.
상기 기준분주부(210)에서 출력되는 PLL입력신호는 위상주파수검출부(220)로 입력된다. 도 2에 도시된 바와 같이, 상기 위상주파수검출부(220)는 피드백분주부(260)에서 출력되는 피드백신호와 상기 기준분주부(210)에서 출력되는 PLL입력신호를 동시에 입력받고, 입력받은 두 신호 중 어느 신호가 더 빠른 주파수를 가지는지, 및 위상은 어느 신호가 더 빠른지를 비교하여 비교결과신호를 생성한 뒤 출력한다. 상기 비교결과신호는, 본 발명의 일 실시예로서, 업(UP) 신호 및 다운(DN) 신호 2 개의 정보를 포함할 수 있다.
상기 위상주파수검출부(220)에서 출력되는 비교결과신호는 전하펌프부(230) 및 루프필터부(240)로 전달된다. 상기 차지펌프부는 상기 위상주파수검출부(220)로부터 전달받은 비교결과신호에 기초하여 상기 루프필터부(240)로 전류를 공급(sourcing)하거나, 상기 루프필터부(240)에 저장된 전력을 빼고(sinking), 상기 루프필터부(240)는 상기 전압펌프부로 공급하거나 상기 전하펌프부(230)에서 공급받은 전류에 기초하여 전압정보를 생성한다.
즉, 상기 전하펌프부(230) 및 루프필터부(240)는 상기 위상주파수검출부(220)에서 출력되는 펄스신호인 비교결과신호를 실제전압신호로 변환하는 구성으로서, 본 발명의 일 실시예에 따르면, 상기 전하펌프부(230)는 스위칭 역할을 수행하는 회로 혹은 해당 회로를 포함하는 모듈을 포함하고, 상기 루프필터부(240)는 캐패시터와 같이 전력을 저장할 수 있는 수동소자를 1 이상 포함할 수 있다.
더 구체적으로, 상기 차지펌프부는 상기 비교결과신호에 따라 특정량의 전하(charge)를 밀어주거나 당겨주도록 설계된 회로를 포함하며, 상기 비교결과신호의 펄스 폭에 따라 출력된느 전하량이 달라진다. 예를 들어, 전압을 올리기 위해 전하가 더 필요하면 전하량을 루프필터부(240)로 더 공급하고, 전압을 내리기 위해 전하를 빼야하면 전하를 루프필터부(240)에서 빼오는 방식으로 동작한다.
상기 루프필터부(240)는, 상기 차지펌프부로부터 전달받은 전류에 기초하여 전압신호를 생성한다. 또한, 상기 루프필터부(240)는, LPF(Low Pass Filter) 형태의 구조를 가지는 것이 일반적이나, 본 발명의 구성을 이로 한정하지는 않는다. 상기 루프필터부(240)는 본 발명의 발명자가 원치 않는 주파수로 출력되는 신호들을 걸러냄으로써, PLL출력신호의 안정도를 제어하는 효과를 발휘한다.
상기 전압제어발진부(250)는, 루프필터부(240)로부터 전달받은 전압정보에 기초하여 발진신호를 생성한다. 더 구체적으로, 상기 전압제어발진부(250)는 입력전압에 따라 특정 주파수를 가지는 발진신호를 출력한다. 즉, 상기 전압제어발진부(250)로 입력되는 전압을 제어함으로써, 상기 발진신호의 주파수를 결정할 수 있다. 다만, 상기 전압제어발진부(250)는 주변 온도 등 외부의 환경에 민감하여, 상기 기준입력신호를 출력하는 기준주파수원에 비하여 주파수 안정도가 낮으나, 가변될 수 있는 주파수대역폭이 넓다는 특징을 가진다. 다시 말해, 상기 전압제어발진부(250)에서 출력되는 주파수 안정도를 높이기 위하여, 위상고정루프(200)를 사용하는 것이며, 상기 전압제어발진부(250)에서 출력되는 발진신호는 피드백분주부(260)로 입력된다.
상기 피드백분주부(260)는, 상기 발진신호의 주파수를 제1분주값으로 분주하여 생성한 피드백신호를 상기 위상주파수검출부(220)로 출력한다. 상기 위상주파수검출부(220)는, 전술한 바와 같이, 상기 피드백신호와 상기 기준분주부(210)에서 출력되는 PLL입력신호를 비교하여 비교결과신호를 생성하고, 이를 전하펌프부(230)로 전달한다. 상기 제1분주값은, 본 발명의 일 실시예로서, 기설정된 값에 해당할 수 있으며, 본 발명의 다른 실시예 따르면, 바람직하게는, 상기 시그마델타변조부(280)에 의하여 결정될 수 있다.
상기 시그마델타변조부(280)는 소수점 이하의 분주비를 만들기 위한 변조회로로서, 더 구체적으로는, 기설정된 복수의 정수값들로 분주율을 무작위로 스위칭하여 상기 제1분주값을 분수비로 결정하는 변조회로이다. 다시 말해, 상기 시그마델타변조부(280)는 상기 피드백분주부(260)의 값을 바꿔 소수점 이하의 분주를 생성하되, 기설정된 값들의 평균값이 원하는 소수점 분주비가 되도록 무작위로 분주비를 변화시키는 변조회로이다. 예를 들어, 원하는 분주비가 7/4 = 1.75 인 경우, 한 주기를 4 개의 파트로 분할한 뒤 각각의 파트에서의 피드백분주부(260)의 값을 3 -> 1 -> 2 -> 1 로 변화시킨다. 이런 경우, 한 주기 동안의 분주값들의 합은 3 + 1 + 2 + 1 = 7 이므로, 한 파트 별 평균 분주비는 7/4 = 1.75로 결정된다. 이와 같은 원리로 상기 시그마델타변조부(280)는 분주비를 분수비로 결정할 수 있다. 따라서, 상기 피드백분주부(260) 및 상기 시그마델타변조부(280)는 상기 전압제어발진부(250)에서 출력되는 발진신호를 입력받아 제1분주값으로 분주하여 피드백신호를 생성하고, 상기 피드백신호를 상기 위상주파수검출부(220)로 전달한다.
전술한 바와 같이, 본 발명은 기준체배율 및 기준분주율을 제어함으로써, 정수경계스퍼를 회피할 수 있는 것을 기술적 특징으로 한다. 더 구체적으로는, 본 발명의 컨트롤러(300)에서 정수경계스퍼를 회피할 수 있는 최적의 기준체배율 및 기준분주율을 결정하고, 결정된 기준체배율 및 기준분주율로 상기 기준체배부(100) 및 상기 기준분주부(210)를 제어한다. 이하에서는 정수경계스퍼와, 상기 정수경계스퍼를 회피하기 위한 컨트롤러(300)의 동작과정에 대해 상세히 설명하도록 한다.
도 3은 본 발명의 일 실시예에 따른 주파수도메인에서 확인할 수 있는 정수경계스퍼를 개략적으로 도시한다.
구체적으로, 도 3은 종래의 위상고정루프에서 출력되는 신호를 주파수도메인에서 도시하며, 해당 위상고정루프의 중심주파수는 540.01 MHz이다. 도 3에 도시된 바와 같이, 정수경계스퍼는 중심주파수의 근처에서 발생되며, 상기 정수경계스퍼는 전술한 제1분주값이 정수에 가까운 값이 되면 발생된다. 예를 들어, 상기 제1분주값이 10으로 설정(즉, 시그마델타변조부(280)가 동작하지 않는 경우)되어, 발진신호의 주파수를 1/10로 분주하여 피드백신호를 생성하는 경우, 정수경계스퍼는 발생되지 않는다. 하지만, 제1분주값의 소수점이하의 부분이 작게 되면(예를 들어, .7 이하), 도 3에 도시된 바와 같은 정수경계스퍼(Integer Boundary Spur, IBS)가 중심주파수 근처에서 발생된다.
이러한 정수경계스퍼는, 반송파(carrier)로부터 낮은 주파수 오프셋에 있는 경우, 통합 위상 잡음(integrated phase noise)에 영향을 미치며, 반송파로부터 큰 주파수 오프셋이 있는 경우, 인접한 채널을 원하는 채널로 변조/복조하여 통신시스템에 부정적인 왜곡을 초래하는 영향을 끼친다. 특히, 발명자 혹은 설계자가 원하는 위상고정루프(200)의 출력주파수의 대역폭 내부에 정수경계스퍼가 발생되는 경우, 가장 강한 정수경계스퍼가 발생된다. 예를 들어, 출력주파수가 2000.01 MHz 이고, 루프의 대역폭이 50kHz라면 강한 정수경계스퍼가 발생되어, 통신시스템에 문제를 발생시킬 수 있다. 본 발명의 경우, 이러한 원리를 이용하여 컨트롤러(300)에 의하여 정수경계스퍼가 최대한 루프의 대역폭 외각 혹은 대역폭 바깥쪽에 생기도록 하는 효과를 발휘할 수 있도록 한다.
도 4는 본 발명의 일 실시예에 따른 컨트롤러(300)의 내부구성을 개략적으로 도시한다.
도 4에 도시된 바와 같이, 본 발명의 정수경계스퍼를 회피할 수 있는 장치(1000)는 상기 기준체배부(100) 및 상기 기준분주부(210)를 제어하기 위한 컨트롤러(300)를 더 포함하고, 상기 컨트롤러(300)는, 상기 기준체배부(100)에서 상기 기준입력신호의 주파수를 체배할 상기 기분체배율을 결정하는 기준체배율결정단계; 상기 기준분주부(210)에서 상기 체배신호의 주파수를 분주할 상기 기준분주율을 결정하는 기준분주율결정단계; 및 상기 정수경계스퍼를 회피할 수 있는 PLL입력신호의 주파수를 결정하는 PLL입력신호주파수결정단계를 수행한다.
구체적으로, 상기 컨트롤러(300)는, 전술한 바와 같이, 기준체배율을 결정하는 기준체배율결정단계를 수행하는 기준체배율결정부(310); 및 기준분주율을 결정하는 기준분주율결정단계를 수행하는 기준분주율결정부(320);를 포함한다. 상기 기준체배율 및 상기 기준분주율이 결정되는 경우, 상기 컨트롤러(300)의 PLL입력신호주파수결정부(330)는 설정된 기준체배율과 기준분주율에 기초하여 기준체배부(100) 및 기준분주부(210)를 제어한다. 해당 구성에 대한 보다 상세한 설명을 도 5 및 도 6에서 후술하도록 한다.
도 5는 본 발명의 일 실시예에 따른 기준체배율결정단계, 기준분주율결정단계, 및 PLL입력신호주파수결정단계의 수행과정을 개략적으로 도시하고, 도 6은 본 발명의 일 실시예에 따른 PLL입력신호주파수결정단계의 수행과정을 개략적으로 도시한다.
도 5 내지 도 6에 도시된 바와 같이, 상기 PLL입력신호주파수결정단계는, 복수의 기준체배율 및 복수의 기준분주율에 기초하여 제1제어비, 제2제어비, 제3제어비, 및 제4제어비를 포함하는 기준제어비를 도출하는 기준제어비도출단계; 도출된 2 이상의 기준제어비에 따라 정수경계스퍼가 발생되는 주파수에 대한 테이블을 생성하는 테이블생성단계; 상기 PLL출력신호의 주파수에서 각 기준제어비별로 정수경계스퍼가 발생되는 주파수지점까지의 거리를 산출하는 단계; 및 산출된 복수의 거리 중 가장 짧은 거리에 해당하는 체배율과 분주율로 상기 기준체배부(100) 및 기준분주부(210) 각각을 제어하는 단계;를 포함한다.
또한, 상기 기준체배율은 제1기준체배율, 제2기준체배율, 제3기준체배율, 및 제4기준체배율을 포함하되, 제1 내지 제4기준체배율 각각은 상이한 소수로 결정되고, 상기 기준분주율은 제1기준분주율, 제2기준분주율, 제3기준분주율, 및 제4기준분주율을 포함하되, 제1 내지 제4기준분주율 각각은 상이한 소수로 결정된다.
구체적으로, 도 5에 도시된 바와 같이, 상기 기준체배율결정부(310)는 제1 내지 제4기준체배율을 결정하고, 상기 기준분주율결정부(320)는 제1 내지 제4기준분주율을 결정한다. 한편, 도 5에서, 상기 기준체배율결정부(310)에서 결정되는 기준체배율의 수; 및 상기 기준분주율결정부(320)에서 결정되는 기준분주율의 수;는 본 발명의 일 실시예로서, 4개로 도시되나, 이에 한정되지 않으며, 본 발명의 다른 실시예레 따르면, 이보다 적거나 많게 결정될 수 있고, 상기 기준체배율결정부(310)에서 결정되는 기준체배율의 수; 및 상기 기준분주율결정부(320)에서 결정되는 기준분주율의 수;가 서로 상이할 수 있다. 예를 들어, 기준체배율결정부(310)에서 결정된 기준체배율의 수는 4개이지만, 기준분주율결정부(320)에서 결정된 기준분주율의 수는 5개일 수 있다.
결정된 소정의 기준체배율 및 소정의 기준분주율 각각은 상이한 소수로 결정된다. 예를 들어, 제1기준체배율은 2(2배), 제2기준체배율은 3(3배), 제3기준체배율은 5(5배), 제4기준체배율은 7(7배)로 결정될 수 있으며, 제1기준분주율은 2(1/2배), 제2기준분주율은 5(1/5배), 제3기준분주율은 7(1/7배), 제4기준분주율은 13(1/13배)로 결정될 수 있다. 상기 기준체배율 및 상기 기준분주율은, 본 발명의 일 실시예로서, 발명자에 의해 기설정된 값으로 결정될 수 있고, 본 발명의 다른 실시예로서, 기저장된 복수의 소수값 중 정수경계스퍼를 회피할 수 있는 최적의 소수값이 도출되면, 도출된 소수값으로 결정될 수 있다.
도 5에 도시된 바와 같이, 상기 기준체배율결정부(310)에 의하여 기준체배율이 7배로 결정되고, 해당 기준체배율(제3기준체배율)로 기준체배부(100)를 제어하면, 상기 기준체배부(100)는 입력된 기준입력신호의 주파수(20 MHz)를 7배 증폭시켜, 140 MHz 의 체배신호를 출력한다. 이후, 상기 기준분주율결정부(320)에 의하여 기준분주율이 1/3배로 결정되고, 해당 기준분주율(제1기준분주율)로 기준분주부(210)를 제어하면, 상기 기준분주부(210)는 입력된 체배신호의 주파수(140 MHz)를 1/3배만큼 분주하여, 140/3 = 46.67 MHz 의 PLL입력신호를 출력할 수 있다.
도 6에서는, PLL입력신호주파수결정부(330)에서 수행되는, 정수경계스퍼를 회피할 수 있는 최적의 제어비를 도출할 수 있는 PLL입력신호주파수결정단계의 수행단계를 도시한다. 이 때, 제어비는 기준입력신호의 주파수와 PLL입력신호의 비로 (기준체배부(100)에서 체배된 기준체배율)/(기준분주부(210)에서 분주된 기준분주율)로 결정된다. 즉, 상기 PLL입력신호주파수결정부(330)는 기준체배율결정단계에서 결정된 제1 내지 제4기준체배율과 기준분주율결정단계에서 결정된 제1 내지 제4기준분주율에 기초하여 제1제어비, 제2제어비, 제3제어비, 및 제4제어비를 포함하는 기준제어비를 도출(S10)한다.
구체적으로, 제1 내지 제4기준체배율과 제1 내지 제4기준분주율을 이용하여 도출할 수 있는 제어비는 최대 16가지이다. 즉, 제1 내지 제4기준체배율과 제1 내지 제4기준분주율이 모두 상이한 소수로 구성되는 경우, 제1 내지 제16제어비가 결정될 수 있으며, 만약 제1 내지 제4기준체배율과 제1 내지 제4기준분주율이 각각 일치 (제1기준체배율 = 제1기준분주율, 제2기준체배율 = 제2기준분주율, 제3기준체배율 = 제3기준분주율, 제4기준체배율 = 제4기준분주율)한다면 제1 내지 제13제어비가 결정된다. 즉, 기준체배율과 기준분주율이 각각 4 개씩 결정되는 경우, 13 내지 16 개의 제어비가 결정될 수 있으며, 본 명세서에서 기술되는 기준체배율과 기준분주율의 수는 설명을 위한 예시일 뿐 실제 발명에서는 발명자의 의도에 따라 언제든지 설계변경될 수 있는 구성에 해당한다.
본 발명의 일 실시예에 따르면, 상기 PLL입력신호주파수결정부(330)는 결정된 복수의 제어비 중 2 이상의 제어비만을 기준제어비로 결정할 수 있고, 본 발명의 다른 실시예에 따르면, 상기 기준체배율결정단계와 상기 기준분주율결정단계 각각에서 결정되는 기준체배율 및 기준분주율 각각에 기초하여 결정될 수 있는 모든 제어비를 기준제어비로 결정할 수 있다. 바람직하게는, 기준체배율과 기준분주율이 큰 소수일수록 더 넓은 대역폭에서 정수경계회피를 회피할 확률이 높아지는 경향이 있으나, 기준체배율 혹은 기준분주율을 과도하게 큰 소수로 결정하는 경우, 본 발명의 정수경스퍼를 회피할 수 있는 장치가 포함된 통신시스템의 성능이 낮아질 수 있으므로, 적절한 수의 기준제어비를 도출한다.
2 이상의 기준제어비가 결정되면, 도 7을 참조하여, 결정된 상기 2 상의 기준제어비에 따라 정수경계스퍼가 발생되는 주파수에 대한 테이블을 생성(S11)한다. 이후, 상기 PLL입력신호주파수결정부(330)는 발명자 혹은 사용자가 원하는 PLL출력신호의 주파수에서 각 기준제어비별로 정수경계스퍼가 발생되는 주파수지점까지의 거리를 산출(S12)하고, 산출된 복수의 거리 중 가장 긴 거리에 해당하는 기준제어비를 도출한 뒤, 해당 기준제어비에 해당하는 체배율과 분주율로 상기 기준체배부(100) 및 상기 기준분주부(210) 각각을 제어(S13)한다. 이하에서는, 상기 단계 S10에서 결정된 2 이상의 기준제어비 중 정수경계스퍼를 가장 안정적으로 회피할 수 있는 기준제어비를 결정하는 과정에 대해 서술하도록 한다.
도 7은 본 발명의 일 실시예에 따른 기준제어비에 따라 정수경계스퍼가 발생되는 주파수를 확인할 수 있는 주파수테이블을 개략적으로 도시한다.
개략적으로, 도 7은, 설명의 편의를 위하여 2개의 기준제어비(4/3, 5/3)에 따라 정수경계스퍼가 발생되는 주파수를 확인할 수 있는 주파수테이블을 도시하되, 도 7의 (a)는 800 내지 950 MHz 대역에서의 주파수테이블을 도시하고, 도 7의 (b)는 800 내지 1050 MHz 대역에서의 주파수테이블을 도시한다.
구체적으로, 도 7에서 마름모 포인트는 기준제어비가 1 인 경우, 즉, 기준입력신호와 PLL입력신호의 주파수가 같은 경우, 정수경계스퍼가 발생되는 주파수를 가리키며, 20 MHz 주기로 마름모 포인트가 기록되는 것을 확인할 수 있다. 사각형 포인트는 기준제어비가 4/3 인 경우, 즉, 기준입력신호의 주파수 4/3 배 주파수를 가지는 PLL입력신호가 위상주파수검출부(220)로 입력되는 경우, 정수경계스퍼가 발생되는 주파수를 가리키며, 삼각형 포인트는 기준제어비가 4/5 인 경우 정수경계스퍼가 발생되는 주파수를 가리킨다. 사각형 포인트의 경우, 약 27 MHz 주기로 기록되며, 삼각형 포인트의 경우, 16 MHz 주기로 기록된다.
본 발명의 발명자 혹은 사용자는 정수경계를 회피하기 위해서는, PLL출력신호에 해당하는 주파수 중 포인트가 기록되지 않은 기준제어비를 선택해야 한다. 예를 들어, 도 7에 도시된 바와 같이, PLL출력신호의 주파수가 20 MHz 마다 반복되는 경우, 860 MHz 근처에서는 기준제어비를 4/3 혹은 4/5 로 결정하면 정수경계스퍼를 회피할 수 있으나, , 도 7의 (b)에 도시된 바와 같이, 880 MHz, 960 MHz, 및 1.04 GHz 에서는 어떠한 기준제어비를 선택하더라도 정수경계스퍼를 회피할 수 없다. 다시 말해, 사각형 포인트가 4 개, 삼각형 포인트가 5개 찍힐 때 마다 정수경계스퍼를 회피할 수 없는 주파수가 발생된다. 즉, 각 기준제어비간의 일종의 최소공배수 개념에 해당하는 주파수마다 정수경계스퍼를 회피할 수 없는 주파수가 발생되는데, 본 발명의 발명자는 이러한 정수경계스퍼를 회피하기 위하여, 기준체배율 및 기준분주율을 소수로 결정할 수 있는 구성을 고안하였다.
예를 들어, 제1기준제어비로 3/7, 제2기준제어비로 5/7, 제3기준제어비로 9/7 이 3가지 기준제어비에 대한 테이블이 생성되는 경우, 각 기준제어비의 분자값이, 3, 5, 9의 최소공배수는 3 * 5 * 9 = 135 이므로 135번 마다 정수경계스퍼를 회피할 수 없는 주파수가 발생되는데, 도 7과 같이, 기준입력신호가 20MHz 주기라면, 20 MHz * 135 = 2.7 GHz 간격으로 정수경계스퍼를 회피할 수 없는 주파수가 발생된다. 즉, 본 발명의 PLL출력신호가 출력되는 주파수대역의 대역폭이 2.7GHz 미만이라면, 위와 같이, 3개의 기준제어비를 통해 정수경계스퍼를 회피할 수 있다.
만약, 도 7의 (b)에 도시된 바와 같이 기준체배율을 4로 설정하여, 제1기준제어비를 4/3, 제2기준제어비를 4/5로 결정하는 경우, 각 기준제어비의 분자값이 4, 4로 최소공배수가 4 이기 때문에, 20 MHz * 4 = 80 MHz 마다 정수경계스퍼를 회피할 수 없는 주파수가 발생된다. 다른 실시예로서, 제1기준제어비로 5/7, 제2기준제어비로 7/5, 제3기준제어비로 5/3이 결정된다면, 각 기준제어비별 분자값의 최소공배수에 해당하는 35회 * 20 MHz = 700 MHz 마다 정수경계스퍼를 회피할 수 없는 주파수가 발생된다.
즉, 본 발명의 발명자 혹은 사용자에 의하여 PLL출력신호가 출력되는 주파수 대역과 기준입력신호의 주기가 결정되면, 본 발명의 컨트롤러(300)는, 기준입력신호의 주기를 고려한 뒤, 해당 주파수대역보다 넓은 간격으로 정수경계스퍼가 발생되는 기준제어비를 도출함으로써, PLL출력신호가 정수경계스퍼를 회피할 수 있도록 할 수 있다. 다만, 전술한 바와 같이, 기준체배율 혹은 기준분주율을 너무 크게 설정하는 경우, 본 발명이 구비된 통신시스템의 안정성 및 성능이 저하될 수 있으므로, 가능한한 작은 소수로 결정되는 것이 바람직하며, 이를 결정하기 위한 구성은 통상의 기술자에 의하여, 공지의 기술을 활용하여 설계될 수 있다.
도 8은 본 발명의 일 실시예에 따른 정수경계스퍼를 회피할 수 있는 기준제어비를 도출하는 과정을 개략적으로 도시한다.
도 8에 도시된 바와 같이, 상기 PLL입력신호주파수결정부(330)는, 주파수테이블이 생성되면, PLL출력신호의 주파수에서 각 기준제어비별로 정수경계스퍼가 발생되는 주파수지점까지의 거리를 산출하는 단계; 및 산출된 복수의 거리 중 가장 짧은 거리에 해당하는 체배율과 분주율로 상기 기준체배부(100) 및 상기 기준분주부(210) 각각을 제어하는 단계;를 수행한다.
구체적으로, PLL출력신호의 주파수가 특정 주파수로 결정된 경우, 상기 PLL입력신호주파수결정부(330)는 결정된 복수의 기준제어비 중 가장 정수경계스퍼의 영향이 작아지거나 혹은 가장 정수경계스퍼가 발생될 확률을 낮출 기준제어비를 상기 단계 S12를 수행함으로써 결정할 수 있고, 상기 단계 S12의 수행과정을 도 8에 도시한다.
도 8에 도시된 바와 같이, 상기 단계 S12에서는 PLL출력신호의 주파수가 860 MHz 로 결정된 경우, 복수의 기준제어비 별로 정수경계스퍼가 발생되는 지점으로 찍힌 포인트와 상기 PLL출력신호 주파수 사이의 최단 거리를 도출한다. 즉, PLL출력신호의 주파수를 기준으로 양쪽에 형성되는 포인트 중 더 가까운 곳에 형성되는 포인트와 상기 PLL출력신호의 주파수 사이의 거리를 도출한다.
도 8에서는, 제1기준제어비에서 제일 가까운 포인트와의 거리를 r1, 제2기준제어비에서 제일 가까운 포인트와의 거리를 r2, 제3기준제어비에서 제일 가까운 포인트와의 거리를 r3라고 하는 경우, 상기 PLL입력신호주파수결정부(330)는 r1, r2, r3 각각의 크기를 비교한 뒤, 가장 긴 거리를 가진 기준제어비를 도출한다. 도 8에서는 r1 내지 r3 중 r2가 가장 긴 거리에 해당하므로, r2에 해당하는 제2기준제어비로 기준체배부(100) 및 기준분주부(210)를 제어한다.
예를 들어, 제2기준제어비가 7/5인 경우, 기준체배율 7로 상기 기준체배부(100)를 제어하고, 기준분주율 5로 상기 기준분주부(210)를 제어한다. 또 다른 예로서, 제2기준제어비가 11/3인 경우, 기준체배율 11로 상기 기준체배부(100)를 제어하고, 기준분주율 3으로 상기 기준분주부(210)를 제어한다. 전술한 방식을 통해, 본 발명은 비교적 적은 부피의 전자/전기적 구성을 통해 정수경계스퍼를 회피하기 위한 장치를 구현할 수 있는 것을 기술적 특징으로 한다.
도 9 및 도 10은 본 발명의 몇 실시예에 따른 기준체배부(100)의 내부구성을 개략적으로 도시한다.
도 9에 도시된 바와 같이, 상기 기준체배부(100)는, 상기 기준입력신호를 입력받은 뒤, 지연회로부를 통해 소정의 시간만큼 상기 기준입력신호를 지연시키되 상기 기준입력신호와 동기된 내부클럭신호를 생성하는 지연고정루프모듈; 및 상기 내부클럭신호의 주파수를 상기 기준체배율만큼 체배하여 상기 체배신호를 생성하는 엣지컴바이너모듈;을 포함한다.
구체적으로, 본 발명의 일 실시예로서, 본 발명의 기준체배부(100)는, 도 9에 도시된 바와 같이, 지연고정루프모듈 및 엣지컴바이너모듈을 포함하는 구성에 해당할 수 있고, 본 발명의 다른 실시예로서, 본 발명의 기준체배부(100)는, 도 10에 도시된 바와 같이, N(N은 2 이상의 자연수) 개의 주파수더블러를 다단으로 배치하는 구성에 해당할 수 있으며, 본 발명의 또 다른 실시예로서, 본 발명의 기준체배부(100)는, 도 9 및 도 10에는 도시되지 않았으나, 기설정되거나 혹은 프로그래밍 가능한 기준체배율로 입력된 주파수를 증폭시킬 수 있는 회로를 포함하는 구성에 해당할 수 있다.
도 9에 도시된 바와 같이, 본 발명의 일 실시예로서, 상기 지연고정루프모듈은 위상을 비교할 수 있는 위상비교기(Phase Comparator)와 루프필터(Loop Filter)를 포함할 수 있으며, 상기 엣지컴바이너모듈은, 1 이상의 플립플롭 회로; 혹은 이와 동등한 효과를 발휘하는 회로;를 포함할 수 있다. 상기 기준입력신호는 상기 지연고정루프모듈로 입력되고, 상기 기준입력신호에 대해 기준체배율만큼 주파수를 증폭시킨 체배신호는 엣지컴바이너모듈을 통해 출력된다. 본 발명의 다른 실시예로서, 도 10에 도시된 바와 같이, 상기 기준체배부(100)는 다단으로 구성된 N개의 주파수더블러(도 10에서 Freq. Doubler)를 포함할 수 있으며, 각각의 주파수더블러는 듀티코렉터(Duty Corrrector)과 연결될 수 있다.
전술한 구성을 가지는 본 발명의 기준체배부(100)는 컨트롤러(300)에 의해 결정된 기준체배율만큼 기준입력신호를 증폭하여 체배신호를 생성하며, 이러한 방식으로 기준입력신호의 주파수를 제어하여 PLL출력신호의 정수경계스퍼를 회피할 수 있다.
도 11은 본 발명의 일 실시예에 따른 정수경계스퍼를 회피할 수 있는 장치(1000)의 PLL출력신호를 주파수 도메인에서 개략적으로 도시한다.
구체적으로, 도 11은 본 발명의 정수경계스퍼를 회피할 수 있는 장치(1000)의 PLL출력신호를 도시한 것으로, 종래의 위상고정루프에서 출력되는 신호를 도시한 도 3과 비교하면 중심주파수인 540.01 MHz 인근에서 정수경계스퍼가 발생되지 않은 것을 확인할 수 있다. 즉, 본 발명을 통해, 발명자 혹은 사용자가 원하는 주파수의 PLL출력신호가 출력될 수 있고, 본 발명이 구비된 통신시스템의 안정성 및 성능을 높이는 효과를 발휘할 수 있다.
본 발명의 일 실시예에 따르면, 기준입력신호를 기준제어비로 주파수를 가변시킴으로써, PLL입력신호의 주파수와 PLL출력신호의 주파수와의 배수관계가 정수에 가까울 경우에 발생되는 정수경계스퍼를 회피할 수 있는 효과를 발휘할 수 있다.
본 발명의 일 실시예에 따르면, PLL출력신호의 주파수 범위가 넓더라도, 기준체배율과 기준분주율을 소수로 설정함으로써, 기준체배율과 기준분주율의 최소공배수를 가능한한 크게 설정할 수 있어, 반복되는 주기의 길이를 최대한 길게할 수 있고, 이를 통해 정수경계스퍼를 회피할 수 있는 효과를 발휘할 수 있다.
이상과 같이 실시예들이 비록 한정된 실시예와 도면에 의해 설명되었으나, 해당 기술분야에서 통상의 지식을 가진 자라면 상기의 기재로부터 다양한 수정 및 변형이 가능하다. 예를 들어, 설명된 기술들이 설명된 방법과 다른 순서로 수행되거나, 및/또는 설명된 시스템, 구조, 장치, 회로 등의 구성요소들이 설명된 방법과 다른 형태로 결합 또는 조합되거나, 다른 구성요소 또는 균등물에 의하여 대치되거나 치환되더라도 적절한 결과가 달성될 수 있다. 그러므로, 다른 구현들, 다른 실시예들 및 특허청구범위와 균등한 것들도 후술하는 특허청구범위의 범위에 속한다.

Claims (6)

  1. 위상고정루프를 포함하고, 기준입력신호의 주파수를 제어하여 정수경계스퍼를 회피할 수 있는 장치로서,
    상기 기준입력신호의 주파수를 소정의 기준체배율로 체배하는 기준체배부;
    상기 기준체배부에서 출력되는 체배신호의 주파수를 소정의 기준분주율로 분주하는 기준분주부;
    상기 기준분주부에서 출력되는 PLL입력신호와 피드백분주부에서 출력되는 피드백신호를 비교한 뒤 비교결과신호를 출력하는 위상주파수검출부;
    상기 비교결과신호에 따라 루프필터부로 전류를 공급하거나 상기 루프필터부로부터 전류를 공급받는 전하펌프부;
    상기 전하펌프부로 공급하거나 상기 전하펌프부에서 공급받은 전류에 기초하여 전압정보를 생성하는 루프필터부;
    상기 루프필터부로부터 전달받은 전압정보에 기초하여 발진신호를 생성하는 전압제어발진부;
    상기 발진신호의 주파수를 제1분주값으로 분주한 뒤, 분주된 상기 피드백신호를 상기 위상주파수검출부로 전달하는 피드백분주부; 및
    상기 전압제어발진부로부터 상기 발진신호를 제2분주값으로 분주한 PLL출력신호를 출력하는 포스트분주부;를 포함하고,
    상기 정수경계스퍼를 회피할 수 있는 장치는 상기 기준체배부 및 상기 기준분주부를 제어하기 위한 컨트롤러를 더 포함하고,
    상기 컨트롤러는,
    상기 기준체배부에서 상기 기준입력신호의 주파수를 체배할 상기 기준체배율을 결정하는 기준체배율결정단계;
    상기 기준분주부에서 상기 체배신호의 주파수를 분주할 상기 기준분주율을 결정하는 기준분주율결정단계; 및
    상기 정수경계스퍼를 회피할 수 있는, PLL입력신호의 주파수를 결정하는 PLL입력신호주파수결정단계;를 수행하고,
    상기 PLL입력신호주파수결정단계는,
    복수의 기준체배율 각각을 복수의 기준분주율 각각으로 나눈 값에 기초하여 결정되는 제1제어비, 제2제어비, 제3제어비, 및 제4제어비를 포함하는 기준제어비를 도출하는 기준제어비도출단계;
    도출된 2 이상의 기준제어비에 따라 정수경계스퍼가 발생되는 주파수에 대한 테이블을 생성하는 테이블생성단계;
    상기 PLL출력신호의 주파수에서 각 기준제어비별로 정수경계스퍼가 발생되는 주파수지점까지의 거리를 산출하는 단계; 및
    산출된 복수의 거리 중 가장 긴 거리에 해당하고, PPL출력신호가 출력되는 주파수대역보다 넓은 간격으로 정수경계스퍼가 발생되는 기준제어비를 도출한 뒤, 해당 기준제어비에 해당하는 체배율과 분주율로 상기 기준체배부 및 상기 기준분주부 각각을 제어하는 단계;를 포함하고,
    상기 기준체배부 및 상기 기준분주부는 상기 위상주파수검출부의 전단에 위치하고,
    상기 컨트롤러의 제어에 따라 결정되는 기준제어비에 기초하여 상기 기준입력신호의 주파수가 가변되어 생성된 PLL입력신호는 상기 위상주파수검출부로 입력되고,
    상기 기준제어비를 결정하는 1 이상의 기준체배율 및 1 이상의 기준분주율은 모두 소수에 해당하는, 정수경계스퍼를 회피할 수 있는 장치.
  2. 삭제
  3. 삭제
  4. 삭제
  5. 청구항 1에 있어서,
    상기 정수경계스퍼를 회피할 수 있는 장치는,
    상기 피드백분주부 및 상기 위상주파수검출부와 연결되고, 기설정된 복수의 정수값들로 분주율을 무작위로 스위칭함으로써 상기 제1분주값을 분수비로 결정하는 시그마델타변조부;를 더 포함하고,
    상기 시그마델타변조부에서 사용되는 상기 기설정된 복수의 정수값들은 컨트롤러에서 결정되는 PLL입력신호의 주파수에 따라 가변되는, 정수경계스퍼를 회피할 수 있는 장치.
  6. 청구항 1에 있어서,
    상기 기준체배부는,
    상기 기준입력신호를 입력받은 뒤, 지연회로부를 통해 소정의 시간만큼 상기 기준입력신호를 지연시키되 상기 기준입력신호와 동기된 내부클럭신호를 생성하는 지연고정루프모듈; 및
    상기 내부클럭신호의 주파수를 상기 기준체배율만큼 체배하여 상기 체배신호를 생성하는 엣지컴바이너모듈;을 포함하는, 정수경계스퍼를 회피할 수 있는 장치.
KR1020240027254A 2024-02-26 2024-02-26 위상고정루프를 포함하고, 기준입력신호의 주파수를 제어하여 정수경계스퍼를 회피할 수 있는 장치 KR102718725B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020240027254A KR102718725B1 (ko) 2024-02-26 2024-02-26 위상고정루프를 포함하고, 기준입력신호의 주파수를 제어하여 정수경계스퍼를 회피할 수 있는 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020240027254A KR102718725B1 (ko) 2024-02-26 2024-02-26 위상고정루프를 포함하고, 기준입력신호의 주파수를 제어하여 정수경계스퍼를 회피할 수 있는 장치

Publications (1)

Publication Number Publication Date
KR102718725B1 true KR102718725B1 (ko) 2024-10-17

Family

ID=93286360

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020240027254A KR102718725B1 (ko) 2024-02-26 2024-02-26 위상고정루프를 포함하고, 기준입력신호의 주파수를 제어하여 정수경계스퍼를 회피할 수 있는 장치

Country Status (1)

Country Link
KR (1) KR102718725B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120090618A (ko) * 2011-02-08 2012-08-17 연세대학교 산학협력단 에지컴바이너, 이를 이용한 주파수 체배기 및 주파수 체배방법
US20140062605A1 (en) * 2012-08-31 2014-03-06 Motorola Solutions, Inc. Method and apparatus for a synthesizer architecture
US10965295B1 (en) * 2020-05-07 2021-03-30 Shenzhen GOODIX Technology Co., Ltd. Integer boundary spur mitigation for fractional PLL frequency synthesizers

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120090618A (ko) * 2011-02-08 2012-08-17 연세대학교 산학협력단 에지컴바이너, 이를 이용한 주파수 체배기 및 주파수 체배방법
US20140062605A1 (en) * 2012-08-31 2014-03-06 Motorola Solutions, Inc. Method and apparatus for a synthesizer architecture
US10965295B1 (en) * 2020-05-07 2021-03-30 Shenzhen GOODIX Technology Co., Ltd. Integer boundary spur mitigation for fractional PLL frequency synthesizers

Similar Documents

Publication Publication Date Title
US7065172B2 (en) Precision jitter-free frequency synthesis
US6147561A (en) Phase/frequency detector with time-delayed inputs in a charge pump based phase locked loop and a method for enhancing the phase locked loop gain
US6919744B2 (en) Spectrum profile control for a PLL and the like
US7791415B2 (en) Fractional-N synthesized chirp generator
US7042258B2 (en) Signal generator with selectable mode control
US6836526B2 (en) Fractional-N synthesizer with two control words
KR101654218B1 (ko) 스프레드 스펙트럼 클럭 발생기
US20090146747A1 (en) Novel method of frequency synthesis for fast switching
JP2007053770A (ja) ジッタを減少させた半導体装置、分散スペクトルクロック発生器、及び信号出力方法
JP2001177407A (ja) デジタル制御の周波数増倍発振器を備えた位相同期ループ
US7274231B1 (en) Low jitter frequency synthesizer
US6943598B2 (en) Reduced-size integrated phase-locked loop
CN104601171A (zh) 小数分频器和小数分频锁相环
US9509323B2 (en) Fractional-N synthesizer with pre-multiplication
US9571071B2 (en) Frequency synthesizer circuit
EP1721388B1 (en) Fractional frequency synthesizer
EP1297619B1 (en) Linear dead-band-free digital phase detection
KR102718725B1 (ko) 위상고정루프를 포함하고, 기준입력신호의 주파수를 제어하여 정수경계스퍼를 회피할 수 있는 장치
CN111294043B (zh) 一种基于pll的自动恢复外部时钟的系统
CN112994687B (zh) 一种参考时钟信号注入锁相环电路及消除失调方法
TW201824750A (zh) 頻率合成器
EP4175180A1 (en) Circuitry and methods for fractional division of high-frequency clock signals
Ghasemzadeh et al. A new adaptive PLL to reduce the lock time in 0.18 µm technology
CN114389599A (zh) 小数-n锁相环及其电荷泵控制方法
TWI552532B (zh) 展頻時脈產生器與展頻時脈信號產生方法

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant