[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR102718273B1 - 저항 변화 메모리 소자 및 그 제조 방법과 전자 장치 - Google Patents

저항 변화 메모리 소자 및 그 제조 방법과 전자 장치 Download PDF

Info

Publication number
KR102718273B1
KR102718273B1 KR1020190053613A KR20190053613A KR102718273B1 KR 102718273 B1 KR102718273 B1 KR 102718273B1 KR 1020190053613 A KR1020190053613 A KR 1020190053613A KR 20190053613 A KR20190053613 A KR 20190053613A KR 102718273 B1 KR102718273 B1 KR 102718273B1
Authority
KR
South Korea
Prior art keywords
resistance change
halide
quantum dots
cadmium quantum
change layer
Prior art date
Application number
KR1020190053613A
Other languages
English (en)
Other versions
KR20200129347A (ko
Inventor
김광희
이희재
조얼
김태형
장은주
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020190053613A priority Critical patent/KR102718273B1/ko
Priority to US16/701,293 priority patent/US11444242B2/en
Publication of KR20200129347A publication Critical patent/KR20200129347A/ko
Application granted granted Critical
Publication of KR102718273B1 publication Critical patent/KR102718273B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/81—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials of structures exhibiting quantum-confinement effects, e.g. single quantum wells; of structures having periodic or quasi-periodic potential variation
    • H10D62/812—Single quantum well structures
    • H10D62/814—Quantum box structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D48/00—Individual devices not covered by groups H10D1/00 - H10D44/00
    • H10D48/30—Devices controlled by electric currents or voltages
    • H10D48/38—Devices controlled only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H10D48/381—Multistable devices; Devices having two or more distinct operating states
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H10N70/245—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies the species being metal cations, e.g. programmable metallization cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/884—Switching materials based on at least one element of group IIIA, IVA or VA, e.g. elemental or compound semiconductors
    • H10N70/8845—Carbon or carbides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/82—Heterojunctions
    • H10D62/826—Heterojunctions comprising only Group II-VI materials heterojunctions, e.g. CdTe/HgTe heterojunctions

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

서로 마주하는 제1 전극과 제2 전극, 그리고 상기 제1 전극과 상기 제2 전극 사이에 위치하는 저항 변화 층을 포함하고, 상기 저항 변화 층은 비카드뮴 양자점(Cd-free quantum dots)을 포함하며, 상기 비카드뮴 양자점의 적어도 일부는 표면에 할라이드 음이온(X-)을 포함한 비카드뮴 양자점인 저항 변화 메모리 소자 및 그 제조 방법과 전자 장치에 관한 것이다.

Description

저항 변화 메모리 소자 및 그 제조 방법과 전자 장치{RESISTIVE MEMORY DEVICE AND METHOD OF MANUFACTURING THE SAME AND ELECTRONIC DEVICE}
저항 변화 메모리 소자 및 그 제조 방법과 전자 장치에 관한 것이다.
메모리 소자의 크기가 점점 작아지고 고집적화됨에 따라 소자의 크기를 줄이는 것에 한계가 있다. 이에 기존 메모리 소자를 대체하거나 보완할 수 있는 차세대 메모리 소자가 연구되고 있다.
차세대 메모리 소자 중 하나로 저항 변화 메모리 소자(resistive memory device)가 연구되고 있다. 저항 변화 메모리 소자는 인가전압에 따라 저항이 급격히 변화하여 적어도 두 개의 저항 상태를 스위칭할 수 있는 물질을 이용하는 소자이다.
일 구현예는 단순한 공정으로 안정적인 전기적 특성을 나타낼 수 있는 저항 변화 메모리 소자를 제공한다.
다른 구현예는 상기 저항 변화 메모리 소자의 제조 방법을 제공한다.
또 다른 구현예는 상기 저항 변화 메모리 소자를 포함하는 전자 장치에 관한 것이다.
일 구현예에 따르면, 서로 마주하는 제1 전극과 제2 전극, 그리고 상기 제1 전극과 상기 제2 전극 사이에 위치하는 저항 변화 층을 포함하고, 상기 저항 변화 층은 비카드뮴 양자점(Cd-free quantum dots)을 포함하며, 상기 비카드뮴 양자점의 적어도 일부는 표면에 할라이드 음이온을 포함한 비카드뮴 양자점인 저항 변화 메모리 소자를 제공한다.
상기 할라이드 음이온은 할라이드로부터 유래될 수 있고, 상기 할라이드는 아연, 인듐, 납, 갈륨, 마그네슘, 리튬 또는 이들의 조합을 포함하는 금속 할라이드를 포함할 수 있다.
상기 금속 할라이드는 아연 불화물, 아연 염화물, 아연 브롬화물, 아연 요오드화물, 인듐 불화물, 인듐 염화물, 인듐 브롬화물, 인듐 요오드화물, 납 불화물, 납 염화물, 납 브롬화물, 납 요오드화물, 갈륨 불화물, 갈륨 염화물, 갈륨 브롬화물, 갈륨 요오드화물, 마그네슘 불화물, 마그네슘 염화물, 마그네슘 브롬화물, 마그네슘 요오드화물, 리튬 불화물, 리튬 염화물, 리튬 브롬화물, 리튬 요오드화물 또는 이들의 조합을 포함할 수 있다.
상기 비카드뮴 양자점은 아연, 인듐 또는 이들의 조합을 포함할 수 있다.
상기 비카드뮴 양자점은 ZnSe, ZnSeTe, InZn, InP, InZnP 또는 이들의 조합을 포함할 수 있다.
상기 비카드뮴 양자점은 제1 반도체 나노결정을 포함하는 코어, 그리고 상기 코어 상에 배치되고 상기 제1 반도체 나노결정과 다른 제2 반도체 나노결정을 포함하는 쉘을 포함할 수 있다.
상기 제1 반도체 나노결정은 ZnSe, ZnSeTe, InP, InZnP 또는 이들의 조합을 포함할 수 있다.
상기 제2 반도체 나노결정은 아연, 셀레늄, 황 또는 이들의 조합을 포함할 수 있다.
상기 비카드뮴 양자점은 표면에 유기 리간드를 더 포함할 수 있고, 상기 유기 리간드는 RCOOH, RNH2, R2NH, R3N, RH2PO, R2HPO, R3PO, RH2P, R2HP, R3P, ROH, RCOOR, RPO(OH)2, RHPOOH, R2POOH 또는 이들의 조합을 포함할 수 있으며, 여기서 R은 서로 같거나 다르며 각각 독립적으로 치환 또는 비치환된 C1 내지 C40 지방족 탄화수소, 치환 또는 비치환된 C6 내지 C20 방향족 탄화수소 또는 이들의 조합일 수 있다.
상기 비카드뮴 양자점의 일부는 표면에 할라이드 음이온을 포함하지 않는 비카드뮴 양자점일 수 있다.
상기 저항 변화 층은 상기 표면에 할라이드 음이온을 포함한 비카드뮴 양자점을 포함하는 제1 저항 변화 층, 그리고 상기 표면에 할라이드 음이온을 포함하지 않는 비카드뮴 양자점을 포함하는 제2 저항 변화 층을 포함할 수 있다.
상기 표면에 할라이드 음이온을 포함하지 않는 비카드뮴 양자점은 카르복실산 함유 리간드로 치환된 비카드뮴 양자점을 포함할 수 있다.
상기 제2 저항 변화 층은 상기 제1 저항 변화 층 위에 위치할 수 있고, 상기 저항 변화 층은 상기 제2 저항 변화 층 위에 위치하고 상기 표면에 할라이드 음이온을 포함한 비카드뮴 양자점을 포함하는 제3 저항 변화 층을 더 포함할 수 있다.
다른 구현예에 따르면, 제1 전극을 형성하는 단계, 상기 제1 전극 위에 저항 변화 층을 형성하는 단계, 그리고 상기 저항 변화 층 위에 제2 전극을 형성하는 단계를 포함하고, 상기 저항 변화 층은 비카드뮴 양자점을 포함하며, 상기 비카드뮴 양자점의 적어도 일부는 표면에 할라이드 음이온을 포함한 비카드뮴 양자점인 저항 변화 메모리 소자의 제조 방법을 제공한다.
상기 저항 변화 층을 형성하는 단계는 상기 비카드뮴 양자점을 포함한 분산액을 준비하는 단계, 상기 비카드뮴 양자점을 포함한 분산액을 코팅하여 상기 비카드뮴 양자점을 포함하는 전구체 층을 형성하는 단계, 극성 용매 내에 할라이드를 포함하는 할라이드 용액을 준비하는 단계, 그리고 상기 전구체 층에 상기 할라이드 용액을 공급하여 상기 비카드뮴 양자점의 적어도 일부를 상기 표면에 할라이드 음이온을 포함한 비카드뮴 양자점으로 바꾸는 단계를 포함할 수 있다.
상기 저항 변화 층을 형성하는 단계는 상기 비카드뮴 양자점을 포함한 분산액을 준비하는 단계, 극성 용매 내에 할라이드를 포함하는 할라이드 용액을 준비하는 단계, 그리고 상기 비카드뮴 양자점을 포함한 분산액과 상기 할라이드 용액을 혼합하여 상기 비카드뮴 양자점의 적어도 일부를 상기 표면에 할라이드 음이온을 포함한 비카드뮴 양자점으로 바꾸는 단계를 포함할 수 있다.
상기 비카드뮴 양자점을 포함한 분산액과 상기 할라이드 용액을 혼합하는 단계는 상기 비카드뮴 양자점 100중량부에 대한 상기 할라이드의 함량이 약 0.1중량% 내지 10중량%가 되도록 상기 비카드뮴 양자점을 포함한 분산액과 상기 할라이드 용액을 혼합할 수 있다.
상기 저항 변화 층을 형성하는 단계는 상기 표면에 할라이드 음이온을 포함한 비카드뮴 양자점을 포함하는 제1 저항 변화 층을 형성하는 단계, 그리고 상기 제1 저항 변화 층 위에 표면에 할라이드 음이온을 포함하지 않는 비카드뮴 양자점을 포함하는 제2 저항 변화 층을 형성하는 단계를 포함할 수 있다.
상기 저항 변화 층을 형성하는 단계는 상기 제2 저항 변화 층 위에 상기 표면에 할라이드 음이온을 포함한 비카드뮴 양자점을 포함하는 제3 저항 변화 층을 형성하는 단계를 더 포함할 수 있다.
또 다른 구현예에 따르면, 상기 저항 변화 메모리 소자를 포함하는 전자 장치를 제공한다.
공정을 단순화하면서 안정적인 저항 스위칭 특성을 구현할 수 있다.
도 1은 일 구현예에 따른 저항 변화 메모리 소자의 메모리 셀 어레이를 보여주는 사시도이고,
도 2는 일 구현예에 따른 저항 변화 메모리 소자를 단위 메모리 셀의 일 예를 개략적으로 보여주는 단면도이고,
도 3은 일 구현예에 따른 저항 변화 메모리 소자의 단위 메모리 셀의 다른 예를 개략적으로 보여주는 단면도이고,
도 4는 일 구현예에 따른 저항 변화 메모리 소자의 단위 메모리 셀의 또 다른 예를 개략적으로 보여주는 단면도이고,
도 5는 일 구현예에 따른 저항 변화 메모리 소자의 단위 메모리 셀의 또 다른 예를 개략적으로 보여주는 단면도이고,
도 6은 실시예 1에 따른 저항 변화 메모리 소자의 전류-전압 특성을 보여주는 그래프이고,
도 7은 비교예 1에 따른 저항 변화 메모리 소자의 전류-전압 특성을 보여주는 그래프이고,
도 8은 실시예 1에 따른 저항 변화 메모리 소자의 데이터 유지 특성을 보여주는 그래프이다.
이하, 구현예들에 대하여 본 기술분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 권리 범위는 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 구현예에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우 뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
본 명세서에서 별도의 정의가 없는 한, "치환"이란, 화합물이나 작용기 중의 적어도 하나의 수소가 C1 내지 C30 알킬기, C2 내지 C30 알케닐기, C2 내지 C30 알키닐기, C6 내지 C30 아릴기, C3 내지 C30 헤테로고리기, C7 내지 C30 알킬아릴기, C1 내지 C30 알콕시기, C1 내지 C30 헤테로알킬기, C3 내지 C30 헤테로알킬아릴기, C3 내지 C30 사이클로알킬기, C3 내지 C15 사이클로알케닐기, C6 내지 C30의 사이클로알키닐기, C2 내지 C30 헤테로사이클로알킬기, 할로겐(F, Cl, Br 또는 I), 히드록시기(-OH), 니트로기(-NO2), 시아노기(-CN), 아미노기(-NRR' 여기서 R과 R'은 서로 독립적으로 수소 또는 C1 내지 C6 알킬기임), 아지도기(-N3), 아미디노기(-C(=NH)NH2), 히드라지노기(-NHNH2), 히드라조노기(=N(NH2), 알데히드기(-C(=O)H), 카르바모일기(carbamoyl group, -C(O)NH2), 티올기(-SH), 에스테르기(-C(=O)OR, 여기서 R은 C1 내지 C6 알킬기 또는 C6 내지 C12 아릴기임), 카르복실기(-COOH) 또는 그것의 염(-C(=O)OM, 여기서 M은 유기 또는 무기 양이온임), 술폰산기(-SO3H) 또는 그것의 염(-SO3M, 여기서 M은 유기 또는 무기 양이온임), 인산기(-PO3H2) 또는 그것의 염(-PO3MH 또는 -PO3M2, 여기서 M은 유기 또는 무기 양이온임) 및 이들의 조합에서 선택된 치환기로 치환된 것을 의미한다.
이하 도면을 참고하여 일 구현예에 따른 저항 변화 메모리 소자를 설명한다.
도 1은 일 구현예에 따른 저항 변화 메모리 소자의 메모리 셀 어레이를 보여주는 사시도이다.
도 1을 참고하면, 일 구현예에 따른 저항 변화 메모리 소자(100)는 일 방향으로 배열된 복수의 제1 신호 라인들(101); 복수의 제1 신호 라인들(101)과 교차하는 방향으로 배열된 복수의 제2 신호 라인들(102); 및 복수의 제1 신호 라인들(101)과 복수의 제2 신호 라인들(102)에 의해 구획되는 복수의 단위 메모리 셀(10)을 포함한다.
제1 신호 라인들(101)과 제2 신호 라인들(102) 중 어느 하나는 행 방향으로 배열될 수 있고 다른 하나는 열 방향으로 배열될 수 있다. 제1 신호 라인들(101)과 제2 신호 라인들(102) 중 어느 하나는 워드 라인일 수 있고 다른 하나는 비트 라인일 수 있다.
단위 메모리 셀(10)은 디지털 정보를 저장할 수 있으며, 예컨대 고저항 상태 및 저저항 상태를 포함한 적어도 두 개의 상태들 사이의 저항 변화에 의해 디지털 정보를 저장할 수 있다.
도 2는 일 구현예에 따른 저항 변화 메모리 소자를 단위 메모리 셀의 일 예를 개략적으로 보여주는 단면도이다.
도 2를 참고하면, 저항 변화 메모리 소자의 단위 메모리 셀(10)은 서로 마주하는 하부 전극(11)과 상부 전극(12), 그리고 하부 전극(11)과 상부 전극(12) 사이에 위치하는 저항 변화 층(13)을 포함한다.
기판(도시하지 않음)은 하부 전극(11) 측에 배치될 수도 있고 상부 전극(12) 측에 배치될 수 있다. 기판은 예컨대 유리와 같은 무기 물질; 폴리카보네이트, 폴리메틸메타크릴레이트, 폴리에틸렌테레프탈레이트, 폴리에틸렌나프탈레이트, 폴리에틸렌테레프탈레이트, 폴리이미드, 폴리아미드, 폴리에테르술폰, 이들의 공중합체, 이들의 유도체 또는 이들의 조합과 같은 유기 물질; 또는 실리콘웨이퍼 등으로 만들어질 수 있다. 기판은 생략될 수 있다.
하부 전극(11)은 제1 신호 라인(101)일 수 있고 상부 전극(12)은 제2 신호 라인(102)일 수 있다.
하부 전극(11)과 상부 전극(12) 중 어느 하나는 애노드(anode)이고 다른 하나는 캐소드(cathode)일 수 있다. 일 예로, 하부 전극(11)은 애노드일 수 있고 상부 전극(12)은 캐소드일 수 있다.
애노드는 높은 일 함수를 가지는 도전체로 만들어질 수 있으며, 예컨대 금속, 도전성 금속 산화물 또는 이들의 조합으로 만들어질 수 있다. 애노드는 예컨대 니켈, 백금, 바나듐, 크롬, 구리, 아연, 금과 같은 금속 또는 이들의 합금; 아연산화물, 인듐산화물, 주석산화물, 인듐주석산화물(ITO), 인듐아연산화물(IZO) 또는 불소 도핑된 주석 산화물과 같은 도전성 금속 산화물; 또는 ZnO와 Al 또는 SnO2와 Sb와 같은 금속과 산화물의 조합 등으로 만들어질 수 있으나, 이에 한정되는 것은 아니다.
캐소드는 애노드보다 낮은 일 함수를 가진 도전체로 만들어질 수 있으며, 예컨대 금속, 도전성 금속 산화물 및/또는 도전성 고분자로 만들어질 수 있다. 캐소드는 예컨대 알루미늄, 마그네슘, 칼슘, 나트륨, 칼륨, 타이타늄, 인듐, 이트륨, 리튬, 가돌리늄, 은, 주석, 납, 세슘, 바륨 등과 같은 금속 또는 이들의 합금; LiF/Al, LiO2/Al, Liq/Al, LiF/Ca 및 BaF2/Ca과 같은 다층 구조 물질을 들 수 있으나, 이에 한정되는 것은 아니다.
하부 전극(11)과 상부 전극(12) 중 적어도 하나는 투광 전극일 수 있으며, 투광 전극은 예컨대 아연산화물, 인듐산화물, 주석산화물, 인듐주석산화물(ITO), 인듐아연산화물(IZO) 또는 불소 도핑된 주석 산화물과 같은 도전성 금속 산화물, 또는 얇은 두께의 단일층 또는 복수층의 금속 박막으로 만들어질 수 있다. 하부 전극(11)과 상부 전극(12) 중 어느 하나가 불투광 전극인 경우 예컨대 알루미늄(Al), 은(Ag) 또는 금(Au)과 같은 불투명 도전체로 만들어질 수 있다.
저항 변화 층(13)은 전압 인가에 따른 저항 값의 급격한 변화로 저저항 상태(ON state)와 고저항 상태(OFF state)가 존재하는 층으로, 저항 스위칭 특성을 나타낼 수 있다.
저항 변화 층(13)은 복수의 양자점(quantum dots)(13a)을 포함한다.
양자점(13a)은 넓은 의미의 반도체 나노결정을 의미하며, 예컨대 등방성 반도체 나노결정, 퀀텀 로드 및 퀀텀 플레이트 등 다양할 수 있다. 여기서 퀀텀 로드는 종횡비가 1보다 큰, 예컨대 종횡비가 약 2 이상, 약 3 이상 또는 약 5 이상인 양자점을 의미할 수 있다. 일 예로, 퀀텀 로드의 종횡비는 약 50 이하, 약 30 이하 또는 약 20 이하일 수 있다.
양자점(13a)은 예컨대 약 1nm 내지 약 100nm의 입경(구형이 아닌 경우 가장 긴 부분의 길이)을 가질 수 있고, 예컨대 약 1nm 내지 80nm의 입경을 가질 수 있고, 예컨대 약 1nm 내지 50nm의 입경을 가질 수 있고, 예컨대 약 1nm 내지 20nm의 입경을 가질 수 있다.
양자점(13a)은 비카드뮴 양자점(Cd-free quantum dots)을 포함할 수 있으며, 예컨대 카드뮴 함유 양자점은 배제될 수 있다.
일 예로, 양자점(13a)은 II족-VI족 반도체 화합물, III족-V족 반도체 화합물, IV족- VI족 반도체 화합물, IV족 반도체 화합물, I-III-VI족 반도체 화합물, I-II-IV-VI족 반도체 화합물, II-III-V족 반도체 화합물 또는 이들의 조합을 포함할 수 있다. II-VI족 반도체 화합물은 예컨대 ZnS, ZnSe, ZnTe, ZnO, HgS, HgSe, HgTe, MgSe, MgS 및 이들의 혼합물에서 선택되는 이원소 반도체 화합물; ZnSeS, ZnSeTe, ZnSTe, HgSeS, HgSeTe, HgSTe, HgZnS, HgZnSe, HgZnTe, MgZnSe, MgZnS 및 이들의 혼합물에서 선택되는 삼원소 반도체 화합물; 및 HgZnTeS, HgZnSeS, HgZnSeTe, HgZnSTe 및 이들의 혼합물에서 선택되는 사원소 반도체 화합물에서 선택될 수 있으나, 이에 한정되는 것은 아니다. III-V족 반도체 화합물은 예컨대 GaN, GaP, GaAs, GaSb, AlN, AlP, AlAs, AlSb, InN, InP, InAs, InSb 및 이들의 혼합물에서 선택되는 이원소 반도체 화합물; GaNP, GaNAs, GaNSb, GaPAs, GaPSb, AlNP, AlNAs, AlNSb, AlPAs, AlPSb, InNP, InNAs, InNSb, InPAs, InPSb, GaAlNP 및 이들의 혼합물에서 선택되는 삼원소 반도체 화합물; 및 GaAlNAs, GaAlNSb, GaAlPAs, GaAlPSb, GaInNP, GaInNAs, GaInNSb, GaInPAs, GaInPSb, InAlNP, InAlNAs, InAlNSb, InAlPAs, InAlPSb 및 이들의 혼합물에서 선택되는 사원소 반도체 화합물에서 선택될 수 있으나, 이에 한정되는 것은 아니다. IV-VI족 반도체 화합물은 예컨대 SnS, SnSe, SnTe, PbS, PbSe, PbTe 및 이들의 혼합물에서 선택되는 이원소 반도체 화합물; SnSeS, SnSeTe, SnSTe, PbSeS, PbSeTe, PbSTe, SnPbS, SnPbSe, SnPbTe 및 이들의 혼합물에서 선택되는 삼원소 반도체 화합물; 및 SnPbSSe, SnPbSeTe, SnPbSTe 및 이들의 혼합물에서 선택되는 사원소 반도체 화합물에서 선택될 수 있으나, 이에 한정되는 것은 아니다. IV족 반도체 화합물은 예컨대 Si, Ge 및 이들의 혼합물에서 선택되는 단원소 반도체 화합물; 및 SiC, SiGe 및 이들의 혼합물에서 선택되는 이원소 반도체 화합물에서 선택될 수 있으나, 이에 한정되는 것은 아니다. I-III-VI족 반도체 화합물은 예컨대 CuInSe2, CuInS2, CuInGaSe, CuInGaS 및 이들의 혼합물에서 선택될 수 있으나, 이에 한정되는 것은 아니다. I-II-IV-VI족 반도체 화합물은 예컨대 CuZnSnSe 및 CuZnSnS에서 선택될 수 있으나 이에 한정되는 것은 아니다. II-III-V족 반도체 화합물은 예컨대 InZnP를 들 수 있으나 이에 한정되는 것은 아니다. 일 예로, 양자점(13a)은 페로브스카이트 물질(perovskite material)은 포함하지 않을 수 있다.
양자점(13a)은 이원소 반도체 화합물, 삼원소 반도체 화합물 또는 사원소 반도체 화합물을 실질적으로 균일한 농도로 포함하거나, 농도 분포가 부분적으로 다른 상태로 나누어 포함할 수 있다.
일 예로, 양자점(13a)은 아연(Zn), 인듐(In) 또는 이들의 조합을 포함하는 이원소 반도체 화합물, 삼원소 반도체 화합물 또는 사원소 반도체 화합물일 수 있다.
일 예로, 양자점(13a)은 아연(Zn)과 셀레늄(Se) 및 텔루리움(Te) 중 어느 하나를 포함하는 반도체 화합물일 수 있다. 예컨대 양자점(13a)은 Zn-Se 반도체 화합물, Zn-Te 반도체 화합물 및/또는 Zn-Se-Te 반도체 화합물일 수 있다. 예컨대 Zn-Se-Te 반도체 화합물에서 텔루리움(Te)의 함량은 셀레늄(Se)의 함량보다 작을 수 있다.
일 예로, 양자점(13a)은 인듐(In)과 아연(Zn) 및 인(P) 중 적어도 하나를 포함하는 반도체 화합물일 수 있다. 예컨대 양자점은 In-Zn 반도체 화합물, In-P 반도체 화합물 및/또는 In-Zn-P 반도체 화합물일 수 있다. 예컨대 In-Zn 반도체 화합물 또는 In-Zn-P 반도체 화합물에서 인듐(In)에 대한 아연(Zn)의 몰 비(mole ratio)는 약 25 이상일 수 있고, 상기 범위 내에서 예컨대 약 28 이상, 약 29 이상 또는 약 30 이상일 수 있으며, 상기 범위 내에서 예컨대 약 55 이하일 수 있으며, 예컨대 50 이하, 45 이하, 40 이하, 35 이하, 34 이하, 33 이하 또는 32 이하일 수 있다.
양자점(13a)은 하나의 반도체 화합물을 다른 반도체 화합물이 둘러싸는 코어-쉘(core-shell) 구조를 가질 수도 있다. 예컨대 양자점의 코어와 쉘의 계면은 쉘에 존재하는 원소의 농도가 중심으로 갈수록 낮아지는 농도 구배(gradient)를 가질 수 있다. 예컨대 양자점(13a)의 쉘을 구성하는 물질 조성이 양자점(13a)의 코어를 이루는 물질 조성보다 높은 에너지 밴드갭을 가질 수 있으며, 이에 따라 양자 구속 효과(quantum confinement effect)를 가질 수 있다. 일 예로, 양자점의 코어와 쉘의 계면에는 얼로이화 층(alloyed layer)이 존재하거나 존재하지 않을 수 있다. 얼로이화 층은 균질 얼로이(homogeneous alloy) 일 수 있거나 혹은, 그래디언트 얼로이(gradient alloy) 일 수 있다. 그래디언트 얼로이에서 쉘에 존재하는 원소의 농도는 반경 방향으로 변화하는 (예를 들어, 중심으로 갈수록 낮아지거나 높아지는) 농도 구배를 가질 수 있다.
양자점(13a)은 하나의 양자점 코어와 이를 둘러싸는 다층의 양자점 쉘을 포함할 수 있다. 이때 다층의 쉘은 2층 이상의 쉘을 가지는 것으로 각각의 층은 독립적으로 단일 조성, 합금 및/또는 농도 구배를 가질 수 있다. 예컨대 다층의 쉘 중, 코어에서 먼 쪽에 위치하는 쉘이 코어에서 가깝게 위치하는 쉘보다 높은 에너지 밴드갭을 가질 수 있으며, 이에 따라 양자 구속 효과를 가질 수 있다.
일 예로, 코어-쉘 구조를 가진 양자점(13a)은 제1 반도체 나노결정을 포함하는 코어와 코어 상에 배치되고 제2 반도체 나노결정을 포함하는 쉘을 포함할 수 있다. 제2 반도체 나노결정은 제1 반도체 나노결정과 다를 수 있다.
일 예로, 제1 반도체 화합물은 아연(Zn)과 셀레늄(Se) 및 텔루리움(Te) 중 어느 하나를 포함하는 반도체 화합물일 수 있으며 예컨대 Zn-Se 반도체 화합물, Zn-Te 반도체 화합물 및/또는 Zn-Se-Te 반도체 화합물일 수 있다.
일 예로, 제1 반도체 화합물은 인듐(In)과 아연(Zn) 및 인(P) 중 적어도 하나를 포함하는 반도체 화합물일 수 있으며, 예컨대 In-Zn 반도체 화합물, In-P 반도체 화합물 및/또는 In-Zn-P 반도체 화합물일 수 있다.
일 예로, 제2 반도체 화합물은 아연(Zn), 셀레늄(Se) 및/또는 황(S)을 포함할 수 있으며, 예컨대 ZnSeS 반도체 화합물, ZnS 반도체 화합물 또는 이들의 조합을 포함할 수 있다. 예컨대 쉘은 코어에 가깝게 위치하는 하나 이상의 내부 쉘과 양자점의 최외각에 위치하는 최외각 쉘을 포함할 수 있으며, 내부 쉘은 ZnSeS를 포함할 수 있고 최외각 쉘은 SnS를 포함할 수 있다. 예컨대 쉘은 일 성분에 대하여 농도 구배를 가질 수 있으며 예컨대 코어에서 멀어질수록 황(S)의 함량이 많아지는 농도 구배를 가질 수 있다.
양자점(13a)의 표면에는 유기 리간드가 결합되어 있을 수 있다. 유기 리간드는 예컨대 RCOOH, RNH2, R2NH, R3N, RH2PO, R2HPO, R3PO, RH2P, R2HP, R3P, ROH, RCOOR, RPO(OH)2, RHPOOH, R2POOH 또는 이들의 조합을 포함할 수 있다. 여기서 R은 서로 같거나 다르며 각각 독립적으로 치환 또는 비치환된 C1 내지 C40 지방족 탄화수소, 치환 또는 비치환된 C6 내지 C20 방향족 탄화수소 또는 이들의 조합일 수 있으며, 예컨대 C1 내지 C40 알킬기, C2 내지 C40 알케닐기 및/또는 C2 내지 C40 알키닐기일 수 있다. 일 예로, 유기 리간드는 카르복실산 함유 기일 수 있으며, 예컨대 카르복실산 함유 기는 C6 이상, 예컨대, C8 이상, C12 이상, C15 이상, C16 이상 또는 C18 이상 및 C30 이하의 카르복시산 함유 지방족 기일 수 있다. 예컨대 유기 리간드는 올레산일 수 있다. 예컨대 유기 리간드는 티올기를 포함하지 않을 수 있다.
양자점(13a)의 적어도 일부는 표면에 할라이드 음이온(halide anion, X-)을 포함한 양자점(13aa)일 수 있다. 할라이드 음이온(X-)은 예컨대 F-, Cl-, Br-, I- 또는 이들의 조합일 수 있다. 할라이드 음이온(X-)은 양자점(13a)의 표면에 결합 및/또는 부착된 형태로 존재하거나 양자점(13a)의 표면에 결합되어 있는 유기 리간드 중 적어도 일부에 치환, 결합 및/또는 부착된 형태로 존재할 수 있다. 할라이드 음이온(X-)은 예컨대 양자점(13a)의 표면을 패시베이션할 수 있다. 할라이드 음이온(X-)을 포함한 양자점(13aa)은 예컨대 할라이드(halide)로 처리된 양자점일 수 있다. 할라이드 음이온(X-)을 포함한 양자점(13aa)의 할라이드 음이온(X-)의 존재는 예컨대 XPS(X-ray photoelectron spectroscopy)로 측정시 할라이드 음이온(X-)의 피크 세기로부터 확인할 수 있다.
양자점(13aa)의 표면에 존재하는 할라이드 음이온(X-)은 할라이드로부터 유래될 수 있다. 할라이드는 예컨대 금속 할라이드(metal halide)일 수 있다. 금속 할라이드는 예컨대 아연(Zn), 인듐(In), 납(Pb), 갈륨(Ga), 마그네슘(Mg), 리튬(Li) 또는 이들의 조합을 포함할 수 있고, 예컨대 아연 불화물, 아연 염화물, 아연 브롬화물, 아연 요오드화물, 인듐 불화물, 인듐 염화물, 인듐 브롬화물, 인듐 요오드화물, 납 불화물, 납 염화물, 납 브롬화물, 납 요오드화물, 갈륨 불화물, 갈륨 염화물, 갈륨 브롬화물, 갈륨 요오드화물, 마그네슘 불화물, 마그네슘 염화물, 마그네슘 브롬화물, 마그네슘 요오드화물, 리튬 불화물, 리튬 염화물, 리튬 브롬화물, 리튬 요오드화물 또는 이들의 조합을 포함할 수 있다. 금속 할라이드에 포함된 금속 양이온(metal cation)은 예컨대 양자점(13a)에 포함된 금속과 동일한 것일 수 있다. 일 예로, 할라이드는 양자점(13a)의 표면(유기 리간드 포함)에 결합 및/또는 부착된 형태로 존재될 수 있으며, 예컨대 양자점(13a)의 표면을 패시베이션할 수 있다.
양자점(13a)의 일부는 표면에 할라이드 음이온(X-)을 포함하지 않는 양자점(13ab)일 수 있다. 할라이드 음이온(X-)을 포함하지 않는 양자점(13ab)은 할라이드로 처리되지 않은 양자점일 수 있으며, 예컨대 유기 리간드로만 치환되어 있을 수 있다. 예컨대 할라이드 음이온(X-)을 포함하지 않는 양자점(13ab)은 카르복실산 함유 리간드로 치환된 비카드뮴 양자점을 포함할 수 있으며, 예컨대 올레산 치환된 양자점을 포함할 수 있다.
저항 변화 층(13)은 할라이드 음이온(X-)을 포함한 양자점(13aa)을 포함함으로써 전압 인가시 전압 범위에 따라 저저항 상태(ON state)와 고저항 상태(OFF state)로 스위칭되는 특성을 나타낼 수 있다. 전압 범위는 예컨대 약 -5V 내지 +5V일 수 있고, 상기 범위 내에서 약 약 -3V 내지 +3V, 약 -2V 내지 +2V 또는 약 -1V 내지 +1V 일 수 있다.
이하 전술한 저항 변화 소자의 제조 방법의 일 예를 설명한다.
먼저, 기판(도시하지 않음) 위에 하부 전극(11)을 형성한다. 하부 전극(11)은 예컨대 스퍼터링 또는 증착으로 형성될 수 있다.
다음, 하부 전극(11) 위에 저항 변화 층(13)을 형성한다.
일 예로, 저항 변화 층(13)을 형성하는 단계는 양자점(13a)을 포함한 분산액을 준비하는 단계, 양자점(13a)을 포함한 분산액을 코팅하여 전구체 층을 형성하는 단계, 극성 용매 내에 할라이드를 포함하는 할라이드 용액을 준비하는 단계, 그리고 전구체 층에 할라이드 용액을 공급하여 전구체 층의 양자점(13a)의 적어도 일부를 할라이드 처리하는 단계를 포함할 수 있다.
양자점(13a)을 포함한 분산액은 할라이드로 처리되기 전의 양자점(13a)을 포함한 분산액일 수 있다. 양자점(13a)은 임의의 방법으로 (예컨대, 적절한 콜로이드 합성법 또는 화학적 습식 방법(wet chemical process)에 의해) 합성될 수 있다. 예컨대, 화학적 습식 방법에서는 유기 용매 중에서 양자점 전구체 물질들을 반응시켜 결정 입자들을 성장시키며, 유기 용매 및/또는 유기 리간드들이 반도체 나노결정의 표면에 배위됨으로써 결정의 성장을 조절할 수 있고, 합성 후 비용매(non-solvent)를 사용한 분리 과정을 통해 표면에 배위되지 않은 여분의 유기물이 제거될 수 있으며, 태생적으로 소정의 유기 리간드가 배위된 양자점(13a)이 얻어질 수 있다. 유기 리간드는 전술한 바와 같으며, 예컨대 카르복실기 함유 기일 수 있다. 분산액에서 사용하는 용매는 예컨대 지방족 탄화수소 유기 용매, 방향족 탄화수소 유기 용매, 아세테이트 용매 또는 이들의 조합을 포함할 수 있으며, 예컨대 톨루엔, 헥산, 사이클로헥산 또는 이들의 조합일 수 있으나, 이에 한정되는 것은 아니다.
전구체 층은 할라이드로 처리되기 전의 양자점(13a)을 포함한 양자점 분산액을 코팅하여 형성될 수 있다. 전구체 층은 예컨대 스핀코팅, 잉크젯 인쇄, 접촉 프린팅 또는 이들의 조합으로 코팅할 수 있으나, 이에 한정되는 것은 아니다. 전구체 층은 선택적으로 열처리될 수 있으며, 열처리는 예컨대 약 50℃ 내지 150℃의 온도에서 약 1분 내지 3시간 동안 수행될 수 있다.
할라이드 용액은 극성 용매에 할라이드를 용해시켜 얻을 수 있다.
할라이드는 예컨대 금속 할라이드일 수 있으며, 예컨대 아연 불화물, 아연 염화물, 아연 브롬화물, 아연 요오드화물, 인듐 불화물, 인듐 염화물, 인듐 브롬화물, 인듐 요오드화물, 납 불화물, 납 염화물, 납 브롬화물, 납 요오드화물, 갈륨 불화물, 갈륨 염화물, 갈륨 브롬화물, 갈륨 요오드화물, 마그네슘 불화물, 마그네슘 염화물, 마그네슘 브롬화물, 마그네슘 요오드화물, 리튬 불화물, 리튬 염화물, 리튬 브롬화물, 리튬 요오드화물 또는 이들의 조합을 포함할 수 있다.
극성 용매는 예컨대 C1 내지 C10 직쇄 또는 분지쇄 탄화수소기를 가지는 알코올을 포함할 수 있으며, 예컨대 메탄올, 에탄올, 프로판올, 이소프로판올, 부탄올, 펜탄올, 헥산올, 헵탄올 또는 이들의 조합을 포함할 수 있으나, 이에 한정되는 것은 아니다.
할라이드 용액 내의 할라이드의 농도는 예컨대 0.001 g/L 이상, 0.01 g/L 이상, 0.1 g/L 이상, 1 g/L 이상, 10 g/L 이상, 50 g/L 이상, 60 g/L 이상, 70 g/L 이상, 80 g/L 이상, 또는 90 g/L 이상 및 1000 g/L 이하, 500 g/L 이하, 400 g/L 이하, 300 g/L 이하, 200 g/L 이하, 100 g/L 이하, 90 g/L 이하, 80 g/L 이하, 70 g/L 이하, 60 g/L 이하, 50 g/L 이하, 40 g/L 이하, 30 g/L 이하, 20 g/L 이하 또는 10 g/L 이하일 수 있으나, 이에 한정되는 것은 아니다.
전구체 층에 할라이드 용액을 공급하는 단계는 전구체 층에 할라이드 용액을 예컨대 스핀코팅, 잉크젯 인쇄, 접촉 프린팅, 적하 등의 방법으로 공급할 수 있으며, 예컨대 전구체 층 위에 할라이드 용액을 적하한 후 스핀 코팅할 수 있다.
이어서 세정하는 단계 및/또는 용매를 제거하는 단계를 추가로 수행할 수 있으며, 예컨대 할라이드 용액이 공급된 전구체 층을 알코올과 같은 극성 용매로 세정한 후 소정의 온도로 열처리할 수 있다. 열처리는 예컨대 약 30℃ 내지 200℃의 온도에서 약 1분 내지 1시간 동안 수행될 수 있다. 이에 따라 양자점(13a)의 적어도 일부는 할라이드 처리되어 표면에 할라이드 음이온(X-)을 포함한 양자점(13aa)으로 바뀔 수 있다.
일 예로, 저항 변화 층(13)을 형성하는 단계는 양자점(13a)을 포함한 분산액을 준비하는 단계, 극성 용매 내에 할라이드를 포함하는 할라이드 용액을 준비하는 단계, 그리고 분산액과 할라이드 용액을 혼합하여 양자점(13a)의 적어도 일부를 할라이드 처리하는 단계를 포함할 수 있다.
양자점(13a)을 포함한 분산액 및 할라이드 용액에 관한 설명은 전술한 바와 같다.
분산액과 할라이드 용액의 혼합은 양자점(13a) 100중량부에 대한 할라이드의 함량이 약 0.1중량% 내지 10중량%가 되도록 분산액과 할라이드 용액을 혼합할 수 있으며, 상기 범위 내에서 약 0.2중량% 내지 8중량% 또는 약 0.5중량% 내지 5중량%가 되도록 분산액과 할라이드 용액을 혼합할 수 있다.
이어서 분산액과 할라이드 용액의 혼합물을 열처리하여 할라이드 처리된 양자점(13aa)을 얻을 수 있으며, 열처리는 예컨대 약 30℃ 내지 200℃의 온도에서 약 1분 내지 1시간 동안 수행될 수 있다. 이에 따라 양자점(13a)의 적어도 일부는 할라이드 처리되어 표면에 할라이드 음이온(X-)을 포함한 양자점(13aa)으로 바뀔 수 있다.
이어서 할라이드 처리된 양자점(13aa)을 포함한 분산액을 예컨대 스핀 코팅, 잉크젯 코팅 등으로 코팅하고 건조하여 저항 변화 층(13)을 형성할 수 있다. 건조는 양자점이 응집되지 않는 온도에서 수행될 수 있으며, 예컨대 약 150℃ 이하의 온도에서 약 10분 내지 1시간 동안 수행될 수 있다. 상기 범위 내에서 약 120℃ 이하, 약 100℃ 이하, 약 80℃ 이하, 약 40℃ 내지 150℃, 약 40℃ 내지 120℃, 약 40℃ 내지 100℃ 또는 약 40℃ 내지 80℃에서 약 1시간 이하, 약 10분 내지 1시간, 약 10분 내지 40분 또는 약 10분 내지 30분 동안 수행될 수 있다.
다음, 저항 변화 층(13) 위에 상부 전극(12)을 형성한다. 상부 전극(12)은 예컨대 스퍼터링 또는 증착으로 형성될 수 있다.
이하 일 구현예에 따른 저항 변화 메모리 소자의 다른 예에 대하여 설명한다.
도 3은 일 구현예에 따른 저항 변화 메모리 소자의 단위 메모리 셀의 다른 예를 개략적으로 보여주는 단면도이다.
도 3을 참고하면, 본 구현예에 따른 저항 변화 메모리 소자의 단위 메모리 셀(10)은 전술한 구현예와 마찬가지로, 서로 마주하는 하부 전극(11)과 상부 전극(12), 그리고 하부 전극(11)과 상부 전극(12) 사이에 위치하는 저항 변화 층(13)을 포함한다.
그러나 본 구현예에 따른 단위 메모리 셀(10)은 전술한 구현예와 달리, 하부 전극(11)과 저항 변화 층(13) 사이 및 상부 전극(12)과 저항 변화 층(13) 사이에 보조층(14, 15)을 포함한다. 보조층(14, 15)은 1층 또는 2층 이상일 수 있으며, 하부 전극(11)과 저항 변화 층(13) 사이에서 정공 또는 전자의 주입 및/또는 이동을 조절하여 전기적 특성을 보조하는 역할을 수행할 수 있다.
보조층(14, 15) 중 하나는 정공의 주입 및/또는 이동을 조절하는 정공 보조층일 수 있으며, 정공 보조층은 예컨대 폴리(9,9-디옥틸-플루오렌-코-N-(4-부틸페닐)-디페닐아민) (Poly(9,9-dioctyl-fluorene-co-N-(4-butylphenyl)-diphenylamine), TFB), 폴리아릴아민, 폴리(N-비닐카바졸)(poly(N-vinylcarbazole), 폴리(3,4-에틸렌디옥시티오펜(poly(3,4-ethylenedioxythiophene), PEDOT), 폴리(3,4-에틸렌디옥시티오펜)폴리스티렌 설포네이트(poly(3,4-ethylenedioxythiophene) polystyrene sulfonate, PEDOT:PSS), 폴리아닐린(polyaniline), 폴리피롤(polypyrrole), N,N,N',N'-테트라키스(4-메톡시페닐)-벤지딘(N,N,N',N'-tetrakis(4-methoxyphenyl)-benzidine, TPD), 4-비스[N-(1-나프틸)-N-페닐-아미노]비페닐(4-bis[N-(1-naphthyl)-N-phenyl-amino]biphenyl, α-NPD), m-MTDATA (4,4',4"-Tris[phenyl(m-tolyl)amino]triphenylamine), 4,4',4"-트리스(N-카바졸릴)-트리페닐아민(4,4',4"-tris(N-carbazolyl)-triphenylamine, TCTA), 1,1-비스[(디-4-토일아미노)페닐시클로헥산 (TAPC), p형 금속 산화물 (예를 들어, NiO, WO3, MoO3 등), 그래핀옥사이드 등 탄소 기반의 재료 및 이들의 조합에서 선택되는 적어도 하나를 포함할 수 있으나, 이에 한정되는 것은 아니다.
보조층(14, 15) 중 다른 하나는 전자의 주입 및/또는 이동을 조절하는 전자 보조층일 수 있으며, 전자 보조층은 예컨대 1,4,5,8-나프탈렌-테트라카르복실릭 디안하이드라이드(1,4,5,8-naphthalene-tetracarboxylic dianhydride, NTCDA), 바소쿠프로인(bathocuproine, BCP), 트리스[3-(3-피리딜)-메시틸]보레인(3TPYMB), LiF, Alq3, Gaq3, Inq3, Znq2, Zn(BTZ)2, BeBq2, ET204(8-(4-(4,6-di(naphthalen-2-yl)-1,3,5-triazin-2-yl)phenyl)quinolone), 8-hydroxyquinolinato lithium (Liq), n형 금속 산화물 (예를 들어, ZnO, ZnMgO, HfO2 등) 및 이들의 조합에서 선택되는 적어도 하나를 포함할 수 있으나, 이에 한정되는 것은 아니다.
보조층(14, 15) 중 어느 하나는 생략될 수 있다.
본 구현예에 따른 저항 변화 메모리 소자의 제조 방법은 전술한 구현예와 같을 수 있으며, 추가적으로 보조층(14, 15)을 스핀 코팅, 잉크젯 인쇄와 같은 용액 공정 또는 증착으로 형성할 수 있다.
이하 일 구현예에 따른 저항 변화 메모리 소자의 또 다른 예에 대하여 설명한다.
도 4는 일 구현예에 따른 저항 변화 메모리 소자의 단위 메모리 셀의 또 다른 예를 개략적으로 보여주는 단면도이다.
도 4를 참고하면, 본 구현예에 따른 저항 변화 메모리 소자의 단위 메모리 셀(10)은 전술한 구현예와 마찬가지로, 서로 마주하는 하부 전극(11)과 상부 전극(12), 그리고 하부 전극(11)과 상부 전극(12) 사이에 위치하는 저항 변화 층(13)을 포함한다.
그러나 본 구현예에 따른 저항 변화 메모리 소자의 단위 메모리 셀(10)의 저항 변화 층(13)은 전술한 구현예와 달리 복수의 층을 포함한다.
일 예로, 저항 변화 층(13)은 표면에 할라이드 음이온(X-)을 포함한 양자점(13aa)을 포함하는 제1 저항 변화 층(13-1), 표면에 할라이드 음이온(X-)을 포함하지 않는 양자점(13ab)을 포함하는 제2 저항 변화 층(13-2), 그리고 표면에 할라이드 음이온(X-)을 포함한 양자점(13aa)을 포함하는 제3 저항 변화 층(13-3)을 포함한다.
제1 저항 변화 층(13-1)은 할라이드 음이온(X-)을 포함한 양자점(13aa)을 포함할 수 있으며, 할라이드 음이온(X-)을 포함한 양자점(13aa)은 전술한 바와 같이 할라이드로 처리된 양자점일 수 있으며, 할라이드 음이온(X-)은 양자점(13a)의 표면에 결합 및/또는 부착된 형태로 존재하거나 양자점(13a)의 표면에 결합되어 있는 유기 리간드 중 적어도 일부에 치환, 결합 및/또는 부착된 형태로 존재할 수 있다. 구체적인 설명은 전술한 바와 같다. 제1 저항 변화 층(13-1)은 표면에 할라이드 음이온(X-)을 포함하지 않는 양자점(13ab)을 더 포함할 수 있다.
제2 저항 변화 층(13-2)은 할라이드 음이온(X-)을 포함하지 않는 양자점(13ab)을 포함할 수 있으며, 할라이드 음이온(X-)을 포함하지 않는 양자점(13ab)으로 이루어질 수 있다. 표면에 할라이드 음이온(X-)을 포함하지 않는 양자점(13ab)은 전술한 바와 같이 할라이드로 처리되지 않은 양자점일 수 있으며, 예컨대 유기 리간드로만 치환되어 있을 수 있다. 할라이드 음이온(X-)을 포함하지 않는 양자점(13ab)은 예컨대 카르복실산 함유 리간드로 치환된 비카드뮴 양자점을 포함할 수 있으며, 예컨대 올레산 치환된 양자점을 포함할 수 있다. 제2 저항 변화 층(13-2)은 할라이드 음이온(X-)을 포함한 양자점(13aa)을 포함하지 않을 수 있다.
제3 저항 변화 층(13-3)은 할라이드 음이온(X-)을 포함한 양자점(13aa)을 포함할 수 있으며, 할라이드 음이온(X-)을 포함한 양자점(13aa)은 전술한 바와 같이 할라이드로 처리된 양자점일 수 있으며, 할라이드 음이온(X-)은 양자점(13a)의 표면에 결합 및/또는 부착된 형태로 존재하거나 양자점(13a)의 표면에 결합되어 있는 유기 리간드 중 적어도 일부에 치환, 결합 및/또는 부착된 형태로 존재할 수 있다. 구체적인 설명은 전술한 바와 같다. 제3 저항 변화 층(13-3)은 표면에 할라이드 음이온(X-)을 포함하지 않는 양자점(13ab)을 더 포함할 수 있다.
도면에서는 일 예로서 제1 저항 변화 층(13-1), 제2 저항 변화 층(13-2) 및 제3 저항 변화 층(13-3)을 도시하였으나, 제1 저항 변화 층(13-1), 제2 저항 변화 층(13-2) 및 제3 저항 변화 층(13-3) 중 어느 하나가 생략되거나 추가로 더 많은 층을 포함할 수 있다. 예컨대 할라이드 음이온(X-)을 포함한 양자점(13aa)을 포함하는 2층 이상의 복수 층과 할라이드 음이온(X-)을 포함하지 않은 양자점(13ab)을 포함하는 2층 이상의 복수 층을 포함할 수 있으며, 할라이드 음이온(X-)을 포함한 양자점(13aa)을 포함하는 층과 할라이드 음이온(X-)을 포함하지 않은 양자점(13ab)을 포함하는 층은 교대로 위치될 수 있다.
본 구현예에 따른 저항 변화 메모리 소자의 제조 방법은 전술한 구현예와 같을 수 있다. 제1 저항 변화 층(13-1)과 제3 저항 변화 층(13-3)은 전술한 구현예에서 설명한 저항 변화 층(13)의 형성 방법과 마찬가지 방법으로 형성될 수 있다. 제2 저항 변화 층(13-2)은 할라이드로 처리되기 전의 양자점(13a)을 포함한 분산액을 예컨대 스핀 코팅, 잉크젯 인쇄와 같은 용액 공정을 사용하여 형성될 수 있다.
도 5는 일 구현예에 따른 저항 변화 메모리 소자의 단위 메모리 셀의 또 다른 예를 개략적으로 보여주는 단면도이다.
도 5를 참고하면, 본 구현예에 따른 저항 변화 메모리 소자의 단위 메모리 셀(10)은 서로 마주하는 하부 전극(11)과 상부 전극(12), 하부 전극(11)과 상부 전극(12) 사이에 위치하는 저항 변화 층(13), 하부 전극(11)과 저항 변화 층(13) 사이 및 상부 전극(12)과 저항 변화 층(13) 사이에 보조층(14, 15)을 포함하고, 저항 변화 층(13)은 제1 저항 변화 층(13-1), 제2 저항 변화 층(13-2) 및 제3 저항 변화 층(13-3)을 포함한 복수의 층을 포함한다. 구체적인 설명은 전술한 바와 같다.
보조층(14, 15) 중 어느 하나는 생략될 수 있고, 제1 저항 변화 층(13-1), 제2 저항 변화 층(13-2) 및 제3 저항 변화 층(13-3) 중 어느 하나는 생략되거나 추가로 더 많은 층을 포함할 수 있다.
본 구현예에 따른 저항 변화 메모리 소자의 제조 방법은 전술한 구현예와 같을 수 있다.
전술한 저항 변화 메모리 소자는 소정 전압 범위에서 저저항 상태와 고저항 상태를 나타냄으로써 안정적인 저항 스위칭 특성을 나타낼 수 있다. 저항 변화 메모리 소자는 5V 이하의 낮은 전압에서 동작 가능하고 플래시 메모리보다 100배 이상의 동작 속도를 가지는 동시에 단순한 공정으로 제조 가능하므로, 낮은 소비 전력, 빠른 스위칭 속도 및 높은 집적 밀도를 가진 비휘발성 메모리 소자로 사용될 수 있다.
저항 변화 메모리 소자는 데이터 저장이 요구되는 모든 전자 장치에 적용될 수 있으며, 예컨대 모바일 기기와 같은 휴대용 전자 장치에 효과적으로 적용될 수 있다.
이하 실시예를 통하여 상술한 구현예를 보다 상세하게 설명한다. 다만, 하기의 실시예는 단지 설명의 목적을 위한 것이며 권리범위를 제한하는 것은 아니다.
기준 합성예 : 양자점의 합성
(1) ZnSe 코어의 합성
셀레늄을 트리옥틸포스핀(trioctylphosphine, TOP)에 분산시켜 2M의 Se/TOP stock solution을 얻는다. 400mL의 반응 플라스크 내에 아연 아세테이트(zinc acetate) 0.125mmol 및 팔미트산 (palmitic acid) 0.25mmol과 함께 트리옥틸아민 10ml를 넣어 트리옥틸아민 용액을 준비한다. 트리옥틸아민 용액을 진공 하에 120℃로 가열한다. 1시간 후 반응기 내 분위기를 질소로 전환한다.
300℃로 가열한 후 트리옥틸아민 용액에 Se/TOP stock solution을 신속히 주입하고 30시간 동안 반응시킨다. 반응 종료 후 반응액을 상온으로 식히고 아세톤을 넣고 원심 분리하여 얻은 침전물을 톨루엔에 분산시켜 ZnSe 양자점 분산액을 얻는다.
(2) ZnSe 코어/ ZnS 쉘의 합성
300mL 반응기 내에서 아연 아세테이트(zinc acetate) 0.6mmol과 올레산(oleic acid) 1.2mmol을 트리옥틸아민에 용해시켜 트리옥틸아민 용액을 제조하고 120℃에서 10분간 진공 처리한다. 이어서 질소로 반응기 안을 치환한 후 280℃로 승온한다. 이어서 트리옥틸아민 용액에 위에서 제조한 ZnSe 양자점 분산액을 10초 이내에 넣고, S/TOP (1M)을 부가하면서 120분 반응시켜 반응 용액(Crude)을 얻는다. 반응종료 후, 상온(24 ℃)으로 신속하게 식힌 반응 용액에 에탄올을 넣어 침전을 형성하고, 이를 원심 분리에 의해 분리하여 ZnSe코어/ZnS쉘 양자점을 얻는다. 얻어진 양자점들을 톨루엔에 분산시켜 ZnSe코어/ZnS쉘 양자점 분산액을 얻는다. Zn 1몰 당 Se 사용량 및 S 사용량은 각각 0.5 및 1로 한다.
합성예 1: 양자점의 할라이드 처리
아연 염화물(ZnCl2)을 에탄올에 용해시켜 농도 10중량%의 아연 클로라이드 용액을 얻는다. 얻어진 아연 클로라이드 용액 0.1ml를 상기에서 얻은 ZnSe코어/ZnS쉘 양자점 분산액에 넣고 60℃에서 30분 동안 교반하여 반응용액(crude)을 얻는다. 반응 후, 반응용액(crude)에 부탄올과 에탄올을 부가(반응용액:부탄올:에탄올=1:1.5:3 부피비)하고 이를 6000rpm으로 5분간 원심 분리하여 침전시키고 상층액을 버린 후 사이클로헥산에 재분산한다. 이러한 과정을 2회 반복하여 할라이드 처리된 ZnSe코어/ZnS쉘 양자점을 얻는다. 할라이드 처리된 ZnSe코어/ZnS쉘 양자점을 옥탄(octane)에 분산시켜 할라이드 처리된 ZnSe코어/ZnS쉘 양자점 분산액을 제조한다.
할라이드 처리된 양자점의 할라이드 포함 여부는 XPS (X-ray photoelectron spectroscopy)로부터 확인할 수 있으며, 구체적으로 할라이드 처리되지 않은 양자점과 비교하여 Cl 2p 피크의 세기가 커지는 것으로부터 확인할 수 있다. XPS로부터, 합성예 1에서 얻은 할라이드 처리된 ZnSe코어/ZnS쉘 양자점 분산액은 할라이드 처리되지 않은 ZnSe코어/ZnS쉘 양자점 분산액과 비교하여 Cl 2p 피크가 약 3배 커지는 것을 확인한다.
저항 변화 메모리 소자의 제조
실시예 1
애노드인 ITO 가 증착된 유리기판에 UV-오존으로 표면 처리를 15분간 수행한 후, PEDOT:PSS 용액(H.C. Starks)을 스핀 코팅하고 Air 분위기에서 150℃에서 10분간 열처리하고, 다시 N2 분위기에서 150℃에서 30분간 열처리하여 30nm 두께의 제1 정공 보조층을 형성한다. 이어서 제1 정공 보조층 위에 폴리[(9,9-디옥틸플루오레닐-2,7-디일-코(4,4’-(N-4-부틸페닐)디페닐아민] 용액 (TFB)(Sumitomo)을 스핀 코팅하고 150℃에서 30분간 열처리하여 25nm 두께의 제2 정공 보조층을 형성한다. 이어서 제2 정공 보조층 위에 합성예 1에서 얻은 할라이드 처리된 ZnSe코어/ZnS쉘 양자점 분산액을 스핀 코팅하고 80℃에서 30분간 열처리하여 50nm 두께의 저항 변화 층을 형성한다. 이어서 저항 변화 층 위에 ZnMgO 분산액을 스핀 코팅하여 80℃에서 30분간 열처리하여 50nm 두께의 전자 보조층을 형성하고 그 위에 알루미늄(Al) 100nm를 진공 증착하여 캐소드를 형성한다. 이어서 캐소드 위에 레진을 100㎕ 적하하고 봉지 유리를 덮은 후 UV 경화기를 사용하여 레진을 경화하여 저항 변화 메모리 소자를 제조한다.
비교예 1
합성예 1에서 얻은 할라이드 처리된 ZnSe코어/ZnS쉘 양자점 분산액 대신 기준합성예에서 얻은 ZnSe코어/ZnS쉘 양자점 분산액을 스핀 코팅하고 80℃에서 30분간 열처리하여 50nm 두께의 저항 변화 층을 형성한 것을 제외하고 실시예 1과 동일한 방법으로 저항 변화 메모리 소자를 제조한다.
평가 I
실시예와 비교예에 따른 저항 변화 메모리 소자의 ON-OFF 스위칭 특성을 확인한다.
ON-OFF 스위칭 특성은 인가 전압 범위를 -2V 내지 +3V의 범위로 변화시키면서 전류 특성의 변화를 평가한다.
도 6은 실시예 1에 따른 저항 변화 메모리 소자의 전류-전압 특성을 보여주는 그래프이고, 도 7은 비교예 1에 따른 저항 변화 메모리 소자의 전류-전압 특성을 보여주는 그래프이다.
도 6을 참고하면, 실시예 1에 따른 저항 변화 메모리 소자는 복수의 사이클 동안 전압 범위에 따라 저저항 상태(low resistance state, LRS)와 고저항 상태(high resistance state, HRS) 사이에서 반복적인 스위칭 특성이 나타나는 것을 확인할 수 있다. 구체적으로 실시예 1에 따른 저항 변화 메모리 소자는 0V 내지 3V의 양의 전압 범위에서는 고저항 상태에서 저저항 상태로 바뀌는 셋 프로세스(set process)가 나타나고 0V 내지 -2V의 음의 전압 범위에서는 저저항 상태에서 고저항 상태로 바뀌는 리셋 프로세스(reset process)가 나타나는 것을 확인할 수 있다.
이에 반해, 도 7을 참고하면, 비교예 1에 따른 저항 변화 메모리 소자는 상기와 같은 저항 스위칭 특성이 나타나지 않는 것을 확인할 수 있다.
이로부터 실시예 1에 따른 저항 변화 메모리 소자는 할라이드 처리된 양자점을 포함한 저항 변화 층을 포함함으로써 소정 전압 범위에서 저항 스위칭 특성이 나타나는 것을 확인할 수 있다.
평가 II
실시예에 따른 저항 변화 메모리 소자의 데이터 유지 특성을 평가한다.
데이터 유지 특성은 0.1V 이하의 전압(reading bias)에서 전류 측정시 시간 경과에 따라 ON 저항값과 OFF 저항값의 차이가 유지되는지 여부로부터 평가한다.
도 8은 실시예 1에 따른 저항 변화 메모리 소자의 데이터 유지 특성을 보여주는 그래프이다.
도 8을 참고하면, 실시예 1에 따른 저항 변화 메모리 소자는 일정한 바이어스(0.1V 이하)에서도 ON 저항값과 OFF 저항값의 차이가 거의 유지되는 것을 확인할 수 있다.
이로부터 실시예 1에 따른 저항 변화 메모리 소자는 할라이드 처리된 양자점을 포함한 저항 변화 층을 포함함으로써 양호한 데이터 유지 특성이 나타나는 것을 알 수 있고 이에 따라 비휘발성 메모리 특성을 나타내는 것을 확인할 수 있다.
이상에서 실시예들에 대하여 상세하게 설명하였지만 권리범위는 이에 한정되는 것은 아니고 다음의 청구 범위에서 정의하고 있는 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 권리범위에 속하는 것이다.
10: 단위 메모리 셀
11: 하부 전극
12: 상부 전극
13: 저항 변화 층
13a: 양자점
13aa: 표면에 할라이드 음이온을 포함한 양자점
13ab: 표면에 할라이드 음이온을 포함하지 않는 양자점
13-1: 제1 저항 변화 층
13-2: 제2 저항 변화 층
13-3: 제3 저항 변화 층
14, 15: 보조층
101: 제1 신호 라인
102: 제2 신호 라인

Claims (20)

  1. 서로 마주하는 제1 전극과 제2 전극, 그리고
    상기 제1 전극과 상기 제2 전극 사이에 위치하는 저항 변화 층
    을 포함하고,
    상기 저항 변화 층은 비카드뮴 양자점(Cd-free quantum dots)을 포함하며,
    상기 비카드뮴 양자점의 일부는 표면에 할라이드 음이온을 포함한 비카드뮴 양자점이고,
    상기 비카드뮴 양자점의 일부는 표면에 할라이드 음이온을 포함하지 않는 비카드뮴 양자점인
    저항 변화 메모리 소자.
  2. 제1항에서,
    상기 할라이드 음이온은 할라이드로부터 유래되고,
    상기 할라이드는 아연, 인듐, 납, 갈륨, 마그네슘, 리튬 또는 이들의 조합을 포함하는 금속 할라이드를 포함하는
    저항 변화 메모리 소자.
  3. 제2항에서,
    상기 금속 할라이드는 아연 불화물, 아연 염화물, 아연 브롬화물, 아연 요오드화물, 인듐 불화물, 인듐 염화물, 인듐 브롬화물, 인듐 요오드화물, 납 불화물, 납 염화물, 납 브롬화물, 납 요오드화물, 갈륨 불화물, 갈륨 염화물, 갈륨 브롬화물, 갈륨 요오드화물, 마그네슘 불화물, 마그네슘 염화물, 마그네슘 브롬화물, 마그네슘 요오드화물, 리튬 불화물, 리튬 염화물, 리튬 브롬화물, 리튬 요오드화물 또는 이들의 조합을 포함하는 저항 변화 메모리 소자.
  4. 제1항에서,
    상기 비카드뮴 양자점은 아연, 인듐 또는 이들의 조합을 포함하는 저항 변화 메모리 소자.
  5. 제4항에서,
    상기 비카드뮴 양자점은 ZnSe, ZnSeTe, InZn, InP, InZnP 또는 이들의 조합을 포함하는 저항 변화 메모리 소자.
  6. 제1항에서,
    상기 비카드뮴 양자점은
    제1 반도체 나노결정을 포함하는 코어, 그리고
    상기 코어 상에 배치되고 상기 제1 반도체 나노결정과 다른 제2 반도체 나노결정을 포함하는 쉘
    을 포함하는 저항 변화 메모리 소자.
  7. 제6항에서,
    상기 제1 반도체 나노결정은 ZnSe, ZnSeTe, InP, InZnP 또는 이들의 조합을 포함하는 저항 변화 메모리 소자.
  8. 제6항에서,
    상기 제2 반도체 나노결정은 아연, 셀레늄, 황 또는 이들의 조합을 포함하는 저항 변화 메모리 소자.
  9. 제1항에서,
    상기 비카드뮴 양자점은 표면에 유기 리간드를 더 포함하고,
    상기 유기 리간드는 RCOOH, RNH2, R2NH, R3N, RH2PO, R2HPO, R3PO, RH2P, R2HP, R3P, ROH, RCOOR, RPO(OH)2, RHPOOH, R2POOH 또는 이들의 조합을 포함하며,
    여기서 R은 서로 같거나 다르며 각각 독립적으로 치환 또는 비치환된 C1 내지 C40 지방족 탄화수소, 치환 또는 비치환된 C6 내지 C20 방향족 탄화수소 또는 이들의 조합인
    저항 변화 메모리 소자.
  10. 삭제
  11. 제1항에서,
    상기 저항 변화 층은
    상기 표면에 할라이드 음이온을 포함한 비카드뮴 양자점을 포함하는 제1 저항 변화 층, 그리고
    상기 표면에 할라이드 음이온을 포함하지 않는 비카드뮴 양자점을 포함하는 제2 저항 변화 층
    을 포함하는 저항 변화 메모리 소자.
  12. 제11항에서,
    상기 표면에 할라이드 음이온을 포함하지 않는 비카드뮴 양자점은 카르복실산 함유 리간드로 치환된 비카드뮴 양자점을 포함하는 저항 변화 메모리 소자.
  13. 제11항에서,
    상기 제2 저항 변화 층은 상기 제1 저항 변화 층 위에 위치하고,
    상기 저항 변화 층은 상기 제2 저항 변화 층 위에 위치하고 상기 표면에 할라이드 음이온을 포함한 비카드뮴 양자점을 포함하는 제3 저항 변화 층을 더 포함하는
    저항 변화 메모리 소자.
  14. 제1 전극을 형성하는 단계,
    상기 제1 전극 위에 저항 변화 층을 형성하는 단계, 그리고
    상기 저항 변화 층 위에 제2 전극을 형성하는 단계
    를 포함하고,
    상기 저항 변화 층은 비카드뮴 양자점을 포함하며,
    상기 비카드뮴 양자점의 적어도 일부는 표면에 할라이드 음이온을 포함한 비카드뮴 양자점이고,
    상기 저항 변화 층을 형성하는 단계는
    상기 비카드뮴 양자점을 포함한 분산액을 준비하는 단계,
    상기 비카드뮴 양자점을 포함한 분산액을 코팅하여 상기 비카드뮴 양자점을 포함하는 전구체 층을 형성하는 단계,
    극성 용매 내에 할라이드를 포함하는 할라이드 용액을 준비하는 단계, 그리고
    상기 전구체 층에 상기 할라이드 용액을 공급하여 상기 비카드뮴 양자점의 적어도 일부를 상기 표면에 할라이드 음이온을 포함한 비카드뮴 양자점으로 바꾸는 단계
    를 포함하거나,
    상기 비카드뮴 양자점을 포함한 분산액을 준비하는 단계,
    극성 용매 내에 할라이드를 포함하는 할라이드 용액을 준비하는 단계, 그리고
    상기 비카드뮴 양자점을 포함한 분산액과 상기 할라이드 용액을 혼합하여 상기 비카드뮴 양자점의 적어도 일부를 상기 표면에 할라이드 음이온을 포함한 비카드뮴 양자점으로 바꾸는 단계
    를 포함하는 저항 변화 메모리 소자의 제조 방법.
  15. 삭제
  16. 삭제
  17. 제14항에서,
    상기 비카드뮴 양자점을 포함한 분산액과 상기 할라이드 용액을 혼합하는 단계는
    상기 비카드뮴 양자점 100중량부에 대한 상기 할라이드의 함량이 0.1중량% 내지 10중량%가 되도록 상기 비카드뮴 양자점을 포함한 분산액과 상기 할라이드 용액을 혼합하는
    저항 변화 메모리 소자의 제조 방법.
  18. 제14항에서,
    상기 저항 변화 층을 형성하는 단계는
    상기 표면에 할라이드 음이온을 포함한 비카드뮴 양자점을 포함하는 제1 저항 변화 층을 형성하는 단계, 그리고
    상기 제1 저항 변화 층 위에 표면에 할라이드 음이온을 포함하지 않는 비카드뮴 양자점을 포함하는 제2 저항 변화 층을 형성하는 단계
    를 포함하는 저항 변화 메모리 소자의 제조 방법.
  19. 제18항에서,
    상기 저항 변화 층을 형성하는 단계는
    상기 제2 저항 변화 층 위에 상기 표면에 할라이드 음이온을 포함한 비카드뮴 양자점을 포함하는 제3 저항 변화 층을 형성하는 단계를 더 포함하는
    저항 변화 메모리 소자의 제조 방법.
  20. 제1항 내지 제9항 및 제11항 내지 제13항 중 어느 한 항에 따른 저항 변화 메모리 소자를 포함하는 전자 장치.


KR1020190053613A 2019-05-08 2019-05-08 저항 변화 메모리 소자 및 그 제조 방법과 전자 장치 KR102718273B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020190053613A KR102718273B1 (ko) 2019-05-08 2019-05-08 저항 변화 메모리 소자 및 그 제조 방법과 전자 장치
US16/701,293 US11444242B2 (en) 2019-05-08 2019-12-03 Resistive memory device and method of manufacturing the same and electronic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190053613A KR102718273B1 (ko) 2019-05-08 2019-05-08 저항 변화 메모리 소자 및 그 제조 방법과 전자 장치

Publications (2)

Publication Number Publication Date
KR20200129347A KR20200129347A (ko) 2020-11-18
KR102718273B1 true KR102718273B1 (ko) 2024-10-15

Family

ID=73046543

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190053613A KR102718273B1 (ko) 2019-05-08 2019-05-08 저항 변화 메모리 소자 및 그 제조 방법과 전자 장치

Country Status (2)

Country Link
US (1) US11444242B2 (ko)
KR (1) KR102718273B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3575379B1 (en) * 2018-04-24 2021-04-14 Samsung Electronics Co., Ltd. Light-emitting film, production method thereof, and a light emitting device including the same
TWI773596B (zh) * 2021-11-24 2022-08-01 國立清華大學 無鉛金屬鹵化物憶阻器及其用途
KR102743548B1 (ko) * 2021-11-29 2024-12-17 서울대학교산학협력단 양자점을 이용한 저항 스위칭 메모리 소자 및 그 제조방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070221986A1 (en) * 2004-12-24 2007-09-27 Samsung Electronics Co., Ltd. Memory device using quantum dots
US20150203747A1 (en) 2014-01-17 2015-07-23 Kari N. Haley Quantum dot (qd) polymer composites for on-chip light emitting diode (led) applications
US20170179338A1 (en) * 2015-12-22 2017-06-22 Samsung Electronics Co., Ltd. Quantum dots and devices including the same
US20190112527A1 (en) * 2016-04-26 2019-04-18 Shoei Chemical Inc. Quantum dot material and method for producing quantum dot material

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7301199B2 (en) 2000-08-22 2007-11-27 President And Fellows Of Harvard College Nanoscale wires and related devices
JP2005506693A (ja) 2001-10-05 2005-03-03 リサーチ・トライアングル・インスティチュート フォノンブロッキング電子伝達低次元構造
JP2010511720A (ja) 2006-12-05 2010-04-15 ユニバーシティー オブ フロリダ リサーチ ファウンデイション インコーポレイテッド 官能化フラーレンの放射線誘導性の加熱または点火に基づくシステムおよび方法
DE102009041642A1 (de) 2009-09-17 2011-03-31 Ohnesorge, Frank, Dr. Quantendrahtarray-Feldeffekt-(Leistungs-)-Transistor QFET (insbesondere magnetisch - MQFET, aber auch elektrisch oder optisch angesteuert) bei Raumtemperatur, basierend auf Polyacetylen-artige Moleküle
KR101497758B1 (ko) 2011-08-23 2015-03-06 한양대학교 산학협력단 양자점을 포함하는 저항 변화 메모리 소자 및 이의 제조방법
EP2853578B1 (en) * 2013-09-26 2017-08-30 Samsung Electronics Co., Ltd Nanocrystal particles and processes for synthesizing the same
KR101480475B1 (ko) * 2014-04-11 2015-01-09 한국기계연구원 할로겐염에 의해 안정화된 양자점 및 그 제조방법
US9324562B1 (en) * 2014-11-12 2016-04-26 Alliance For Sustainable Energy, Llc Metal halide solid-state surface treatment for nanocrystal materials
US10717927B2 (en) 2016-07-14 2020-07-21 Samsung Electronics Co., Ltd. Indium-based quantum dots and production methods thereof
CN106701060A (zh) 2016-12-22 2017-05-24 Tcl集团股份有限公司 钝化量子点膜及其制备方法
CN108447984A (zh) 2018-03-30 2018-08-24 深圳大学 基于CsPbX3钙钛矿量子点的阻变存储器及制备方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070221986A1 (en) * 2004-12-24 2007-09-27 Samsung Electronics Co., Ltd. Memory device using quantum dots
US20150203747A1 (en) 2014-01-17 2015-07-23 Kari N. Haley Quantum dot (qd) polymer composites for on-chip light emitting diode (led) applications
US20170179338A1 (en) * 2015-12-22 2017-06-22 Samsung Electronics Co., Ltd. Quantum dots and devices including the same
US20190112527A1 (en) * 2016-04-26 2019-04-18 Shoei Chemical Inc. Quantum dot material and method for producing quantum dot material

Also Published As

Publication number Publication date
US11444242B2 (en) 2022-09-13
KR20200129347A (ko) 2020-11-18
US20200357990A1 (en) 2020-11-12

Similar Documents

Publication Publication Date Title
JP7199922B2 (ja) 量子ドット素子及び電子装置
KR102540847B1 (ko) 전계 발광 소자 및 이를 포함하는 표시 장치
KR102718891B1 (ko) 발광 소자와 이를 포함한 표시 장치
US12114518B2 (en) Electroluminescent device, manufacturing method thereof, and display device comprising the same
KR102649297B1 (ko) 전계 발광 소자 및 이를 포함하는 표시 장치
KR102718897B1 (ko) 발광 소자, 그 제조방법 및 이를 포함한 표시 장치
KR102718892B1 (ko) 발광 소자와 이를 포함한 표시 장치
US10446782B1 (en) Quantum dot device and electronic device
CN110246973B (zh) 量子点器件和电子设备
KR102217328B1 (ko) 발광 소자와 이를 포함한 표시 장치
CN111864087B (zh) 发光器件、其制造方法、和包括其的显示设备
KR102718273B1 (ko) 저항 변화 메모리 소자 및 그 제조 방법과 전자 장치
KR102712545B1 (ko) 발광 소자와 이를 포함한 표시 장치
KR102718279B1 (ko) 발광소자, 발광소자의 제조 방법과 표시 장치
KR20210027210A (ko) 발광 소자와 이를 포함한 표시 장치
KR102673654B1 (ko) 양자점 소자 및 전자 장치
KR20210156731A (ko) 반도체 나노결정, 발광막, 발광막의 제조 방법, 발광 소자, 및 표시 장치
US20220325179A1 (en) Quantum dot device and electronic device including the same
KR20230099278A (ko) 양자점 소자와 전자 장치
KR20220134243A (ko) 양자점 소자와 전자 장치
KR20220136185A (ko) 양자점 소자와 전자 장치
KR20210116320A (ko) 양자점 소자와 전자 장치
KR20210076744A (ko) 발광소자와 그 제조방법

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20190508

PG1501 Laying open of application
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20220415

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20190508

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20240109

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20240828

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20241011

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20241011

End annual number: 3

Start annual number: 1

PG1601 Publication of registration