[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR102709151B1 - 세라믹 기판 제조 방법 - Google Patents

세라믹 기판 제조 방법 Download PDF

Info

Publication number
KR102709151B1
KR102709151B1 KR1020160149770A KR20160149770A KR102709151B1 KR 102709151 B1 KR102709151 B1 KR 102709151B1 KR 1020160149770 A KR1020160149770 A KR 1020160149770A KR 20160149770 A KR20160149770 A KR 20160149770A KR 102709151 B1 KR102709151 B1 KR 102709151B1
Authority
KR
South Korea
Prior art keywords
seed layer
forming
metal layer
base substrate
ceramic substrate
Prior art date
Application number
KR1020160149770A
Other languages
English (en)
Other versions
KR20180052448A (ko
Inventor
이지형
Original Assignee
주식회사 아모센스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 아모센스 filed Critical 주식회사 아모센스
Priority to KR1020160149770A priority Critical patent/KR102709151B1/ko
Publication of KR20180052448A publication Critical patent/KR20180052448A/ko
Application granted granted Critical
Publication of KR102709151B1 publication Critical patent/KR102709151B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H01L21/4807—Ceramic parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02142—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides
    • H01L21/02145—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides the material containing aluminium, e.g. AlSiOx
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Ceramic Products (AREA)

Abstract

세라믹 기재에 알루미늄을 접합하여 열 충격에 대한 신뢰성을 확보하도록 한 세라믹 기판 및 그 제조 방법을 제시한다. 제시된 세라믹 기판 제조 방법은 세라믹 재질의 베이스 기재 표면에 브레이징 공정으로 금속층을 직접 형성하되, 브레이징 공정시 브레이징 필러층을 형성하지 않고 금속층을 베이스 기재 표면에 직접 접합한다.

Description

세라믹 기판 제조 방법{MANUFACTURING METHOD OF CERAMIC BOARD}
본 발명은 세라믹 기판 및 그 제조 방법에 관한 것으로, 더욱 상세하게는 자동차, 철도 등에서 고전력 제어를 위한 기기에 사용되는 세라믹 기판 및 그 제조 방법에 관한 것이다.
자동차, 철도 등에서 고전력 제어를 위한 기기에는 세라믹 기판이 사용된다. 이때, 세라믹 기판은 세라믹 기재의 양면에 브레이징 재료인 필러 페이스트(filler paste)를 인쇄하고 전극인 동박(구리)을 브레이징 접합하여 제작된다.
세라믹 기판(예를 들면, IGBT(Insulated Gate Bipolar mode Transistor) 기판)은 고전력 제어시 고열이 발생하기 때문에 높은 내열성이 요구되고, 자동차, 철도 등에 사용되기 때문에 높은 내구성이 요구된다.
이에, 종래에는 신뢰성 확보를 위해 금속층의 외주를 딤플(Dimple)을 형성하거나, 세라믹 기재로 고강도 특성을 갖는 질화규소(Si3N4)를 사용한다.
질화규소는 비산화물 세라믹으로 높은 강도를 갖고 온도 변화를 되풀이 해도 좀처럼 파괴되지 않는 장점이 있으나, 희귀 금속이라 구하기가 쉽지 않으며, 때문에 가격이 높다는 단점이 있다. 일례로, 질화규소의 가격은 질화알루미늄과 비교했을 때 약 15배 ∼ 20배 정도 높은 가격이다.
이 같은 이유로, 값비싼 질화규소를 대신해서 값싼 질화알루미늄을 가지고 IGBT용 고주파 기판을 제작하려는 시도가 있어 왔다.
또한, 대용량 반도체 디바이스에서는 온도 사이클을 반복하면 높은 열이 발생되므로, 발생된 열을 안정적으로 내보내야 신뢰성 있게 소자가 동작을 한다.
하지만, 종래의 세라믹 기판은 주로 동박(구리) 재질이 사용되기 때문에 내열성이 낮아 손쉽게 파손 또는 분리되는 문제점이 있다.
또한, 세라믹 기판은 발생된 열을 안정적으로 내보내야 소자의 안정적인 동작을 보장하는데, 고전력 제어시 발생하는 고온으로 급격한 온도 변화(즉, 온도 사이클)로 인해 세라믹 기재와 동박이 분리되어 열 방출 효율이 저하되고, 소자의 불안정안 동작을 야기하여 신뢰성이 저하되는 문제점이 있다.
한국등록특허 제10-1108454호(명칭: Al／AlN 접합체, 전력 모듈용 기판 및 전력 모듈, 그리고 Al／AlN 접합체의 제조 방법)
본 발명은 상기한 종래의 문제점을 해결하기 위해 제안된 것으로, 세라믹 기재에 알루미늄을 접합하여 열 충격에 대한 신뢰성을 확보하도록 한 세라믹 기판 및 그 제조 방법을 제공하는 것을 목적으로 한다.
또한, 본 발명은 세라믹 기재에 알루미늄을 접합하여 제조공정을 단순화하면서 제조 단가를 최소화하도록 한 세라믹 기판 및 그 제조 방법을 제공하는 것을 다른 목적으로 한다.
상기한 목적을 달성하기 위하여 본 발명의 실시예에 따른 세라믹 기판 제조 방법은 세라믹 재질인 베이스 기재를 준비하는 단계 및 브레이징 공정을 통해 베이스 기재의 적어도 일면에 금속층을 직접 형성하는 단계를 포함한다. 이때, 금속층을 직접 형성하는 단계는 베이스 기재의 적어도 일면에 알루미늄(Al) 시트를 배치한 후 670도 이상 690도 이하로 열처리하여 금속층을 형성하는 단계를 포함한다.
상기한 목적을 달성하기 위하여 본 발명의 다른 실시예에 따른 세라믹 기판 제조 방법은 세라믹 재질인 베이스 기재를 준비하는 단계, 베이스 기재의 적어도 일면에 시드층을 형성하는 단계 및 시드층에 금속층을 형성하는 단계를 포함한다.
시드층을 형성하는 단계는 베이스 기재의 적어도 일면에 제1 시드층을 형성하는 단계 및 제1 시드층에 제2 시드층을 형성하는 단계를 포함할 수 있다. 이때, 제1 시드층을 형성하는 단계는 스퍼터링 공정으로 티타늄(Ti) 또는 티타늄(Ti)을 포함하는 합금을 베이스 기재의 적어도 일면에 적층하여 제1 시드층을 형성하고, 제2 시드층을 형성하는 단계는 스퍼터링 공정으로 구리(Cu) 또는 구리(Cu)를 포함하는 합금을 제1 시드층에 적층하여 제2 시드층을 형성할 수 있다.
금속층을 형성하는 단계는 시드층에 알루미늄(Al) 시트를 배치한 후 670도 이상 690도 이하로 열처리하여 금속층을 형성하는 단계를 포함할 수 있다.
상기한 목적을 달성하기 위하여 본 발명의 실시예에 따른 세라믹 기판은 세라믹 재질인 베이스 기재 및 베이스 기재의 상면 및 하면 중 적어도 일면에 형성된 금속층을 포함한다. 이때, 베이스 기재는 질화알루미늄(AlN)을 포함하는 세라믹 기재이고, 금속층은 알루미늄(Al)을 포함하는 금속일 수 있다.
본 발명의 실시예에 따른 세라믹 기판은 베이스 기재와 금속층 사이에 개재된 시드층을 더 포함할 수 있다. 이때, 시드층은 베이스 기재 및 금속층 사이에 개재된 제1 시드층 및 제1 시드층 및 금속층 사이에 개재된 제2 시드층을 포함할 수 있다. 여기서, 제1 시드층은 티타늄(Ti) 또는 티타늄(Ti)을 포함하는 합금이고, 제2 시드층은 구리(Cu) 또는 구리(Cu)를 포함하는 합금일 수 있다.
본 발명에 의하면, 세라믹 기판 제조 방법은 제조 공정을 단순화하고, 세라믹 기판의 두께를 최소화하면서 제조 비용을 최소화할 수 있는 효과가 있다.
또한, 세라믹 기판 제조 방법은 알루미늄을 이용하여 금속층을 형성하기 때문에, 이종접합에 따른 열팽창계수와 인성으로 인한 열충격 문제를 해소하여 열충격에 대한 신뢰성을 최대화할 수 있는 효과가 있다.
도 1 및 도 2는 본 발명의 실시예에 따른 세라믹 기판 제조 방법을 설명하기 위한 도면.
도 3 및 도 4는 본 발명의 실시예에 따른 세라믹 기판 제조 방법의 변형예를 설명하기 위한 도면.
도 5 및 도 6은 도 3의 시드층 형성 단계를 설명하기 위한 도면.
도 7은 종래의 세라믹 기판 제조 방법과 본 발명의 실시예에 따른 세라믹 기판 제조 방법을 비교 설명하기 위한 도면.
도 8은 본 발명의 실시예에 따른 세라믹 기판을 설명하기 위한 도면.
도 9는 본 발명의 실시예에 따른 세라믹 기판의 변형예를 설명하기 위한 도면.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다. 우선 각 도면의 구성요소들에 참조부호를 부가함에 있어서, 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가지도록 하고 있음에 유의해야 한다. 또한, 본 발명을 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략한다.
도 1 및 도 2를 참조하면, 본 발명의 실시예에 따른 세라믹 기판 제조 방법은 베이스 기재(120)를 준비하는 단계(S120), 베이스 기재(120)에 금속층(140)을 형성하는 단계(S140)를 포함한다. 도 1 및 도 2에서는 설명의 편의를 위해 베이스 기재(120)의 양면(즉, 상면 및 하면)에 금속층(140)을 형성하는 것으로 도시하였으나, 이에 한정되지 않고 베이스 기재(120)의 일면(즉, 상면 또는 하면)에만 금속층(140)이 형성될 수도 있다.
베이스 기재(120)를 준비하는 단계(S120)는 세라믹 재질의 베이스 기재(120)를 준비한다. 즉, 베이스 기재(120)를 준비하는 단계(S120)는 질화알루미늄(AlN)인 세라믹 기재를 베이스 기재(120)로 준비한다.
이때, 베이스 기재(120)를 준비하는 단계(S120)는 질화알루미늄(AlN)인 세라믹 기재 또는 질화알루미늄(AlN)에 알루미나(Alumina), ZTA(Zirconia Toughened Alumina) 및 질화규소(Si3N4) 중 하나 이상을 혼합한 세라믹 기재를 베이스 기재(120)로 준비할 수도 있다.
금속층(140)을 형성하는 단계(S140)는 베이스 기재(120)에 금속층(140)을 형성한다. 즉, 금속층(140)을 형성하는 단계(S140)는 브레이징 공법을 통해 베이스 기재(120)상에 금속층(140)을 직접 형성한다. 이때, 금속층(140)을 형성하는 단계(S140)는 브레이징 필러 없이 브레이징 공정을 통해 베이스 기재(120)에 금속층(140)을 직접 접합한다.
일례로, 금속층(140)을 형성하는 단계(S140)는 알루미늄(Al) 등의 재질인 박막 금속 시트를 베이스 기재(120) 상에 적층한 후, 대략 670도 내지 690도 정도로 가열하여 베이스 시트에 금속층(140)을 접합한다. 이때, 금속층(140)을 형성하는 단계(S140)는 금속층(140; 즉, 박막 금속 시트)의 일부를 녹여 베이스 기재(120)에 금속층(140)을 접합한다.
도 3 및 도 4를 참조하면, 본 발명의 실시예에 따른 세라믹 기판 제조 방법은 베이스 기재(120)를 준비하는 단계(S220), 베이스 기재(120)에 시드층(160)을 형성하는 단계(S240), 시드층(160)에 금속층(140)을 형성하는 단계(S260)를 포함한다. 도 3 및 도 4에서는 설명의 편의를 위해 베이스 기재(120)의 양면(즉, 상면 및 하면)에 시드층(160) 및 금속층(140)을 형성하는 것으로 도시하였으나, 이에 한정되지 않고 베이스 기재(120)의 일면(즉, 상면 또는 하면)에 시드층(160) 및 금속층(140)이 형성될 수도 있다.
베이스 기재(120)를 준비하는 단계(S220)는 세라믹 재질의 베이스 기재(120)를 준비한다. 즉, 베이스 기재(120)를 준비하는 단계(S220)는 질화알루미늄(AlN), 알루미나(Alumina), ZTA(Zirconia Toughened Alumina) 및 질화규소(Si3N4) 중 하나의 재질로 형성된 세라믹 기재를 베이스 기재(120)로 준비한다.
이때, 베이스 기재(120)를 준비하는 단계(S220)는 질화알루미늄(AlN), 알루미나(Alumina), ZTA(Zirconia Toughened Alumina) 및 질화규소(Si3N4) 중 하나 이상을 포함하는 세라믹 기재를 베이스 기재(120)로 준비할 수도 있다.
시드층(160)을 형성하는 단계(S240)는 금속층(140)의 브레이징 접합을 위한 시드층(160)을 베이스 기재(120)의 적어도 일면에 형성한다. 즉, 시드층(160)을 형성하는 단계(S240)는 베이스 기재(120)에 적어도 일면에 베이스 기재(120) 및 금속층(140)과의 접합력이 우수한 금속재질의 시드층(160)을 형성한다. 이때, 시드층(160)을 형성하는 단계(S240)는 스퍼터링 공법을 통해 베이스 기재(120)에 대략 0.5㎛ 정도의 두께로 시드층(160)을 형성한다. 여기서, 시드층(160)은 티타늄(Ti), 구리(Cu) 등과 같이 금속층(140)과의 접합력이 우수한 금속재질로 형성된다.
이를 위해, 도 5 및 도 6을 참조하면, 시드층(160)을 형성하는 단계(S240)는 제1 시드층(162)을 형성하는 단계(S242) 및 제2 시드층(164)을 형성하는 단계(S244)를 포함한다.
제1 시드층(162)을 형성하는 단계(S242)는 베이스 기재(120)에 금속 재질의 제1 시드층(162)을 형성한다. 즉, 제1 시드층(162)을 형성하는 단계(S242)는 스퍼터링 공정을 통해 베이스 기재(120)의 적어도 일면에 제1 시드층(162)을 형성한다. 이때, 제1 시드층(162)은 대략 0.2㎛ 정도의 두께로 형성되며, 티타늄(Ti)인 것을 일례로 한다.
제2 시드층(164)을 형성하는 단계(S244)는 제1 시드층(162)에 금속 재질의 제2 시드층(164)을 형성한다. 즉, 제2 시드층(164)을 형성하는 단계(S244)는 스퍼터링 공정을 통해 제1 시드층(162)의 일면에 제2 시드층(164)을 형성한다. 이때, 제2 시드층(164)은 대략 0.3㎛ 정도의 두께로 형성되며, 구리(Cu)인 것을 일례로 한다.
금속층(140)을 형성하는 단계(S260)는 시드층(160)에 금속층(140)을 형성한다. 즉, 금속층(140)을 형성하는 단계(S260)는 브레이징 공법을 통해 시드층(160) 상에 금속층(140)을 형성한다. 이때, 금속층(140)을 형성하는 단계(S260)는 브레이징 필러 없이 브레이징 공정을 통해 시드층(160)과 금속층(140)을 접합한다.
일례로, 금속층(140)을 형성하는 단계(S260)는 알루미늄(Al) 등의 재질인 박막 금속 시트를 시드층(160) 상에 적층한 후, 대략 670도 내지 690도 정도로 가열하여 금속층(140)과 시드층(160)을 접합한다. 이때, 금속층(140)을 형성하는 단계(S260)는 금속층(140; 즉, 박막 금속 시트)의 일부를 녹여 시드층(160)과 금속층(140)을 접합한다.
상술한 설명에서는 베이스 기재(120)와 금속층(140) 사이에 시드층(160)을 형성하는 것으로 설명하였으나, 브레이징 공정을 통해 베이스 기재(120)에 금속층(140)을 직접 접합할 수도 있다.
도 7을 참조하면, 종래의 브레이징 공법은 세라믹 기재(10)와 금속층(20) 사이에 배치된 브레이징 필러(30)를 녹여 세라믹 기재(10)와 금속층(20)을 접합하는데 비해, 세라믹 기판 제조 방법에서는 금속층(140)의 일부를 녹여 시드층(160)과 금속층(140)을 접합한다.
또한, 종래의 브레이징 공법은 세라믹 기재에 브레이징 필러를 접합하기 위해서 세라믹 기재의 표면을 개질처리(즉, 호닝, 브라스터 처리 등)한 후 브레이징 필러(예를 들면, Al-Si 합금)를 세라믹 기재에 접합하는데 비해, 세라믹 기판 제조 방법에서는 금속층(140)의 일부를 녹여 시드층(160)과 금속층(140)을 접합하기 때문에 개질처리 및 브레이징 필러 접합 단계를 필요로 하지 않는다.
이에, 세라믹 기판 제조 방법은 제조 공정을 단순화하고, 세라믹 기판의 두께를 최소화하면서 제조 비용을 최소화할 수 있다.
또한, 세라믹 기판 제조 방법은 알루미늄을 이용하여 금속층(140)을 형성하기 때문에, 이종접합에 따른 열팽창계수와 인성으로 인한 열충격 문제를 해소하여 열충격에 대한 신뢰성을 최대화할 수 있다.
도 8을 참조하면, 본 발명의 실시예에 따른 세라믹 기판은 베이스 기재(120) 및 금속층(140)을 포함하여 구성된다.
베이스 기재(120)는 세라믹 재질의 기재로 형성된다. 즉, 베이스 기재(120)는 질화알루미늄(AlN)인 세라믹 기재일 수 있다. 이때, 베이스 기재(120)는 질화알루미늄(AlN)에 알루미나(Alumina), ZTA(Zirconia Toughened Alumina) 및 질화규소(Si3N4) 중 하나 이상을 혼합한 세라믹 기재일 수도 있다.
금속층(140)은 베이스 기재(120)의 상면 및 하면 중 적어도 일면에 형성된다. 즉, 금속층(140)을 브레이징 공법을 통해 베이스 기재(120)의 적어도 일면에 직접 접합된다. 이때, 금속층(140)은 알루미늄(Al) 재질인 박막 금속 시트일 수 있다. 금속층(140)은 알루미늄(Al)이 혼합된 합금 재질인 박막 금속 시트일 수 있다.
한편, 도 9를 참조하면, 본 발명의 실시예에 따른 세라믹 기판은 베이스 기재(120)와 금속층(140) 사이에 개재된 시드층(160)을 더 포함할 수 있다.
시드층(160)은 베이스 기재(120)와 금속층(140) 간의 접합력을 높이기 위한 기재로, 베이스 기재(120) 및 금속층(140)과의 접합력이 우수한 금속재질로 형성된다. 이때, 시드층(160)은 스퍼터링 공법을 통해 베이스 기재(120)에 대략 0.5㎛ 정도의 두께로 시드층(160)을 형성한다. 여기서, 시드층(160)은 티타늄(Ti), 구리(Cu) 등과 같이 금속층(140)과의 접합력이 우수한 금속재질로 형성된다.
이때, 시드층(160)은 제1 시드층(162) 및 제2 시드층(164)을 포함할 수 있다.
제1 시드층(162)은 베이스 기재(120)의 상면 및 하면 중 적어도 일면에 형성된다. 제1 시드층(162)은 스퍼터링 공정을 통해 베이스 기재(120)에 형성된다. 제1 시드층(162)은 대략 0.2㎛ 정도의 두께로 형성되며, 티타늄(Ti)인 것을 일례로 한다. 이때, 제1 시드층(162)은 티타늄을 포함하는 합금일 수도 있다.
제2 시드층(164)은 제1 시드층(162)의 일면에 형성된다. 제2 시드층(164)은 스퍼터링 공정을 통해 제1 시드층(162)의 일면에 형성된다. 제2 시드층(164)은 대략 0.3㎛ 정도의 두께로 형성되며, 구리(Cu)인 것을 일례로 한다. 이때, 제2 시드층(164)은 구리를 포함하는 합금일 수도 있다.
이상에서 본 발명에 따른 바람직한 실시예에 대해 설명하였으나, 다양한 형태로 변형이 가능하며, 본 기술분야에서 통상의 지식을 가진자라면 본 발명의 특허청구범위를 벗어남이 없이 다양한 변형예 및 수정예를 실시할 수 있을 것으로 이해된다.
120: 베이스 기재 140: 금속층
160: 시드층 162: 제1 시드층
164: 제2 시드층

Claims (14)

  1. 삭제
  2. 세라믹 재질인 베이스 기재를 준비하는 단계;
    상기 베이스 기재의 적어도 일면에 시드층을 형성하는 단계; 및
    상기 시드층에 금속층을 형성하는 단계를 포함하고,
    상기 금속층을 형성하는 단계는,
    상기 시드층에 알루미늄(Al) 시트를 배치한 후 670도 이상 690도 이하로 열처리하여 금속층을 형성하는 단계를 포함하고,
    상기 금속층을 형성하는 단계에 의해 상기 알루미늄(Al) 시트의 일부가 녹아서 상기 알루미늄(Al) 시트가 상기 시드층과 접합하는 것을 특징으로 하는 세라믹 기판 제조 방법.
  3. 제2항에 있어서,
    상기 시드층을 형성하는 단계는,
    상기 베이스 기재의 적어도 일면에 제1 시드층을 형성하는 단계를 포함하고,
    상기 제1 시드층을 형성하는 단계는,
    스퍼터링 공정으로 티타늄(Ti) 또는 티타늄(Ti)을 포함하는 합금을 상기 베이스 기재의 적어도 일면에 적층하여 제1 시드층을 형성하는 세라믹 기판 제조 방법.
  4. 제3항에 있어서,
    상기 시드층을 형성하는 단계는,
    상기 제1 시드층에 제2 시드층을 형성하는 단계를 포함하고,
    상기 제2 시드층을 형성하는 단계는,
    스퍼터링 공정으로 구리(Cu) 또는 구리(Cu)를 포함하는 합금을 상기 제1 시드층에 적층하여 제2 시드층을 형성하는 세라믹 기판 제조 방법.
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
KR1020160149770A 2016-11-10 2016-11-10 세라믹 기판 제조 방법 KR102709151B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160149770A KR102709151B1 (ko) 2016-11-10 2016-11-10 세라믹 기판 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160149770A KR102709151B1 (ko) 2016-11-10 2016-11-10 세라믹 기판 제조 방법

Publications (2)

Publication Number Publication Date
KR20180052448A KR20180052448A (ko) 2018-05-18
KR102709151B1 true KR102709151B1 (ko) 2024-09-25

Family

ID=62454085

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160149770A KR102709151B1 (ko) 2016-11-10 2016-11-10 세라믹 기판 제조 방법

Country Status (1)

Country Link
KR (1) KR102709151B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005026252A (ja) 2003-06-30 2005-01-27 Ngk Spark Plug Co Ltd セラミック回路基板、放熱モジュール、および半導体装置
JP2007128935A (ja) 2005-11-01 2007-05-24 Showa Denko Kk パワーモジュール用ベースの製造方法
JP2011201760A (ja) * 2009-10-22 2011-10-13 Mitsubishi Materials Corp パワーモジュール用基板、ヒートシンク付パワーモジュール用基板、パワーモジュール、パワーモジュール用基板の製造方法及びヒートシンク付パワーモジュール用基板の製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3890540B2 (ja) * 1996-09-10 2007-03-07 Ｄｏｗａホールディングス株式会社 金属−セラミックス複合基板及びその製造法
WO2005098942A1 (ja) * 2004-04-05 2005-10-20 Mitsubishi Materials Corporation Ａi／ａiｎ接合体、パワーモジュール用基板及びパワーモジュール並びにａi／ａiｎ接合体の製造方法
KR101856106B1 (ko) * 2015-04-24 2018-05-09 주식회사 아모센스 세라믹 기판 제조 방법 및 이 제조방법으로 제조된 세라믹 기판

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005026252A (ja) 2003-06-30 2005-01-27 Ngk Spark Plug Co Ltd セラミック回路基板、放熱モジュール、および半導体装置
JP2007128935A (ja) 2005-11-01 2007-05-24 Showa Denko Kk パワーモジュール用ベースの製造方法
JP2011201760A (ja) * 2009-10-22 2011-10-13 Mitsubishi Materials Corp パワーモジュール用基板、ヒートシンク付パワーモジュール用基板、パワーモジュール、パワーモジュール用基板の製造方法及びヒートシンク付パワーモジュール用基板の製造方法

Also Published As

Publication number Publication date
KR20180052448A (ko) 2018-05-18

Similar Documents

Publication Publication Date Title
JP6323522B2 (ja) 冷却器付パワーモジュール用基板
WO2015064430A1 (ja) 積層体、絶縁性冷却板、パワーモジュールおよび積層体の製造方法
WO2002013267A1 (fr) Module de puissance pouvant comporter un dissipateur thermique
JP5125241B2 (ja) パワーモジュール用基板の製造方法
TW201508871A (zh) 功率模組用基板之製造方法
JP2006100640A (ja) セラミックス回路基板及びこれを用いたパワー半導体モジュール
JP2022501827A (ja) 電気部品用、特に電子部品用のキャリア基板およびキャリア基板の製造方法
JP6361532B2 (ja) 放熱板付パワーモジュール用基板の製造方法
JP6958441B2 (ja) ヒートシンク付き絶縁回路基板の製造方法
US10141199B2 (en) Selecting a substrate to be soldered to a carrier
JP4786407B2 (ja) パワーモジュール
KR102709152B1 (ko) 세라믹 기판 제조 방법
KR102709151B1 (ko) 세라믹 기판 제조 방법
JP2010232545A (ja) 半導体装置
JP5674321B2 (ja) 半導体装置
JP2016167502A (ja) ヒートシンク付パワーモジュール用基板及びパワーモジュール
KR102378938B1 (ko) 고주파 기판의 제조 방법
JP6561886B2 (ja) ヒートシンク付パワーモジュール用基板の製造方法
KR102681713B1 (ko) 고주파 기판과 그 제조 방법
JP5614127B2 (ja) パワーモジュール用基板及びその製造方法
JP6756189B2 (ja) ヒートシンク付パワーモジュール用基板、及びヒートシンク付パワーモジュール用基板の製造方法
CN111801790A (zh) 带散热器的绝缘电路基板的制造方法
JP2021150558A (ja) 絶縁回路基板
WO2016060079A1 (ja) 冷却器付パワーモジュール用基板及びその製造方法
JP5303936B2 (ja) パワーモジュール用基板及びパワーモジュール並びにパワーモジュール用基板の製造方法

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20161110

PG1501 Laying open of application
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20211105

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20161110

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20231010

Patent event code: PE09021S01D

PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20240627

PG1601 Publication of registration