[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR102680744B1 - Crystallization ferroelectric thin films by electron beam irradiation and manufacturing method of electronic devices using the same - Google Patents

Crystallization ferroelectric thin films by electron beam irradiation and manufacturing method of electronic devices using the same Download PDF

Info

Publication number
KR102680744B1
KR102680744B1 KR1020230156210A KR20230156210A KR102680744B1 KR 102680744 B1 KR102680744 B1 KR 102680744B1 KR 1020230156210 A KR1020230156210 A KR 1020230156210A KR 20230156210 A KR20230156210 A KR 20230156210A KR 102680744 B1 KR102680744 B1 KR 102680744B1
Authority
KR
South Korea
Prior art keywords
thin film
electronic device
electron beam
manufacturing
upper electrode
Prior art date
Application number
KR1020230156210A
Other languages
Korean (ko)
Inventor
윤영준
이진아
Original Assignee
한국세라믹기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국세라믹기술원 filed Critical 한국세라믹기술원
Priority to KR1020230156210A priority Critical patent/KR102680744B1/en
Application granted granted Critical
Publication of KR102680744B1 publication Critical patent/KR102680744B1/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02142—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides
    • H01L21/02148—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides the material containing hafnium, e.g. HfSiOx or HfSiON
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02194—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing more than one metal element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02266—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by physical ablation of a target, e.g. sputtering, reactive sputtering, physical vapour deposition or pulsed laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02345—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light
    • H01L21/02351—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light treatment by exposure to corpuscular radiation, e.g. exposure to electrons, alpha-particles, protons or ions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

전자빔 조사에 의한 강유전성 박막의 결정화 및 이를 이용한 전자 소자의 제조 방법에 대하여 개시한다.
본 발명의 제1실시예에 따른 전자 소자의 제조 방법은 (a) 기판 상에 스퍼터링 공정으로 하부 전극을 증착하는 단계; (b) 상기 하부 전극이 증착된 기판 상에 섀도 마스크를 배치한 후, 스퍼터링 공정으로 하프늄(Hf)-금속(M) 산화물을 증착하여 박막을 형성하는 단계; 및 (c) 상기 박막 상에 섀도 마스크를 배치한 후, 스퍼터링 공정으로 상부 전극을 증착하는 단계;를 포함하고, 상기 (b) 단계 이후에, 박막에 전자빔을 조사하여 박막을 저온 열처리하거나, 또는 상기 (c) 단계 이후에, 상부 전극에 전자빔을 조사하여 전자 소자를 저온 열처리하는 것을 특징으로 한다.Crystallization of a ferroelectric thin film by electron beam irradiation and a method of manufacturing an electronic device using the same are disclosed.
A method of manufacturing an electronic device according to a first embodiment of the present invention includes the steps of (a) depositing a lower electrode on a substrate by a sputtering process; (b) placing a shadow mask on the substrate on which the lower electrode is deposited, and then depositing hafnium (Hf)-metal (M) oxide through a sputtering process to form a thin film; and (c) depositing an upper electrode by a sputtering process after placing a shadow mask on the thin film, and after step (b), low-temperature heat treatment of the thin film by irradiating an electron beam to the thin film, or After step (c), the electronic device is subjected to low-temperature heat treatment by irradiating an electron beam to the upper electrode.

Description

전자빔 조사에 의한 강유전성 박막의 결정화 및 이를 이용한 전자 소자의 제조 방법{CRYSTALLIZATION FERROELECTRIC THIN FILMS BY ELECTRON BEAM IRRADIATION AND MANUFACTURING METHOD OF ELECTRONIC DEVICES USING THE SAME}Crystallization of ferroelectric thin films by electron beam irradiation and method of manufacturing electronic devices using the same {CRYSTALLIZATION FERROELECTRIC THIN FILMS BY ELECTRON BEAM IRRADIATION AND MANUFACTURING METHOD OF ELECTRONIC DEVICES USING THE SAME}

본 발명은 전자빔 조사를 이용하여 저온에서 사방정계(Orthorhombic) 결정 구조를 갖는 HfO2 기반의 강유전성 박막을 제조하고, 이를 포함하는 전자 소자의 제조 방법에 관한 것이다. The present invention relates to a method of manufacturing an HfO 2 -based ferroelectric thin film having an orthorhombic crystal structure at low temperature using electron beam irradiation and manufacturing an electronic device including the same.

깅유전체 박막을 포함한 커패시터는 비휘발성 메모리 소자에 주로 사용된다. 비휘발성 강유전체 메모리 소자는 전기장에 의해 강유전체에 형성된 분극이 전기장을 제거해도 남는 잔류 분극 현상을 이용하여 전원이 꺼져도 데이터가 사라지지 않고 남아있는 메모리 소자이다. Capacitors containing dielectric thin films are mainly used in non-volatile memory devices. A non-volatile ferroelectric memory device is a memory device that retains data even when the power is turned off by using a residual polarization phenomenon in which polarization formed in a ferroelectric material by an electric field remains even when the electric field is removed.

고전적인 비휘발성 메모리 소재로 페로브스카이트(perovskite) 구조를 갖는 티탄산 지르콘산염(PZT, lead zirconate titanate)과 스트론튬 비스무스 탄탈산염(SBT, strontium bismuth tantalate) 같은 강유전체 물질들이 연구되었다. Ferroelectric materials such as lead zirconate titanate (PZT) and strontium bismuth tantalate (SBT), which have a perovskite structure, have been studied as classic non-volatile memory materials.

하지만 고집적 소자를 구현하기 위하여 얇은 두께를 필요로 하는 반도체 산업에서 페로브스카이트 구조의 강유전 산화물은 그 두께가 50nm 이하가 되면 누설 전류가 커져서 그 응용에 제한이 있었다.However, in the semiconductor industry, which requires a thin thickness to implement highly integrated devices, the application of perovskite-structured ferroelectric oxides was limited because the leakage current increased when the thickness was less than 50 nm.

반면 플루오라이트(fluorite) 구조를 가진 HfO2를 기반으로 한 강유전 박막에서는 10nm 이하의 두께로도 특성 구현이 가능한 것으로 알려지면서 비휘발성 메모리 소자로의 응용 연구가 활발하게 진행 중이다. 또한 HfO2는 기존 반도체 공정에서 게이트 산화물(gate oxide)와 유전체 층(dielectric layer)으로 활용 중이기에 관련 공정이 성숙되어 있으며, Pb를 사용하지 않아 친환경인 장점이 있다.On the other hand, as it is known that ferroelectric thin films based on HfO 2 with a fluorite structure can achieve characteristics even with a thickness of 10 nm or less, research on its application to non-volatile memory devices is actively underway. In addition, HfO 2 is used as a gate oxide and dielectric layer in existing semiconductor processes, so the related processes are mature, and it has the advantage of being eco-friendly as it does not use Pb.

현재 대부분 HfO2 기반 강유전체는 ZrO2 도펀트를 통해 Hf0.5Zr0.5O2 (HZO)를 사용한다. HZO는 과거의 강유전체 구조인 페로브스카이트 구조가 아닌 플루오라이트(fluorite) 구조로, 비-중심대칭성(non-centrosymmetric) 사방정계 상 (orthorhombic phase) (o-phase)에서 강유전체 특성이 발현되는 것으로 알려져 있다. Currently, most HfO 2 -based ferroelectrics use Hf 0.5 Zr 0.5 O 2 (HZO) through ZrO 2 dopants. HZO is a fluorite structure rather than a perovskite structure, which is a past ferroelectric structure, and its ferroelectric properties are expressed in a non-centrosymmetric orthorhombic phase (o-phase). It is known.

HZO 박막을 이용하여 비휘발성 메모리 소자를 제조하는 경우, 급속 열처리(RTA, rapid thermal annealing) 통해 HZO 박막을 500℃ 이상에서 고온 열처리하여 사방정계 상(o-phase)를 생성하는 방법이 사용되고 있다. 하지만 유연 기판을 사용하는 응용 분야나 반도체 공정의 back-end-of-line(BEOL) 공정에서는 열충격을 최소화하기 위하여 400℃ 이하의 열처리 온도가 요구되고 있으며, 기존의 RTA 공정에서 400℃ 이하로 HZO 박막을 열처리할 경우, 사방정계 상(o-phase) 형성이 어려워 강유전체 특성이 저하되는 문제점이 있다.When manufacturing a non-volatile memory device using an HZO thin film, a method of generating an orthorhombic phase (o-phase) by heat-treating the HZO thin film at a high temperature above 500°C through rapid thermal annealing (RTA) is used. However, in applications using flexible substrates or in the back-end-of-line (BEOL) semiconductor process, a heat treatment temperature of 400℃ or lower is required to minimize thermal shock, and in the existing RTA process, HZO is lowered to 400℃ or lower. When heat treating a thin film, it is difficult to form an orthorhombic phase (o-phase), which causes a problem in that the ferroelectric properties deteriorate.

본 발명의 목적은 전자빔 조사를 이용하여 저온에서 사방정계(Orthorhombic) 결정 구조를 갖는 HfO2 기반의 강유전성 박막을 제조하고, 이를 포함하는 전자 소자의 제조 방법을 제공하는 것이다.The purpose of the present invention is to manufacture an HfO 2 -based ferroelectric thin film with an orthorhombic crystal structure at low temperature using electron beam irradiation, and to provide a method for manufacturing an electronic device including the same.

또한 본 발명의 목적은 전자빔 조사를 이용한 강유전성 박막을 포함하여, 전기적 특성이 우수한 전자 소자의 제조 방법을 제공하는 것이다. Another object of the present invention is to provide a method for manufacturing electronic devices with excellent electrical properties, including ferroelectric thin films, using electron beam irradiation.

본 발명의 목적들은 이상에서 언급한 목적으로 제한되지 않으며, 언급되지 않은 본 발명의 다른 목적 및 장점들은 하기의 설명에 의해서 이해될 수 있고, 본 발명의 실시예에 의해 보다 분명하게 이해될 것이다. 또한, 본 발명의 목적 및 장점들은 특허 청구 범위에 나타낸 수단 및 그 조합에 의해 실현될 수 있음을 쉽게 알 수 있을 것이다.The objects of the present invention are not limited to the objects mentioned above, and other objects and advantages of the present invention that are not mentioned can be understood by the following description and will be more clearly understood by the examples of the present invention. Additionally, it will be readily apparent that the objects and advantages of the present invention can be realized by the means and combinations thereof indicated in the patent claims.

본 발명의 제1실시예에 따른 전자 소자의 제조 방법은 (a) 기판 상에 스퍼터링 공정으로 하부 전극을 증착하는 단계; (b) 상기 하부 전극이 증착된 기판 상에 섀도 마스크를 배치한 후, 스퍼터링 공정으로 하프늄(Hf)-금속(M) 산화물을 증착하여 박막을 형성하는 단계; 및 (c) 상기 박막 상에 섀도 마스크를 배치한 후, 스퍼터링 공정으로 상부 전극을 증착하는 단계;를 포함하고, 상기 (b) 단계 이후에, 박막에 전자빔을 조사하여 박막을 저온 열처리하거나, 또는 상기 (c) 단계 이후에, 상부 전극에 전자빔을 조사하여 전자 소자를 저온 열처리하는 것을 특징으로 한다.A method of manufacturing an electronic device according to a first embodiment of the present invention includes the steps of (a) depositing a lower electrode on a substrate by a sputtering process; (b) placing a shadow mask on the substrate on which the lower electrode is deposited, and then depositing hafnium (Hf)-metal (M) oxide through a sputtering process to form a thin film; and (c) depositing an upper electrode by a sputtering process after placing a shadow mask on the thin film, and after step (b), low-temperature heat treatment of the thin film by irradiating an electron beam to the thin film, or After step (c), the electronic device is subjected to low-temperature heat treatment by irradiating an electron beam to the upper electrode.

본 발명의 제2실시예에 따른 전자 소자의 제조 방법은 (a) 기판 상에 스퍼터링 공정으로 하프늄(Hf)-금속(M) 산화물을 증착하여 박막을 형성하는 단계; 및 (b) 상기 박막 상에 섀도 마스크를 배치한 후, 스퍼터링 공정으로 상부 전극을 증착하는 단계;를 포함하고, 상기 (a) 단계 이후에, 박막에 전자빔을 조사하여 박막을 저온 열처리하거나, 또는 상기 (b) 단계 이후에, 상부 전극에 전자빔을 조사하여 전자 소자를 저온 열처리하는 것을 특징으로 한다.A method of manufacturing an electronic device according to a second embodiment of the present invention includes the steps of (a) depositing hafnium (Hf)-metal (M) oxide on a substrate by a sputtering process to form a thin film; and (b) depositing an upper electrode by a sputtering process after placing a shadow mask on the thin film, and after step (a), low-temperature heat treatment of the thin film by irradiating an electron beam to the thin film, or After step (b), the electronic device is subjected to low-temperature heat treatment by irradiating an electron beam to the upper electrode.

제1실시예 또는 제2실시예에 있어서, 상기 하프늄(Hf)-금속(M) 산화물의 금속(M)은 지르코늄(Zr), 실리콘(Si), 이트륨(Y) 및 알루미늄(Al) 중 1종 이상을 포함할 수 있다.In the first or second embodiment, the metal (M) of the hafnium (Hf)-metal (M) oxide is one of zirconium (Zr), silicon (Si), yttrium (Y), and aluminum (Al). It may include more than one species.

제1실시예 또는 제2실시예에 있어서, 상기 박막의 두께는 5 ~ 50nm일 수 있다.In the first or second embodiment, the thickness of the thin film may be 5 to 50 nm.

제1실시예에 있어서, 상기 하부 전극 및 상부 전극 각각의 두께는 5 ~ 100nm일 수 있다.In the first embodiment, the thickness of each of the lower electrode and the upper electrode may be 5 to 100 nm.

제2실시예에 있어서, 상기 상부 전극의 두께는 5 ~ 100nm일 수 있다.In the second embodiment, the thickness of the upper electrode may be 5 to 100 nm.

제1실시예에 있어서, 상기 하부 전극 및 상부 전극 각각은 금(Au), 크롬(Cr), 알루미늄(Al), 몰리브덴(Mo), 텅스텐(W), 니켈(Ni), 팔라듐(Pd), 백금(Pt), 질화티타늄(TiN), 질화탄탈륨(TaN) 및 루테늄(Ru) 중 1종 이상을 포함할 수 있다.In the first embodiment, each of the lower electrode and the upper electrode is gold (Au), chromium (Cr), aluminum (Al), molybdenum (Mo), tungsten (W), nickel (Ni), palladium (Pd), It may include one or more of platinum (Pt), titanium nitride (TiN), tantalum nitride (TaN), and ruthenium (Ru).

제1실시예에 있어서, 상기 상부 전극은 금(Au), 크롬(Cr), 알루미늄(Al), 몰리브덴(Mo), 텅스텐(W), 니켈(Ni), 팔라듐(Pd), 백금(Pt), 질화티타늄(TiN), 질화탄탈륨(TaN) 및 루테늄(Ru) 중 1종 이상을 포함할 수 있다.In the first embodiment, the upper electrode is gold (Au), chromium (Cr), aluminum (Al), molybdenum (Mo), tungsten (W), nickel (Ni), palladium (Pd), and platinum (Pt). , titanium nitride (TiN), tantalum nitride (TaN), and ruthenium (Ru).

제1실시예 또는 제2실시예에 있어서, 상기 스퍼터링 공정은 직경 1 ~ 3인치 중 어느 하나인 스퍼터 건을 사용하여, RF 파워 5 ~ 70W, 공정 압력 1 ~ 10mTorr 및 증착 시간 10 ~ 2000초 동안 수행될 수 있다.In the first or second embodiment, the sputtering process uses a sputter gun with a diameter of 1 to 3 inches, RF power of 5 to 70 W, process pressure of 1 to 10 mTorr, and deposition time of 10 to 2000 seconds. It can be done.

제1실시예 또는 제2실시예에 있어서, 상기 스퍼터링 공정은 비활성 가스 분위기 또는 비활성 가스와 산소가 혼합된 분위기에서 수행될 수 있다.In the first or second embodiment, the sputtering process may be performed in an inert gas atmosphere or a mixture of inert gas and oxygen.

직경 40 ~ 70mm 중 어느 하나인 원형의 전자빔 장비를 사용하여, RF 파워 100 ~ 1000W, DC 전압 100V 이상 ~ 3kV 미만, 1초 ~ 5분 동안 수행될 수 있다.It can be performed using a circular electron beam device with a diameter of 40 to 70 mm, RF power of 100 to 1000 W, DC voltage of 100 V to less than 3 kV, and 1 second to 5 minutes.

제1실시예 또는 제2실시예에 있어서, 상기 저온 열처리는 100 ~ 400℃에서 수행될 수 있다.In the first or second embodiment, the low-temperature heat treatment may be performed at 100 to 400°C.

제1실시예 또는 제2실시예에 있어서, 상기 저온 열처리된 박막은 사방정계(Orthorhombic) 결정 구조를 가질 수 있다.In the first or second embodiment, the low-temperature heat-treated thin film may have an orthorhombic crystal structure.

본 발명의 제1실시예에 따른 전자 소자의 제조 방법으로 제조되는 전자소자로서, 기판; 상기 기판 상에 배치되는 하부 전극; 상기 하부 전극 상에 배치되며, 하프늄(Hf)-금속(M) 산화물을 포함하는 박막; 및 상기 박막 상에 배치되는 상부 전극;을 포함하는 것을 특징으로 한다.An electronic device manufactured by the electronic device manufacturing method according to the first embodiment of the present invention, comprising: a substrate; a lower electrode disposed on the substrate; a thin film disposed on the lower electrode and containing hafnium (Hf)-metal (M) oxide; and an upper electrode disposed on the thin film.

본 발명의 제2실시예에 따른 전자 소자의 제조 방법으로 제조되는 전자 소자로서, 기판; 상기 기판 상에 배치되며, 하프늄(Hf)-금속(M) 산화물을 포함하는 박막; 및 상기 박막 상에 배치되는 상부 전극;을 포함하는 것을 특징으로 한다.An electronic device manufactured by the electronic device manufacturing method according to the second embodiment of the present invention, comprising: a substrate; A thin film disposed on the substrate and containing hafnium (Hf)-metal (M) oxide; and an upper electrode disposed on the thin film.

본 발명에 따른 전자 소자의 제조 방법은 전자빔 조사를 이용하여 저온에서 사방정계(Orthorhombic) 결정 구조를 갖는 HfO2 기반의 강유전성 박막을 제조함으로써, 전기적 특성이 우수한 전자 소자를 제조할 수 있다.The manufacturing method of an electronic device according to the present invention can manufacture an electronic device with excellent electrical properties by manufacturing an HfO 2 -based ferroelectric thin film with an orthorhombic crystal structure at low temperature using electron beam irradiation.

상술한 효과와 더불어 본 발명의 구체적인 효과는 이하 발명을 실시하기 위한 구체적인 사항을 설명하면서 함께 기술한다.In addition to the above-described effects, specific effects of the present invention are described below while explaining specific details for carrying out the invention.

도 1 및 도 2는 본 발명의 제1실시예에 따른 전자 소자의 제조 방법을 나타낸 공정 모식도.
도 3은 본 발명의 제1실시예에 따른 전자 소자의 단면도.
도 4 및 도 5는 본 발명의 제2실시예에 따른 전자 소자의 제조 방법을 나타낸 공정 모식도.
도 6은 본 발명의 제2실시예에 따른 전자 소자의 단면도.
도 7은 본 발명의 제1실시예에 따른 전자 소자의 TEM 단면도.
도 8은 본 발명의 제2실시예에 따른 전자 소자의 TEM 단면도.
도 9 내지 도 11은 본 발명의 제1실시예에서 전자빔 조건 중 DC 전압에 따른 박막의 전자빔 침투 깊이 변화.
도 12는 본 발명의 제1실시예에서 전자빔 조건 중 DC 전압에 따른 박막의 온도 변화.
도 13은 본 발명의 제1실시예(TiN/HZO/TiN)에서 전자 소자의 전극 두께에 따른 박막의 결정상 변화.
도 14는 본 발명의 제1실시예(W/HZO/W)에서 전자 소자의 상부 전극 두께에 따른 박막의 결정상 변화.
도 15는 본 발명의 제1실시예(TiN/HZO/TiN)에서 스퍼터링 조건 중 RF 파워에 따른 박막의 결정상 변화.
도 16은 본 발명의 제1실시예(W/HZO/W)에서 전자빔 조건 중 DC 전압에 따른 박막의 결정상 변화.
도 17은 본 발명의 실시예들에서 사용된 상부 전극 형상의 SEM 사진.
도 18은 본 발명의 제1실시예(W/HZO/W)에 따른 전자 소자의 전기장에 따른 잔류 분극 그래프.
도 19는 본 발명의 제1실시예(W/HZO/W)에 따른 전자 소자의 전압에 따른 전류 그래프.
도 20은 본 발명의 제1실시예(W/HZO/W)에서 전자빔 조사에 따른 전자 소자의 누설전류 비교 그래프.
1 and 2 are process schematic diagrams showing a method of manufacturing an electronic device according to a first embodiment of the present invention.
Figure 3 is a cross-sectional view of an electronic device according to the first embodiment of the present invention.
4 and 5 are process schematic diagrams showing a method of manufacturing an electronic device according to a second embodiment of the present invention.
Figure 6 is a cross-sectional view of an electronic device according to a second embodiment of the present invention.
Figure 7 is a TEM cross-sectional view of an electronic device according to the first embodiment of the present invention.
Figure 8 is a TEM cross-sectional view of an electronic device according to a second embodiment of the present invention.
9 to 11 show changes in electron beam penetration depth of a thin film according to DC voltage during electron beam conditions in the first embodiment of the present invention.
Figure 12 shows the temperature change of the thin film according to DC voltage during electron beam conditions in the first embodiment of the present invention.
Figure 13 shows a change in the crystal phase of a thin film depending on the electrode thickness of an electronic device in the first embodiment (TiN/HZO/TiN) of the present invention.
Figure 14 shows the change in crystal phase of the thin film according to the thickness of the upper electrode of the electronic device in the first embodiment (W/HZO/W) of the present invention.
Figure 15 is a change in the crystal phase of the thin film according to RF power during sputtering conditions in the first embodiment of the present invention (TiN/HZO/TiN).
Figure 16 shows the change in crystal phase of the thin film according to DC voltage during electron beam conditions in the first embodiment (W/HZO/W) of the present invention.
17 is an SEM photograph of the shape of the upper electrode used in embodiments of the present invention.
18 is a graph of remanent polarization according to the electric field of an electronic device according to the first embodiment (W/HZO/W) of the present invention.
19 is a graph of current versus voltage of an electronic device according to the first embodiment (W/HZO/W) of the present invention.
Figure 20 is a graph comparing leakage current of electronic devices according to electron beam irradiation in the first embodiment (W/HZO/W) of the present invention.

전술한 목적, 특징 및 장점은 첨부된 도면을 참조하여 상세하게 후술되며, 이에 따라 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 것이다. 본 발명을 설명함에 있어서 본 발명과 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 상세한 설명을 생략한다. 이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시예를 상세히 설명하기로 한다. 도면에서 동일한 참조부호는 동일 또는 유사한 구성요소를 가리키는 것으로 사용된다.The above-described objects, features, and advantages will be described in detail later with reference to the attached drawings, so that those skilled in the art will be able to easily implement the technical idea of the present invention. In describing the present invention, if it is determined that a detailed description of known technologies related to the present invention may unnecessarily obscure the gist of the present invention, the detailed description will be omitted. Hereinafter, preferred embodiments according to the present invention will be described in detail with reference to the attached drawings. In the drawings, identical reference numerals are used to indicate identical or similar components.

이하에서 구성요소의 "상부 (또는 하부)" 또는 구성요소의 "상 (또는 하)"에 임의의 구성이 배치된다는 것은, 임의의 구성이 상기 구성요소의 상면 (또는 하면)에 접하여 배치되는 것뿐만 아니라, 상기 구성요소와 상기 구성요소 상에 (또는 하에) 배치된 임의의 구성 사이에 다른 구성이 개재될 수 있음을 의미할 수 있다. Hereinafter, the “top (or bottom)” of a component or the arrangement of any component on the “top (or bottom)” of a component means that any component is placed in contact with the top (or bottom) of the component. Additionally, it may mean that other components may be interposed between the component and any component disposed on (or under) the component.

또한 어떤 구성요소가 다른 구성요소에 "연결", "결합" 또는 "접속"된다고 기재된 경우, 상기 구성요소들은 서로 직접적으로 연결되거나 또는 접속될 수 있지만, 각 구성요소 사이에 다른 구성요소가 "개재"되거나, 각 구성요소가 다른 구성요소를 통해 "연결", "결합" 또는 "접속"될 수도 있는 것으로 이해되어야 할 것이다. Additionally, when a component is described as being “connected,” “coupled,” or “connected” to another component, the components may be directly connected or connected to each other, but the other component is “interposed” between each component. It should be understood that “or, each component may be “connected,” “combined,” or “connected” through other components.

이하에서는, 본 발명의 몇몇 실시예에 따른 전자빔 조사 및 강유전성 박막을 이용한 전자 소자의 제조 방법을 설명하도록 한다.Hereinafter, a method of manufacturing an electronic device using electron beam irradiation and a ferroelectric thin film according to some embodiments of the present invention will be described.

본 발명에서는 후처리로서, 전자빔 조사를 이용하여 400℃ 이하의 저온에서 강유전성을 저해하는 단사정계(monoclinic) 상을 억제하면서 사방정계(orthorhombic) 결정상을 형성할 수 있다. 이러한 전자빔 조사는 저온 열처리 공정이면서, 상부 전극을 증착하기 전, 및 상부 전극을 증착한 후 진공 상태에서 연속적인 공정이 가능하기 때문에 강유전체 메모리 반도체 제조공정에 유용하게 활용될 수 있는 이점이 있다. In the present invention, as a post-processing, electron beam irradiation can be used to form an orthorhombic crystal phase while suppressing the monoclinic phase that inhibits ferroelectricity at low temperatures below 400°C. This electron beam irradiation is a low-temperature heat treatment process and has the advantage of being useful in the ferroelectric memory semiconductor manufacturing process because it can be a continuous process in a vacuum before and after depositing the upper electrode.

특히, 낮은 열팽창계수를 갖는 전극일수록 박막에 더 높은 인장 응력(tensile stress)을 인가하기 때문에, 박막은 사방정계 결정상으로의 상변화가 일어나기 쉽고 높은 강유전성을 나타낼 수 있다. In particular, since an electrode with a lower thermal expansion coefficient applies a higher tensile stress to the thin film, the thin film is prone to a phase change to an orthorhombic crystal phase and can exhibit high ferroelectricity.

전자 소자의 구조에 따른 전자빔 조사를 통해 박막의 특성을 제어할 수 있다. 전자빔 조사를 이용하여 박막과 상부 전극을 표면 처리하면, 기존 급속 열처리(RTA)에 비해, 단사정계 결정상 대비 높은 비율의 사방정계 결정상을 확보할 수 있다. The properties of thin films can be controlled through electron beam irradiation according to the structure of the electronic device. When the thin film and upper electrode are surface treated using electron beam irradiation, a higher ratio of the orthorhombic crystal phase compared to the monoclinic crystal phase can be secured compared to the existing rapid heat treatment (RTA).

본 발명에서는 M(metal)F(ferroelectric)M 구조를 갖는 전자 소자의 제조 방법인 제1실시예와 M(metal)F(ferroelectric)S(semiconductor) 구조를 갖는 전자 소자의 제조 방법인 제2실시예를 포함할 수 있다.In the present invention, the first embodiment is a method of manufacturing an electronic device having an M(metal)F(ferroelectric)M structure, and the second embodiment is a method of manufacturing an electronic device having an M(metal)F(ferroelectric)S(semiconductor) structure. Examples may be included.

도 1 및 도 2에서는 MFM 구조인 제1실시예의 공정도를 개시하고, 도 4 및 도 5에서는 MFS 구조인 제2실시예의 공정도를 개시하였으나, 이제 제한되는 것은 아니며, 이외에도 MFI(insulator)S 구조 등의 다양한 구조를 포함할 수 있다.Figures 1 and 2 disclose the process diagram of the first embodiment of the MFM structure, and Figures 4 and 5 disclose the process diagram of the second embodiment of the MFS structure, but this is not limited, and in addition, the MFI (insulator) S structure, etc. It may include various structures.

<제1실시예><First embodiment>

도 1 및 도 2는 본 발명의 제1실시예에 따른 전자 소자의 제조 방법을 나타낸 공정 모식도. 도 1 및 도 2에 도시된 바와 같이, 본 발명의 제1실시예에 따른 전자 소자의 제조 방법은 기판 상에 스퍼터링 공정으로 하부 전극을 증착하는 단계(S110), 하부 전극이 증착된 기판 상에 섀도 마스크를 배치한 후, 스퍼터링 공정으로 하프늄(Hf)-금속(M) 산화물을 증착하여 박막을 형성하는 단계(S120), 박막 상에 섀도 마스크를 배치한 후, 스퍼터링 공정으로 상부 전극을 증착하는 단계(S130)를 포함하고, S120 단계 이후에, 박막에 전자빔을 조사하여 박막을 저온 열처리하거나, 또는 S130 단계 이후에, 상부 전극에 전자빔을 조사하여 전자 소자를 저온 열처리하는 특징으로 한다.1 and 2 are process schematic diagrams showing a method of manufacturing an electronic device according to a first embodiment of the present invention. As shown in Figures 1 and 2, the method of manufacturing an electronic device according to the first embodiment of the present invention includes depositing a lower electrode on a substrate by a sputtering process (S110), and on the substrate on which the lower electrode is deposited. After placing a shadow mask, forming a thin film by depositing hafnium (Hf)-metal (M) oxide through a sputtering process (S120), placing a shadow mask on the thin film, and depositing an upper electrode through a sputtering process. It includes a step (S130), and after step S120, the thin film is subjected to low-temperature heat treatment by irradiating an electron beam to the thin film, or after step S130, the electronic device is subjected to low-temperature heat treatment by irradiating an electron beam to the upper electrode.

기판 상에 스퍼터링 공정으로 하부 전극을 증착하는 단계(S110)Depositing the lower electrode on the substrate by a sputtering process (S110)

기판(10)의 형상, 구조, 크기 등에 대해서는 특별한 제한이 없으며, 목적에 따라 적절히 선택할 수 있다. 기판의 구조는 단층 구조여도 되고, 적층 구조여도 된다.There are no particular restrictions on the shape, structure, size, etc. of the substrate 10 and can be appropriately selected depending on the purpose. The structure of the substrate may be a single-layer structure or a laminated structure.

기판(10)은 예를 들어, Si 등의 무기 재료 등으로 이루어지는 기판을 사용할 수 있다. 또한, 기판은 p형 불순물 또는 n형 불순물로 도핑될 수도 있다.The substrate 10 may be, for example, a substrate made of an inorganic material such as Si. Additionally, the substrate may be doped with p-type impurities or n-type impurities.

전자 소자의 고성능 구현을 위해, 기판 상에 고유전 물질의 절연층을 형성할 수 있다. 도 2에서, 절연층은 기판(10)과 하부 전극(20) 사이에 위치한 층을 가리킨다. 절연막은 높은 절연성을 갖는 것으로, SiO2을 포함할 수 있고, 열화학 기상 증착법(thermal CVD)을 이용하여 Si를 열산화시켜 SiO2 90~110nm 두께로 증착할 수 있다.To realize high performance of electronic devices, an insulating layer of a high dielectric material can be formed on the substrate. In Figure 2, the insulating layer refers to a layer located between the substrate 10 and the lower electrode 20. The insulating film has high insulating properties and may include SiO 2 , and may be deposited to a thickness of 90 to 110 nm by thermally oxidizing Si using thermal chemical vapor deposition (thermal CVD).

기판(10) 상에 하부 전극(20)을 증착하기 위해, 스퍼터 건(30)으로 스퍼터링 공정을 수행할 수 있다.In order to deposit the lower electrode 20 on the substrate 10, a sputtering process may be performed using a sputter gun 30.

스퍼터링 공정에 있어서, 기공이나 결함이 최소화된 비정질의 박막을 얻기 위해서 결정화되지 않는 정도의 70W 이하의 파워로 유지하고, 스퍼터 건(30)과 기판 사이의 거리를 일정거리 이상으로 유지함으로써, 비정질이지만　균일한 원자배열을 최대한 도모할 수 있다. 특히, 하부 전극을 스퍼터링으로 증착하면, 한 챔버 내에서 공기 중에 노출되지 않고 하부 전극, 박막 및 상부전극까지 스퍼터링 공정으로 진행하는 in-situ (one pot process 라고도 함) 공정이 가능하며, 공정 변수의 제어도 가능한 이점이 있다.In the sputtering process, in order to obtain an amorphous thin film with minimized pores or defects, the power is maintained at 70 W or less to a level that does not crystallize, and the distance between the sputter gun 30 and the substrate is maintained at a certain distance or more, so that the amorphous but Uniform atomic arrangement can be achieved as much as possible. In particular, if the lower electrode is deposited by sputtering, an in-situ (also called one pot process) process in which the lower electrode, thin film, and upper electrode are sputtered in one chamber without being exposed to the air is possible, and the process variables are There is also the advantage of being able to control it.

이러한 관점에서, 스퍼터링 공정은 비활성 가스 분위기 또는 비활성 가스와 산소가 혼합된 분위기에서 직경 1 ~ 3인치 중 어느 하나인 스퍼터 건, 구체적으로는 직경 2인치인 스퍼터 건을 사용하여, RF 파워 5 ~ 70W, 공정 압력 1 ~ 10mTorr 및 증착 시간 10 ~ 2000초 동안 수행될 수 있고, 바람직하게는 비활성 가스 분위기에서 RF 파워 25 ~ 60W, 공정 압력 1 ~ 5mTorr 및 증착 시간 500 ~ 1500초 동안 수행될 수 있다. 또한 스퍼터링 공정은 상온(25±2℃)에서 수행될 수 있다.From this point of view, the sputtering process uses a sputter gun with a diameter of either 1 to 3 inches, specifically a sputter gun with a diameter of 2 inches, in an inert gas atmosphere or a mixture of inert gas and oxygen, with an RF power of 5 to 70 W. , the process pressure may be 1 to 10 mTorr, and the deposition time may be 10 to 2000 seconds. Preferably, the process may be performed in an inert gas atmosphere at an RF power of 25 to 60 W, a process pressure of 1 to 5 mTorr, and a deposition time of 500 to 1500 seconds. Additionally, the sputtering process can be performed at room temperature (25±2°C).

스퍼터링 공정 조건이 비활성 가스 분위기 또는 비활성 가스와 산소가 혼합된 분위기에서 RF 파워 5 ~ 70W, 공정 압력 1 ~ 10mTorr 및 증착 시간 10 ~ 2000초를 만족함으로써, 금속 기반의 하부 전극이 전체적으로 균일한 두께로 형성될 수 있다.The sputtering process conditions are RF power of 5 ~ 70W, process pressure of 1 ~ 10mTorr, and deposition time of 10 ~ 2000 seconds in an inert gas atmosphere or a mixture of inert gas and oxygen, so that the metal-based lower electrode has a uniform thickness throughout. can be formed.

스퍼터링으로 증착된 하부 전극의 면적은 기판 면적과 유사하거나 동일할 수 있다. 스퍼터링으로 증착된 하부 전극의 두께는 5 ~ 100nm일 수 있고, 바람직하게는 30 ~ 80nm일 수 있고, 보다 바람직하게는 40 ~ 70nm일 수 있다.The area of the lower electrode deposited by sputtering may be similar to or identical to the substrate area. The thickness of the lower electrode deposited by sputtering may be 5 to 100 nm, preferably 30 to 80 nm, and more preferably 40 to 70 nm.

하부 전극(20)의 두께가 5 ~ 100nm를 만족함으로써, 전자 소자의 강유전성과 전기적 특성을 확보하는데 유리한 효과가 있다. As the thickness of the lower electrode 20 satisfies the range of 5 to 100 nm, there is an advantageous effect in securing the ferroelectricity and electrical characteristics of the electronic device.

하부 전극(20)은 금(Au), 크롬(Cr), 알루미늄(Al), 몰리브덴(Mo), 텅스텐(W), 니켈(Ni), 팔라듐(Pd), 백금(Pt), 질화티타늄(TiN), 질화탄탈륨(TaN) 및 루테늄(Ru) 중 1종 이상을 포함할 수 있다. 바람직하게, 하부 전극은 질화티타늄(TiN), 몰리브덴(Mo), 텅스텐(W), 니켈(Ni) 및 백금(Pt) 중 1종 이상을 포함할 수 있다.The lower electrode 20 is made of gold (Au), chromium (Cr), aluminum (Al), molybdenum (Mo), tungsten (W), nickel (Ni), palladium (Pd), platinum (Pt), and titanium nitride (TiN). ), tantalum nitride (TaN), and ruthenium (Ru). Preferably, the lower electrode may include one or more of titanium nitride (TiN), molybdenum (Mo), tungsten (W), nickel (Ni), and platinum (Pt).

하부 전극이 증착된 기판 상에 섀도 마스크를 배치한 후, 스퍼터링 공정으로 하프늄(Hf)-금속(M) 산화물을 증착하여 박막을 형성하는 단계(S120)After placing a shadow mask on the substrate on which the lower electrode is deposited, forming a thin film by depositing hafnium (Hf)-metal (M) oxide through a sputtering process (S120)

도 1 및 도 2에 도시된 바와 같이, 하부 전극(20)이 증착된 기판(10) 상에 섀도 마스크(미도시)를 배치한 후, 스퍼터링 공정으로 하프늄(Hf)-금속(M) 산화물을 증착하여 비정질의 박막을 형성할 수 있다. 특히, 하프늄(Hf)-금속(M) 산화물 기반의 박막을 스퍼터링으로 증착하면, 한 챔버 내에서 공기 중에 노출되지 않고 하부 전극, 박막 및 상부전극까지 스퍼터링 공정으로 진행하는 in-situ (one pot process 라고도 함) 공정이 가능하며, 공정 변수의 제어도 가능한 이점이 있다.As shown in Figures 1 and 2, after placing a shadow mask (not shown) on the substrate 10 on which the lower electrode 20 is deposited, hafnium (Hf)-metal (M) oxide is formed through a sputtering process. An amorphous thin film can be formed by deposition. In particular, when a hafnium (Hf)-metal (M) oxide-based thin film is deposited by sputtering, an in-situ (one pot process) is performed in which the lower electrode, thin film, and upper electrode are sputtered in one chamber without being exposed to air. (also called) process is possible and has the advantage of being able to control process variables.

섀도 마스크는 증착용 재료들이 선택적으로 증착할 수 있게 설계된 마스크이다. 섀도 마스크를 이용하여 박막을 형성하게 되면, 수십 나노미터 정도의 폭으로 박막을 형성할 수 있다. 섀도 마스크는 메탈 섀도 마스크, PDMS(Polydimethylsiloxane) 또는 PMMA(Polymethyl methacrylate)와 같은 고분자 섀도 마스크 중에서 선택하여 사용할 수 있다.A shadow mask is a mask designed to selectively deposit deposition materials. When a thin film is formed using a shadow mask, a thin film can be formed with a width of several tens of nanometers. Shadow masks can be selected from metal shadow masks, polymer shadow masks such as polydimethylsiloxane (PDMS), or polymethyl methacrylate (PMMA).

스퍼터링 공정은 비활성 가스 분위기 또는 비활성 가스와 산소가 혼합된 분위기에서 직경 1 ~ 3인치 중 어느 하나인 스퍼터 건, 구체적으로는 직경 2인치인 스퍼터 건을 사용하여, RF 파워 5 ~ 70W, 공정 압력 1 ~ 10mTorr 및 증착 시간 10 ~ 2000초 동안 수행될 수 있고, 바람직하게는 비활성 가스 분위기에서 RF 파워 25 ~ 60W, 공정 압력 3 ~ 7mTorr 및 증착 시간 500 ~ 1500초 동안 수행될 수 있다. 박막을 증착할 때 스퍼터링 공정의 RF 파워가 70W를 초과하는 경우, 전자빔 후처리를 하지 않은 as-dep 소자에서부터 단사정계 결정상이 형성되기 때문에 강유전성을 확보하기 위해서는 RF 파워 70W 이하에서 수행하는 것이 바람직하다. 또한 스퍼터링 공정은 상온(25±2℃)에서 수행될 수 있다.The sputtering process uses a sputter gun with a diameter of 1 to 3 inches, specifically a sputter gun with a diameter of 2 inches, in an inert gas atmosphere or a mixed atmosphere of inert gas and oxygen, RF power of 5 to 70W, and process pressure of 1. It may be performed at ~10 mTorr and a deposition time of 10 to 2000 seconds, and preferably in an inert gas atmosphere, at an RF power of 25 to 60 W, a process pressure of 3 to 7 mTorr, and a deposition time of 500 to 1500 seconds. When depositing a thin film, if the RF power of the sputtering process exceeds 70W, a monoclinic crystal phase is formed from the as-dep device without electron beam post-processing, so it is desirable to perform the process at an RF power of 70W or less to ensure ferroelectricity. . Additionally, the sputtering process can be performed at room temperature (25±2°C).

비활성 가스는 질소, 헬륨, 네온, 아르곤, 크립톤, 제논, 라돈 중 1종 이상의 가스를 포함할 수 있고, 바람직하게는 아르곤 가스를 포함할 수 있다.The inert gas may include one or more of nitrogen, helium, neon, argon, krypton, xenon, and radon, and preferably includes argon gas.

비활성 가스와 산소가 혼합된 분위기는 비활성 가스와 산소의 전체 100부피%에 대하여, 산소가 최대 33부피%까지 포함될 수 있으나, 이에 제한되는 것은 아니다.The atmosphere in which the inert gas and oxygen are mixed may contain up to 33% by volume of oxygen based on the total 100% by volume of the inert gas and oxygen, but is not limited thereto.

하프늄(Hf)-금속(M) 산화물(40)의 금속(M)은 지르코늄(Zr), 실리콘(Si), 이트륨(Y) 및 알루미늄(Al) 중 1종 이상을 포함할 수 있고, 바람직하게는 지르코늄(Zr)을 포함할 수 있다. 하프늄(Hf)-금속(M) 산화물에서 하프늄(Hf)과 금속(M)의 비율은 1 : 0.1 ~ 1 : 10의 중량비일 수 있으나, 이에 제한되는 것은 아니다.The metal (M) of the hafnium (Hf)-metal (M) oxide 40 may include one or more of zirconium (Zr), silicon (Si), yttrium (Y), and aluminum (Al), preferably may include zirconium (Zr). In hafnium (Hf)-metal (M) oxide, the ratio of hafnium (Hf) to metal (M) may be a weight ratio of 1:0.1 to 1:10, but is not limited thereto.

스퍼터링으로 증착된 박막(50)의 면적은 기판 면적과 유사하거나 동일할 수 있다. 하프늄(Hf)-금속(M) 산화물(40)로부터 형성된 박막의 두께는 5 ~ 50nm일 수 있고, 바람직하게는 10 ~ 30nm일 수 있다. 박막의 두께가 5 ~ 50nm를 만족함으로써, 강유전성을 나타내기에 유리한 효과가 있으며, 전자 소자의 전기적 특성을 보다 향상시킬 수 있다.The area of the thin film 50 deposited by sputtering may be similar to or identical to the substrate area. The thickness of the thin film formed from hafnium (Hf)-metal (M) oxide 40 may be 5 to 50 nm, and preferably 10 to 30 nm. When the thickness of the thin film satisfies 5 to 50 nm, there is an advantageous effect in exhibiting ferroelectricity and the electrical characteristics of electronic devices can be further improved.

하프늄(Hf)-금속(M) 산화물 기반의 비정질 박막을 형성한 후, 상기 섀도 마스크를 제거할 수 있다.After forming an amorphous thin film based on hafnium (Hf)-metal (M) oxide, the shadow mask can be removed.

박막 상에 섀도 마스크를 배치한 후, 스퍼터링 공정으로 상부 전극을 증착하는 단계(S130)After placing a shadow mask on the thin film, depositing the upper electrode through a sputtering process (S130)

도 1 및 도 2에 도시된 바와 같이, 박막(50)이 증착된 기판(10) 상에 섀도 마스크(미도시)를 배치한 후, 스퍼터링 공정으로 상부 전극(60)을 증착할 수 있다.As shown in Figures 1 and 2, after placing a shadow mask (not shown) on the substrate 10 on which the thin film 50 is deposited, the upper electrode 60 can be deposited through a sputtering process.

스퍼터링 공정은 하부 전극의 스퍼터링 공정 조건과 동일하게 수행될 수 있으며, 전술한 바와 같이 비활성 가스 분위기 또는 비활성 가스와 산소가 혼합된 분위기에서 직경 1 ~ 3인치 중 어느 하나인 스퍼터 건, 구체적으로는 직경 2인치인 스퍼터 건을 사용하여, RF 파워 5 ~ 70W, 공정 압력 1 ~ 10mTorr 및 증착 시간 10 ~ 2000초 동안 수행될 수 있다. 또한 스퍼터링 공정은 상온(25±2℃)에서 수행될 수 있다.The sputtering process may be performed the same as the sputtering process conditions of the lower electrode, and as described above, in an inert gas atmosphere or a mixture of inert gas and oxygen, a sputter gun with a diameter of any one of 1 to 3 inches, specifically, a diameter of 1 to 3 inches. It can be performed using a 2-inch sputter gun, with RF power of 5 to 70 W, process pressure of 1 to 10 mTorr, and deposition time of 10 to 2000 seconds. Additionally, the sputtering process can be performed at room temperature (25±2°C).

전자 소자의 신뢰도 확보를 위해, 스퍼터링으로 증착된 상부 전극(60)의 면적은 박막의 면적보다 작고, 다수개의 상부 전극이 서로 이격 배치할 수 있다. 스퍼터링으로 증착된 상부 전극의 두께는 5 ~ 100nm일 수 있고, 바람직하게는 10 ~ 80nm일 수 있고, 보다 바람직하게는 10 ~ 50nm일 수 있다.To ensure the reliability of electronic devices, the area of the upper electrode 60 deposited by sputtering is smaller than the area of the thin film, and multiple upper electrodes can be arranged to be spaced apart from each other. The thickness of the upper electrode deposited by sputtering may be 5 to 100 nm, preferably 10 to 80 nm, and more preferably 10 to 50 nm.

상부 전극(60)의 두께가 5 ~ 100nm를 만족하고, 이 범위 내에서 두께가 얇아질수록 사방정계 결정상이 증가하는 바, 전자 소자의 강유전성과 전기적 특성을 확보하는데 유리한 효과가 있다. The thickness of the upper electrode 60 satisfies 5 to 100 nm, and as the thickness becomes thinner within this range, the orthorhombic crystal phase increases, which is advantageous in securing the ferroelectricity and electrical properties of the electronic device.

상부 전극(60)은 금(Au), 크롬(Cr), 알루미늄(Al), 몰리브덴(Mo), 텅스텐(W), 니켈(Ni), 팔라듐(Pd), 백금(Pt), 질화티타늄(TiN), 질화탄탈륨(TaN) 및 루테늄(Ru) 중 1종 이상을 포함할 수 있다. 바람직하게, 상부 전극은 질화티타늄(TiN), 몰리브덴(Mo), 텅스텐(W), 니켈(Ni) 및 백금(Pt) 중 1종 이상을 포함할 수 있으며, 하부 전극과 동일한 재질을 포함할 수 있다.The upper electrode 60 is made of gold (Au), chromium (Cr), aluminum (Al), molybdenum (Mo), tungsten (W), nickel (Ni), palladium (Pd), platinum (Pt), and titanium nitride (TiN). ), tantalum nitride (TaN), and ruthenium (Ru). Preferably, the upper electrode may include one or more of titanium nitride (TiN), molybdenum (Mo), tungsten (W), nickel (Ni), and platinum (Pt), and may include the same material as the lower electrode. there is.

본 발명의 제1실시예에 따르면, S120 단계 이후에, 박막에 전자빔을 조사하여 박막을 저온 열처리하거나, 또는 S130 단계 이후에, 상부 전극에 전자빔을 조사하여 전자 소자를 저온 열처리하는 것이 바람직하다.According to the first embodiment of the present invention, after step S120, it is preferable to heat treat the thin film at a low temperature by irradiating an electron beam to the thin film, or to heat treat the electronic device at a low temperature by irradiating an electron beam to the upper electrode after step S130.

본 발명에서는 전자빔 조사의 저온 열처리를 통해 강유전성 박막의 결정상 형성을 주목적으로 하며, 박막에 전자빔을 조사하여 박막을 저온 열처리하여 표면 처리함으로써, 또는 상부 전극까지 증착한 후에 상부 전극(60) 표면에 전자빔을 조사하여 표면 처리함으로써, 박막에 사방정계 결정상을 형성할 수 있다.In the present invention, the main purpose of the present invention is to form a crystalline phase of a ferroelectric thin film through low-temperature heat treatment by electron beam irradiation, and the surface is treated by low-temperature heat treatment of the thin film by irradiating an electron beam to the thin film, or by depositing the upper electrode and then applying the electron beam to the surface of the upper electrode 60. By treating the surface with irradiation, an orthorhombic crystal phase can be formed in a thin film.

바람직하게는 상부 전극을 증착한 후, 전자빔 건(70)을 이용하여 전자빔 조사를 통한 후처리를 수행함으로써, 박막에 사방정계 결정상을 형성할 수 있다.Preferably, after depositing the upper electrode, post-processing is performed through electron beam irradiation using the electron beam gun 70, thereby forming an orthorhombic crystal phase in the thin film.

여기서 사용된 전자빔이란, 기존의 전자 현미경이나 증착 장비에서 사용되는 방식인 필라멘트나 금속팁으로부터 방출되는 열전자를 집속하는 것이 아니고, 특정 가스를 흘려주고 에너지를 인가하여 가스를 이온화할 때, 생성되는 플라즈마에서 전자만을 추출하고 가속하여 표면에 조사하는 형태를 말한다.The electron beam used here does not focus hot electrons emitted from a filament or metal tip, which is the method used in existing electron microscopes or deposition equipment, but rather is a plasma generated when a specific gas is flowed and energy is applied to ionize the gas. This refers to a form in which only electrons are extracted, accelerated, and irradiated to the surface.

전자빔 조사의 조건으로 가스의 유량, 노출 시간, RF 파워, DC 전압, 가스의 종류 등을 조절할 수 있으며 여기서 에너지(DC 전압), 주입 가스 (Ar 또는 Ar/O2)를 변화시켜서 박막 및 전자 소자의 강유전성 및 전기적 특성을 얻을 수 있다.As conditions for electron beam irradiation, the gas flow rate, exposure time, RF power, DC voltage, and type of gas can be adjusted. Here, by changing the energy (DC voltage) and injection gas (Ar or Ar/O 2 ), thin films and electronic devices can be created. ferroelectric and electrical properties can be obtained.

이러한 관점에서 전자빔 조사는 직경 40 ~ 70mm 중 어느 하나인 원형의 전자빔 장비를 사용하여, RF 파워 100 ~ 1000W, DC 전압 100V 이상 ~ 3kV 미만, 1초 ~ 5분 동안 수행될 수 있고, 바람직하게는 RF 파워 200 ~ 500W, DC 전압 1 ~ 2kV, 30초 ~ 2분 동안 수행될 수 있다. 만일, 전자빔 조사에서 DC 전압이 3kV 이상인 경우, 온도가 증가하면서 강유전성을 저해하는 단사정계 결정상이 형성될 수 있다. 따라서, DC 전압 3kV 미만의 전자빔 조사를 수행하여 표면 처리하는 것이 바람직하다. 본 발명에서는 노즐 직경 40 ~ 70mm 중 어느 하나인 원형의 전자빔 장비, 바람직하게는 직경 50 ~ 60mm 중 어느 하나인 원형의 전자빔 장비, 보다 바람직하게는 직경 60mm인 원형의 전자빔 장비를 사용하여 전자빔 조사 조건을 설정하였으며, 전자빔의 원형 형태, 전자빔의 선형 형태, 이러한 원형의 직경, 선형의 길이에 따라 DC 전압의 크기가 조절될 수 있다.From this point of view, electron beam irradiation can be performed using a circular electron beam equipment with a diameter of 40 to 70 mm, RF power of 100 to 1000 W, DC voltage of 100 V to less than 3 kV, for 1 second to 5 minutes, preferably It can be performed at RF power of 200 to 500 W, DC voltage of 1 to 2 kV, and for 30 seconds to 2 minutes. If the DC voltage is 3 kV or more during electron beam irradiation, a monoclinic crystal phase that inhibits ferroelectricity may be formed as the temperature increases. Therefore, it is desirable to perform surface treatment by performing electron beam irradiation with a DC voltage of less than 3kV. In the present invention, a circular electron beam device with a nozzle diameter of 40 to 70 mm, preferably a circular electron beam device with a nozzle diameter of 50 to 60 mm, more preferably a circular electron beam device with a nozzle diameter of 60 mm, is used to control electron beam irradiation conditions. is set, and the size of the DC voltage can be adjusted depending on the circular shape of the electron beam, the linear shape of the electron beam, the diameter of the circular shape, and the length of the linear shape.

이와 관련하여, 전자빔 조사를 수행하면, 전자빔 조사 3kV일 때 저온 열처리인 100 ~ 600℃에서 수행될 수 있고, 바람직하게는 전자빔 조사 2kV일 때 저온 열처리인 100 ~ 400℃에서 수행될 수 있다.In this regard, when electron beam irradiation is performed, it can be performed at 100 to 600°C, which is low-temperature heat treatment when the electron beam irradiation is 3kV, and preferably at 100 to 400°C, which is low-temperature heat treatment when the electron beam irradiation is 2kV.

이처럼, 저온 열처리를 통해, 하프늄(Hf)-금속(M) 산화물(40) 기반의 박막(50)은 사방정계(Orthorhombic) 결정 구조를 가질 수 있으며, 강유전성을 확보할 수 있다. In this way, through low-temperature heat treatment, the thin film 50 based on hafnium (Hf)-metal (M) oxide 40 can have an orthorhombic crystal structure and secure ferroelectricity.

제1실시예에 따라 제조된 전자 소자는 누설 전류 특성이 낮고, 큰 잔류 분극값(2Pr)을 가질 수 있으며, 잔류 분극값(2Pr)은 10 ~ 100μC/cm2일 수 있다.The electronic device manufactured according to the first embodiment has low leakage current characteristics and may have a large remanent polarization value (2Pr), and the remanent polarization value (2Pr) may be 10 to 100 μC/cm 2 .

이처럼 하프늄(Hf)-금속(M) 산화물 기반의 박막은 400℃ 이하의 낮은 열처리 온도에서도 높은 2Pr 값을 나타낼 수 있다. 또한, 강유전성을 저해하는 단사정계(monoclinic) 상의 비율이 월등히 낮은 효과를 나타낼 수 있다.In this way, hafnium (Hf)-metal (M) oxide-based thin films can exhibit high 2Pr values even at low heat treatment temperatures of 400°C or lower. In addition, the ratio of the monoclinic phase, which inhibits ferroelectricity, can be significantly lowered.

도 3은 본 발명의 제1실시예에 따른 전자 소자의 단면도.Figure 3 is a cross-sectional view of an electronic device according to the first embodiment of the present invention.

도 3에 도시된 바와 같이, 본 발명의 제1실시예에 따른 전자 소자의 제조 방법으로 제조되는 전자소자로서, 기판(10), 상기 기판 상에 배치되는 하부 전극(20), 상기 하부 전극 상에 배치되며, 하프늄(Hf)-금속(M) 산화물(40)을 포함하는 박막(50), 및 상기 박막 상에 배치되는 상부 전극(60)을 포함하는 것을 특징으로 한다.As shown in FIG. 3, an electronic device manufactured by the electronic device manufacturing method according to the first embodiment of the present invention includes a substrate 10, a lower electrode 20 disposed on the substrate, and an electronic device on the lower electrode. It is disposed in and is characterized in that it includes a thin film 50 including hafnium (Hf)-metal (M) oxide 40, and an upper electrode 60 disposed on the thin film.

기판, 하부 전극, 박막 및 상부 전극에 대한 사항은 제1실시예의 제조 방법에서 전술한 바와 동일하므로 생략하기로 한다. Details regarding the substrate, lower electrode, thin film, and upper electrode are the same as those described above in the manufacturing method of the first embodiment, so they will be omitted.

<제2실시예><Second Embodiment>

도 4 및 도 5는 본 발명의 제2실시예에 따른 전자 소자의 제조 방법을 나타낸 공정 모식도. 도 4 및 도 5에 도시된 바와 같이, 본 발명의 제2실시예에 따른 전자 소자의 제조 방법은 기판 상에 스퍼터링 공정으로 하프늄(Hf)-금속(M) 산화물을 증착하여 박막을 형성하는 단계(S210), 박막 상에 섀도 마스크를 배치한 후, 스퍼터링 공정으로 상부 전극을 증착하는 단계(S220)를 포함하고, S210 단계 이후에, 박막에 전자빔을 조사하여 박막을 저온 열처리하거나, 또는 S220 단계 이후에, 상부 전극에 전자빔을 조사하여 전자 소자를 저온 열처리하는 것을 특징으로 한다.4 and 5 are process schematic diagrams showing a method of manufacturing an electronic device according to a second embodiment of the present invention. As shown in Figures 4 and 5, the method of manufacturing an electronic device according to a second embodiment of the present invention includes depositing hafnium (Hf)-metal (M) oxide on a substrate through a sputtering process to form a thin film. (S210), after placing a shadow mask on the thin film, it includes a step of depositing an upper electrode by a sputtering process (S220), and after step S210, low-temperature heat treatment of the thin film by irradiating an electron beam to the thin film, or step S220 Afterwards, the electronic device is subjected to low-temperature heat treatment by irradiating an electron beam to the upper electrode.

기판 상에 스퍼터링 공정으로 하프늄(Hf)-금속(M) 산화물을 증착하여 박막을 형성하는 단계(S210)Step of forming a thin film by depositing hafnium (Hf)-metal (M) oxide on a substrate through a sputtering process (S210)

기판(200)은 p-type Si 웨이퍼 또는 n-type Si 웨이퍼를 포함할 수 있으며, n-type Si 웨이퍼는 5가 원소로서 인(P), 안티몬(Sb) 및 비소(As) 중 1종 이상으로 도핑된 기판일 수 있다. 기판에 5가 원소를 소량 첨가하면 전자가 남는 상태, 즉 잉여전자가 생기고, 이 상태에서 실리콘에 전압을 걸어주면 제자리를 못 찾는 이 잉여전자가 자유 전자가 되며, 전류가 흐르게 된다.The substrate 200 may include a p-type Si wafer or an n-type Si wafer, and the n-type Si wafer contains one or more of phosphorus (P), antimony (Sb), and arsenic (As) as a pentavalent element. It may be a doped substrate. When a small amount of pentavalent elements are added to the substrate, surplus electrons are created, and when a voltage is applied to silicon in this state, these extra electrons that cannot find their place become free electrons, and current flows.

기판의 형상, 구조, 크기 등에 대해서는 특별한 제한이 없으며, 목적에 따라 적절히 선택할 수 있다. 기판의 구조는 단층 구조여도 되고, 적층 구조여도 된다.There are no particular restrictions on the shape, structure, size, etc. of the substrate, and can be appropriately selected depending on the purpose. The structure of the substrate may be a single-layer structure or a laminated structure.

제2실시예에서는, 기판(200) 상에 스퍼터 건(210)을 이용한 스퍼터링 공정으로 하프늄(Hf)-금속(M) 산화물(220)을 증착하여 비정질 박막(230)을 형성할 수 있다.In the second embodiment, the amorphous thin film 230 may be formed by depositing hafnium (Hf)-metal (M) oxide 220 on the substrate 200 through a sputtering process using a sputter gun 210.

스퍼터링 공정은 비활성 가스 분위기 또는 비활성 가스와 산소가 혼합된 분위기에서 직경 1 ~ 3인치 중 어느 하나인 스퍼터 건, 구체적으로는 직경 2인치인 스퍼터 건을 사용하여, RF 파워 5 ~ 70W, 공정 압력 1 ~ 10mTorr 및 증착 시간 10 ~ 2000초 동안 수행될 수 있고, 바람직하게는 비활성 가스 분위기에서 RF 파워 25 ~ 60W, 공정 압력 3 ~ 7mTorr 및 증착 시간 500 ~ 1500초 동안 수행될 수 있다. 또한 스퍼터링 공정은 상온(25±2℃)에서 수행될 수 있다. The sputtering process uses a sputter gun with a diameter of 1 to 3 inches, specifically a sputter gun with a diameter of 2 inches, in an inert gas atmosphere or a mixed atmosphere of inert gas and oxygen, RF power of 5 to 70W, and process pressure of 1. It may be performed at ~10 mTorr and a deposition time of 10 to 2000 seconds, and preferably in an inert gas atmosphere, at an RF power of 25 to 60 W, a process pressure of 3 to 7 mTorr, and a deposition time of 500 to 1500 seconds. Additionally, the sputtering process can be performed at room temperature (25±2°C).

박막(230)을 증착할 때 스퍼터링 공정의 RF 파워가 70W를 초과하는 경우, 전자빔 후처리를 하지 않은 as-dep 소자에서부터 단사정계 결정상이 형성되기 때문에 강유전성을 확보하기 위해서는 RF 파워 70W 이하에서 수행하는 것이 바람직하다. When depositing the thin film 230, if the RF power of the sputtering process exceeds 70W, a monoclinic crystal phase is formed from the as-dep device without electron beam post-processing, so to secure ferroelectricity, the RF power must be performed at 70W or less. It is desirable.

비활성 가스는 질소, 헬륨, 네온, 아르곤, 크립톤, 제논, 라돈 중 1종 이상의 가스를 포함할 수 있고, 바람직하게는 아르곤 가스를 포함할 수 있으며, 산소가 혼합된 분위기에 대한 사항은 전술한 바와 동일하다.The inert gas may include one or more of nitrogen, helium, neon, argon, krypton, xenon, and radon, and may preferably include argon gas. Details regarding the oxygen-mixed atmosphere are as described above. same.

하프늄(Hf)-금속(M) 산화물의 금속(M)은 지르코늄(Zr), 실리콘(Si), 이트륨(Y) 및 알루미늄(Al) 중 1종 이상을 포함할 수 있고, 이에 대한 사항은 전술한 바와 동일하므로 생략하기로 한다.The metal (M) of the hafnium (Hf)-metal (M) oxide may include one or more of zirconium (Zr), silicon (Si), yttrium (Y), and aluminum (Al), details of which are described above. Since it is the same as what was described above, it will be omitted.

스퍼터링으로 증착된 박막(230)의 면적은 기판 면적과 유사하거나 동일할 수 있다. 하프늄(Hf)-금속(M) 산화물로부터 형성된 박막의 두께는 5 ~ 50nm일 수 있고, 바람직하게는 10 ~ 30nm일 수 있다. 박막의 두께가 5 ~ 50nm를 만족함으로써, 강유전성을 나타내기에 유리한 효과가 있으며, 전자 소자의 전기적 특성을 보다 향상시킬 수 있다.The area of the thin film 230 deposited by sputtering may be similar to or identical to the substrate area. The thickness of the thin film formed from hafnium (Hf)-metal (M) oxide may be 5 to 50 nm, and preferably 10 to 30 nm. When the thickness of the thin film satisfies 5 to 50 nm, there is an advantageous effect in exhibiting ferroelectricity and the electrical characteristics of electronic devices can be further improved.

박막 상에 섀도 마스크를 배치한 후, 스퍼터링 공정으로 상부 전극을 증착하는 단계(S220)After placing a shadow mask on the thin film, depositing the upper electrode through a sputtering process (S220)

도 4 및 도 5에 도시된 바와 같이, 박막(230)이 증착된 기판(200) 상에 섀도 마스크(미도시)를 배치한 후, 스퍼터링 공정으로 상부 전극(240)을 증착할 수 있다.As shown in FIGS. 4 and 5 , after placing a shadow mask (not shown) on the substrate 200 on which the thin film 230 is deposited, the upper electrode 240 can be deposited through a sputtering process.

스퍼터링 공정에 있어서, 기공이나 결함이 최소화된 비정질의 상부 전극을 얻기 위해서 결정화되지 않는 정도의 70W 이하의 파워로 유지하고, 스퍼터 건(30)과 기판 사이의 거리를 일정거리 이상으로 유지함으로써, 비정질이지만　균일한 원자배열을 최대한 도모할 수 있다. 특히, 상부 전극을 스퍼터링으로 증착하면, 한 챔버 내에서 공기 중에 노출되지 않고 하부 전극, 박막 및 상부전극까지 스퍼터링 공정으로 진행하는 in-situ (one pot process 라고도 함) 공정이 가능하며, 공정 변수의 제어도 가능한 이점이 있다.In the sputtering process, in order to obtain an amorphous upper electrode with minimized pores or defects, the power is maintained at 70 W or less to a level that does not crystallize, and the distance between the sputter gun 30 and the substrate is maintained at a certain distance or more, thereby forming an amorphous upper electrode. However, uniform atomic arrangement can be achieved as much as possible. In particular, if the upper electrode is deposited by sputtering, an in-situ (also known as one pot process) process in which the lower electrode, thin film, and upper electrode are sputtered in one chamber without being exposed to air is possible, and the process variables are There is also the advantage of being able to control it.

이러한 관점에서, 스퍼터링 공정은 비활성 가스 분위기 또는 비활성 가스와 산소가 혼합된 분위기에서 직경 1 ~ 3인치 중 어느 하나인 스퍼터 건, 구체적으로는 직경 2인치인 스퍼터 건을 사용하여, RF 파워 5 ~ 70W, 공정 압력 1 ~ 10mTorr 및 증착 시간 10 ~ 2000초 동안 수행될 수 있고, 바람직하게는 비활성 가스 분위기에서 RF 파워 25 ~ 60W, 공정 압력 1 ~ 5mTorr 및 증착 시간 500 ~ 1500초 동안 수행될 수 있다. 또한 스퍼터링 공정은 상온(25±2℃)에서 수행될 수 있다.From this point of view, the sputtering process uses a sputter gun with a diameter of either 1 to 3 inches, specifically a sputter gun with a diameter of 2 inches, in an inert gas atmosphere or a mixture of inert gas and oxygen, with an RF power of 5 to 70 W. , the process pressure may be 1 to 10 mTorr, and the deposition time may be 10 to 2000 seconds. Preferably, the process may be performed in an inert gas atmosphere at an RF power of 25 to 60 W, a process pressure of 1 to 5 mTorr, and a deposition time of 500 to 1500 seconds. Additionally, the sputtering process can be performed at room temperature (25±2°C).

스퍼터링 공정 조건이 비활성 가스 분위기에서 RF 파워 5 ~ 70W, 공정 압력 1 ~ 10mTorr 및 증착 시간 10 ~ 2000초를 만족함으로써, 금속 기반의 하부 전극이 전체적으로 균일한 두께로 형성될 수 있다.By satisfying the sputtering process conditions of RF power of 5 to 70 W, process pressure of 1 to 10 mTorr, and deposition time of 10 to 2000 seconds in an inert gas atmosphere, a metal-based lower electrode can be formed with an overall uniform thickness.

전자 소자의 신뢰도 확보를 위해, 스퍼터링으로 증착된 상부 전극의 면적은 박막의 면적보다 작고, 다수개의 상부 전극이 서로 이격 배치될 수 있다. 스퍼터링으로 증착된 상부 전극의 두께는 5 ~ 100nm일 수 있고, 바람직하게는 10 ~ 80nm일 수 있고, 보다 바람직하게는 10 ~ 30nm일 수 있다.To ensure the reliability of electronic devices, the area of the upper electrode deposited by sputtering is smaller than the area of the thin film, and multiple upper electrodes may be arranged to be spaced apart from each other. The thickness of the upper electrode deposited by sputtering may be 5 to 100 nm, preferably 10 to 80 nm, and more preferably 10 to 30 nm.

상부 전극(240)의 두께가 5 ~ 100nm를 만족하고, 이 범위 내에서 두께가 얇아질수록 사방정계 결정상이 증가하는 바, 전자 소자의 강유전성과 전기적 특성을 확보하는데 유리한 효과가 있다. The thickness of the upper electrode 240 satisfies the range of 5 to 100 nm, and as the thickness becomes thinner within this range, the orthorhombic crystal phase increases, which has an advantageous effect in securing the ferroelectricity and electrical properties of the electronic device.

상부 전극(240)은 금(Au), 크롬(Cr), 알루미늄(Al), 몰리브덴(Mo), 텅스텐(W), 니켈(Ni), 팔라듐(Pd), 백금(Pt), 질화티타늄(TiN), 질화탄탈륨(TaN) 및 루테늄(Ru) 중 1종 이상을 포함할 수 있다.The upper electrode 240 is made of gold (Au), chromium (Cr), aluminum (Al), molybdenum (Mo), tungsten (W), nickel (Ni), palladium (Pd), platinum (Pt), and titanium nitride (TiN). ), tantalum nitride (TaN), and ruthenium (Ru).

본 발명의 제2실시예에 따르면, S210 단계 이후에, 박막에 전자빔을 조사하여 박막을 저온 열처리하거나, 또는 S220 단계 이후에, 상부 전극에 전자빔을 조사하여 전자 소자를 저온 열처리하는 것이 바람직하다.According to the second embodiment of the present invention, after step S210, it is preferable to heat treat the thin film at a low temperature by irradiating an electron beam to the thin film, or to heat treat the electronic device at a low temperature by irradiating an electron beam to the upper electrode after step S220.

본 발명에서는 전자빔 조사의 저온 열처리를 통해 강유전성 박막의 결정상 형성을 주목적으로 하며, 박막에 전자빔을 조사하여 표면 처리함으로써, 또는 상부 전극(240)까지 증착한 후에 상부 전극(240) 표면에 전자빔을 조사하여 표면 처리함으로써, 박막에 사방정계 결정상을 형성할 수 있다.In the present invention, the main purpose of the present invention is to form a crystalline phase of a ferroelectric thin film through low-temperature heat treatment using electron beam irradiation, by surface treating the thin film by irradiating an electron beam, or by irradiating an electron beam to the surface of the upper electrode 240 after deposition to the upper electrode 240. By surface treatment, an orthorhombic crystal phase can be formed in a thin film.

바람직하게는 상부 전극(240)을 증착한 후, 전자빔 건(250)을 이용하여 전자빔 조사를 통한 후처리를 수행함으로써, 박막에 사방정계 결정상을 형성할 수 있다.Preferably, after depositing the upper electrode 240, post-processing is performed through electron beam irradiation using the electron beam gun 250, thereby forming an orthorhombic crystal phase in the thin film.

여기서 사용된 전자빔이란, 기존의 전자 현미경이나 증착 장비에서 사용되는 방식인 필라멘트나 금속팁으로부터 방출되는 열전자를 집속하는 것이 아니고, 특정 가스를 흘려주고 에너지를 인가하여 가스를 이온화할 때 생성되는 플라즈마에서 전자만을 추출하고 가속하여 표면에 조사하는 형태를 말한다.The electron beam used here does not focus hot electrons emitted from a filament or metal tip, which is the method used in existing electron microscopes or deposition equipment, but rather focuses on the plasma generated when a specific gas is flowed and energy is applied to ionize the gas. This refers to a form of extracting and accelerating only electrons and irradiating them to the surface.

전자빔 조사의 조건으로 기체의 유량, 노출 시간, RF 파워, DC 전압, 가스의 종류 등을 조절할 수 있으며 여기서 에너지(DC 전압), 주입 가스 (Ar 또는 Ar/O2)를 변화시켜서 박막 및 전자 소자의 강유전성 및 전기적 특성을 얻을 수 있다.As conditions for electron beam irradiation, the gas flow rate, exposure time, RF power, DC voltage, and type of gas can be adjusted. Here, by changing the energy (DC voltage) and injection gas (Ar or Ar/O 2 ), thin films and electronic devices can be created. ferroelectric and electrical properties can be obtained.

이러한 관점에서 전자빔 조사는 직경 40 ~ 70mm 중 어느 하나인 원형의 전자빔 장비, 바람직하게는 직경 50 ~ 60mm 중 어느 하나인 원형의 전자빔 장비, 보다 바람직하게는 직경 60mm인 원형의 전자빔 장비를 사용하여, RF 파워 100 ~ 1000W, DC 전압 100V 이상 ~ 3kV 미만, 1초 ~ 5분 동안 수행될 수 있고, 전자빔 조사, 저온 열처리 온도 범위, 사방정계 결정 구조 및 잔류 분극값에 대한 사항은 제1실시예에서 전술한 바와 동일하므로 생략하기로 한다.From this point of view, electron beam irradiation uses a circular electron beam device with a diameter of 40 to 70 mm, preferably a circular electron beam device with a diameter of 50 to 60 mm, more preferably a circular electron beam device with a diameter of 60 mm, It can be performed at RF power of 100 to 1000 W, DC voltage of 100 V or more to less than 3 kV, for 1 second to 5 minutes, and details about electron beam irradiation, low temperature heat treatment temperature range, orthorhombic crystal structure and residual polarization value are in the first embodiment. Since it is the same as described above, it will be omitted.

이처럼 하프늄(Hf)-금속(M) 산화물 기반의 박막(230)은 400℃ 이하의 낮은 열처리 온도에서도 높은 2Pr 값을 나타낼 수 있다. 또한, 강유전성을 저해하는 단사정계(monoclinic) 상의 비율이 월등히 낮은 효과를 나타낼 수 있다.In this way, the hafnium (Hf)-metal (M) oxide-based thin film 230 can exhibit a high 2Pr value even at a low heat treatment temperature of 400°C or lower. In addition, the ratio of the monoclinic phase, which inhibits ferroelectricity, can be significantly lowered.

도 6은 본 발명의 제2실시예에 따른 전자 소자의 단면도.Figure 6 is a cross-sectional view of an electronic device according to a second embodiment of the present invention.

도 6에 도시된 바와 같이, 본 발명의 제2실시예에 따른 전자 소자의 제조 방법으로 제조되는 전자 소자로서, 기판(200), 상기 기판 상에 배치되며, 하프늄(Hf)-금속(M) 산화물(220)을 포함하는 박막(230), 및 상기 박막 상에 배치되는 상부 전극(240)을 포함하는 것을 특징으로 한다.As shown in FIG. 6, an electronic device manufactured by the electronic device manufacturing method according to the second embodiment of the present invention includes a substrate 200, disposed on the substrate, and hafnium (Hf)-metal (M) It is characterized by comprising a thin film 230 including oxide 220, and an upper electrode 240 disposed on the thin film.

기판, 박막 및 상부 전극에 대한 사항은 제2실시예의 제조 방법에서 전술한 바와 동일하므로 생략하기로 한다. Details regarding the substrate, thin film, and upper electrode are the same as those described above in the manufacturing method of the second embodiment, so they will be omitted.

이와 같이 전자빔 조사 및 강유전성 박막을 이용한 전자 소자의 제조 방법에 대하여 그 구체적인 실시예를 살펴보면 다음과 같다.Specific examples of the method for manufacturing electronic devices using electron beam irradiation and ferroelectric thin films are as follows.

도 7은 본 발명의 제1실시예에 따른 전자 소자의 TEM 단면도.Figure 7 is a TEM cross-sectional view of an electronic device according to the first embodiment of the present invention.

DC 파워 2kV의 전자빔 조사 조건(원형 직경 60mm)으로 후처리를 진행한 MFM 소자의 단면도로, 기판 상에 하부 전극, 박막 및 상부 전극이 균일한 두께로 증착된 것을 확인할 수 있다.This is a cross-sectional view of the MFM device post-processed under electron beam irradiation conditions (circular diameter 60 mm) at a DC power of 2 kV. It can be seen that the lower electrode, thin film, and upper electrode were deposited to a uniform thickness on the substrate.

도 8은 본 발명의 제2실시예에 따른 전자 소자의 TEM 단면도.Figure 8 is a TEM cross-sectional view of an electronic device according to a second embodiment of the present invention.

DC 파워 2kV의 전자빔 조사 조건(원형 직경 60mm)으로 후처리를 진행한 MFS 소자의 단면도로, 기판 상에 하부 전극, 박막 및 상부 전극이 균일한 두께로 증착된 것을 확인할 수 있다.This is a cross-sectional view of the MFS device post-processed under electron beam irradiation conditions (circular diameter 60 mm) at a DC power of 2 kV. It can be seen that the lower electrode, thin film, and upper electrode were deposited to a uniform thickness on the substrate.

도 9 내지 도 11은 본 발명의 제1실시예에서 전자빔 조건(원형 직경 60mm) 중 DC 전압에 따른 박막의 전자빔 침투 깊이 변화.9 to 11 show changes in electron beam penetration depth of a thin film according to DC voltage under electron beam conditions (circular diameter 60 mm) in the first embodiment of the present invention.

도 9 내지 도 11은 각 층의 두께가 상부 텅스텐 50nm/HZO 30nm/하부 텅스텐 50nm 이며, 도 9 내지 도 11로부터 DC 전압이 1kV이면 전자빔 침투 깊이가 10nm이고, DC 전압이 2kV이면 전자빔 침투 깊이가 20nm이며, DC 전압이 3kV이면 전자빔 침투 깊이가 33nm인 것을 보여준다.9 to 11 show that the thickness of each layer is 50 nm for top tungsten/30 nm for HZO/50 nm for bottom tungsten. From Figures 9 to 11, when the DC voltage is 1 kV, the electron beam penetration depth is 10 nm, and when the DC voltage is 2 kV, the electron beam penetration depth is 10 nm. It is 20nm, and when the DC voltage is 3kV, the electron beam penetration depth is 33nm.

따라서, 전자빔 조사의 DC 전압이 낮을수록 전자빔의 침투 깊이가 얕고, DC 전압이 클수록 전자빔의 침투 깊이가 깊은 것을 확인할 수 있다.Therefore, it can be seen that the lower the DC voltage of electron beam irradiation, the shallower the penetration depth of the electron beam, and the higher the DC voltage, the deeper the penetration depth of the electron beam.

도 12는 본 발명의 제1실시예에서 전자빔 조건 중 DC 전압에 따른 박막의 온도 변화.Figure 12 shows the temperature change of the thin film according to DC voltage during electron beam conditions in the first embodiment of the present invention.

전자빔 조사(원형 직경 60mm)의 DC 전압 1kV, 2kV, 3kV 각각에 대하여 60초 진행했을 때 측정된 SiO2 기판의 표면 온도를 나타낸 것으로, DC 전압이 1kV일 때 100℃, DC 전압이 2kV일 때 400℃, DC 전압이 3kV일 때 600℃를 나타내었다. This shows the surface temperature of the SiO 2 substrate measured when electron beam irradiation (circular diameter 60mm) was conducted for 60 seconds at DC voltages of 1kV, 2kV, and 3kV, respectively. When the DC voltage is 1kV, it is 100℃, when the DC voltage is 2kV. It was 400℃ and 600℃ when the DC voltage was 3kV.

도 13은 본 발명의 제1실시예(TiN/HZO/TiN)에서 전자 소자의 전극 두께에 따른 박막의 결정상 변화.Figure 13 shows a change in the crystal phase of a thin film depending on the electrode thickness of an electronic device in the first embodiment (TiN/HZO/TiN) of the present invention.

소자 구조 : Si 웨이퍼/SiO2/TiN/HZO(15nm)/TiN이다. XRD (X-ray diffractometer) 분석 결과로 하부 전극과 상부 전극의 두께 변화에 따른 결정상 변화를 비교한 것이다. HZO 박막의 증착은 스퍼터 건 직경 2인치, R.F. 파워 : 25 W, working pressure: 1 mTorr, Ar:O2= 10:0, 두께: 15 nm 조건 하에서 진행되었다.Device structure: Si wafer/SiO 2 /TiN/HZO (15nm)/TiN. As a result of XRD (X-ray diffractometer) analysis, the change in crystal phase according to the thickness change of the lower electrode and upper electrode was compared. Deposition of the HZO thin film was carried out under the conditions of a sputter gun diameter of 2 inches, RF power: 25 W, working pressure: 1 mTorr, Ar:O 2 = 10:0, and thickness: 15 nm.

전자빔 조사(원형 직경 60mm)는 D.C. 파워 3kV, 시간은 5분 하에서 진행되었고, 전자빔 표면처리 대상이 된 박막 구조는 TiN/HZO/TiN이다.Electron beam irradiation (circular diameter 60 mm) was performed in D.C. The power was 3kV and the time was 5 minutes, and the thin film structure targeted for electron beam surface treatment was TiN/HZO/TiN.

30.4°에 나타나는 사방정계(orthorhombic)의 형성에 따라 강유전성의 발현 여부를 판단할 수 있다. TiN 상부 전극(TE)을 증착하지 않고 전자빔 조사 후처리를 진행할 경우, 강유전성을 저해하는 단사정계 상이 형성된다. 이에 사방정계 결정상의 비율을 높이기 위해 상부 전극을 증착한 후에 전자빔 조사를 하는 것이 바람직하다. 하부 전극(BE) 및 상부 전극(TE)의 두께가 증가할수록 인장 응력의 증가로 인해 30.4°의 사방정계 결정상의 비율이 높아졌다.The occurrence of ferroelectricity can be determined based on the formation of orthorhombic, which appears at 30.4°. When electron beam irradiation post-processing is performed without depositing a TiN upper electrode (TE), a monoclinic phase that inhibits ferroelectricity is formed. Accordingly, in order to increase the ratio of the orthorhombic crystal phase, it is desirable to perform electron beam irradiation after depositing the upper electrode. As the thickness of the lower electrode (BE) and the upper electrode (TE) increased, the ratio of the orthorhombic crystal phase at 30.4° increased due to the increase in tensile stress.

도 14는 본 발명의 제1실시예(W/HZO/W)에서 전자 소자의 상부 전극 두께에 따른 박막의 결정상 변화.Figure 14 shows the change in crystal phase of the thin film according to the thickness of the upper electrode of the electronic device in the first embodiment (W/HZO/W) of the present invention.

소자 구조 : Si 웨이퍼/SiO2/W(50nm)/HZO(30nm)/W(50nm)이다. XRD 분석 결과로 상부 전극의 두께 변화에 따른 결정상 변화를 비교한 것이다. HZO 박막의 증착은 스퍼터 건 직경 2인치, R.F. 파워 : 50 W, working pressure: 5mTorr, Ar:O2 = 20:0, 두께: 30 nm 조건 하에서 진행되었다.Device structure: Si wafer/SiO 2 /W(50nm)/HZO(30nm)/W(50nm). The XRD analysis results compared the change in crystal phase according to the change in the thickness of the upper electrode. Deposition of the HZO thin film was carried out under the conditions of a sputter gun diameter of 2 inches, RF power: 50 W, working pressure: 5mTorr, Ar:O 2 = 20:0, and thickness: 30 nm.

전자빔 조사(원형 직경 60mm)는 300W, 1kV, 2kV, 1분, RTA 공정은 500℃, 30초간 진행되었고, 전자빔 표면처리 대상이 된 박막 구조는 W/HZO/W이다. 전자빔 조사 조건((PME post metallization EBI(electron beam irradiation))이 1kV, 2kV인 소자는 두께가 얇아질수록 사방정계 결정상의 비율이 증가하였다. Electron beam irradiation (circular diameter 60mm) was performed at 300W, 1kV, 2kV, 1 minute, and the RTA process was performed at 500°C for 30 seconds, and the thin film structure subjected to electron beam surface treatment was W/HZO/W. For devices with electron beam irradiation conditions ((PME post metallization EBI (electron beam irradiation)) of 1kV and 2kV, the proportion of orthorhombic crystal phase increased as the thickness became thinner.

반면, PMA (post metallization annealing) 소자는 두께 변화에 따라 결정 구조에 큰 변화를 보이지 않았다. On the other hand, PMA (post metallization annealing) devices did not show significant changes in crystal structure with changes in thickness.

EBI는 표면 처리이므로 상부 전극의 두께 조절을 통해 결정상의 변화를 얻을 수 있다. 따라서 본 발명은 XRD 결과를 기반으로 상부 전극 재료인 텅스텐을 30 nm 이하로 증착했을 때, PME 1kV (~100℃) 에서도 RTA보다 높은 비율의 사방정계 결정상을 얻을 수 있음.Since EBI is a surface treatment, changes in the crystal phase can be achieved by controlling the thickness of the upper electrode. Therefore, based on the XRD results, the present invention can obtain an orthorhombic crystal phase at a higher rate than RTA even at PME 1kV (~100℃) when tungsten, the upper electrode material, is deposited to 30 nm or less.

도 15는 본 발명의 제1실시예(TiN/HZO/TiN)에서 스퍼터링 조건 중 RF 파워에 따른 박막의 결정상 변화.Figure 15 is a change in the crystal phase of the thin film according to RF power during sputtering conditions in the first embodiment of the present invention (TiN/HZO/TiN).

소자 구조 : Si 웨이퍼/SiO2/TiN/HZO(15nm)/TiN이다. XRD 분석 결과로, HZO 박막의 스퍼터링 공정 조건 중 R.F. 파워를 70W로 증가시켰을 때 후처리에 따른 결정상 변화를 비교한 것이다. HZO 박막의 증착은 스퍼터 건 직경 2인치, R.F. 파워: 70W, working pressure: 1 mTorr, Ar:O2 = 10:0, 두께: 15 nm 조건 하에서 진행되었다.Device structure: Si wafer/SiO 2 /TiN/HZO (15nm)/TiN. As a result of XRD analysis, the change in crystal phase according to post-processing was compared when the RF power was increased to 70W during the sputtering process conditions of the HZO thin film. Deposition of the HZO thin film was carried out under the conditions of a sputter gun diameter of 2 inches, RF power: 70W, working pressure: 1 mTorr, Ar:O 2 = 10:0, and thickness: 15 nm.

전자빔 조사(원형 직경 60mm)는 D.C. 파워 3kV, 시간은 1,5분, RTA는 500℃, 30초, N2 분위기에서 진행되었다. 전자빔 표면 처리 대상이 된 박막 구조는 TiN/HZO/TiN이다.Electron beam irradiation (circular diameter 60 mm) was performed at DC power of 3 kV, time of 1.5 minutes, RTA at 500°C, 30 seconds, and N 2 atmosphere. The thin film structure targeted for electron beam surface treatment is TiN/HZO/TiN.

HZO 박막의 스퍼터링 공정 변수 중 R.F. 파워를 증가시켰을 때, 후처리를 하지 않은 as-dep 소자에서부터 단사정계 결정상이 형성되므로 강유전성을 위해서는 70W 이하의 전압에서 진행하는 것이 바람직하다.Among the sputtering process parameters of HZO thin films, R.F. When the power is increased, a monoclinic crystal phase is formed from as-dep devices without post-processing, so for ferroelectricity, it is desirable to proceed at a voltage of 70 W or less.

도 16은 본 발명의 제1실시예(W/HZO/W)에서 전자빔 조건 중 DC 전압에 따른 박막의 결정상 변화.Figure 16 shows the change in crystal phase of the thin film according to DC voltage during electron beam conditions in the first embodiment (W/HZO/W) of the present invention.

소자 구조 : Si 웨이퍼/SiO2/W(50nm)/HZO(30nm)/W(50nm)이다. XRD 분석 결과로 전자빔의 파워(DC 전압) 변화에 따른 결정상 변화와 500℃ 온도에서의 RTA 결과를 비교한 것이다. HZO 박막의 증착은 스퍼터 건 직경 2인치, R.F. 파워: 50 W, working pressure: 5 mTorr, Ar:O2 = 20:0, 두께: 30 nm 조건 하에서 진행되었고, 전자빔 조사(원형 직경 60mm) 시간은 1분, RTA 공정은 30초간 진행되었다. 전자빔 표면 처리 대상이 된 박막 구조는 W/HZO/W이다.Device structure: Si wafer/SiO 2 /W(50nm)/HZO(30nm)/W(50nm). As a result of XRD analysis, the change in crystal phase according to the change in electron beam power (DC voltage) was compared with the RTA result at a temperature of 500°C. Deposition of the HZO thin film was carried out under the conditions of sputter gun diameter of 2 inches, RF power: 50 W, working pressure: 5 mTorr, Ar:O 2 = 20:0, thickness: 30 nm, and the electron beam irradiation (circular diameter 60 mm) time was One minute, the RTA process lasted 30 seconds. The thin film structure targeted for electron beam surface treatment is W/HZO/W.

전자빔 처리를 하지 않은 경우(as-dep), HZO의 결정상은 나타나지 않고 비정질 상태로 존재하였다. PME의 1kV, 2kV, 3kV 및 RTA 소자에서는 사방전계 및 단사정계 결정상이 존재하였다. 특히, PME 3kV 이상에서는 온도가 증가하면서 강유전성을 저해하는 단사정계 결정상 또한 형성된 것을 확인하였다.When electron beam treatment was not performed (as-dep), the crystalline phase of HZO did not appear and existed in an amorphous state. In the 1kV, 2kV, 3kV, and RTA devices of PME, orthorhombic and monoclinic crystal phases were present. In particular, it was confirmed that a monoclinic crystal phase that inhibits ferroelectricity was also formed as the temperature increased above PME 3kV.

따라서 본 발명은 XRD 결과를 기반으로 2kV 이하의 전자빔 DC 파워 조건에서 표면 처리를 수행하여야 한다.Therefore, in the present invention, surface treatment must be performed under electron beam DC power conditions of 2 kV or less based on the XRD results.

도 17은 본 발명의 실시예들에서 사용된 상부 전극 형상의 SEM 사진.17 is an SEM photograph of the shape of the upper electrode used in embodiments of the present invention.

도 17은 직경 100㎛ 패턴의 상부 전극으로, 하기 도 18 내지 도 20에서 사용되었다.Figure 17 shows an upper electrode with a diameter of 100㎛ pattern, which was used in Figures 18 to 20 below.

도 18은 본 발명의 제1실시예(W/HZO/W)에 따른 전자 소자의 전기장에 따른 잔류 분극 그래프이고, 도 19는 본 발명의 제1실시예(W/HZO/W)에 따른 전자 소자의 전압에 따른 전류 그래프.Figure 18 is a remanent polarization graph according to the electric field of the electronic device according to the first embodiment (W/HZO/W) of the present invention, and Figure 19 is a graph of the electronic device according to the first embodiment (W/HZO/W) of the present invention. Current graph according to device voltage.

소자 구조 : Si 웨이퍼/SiO2/W(50nm)/HZO(30nm)/W(50nm)이다. HZO 박막의 증착은 스퍼터 건 직경 2인치, R.F. 파워: 50 W, working pressure: 5 mTorr, Ar:O2 = 20:0, 두께: 30 nm 조건 하에서 진행되었다. RF 파워 300W, DC 전압 2kV의 전자빔 후처리(원형 직경 60mm)를 60초 동안 진행한 소자의 잔류 분극-전기장(도 18), 전류-전압(도 19) 그래프이다.Device structure: Si wafer/SiO 2 /W(50nm)/HZO(30nm)/W(50nm). Deposition of the HZO thin film was carried out under the conditions of a sputter gun diameter of 2 inches, RF power: 50 W, working pressure: 5 mTorr, Ar:O 2 = 20:0, and thickness: 30 nm. These are the residual polarization-electric field (FIG. 18) and current-voltage (FIG. 19) graphs of a device that underwent electron beam post-processing (circular diameter 60 mm) with RF power of 300 W and DC voltage of 2 kV for 60 seconds.

전기장(Electric field)이 가해지지 않았을 때(E=0)의 잔류 분극(polarization) 값은 비휘발성 메모리에서 전원을 인가하지 않았을 때 저장된 정보의 비휘발성을 나타낸다. 잔류분극값(2Pr)은 42uC/cm2으로 고온의 열처리 공정을 거치지 않았음에도 우수한 특성을 보였다.The residual polarization value when no electric field is applied (E=0) indicates the non-volatility of information stored when power is not applied in non-volatile memory. The remanent polarization value (2Pr) was 42uC/cm 2 , showing excellent characteristics even though it did not undergo a high-temperature heat treatment process.

도 20은 본 발명의 제1실시예(W/HZO/W)에서 전자빔 조사에 따른 전자 소자의 누설전류 비교 그래프.Figure 20 is a graph comparing leakage current of electronic devices according to electron beam irradiation in the first embodiment (W/HZO/W) of the present invention.

소자 구조 : Si 웨이퍼/SiO2/W(50nm)/HZO(30nm)/W(50nm)이며, 전자빔 조사 후처리에 의해 발생하는 누설전류 값을 비교하는 그래프이다. HZO 박막의 증착은 스퍼터 건 직경 2인치, R.F.파워: 50 W, working pressure: 5 mTorr, Ar:O2 = 20:0, 두께: 30 nm 조건 하에서 진행되었다. RF 파워 300W, DC 전압 1kV, 2kV, 3kV, 60초의 전자빔 후처리(원형 직경 60mm), 500℃, 30초, N2분위기에서 RTA 후처리를 한 소자들을 측정하였다.Device structure: Si wafer/SiO 2 /W(50nm)/HZO(30nm)/W(50nm), and is a graph comparing leakage current values generated by electron beam irradiation post-processing. Deposition of the HZO thin film was carried out under the conditions of a sputter gun diameter of 2 inches, RF power: 50 W, working pressure: 5 mTorr, Ar:O 2 = 20:0, and thickness: 30 nm. Devices subjected to RTA post-treatment at RF power of 300 W, DC voltage of 1 kV, 2 kV, and 3 kV, electron beam post-treatment for 60 seconds (circular diameter 60 mm), 500°C, 30 seconds, and N 2 atmosphere were measured.

As-dep 소자의 누설전류 값을 기준으로, PME 1kV: 1순서, PME 3kV, RTA: 2순서, PME 2kV: 3순서로 누설전류 값이 커졌다. PME 3kV와 RTA 소자가 비슷한 수준의 누설전류를 가지는 것을 확인하였다.Based on the leakage current value of the As-dep device, the leakage current value increased in the following order: PME 1kV: 1st order, PME 3kV, RTA: 2nd order, and PME 2kV: 3rd order. It was confirmed that the PME 3kV and RTA devices had similar levels of leakage current.

이상과 같이 본 발명에 대해서 예시한 도면을 참조로 하여 설명하였으나, 본 명세서에 개시된 실시예와 도면에 의해 본 발명이 한정되는 것은 아니며, 본 발명의 기술사상의 범위 내에서 통상의 기술자에 의해 다양한 변형이 이루어질 수 있음은 자명하다. 아울러 앞서 본 발명의 실시 예를 설명하면서 본 발명의 구성에 따른 작용 효과를 명시적으로 기재하여 설명하지 않았을 지라도, 해당 구성에 의해 예측 가능한 효과 또한 인정되어야 함은 당연하다.As described above, the present invention has been described with reference to the illustrative drawings, but the present invention is not limited to the embodiments and drawings disclosed herein, and various modifications may be made by those skilled in the art within the scope of the technical idea of the present invention. It is obvious that transformation can occur. In addition, although the operational effects according to the configuration of the present invention were not explicitly described and explained while explaining the embodiments of the present invention above, it is natural that the predictable effects due to the configuration should also be recognized.

10, 200 : 기판,
20 : 하부 전극
30, 210 : 스퍼터 건
40, 220 : 하프늄(Hf)-금속(M) 산화물
50, 230 : 박막
60, 240 : 상부 전극
70, 250 : 전자빔 건10, 200: substrate,
20: lower electrode
30, 210: Sputter gun
40, 220: Hafnium (Hf)-metal (M) oxide
50, 230: thin film
60, 240: upper electrode
70, 250: Electron beam gun

Claims (18)

(a) 기판 상에 스퍼터링 공정으로 하부 전극을 증착하는 단계;
(b) 상기 하부 전극이 증착된 기판 상에 섀도 마스크를 배치한 후, 스퍼터링 공정으로 하프늄(Hf)-금속(M) 산화물을 증착하여 박막을 형성하는 단계; 및
(c) 상기 박막 상에 섀도 마스크를 배치한 후, 스퍼터링 공정으로 상부 전극을 증착하는 단계;를 포함하고,
상기 (b) 단계 이후에, 박막에 전자빔을 조사하여 박막을 400℃ 이하에서 저온 열처리하거나, 또는 상기 (c) 단계 이후에, 상부 전극에 전자빔을 조사하여 전자 소자를 400℃ 이하에서 저온 열처리하며,
상기 하프늄(Hf)-금속(M) 산화물의 금속(M)은 지르코늄(Zr), 실리콘(Si), 이트륨(Y) 및 알루미늄(Al) 중 1종 이상을 포함하고,
상기 전자빔 조사는 직경 40 ~ 70mm 중 어느 하나인 원형의 전자빔 장비를 사용하여 DC 전압 100V ~ 2kV에서 수행되며,
상기 저온 열처리된 박막은 사방정계(Orthorhombic) 결정 구조를 갖는 전자 소자의 제조 방법.
(a) depositing a lower electrode on a substrate by a sputtering process;
(b) placing a shadow mask on the substrate on which the lower electrode is deposited, and then depositing hafnium (Hf)-metal (M) oxide through a sputtering process to form a thin film; and
(c) placing a shadow mask on the thin film and then depositing an upper electrode using a sputtering process,
After step (b), an electron beam is irradiated to the thin film to heat-treat the thin film at a low temperature below 400°C, or after step (c), an electron beam is irradiated to the upper electrode to heat-treat the electronic device at a low temperature below 400°C. ,
The metal (M) of the hafnium (Hf)-metal (M) oxide includes one or more of zirconium (Zr), silicon (Si), yttrium (Y), and aluminum (Al),
The electron beam irradiation is performed at a DC voltage of 100V to 2kV using a circular electron beam equipment with a diameter of 40 to 70mm,
A method of manufacturing an electronic device in which the low-temperature heat-treated thin film has an orthorhombic crystal structure.
 (a) 기판 상에 스퍼터링 공정으로 하프늄(Hf)-금속(M) 산화물을 증착하여 박막을 형성하는 단계; 및
(b) 상기 박막 상에 섀도 마스크를 배치한 후, 스퍼터링 공정으로 상부 전극을 증착하는 단계;를 포함하고,
상기 (a) 단계 이후에, 박막에 전자빔을 조사하여 박막을 600℃ 이하에서 저온 열처리하거나, 또는 상기 (b) 단계 이후에, 상부 전극에 전자빔을 조사하여 전자 소자를 600℃ 이하에서 저온 열처리하며,
상기 하프늄(Hf)-금속(M) 산화물의 금속(M)은 지르코늄(Zr), 실리콘(Si), 이트륨(Y) 및 알루미늄(Al) 중 1종 이상을 포함하고,
상기 전자빔 조사는 직경 40 ~ 70mm 중 어느 하나인 원형의 전자빔 장비를 사용하여 DC 전압 100V ~ 3kV에서 수행되며,
상기 저온 열처리된 박막은 사방정계(Orthorhombic) 결정 구조를 갖는 전자 소자의 제조 방법.
(a) forming a thin film by depositing hafnium (Hf)-metal (M) oxide on a substrate through a sputtering process; and
(b) placing a shadow mask on the thin film and then depositing an upper electrode using a sputtering process,
After step (a), an electron beam is irradiated to the thin film to heat-treat the thin film at a low temperature below 600°C, or after step (b), an electron beam is irradiated to the upper electrode to heat-treat the electronic device at a low temperature below 600°C. ,
The metal (M) of the hafnium (Hf)-metal (M) oxide includes one or more of zirconium (Zr), silicon (Si), yttrium (Y), and aluminum (Al),
The electron beam irradiation is performed at a DC voltage of 100V to 3kV using a circular electron beam device with a diameter of 40 to 70mm,
A method of manufacturing an electronic device in which the low-temperature heat-treated thin film has an orthorhombic crystal structure.
 제1항 또는 제2항에 있어서,
상기 박막의 두께는 5 ~ 50nm인 전자 소자의 제조 방법.
According to claim 1 or 2,
A method of manufacturing an electronic device wherein the thin film has a thickness of 5 to 50 nm.
 제1항에 있어서,
상기 하부 전극 및 상부 전극 각각의 두께는 5 ~ 100nm인 전자 소자의 제조 방법.
According to paragraph 1,
A method of manufacturing an electronic device wherein each of the lower electrode and the upper electrode has a thickness of 5 to 100 nm.
 제2항에 있어서,
상기 상부 전극의 두께는 5 ~ 100nm인 전자 소자의 제조 방법.
According to paragraph 2,
A method of manufacturing an electronic device wherein the upper electrode has a thickness of 5 to 100 nm.
 제1항에 있어서,
상기 하부 전극 및 상부 전극 각각은 금(Au), 크롬(Cr), 알루미늄(Al), 몰리브덴(Mo), 텅스텐(W), 니켈(Ni), 팔라듐(Pd), 백금(Pt), 질화티타늄(TiN), 질화탄탈륨(TaN) 및 루테늄(Ru) 중 1종 이상을 포함하는 전자 소자의 제조 방법.
According to paragraph 1,
Each of the lower electrode and upper electrode is gold (Au), chromium (Cr), aluminum (Al), molybdenum (Mo), tungsten (W), nickel (Ni), palladium (Pd), platinum (Pt), and titanium nitride. A method of manufacturing an electronic device containing one or more of (TiN), tantalum nitride (TaN), and ruthenium (Ru).
 제2항에 있어서,
상기 상부 전극은 금(Au), 크롬(Cr), 알루미늄(Al), 몰리브덴(Mo), 텅스텐(W), 니켈(Ni), 팔라듐(Pd), 백금(Pt), 질화티타늄(TiN), 질화탄탈륨(TaN) 및 루테늄(Ru) 중 1종 이상을 포함하는 전자 소자의 제조 방법.
According to paragraph 2,
The upper electrode is gold (Au), chromium (Cr), aluminum (Al), molybdenum (Mo), tungsten (W), nickel (Ni), palladium (Pd), platinum (Pt), titanium nitride (TiN), A method of manufacturing an electronic device containing at least one of tantalum nitride (TaN) and ruthenium (Ru).
 제1항 또는 제2항에 있어서,
상기 스퍼터링 공정은 직경 1 ~ 3인치 중 어느 하나인 스퍼터 건을 사용하여, RF 파워 5 ~ 70W, 공정 압력 1 ~ 10mTorr 및 증착 시간 10 ~ 2000초 동안 수행되는 전자 소자의 제조 방법.
According to claim 1 or 2,
The sputtering process is performed using a sputter gun with a diameter of 1 to 3 inches, RF power of 5 to 70 W, process pressure of 1 to 10 mTorr, and deposition time of 10 to 2000 seconds. A method of manufacturing an electronic device.
 제1항 또는 제2항에 있어서,
상기 스퍼터링 공정은 비활성 가스 분위기 또는 비활성 가스와 산소가 혼합된 분위기에서 수행되는 전자 소자의 제조 방법.
According to claim 1 or 2,
The sputtering process is a method of manufacturing an electronic device wherein the sputtering process is performed in an inert gas atmosphere or a mixed atmosphere of inert gas and oxygen.
 제1항 또는 제2항에 있어서,
상기 전자빔 조사는 RF 파워 100 ~ 1000W, 1초 ~ 5분 동안 수행되는 전자 소자의 제조 방법.
According to claim 1 or 2,
A method of manufacturing an electronic device in which the electron beam irradiation is performed at an RF power of 100 to 1000 W for 1 second to 5 minutes.
 제1항에 있어서,
상기 저온 열처리는 100 ~ 400℃에서 수행되는 전자 소자의 제조 방법.
According to paragraph 1,
A method of manufacturing an electronic device in which the low-temperature heat treatment is performed at 100 to 400°C.
 제2항에 있어서,
상기 저온 열처리는 100 ~ 600℃에서 수행되는 전자 소자의 제조 방법.
According to paragraph 2,
A method of manufacturing an electronic device in which the low-temperature heat treatment is performed at 100 to 600°C.
 제1항에 따른 전자 소자의 제조 방법으로 제조되며,
기판;
상기 기판 상에 배치되는 하부 전극;
상기 하부 전극 상에 배치되며, 하프늄(Hf)-금속(M) 산화물을 포함하는 박막; 및
상기 박막 상에 배치되는 상부 전극;을 포함하며,
상기 하프늄(Hf)-금속(M) 산화물의 금속(M)은 지르코늄(Zr), 실리콘(Si), 이트륨(Y) 및 알루미늄(Al) 중 1종 이상을 포함하며,
상기 박막은 사방정계(Orthorhombic) 결정 구조를 갖는 전자 소자.
Manufactured by the electronic device manufacturing method according to claim 1,
Board;
a lower electrode disposed on the substrate;
a thin film disposed on the lower electrode and containing hafnium (Hf)-metal (M) oxide; and
It includes an upper electrode disposed on the thin film,
The metal (M) of the hafnium (Hf)-metal (M) oxide includes one or more of zirconium (Zr), silicon (Si), yttrium (Y), and aluminum (Al),
The thin film is an electronic device having an orthorhombic crystal structure.
 제2항에 따른 전자 소자의 제조 방법으로 제조되며,
기판;
상기 기판 상에 배치되며, 하프늄(Hf)-금속(M) 산화물을 포함하는 박막; 및
상기 박막 상에 배치되는 상부 전극;을 포함하며,
상기 하프늄(Hf)-금속(M) 산화물의 금속(M)은 지르코늄(Zr), 실리콘(Si), 이트륨(Y) 및 알루미늄(Al) 중 1종 이상을 포함하며,
상기 박막은 사방정계(Orthorhombic) 결정 구조를 갖는 전자 소자.
Manufactured by the electronic device manufacturing method according to paragraph 2,
Board;
A thin film disposed on the substrate and containing hafnium (Hf)-metal (M) oxide; and
It includes an upper electrode disposed on the thin film,
The metal (M) of the hafnium (Hf)-metal (M) oxide includes one or more of zirconium (Zr), silicon (Si), yttrium (Y), and aluminum (Al),
The thin film is an electronic device having an orthorhombic crystal structure.
 제13항 또는 제14항에 있어서,
상기 박막의 두께는 5 ~ 50nm인 전자 소자.According to claim 13 or 14,
An electronic device wherein the thin film has a thickness of 5 to 50 nm. 삭제delete 삭제delete 삭제delete
KR1020230156210A 2023-11-13 2023-11-13 Crystallization ferroelectric thin films by electron beam irradiation and manufacturing method of electronic devices using the same KR102680744B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020230156210A KR102680744B1 (en) 2023-11-13 2023-11-13 Crystallization ferroelectric thin films by electron beam irradiation and manufacturing method of electronic devices using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020230156210A KR102680744B1 (en) 2023-11-13 2023-11-13 Crystallization ferroelectric thin films by electron beam irradiation and manufacturing method of electronic devices using the same

Publications (1)

Publication Number Publication Date
KR102680744B1 true KR102680744B1 (en) 2024-07-02

Family

ID=91932948

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020230156210A KR102680744B1 (en) 2023-11-13 2023-11-13 Crystallization ferroelectric thin films by electron beam irradiation and manufacturing method of electronic devices using the same

Country Status (1)

Country Link
KR (1) KR102680744B1 (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230153617A (en) * 2022-04-29 2023-11-07 서울대학교산학협력단 Capacitor using Mo electrode and manufacturing method thereof

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230153617A (en) * 2022-04-29 2023-11-07 서울대학교산학협력단 Capacitor using Mo electrode and manufacturing method thereof

Similar Documents

Publication Publication Date Title
US6608383B2 (en) Semiconductor device including capacitor with lower electrode including iridium and iridium oxide layers
US9831085B2 (en) Method of fabricating hafnium oxide layer and semiconductor device having the same
US6639267B2 (en) Capacitor dielectric having perovskite-type crystalline structure
TW477001B (en) Method for forming gate electrode of flash memory
US6335207B1 (en) Method for fabricating ferroelectric thin film
EP0821415A2 (en) A capacitor and method of manufacture thereof
KR19990014155A (en) High permittivity silicate gate dielectric
JPH10326755A (en) Method of forming preferred orientation-controlled platinum films using oxygen and element manufactured thereby
DE102007062828A1 (en) Non-volatile memory device and method of making the same
JP2001007299A (en) Lead germanate ferroelectric structure of multilayer electrode and deposition method thereof
KR20060083368A (en) Nonvolatile memory device based on resistance switching of oxide &amp; method thereof
WO2011150750A1 (en) Method for manufacturing memory cell including resistor
JP2018081975A (en) Film structure and manufacturing method thereof
US6825538B2 (en) Semiconductor device using an insulating layer having a seed layer
KR102314131B1 (en) Ferroelectric capacitor device and fabricating method thereof
US20240172451A1 (en) Capacitive memory structure, memory cell, electronic device, and methods thereof
Choi et al. Atomic-layer deposited IrO2 nanodots for charge-trap flash-memory devices
KR102680744B1 (en) Crystallization ferroelectric thin films by electron beam irradiation and manufacturing method of electronic devices using the same
KR102246261B1 (en) Capacitor for semicontuctor memory device and manufacturing method thereof
JP2018081974A (en) Film structure and manufacturing method thereof
US11610903B2 (en) Capacitive memory structure, functional layer, electronic device, and methods thereof
KR20090052455A (en) Ferroelectric capacitor and method of manufacturing a ferroelectric capacitor
Sato et al. Preparation of Bi3. 25+ xLa0. 75Ti3O12+ y films on ruthenium electrodes
Kim et al. Electrical properties of crystalline Ta2O5 with Ru electrode
JPH11233734A (en) Semiconductor memory element and its manufacture