[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR102658194B1 - 반도체 장치 - Google Patents

반도체 장치 Download PDF

Info

Publication number
KR102658194B1
KR102658194B1 KR1020180167170A KR20180167170A KR102658194B1 KR 102658194 B1 KR102658194 B1 KR 102658194B1 KR 1020180167170 A KR1020180167170 A KR 1020180167170A KR 20180167170 A KR20180167170 A KR 20180167170A KR 102658194 B1 KR102658194 B1 KR 102658194B1
Authority
KR
South Korea
Prior art keywords
disposed
memory cell
layer
conductive layer
gate electrodes
Prior art date
Application number
KR1020180167170A
Other languages
English (en)
Other versions
KR20200078752A (ko
Inventor
코지 카나모리
박현목
김용석
이경환
임준희
한지훈
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020180167170A priority Critical patent/KR102658194B1/ko
Priority to US16/531,778 priority patent/US10998301B2/en
Priority to DE102019122665.1A priority patent/DE102019122665B4/de
Priority to JP2019218961A priority patent/JP7513385B2/ja
Publication of KR20200078752A publication Critical patent/KR20200078752A/ko
Priority to US17/245,299 priority patent/US11721684B2/en
Application granted granted Critical
Publication of KR102658194B1 publication Critical patent/KR102658194B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/40—EEPROM devices comprising charge-trapping gate insulators characterised by the peripheral circuit region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/022—Protective coating, i.e. protective bond-through coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05025—Disposition the internal layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/0557—Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/08146—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bonding area connecting to a via connection in the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H01L2224/0901—Structure
    • H01L2224/0903—Bonding areas having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H01L2224/091—Disposition
    • H01L2224/0918—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/09181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/802—Applying energy for connecting
    • H01L2224/80201—Compression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8034—Bonding interfaces of the bonding area
    • H01L2224/80357—Bonding interfaces of the bonding area being flush with the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80895—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically conductive surfaces, e.g. copper-copper direct bonding, surface activated bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80896—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically insulating surfaces, e.g. oxide or nitride layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H01L2924/145—Read-only memory [ROM]
    • H01L2924/1451—EPROM
    • H01L2924/14511—EEPROM
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/50—EEPROM devices comprising charge-trapping gate insulators characterised by the boundary region between the core and peripheral circuit regions

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명의 실시예에 따른 반도체 장치는, 회로 소자들 및 회로 소자들 상에 배치되는 제1 접합 패드들을 포함하는 제1 반도체 구조물, 및 제1 반도체 구조물과 연결되는 제2 반도체 구조물을 포함하고, 제2 반도체 구조물은, 제1 반도체 구조물을 향하는 제1 면 및 제1 면과 대향하는 제2 면을 갖는 베이스층, 베이스층의 제1 면 상에 서로 이격되어 적층되는 제1 게이트 전극들 및 제1 게이트 전극들의 적어도 일부를 관통하며 연장되는 제1 채널들을 포함하는 제1 메모리 셀 구조물, 제1 게이트 전극들의 하부에서 서로 이격되어 적층되는 제2 게이트 전극들 및 제2 게이트 전극들의 적어도 일부를 관통하며 연장되는 제2 채널들을 포함하는 제2 메모리 셀 구조물, 제1 메모리 셀 구조물과 제2 메모리 셀 구조물의 사이에 배치되며 제1 및 제2 채널들에 공통으로 전기적으로 연결되는 비트 라인들, 베이스층의 제2 면 상에서 서로 이격되어 배치되는 제1 및 제2 도전층들, 제1 및 제2 도전층들 상에 배치되며 제2 도전층의 일부를 노출시키는 개구부를 갖는 패드 절연층, 및 제2 메모리 셀 구조물의 하부에서 제1 접합 패드들과 대응되도록 배치되는 제2 접합 패드들을 포함한다.

Description

반도체 장치{SEMICONDUCTOR DEVICE}
본 발명은 반도체 장치에 관한 것이다.
반도체 장치는 그 부피가 점점 작아지면서도 고용량의 데이터 처리를 요하고 있다. 이에 따라, 이러한 반도체 장치를 구성하는 반도체 소자의 집적도를 높일 필요가 있다. 이에 따라, 반도체 장치의 집적도를 향상시키기 위한 방법들 중 하나로서, 기존의 평면 트랜지스터 구조 대신 수직 트랜지스터 구조를 가지는 반도체 장치가 제안되고 있다.
본 발명의 기술적 사상이 이루고자 하는 기술적 과제 중 하나는, 집적도 및 신뢰성이 향상된 반도체 장치를 제공하는 것이다.
예시적인 실시예들에 따른 반도체 장치는, 기판, 상기 기판 상에 배치되는 회로 소자들, 및 상기 회로 소자들 상에 배치되는 제1 접합 패드들을 포함하는 제1 반도체 구조물, 및 상기 제1 반도체 구조물 상에서 상기 제1 반도체 구조물과 연결되는 제2 반도체 구조물을 포함하고, 상기 제2 반도체 구조물은, 상기 제1 반도체 구조물을 향하는 제1 면 및 상기 제1 면과 대향하는 제2 면을 갖는 베이스층, 상기 베이스층의 제1 면 상에서 상기 제1 면에 수직한 방향을 따라 서로 이격되어 적층되는 제1 게이트 전극들 및 상기 제1 게이트 전극들의 적어도 일부를 관통하며 연장되는 제1 채널들을 포함하는 제1 메모리 셀 구조물, 상기 제1 게이트 전극들의 하부에서 상기 제1 면에 수직한 방향을 따라 서로 이격되어 적층되는 제2 게이트 전극들 및 상기 제2 게이트 전극들의 적어도 일부를 관통하며 연장되는 제2 채널들을 포함하는 제2 메모리 셀 구조물, 상기 제1 메모리 셀 구조물과 상기 제2 메모리 셀 구조물의 사이에 배치되며 상기 제1 및 제2 채널들에 공통으로 전기적으로 연결되는 비트 라인들, 상기 베이스층의 제2 면 상에서 서로 이격되어 배치되는 제1 및 제2 도전층들, 상기 제1 및 제2 도전층들 상에 배치되며 상기 제2 도전층의 일부를 노출시키는 개구부를 갖는 패드 절연층, 및 상기 제2 메모리 셀 구조물의 하부에서 상기 제1 접합 패드들과 대응되도록 배치되는 제2 접합 패드들을 포함할 수 있다.
예시적인 실시예들에 따른 반도체 장치는, 기판, 상기 기판 상에 배치되는 회로 소자들, 및 상기 회로 소자들 상에 배치되는 제1 접합 패드들을 포함하는 제1 반도체 구조물, 및 상기 제1 반도체 구조물 상에서 상기 제1 반도체 구조물과 연결되며, 베이스층, 상기 베이스층의 하면 상에서 상기 하면에 수직한 방향을 따라 적층되는 메모리 셀 구조물들, 상기 메모리 셀 구조물들의 사이에 배치되어 상하의 상기 메모리 셀 구조물들 사이에서 공유되는 적어도 하나의 배선 라인, 상기 베이스층의 상면 상에서 서로 이격되어 배치되는 제1 및 제2 도전층들, 상기 제1 및 제2 도전층들 상에 배치되며 상기 제2 도전층의 일부를 노출시키는 개구부를 갖는 패드 절연층, 상기 제2 도전층의 하부에서 상기 배선 라인과 나란하게 배치되며 상기 제2 도전층과 전기적으로 연결되는 연결 패드, 및 상기 메모리 셀 구조물들의 하부에서 상기 제1 접합 패드들과 대응되도록 배치되는 제2 접합 패드들을 포함하는 제2 반도체 구조물을 포함할 수 있다.
예시적인 실시예들에 따른 반도체 장치는, 기판, 상기 기판 상에 배치되는 회로 소자들, 및 상기 회로 소자들 상에 배치되는 제1 접합 패드들을 포함하는 제1 반도체 구조물, 및 상기 제1 반도체 구조물 상에서 상기 제1 반도체 구조물과 연결되며, 베이스층, 상기 베이스층의 하면 상에서 상기 하면에 수직한 방향을 따라 적층되며 수직하게 적층된 게이트 전극들을 포함하는 메모리 셀 구조물들, 상기 메모리 셀 구조물들의 사이에 배치되어 상하의 상기 메모리 셀 구조물들 사이에서 공유되는 적어도 하나의 배선 라인, 상기 게이트 전극들의 상부에서 상기 베이스층 상에 배치되는 제1 도전층, 상기 제1 도전층과 수평 방향으로 이격되어 배치되며 외부 장치와의 전기적 연결을 위하여 제공되는 제2 도전층, 상기 제1 및 제2 도전층들 상에 배치되며 상기 제2 도전층의 일부를 노출시키는 개구부를 갖는 패드 절연층, 상기 제2 도전층의 하부에서 상기 배선 라인과 나란하게 배치되며 상기 제2 도전층과 전기적으로 연결되는 연결 패드, 및 상기 메모리 셀 구조물들의 하부에서 상기 제1 접합 패드들과 대응되도록 배치되는 제2 접합 패드들을 포함하는 제2 반도체 구조물을 포함할 수 있다.
두 개 이상의 반도체 구조물이 접합된 구조에서, 소스 도전층을 이용하여 입출력 패드를 배치함으로써, 접적도 및 신뢰성이 향상된 반도체 장치가 제공될 수 있다.
본 발명의 다양하면서도 유익한 장점과 효과는 상술한 내용에 한정되지 않으며, 본 발명의 구체적인 실시예를 설명하는 과정에서 보다 쉽게 이해될 수 있을 것이다.
도 1은 예시적인 실시예들에 따른 반도체 장치의 개략적인 블록 다이어그램이다.
도 2는 예시적인 실시예들에 따른 반도체 장치의 셀 어레이의 등가회로도이다.
도 3은 예시적인 실시예들에 따른 반도체 장치의 배치를 설명하기 위한 개략적인 레이아웃도이다.
도 4는 예시적인 실시예들에 따른 반도체 장치의 개략적인 단면도이다.
도 5a 및 도 5b는 예시적인 실시예들에 따른 반도체 장치의 일부 구성에 대한 개략적인 단면도들이다.
도 6a 및 도 6b는 예시적인 실시예들에 따른 반도체 장치의 일부 구성에 대한 개략적인 단면도들이다.
도 7a 및 도 7b는 예시적인 실시예들에 따른 반도체 장치의 일부 구성에 대한 개략적인 레이아웃도이다.
도 8a 내지 도 8c는 예시적인 실시예들에 따른 반도체 장치의 개략적인 단면도들이다.
도 9는 예시적인 실시예들에 따른 반도체 장치의 개략적인 단면도이다.
도 10a 내지 도 10j는 예시적인 실시예들에 따른 반도체 장치의 제조 방법을 설명하기 위한 개략적인 단면도들이다.
도 11은 예시적인 실시예들에 따른 반도체 패키지의 개략적인 단면도이다.
도 12는 예시적인 실시예들에 따른 반도체 장치를 포함하는 전자 기기를 나타낸 블록도이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예들을 다음과 같이 설명한다. 이하에서, '상', '상부', '상면', '하', '하부', '하면', '측면' 등의 용어는 도면부호로 표기되어 별도로 지칭되는 경우를 제외하고, 도면을 기준으로 지칭하는 것으로 이해될 수 있다.
도 1은 예시적인 실시예들에 따른 반도체 장치의 개략적인 블록 다이어그램이다.
도 1을 참조하면, 반도체 장치(10)는 메모리 셀 어레이(20) 및 주변 회로(30)를 포함할 수 있다. 주변 회로(30)는 로우 디코더(32), 페이지 버퍼(34), 입출력 버퍼(35), 제어 로직(36), 및 전압 발생기(37)를 포함할 수 있다.
메모리 셀 어레이(20)는 복수의 메모리 블록들을 포함하며, 각각의 메모리 블록들은 복수의 메모리 셀들을 포함할 수 있다. 상기 복수의 메모리 셀들은, 스트링 선택 라인(SSL), 워드 라인들(WL) 및 접지 선택 라인(GSL)을 통해 로우 디코더(32)와 연결될 수 있으며, 비트 라인들(BL)을 통해 페이지 버퍼(34)와 연결될 수 있다. 예시적인 실시예들에서, 동일한 행을 따라 배열되는 복수의 메모리 셀들은 동일한 워드 라인(WL)에 연결되고, 동일한 열을 따라 배열되는 복수의 메모리 셀들은 동일한 비트 라인(BL)에 연결될 수 있다.
로우 디코더(32)는 입력된 어드레스(ADDR)를 디코딩하여, 워드 라인(WL)의 구동 신호들을 발생하고 전달할 수 있다. 로우 디코더(32)는 제어 로직(36)의 제어에 응답하여 전압 발생기(37)로부터 발생된 워드 라인 전압을 선택된 워드 라인(WL) 및 비선택된 워드 라인들(WL)로 각각 제공할 수 있다.
페이지 버퍼(34)는 비트 라인들(BL)을 통해 메모리 셀 어레이(20)와 연결되어, 상기 메모리 셀들에 저장된 정보를 판독할 수 있다. 페이지 버퍼(34)는 동작 모드에 따라, 상기 메모리 셀들에 저장될 데이터를 임시로 저장하거나, 상기 메모리 셀들에 저장된 데이터를 감지할 수 있다. 페이지 버퍼(34)는 컬럼 디코터 및 감지 증폭기를 포함할 수 있다. 상기 컬럼 디코더는 메모리 셀 어레이(20)의 비트 라인들(BL)을 선택적으로 활성화할 수 있고, 상기 감지 증폭기는 읽기 동작 시에 상기 컬럼 디코더에 의해 선택된 비트 라인(BL)의 전압을 감지하여 선택된 메모리 셀에 저장된 데이터를 읽어낼 수 있다.
입출력 버퍼(35)는 프로그램 동작 시 데이터(DATA)를 입력 받아 페이지 버퍼(34)에 전달하고, 읽기 동작 시 페이지 버퍼(34)로부터 전달받은 데이터(DATA)를 외부로 출력할 수 있다. 입출력 버퍼(35)는 입력되는 어드레스 또는 명령어를 제어 로직(36)에 전달할 수 있다.
제어 로직(36)은 로우 디코더(32) 및 페이지 버퍼(34)의 동작을 제어할 수 있다. 제어 로직(36)은 외부로부터 전달되는 제어 신호 및 외부 전압을 수신하고, 수신된 제어 신호에 따라 동작할 수 있다. 제어 로직(36)은 상기 제어 신호들에 응답하여 읽기, 쓰기, 및/또는 소거 동작을 제어할 수 있다.
전압 발생기(37)는 외부 전압을 이용하여 내부 동작에 필요한 전압들, 예를 들어, 프로그램 전압, 읽기 전압, 소거 전압 등을 생성할 수 있다. 전압 발생기(37)에 의해서 생성되는 전압은 로우 디코더(32)를 통해서 메모리 셀 어레이(20)에 전달될 수 있다.
도 2는 예시적인 실시예들에 따른 반도체 장치의 셀 어레이의 등가회로도이다.
도 2를 참조하면, 메모리 셀 어레이(20A)는, 서로 직렬로 연결되는 제1 메모리 셀들(MC1), 제1 메모리 셀들(MC1)의 양단에 직렬로 연결되는 제1 접지 선택 트랜지스터(GST1) 및 제1 스트링 선택 트랜지스터(SST1_1, SST1_2)를 포함하는 복수의 제1 메모리 셀 스트링들(S1)을 포함할 수 있다. 복수의 제1 메모리 셀 스트링들(S1)은 각각의 공통 비트 라인들(BL0-BL2)에 병렬로 연결될 수 있다. 복수의 제1 메모리 셀 스트링들(S1)은 제1 공통 소스 라인(CSL1)에 공통으로 연결될 수 있다. 즉, 복수의 공통 비트 라인들(BL0-BL2)과 하나의 제1 공통 소스 라인(CSL1) 사이에 복수의 제1 메모리 셀 스트링들(S1)이 배치될 수 있다. 예시적인 실시예에서, 제1 공통 소스 라인(CSL1)은 복수 개가 2차원적으로 배열될 수도 있다.
또한, 메모리 셀 어레이(20A)는, 공통 비트 라인들(BL0-BL2)의 상부에 배치되며, 서로 직렬로 연결되는 제2 메모리 셀들(MC2), 제2 메모리 셀들(MC2)의 양단에 직렬로 연결되는 제2 접지 선택 트랜지스터(GST2) 및 제2 스트링 선택 트랜지스터(SST2_1, SST2_2)를 포함하는 복수의 제2 메모리 셀 스트링들(S2)을 포함할 수 있다. 복수의 제2 메모리 셀 스트링들(S2)은 각각의 공통 비트 라인들(BL0-BL2)에 병렬로 연결될 수 있다. 복수의 제2 메모리 셀 스트링들(S2)은 제2 공통 소스 라인(CSL2)에 공통으로 연결될 수 있다. 즉, 복수의 공통 비트 라인들(BL0-BL2)과 하나의 제2 공통 소스 라인(CSL2) 사이에 복수의 제2 메모리 셀 스트링들(S2)이 배치될 수 있다.
메모리 셀 어레이(20A)에서 중앙에 배치되는 공통 비트 라인들(BL0-BL2)은 상하의 제1 및 제2 메모리 셀 스트링들(S1, S2)에 공통으로 전기적으로 연결될 수 있다. 공통 비트 라인들(BL0-BL2)을 중심으로 제1 및 제2 메모리 셀 스트링들(S1, S2)은 실질적으로 동일한 회로 구조를 가질 수 있다. 이하에서는, 제1 및 제2 메모리 셀 스트링들(S1, S2)에 공통적인 설명에 대해서, 제1 및 제2 메모리 셀 스트링들(S1, S2)을 구분하지 않고 함께 설명한다.
서로 직렬로 연결되는 메모리 셀들(MC1, MC2)은 상기 메모리 셀들(MC1, MC2)을 선택하기 위한 워드 라인들(WL1_0-WL1_n, WL2_0-WL2_n)에 의해 제어될 수 있다. 각각의 메모리 셀들(MC1, MC2)은 데이터 저장 요소를 포함할 수 있다. 공통 소스 라인(CSL1, CSL2)으로부터 실질적으로 동일한 거리에 배치되는 메모리 셀들(MC1, MC2)의 게이트 전극들은, 워드 라인들(WL1_0-WL1_n, WL2_0-WL2_n) 중 하나에 공통으로 연결되어 등전위 상태에 있을 수 있다. 또는, 메모리 셀들(MC1, MC2)의 게이트 전극들이 공통 소스 라인들(CSL1, CSL2)으로부터 실질적으로 동일한 거리에 배치되더라도, 서로 다른 행 또는 열에 배치되는 게이트 전극들이 독립적으로 제어될 수도 있다.
접지 선택 트랜지스터(GST1, GST2)는 접지 선택 라인(GSL1, GSL2)에 의해 제어되고, 공통 소스 라인(CSL1, CSL2)에 접속될 수 있다. 스트링 선택 트랜지스터(SST1_1, SST1_2, SST2_1, SST2_2)는 스트링 선택 라인(SSL_1, SSL1_2, SSL2_1, SSL2_2)에 의해 제어되고, 공통 비트 라인들(BL0-BL2)에 접속될 수 있다. 도 2에서는 서로 직렬로 연결되는 복수개의 메모리 셀들(MC1, MC1)에 각각 하나의 접지 선택 트랜지스터(GST1, GST2)와 두 개의 스트링 선택 트랜지스터들(SST1_1, SST1_2, SST2_1, SST2_2)이 연결되는 구조를 도시하였으나, 각각 하나의 스트링 선택 트랜지스터가 연결되거나, 복수의 접지 선택 트랜지스터가 연결될 수도 있다. 워드 라인들(WL1_0-WL1_n, WL2_0-WL2_n) 중 최상위 워드라인(WL1_n, WL2_n)과 스트링 선택 라인(SSL_1, SSL1_2, SSL2_1, SSL2_2) 사이에 하나 이상의 더미 라인(DWL1, DWL2) 또는 버퍼 라인이 더 배치될 수 있다. 예시적인 실시예에서, 최하위 워드라인(WL1_0, WL2_0)과 접지 선택 라인(GSL1, GSL2) 사이에도 하나 이상의 더미 라인이 배치될 수 있다. 본 명세서에서, "더미(dummy)"의 용어는 다른 구성 요소와 동일하거나 유사한 구조 및 형상을 갖지만, 장치 내에서 실질적인 기능을 하지 않는 구성을 지칭하는 용도로 사용된다.
스트링 선택 트랜지스터(SST1_1, SST1_2, SST2_1, SST2_2)에 스트링 선택 라인(SSL_1, SSL1_2, SSL2_1, SSL2_2)을 통해 신호가 인가되면, 공통 비트 라인들(BL0-BL2)을 통해 인가되는 신호가 서로 직렬로 연결된 메모리 셀들(MC1, MC2)에 전달됨으로써 데이터 읽기 및 쓰기 동작이 실행될 수 있다. 또한, 기판을 통해 소정의 소거 전압을 인가함으로써, 메모리 셀들(MC1, MC2)에 기록된 데이터를 지우는 소거 동작이 실행될 수도 있다. 예시적인 실시예에서, 메모리 셀 어레이(20A)는 공통 비트 라인들(BL0-BL2)과 전기적으로 분리되는 적어도 하나의 더미 메모리 셀 스트링을 포함할 수도 있다.
도 3은 예시적인 실시예들에 따른 반도체 장치의 배치를 설명하기 위한 개략적인 레이아웃도이다.
도 3을 참조하면, 반도체 장치(10A)는 수직 방향으로 적층된 제1 및 제2 반도체 구조물들(S1, S2)을 포함할 수 있다. 제1 반도체 구조물(S1)은 도 1의 주변 회로(30)를 구성하고, 제2 반도체 구조물(S2)은 도 1의 메모리 셀 어레이(20)를 구성할 수 있다.
제1 반도체 구조물(S1)은 로우 디코더(DEC), 페이지 버퍼(PB) 및 기타 주변 회로(PERI)를 포함할 수 있다. 로우 디코더(DEC)는 도 1을 참조하여 상술한 로우 디코더(32)에 해당하고, 페이지 버퍼(PB)는 페이지 버퍼(34)에 해당하는 영역일 수 있다. 또한, 기타 주변 회로(PERI)는 도 1의 제어 로직(36) 및 전압 발생기(37)를 포함하는 영역일 수 있으며, 예컨대, 래치 회로(latch circuit), 캐시 회로(cache circuit), 또는 감지 증폭기(sense amplifier)를 포함할 수 있다. 그 밖에, 기타 주변 회로(PERI)는 도 1의 입출력 버퍼(35)를 포함할 수 있으며, ESD(Electrostatic discharge) 소자 또는 데이터 입출력 회로를 포함할 수 있다. 예시적인 실시예들에서, 입출력 버퍼(35)는 기타 주변 회로(PERI)의 둘레에서 별도의 영역을 이루도록 배치될 수도 있다.
제1 반도체 구조물(S1)에서 이와 같은 다양한 회로 영역들(DEC, PB, PERI) 중 적어도 일부는 제2 반도체 구조물(S2)의 메모리 셀 어레이들(MCA1, MCA2)의 하부에 배치될 수 있다. 예를 들어, 페이지 버퍼(PB) 및 기타 주변 회로(PERI)가 메모리 셀 어레이들(MCA1, MCA2)의 하부에서 메모리 셀 어레이들(MCA1, MCA2)과 중첩되도록 배치될 수 있다. 다만, 실시예들에서 제1 반도체 구조물(S1)에 포함되는 회로들 및 배치 형태는 다양하게 변경될 수 있으며, 이에 따라 메모리 셀 어레이들(MCA1, MCA2)과 중첩되어 배치되는 회로들도 다양하게 변경될 수 있다. 또한, 실시예들에서 회로 영역들(DEC, PB, PERI)은, 메모리 셀 어레이들(MCA1, MCA2)의 개수 및 크기에 따라, 도 3에 도시된 배치 형태가 연속적으로 반복되어 배치된 형태를 가질 수도 있다.
제2 반도체 구조물(S2)은 메모리 셀 어레이들(MCA1, MCA2) 및 패드 영역들(PAD)을 포함할 수 있다. 메모리 셀 어레이들(MCA1, MCA2)은 수직으로 적층된 제1 및 제2 메모리 셀 어레이들(MCA1, MCA2)을 포함하며, 제1 및 제2 메모리 셀 어레이들(MCA1, MCA2) 각각은 동일 평면 상에서 서로 이격되어 나란하게 배치될 수 있다. 다만, 실시예들에서 제2 반도체 구조물(S2)에 배치되는 메모리 셀 어레이들(MCA1, MCA2)의 개수, 층수 및 배치 형태는 다양하게 변경될 수 있다. 패드 영역들(PAD)은 메모리 셀 어레이들(MCA1, MCA2)의 적어도 일 측에 배치될 수 있으며, 예를 들어, 제2 반도체 구조물(S2)의 적어도 일 가장자리를 따라 열을 이루어 배치될 수 있다. 또는, 제1 및 제2 메모리 셀 어레이들(MCA1, MCA2) 각각의 사이 영역에 열을 이루어 배치될 수도 있다. 패드 영역들(PAD)은 외부 장치 등과 전기적 신호를 송수신하도록 구성될 수 있다. 패드 영역들(PAD)은 반도체 장치(10A) 내부에서는 제1 반도체 구조물(S1)의 기타 주변 회로(PERI) 내의 회로 중, 예를 들어 도 1의 입출력 버퍼(35)에 해당하는 입출력 회로와 전기적으로 연결되는 영역일 수 있다.
도 4는 예시적인 실시예들에 따른 반도체 장치의 개략적인 단면도이다.
도 4를 참조하면, 반도체 장치(100)는 상하로 적층된 제1 반도체 구조물(S1) 및 제2 반도체 구조물(S2)을 포함한다. 제1 반도체 구조물(S1)은 도 3의 제1 반도체 구조물(S1)과 같이 주변 회로 영역(PERI)을 포함할 수 있다. 제2 반도체 구조물(S2)은 도 3의 제2 반도체 구조물(S2)과 같이 메모리 셀 영역들(CELL1, CELL2)을 포함할 수 있다. 반도체 장치(100)는 제1 내지 제3 영역들(Ⅰ, Ⅱ, Ⅲ)을 포함하며, 제1 및 제2 영역들(Ⅰ, Ⅱ)은 서로 수직한 방향으로 각각 절단된 영역들이고, 제3 영역(Ⅲ)은 도 3의 패드 영역(PAD)에 대응하는 패드 영역(PAD)이 위치하는 영역을 포함할 수 있으며, 평면 상에서 제1 및 제2 영역들(Ⅰ, Ⅱ)의 외측에 위치할 수 있다.
제1 반도체 구조물(S1)은, 기판(101), 기판(101) 상에 배치된 회로 소자들(120), 회로 콘택 플러그들(160), 회로 배선 라인들(170), 및 제2 접합 패드들(180)을 포함할 수 있다.
기판(101)은 x 방향과 y 방향으로 연장되는 상면을 가질 수 있다. 기판(101)은 별도의 소자분리층들이 형성되어 활성 영역이 정의될 수 있다. 상기 활성 영역의 일부에는 불순물을 포함하는 소스/드레인 영역들(105)이 배치될 수 있다. 기판(101)은 반도체 물질, 예컨대 Ⅳ족 반도체, Ⅲ-Ⅴ족 화합물 반도체 또는 Ⅱ-Ⅵ족 화합물 반도체를 포함할 수 있다. 예를 들어, 기판(101)은 단결정의 벌크 웨이퍼로 제공될 수 있다.
회로 소자들(120)은 수평 트랜지스터를 포함할 수 있다. 각각의 회로 소자들(120)은 회로 게이트 유전층(122), 스페이서층(124) 및 회로 게이트 전극(125)을 포함할 수 있다. 회로 게이트 전극(125)의 양 측에서 기판(101) 내에는 소스/드레인 영역들(105)이 배치될 수 있다.
주변 영역 절연층(190)이 기판(101) 상에서 회로 소자(120) 상에 배치될 수 있다. 회로 콘택 플러그들(160)은 주변 영역 절연층(190)을 관통하여 소스/드레인 영역들(105)에 연결될 수 있으며, 기판(101)으로부터 순차적으로 위치하는 제1 내지 제3 회로 콘택 플러그들(162, 164, 166)을 포함할 수 있다. 회로 콘택 플러그들(160)에 의해 회로 소자(120)에 전기적 신호가 인가될 수 있다. 도시되지 않은 영역에서, 회로 게이트 전극(125)에도 회로 콘택 플러그들(160)이 연결될 수 있다. 회로 배선 라인들(170)은 회로 콘택 플러그들(160)과 연결될 수 있으며, 복수의 층을 이루는 제1 내지 제3 회로 배선 라인들(172, 174, 176)을 포함할 수 있다.
제1 접합 패드들(180)은 제3 회로 콘택 플러그들(166)과 연결되도록 배치되어, 상면이 주변 영역 절연층(190)을 통해 제1 반도체 구조물(S1)의 상면으로 노출될 수 있다. 제1 접합 패드들(180)은 제2 접합 패드들(280)과 함께, 제1 반도체 구조물(S1)과 제2 반도체 구조물(S2)의 접합을 위한 접합층으로 기능할 수 있다. 제1 접합 패드들(180)은 제2 반도체 구조물(S2)과의 접합 및 이에 따른 전기적 연결 경로를 제공하기 위하여, 다른 상기 배선 구조물들에 비하여 큰 평면적을 가질 수 있다. 제1 접합 패드들(180)은 제2 접합 패드들(280)과 대응되는 위치에 배치될 수 있으며, 제2 접합 패드들(280)과 동일하거나 유사한 크기를 가질 수 있다. 제1 접합 패드들(180)은 도전성 물질, 예를 들어, 구리(Cu)를 포함할 수 있다.
제2 반도체 구조물(S2)은 베이스층(201) 및 베이스층(201) 상에 상하로 적층된 제1 및 제2 메모리 셀 영역들(CELL1, CELL2)을 포함한다. 제1 메모리 셀 영역(CELL1)은, 베이스층(201)의 하면 상에 적층된 게이트 전극들(231-239: 230), 게이트 전극들(230)과 교대로 적층되는 층간 절연층들(220), 게이트 전극들(230)을 관통하도록 배치되는 분리 절연층(210), 게이트 전극들(230)을 관통하도록 배치되는 제1 채널들(CH1), 제1 채널들(CH1)의 하부의 스트링 선택 채널들(240S), 스트링 선택 채널 영역들(240S) 하부의 제1 연결부들(262), 제1 연결부들(262) 하부의 공통 비트 라인들(270), 및 게이트 전극들(230)을 덮는 상부 셀 영역 절연층(285U)을 포함할 수 있다. 제1 메모리 셀 영역(CELL1)은, 베이스층(201)의 상면 상에 순차적으로 적층되어 배치되는 상부 도전층(205U) 및 패드 절연층(290)을 더 포함할 수 있다. 또한, 제1 메모리 셀 영역(CELL1)은, 제1 채널들(CH1) 내의 채널 영역들(240), 게이트 유전층들(245), 채널 절연층들(250), 및 제1 채널 패드들(255U)을 더 포함할 수 있다.
제2 메모리 셀 영역(CELL2)은, 공통 비트 라인들(270)의 하면 상의 제2 연결부들(264), 제2 연결부들(264) 하부의 스트링 선택 채널들(240S), 스트링 선택 채널들(240S) 하부의 제2 채널 패드들(255L), 제2 채널 패드들(255L) 하부의 제2 채널들(CH2), 제2 채널들(CH2) 하부의 제3 연결부들(266), 제3 연결부들(266) 하부의 하부 도전층(205L), 하부 도전층(205L) 하부의 제4 연결부들(268), 및 제4 연결부들(268)과 연결되는 제2 접합 패드들(280)을 포함할 수 있다. 제2 메모리 셀 영역(CELL2)은 제1 메모리 셀 영역(CELL1)과 유사하게, 제2 채널들(CH2)을 둘러싸며 z 방향에서 서로 이격되어 적층된 게이트 전극들(230), 층간 절연층들(220), 게이트 전극들(230)을 관통하도록 배치되는 분리 절연층(210), 및 게이트 전극들(230)을 덮는 하부 셀 영역 절연층들(285La, 285Lb)을 더 포함할 수 있다.
제2 반도체 구조물(S2)은, 배선 구조물들로서, 상부 도전층(205U)에 신호를 인가하는 제1 콘택 플러그들(260), 공통 비트 라인들(270)과 나란하게 배치되는 연결 패드들(275), 연결 패드들(275) 하부의 제2 연결부들(264), 및 제2 연결부들(264)과 제2 접합 패드들(280)을 연결하는 제2 콘택 플러그들(261)을 더 포함할 수 있다.
베이스층(201)은 x 방향과 y 방향으로 연장되는 하면을 가질 수 있다. 베이스층(201)은 반도체 물질을 포함할 수 있다. 예를 들어, 베이스층(201)은 다결정 실리콘층, 또는 에피택셜층으로 제공될 수 있다. 베이스층(201)은 불순물들을 포함하는 도핑 영역을 포함할 수 있다.
게이트 전극들(230)은 베이스층(201)의 하면 상에 수직으로 이격되어 적층되어 층간 절연층들(220)과 함께 적층 구조물을 이룰 수 있다. 게이트 전극들(230)은 도 2의 접지 선택 트랜지스터(GST)의 게이트를 이루는 하부 게이트 전극(231), 복수의 메모리 셀(MC)을 이루는 메모리 게이트 전극들(232-238), 및 스트링 선택 트랜지스터(SST1, SST2)의 게이트를 이루는 상부 게이트 전극(239)을 포함할 수 있다. 반도체 장치(100)의 용량에 따라서 메모리 셀들(MC)을 이루는 메모리 게이트 전극들(232-238)의 개수가 결정될 수 있다. 실시예에 따라, 스트링 선택 트랜지스터(SST1, SST1) 및 접지 선택 트랜지스터(GST1)의 상부 및 하부 게이트 전극들(231, 239)은 각각 1개 또는 2개 이상일 수 있다. 하부 게이트 전극(231)에 의해 제공되는 접지 선택 트랜지스터(GST)는 메모리 셀들(MC)과 동일하거나 상이한 구조를 가질 수 있으며, 상부 게이트 전극(239)에 의해 제공되는 스트링 선택 트랜지스터(SST1, SST2)는 메모리 셀들(MC)과 상이한 구조를 가질 수 있다. 특히, 상부 게이트 전극(239)은 다른 게이트 전극들(231-238)과 달리 xy 평면 상에서 인접하는 채널들(CH1, CH2) 사이에서 분할되어 배치될 수 있다. 일부 게이트 전극들(230), 예를 들어, 상부 또는 하부 게이트 전극(231, 239)에 인접한 메모리 게이트 전극들(232-238)은 더미 게이트 전극들일 수 있다.
게이트 전극들(230)은 베이스층(201)의 하면 상에 수직하게 서로 이격되어 적층되며, 적어도 일 방향으로 서로 다른 길이로 연장되어 계단 형상의 단차를 이룰 수 있다. 게이트 전극들(230)은 x 방향을 따라 도 4에 도시된 것과 같은 단차를 이루며, y 방향에서도 단차를 이루도록 배치될 수 있다. 상기 단차에 의해, 게이트 전극들(230)은 게이트 전극들(230)의 단부를 포함하는 소정 영역이 노출될 수 있다. 게이트 전극들(230)은 도시되지 않은 영역에서 상기 단차를 통해 별도의 콘택 플러그들과 연결될 수 있다.
게이트 전극들(230)은 x 방향을 따라 연장되는 분리 절연층들(210)에 의해 일정 단위로 분리되도록 배치될 수 있다. 한쌍의 분리 절연층들(210)의 사이에서 게이트 전극들(230)은 하나의 메모리 블록을 이룰 수 있으나, 메모리 블록의 범위는 이에 한정되지는 않는다. 게이트 전극들(230) 중 일부, 예를 들어, 메모리 게이트 전극들(232-238)은 하나의 메모리 블록 내에서 하나의 층을 이룰 수 있다. 또한, 게이트 전극들(230)은 적어도 일부 영역에서 관통 절연층(282)에 의해 정의되는 관통 배선 영역을 가질 수 있다.
층간 절연층들(220)은 게이트 전극들(230)의 사이에 배치될 수 있다. 층간 절연층들(220)도 게이트 전극들(230)과 마찬가지로 베이스층(201)의 하면에 수직한 방향에서 서로 이격되고 x 방향으로 연장되도록 배치될 수 있다. 층간 절연층들(220)은 실리콘 산화물 또는 실리콘 질화물과 같은 절연성 물질을 포함할 수 있다.
제1 및 제2 채널들(CH1, CH2)은 베이스층(201)의 하면 상에 행과 열을 이루면서 서로 이격되어 배치될 수 있다. 제1 및 제2 채널들(CH1, CH2)은 격자 무늬를 형성하도록 배치되거나 일 방향에서 지그재그 형태로 배치될 수 있다. 제1 및 제2 채널들(CH1, CH2)은 기둥 형상을 가지며, 종횡비에 따라 베이스층(201)에 가까울수록 좁아지는 경사진 측면을 가질 수 있다. 제1 및 제2 채널들(CH1, CH2)은 서로 동일한 방향으로 경사진 측면을 가질 수 있다. 예를 들어, 제1 및 제2 채널들(CH1, CH2)은 모두 상부를 향할수록 좁아지도록 경사진 측면을 가질 수 있다. 예시적인 실시예들에서, 제1 및 제2 채널들(CH1, CH2) 중 일부는 더미 채널일 수 있다.
제1 및 제2 채널들(CH1, CH2) 내에는 채널 영역(240)이 배치될 수 있다. 제1 및 제2 채널들(CH1, CH2) 내에서 채널 영역(240)은 내부의 채널 절연층(250)을 둘러싸는 환형(annular)으로 형성될 수 있으나, 실시예에 따라 채널 절연층(250)이 없이 원기둥 또는 각기둥과 같은 기둥 형상을 가질 수도 있다. 채널 영역(240)은 다결정 실리콘 또는 단결정 실리콘과 같은 반도체 물질을 포함할 수 있으며, 상기 반도체 물질은 도핑되지 않은 물질이거나, p형 또는 n형 불순물을 포함하는 물질일 수 있다.
제1 및 제2 채널들(CH1, CH2)에서 공통 비트 라인들(270)에 인접한 채널 영역(240)의 단부들에는 채널 패드들(255U, 255L)이 배치될 수 있다. 채널 패드들(255U, 255L)은 채널 절연층(250)의 상면을 덮고 채널 영역(240)과 전기적으로 연결되도록 배치될 수 있다. 채널 패드들(255U, 255L)은 예컨대, 도핑되지 않은 다결정 실리콘을 포함할 수 있다.
게이트 유전층(245)은 게이트 전극들(230)과 채널 영역(240)의 사이에 배치될 수 있다. 구체적으로 도시하지는 않았으나, 게이트 유전층(245)은 채널 영역(240)으로부터 순차적으로 적층된 터널링층, 전하 저장층 및 블록킹층을 포함할 수 있다. 상기 터널링층은 전하를 상기 전하 저장층으로 터널링시킬 수 있으며, 예를 들어, 실리콘 산화물(SiO2), 실리콘 질화물(Si3N4), 실리콘 산질화물(SiON) 또는 이들의 조합을 포함할 수 있다. 상기 전하 저장층은 전하 트랩층 또는 플로팅 게이트 도전층일 수 있다. 상기 블록킹층은 실리콘 산화물(SiO2), 실리콘 질화물(Si3N4), 실리콘 산질화물(SiON), 고유전율(high-k) 유전 물질 또는 이들의 조합을 포함할 수 있다. 예시적인 실시예들에서, 게이트 유전층(245)의 적어도 일부는 게이트 전극들(230)을 따라 수평 방향으로 연장될 수 있다.
채널 영역(240)은 채널 패드들(255U, 255L)이 배치되지 않은 단부들에서 베이스층(201) 또는 제3 연결부(266)와 직접 연결될 수 있다.
스트링 선택 채널들(240S)은 채널 패드들(255U, 255L)과 공통 비트 라인들(270)의 사이에 배치될 수 있다. 스트링 선택 채널들(240S)은 상부 게이트 전극들(239)을 관통하여 일단이 채널 패드들(255U, 255L)과 연결될 수 있으며, 타단이 제1 및 제2 연결부들(262, 264)에 각각 연결될 수 있다. 제1 메모리 셀 영역(CELL1)의 스트링 선택 채널들(240S)은 제1 연결부들(262)까지 연장되는 하나의 관통홀 내에 배치될 수 있으며, 제2 메모리 셀 영역(CELL2)의 스트링 선택 채널들(240S)은 제2 채널 패드들(255L)까지 연장되는 하나의 관통홀 내에 배치될 수 있으나, 이에 한정되지는 않는다. 본 명세서에서, 제1 및 제2 채널들(CH1, CH2)의 용어가 넓게 사용되는 경우에는, 상기 관통홀을 포함하는 영역까지 지칭하도록 사용될 수 있다. 스트링 선택 채널들(240S)은 다결정 실리콘 또는 단결정 실리콘과 같은 반도체 물질을 포함할 수 있으며, 상기 반도체 물질은 도핑되지 않은 물질이거나, p형 또는 n형 불순물을 포함하는 물질일 수 있다.
스트링 선택 채널들(240S)과 상부 게이트 전극들(239)의 사이에는 게이트 절연층이 배치될 수 있으며, 스트링 선택 채널들(240S)의 내부에는 상기 관통홀을 매립하는 스트링 절연층(250S)이 배치될 수 있다. 다만, 실시예들에 따라, 스트링 선택 채널들(240S)이 상기 관통홀을 매립하는 것도 가능할 것이다. 스트링 절연층(250S)은 실리콘 산화물, 실리콘 질화물 등의 절연 물질을 포함할 수 있다.
제1 연결부들(262)은 제1 채널들(CH1) 하부의 스트링 선택 채널들(240S)과 공통 비트 라인들(270)을 연결하도록 배치될 수 있다. 제2 연결부들(264)은 공통 비트 라인들(270)의 하부에서 공통 비트 라인들(270)과 제2 채널들(CH2) 상부의 스트링 선택 채널들(240S)을 연결하도록 배치될 수 있다. 제3 연결부들(266)은 제2 채널들(CH2)의 하부에서 제2 채널들(CH2)과 하부 도전층(205L)을 연결하도록 배치될 수 있다. 제4 연결부들(268)은 하부 도전층(205L)과 제2 접합 패드들(280)을 연결하는 콘택 플러그들일 수 있다.
제1 내지 제4 연결부들(262, 264, 266, 268)은 각각 도전성 물질들을 포함할 수 있다. 예를 들어, 제1 내지 제3 연결부들(262, 264, 266)은 도핑된 다결정 실리콘을 포함할 수 있으며, 제4 연결부들(268)은 텅스텐(W), 알루미늄(Al), 구리(Cu), 텅스텐 질화물(WN), 탄탈륨 질화물(TaN), 티타늄 질화물(TiN), 또는 이들의 조합과 같은 금속 물질을 포함할 수 있다.
공통 비트 라인들(270)은 제1 연결부들(262)의 하단에서 제2 연결부들(264)과의 사이에 배치될 수 있다. 공통 비트 라인들(270)은 제1 및 제2 채널들(CH1, CH2)에 공통으로 연결되며, 도 2의 비트 라인들(BL0-BL2)에 해당할 수 있다. 공통 비트 라인들(270)에 의해 반도체 장치(100)는 더욱 고밀도로 집적될 수 있다. 공통 비트 라인들(270)은 다결정 실리콘과 같은 반도체 물질, 또는 텅스텐(W), 알루미늄(Al), 구리(Cu), 텅스텐 질화물(WN), 탄탈륨 질화물(TaN), 티타늄 질화물(TiN), 또는 이들의 조합과 같은 금속 물질을 포함할 수 있다.
상부 도전층(205U)은 서로 이격되어 배치되는 제1 및 제2 도전층들(205a, 205b)을 포함할 수 있다. 제1 및 제2 도전층들(205a, 205b)은 동일한 공정 단계에서 형성되어, 물질이 서로 동일하며 서로 동일한 높이 레벨에 동일한 두께로 위치할 수 있다. 즉, 제1 및 제2 도전층들(205a, 205b)은 상면들 및 하면들이 각각 서로 공면을 이룰 수 있다. 하부 도전층(205L)은 제2 채널들(CH2)의 하부에 배치될 수 있다. 상부 및 하부 도전층들(205U, 205L)은 금속 물질을 포함할 수 있으며, 예를 들어, 텅스텐(W), 알루미늄(Al), 구리(Cu), 텅스텐 질화물(WN), 탄탈륨 질화물(TaN), 티타늄 질화물(TiN), 또는 이들의 조합을 포함할 수 있다.
상부 도전층(205U)에서, 제1 도전층(205a)은 베이스층(201)의 제1 및 제2 영역들(Ⅰ, Ⅱ)의 상부에서 배치되며, 평면 상에서 게이트 전극들(230) 및 제1 채널들(CH1)과 중첩되어 배치될 수 있다. 제1 도전층(205a)은 플레이트 형상을 가질 수 있으며, 반도체 장치(100)에서 도 2의 공통 소스 라인(CSL)으로 기능할 수 있다. 제1 도전층(205a)은 제1 콘택 플러그(260) 및 베이스층(201)을 통해 주변 회로 영역(PERI)으로부터 전기적 신호를 인가받을 수 있으며, 이에 따라, 베이스층(201)은 적어도 일부 영역에 도핑 원소들을 포함할 수 있다. 또는, 제1 도전층(205a)은 제1 콘택 플러그(260)와 직접 연결될 수도 있다.
제2 도전층(205b)은 제1 도전층(205a)과 물리적 및 전기적으로 분리되어 위치할 수 있으며, x 방향을 따라 나란하게 위치할 수 있다. 이에 따라, 베이스층(201)도 제1 및 제2 도전층들(205a, 205b)과 함께 베이스층(201)의 제1 및 제2 영역(Ⅰ, Ⅱ)과 제3 영역(Ⅲ)에서 서로 분리되어 배치될 수 있다. 제2 도전층(205b)은 평면 상에서 게이트 전극들(230) 및 제1 채널들(CH1)과 중첩되지 않도록 배치될 수 있다. 제2 도전층(205b)은 베이스층(201)의 제3 영역(Ⅲ)의 상부에 배치되며, 평면 상에서 제1 콘택 플러그들(260)과 중첩되어 배치될 수 있다. 제2 도전층(205b)은 상면을 통해 반도체 장치(100)가 실장되는 패키지와 같은 장치의 신호 전달 매체와 같은 전기적 연결 구조물과 연결될 수 있다. 즉, 상부로 노출된 제2 도전층(205b)은 패드 영역(PAD)으로 기능할 수 있다. 제2 도전층(205b)은 반도체 장치(100)의 내부에서는 주변 회로 영역(PERI)의 입출력 회로와 전기적으로 연결될 수 있다. 반도체 장치(100)에서는, 공통 소스 라인(CSL)으로 이용되는 제1 도전층(205a)의 형성 공정을 이용하여 제2 도전층(205b)을 형성하여 이를 외부와의 입출력을 위한 패드 영역(PAD)으로 이용함으로써, 전체 두께를 최소화하면서 공정을 단순화할 수 있다. 제2 도전층(205b)은 일 방향에서의 폭이 예를 들어, 50 ㎛ 내지 200 ㎛의 범위를 가질 수 있으나, 이에 한정되지는 않는다.
하부 도전층(205L)은 베이스층(201)의 제1 및 제2 영역들(Ⅰ, Ⅱ)에서 제2 채널들(CH2)의 하부에 배치되며, 평면 상에서 게이트 전극들(230) 및 제2 채널들(CH2)과 중첩되어 배치될 수 있다. 하부 도전층(205L)은 플레이트 형상을 가질 수 있으며, 제1 도전층(205a)과 함께 반도체 장치(100)에서 도 2의 공통 소스 라인(CSL)으로 기능할 수 있다. 하부 도전층(205L)은 제4 연결부들(268) 및 제2 접합 패드들(280)을 통해 주변 회로 영역(PERI)로부터 전기적 신호를 인가받을 수 있다.
패드 절연층(290)은 상부 도전층(205U) 상에 배치될 수 있다. 패드 절연층(290)은 제2 도전층(205b)의 일부 영역을 오픈하는 개구부를 가지며, 이에 의해 제2 도전층(205b)이 상부로 노출되도록 할 수 있다. 즉, 패드 절연층(290)은 패드 영역(PAD)을 정의할 수 있다. 예를 들어, 상기 개구부는 복수개가 도 3과 같이 열을 이루도록 배치될 수 있다. 상기 개구부에 의해 반도체 장치(100)의 상면은 리세스된 영역을 가질 수 있다. 또한, 패드 절연층(290)은 반도체 장치(100)를 보호하는 패시베이션층으로 기능할 수 있다.
패드 절연층(290)은 실리콘 산화물, 실리콘 질화물, 및 실리콘 탄화물 중 적어도 하나를 포함할 수 있다. 예시적인 실시예들에서, 패드 절연층(290)은 복수의 층들이 적층된 형태를 가질 수도 있다. 이 경우, 하부층은 상대적으로 상부 도전층(205U)과의 접합성이 우수한 물질로 이루어지고, 상부층은 상대적으로 실리콘(Si)과의 접합성이 우수한 물질로 이루어질 수 있다. 예를 들어, 상기 하부층은 실리콘 산화물을 포함하고, 상기 상부층은 실리콘 질화물을 포함할 수 있다. 또한, 예시적인 실시예들에서, 패드 절연층(290) 상에 반도체 장치(100)를 보호하기 위한 패시베이션층이 추가로 배치될 수도 있다. 상기 패시베이션층은, 예를 들어, 감광성 폴리이미드(photosensitive polyimide, PSPI)와 같은 감광성 수지 물질로 이루어질 수 있으나, 이에 한정되지는 않으며 실리콘 질화물, 실리콘 산화물 등의 절연 물질을 포함할 수 있다.
제1 콘택 플러그들(260)은 상부 셀 영역 절연층(285U)을 관통하여 일단에서 베이스층(201) 또는 상부 도전층(205U)과 연결될 수 있으며, 타단에서 연결 패드들(275)과 연결될 수 있다. 예시적인 실시예들에서, 제1 콘택 플러그들(260)은 베이스층(201)을 관통하여 상부 도전층(205U)과 직접 연결될 수도 있다. 제1 콘택 플러그들(260)은 도시하지 않은 영역에서 게이트 전극들(230)과도 연결될 수 있다. 제2 콘택 플러그들(261)은 하부 셀 영역 절연층들(285La, 285Lb)을 관통하여 제2 연결부들(264)과 제2 접합 패드들(280)을 연결할 수 있다. 제2 콘택 플러그들(261) 중 일부는 게이트 전극들(230)을 관통하는 관통 절연층(282)을 관통하도록 배치될 수 있다. 관통 절연층(282)은 절연 물질을 포함하며, 내부에 제2 콘택 플러그들(261)을 포함하는 배선 구조물들이 형성될 수 있다.
제1 및 제2 콘택 플러그들(260, 261)은 원통형의 형상을 가질 수 있다. 제1 및 제2 콘택 플러그들(260, 261)은 종횡비에 따라 베이스층(201)에 가까울수록 좁아지는 경사진 측면을 가질 수도 있다. 예시적인 실시예들에서, 제1 및 제2 콘택 플러그들(260, 261)은 제2 영역(Ⅱ)과 제3 영역(Ⅲ)에서 서로 다른 지름 및/또는 높이를 가질 수도 있다. 실시예들에 따라, 제1 및 제2 콘택 플러그들(260, 261) 중 일부는 전기적 신호가 인가되지 않는 더미 콘택 플러그일 수도 있다.
연결 패드들(275)은 공통 비트 라인들(270)과 동일한 공정 단계에서 형성되어, 물질이 서로 동일하며 서로 동일한 높이 레벨에 동일한 두께로 위치할 수 있다. 즉, 연결 패드들(275) 및 공통 비트 라인들(270)은 상면들 및 하면들이 각각 서로 공면을 이룰 수 있다. 연결 패드들(275)은 공통 비트 라인들(270)과 달리, 도 2의 비트 라인들(BL0-BL2)에 해당하지는 않으며, 연결 패드들(275)의 하면 상의 제2 연결부들(264)과 함께, 제1 및 제2 콘택 플러그들(260, 261)을 연결하는 연결부로 기능할 수 있다.
특히, 제3 영역(Ⅲ)에서, 패드 영역(PAD)을 이루는 제2 도전층(205b)은, 순차적으로 제1 콘택 플러그(260), 연결 패드(275), 제2 연결부(264), 제2 콘택 플러그(261), 및 제2 접합 패드(280)를 통해 하부의 주변 회로 영역(PERI)의 회로 소자들(120)과 전기적으로 연결될 수 있다. 따라서, 셀 영역 절연층들(285U, 285La, 285Lb)의 높이가 상대적으로 높은 경우에도 안정적으로 주변 회로 영역(PERI)과 전기적으로 연결될 수 있다.
제2 접합 패드들(280)은 제4 연결부들(268)의 하부에 배치되어, 하면이 제2 하부 셀 영역 절연층(285Lb)을 통해 제2 반도체 구조물(S2)의 하면으로 노출될 수 있다. 제2 접합 패드들(280)은 제1 접합 패드들(180)과 함께 제1 반도체 구조물(S1)과 제2 반도체 구조물(S2)의 접합을 위한 접합층으로 기능할 수 있다. 제2 접합 패드들(280)은 제1 반도체 구조물(S1)과의 접합 및 이에 따른 전기적 연결 경로를 제공하기 위하여, 다른 상기 배선 구조물들에 비하여 큰 평면적을 가질 수 있다.
제2 접합 패드들(280)은 제1 내지 제3 영역들(Ⅰ, Ⅱ, Ⅲ)에서 각각 일정한 패턴을 이루며 배열될 수 있다. 제2 접합 패드들(280)은 제1 내지 제3 영역들(Ⅰ, Ⅱ, Ⅲ)에서 동일한 높이 레벨에 배치될 수 있으며, 서로 동일하거나 다른 크기를 가질 수 있다. 제2 접합 패드들(280)은 평면 상에서, 예를 들어, 사각형, 원형 또는 타원형의 형상을 가질 수 있으나, 이에 한정되지는 않는다. 제2 접합 패드들(280)은 도전성 물질, 예를 들어, 구리(Cu)를 포함할 수 있다.
셀 영역 절연층들(285U, 285La, 285Lb)은 절연 물질로 이루어질 수 있다. 셀 영역 절연층들(285U, 285La, 285Lb)은 각각 서로 다른 공정 단계들에서 형성된 복수의 절연층들을 포함할 수 있다. 따라서, 셀 영역 절연층들(285U, 285La, 285Lb) 사이의 구분은 예시적인 것으로 이해될 수 있다. 예시적인 실시예들에서, 제2 하부 셀 영역 절연층(285Lb)은 제2 접합 패드(280)가 배치되는 상단에 소정 두께로 접합 유전층을 포함할 수 있다. 상기 접합 유전층은 제1 반도체 구조물(S1)의 하면에도 배치되어, 이에 의해 유전체-유전체 본딩이 이루어질 수 있다. 상기 접합 유전층은 제2 접합 패드(280)의 확산 방지층으로도 기능할 수 있으며, 예를 들어, SiO, SiN, SiCN, SiOC, SiON 및 SiOCN 중 적어도 하나를 포함할 수 있다.
제1 및 제2 반도체 구조물들(S1, S2)은 제1 및 제2 접합 패드들(180, 280)의 접합, 예를 들어 구리(Cu)-구리(Cu) 본딩에 의해 접합될 수 있다. 제1 및 제2 접합 패드들(180, 280)은 배선 구조물의 다른 구성들보다 상대적으로 넓은 면적을 가지므로, 제1 및 제2 반도체 구조물들(S1, S2) 사이의 전기적 연결의 신뢰성이 향상될 수 있다. 예시적인 실시예들에서, 제1 및 제2 반도체 구조물들(S1, S2)은, 제1 및 제2 접합 패드들(180, 280)의 접합, 및 제1 및 제2 접합 패드들(180, 280)의 둘레에 배치된 셀 영역 절연층(285) 및 주변 영역 절연층(190)의 유전체-유전체 본딩에 의한 하이브리드 본딩에 의해 접합될 수도 있다.
도 5a 및 도 5b는 예시적인 실시예들에 따른 반도체 장치의 일부 구성에 대한 개략적인 단면도들이다. 도 5a 및 도 5b에서는 도 4의 'A' 영역에 대응되는 영역을 확대하여 도시한다.
도 5a를 참조하면, 본 실시예에서는 도 4의 실시예에서와 달리, 패드 영역(PAD)과 연결되는 제1 콘택 플러그(260a) 상에 제1 연결부(262a)가 더 배치될 수 있다. 제1 연결부(262a)는 제1 및 제2 영역들(Ⅰ, Ⅱ)에서와 달리, 스트링 선택 채널들(240S)을 형성하는 관통홀 내로 연장되어, 상기 관통홀을 모두 매립하는 형태를 가질 수 있다. 또한, 본 실시예에서는 패드 영역(PAD)과 전기적으로 연결되는 제2 콘택 플러그(261a)의 상하에 각각 관통부(256) 및 제4 연결부(266)가 더 배치될 수 있다. 관통부(256)는 제1 및 제2 영역들(Ⅰ, Ⅱ)의 제2 채널 패드들(255L)과 달리, 스트링 선택 채널들(240S)을 형성하는 관통홀 내로 연장되어, 상기 관통홀을 모두 매립하는 형태를 가질 수 있다.
따라서, 패드 영역(PAD)을 이루는 제2 도전층(205b)은, 순차적으로 배치되는 제1 콘택 플러그(260a), 제1 연결부(262a), 연결 패드(275), 제2 연결부(264a), 관통부(256), 제2 콘택 플러그(261a), 제4 연결부(268), 및 제2 접합 패드(280)를 통해, 하부의 주변 회로 영역(PERI)과 연결될 수 있다. 본 실시예의 경우, 제1 연결부(262a), 관통부(256), 및 제4 연결부(268)가 배치됨으로써, 제1 및 제2 콘택 플러그(260a, 261a)이 상대적으로 짧은 높이로 형성될 수 있어, 공정이 상대적으로 용이할 수 있다.
도 5b를 참조하면, 도 5a의 실시예에서와 달리, 연결 패드(275a)가 상부로 연장되는 플러그부를 더 포함할 수 있다. 따라서, 연결 패드(275a)는 상기 플러그부를 통해 제1 연결부(262a)와 연결될 수 있다. 도시하지는 않았으나, 제1 및 제2 영역들(Ⅰ, Ⅱ)에서도 공통 비트 라인들(270)이 이와 같은 플러그부를 각각 포함할 수 있다.
도 6a 및 도 6b는 예시적인 실시예들에 따른 반도체 장치의 일부 구성에 대한 개략적인 단면도들이다. 도 6a 및 도 6b에서는 도 4의 'B' 영역에 대응되는 영역을 확대하여 도시한다.
도 6a를 참조하면, 본 실시예에서는 도 4의 실시예에서와 달리, 제3 연결부(266a)가 제2 채널(CH2)로부터 하부 도전층(205L)의 상면 상으로 연장되는 형태를 가질 수 있다. 이에 따라, 제3 연결부(266a)는 하부에서 하부 도전층(205L)과 같이 플레이트 형태로 배치될 수 있다.
도 6b를 참조하면, 제2 채널(CH2)의 채널 영역(240a) 및 게이트 유전층(245a)도 제3 연결부(266a)와 함께 하부 도전층(205L)의 상면 상으로 연장되는 형태를 가질 수 있다.
도 7a 및 도 7b는 예시적인 실시예들에 따른 반도체 장치의 일부 구성에 대한 개략적인 레이아웃도이다.
도 7a 및 도 7b를 참조하면, 도 4의 패드 영역(PAD)에서의 제2 도전층(205b) 및 제1 콘택 플러그(260)의 평면에서의 배치가 도시된다. 특히, 제2 도전층(205b)은 도 4의 패드 절연층(290)의 개구부에 의해 노출되며 하나의 패드 영역(PAD)을 이루는 영역이 도시된다.
패드 영역(PAD)에서 제2 도전층(205b)은 사각형의 형상을 가질 수 있으며, x 방향을 따라 제1 길이(L1)를 갖고 y 방향을 따라 제2 길이(L2)를 가질 수 있다. 제1 및 제2 길이(L1, L2)는 동일하거나 다를 수 있으며, 예를 들어, 20 ㎛ 내지 100 ㎛의 범위를 가질 수 있다. 다만, 실시예들에 따라, 상기 개구부를 통해 노출되는 제2 도전층(205b)의 형상은 사각형에 한정되지 않으며, 원형, 타원형, 다각형 등 다양한 형상을 가질 수 있다.
도 7a에 도시된 것과 같이, 하나의 패드 영역(PAD)을 이루는 제2 도전층(205b)에는 하부에서 하나의 제1 콘택 플러그(260)가 연결될 수 있다. 제1 콘택 플러그(260)의 제1 지름(D1) 또는 최대폭은, 예를 들어, 100 nm 내지 10 ㎛의 범위를 가질 수 있다. 이 경우, 제1 콘택 플러그(260)는 패드 영역(PAD)을 이루는 제2 도전층(205b)의 중앙에 위치할 수 있으나, 이에 한정되지는 않는다.
도 7b에 도시된 것과 같이, 하나의 패드 영역(PAD)을 이루는 제2 도전층(205b)에는 하부에서 복수의 제1 콘택 플러그들(260)이 연결될 수 있다. 이 경우, 패드 영역(PAD)에 와이어 등이 본딩될 때, 지지력이 상승되므로 반도체 장치에 가해지는 스트레스가 완화될 수 있다. 제1 콘택 플러그들(260)은 열과 행을 이루어 배열될 수 있다. 제1 콘택 플러그들(260) 각각의 제2 지름(D2) 또는 최대폭은, 예를 들어, 100 nm 내지 500 nm의 범위를 가질 수 있으며, 도 7a의 제1 지름(D1)과 동일하거나 작을 수 있다.
도 8a 내지 도 8c는 예시적인 실시예들에 따른 반도체 장치의 개략적인 단면도들이다.
도 8a를 참조하면, 반도체 장치(100a)의 제2 반도체 구조물(S2)은, 패드 영역(PAD)의 제2 도전층(205b) 상에 배치되는 접속층(295)을 더 포함한다.
접속층(295)은 패드 절연층(290)의 개구부를 통해 노출된 제2 도전층(205b)의 상면 상에 배치되고, 제2 도전층(205b)의 상면으로부터 패드 절연층(290)의 측면을 따라 패드 절연층(290)의 상면의 일부 영역 상으로 연장될 수 있다. 다만, 예시적인 실시예들에서, 접속층(295)은 제2 도전층(205b)의 노출된 상면 상에만 배치될 수도 있다. 이 경우, 접속층(295)은 표면 처리층에 해당할 수 있다. 접속층(295)은 제2 도전층(205b)과 다른 물질을 포함할 수 있으며, 예를 들어, 알루미늄(Al)과 같은 금속층일 수 있다. 특히, 접속층(295)은 노출된 제2 도전층(205b)에 접속되는 외부 전기 연결 구조물, 예를 들어 와이어 물질과의 상호확산(interdiffusion)이 원활하여 결합력이 우수한 금속 물질로 이루어질 수 있다.
도 8b를 참조하면, 반도체 장치(100b)의 접속층(295a)은 패드 절연층(290)의 개구부를 채우고 패드 절연층(290)의 상면의 일부 영역 상에 배치될 수 있다. 이에 의해, 접속층(295a)은 반도체 장치(100b)의 상면으로부터 돌출된 형태를 가질 수 있다. 접속층(295a)은 단일층으로 이루어지거나 복수의 층들로 이루어질 수 있다.
도 8c를 참조하면, 반도체 장치(100c)의 제2 반도체 구조물(S2)에서, 패드 영역(PAD)의 제2 도전층(205b)은 패드 절연층(290)을 관통하도록 연장되는 연장부(205E)를 더 포함한다. 반도체 장치(100c)는 도 4의 실시예에서와 달리, 패드 절연층(290)의 개구부에 의해 제2 도전층(205b)의 일부가 노출되는 것이 아니라, 제2 도전층(205b)의 연장부(205E)가 패드 절연층(290)을 관통하여 상부로 노출되는 형태를 가질 수 있다. 제2 도전층(205b)의 하면은 연장부(205E)에 대응하는 영역에 오목부를 가질 수 있으나, 이에 한정되지는 않는다. 상기 오목부는 제2 도전층(205b)의 형성 시에, 연장부(205E)를 이루는 도전 물질을 매립함에 따른 형상일 수 있다. 특히, 패드 영역(PAD)에서, 제2 도전층(205b)의 폭은 도 4의 실시예에서의 폭보다 작을 수 있다. 이는, 본 실시예의 경우, 패드 절연층(290)의 개구부를 형성하기 전에 연장부(205E)를 먼저 형성하므로, 공정 마진이 도 4의 실시예의 경우와 달라서 상대적으로 작게 형성할 수 있기 때문이다.
예시적인 실시예들에서, 제2 도전층(205b)의 연장부(205E)는 패드 절연층(290)의 상면으로부터 소정 높이로 돌출될 수도 있다. 또한, 실시예들에 따라, 제2 도전층(205b)의 연장부(205E)는 경사진 측벽을 가질 수도 있으며, 예를 들어, 상면의 폭이 하면의 폭보다 좁은 테이퍼 형상을 가질 수 있다. 연장부(205E)는 원통형, 테이퍼진 원통형, 트렌치 등의 형상을 가질 수 있으나, 이에 한정되지는 않는다. 예시적인 실시예들에서, 연장부(205E) 상에도 도 8a의 실시예에서와 유사하게 별도의 접속층이 더 배치될 수 있다.
도 9는 예시적인 실시예들에 따른 반도체 장치의 개략적인 단면도이다.
도 9를 참조하면, 반도체 장치(100d)의 제2 반도체 구조물(S2)은 제3 메모리 셀 영역(CELL3)을 더 포함할 수 있다. 제3 메모리 셀 영역(CELL3)은 제2 메모리 셀 영역(CELL2)의 하부에 배치되며, 하부 도전층(205L) 하면 상의 하부 기판(201L), 하부 기판(201L) 상의 제3 채널들(CH3), 제3 채널들(CH3)을 둘러싸며 z 방향에서 서로 이격되어 적층된 게이트 전극들(230), 층간 절연층들(220), 게이트 전극들(230)을 관통하도록 배치되는 분리 절연층(210), 및 게이트 전극들(230)을 덮는 하부 셀 영역 절연층들(285Lc)을 포함할 수 있다.
제3 채널들(CH3)은 상부의 제2 채널들(CH2)과 하부 도전층(205L)으로 제공되는 공통 소스 라인(CSL)(도 2 참조)을 공유하는 구조를 가질 수 있다. 제3 채널들(CH3)은 하부에서는 제1 및 제2 채널들(CH1, CH2)의 공통 비트 라인(270)과 분리된 비트 라인(270')과 연결될 수 있다. 예시적인 실시예들에서, 제2 반도체 구조물(S2)에 배치되는 메모리 셀 영역들의 개수는 다양하게 변경될 수 있다. 메모리 셀 영역들이 복수개로 배치되는 경우, 상하로 인접하게 배치되는 메모리 셀 영역들 사이에서 비트 라인(270) 또는 공통 소스 라인(CSL)이 공유될 수 있다.
제3 메모리 셀 영역(CELL3)은 제3 채널들(CH3)의 하면 상의 스트링 선택 채널들(240S), 스트링 선택 채널들(240S) 하부의 제1 연결부들(262), 제1 연결부들(262) 하부의 비트 라인들(270'), 비트 라인들(270') 하부의 제4 연결부들(268), 및 제4 연결부들(268) 하부의 제2 접합 패드들(280)을 더 포함할 수 있다.
제3 메모리 셀 영역(CELL3)은 제3 영역(Ⅲ)에서 하부 도전층(205L)과 동일한 높이 레벨에 배치되는 도전성 패드(207), 하부 기판(201L)과 동일한 높이 레벨에 배치되는 반도체 패드(202), 제3 콘택 플러그(269), 및 비트 라인들(270')과 동일한 높이 레벨에 배치되는 하부 연결 패드(275')를 더 포함할 수 있다. 도전성 패드(207)는 하부 도전층(205L)과 동일 공정 단계에서 형성될 수 있고, 반도체 패드(202)는 하부 기판(201L)과 동일 공정 단계에서 형성될 수 있다. 따라서, 도전성 패드(207) 및 반도체 패드(202)는 각각 하부 도전층(205L) 및 하부 기판(201L)과 동일한 물질로 이루어지고 동일한 두께를 가질 수 있다. 제3 콘택 플러그(269)는 하부 셀 영역 절연층들(285Lc)을 관통하여 반도체 패드(202)와 하부 연결 패드(275')를 연결할 수 있다.
패드 영역(PAD)인 제3 영역(Ⅲ)에서, 제2 도전층(205b)은 순차적으로 제1 콘택 플러그(260), 연결 패드(275), 제2 연결부(264), 제2 콘택 플러그(261), 도전성 패드(207), 반도체 패드(202), 제3 콘택 플러그(269), 하부 연결 패드(275'), 제4 연결부(268), 및 제2 접합 패드(280)를 통해 하부의 주변 회로 영역(PERI)의 회로 소자들(120)과 전기적으로 연결될 수 있다.
도 10a 내지 도 10j는 예시적인 실시예들에 따른 반도체 장치의 제조 방법을 설명하기 위한 개략적인 단면도들이다. 도 10a 내지 도 10j는 도 4에 대응되는 영역을 도시한다.
도 10a를 참조하면, 먼저 도 4의 제2 반도체 구조물(S2)을 형성할 수 있다. 이를 위해, 베이스 기판(SUB) 상에 패드 절연층(290), 상부 도전층(205U), 및 베이스층(201)을 순차적으로 형성할 수 있다.
베이스 기판(SUB)은 후속 공정을 통해 제거되는 층으로, 실리콘(Si)과 같은 반도체 기판일 수 있다. 도 4에서 베이스층(201) 상에 배치되는 층들을, 베이스 기판(SUB) 상에 역순으로 형성할 수 있다.
상부 도전층(205U) 및 베이스층(201)은 전면적으로 형성한 후, 패터닝하여 제1 및 제2 영역들(Ⅰ, Ⅱ)과 제3 영역(Ⅲ)의 사이에서 셀 영역 절연층(285P)에 의해 서로 분리되게 할 수 있다. 이에 따라, 상부 도전층(205U)은 서로 이격되어 배치되는 제1 및 제2 도전층들(205a, 205b)을 포함할 수 있다. 셀 영역 절연층(285P)은 후속 공정에서 형성되는 절연층과 함께 도 4의 상부 셀 영역 절연층(285U)을 이루는 층일 수 있으며, 도 10a에서는 이와 구분되는 도면 번호로 표시하였다. 도 8c의 실시예의 경우, 본 단계에서, 패드 절연층(290)을 패터닝하여 개구부를 형성하고, 상부 도전층(205U)의 형성 시에 상기 개구부를 매립하여 연장부(205E)를 형성함으로써 제조할 수 있다.
도 10b를 참조하면, 베이스층(201) 상에 희생층들(225) 및 층간 절연층들(220)을 교대로 적층하고, 희생층들(225)이 서로 다른 길이로 연장되도록 희생층들(225) 및 층간 절연층들(220)의 일부를 제거할 수 있다.
희생층들(225)은 후속 공정을 통해 게이트 전극들(230)로 교체되는 층일 수 있다. 희생층들(225)은 층간 절연층들(220)에 대해 식각 선택성을 가지고 식각될 수 있는 물질로 형성될 수 있다. 예를 들어, 층간 절연층(220)은 실리콘 산화물 및 실리콘 질화물 중 적어도 한가지로 이루어질 수 있고, 희생층들(225)은 실리콘, 실리콘 산화물, 실리콘 카바이드 및 실리콘 질화물 중에서 선택된 층간 절연층(220)과 다른 물질로 이루어질 수 있다. 실시예들에서, 층간 절연층들(220)의 두께는 모두 동일하지 않을 수 있다.
다음으로, 상부의 희생층들(225)이 하부의 희생층들(225)보다 짧게 연장되도록, 희생층들(225) 및 층간 절연층들(220)에 대한 포토 리소그래피 공정 및 식각 공정을 반복하여 수행할 수 있다. 이에 의해, 희생층들(225)은 계단 형상을 이룰 수 있다. 예시적인 실시예들에서, 희생층들(225)은 단부에서 상대적으로 두꺼운 두께를 갖도록 형성될 수 있으며, 이를 위한 공정이 더 수행될 수도 있다. 다음으로, 희생층들(225)과 층간 절연층들(220)의 적층 구조물 상부를 덮는 절연 물질을 증착함으로써 상부 셀 영역 절연층(285U)을 형성할 수 있다.
도 10c를 참조하면, 희생층들(225) 및 층간 절연층들(220)의 적층 구조물을 관통하는 제1 채널들(CH1)을 형성할 수 있다.
제1 채널들(CH1)의 형성을 위해, 먼저, 상기 적층 구조물을 이방성 식각하여 채널홀들을 형성할 수 있다. 상기 적층 구조물의 높이로 인하여, 상기 채널홀들의 측벽은 베이스층(201)의 상면에 수직하지 않을 수 있다. 예시적인 실시예들에서, 상기 채널홀들은 베이스층(201)의 일부를 리세스하도록 형성될 수 있다. 다만, 상기 채널홀들은 상부 도전층(205U)까지 연장되지 않도록 형성될 수 있다.
다음으로, 상기 채널홀들 내에 채널 영역(240), 게이트 유전층(245), 채널 절연층(250), 및 제1 채널 패드들(255U)을 형성하여 제1 채널들(CH1)을 형성할 수 있다. 게이트 유전층(245)은 원자층 증착(Atomic Layer Deposition, ALD) 또는 화학 기상 증착(Chemical Vapor Deposition, CVD)을 이용하여 균일한 두께를 가지도록 형성될 수 있다. 본 단계에서는 게이트 유전층(245) 중에서도 채널 영역(240)을 따라 수직하게 연장되는 적어도 일부가 형성될 수 있다. 채널 영역(240)은 제1 채널들(CH1) 내에서 게이트 유전층(245) 상에 형성될 수 있다. 채널 절연층(250)은 제1 채널들(CH1)을 충전하도록 형성되며, 절연 물질일 수 있다. 다만, 실시예들에 따라, 채널 절연층(250)이 아닌 도전성 물질로 채널 영역(240) 사이의 공간을 매립할 수도 있다. 제1 채널 패드들(255U)은 도전성 물질로 이루어질 수 있으며, 예를 들어 다결정 실리콘으로 이루어질 수 있다.
도 10d를 참조하면, 희생층들(225) 및 층간 절연층들(220)의 적층 구조물을 관통하는 개구부들(OP)을 형성하고, 개구부들(OP)을 통해 희생층들(225)을 제거할 수 있다.
개구부들(OP)은 제1 영역(Ⅰ)에 도시되며, x 방향으로 연장되는 트렌치 형태로 형성될 수 있다. 희생층들(225)은 예를 들어, 습식 식각을 이용하여, 층간 절연층들(220)에 대하여 선택적으로 제거될 수 있다. 이에 따라 층간 절연층들(220) 사이에서 제1 채널들(CH1)의 측벽들이 일부 노출될 수 있다.
도 10e를 참조하면, 희생층들(225)이 제거된 영역에 일부의 게이트 전극들(231-238)을 형성할 수 있다.
게이트 전극들(231-238)은 희생층들(225)이 제거된 영역에 도전성 물질을 매립하여 형성할 수 있다. 게이트 전극들(231-238)은 금속, 다결정 실리콘 또는 금속 실리사이드 물질을 포함할 수 있다. 예시적인 실시예들에서, 게이트 전극들(231-238)의 형성 전에, 게이트 유전층(245) 중 게이트 전극들(231-238)을 따라 베이스층(201) 상에 수평하게 연장되는 영역이 있는 경우 상기 영역이 먼저 형성될 수 있다. 다음으로, 도시되지 않은 영역에서, 개구부들(OP) 내에 절연 물질을 매립하여 분리 절연층(210)을 형성할 수 있다.
도 10f를 참조하면, 상부 게이트 전극(239), 스트링 선택 채널들(240S), 스트링 절연층들(250S), 제1 연결부들(262), 제1 콘택 플러그들(260), 공통 비트 라인들(270), 및 연결 패드들(275)을 형성할 수 있다.
상부 게이트 전극(239)은 제1 채널들(CH1) 상에 도전성 물질, 예를 들어 다결정 실리콘층을 증착하여 형성할 수 있다. 다음으로, 상부 셀 영역 절연층(285U) 물질을 추가적으로 적층하고, 상부 셀 영역 절연층(285U)을 관통하는 제1 관통홀들(TH1)을 형성할 수 있다. 제1 관통홀들(TH1) 내에 스트링 선택 채널들(240S) 및 스트링 절연층들(250S)을 매립하고, 상단에 도전성 물질을 채워 제1 연결부들(262)을 형성할 수 있다. 다음으로, 상부 셀 영역 절연층(285U)을 관통하도록 관통홀들을 형성한 후 도전성 물질을 매립하여 제1 콘택 플러그들(260)을 형성하고, 제1 연결부들(262) 및 제1 콘택 플러그들(260) 상에 각각 공통 비트 라인들(270) 및 연결 패드들(275)을 형성할 수 있다. 공통 비트 라인들(270) 및 연결 패드들(275)은 도전성 물질의 증착 및 패터닝 공정을 통해 형성하거나, 상부 셀 영역 절연층(285U)의 일부를 패터닝하고 도전성 물질을 증착함으로써 형성할 수 있다. 이에 의해, 제1 메모리 셀 영역(CELL1)이 형성될 수 있다.
도 10g를 참조하면, 제2 메모리 셀 영역(CELL2)의 제2 연결부들(264), 상부 게이트 전극(239), 스트링 선택 채널들(240S), 스트링 절연층들(250S), 제2 채널 패드들(255L), 게이트 전극들(230), 제2 채널들(CH2), 및 제3 연결부들(266)을 형성할 수 있다.
제1 메모리 셀 영역(CELL1)과 유사한 방식으로 제2 메모리 셀 영역(CELL2)을 형성할 수 있다. 먼저, 공통 비트 라인들(270) 및 연결 패드들(275) 상에 제2 연결부들(264)을 형성할 수 있다. 제2 연결부들(264)은 공통 비트 라인들(270) 및 연결 패드들(275)과 함께 패터닝되어 형성될 수 있다. 다음으로, 제2 연결부들(264) 상에 상부 셀 영역 절연층(285La)의 일부를 형성한 후, 상부 게이트 전극(239)을 형성할 수 있다.
다음으로, 다시 상부 셀 영역 절연층(285La)의 일부를 형성한 후, 이를 관통하는 제2 관통홀들(TH2)을 형성할 수 있다. 제2 관통홀들(TH2) 내에 스트링 선택 채널들(240S) 및 스트링 절연층들(250S)을 매립하고, 상단에 도전성 물질을 채워 제2 채널 패드들(255L)을 형성할 수 있다.
다음으로, 도 10b 및 도 10c를 참조하여 상술한 것과 같이, 게이트 전극들(230), 제2 채널들(CH2), 및 제3 연결부들(266)을 형성할 수 있다. 또한, 게이트 전극들(230)의 외곽 영역에 게이트 전극들(231-238)을 관통하는 관통 절연층(282)을 형성할 수 있다.
도 10h를 참조하면, 하부 도전층(205L), 제4 연결부들(268), 제2 콘택 플러그들(261), 및 제2 접합 패드들(280)을 형성할 수 있다.
먼저, 제3 연결부들(266) 상에 하부 도전층(205L)을 형성하고, 하부 도전층(205L) 상에 제4 연결부들(268)을 형성할 수 있다. 또한, 상부 셀 영역 절연층들(285La, 285Lb) 및 관통 절연층(282)을 관통하는 관통홀을 형성하고 도전성 물질을 매립하여 제2 콘택 플러그들(261)을 형성할 수 있다.
다음으로, 제4 연결부들(268) 및 제2 콘택 플러그들(261) 상에 제2 접합 패드들(280)을 형성할 수 있다. 제2 접합 패드들(280)은 예를 들어, 도전성 물질의 증착 및 패터닝 공정을 통해 형성할 수 있다. 제2 접합 패드들(280)은 하부 셀 영역 절연층(285Lb)을 통해 상면이 노출될 수 있으며, 제2 반도체 구조물(S2)의 상면의 일부를 이룰 수 있다. 실시예들에 따라, 제2 접합 패드들(280)의 상면은 셀 영역 절연층(285Lb)의 상면보다 상부로 돌출된 형태로 형성될 수도 있다. 본 단계에 의해 최종적으로 제2 반도체 구조물(S2)이 준비될 수 있다.
도 10i를 참조하면, 제1 반도체 구조물(S1) 상에 제2 반도체 구조물(S2)을 접합할 수 있다.
먼저, 제1 반도체 구조물(S2)은, 기판(101) 상에 회로 소자들(120) 및 회로 배선 구조물들을 형성함으로써 마련될 수 있다.
회로 게이트 유전층(122)과 회로 게이트 전극(125)이 기판(101) 상에 순차적으로 형성될 수 있다. 회로 게이트 유전층(122)과 회로 게이트 전극(125)은 ALD 또는 CVD를 이용하여 형성될 수 있다. 회로 게이트 유전층(122)은 실리콘 산화물로 형성되고, 회로 게이트 전극(125)은 다결정 실리콘 또는 금속 실리사이드층 중 적어도 하나로 형성될 수 있으나, 이에 한정되지는 않는다. 다음으로, 회로 게이트 유전층(122)과 회로 게이트 전극(125)의 양 측벽에 스페이서층(124) 및 소스/드레인 영역들(105)을 형성할 수 있다. 실시예들에 따라, 스페이서층(124)은 복수의 층들로 이루어질 수도 있다. 다음으로, 이온 주입 공정을 수행하여 소스/드레인 영역들(105)을 형성할 수 있다.
상기 회로 배선 구조물들 중 회로 콘택 플러그들(160)은 주변 영역 절연층(190)을 일부 형성한 후, 일부를 식각하여 제거하고 도전성 물질을 매립함으로써 형성할 수 있다. 회로 배선 라인들(170)은, 예를 들어, 도전성 물질을 증착한 후 이를 패터닝함으로써 형성할 수 있다.
주변 영역 절연층(190)은 복수 개의 절연층들로 이루어질 수 있다. 주변 영역 절연층(190)은 상기 회로 배선 구조물들을 형성하는 각 단계들에서 일부가 형성되고 제3 회로 배선 라인(176)의 상부에 일부를 형성함으로써, 최종적으로 회로 소자들(120) 및 상기 회로 배선 구조물들을 덮도록 형성될 수 있다.
제1 반도체 구조물(S1)과 제2 반도체 구조물(S2)은 제1 접합 패드들(180)과 제2 접합 패드들(280)을 가압에 의해 본딩함으로써 연결할 수 있다. 제1 반도체 구조물(S1) 상에 제2 반도체 구조물(S2)은 뒤집어서, 제2 접합 패드들(280)이 하부를 향하도록 본딩될 수 있다. 도면에서는 이해를 돕기 위하여, 제2 반도체 구조물(S2)이 도 10h에서 도시된 구조의 미러 이미지인 형태로 접합되는 것으로 도시하였다. 제1 반도체 구조물(S1)과 제2 반도체 구조물(S2)은 별도의 접착층과 같은 접착제의 개재없이 직접 접합(direct bonding)될 수 있다. 예를 들어, 제1 접합 패드들(180)과 제2 접합 패드들(280)은 상기 가압 공정에 의하여 원자 레벨에서의 결합을 형성할 수 있다. 실시예들에 따라, 본딩 전에, 접합력을 강화하기 위하여, 제1 반도체 구조물(S1)의 상면 및 제2 반도체 구조물(S2)의 하면에 대하여 수소 플라즈마 처리와 같은 표면 처리 공정이 더 수행될 수 있다.
예시적인 실시예들에서, 하부 셀 영역 절연층(285Lb)이 상부에 상술한 접합 유전층을 포함하고, 제1 반도체 구조물(S1)도 동일한 층을 갖는 경우, 제1 및 제2 접합 패드들(180, 280) 사이의 본딩 뿐 아니라, 상기 접합 유전층들 사이의 유전체 본딩에 의해 접합력이 더욱 확보될 수 있다.
도 10j를 참조하면, 제1 및 제2 반도체 구조물들(S1, S2)의 접합 구조물 상에서, 제2 반도체 구조물(S2)의 베이스 기판(SUB)을 제거하고, 패드 절연층(290)을 패터닝하기 위한 마스크층(298)을 형성할 수 있다.
베이스 기판(SUB)을 제거함으로써, 반도체 장치의 두께가 최소화될 수 있으며, 관통 비아와 같은 배선을 위한 구조물의 형성이 생략될 수 있다. 베이스 기판(SUB)은 상면으로부터 일부는 그라인딩(grinding) 공정과 같은 연마 공정에 의해 제거하고, 나머지 일부는 습식 식각과 같은 식각 공정에 의해 제거할 수 있다. 이에 의해 패드 절연층(290)이 상부로 노출될 수 있다. 상기 습식 식각 공정 시에, 패드 절연층(290)은 식각 정지층으로 이용될 수 있다. 따라서, 패드 절연층(290)은 베이스 기판(SUB)과 다른 물질을 포함할 수 있으며, 특정 식각 조건에서 식각 선택성을 가질 수 있는 물질로 선택될 수 있다. 제2 반도체 구조물(S2)의 베이스 기판(SUB)을 제거함으로써, 반도체 장치의 총 두께가 최소화될 수 있다.
다음으로, 마스크층(298)은 포토리소그래피 공정에 의해, 도 4의 패드 영역(PAD)을 노출시키도록 패터닝될 수 있다. 마스크층(298)은, 예를 들어, 감광성 수지층일 수 있다.
다음으로, 도 4를 함께 참조하면, 마스크층(298)으로부터 노출된 패드 절연층(290)을 제거하여 도 4와 같이 개구부를 형성할 수 있다. 이에 의해 하부의 제2 도전층(205b)이 패드 영역(PAD)에서 상부로 노출될 수 있다. 패드 절연층(290)의 제거 시에, 제2 도전층(205b)이 식각 정지층으로 이용될 수 있으며, 이에 의해 식각 공정이 용이하게 수행될 수 있다. 이에 의해 최종적으로 도 4의 반도체 장치(100)가 제조될 수 있다.
도 11은 예시적인 실시예들에 따른 반도체 패키지의 개략적인 단면도이다.
도 11을 참조하면, 반도체 패키지(1000)는 패키지 기판(510), 패키지 기판(510) 상에 적층되는 메모리 칩들(501-508: 500), 메모리 칩들(500)을 부착하는 접착층(520), 메모리 칩들(500)과 패키지 기판(510) 사이를 연결하는 와이어들(550), 메모리 칩들(500)을 봉지하는 봉지부(560), 및 패키지 기판(510)의 하면에 배치된 접속 단자들(580)을 포함한다.
패키지 기판(510)은 바디부(511), 바디부(511)의 상하면에 배치되는 도전성의 기판 패드들(512), 및 기판 패드들(512)을 덮는 절연성의 패시베이션층(515)을 포함할 수 있다. 바디부(511)는 예를 들어, 실리콘(Si), 유리(glass), 세라믹(ceramic), 또는 플라스틱(plastic)을 포함할 수 있다. 바디부(511)는 단일층이거나 그 내부에 배선 패턴들을 포함하는 다층 구조를 가질 수 있다.
메모리 칩들(500)은 접착층(520)을 이용하여 패키지 기판(510) 및 하부의 메모리 칩들(500) 상에 적층될 수 있다. 메모리 칩들(500)은 도 4 내지 도 9를 참조하여 상술한 반도체 장치(100, 100a, 100b, 100c, 100d)를 포함할 수 있다. 메모리 칩들(500)은 동일한 종류의 메모리 칩들로 이루어지거나 다른 종류의 메모리 칩들을 포함할 수 있다. 메모리 칩들(500)이 다른 종류의 메모리 칩들을 포함하는 경우, 상술한 반도체 장치(100, 100a, 100b, 100c, 100d) 외에 디램(DRAM), 에스램(SRAM), 피램(PRAM), 알이램(ReRAM), 에프이램(FeRAM), 또는 엠램(MRAM)을 포함할 수 있다. 메모리 칩들(500)은 서로 동일하거나 다른 크기를 가질 수 있으며, 메모리 칩들(500)의 개수는 도면에 도시된 것에 한정되지 않는다. 메모리 칩들(500)은 상면에 패드 영역(PAD)이 위치할 수 있으며, 패드 영역(PAD)은 메모리 칩들(500)의 가장자리에 인접하게 위치할 수 있으나, 이에 한정되지는 않는다. 예를 들어, 3D 프린팅을 이용하여 와이어들(550)에 해당하는 신호 전달 매체를 형성하는 경우, 패드 영역(PAD)은 가장자리에 위치하지 않는 것도 가능하다. 메모리 칩들(500)은 패드 영역(PAD)이 노출되도록 순차적으로 오프셋되어 적층될 수 있다.
와이어들(550)은 상부의 메모리 칩들(500)과 하부의 메모리 칩들(500)을 전기적으로 연결하거나, 메모리 칩들(500)의 적어도 일부를 패키지 기판(510)의 기판 패드들(512)과 전기적으로 연결할 수 있다. 다만, 와이어들(550)은 신호 전달 구조물의 일 예이므로, 실시예들에 따라, 다양한 형태의 신호 전달 매체로 변경될 수 있다.
봉지부(560)는 메모리 칩들(500), 와이어들(550), 및 패키지 기판(510)의 상면을 덮도록 배치되어, 메모리 칩들(500)을 보호하는 역할을 할 수 있다. 봉지부(560)는 예를 들어, 실리콘(silicone) 계열 물질, 열경화성 물질, 열가소성 물질, UV 처리 물질 등으로 이루어질 수 있다. 봉지부(560)는 레진과 같은 폴리머로 형성될 수 있으며, 예컨대, EMC(Epoxy Molding Compound)로 형성될 수 있다.
접속 단자들(580)은 반도체 패키지(1000)를 반도체 패키지(1000)가 실장되는 전자기기의 메인보드 등과 연결할 수 있다. 접속 단자들(580)은 도전성 물질, 예를 들어, 솔더(solder), 주석(Sn), 은(Ag), 구리(Cu) 및 알루미늄(Al) 중 적어도 하나를 포함할 수 있다. 실시예들에서, 접속 단자들(580)은 랜드(land), 볼(ball), 핀(pin) 등 다양한 형태로 변경될 수 있다.
도 12는 예시적인 실시예들에 따른 반도체 장치를 포함하는 전자 기기를 나타낸 블록도이다.
도 12를 참조하면, 일 실시 형태에 따른 전자 기기(2000)는 통신부(2010), 입력부(2020), 출력부(2030), 메모리(2040) 및 프로세서(2050)를 포함할 수 있다.
통신부(2010)는 유/무선 통신 모듈을 포함할 수 있으며, 무선 인터넷 모듈, 근거리 통신 모듈, GPS 모듈, 이동통신 모듈 등을 포함할 수 있다. 통신부(2010)에 포함되는 유/무선 통신 모듈은 다양한 통신 표준 규격에 의해 외부 통신망과 연결되어 데이터를 송수신할 수 있다. 입력부(2020)는 사용자가 전자 기기(2000)의 동작을 제어하기 위해 제공되는 모듈로서, 기계식 스위치, 터치스크린, 음성 인식 모듈 등을 포함할 수 있으며, 그 외에 사용자가 데이터를 입력할 수 있는 다양한 센서 모듈을 더 포함할 수도 있다. 출력부(2030)는 전자 기기(2000)에서 처리되는 정보를 음성 또는 영상의 형태로 출력하며, 메모리(2040)는 프로세서(2050)의 처리 및 제어를 위한 프로그램이나, 또는 데이터 등을 저장할 수 있다. 메모리(2040)는 도 4 내지 도 9를 참조하여 상술한 것과 같은 다양한 실시예들에 따른 반도체 장치를 하나 이상 포함할 수 있으며, 전자 기기(2000)에 내장되거나 또는 별도의 인터페이스를 통해 프로세서(2050)와 통신할 수 있다. 프로세서(2050)는 전자 기기(2000)에 포함되는 각부의 동작을 제어할 수 있다. 프로세서(2050)는 음성 통화, 화상 통화, 데이터 통신 등과 관련된 제어 및 처리를 수행하거나, 멀티미디어 재생 및 관리를 위한 제어 및 처리를 수행할 수도 있다. 또한, 프로세서(2050)는 입력부(2020)를 통해 사용자로부터 전달되는 입력을 처리하고 그 결과를 출력부(2030)를 통해 출력할 수 있으며, 전자 기기(2000)의 동작을 제어하는데 있어서 필요한 데이터를 메모리(2040)에 저장하거나 메모리(2040)로부터 인출할 수 있다.
본 발명은 상술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니며 첨부된 청구범위에 의해 한정하고자 한다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.
101: 기판 105: 소스/드레인 영역들
120: 회로 소자 122: 회로 게이트 유전층
124: 스페이서층 125: 회로 게이트 전극
140: 기판 절연층 160: 회로 콘택 플러그
161: 회로 관통 콘택 플러그 170: 회로 배선 라인
180: 접합 패드 190: 주변 영역 절연층
201: 베이스층 205: 도전층
210: 분리 절연층 220: 층간 절연층
230: 게이트 전극 240: 채널 영역
245: 게이트 유전층 250: 채널 절연층
255: 채널 패드 256: 관통부
260, 261: 콘택 플러그 262, 264, 266, 268: 연결부
270: 공통 비트 라인 275: 연결 패드
280: 접합 패드 282: 관통 절연층
285: 셀 영역 절연층 290: 패드 절연층
295: 접속층 298: 마스크층

Claims (20)

  1. 기판, 상기 기판 상에 배치되는 회로 소자들, 및 상기 회로 소자들 상에 배치되는 제1 접합 패드들을 포함하는 제1 반도체 구조물; 및
    상기 제1 반도체 구조물 상에서 상기 제1 반도체 구조물과 연결되는 제2 반도체 구조물을 포함하고,
    상기 제2 반도체 구조물은,
    상기 제1 반도체 구조물을 향하는 제1 면 및 상기 제1 면과 대향하는 제2 면을 갖는 베이스층;
    상기 베이스층의 제1 면 상에서 상기 제1 면에 수직한 방향을 따라 서로 이격되어 적층되는 제1 게이트 전극들 및 상기 제1 게이트 전극들의 적어도 일부를 관통하며 연장되는 제1 채널들을 포함하는 제1 메모리 셀 구조물;
    상기 제1 게이트 전극들의 하부에서 상기 제1 면에 수직한 방향을 따라 서로 이격되어 적층되는 제2 게이트 전극들 및 상기 제2 게이트 전극들의 적어도 일부를 관통하며 연장되는 제2 채널들을 포함하는 제2 메모리 셀 구조물;
    상기 제1 메모리 셀 구조물과 상기 제2 메모리 셀 구조물의 사이에 배치되며 상기 제1 및 제2 채널들에 공통으로 전기적으로 연결되는 비트 라인들;
    상기 베이스층의 제2 면 상에서 서로 이격되어 배치되는 제1 및 제2 도전층들;
    상기 제1 및 제2 도전층들 상에 배치되며 상기 제2 도전층의 일부를 노출시키는 개구부를 갖는 패드 절연층; 및
    상기 제2 메모리 셀 구조물의 하부에서 상기 제1 접합 패드들과 대응되도록 배치되는 제2 접합 패드들을 포함하고,
    상기 제1 도전층은 상기 제1 채널들에 전기적 신호를 인가하는 소스 라인을 구성하고, 상기 제2 도전층은 상기 제1 도전층과 전기적으로 분리되는 반도체 장치.
  2. 제1 항에 있어서,
    상기 비트 라인과 나란히 배치되며, 상기 제2 도전층과 전기적으로 연결되는 연결 패드를 더 포함하는 반도체 장치.
  3. 제2 항에 있어서,
    상기 제2 도전층과 상기 연결 패드의 사이에 배치되며, 상기 제2 도전층 및 상기 연결 패드를 전기적으로 연결하는 제1 콘택 플러그를 더 포함하는 반도체 장치.
  4. 제3 항에 있어서,
    상기 제1 콘택 플러그는 복수의 제1 콘택 플러그들을 포함하며, 하나의 상기 제2 도전층에 복수개가 연결되는 반도체 장치.
  5. 제3 항에 있어서,
    상기 제1 콘택 플러그는 상기 베이스층을 관통하여 상기 제2 도전층과 직접 연결되는 반도체 장치.
  6. 제2 항에 있어서,
    상기 연결 패드와 상기 제2 접합 패드들의 사이에 배치되며, 상기 제2 접합 패드들 중 적어도 하나와 상기 연결 패드를 전기적으로 연결하는 제2 콘택 플러그를 더 포함하는 반도체 장치.
  7. 제2 항에 있어서,
    상기 연결 패드는 상기 비트 라인과 동일한 두께를 갖는 반도체 장치.
  8. 제1 항에 있어서,
    상기 제1 도전층은 상기 제1 및 제2 게이트 전극들과 중첩되어 위치하고, 상기 제2 도전층은 상기 제1 및 제2 게이트 전극들과 중첩되지 않도록 상기 제1 및 제2 게이트 전극들로부터 수평 방향으로 이격되어 위치하는 반도체 장치.
  9. 삭제
  10. 기판, 상기 기판 상에 배치되는 회로 소자들, 및 상기 회로 소자들 상에 배치되는 제1 접합 패드들을 포함하는 제1 반도체 구조물; 및
    상기 제1 반도체 구조물 상에서 상기 제1 반도체 구조물과 연결되는 제2 반도체 구조물을 포함하고,
    상기 제2 반도체 구조물은,
    상기 제1 반도체 구조물을 향하는 제1 면 및 상기 제1 면과 대향하는 제2 면을 갖는 베이스층;
    상기 베이스층의 제1 면 상에서 상기 제1 면에 수직한 방향을 따라 서로 이격되어 적층되는 제1 게이트 전극들 및 상기 제1 게이트 전극들의 적어도 일부를 관통하며 연장되는 제1 채널들을 포함하는 제1 메모리 셀 구조물;
    상기 제1 게이트 전극들의 하부에서 상기 제1 면에 수직한 방향을 따라 서로 이격되어 적층되는 제2 게이트 전극들 및 상기 제2 게이트 전극들의 적어도 일부를 관통하며 연장되는 제2 채널들을 포함하는 제2 메모리 셀 구조물;
    상기 제1 메모리 셀 구조물과 상기 제2 메모리 셀 구조물의 사이에 배치되며 상기 제1 및 제2 채널들에 공통으로 전기적으로 연결되는 비트 라인들;
    상기 베이스층의 제2 면 상에서 서로 이격되어 배치되는 제1 및 제2 도전층들;
    상기 제1 및 제2 도전층들 상에 배치되며 상기 제2 도전층의 일부를 노출시키는 개구부를 갖는 패드 절연층; 및
    상기 제2 메모리 셀 구조물의 하부에서 상기 제1 접합 패드들과 대응되도록 배치되는 제2 접합 패드들을 포함하고,
    상기 제1 및 제2 도전층들은 동일한 높이 레벨에 위치하며 동일한 두께를 갖는 반도체 장치.
  11. 제1 항에 있어서,
    상기 개구부를 정의하는 상기 패드 절연층의 측면 및 상기 개구부에 의해 노출된 상기 제2 도전층의 상면은, 상기 반도체 장치의 외측으로 노출되는 반도체 장치.
  12. 제1 항에 있어서,
    상기 제1 및 제2 채널들은 상기 베이스층을 향하여 폭이 좁아지도록 경사진 측면을 갖는 반도체 장치.
  13. 제1 항에 있어서,
    상기 제2 메모리 셀 구조물의 하부에 배치되며 상기 제2 채널들에 전기적 신호를 인가하는 소스 라인을 구성하는 제3 도전층을 더 포함하는 반도체 장치.
  14. 기판, 상기 기판 상에 배치되는 회로 소자들, 및 상기 회로 소자들 상에 배치되는 제1 접합 패드들을 포함하는 제1 반도체 구조물; 및
    상기 제1 반도체 구조물 상에서 상기 제1 반도체 구조물과 연결되며, 베이스층, 상기 베이스층의 하면 상에서 상기 하면에 수직한 방향을 따라 적층되는 메모리 셀 구조물들, 상기 메모리 셀 구조물들의 사이에 배치되어 상하의 상기 메모리 셀 구조물들 사이에서 공유되는 적어도 하나의 배선 라인, 상기 베이스층의 상면 상에서 서로 이격되어 배치되는 제1 및 제2 도전층들, 상기 제1 및 제2 도전층들 상에 배치되며 상기 제2 도전층의 일부를 노출시키는 개구부를 갖는 패드 절연층, 상기 제2 도전층의 하부에서 상기 배선 라인과 나란하게 배치되며 상기 제2 도전층과 전기적으로 연결되는 연결 패드, 및 상기 메모리 셀 구조물들의 하부에서 상기 제1 접합 패드들과 대응되도록 배치되는 제2 접합 패드들을 포함하는 제2 반도체 구조물을 포함하는 반도체 장치.
  15. 제14 항에 있어서,
    상기 연결 패드의 상면 및 하면에 각각 배치되는 콘택 플러그들을 더 포함하는 반도체 장치.
  16. 제15 항에 있어서,
    상기 제2 도전층은 상기 연결 패드 및 상기 콘택 플러그들을 통해 상기 제2 접합 패드들 중 적어도 하나와 전기적으로 연결되는 반도체 장치.
  17. 제14 항에 있어서,
    각각의 상기 메모리 셀 구조물들은, 상기 베이스층의 하면 상에 수직한 방향을 따라 서로 이격되어 적층되는 게이트 전극들 및 상기 게이트 전극들을 관통하며 연장되는 채널들을 포함하고,
    상기 적어도 하나의 배선 라인은, 인접하는 상기 메모리 셀 구조물들의 상기 채널들에 공통으로 전기적으로 연결되는 비트 라인들을 포함하는 반도체 장치.
  18. 제17 항에 있어서,
    상기 적어도 하나의 배선 라인은, 인접하는 상기 메모리 셀 구조물들의 상기 채널들에 공통으로 전기적으로 연결되는 소스 라인을 더 포함하는 반도체 장치.
  19. 기판, 상기 기판 상에 배치되는 회로 소자들, 및 상기 회로 소자들 상에 배치되는 제1 접합 패드들을 포함하는 제1 반도체 구조물; 및
    상기 제1 반도체 구조물 상에서 상기 제1 반도체 구조물과 연결되며, 베이스층, 상기 베이스층의 하면 상에서 상기 하면에 수직한 방향을 따라 적층되며 수직하게 적층된 게이트 전극들을 포함하는 메모리 셀 구조물들, 상기 메모리 셀 구조물들의 사이에 배치되어 상하의 상기 메모리 셀 구조물들 사이에서 공유되는 적어도 하나의 배선 라인, 상기 게이트 전극들의 상부에서 상기 베이스층 상에 배치되는 제1 도전층, 상기 제1 도전층과 수평 방향으로 이격되어 배치되며 외부 장치와의 전기적 연결을 위하여 제공되는 제2 도전층, 상기 제1 및 제2 도전층들 상에 배치되며 상기 제2 도전층의 일부를 노출시키는 개구부를 갖는 패드 절연층, 상기 제2 도전층의 하부에서 상기 배선 라인과 나란하게 배치되며 상기 제2 도전층과 전기적으로 연결되는 연결 패드, 및 상기 메모리 셀 구조물들의 하부에서 상기 제1 접합 패드들과 대응되도록 배치되는 제2 접합 패드들을 포함하는 제2 반도체 구조물을 포함하는 반도체 장치.
  20. 제19 항에 있어서,
    상기 제1 도전층은 하부의 상기 메모리 셀 구조물에 전기적 신호를 인가하는 소스 라인인 반도체 장치.
KR1020180167170A 2018-12-21 2018-12-21 반도체 장치 KR102658194B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020180167170A KR102658194B1 (ko) 2018-12-21 2018-12-21 반도체 장치
US16/531,778 US10998301B2 (en) 2018-12-21 2019-08-05 Semiconductor device
DE102019122665.1A DE102019122665B4 (de) 2018-12-21 2019-08-22 Halbleitervorrichtung
JP2019218961A JP7513385B2 (ja) 2018-12-21 2019-12-03 半導体装置
US17/245,299 US11721684B2 (en) 2018-12-21 2021-04-30 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180167170A KR102658194B1 (ko) 2018-12-21 2018-12-21 반도체 장치

Publications (2)

Publication Number Publication Date
KR20200078752A KR20200078752A (ko) 2020-07-02
KR102658194B1 true KR102658194B1 (ko) 2024-04-18

Family

ID=70969330

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180167170A KR102658194B1 (ko) 2018-12-21 2018-12-21 반도체 장치

Country Status (4)

Country Link
US (2) US10998301B2 (ko)
JP (1) JP7513385B2 (ko)
KR (1) KR102658194B1 (ko)
DE (1) DE102019122665B4 (ko)

Families Citing this family (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6203152B2 (ja) * 2014-09-12 2017-09-27 東芝メモリ株式会社 半導体記憶装置の製造方法
US10892269B2 (en) 2014-09-12 2021-01-12 Toshiba Memory Corporation Semiconductor memory device having a bonded circuit chip including a solid state drive controller connected to a control circuit
KR20200076806A (ko) * 2018-12-19 2020-06-30 삼성전자주식회사 수직형 메모리 장치
KR102658194B1 (ko) * 2018-12-21 2024-04-18 삼성전자주식회사 반도체 장치
KR102612197B1 (ko) * 2019-01-11 2023-12-12 삼성전자주식회사 반도체 장치
JP2020141100A (ja) * 2019-03-01 2020-09-03 キオクシア株式会社 半導体装置およびその製造方法
JP2020145231A (ja) * 2019-03-04 2020-09-10 キオクシア株式会社 半導体装置およびその製造方法
EP3891784A4 (en) * 2019-04-15 2022-08-17 Yangtze Memory Technologies Co., Ltd. INTEGRATION OF NON-AND THREE-DIMENSIONAL MEMORY DEVICES WITH MULTIPLE FUNCTIONAL CHIPS
US11424169B2 (en) * 2019-08-08 2022-08-23 Micron Technology, Inc. Memory device including circuitry under bond pads
JP2021048249A (ja) * 2019-09-18 2021-03-25 キオクシア株式会社 半導体装置およびその製造方法
US11239238B2 (en) 2019-10-29 2022-02-01 Intel Corporation Thin film transistor based memory cells on both sides of a layer of logic devices
KR102650428B1 (ko) * 2019-11-06 2024-03-25 에스케이하이닉스 주식회사 반도체 메모리 장치
KR102673730B1 (ko) * 2019-11-07 2024-06-10 삼성전자주식회사 반도체 소자 및 이를 구비한 반도체 패키지
JP2021089972A (ja) * 2019-12-04 2021-06-10 キオクシア株式会社 半導体記憶装置
KR20210088810A (ko) * 2020-01-06 2021-07-15 에스케이하이닉스 주식회사 3차원 반도체 메모리 장치
US11251182B2 (en) * 2020-03-17 2022-02-15 International Business Machines Corporation Staggered stacked vertical crystalline semiconducting channels
EP4136674A4 (en) * 2020-04-14 2024-05-29 Yangtze Memory Technologies Co., Ltd. THREE-DIMENSIONAL MEMORY DEVICES WITH REAR-FACE INTERCONNECTION STRUCTURES
KR20210141175A (ko) * 2020-05-15 2021-11-23 에스케이하이닉스 주식회사 반도체 장치 및 그의 제조 방법
US11963349B2 (en) 2020-05-27 2024-04-16 Yangtze Memory Technologies Co., Ltd. Methods for forming three-dimensional memory devices with backside source contacts
US11877448B2 (en) 2020-05-27 2024-01-16 Yangtze Memory Technologies Co., Ltd. Methods for forming three-dimensional memory devices
CN111937148B (zh) 2020-05-27 2021-04-16 长江存储科技有限责任公司 三维存储器件
US12048151B2 (en) 2020-05-27 2024-07-23 Yangtze Memory Technologies Co., Ltd. Methods for forming three-dimensional memory devices with backside source contacts
US11158622B1 (en) 2020-05-27 2021-10-26 Yangtze Memory Technologies Co., Ltd. Three-dimensional memory devices
US11985825B2 (en) 2020-06-25 2024-05-14 Taiwan Semiconductor Manufacturing Co., Ltd. 3D memory array contact structures
US11600520B2 (en) 2020-06-26 2023-03-07 Taiwan Semiconductor Manufacturing Co., Ltd. Air gaps in memory array structures
US11532343B2 (en) 2020-06-26 2022-12-20 Taiwan Semiconductor Manufacturing Co., Ltd. Memory array including dummy regions
TWI756781B (zh) * 2020-07-07 2022-03-01 大陸商長江存儲科技有限責任公司 用於形成立體記憶元件的方法
US11495618B2 (en) 2020-07-30 2022-11-08 Taiwan Semiconductor Manufacturing Co., Ltd. Three-dimensional memory device and method
CN117042458A (zh) 2020-07-31 2023-11-10 长江存储科技有限责任公司 用于形成接触结构及其半导体器件的方法
JP7467278B2 (ja) * 2020-08-17 2024-04-15 キオクシア株式会社 半導体記憶装置
JP2022035130A (ja) * 2020-08-20 2022-03-04 キオクシア株式会社 半導体記憶装置
JP2022035158A (ja) * 2020-08-20 2022-03-04 キオクシア株式会社 半導体記憶装置
JP2022037612A (ja) * 2020-08-25 2022-03-09 キオクシア株式会社 半導体記憶装置
CN112236858B (zh) * 2020-09-02 2024-04-05 长江存储科技有限责任公司 用于Xtacking架构的焊盘引出结构
US11626376B2 (en) * 2020-09-08 2023-04-11 Kioxia Corporation Semiconductor device having a plurality of first structural bodies provided below a connection terminal and manufacturing method thereof
KR20220034273A (ko) * 2020-09-10 2022-03-18 삼성전자주식회사 3차원 반도체 메모리 장치 및 이를 포함하는 전자 시스템
KR20220056549A (ko) * 2020-10-28 2022-05-06 삼성전자주식회사 기판의 양면에 배치된 주변 회로 영역들을 갖는 반도체 소자 및 이를 포함하는 데이터 저장 시스템
US11817442B2 (en) * 2020-12-08 2023-11-14 Intel Corporation Hybrid manufacturing for integrated circuit devices and assemblies
US11756886B2 (en) 2020-12-08 2023-09-12 Intel Corporation Hybrid manufacturing of microeletronic assemblies with first and second integrated circuit structures
CN112740404B (zh) 2020-12-18 2023-05-26 长江存储科技有限责任公司 存储器件及其制造方法
JP2022131445A (ja) * 2021-02-26 2022-09-07 キオクシア株式会社 半導体装置及びその製造方法
US11716856B2 (en) 2021-03-05 2023-08-01 Taiwan Semiconductor Manufacturing Co., Ltd. Three-dimensional memory device and method
JP2022135584A (ja) * 2021-03-05 2022-09-15 キオクシア株式会社 半導体装置
US12015010B2 (en) * 2021-03-31 2024-06-18 Taiwan Semiconductor Manufacturing Company Limited Vertically stacked semiconductor device including a hybrid bond contact junction circuit and methods of forming the same
KR20220166459A (ko) * 2021-06-10 2022-12-19 삼성전자주식회사 반도체 메모리 장치 및 이의 제조 방법
US20220415904A1 (en) * 2021-06-23 2022-12-29 Intel Corporation Back-side reveal for power delivery to backend memory
KR20230007880A (ko) 2021-07-06 2023-01-13 에스케이하이닉스 주식회사 반도체 메모리 장치 및 이의 제조 방법
CN113555369A (zh) * 2021-07-13 2021-10-26 维沃移动通信有限公司 存储装置、制备方法及电子设备
CN113488392B (zh) * 2021-07-13 2022-08-02 武汉新芯集成电路制造有限公司 集成电路器件制造方法
US20230076831A1 (en) * 2021-09-08 2023-03-09 Intel Corporation 3d nand with io contacts in isolation trench
JP2023043671A (ja) 2021-09-16 2023-03-29 キオクシア株式会社 半導体記憶装置及びその設計方法
JP2023044255A (ja) * 2021-09-17 2023-03-30 キオクシア株式会社 半導体記憶装置およびその製造方法
JP2023072960A (ja) 2021-11-15 2023-05-25 キオクシア株式会社 半導体記憶装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016062901A (ja) * 2014-09-12 2016-04-25 株式会社東芝 半導体記憶装置及びその製造方法
WO2018161838A1 (en) 2017-03-07 2018-09-13 Yangtze Memory Technologies Co., Ltd. Composite substrate of three-dimensional memory devices
JP2018148071A (ja) 2017-03-07 2018-09-20 東芝メモリ株式会社 記憶装置
JP2018152419A (ja) * 2017-03-10 2018-09-27 東芝メモリ株式会社 半導体記憶装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100537552B1 (ko) 2000-07-31 2005-12-16 매그나칩 반도체 유한회사 반도체 소자 및 그의 제조 방법
KR100400047B1 (ko) 2001-11-19 2003-09-29 삼성전자주식회사 반도체 소자의 본딩패드 구조 및 그 형성방법
KR20100052597A (ko) 2008-11-11 2010-05-20 삼성전자주식회사 수직형 반도체 장치
JP2011187794A (ja) 2010-03-10 2011-09-22 Toshiba Corp 半導体記憶装置及びその製造方法
JP2011204829A (ja) 2010-03-25 2011-10-13 Toshiba Corp 半導体記憶装置
JP2012146861A (ja) 2011-01-13 2012-08-02 Toshiba Corp 半導体記憶装置
US9502471B1 (en) * 2015-08-25 2016-11-22 Sandisk Technologies Llc Multi tier three-dimensional memory devices including vertically shared bit lines
KR102495000B1 (ko) 2016-03-18 2023-02-02 삼성전자주식회사 반도체 소자 및 이의 제조방법
KR102537248B1 (ko) 2016-07-06 2023-05-30 삼성전자주식회사 3차원 반도체 메모리 장치
US9876031B1 (en) 2016-11-30 2018-01-23 Sandisk Technologies Llc Three-dimensional memory device having passive devices at a buried source line level and method of making thereof
JP2018163970A (ja) * 2017-03-24 2018-10-18 東芝メモリ株式会社 半導体装置及びその製造方法
CN107658315B (zh) 2017-08-21 2019-05-14 长江存储科技有限责任公司 半导体装置及其制备方法
KR102658194B1 (ko) * 2018-12-21 2024-04-18 삼성전자주식회사 반도체 장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016062901A (ja) * 2014-09-12 2016-04-25 株式会社東芝 半導体記憶装置及びその製造方法
WO2018161838A1 (en) 2017-03-07 2018-09-13 Yangtze Memory Technologies Co., Ltd. Composite substrate of three-dimensional memory devices
JP2018148071A (ja) 2017-03-07 2018-09-20 東芝メモリ株式会社 記憶装置
JP2018152419A (ja) * 2017-03-10 2018-09-27 東芝メモリ株式会社 半導体記憶装置

Also Published As

Publication number Publication date
US11721684B2 (en) 2023-08-08
DE102019122665A1 (de) 2020-06-25
DE102019122665B4 (de) 2024-04-04
JP7513385B2 (ja) 2024-07-09
JP2020102613A (ja) 2020-07-02
US20200203329A1 (en) 2020-06-25
US10998301B2 (en) 2021-05-04
US20210249397A1 (en) 2021-08-12
KR20200078752A (ko) 2020-07-02

Similar Documents

Publication Publication Date Title
KR102658194B1 (ko) 반도체 장치
KR102650996B1 (ko) 반도체 장치
US20220045035A1 (en) Semiconductor devices and manufacturing methods of the same
US11942463B2 (en) Semiconductor devices
KR102637645B1 (ko) 반도체 장치
US11527524B2 (en) Semiconductor device
KR20190140253A (ko) 반도체 장치 및 반도체 장치의 제조 방법
KR20210155610A (ko) 반도체 장치
US20230180475A1 (en) Method for manufacturing semiconductor device
KR20200133686A (ko) 반도체 메모리 소자 및 그 제조 방법
US20240379647A1 (en) Semiconductor device
KR20240020996A (ko) 수직으로 적층된 주변 회로 영역들을 포함하는 메모리 장치
KR20230047967A (ko) 반도체 장치 및 그 제조 방법

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right