[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR102591618B1 - 반도체 패키지 및 반도체 패키지의 제조 방법 - Google Patents

반도체 패키지 및 반도체 패키지의 제조 방법 Download PDF

Info

Publication number
KR102591618B1
KR102591618B1 KR1020160145316A KR20160145316A KR102591618B1 KR 102591618 B1 KR102591618 B1 KR 102591618B1 KR 1020160145316 A KR1020160145316 A KR 1020160145316A KR 20160145316 A KR20160145316 A KR 20160145316A KR 102591618 B1 KR102591618 B1 KR 102591618B1
Authority
KR
South Korea
Prior art keywords
chip
mold substrate
pads
semiconductor
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020160145316A
Other languages
English (en)
Other versions
KR20180048128A (ko
Inventor
강태호
김보성
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020160145316A priority Critical patent/KR102591618B1/ko
Priority to US15/791,831 priority patent/US20180122789A1/en
Priority to CN201711062541.7A priority patent/CN108010886B/zh
Publication of KR20180048128A publication Critical patent/KR20180048128A/ko
Priority to US16/709,001 priority patent/US20200118993A1/en
Priority to US17/376,865 priority patent/US11901348B2/en
Application granted granted Critical
Publication of KR102591618B1 publication Critical patent/KR102591618B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/18—Assemblies consisting of a plurality of semiconductor or other solid state devices the devices being of the types provided for in two or more different main groups of the same subclass of H10B, H10D, H10F, H10H, H10K or H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/43—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10D89/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10D89/00
    • H01L25/0652—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10D89/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10D89/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, the devices being individual devices of subclass H10D or integrated devices of class H10
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02379—Fan-out arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2401—Structure
    • H01L2224/2402—Laminated, e.g. MCM-L type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24101—Connecting bonding areas at the same height
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H01L2224/251—Disposition
    • H01L2224/2512—Layout
    • H01L2224/25171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/48147—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73277—Wire and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06506—Wire or wire-like electrical connections between devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1431—Logic devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18165—Exposing the passive side of the semiconductor or solid-state body of a wire bonded chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19102—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device
    • H01L2924/19103—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device interposed between the semiconductor or solid-state device and the die mounting substrate, i.e. chip-on-passive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

반도체 패키지는 몰드 기판, 상기 몰드 기판 내에 배치되며 칩 패드들을 갖는 적어도 하나의 제1 반도체 칩, 상기 몰드 기판의 제1 면에 형성되며 본딩 와이어들에 의해 상기 칩 패드들과 연결되는 와이어링 본딩 패드들, 및 상기 몰드 기판의 상기 제1 면을 커버하며 상기 와이어링 본딩 패드들과 접속되는 재배선들을 갖는 재배선층을 포함한다.

Description

반도체 패키지 및 반도체 패키지의 제조 방법{SEMICONDUCTOR PACKAGE AND METHOD OF MANUFACTURING THE SEMICONDUCTOR PACKAGE}
본 발명은 반도체 패키지 및 반도체 패키지의 제조 방법에 관한 것이다. 보다 상세하게 본 발명은 팬 아웃 웨이퍼 레벨 패키지(fan out wafer level package, FOWLP) 및 이의 제조 방법에 관한 것이다.
팬 아웃 웨이퍼 레벨 패키지는 반도체 칩의 하부 및 외곽에 형성된 몰드 막과 상기 반도체 칩 상에 형성된 재배선층을 포함할 수 있다. 상기 반도체 칩이 플립 칩 타입으로 실장된 경우, 상기 몰드 막으로부터 노출된 플립 칩 범프 상에 웨이퍼 레벨의 재배선 공정을 수행하여 재배선을 형성할 수 있다. 그러나, 상기 반도체 칩이 본딩 와이어 구조를 가질 경우, 상기 웨이퍼 레벨 재배선 공정을 수행하기가 용이하지 않는 문제점이 있다.
본 발명의 일 과제는 본딩 와이어 구조를 갖는 반도체 칩을 포함하는 팬 아웃 레벨 패키지를 제공하는 데 있다.
본 발명의 다른 과제는 상기 팬 아웃 레벨 패키지의 제조 방법을 제공하는 데 있다.
상기 본 발명의 일 과제를 달성하기 위한 예시적인 실시예들에 따른 반도체 패키지는 몰드 기판, 상기 몰드 기판 내에 배치되며 칩 패드들을 갖는 적어도 하나의 제1 반도체 칩, 상기 몰드 기판의 제1 면에 형성되며 본딩 와이어들에 의해 상기 칩 패드들과 연결되는 와이어링 본딩 패드들, 및 상기 몰드 기판의 상기 제1 면을 커버하며 상기 와이어링 본딩 패드들과 접속되는 재배선들을 갖는 재배선층을 포함한다.
상기 본 발명의 다른 과제를 달성하기 위한 예시적인 실시예들에 따른 반도체 패키지의 제조 방법에 있어서, 더미 기판 상에 와이어링 본딩 패드들을 형성한다. 상기 더미 기판 상에 적어도 하나의 제1 반도체 칩을 적층한다. 상기 제1 반도체 칩의 칩 패드들과 상기 와이어링 본딩 패드들을 본딩 와이어들에 의해 서로 연결시킨다. 상기 더미 기판 상에 상기 제1 반도체 칩을 커버하는 몰드 기판을 형성한다. 상기 더미 기판을 제거하여 상기 몰드 기판의 제1 면으로부터 상기 와이어링 본딩 패드들을 노출시킨다. 상기 몰드 기판의 상기 제1 면 상에, 상기 와이어링 본딩 패드들과 접속되는 재배선들을 갖는 재배선층을 형성한다.
상기 본 발명의 다른 과제를 달성하기 위한 예시적인 실시예들에 따른 반도체 패키지의 제조 방법에 있어서, 더미 기판 상에 릴레이 본딩 패드들을 형성한다. 상기 더미 기판 상에 적어도 하나의 제1 반도체 칩을 적층한다. 상기 제1 반도체 칩의 칩 패드들과 상기 릴레이 본딩 패드들을 도전성 연결 부재에 의해 서로 연결시킨다. 상기 더미 기판 상에 상기 제1 반도체 칩을 커버하는 몰드 기판을 형성한다. 상기 더미 기판을 제거하여 상기 몰드 기판의 제1 면으로부터 상기 릴레이 본딩 패드들을 노출시킨다. 상기 몰드 기판의 상기 제1 면 상에, 상기 릴레이 본딩 패드들과 접속되는 재배선들을 갖는 재배선층을 형성한다.
예시적인 실시예들에 따른 반도체 패키지는 몰드 기판 내에 본딩 와이어 연결 구조를 갖는 제1 반도체 칩, 상기 몰드 기판의 제1 면에 형성되며 상기 제1 반도체 칩과 전기적으로 연결된 본딩 와이어들의 일단부들이 접합되는 와이어링 본딩 패드들, 및 상기 몰드 기판의 상기 제1 면 상에 재배선 공정에 의해 형성된 팬 아웃 타입의 재배선층을 포함할 수 있다. 상기 재배선층의 제1 재배선은 상기 몰드 기판의 상기 제1 면으로부터 노출된 상기 와이어링 본딩 패드에 접합될 수 있다.
따라서, 상기 와이어링 본딩 패드들은 상기 본딩 와이어들을 상기 재배선 공정을 통해 형성된 상기 재배선들과 전기적으로 연결시킬 수 있고 물리적인 접합면들을 제공하는 매개체의 역할을 수행할 수 있다. 이러한 와이어링 본딩 패드들은 상기 본딩 와이어 연결 구조로 인해 팬 아웃 타입의 재배선층과 호환성이 떨어지는 반도체 칩들을 상기 재배선층 상에 실장시킴으로써, 팬 아웃 웨이퍼 레벨 패키지를 제공할 수 있다.
도 1은 예시적인 실시예들에 따른 반도체 패키지를 나타내는 단면도이다.
도 2 내지 도 14는 예시적인 실시예들에 따른 반도체 패키지의 제조 방법을 나타내는 도면들이다.
도 15 내지 도 19는 예시적인 실시예들에 따른 반도체 패키지의 제조 방법을 나타내는 단면도들이다.
도 20은 예시적인 실시예들에 따른 반도체 패키지를 나타내는 단면도이다.
도 21 내지 도 27은 예시적인 실시예들에 따른 반도체 패키지의 제조 방법을 나타내는 도면들이다.
도 28은 예시적인 실시예들에 따른 반도체 패키지를 나타내는 단면도이다.
도 29 내지 도 37은 예시적인 실시예들에 따른 반도체 패키지의 제조 방법을 나타내는 도면들이다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다.
도 1은 예시적인 실시예들에 따른 반도체 패키지를 나타내는 단면도이다.
도 1을 참조하면, 반도체 패키지(1)는 몰드 기판(700), 몰드 기판(700) 내에 배치되는 제1 반도체 칩(200), 몰드 기판(700)의 제1 면(702)에 형성되는 와이어링 본딩 패드들(300), 몰드 기판(700)의 제1 면(702)을 커버하며 와이어링 본딩 패드들(300)과 접속되는 재배선들을 갖는 재배선층(100)을 포함할 수 있다. 반도체 패키지(1)는 몰드 기판(700) 내에 배치되는 복수 개의 제2 반도체 칩들(600) 및 몰드 기판(700)의 제1 면(702)에 형성되는 와이어링 본딩 패드들(310)을 더 포함할 수 있다. 반도체 패키지(1)는 몰드 기판(700) 내에 배치되는 지지 부재(500)를 더 포함할 수 있다. 반도체 패키지(1)는 재배선층(100) 상에 배치되는 외부 접속 부재들(800)을 더 포함할 수 있다.
예시적인 실시예들에 있어서, 반도체 패키지(1)는 몰드 기판(700) 및 몰드 기판(700)의 제1 면(702) 상에 형성된 재배선층(100)을 포함하는 팬 아웃 웨이퍼 레벨 패키지일 수 있다. 재배선층(100)은 몰드 기판(700)의 제1 면(702) 상에서 웨이퍼 레벨의 재배선 공정에 의해 형성될 수 있다. 몰드 기판(700) 내에는 본딩 와이어들(400, 410)에 의해 전기적으로 연결되는 제1 반도체 칩(200) 및 제2 반도체 칩들(600)이 수용될 수 있다.
몰드 기판(700)의 제1 면(702)에는 상기 본딩 와이어들의 일단부들과 접합되는 와이어링 본딩 패드들(300, 310)이 형성될 수 있다. 와이어링 본딩 패드들(300, 310)은 몰드 기판(700)의 제1 면(702)으로부터 노출되며, 재배선층(100)의 상기 재배선들 하부에서 상기 재배선들과 접합될 수 있다. 구체적으로, 와이어링 본딩 패드(300, 310)의 일면은 상기 본딩 와이어의 일단부와 접합되고, 상기 일면에 반대하는 와이어링 본딩 패드(300, 310)의 타면은 몰드 기판(700)의 제1 면(702)으로부터 노출되며 상기 재배선과 접합될 수 있다. 와이어링 본딩 패드(300, 310)의 상기 타면은 몰드 기판(700)의 제1 면(702)과 동일 평면 상에 위치할 수 있다. 와이어링 본딩 패드(300, 310)의 상기 일면과 측면들은 몰드 기판(700)에 의해 커버될 수 있다.
따라서, 상기 와이어링 본딩 패드의 일면은 상기 본딩 와이어와 접합되고, 상기 와이어링 본딩 패드의 타면은 상기 재배선과 접합될 수 있다. 즉, 상기 와이어링 본딩 패드는 상기 본딩 와이어와 상기 재배선을 서로 연결하기 위한 물리적인 접합면들을 제공하는 매개체로서의 릴레이 본딩 패드일 수 있다. 상기 와이어링 본딩 패드는 UBM(Under Bump Metallurgy)와 유사한 구조를 가질 수 있고 이와 유사한 역할을 수행할 수 있다.
상기 와이어링 본딩 패드는 하나의 도전 패턴의 형태로 제공될 수 있지만, 이에 제한되지는 않는다. 예를 들면, 절연막, 실리콘 등으로 이루어진 물질을 관통하는 도전성 전극을 갖는 연결체의 형태로 제공될 수 있다.
구체적으로, 제1 반도체 칩(200)은 제1 면, 즉, 활성면(active surface) 상에 복수 개의 칩 패드들(202)을 가질 수 있다. 칩 패드들(202)이 형성된 상기 제1 면에 반대하는 제2 면이 재배선층(100)을 향하도록 제1 반도체 칩(200)은 몰드 기판(700) 내에 수용될 수 있다. 제1 반도체 칩(200)의 상기 제2 면은 몰드 기판(700)의 제1 면(702)으로부터 노출될 수 있다.
제1 반도체 칩(200)은 집적 회로를 포함할 수 있다. 예를 들면, 제1 반도체 칩(200)은 로직 회로를 포함하는 로직 칩일 수 있다. 상기 로칙 칩은 후술하는 메모리 칩들을 제어하는 컨트롤러일 수 있다. 도면들에는 몇 개의 칩 패드들만이 도시되어 있으나, 상기 칩 패드들의 구조 및 배치들은 예시적으로 제공된 것이며, 본 발명이 이에 제한되지 않음을 이해할 수 있을 것이다.
지지 부재(500)는 복수 개의 제2 반도체 칩들(600)을 지지하는 역할을 수행할 수 있다. 지지 부재(500)는 인접하는 제1 반도체 칩(200)과 재배선층(100)으로부터 동일한 높이를 가질 수 있다. 지지 부재(500)의 일면은 몰드 기판(700)의 제1 면(702)으로부터 노출될 수 있다. 예를 들면, 지지 부재(500)는 반도체 기판, 금속 또는 비금속 플레이트, 인쇄 회로 기판 등을 포함할 수 있다.
지지 부재(500)는 내부에 수동 소자를 포함할 수 있다. 예를 들면, 지지 부재(500)는 커패시터, 저장기, 인덕터 등을 포함할 수 있다. 지지 부재(5000는 디커플링(decoupling), 필터링, 공진 감쇠 및/도는 전압 조절과 같은 기능들을 제공할 수 있다. 도면들에 도시되지는 않았지만, 지지 부재(500)는 후술하는 재배선들 중 일부에 전기적으로 연결될 수 있다.
복수 개의 제2 반도체 칩들(600)은 제1 반도체 칩(200) 및 지지 부재(500) 상에 배치될 수 있다. 제2 반도체 칩들(600a, 600b, 600c, 600d)은 제1 면, 즉, 활성면(active surface) 상에 복수 개의 칩 패드들(602a, 602b, 602c, 602d)을 가질 수 있다. 칩 패드들(602a, 602b, 602c, 602d)이 형성된 상기 제1 면에 반대하는 제2 면이 재배선층(100)을 향하도록 제2 반도체 칩들(600)은 몰드 기판(700) 내에 수용될 수 있다.
제2 반도체 칩들(600)은 메모리 칩들을 포함할 수 있다. 상기 메모리 칩은 다양한 형태의 메모리 회로, 예컨대 디램(DRAM), 에스램(SRAM), 플래시(flash), 피램(PRAM), 알이램(ReRAM), 에프이램(FeRAM) 또는 엠램(MRAM)을 포함할 수 있다. 상기 제2 반도체 칩들의 개수, 크기, 배치 등은 예시적으로 제공된 것이며, 본 발명이 이에 제한되지 않음을 이해할 수 있을 것이다.
와이어링 본딩 패드들(300)은 몰드 기판(700)의 제1 면(702)에 형성되며 본딩 와이어들(400)의 일단부들과 연결될 수 있다. 따라서, 와이어링 본딩 패드들(300)은 본딩 와이어들(400)에 의해 제1 반도체 칩(200)의 칩 패드(202)와 전기적으로 연결될 수 있다.
와이어링 본딩 패드들(310)은 몰드 기판(700)의 제1 면(702)에 형성되며 본딩 와이어들(410)의 일단부들과 연결될 수 있다. 따라서, 와이어링 본딩 패드들(310)은 본딩 와이어들(410)에 의해 제2 반도체 칩들(600)의 상기 칩 패드들과 전기적으로 연결될 수 있다.
재배선층(100)의 상기 재배선들은 몰드 기판(700)의 제1 면(702)으로부터 노출된 와이어링 본딩 패드들(300, 310)의 타면들과 직접 접촉할 수 있다.
구체적으로, 재배선층(100)은 몰드 기판(700)의 제1 면(702) 상에 형성되며 와이어링 본딩 패드들(300, 310)을 노출시키는 제1 개구들을 갖는 제1 절연막(110) 및 제1 절연막(110) 상에 형성되며 적어도 일부가 상기 제1 개구를 통해 와이어링 본딩 패드들(300, 310)과 직접 접촉하는 제1 재배선들(112)을 포함할 수 있다.
재배선층(100)은 제1 절연막(110) 상에 형성되며 제1 재배선들(112)을 노출시키는 제2 개구들을 갖는 제2 절연막(120) 및 제2 절연막(120) 상에 형성되며 적어도 일부가 상기 제2 개구를 통해 제1 재배선들(112)과 직접 접촉하는 제2 재배선들(122)를 포함할 수 있다.
재배선층(100)은 제2 절연막(120) 상에 형성되며 제2 재배선들(122)을 노출시키는 제3 개구들을 갖는 제3 절연막(130) 및 제3 절연막(130) 상에 형성되며 적어도 일부가 상기 제3 개구를 통해 제2 재배선들(122)과 직접 접촉하는 제3 재배선들(132)를 포함할 수 있다.
재배선층(100)은 제3 절연막(130) 상에 형성되며 제3 재배선들(132)을 노출시키는 제4 개구들을 갖는 제4 절연막(140) 및 제4 절연막(140) 상에 형성되며 적어도 일부가 상기 제4 개구를 통해 제3 재배선들(132)과 직접 접촉하는 제4 재배선들(142)를 포함할 수 있다.
재배선층(100)은 제4 절연막(140) 상에 형성되며 제4 재배선들(142)을 노출시키는 제5 개구들을 갖는 제5 절연막(150)을 포함할 수 있다. 이에 따라, 웨이퍼의 각 다이에 대응하는 몰드 기판(700) 상에 반도체 제조 공정을 수행하여 형성된 팬 아웃 타입의 솔더볼 랜딩 패드들을 갖는 재배선층(100)을 형성할 수 있다.
외부 접속 부재들(800)은 상기 제5 개구들에 노출된 제4 재배선들(142)의 일부들 상에 각각 배치될 수 있다. 예를 들면, 외부 접속 부재(800)는 솔더 볼을 포함할 수 있다. 이 경우에 있어서, 제4 재배선(142)의 일부는 랜딩 패드, 즉, 패키지 패드의 역할을 수행할 수 있다.
상술한 바와 같이, 팬 아웃 웨이퍼 레벨 패키지인 반도체 패키지(1)는 몰드 기판(700) 내에 본딩 와이어 연결 구조를 갖는 제1 반도체 칩(200) 및 복수 개의 제2 반도체 칩들(600), 몰드 기판(700)의 제1 면(702)에 형성되며 상기 제1 및 제2 반도체 칩들과 전기적으로 연결된 본딩 와이어들의 일단부들이 접합되는 와이어링 본딩 패드들(300, 310), 및 몰드 기판(700)의 제1 면(702) 상에 재배선 공정에 의해 형성된 팬 아웃 타입의 재배선층(100)을 포함할 수 있다. 재배선층(100)의 제1 재배선(112)은 몰드 기판(700)의 제1 면(702)으로부터 노출된 와이어링 본딩 패드들(300, 310)에 접합될 수 있다.
따라서, 와이어링 본딩 패드들(300, 310)은 본딩 와이어들을 상기 재배선 공정을 통해 형성된 상기 재배선들과 전기적으로 연결시키고 물리적인 접합면들을 제공하는 매개체의 역할을 수행할 수 있다. 이러한 와이어링 본딩 패드들은 상기 본딩 와이어 연결 구조로 인해 팬 아웃 타입의 재배선층과 호환성이 떨어지는 반도체 칩들을 상기 재배선층 상에 실장시킴으로써, 팬 아웃 웨이퍼 레벨 패키지를 제공할 수 있다.
이하에서는, 도 1의 반도체 패키지를 제조하는 방법에 대하여 설명하기로 한다.
도 2 내지 도 14는 예시적인 실시예들에 따른 반도체 패키지의 제조 방법을 나타내는 도면들이다. 도 2, 도 3, 도 4, 도 6, 도 9, 도 11, 도 12, 도 13 및 도 14는 예시적인 실시예들에 따른 반도체 패키지의 제조 방법을 나타내는 단면도들이다. 도 5는 도 4의 평면도이다. 도 7은 도 6의 평면도이다. 도 10은 도 9의 평면도이다.
도 2를 참조하면, 먼저, 더미 기판(10) 상에 분리막(20)을 형성할 수 있다.
예시적인 실시예들에 있어서, 더미 기판(10)은 복수 개의 반도체 칩들을 적층하고 이들을 커버하는 몰드 기판을 형성하기 위한 베이스 기판으로 사용될 수 있다. 더미 기판(10)은 반도체 공정이 수행되는 웨이퍼와 대응하는 크기를 가질 수 있다. 예를 들면, 더미 기판(10)은 실리콘 기판, 유리 기판, 비금속 또는 금속의 플레이트 등을 포함할 수 있다.
분리막(20)은 임시 접착제(temporary adhesive)의 역할을 하는 폴리머 테이프를 포함할 수 있다. 분리막(20)은 광을 조사하거나 가열함으로써 접착력을 상실할 수 있는 물질을 포함할 수 있다. 예를 들면, 분리막(20)은 자외선 또는 가시광선의 조사에 의해 가교 결합할 수 있는 이중 경화 실리콘 접착제를 포함할 수 있다.
도 3을 참조하면, 분리막(20) 상에 복수 개의 릴레이 본딩 패드들(300, 310)을 형성할 수 있다.
예시적인 실시예들에 있어서, 릴레이 본딩 패드들(300, 310)은 서로 이격된 금속 패턴들을 포함할 수 있다. 상기 금속 패턴들을 스퍼터링 공정, 도금 공정, 패터닝 공정 등을 통해 형성한 후, 분리막(20) 상의 기 설정된 위치들로 배치되도록 분리막(20) 상에 접착할 수 있다. 예를 들면, 릴레이 본딩 패드들(300, 310)은 금(Au), 구리(Cu), 알루미늄(Al) 등과 같은 금속, 또는 니켈/금(Ni/Au), 주석/구리(Sn/Cu) 등과 같은 합금을 포함할 수 있다.
이 경우에 있어서, 릴레이 본딩 패드들(300, 310)은 본딩 와이어들과 접합되는 와이어링 본딩 패드들로 사용될 수 있다. 릴레이 본딩 패드(300)는 후속하여 적층되는 제1 반도체 칩과의 전기적 연결을 위한 본딩 와이어와 접합되는 금속 접합부일 수 있다. 릴레이 본딩 패드들(310)은 후속하여 적층되는 제2 반도체 칩과의 전기적 연결을 위한 본딩 와이어와 접합되는 금속 접합부일 수 있다.
도 4 및 도 5를 참조하면, 분리막(20) 상에 제1 반도체 칩(200)을 배치한 후, 제1 반도체 칩(200)의 칩 패드들(202)과 릴레이 본딩 패드들(300)을 도전성 연결 부재들(400)에 의해 서로 연결시킬 수 있다. 또한, 분리막(20) 상에 제1 반도체 칩(200)에 인접하게 지지 부재(500)를 배치시킬 수 있다.
예시적인 실시예들에 있어서, 제1 반도체 칩(200)은 제1 면, 즉, 활성면(active surface) 상에 복수 개의 칩 패드들(202)을 가질 수 있다. 칩 패드들(202)이 형성된 상기 제1 면에 반대하는 제2 면이 더미 기판(10)을 향하도록 제1 반도체 칩(200)은 더미 기판(10) 상에 배치될 수 있다.
도전성 연결 부재들(400)은 본딩 와이어들일 수 있다. 이 경우에 있어서, 릴레이 본딩 패드들(300)은 와이어링 본딩 패드들일 수 있다. 와이어 본딩 공정을 수행하여 제1 반도체 칩(200)의 칩 패드들(202) 및 상기 와이어링 본딩 패드들을 상기 본딩 와이어들에 의해 서로 전기적으로 연결시킬 수 있다. 이에 따라, 상기 본딩 와이어의 일단부는 상기 와이어링 본딩 패드의 일면에 접합될 수 있다.
제1 반도체 칩(200)은 집적 회로를 포함할 수 있다. 예를 들면, 제1 반도체 칩(200)은 로직 회로를 포함하는 로직 칩일 수 있다. 상기 로칙 칩은 후술하는 메모리 칩들을 제어하는 컨트롤러일 수 있다. 도면들에는 몇 개의 칩 패드들만이 도시되어 있으나, 상기 칩 패드들의 구조 및 배치들은 예시적으로 제공된 것이며, 본 발명이 이에 제한되지 않음을 이해할 수 있을 것이다.
지지 부재(500)는 후술하는 바와 같이, 상부에 적층되는 복수 개의 반도체 칩들을 지지하는 역할을 수행할 수 있다. 지지 부재(500)는 인접하는 제1 반도체 칩(200)과 분리막(20)으로부터 동일한 높이를 가질 수 있다. 따라서, 지지 부재(500)의 상부면은 제1 반도체 칩(200)의 상기 제1 면과 동일한 평면에 위치할 수 있다. 예를 들면, 지지 부재(500)는 반도체 기판, 금속 또는 비금속 플레이트, 인쇄 회로 기판 등을 포함할 수 있다.
지지 부재(500)는 내부에 수동 소자를 포함할 수 있다. 예를 들면, 지지 부재(500)는 커패시터, 저장기, 인덕터 등을 포함할 수 있다. 지지 부재(5000는 디커플링(decoupling), 필터링, 공진 감쇠 및/또는 전압 조절과 같은 기능들을 제공할 수 있다. 도면들에 도시되지는 않았지만, 지지 부재(500)는 후술하는 재배선들 중 일부에 전기적으로 연결될 수 있다.
도 6 및 도 7을 참조하면, 제1 반도체 칩(200) 및 지지 부재(500) 상에 복수 개의 제2 반도체 칩들(600)을 적층한 후, 제2 반도체 칩들(600)의 칩 패드들(602a, 602b, 602c, 602d)과 릴레이 본딩 패드들(310)을 도전성 연결 부재들(410)에 의해 서로 연결시킬 수 있다.
예시적인 실시예들에 있어서, 제2 반도체 칩들(600a, 600b, 600c, 600d)은 제1 면, 즉, 활성면(active surface) 상에 복수 개의 칩 패드들(602a, 602b, 602c, 602d)을 가질 수 있다. 칩 패드들(602a, 602b, 602c, 602d)이 형성된 상기 제1 면에 반대하는 제2 면이 더미 기판(10)을 향하도록 제2 반도체 칩들(600)은 더미 기판(10) 상에 각각 배치될 수 있다.
복수 개의 제2 반도체 칩들(600a, 600b, 600c, 600d)을 접착층들(610)에 의해 순차적으로 적층될 수 있다. 제2 반도체 칩들(600a, 600b, 600c, 600d)은 카스테이드(cascade) 구조로 적층될 수 있다. 상기 제2 반도체 칩들은 순차적으로 오프셋 정렬될 수 있다. 상기 제2 반도체 칩의 평면적은 상기 제1 반도체 칩 또는 상기 지지 부재의 평면적보다 더 클 수 있다.
도전성 연결 부재들(410)은 본딩 와이어들일 수 있다. 이 경우에 있어서, 릴레이 본딩 패드들(310)은 와이어링 본딩 패드들일 수 있다. 와이어 본딩 공정을 수행하여 제2 반도체 칩들(600)의 상기 칩 패드들 및 상기 와이어링 본딩 패드들을 상기 본딩 와이어들에 의해 서로 전기적으로 연결시킬 수 있다. 이에 따라, 상기 본딩 와이어의 일단부는 상기 와이어링 본딩 패드의 일면에 접합될 수 있다.
제2 반도체 칩들(600)은 메모리 칩들을 포함할 수 있다. 상기 메모리 칩은 다양한 형태의 메모리 회로, 예컨대 디램(DRAM), 에스램(SRAM), 플래시(flash), 피램(PRAM), 알이램(ReRAM), 에프이램(FeRAM) 또는 엠램(MRAM)을 포함할 수 있다. 상기 제2 반도체 칩들의 개수, 크기, 배치, 연결 구조 등은 예시적으로 제공된 것이며, 본 발명이 이에 제한되지 않음을 이해할 수 있을 것이다.
도 8을 참조하면, 더미 기판(10) 상에 제1 반도체 칩(200) 및 제2 반도체 칩들(600)을 커버하는 몰드 기판(700)을 형성할 수 있다.
예시적인 실시예들에 있어서, 몰딩 공정에 의해 분리막(20) 상에 몰딩 부재를 성형함으로써, 제1 반도체 칩(200), 지지 부재(500) 및 제2 반도체 칩들(600)을 커버하는 몰드 기판(700)을 형성할 수 있다. 예를 들면, 몰드 기판(700)은 에폭시 몰딩 컴파운드(epoxy molding compound)를 포함할 수 있다.
도 9 및 도 10을 참조하면, 몰드 기판(700)이 형성된 도 8의 구조물을 뒤집고, 더미 기판(10) 및 분리막(20)을 몰드 기판(700)으로부터 제거할 수 있다.
예시적인 실시예들에 있어서, 분리막(20)에 광을 조사하거나 분리막(20)을 가열함으로써 더미 기판(10)을 몰드 기판(700)으로부터 분리할 수 있다. 더미 기판(10)이 분리됨에 따라, 몰드 기판(700)의 제1 면(702)으로부터 릴레이 본딩 패드들(300, 310)이 노출될 수 있다. 이와 함께, 제1 반도체 칩(200)의 상기 제2 면 그리고 지지 부재(500)의 일면이 몰드 기판(700)의 제1 면(702)으로부터 노출될 수 있다.
따라서, 몰드 기판(700)의 제1 면(702)에는 와이어링 본딩 패드들(300, 310)이 형성될 수 있다. 와이어링 본딩 패드(300)는 제1 반도체 칩(200)의 칩 패드(202)와 연결된 본딩 와이어(400)의 일단부와 연결될 수 있다. 와이어링 본딩 패드(310)는 제2 반도체 칩들(600)의 상기 칩 패드와 연결된 본딩 와이어(410)의 일단부와 연결될 수 있다. 본딩 와이어(400)의 일단부와 접합된 와이어링 본딩 패드(300, 310)의 일면에 반대하는 타면이 몰드 기판(700)의 제1 면(702)으로부터 노출될 수 있다.
도 11을 참조하면, 몰드 기판(700)의 제1 면(702) 상에 와이어링 본딩 패드들(300, 310)을 각각 노출시키는 제1 개구들(111)을 갖는 제1 절연막(110)을 형성할 수 있다.
예시적인 실시예들에 있어서, 몰드 기판(700)의 제1 면(702), 제1 반도체 칩(200)의 상기 제2 면, 지지 부재(500)의 일면 및 와이어링 본딩 패드들(300, 310)을 커버하는 제1 절연막을 형성한 후, 상기 제1 절연막을 패터닝하여 와이어링 본딩 패드들(300, 310)을 각각 노출시키는 제1 개구들(111)을 형성할 수 있다.
예를 들면, 제1 절연막(110)은 폴리머, 유전막 등을 포함할 수 있다. 상기 제1 절연막은 기상 증착 공정, 스핀 코팅 공정 등에 의해 형성될 수 있다.
도 12를 참조하면, 제1 절연막(110) 상에 제1 개구(111)를 통해 와이어링 본딩 패드들(300, 310)과 각각 직접 접촉하는 제1 재배선들(112)을 형성할 수 있다.
예시적인 실시예들에 있어서, 제1 재배선(112)은 제1 절연막(110)의 일부 및 와이어링 본딩 패드(300, 310) 상에 형성될 수 있다. 상기 제1 재배선은 제1 절연막(110)의 일부 및 제1 개구(111) 내에 시드막을 형성한 후, 상기 시드막을 패터닝하고 전해 도금 공정을 수행함으로써 형성될 수 있다.
따라서, 제1 재배선(112)의 적어도 일부는 상기 개구를 통해 와이어링 본딩 패드(300, 310)와 직접 접촉할 수 있다.
도 13 및 도 14를 참조하면, 도 11 및 도 12를 참조로 설명한 공정들과 동일하거나 유사한 공정들을 수행하여 몰드 기판(700)의 제1 면(702) 상에 재배선층(100)을 형성한 후, 재배선층(100) 상에 외부 접속 부재들(800)을 형성할 수 있다.
예시적인 실시예들에 있어서, 제1 절연막(110) 및 제1 재배선들(112) 상에 제2 절연막(120) 및 제2 재배선들(122)을 형성할 수 있다. 제2 절연막(120)은 제1 절연막(110) 상에 제1 재배선들(112)을 각각 노출시키는 개구들을 가질 수 있다. 제2 재배선(122)은 제2 절연막(120)의 일부 및 제1 재배선(112)의 일부 상에 형성될 수 있다.
이어서, 제2 절연막(120) 및 제2 재배선들(122) 상에 제3 절연막(130) 및 제3 재배선들(132)을 형성할 수 있다. 제3 절연막(130)은 제2 절연막(120) 상에 제2 재배선들(122)을 각각 노출시키는 개구들을 가질 수 있다. 제3 재배선(132)은 제3 절연막(130)의 일부 및 제2 재배선(122)의 일부 상에 형성될 수 있다.
이후, 제3 절연막(130) 및 제3 재배선들(132) 상에 제4 절연막(140) 및 제4 재배선들(142)을 형성할 수 있다. 제4 절연막(140)은 제3 절연막(130) 상에 제3 재배선들(132)을 각각 노출시키는 개구들을 가질 수 있다. 제4 재배선(142)은 제4 절연막(140)의 일부 및 제3 재배선(132)의 일부 상에 형성될 수 있다.
이에 따라, 몰드 기판(700)의 제1 면(702) 상에 릴레이 본딩 패드들인 와이어링 본딩 패드들(300, 310)과 각각 전기적으로 연결되는 재배선들을 갖는 재배선층(100)을 형성할 수 있다. 상기 재배선층의 절연막들의 개수, 배치 등은 예시적으로 제공된 것이며, 본 발명이 이에 제한되지 않음을 이해할 수 있을 것이다.
이어서, 재배선층(100) 상에 상기 재배선과 전기적으로 연결되는 외부 접속 부재들(800)을 형성할 수 있다. 예를 들면, 제4 재배선(142)의 일부 상에 외부 접속 부재로서 솔더 볼을 형성할 수 있다. 이 경우에 있어서, 제4 재배선(142)의 일부는 랜딩 패드, 즉, 패키지 패드의 역할을 수행할 수 있다. 이에 따라, 웨이퍼의 각 다이의 크기와 동일한 몰드 기판(700) 상에 반도체 제조 공정을 수행하여 팬아웃 타입의 솔더볼 랜딩 패드들을 갖는 재배선층(100)을 형성할 수 있다.
이 후, 소잉 공정을 통해 개별적인 몰드 기판(700)으로 분리하여 와이어링 본딩 패드들(300, 310)을 갖는 몰드 기판(700) 및 몰드 기판(700) 상에 형성된 재배선층(100)을 포함하는 팬 아웃 웨이퍼 레벨 패키지를 완성할 수 있다.
도 15 내지 도 19는 예시적인 실시예들에 따른 반도체 패키지의 제조 방법을 나타내는 단면도들이다. 상기 반도체 패키지의 제조 방법은 릴레이 본딩 패드들을 형성하는 단계들을 제외하고는 도 2 내지 도 14를 참조로 설명한 단계들과 실질적으로 동일하다. 이에 따라, 동일한 구성요소들에 대해서는 동일한 참조부호들로 나타내고, 또한 동일한 구성요소들에 대한 반복 설명은 생략한다.
도 15를 참조하면, 더미 기판(10) 상에 제1 분리막(20)을 형성한 후, 제1 분리막(20) 상에 복수 개의 돌출부들(32, 34)을 갖는 금속 패턴층(30)을 형성하고, 금속 패턴층(30) 상에 제2 분리막(40)을 형성할 수 있다.
예시적인 실시예들에 있어서, 금속 패턴층(30)은 도금 공정, 증착 및 패터닝 공정 등을 통해 형성된 후, 제1 분리막(20) 상에 접착될 수 있다. 금속 패턴층(30)은 릴레이 접합 패드 부분을 형성하기 위한 돌출부들(32, 34)을 가질 수 있다. 금속 패턴층(30)은 단일의 금속막 또는 복수 개의 금속막들을 포함할 수 있다. 예를 들면, 금속 패턴층(30)은 금(Au), 구리(Cu), 알루미늄(Al) 등과 같은 금속, 또는 니켈/금(Ni/Au), 주석/구리(Sn/Cu) 등과 같은 합금을 포함할 수 있다. 제2 분리막(40)은 금속 패턴층(30) 상에 형성되며, 돌출부들(32, 34)을 각각 노출시키는 개구들을 가질 수 있다. 제1 및 제2 분리막들(20, 40)은 임시 접착제의 역할을 하는 폴리머 테이프를 포함할 수 있다.
도 16을 참조하면, 더미 기판(10) 상의 제2 분리막(40) 상에 제1 반도체 칩(200)을 배치한 후, 제1 반도체 칩(200)의 칩 패드들(202)과 금속 패턴층(30)의 돌출부(32)를 도전성 연결 부재들(400)에 의해 서로 연결시킬 수 있다. 또한, 제2 분리막(40) 상에 제1 반도체 칩(200)에 인접하게 지지 부재(500)를 배치시킬 수 있다.
예시적인 실시예들에 있어서, 칩 패드들(202)이 형성된 제1 면에 반대하는 제2 면이 더미 기판(10)을 향하도록 제1 반도체 칩(200)은 더미 기판(10) 상에 배치될 수 있다.
도전성 연결 부재들(400)은 본딩 와이어들일 수 있다. 와이어 본딩 공정을 수행하여 제1 반도체 칩(200)의 칩 패드들(202) 및 금속 패턴층(30)의 돌출부들(32)을 상기 본딩 와이어들에 의해 서로 전기적으로 연결시킬 수 있다. 이에 따라, 상기 본딩 와이어의 일단부는 금속 패턴층(30)의 돌출부(32)의 일면에 접합될 수 있다.
이어서, 제1 반도체 칩(200) 및 지지 부재(500) 상에 복수 개의 제2 반도체 칩들(600)을 적층한 후, 제2 반도체 칩들(600)의 칩 패드들(602a, 602b, 602c, 602d)과 금속 패턴층(30)의 돌출부(34)를 도전성 연결 부재들(410)에 의해 서로 연결시킬 수 있다.
예시적인 실시예들에 있어서, 칩 패드들(602a, 602b, 602c, 602d)이 형성된 제1 면에 반대하는 제2 면이 더미 기판(10)을 향하도록 제2 반도체 칩들(600)은 더미 기판(10) 상에 각각 배치될 수 있다.
도전성 연결 부재들(410)은 본딩 와이어들일 수 있다. 와이어 본딩 공정을 수행하여 제2 반도체 칩들(600)의 상기 칩 패드들 및 금속 패턴층(30)의 돌출부들(34)을 상기 본딩 와이어들에 의해 서로 전기적으로 연결시킬 수 있다. 이에 따라, 상기 본딩 와이어의 일단부는 금속 패턴층(30)의 돌출부(34)의 일면에 접합될 수 있다.
이 후, 더미 기판(10) 상에 제1 반도체 칩(200) 및 제2 반도체 칩들(600)을 커버하는 몰드 기판(700)을 형성할 수 있다.
도 17 및 도 18을 참조하면, 몰드 기판(700)이 형성된 도 16의 구조물을 뒤집고, 더미 기판(10) 및 제1 분리막(20)을 몰드 기판(700)으로부터 제거한 후, 돌출부들(32, 34)을 남겨두도록 금속 패턴층(30) 및 제2 분리막(40)을 몰드 기판(700)으로부터 제거할 수 있다.
예시적인 실시예들에 있어서, 제1 분리막(20)에 광을 조사하거나 제1 분리막(20)을 가열함으로써 더미 기판(10)을 몰드 기판(700)으로부터 분리할 수 있다. 더미 기판(10)이 분리됨에 따라, 금속 패턴층(30)이 노출될 수 있다.
이어서, 상기 돌출부들만이 남겨지도록 금속 패턴층(30)의 일부를 식각한 후, 제2 분리막(40)을 몰드 기판(700)으로부터 제거할 수 있다. 상기 남겨진 돌출부들은 릴레이 접합 패드들(300, 310)로서 각각 사용될 수 있다. 따라서, 몰드 기판(700)의 제1 면(702)으로부터 릴레이 본딩 패드들(300, 310)이 노출될 수 있다.
이와 다르게, 제2 분리막(40)을 벗겨냄(peeling off)으로써, 상기 돌출부들만을 남기면서 금속 패턴층(30)을 몰드 기판(700)으로 제거할 수 있다. 금속 패턴층(30)은 제2 분리막(40)이 벗겨질 때 상기 돌출부들만 남기고 충분히 얇은 두께를 가질 수 있다.
도 19를 참조하면, 몰드 기판(700)의 제1 면(702) 상에 릴레이 본딩 패드들(300, 310)과 각각 전기적으로 연결되는 재배선들을 갖는 재배선층(100)을 형성한 후, 재배선층(100) 상에 상기 재배선과 전기적으로 연결되는 외부 접속 부재들(800)을 형성할 수 있다.
이 후, 소잉 공정을 통해 개별적인 몰드 기판(700)으로 분리하여 릴레이 본딩 패드들(300, 310)을 갖는 몰드 기판(700) 및 몰드 기판(700) 상에 형성된 재배선층(100)을 포함하는 팬 아웃 웨이퍼 레벨 패키지를 완성할 수 있다.
도 20은 예시적인 실시예들에 따른 반도체 패키지를 나타내는 단면도이다. 상기 반도체 패키지는 재배선과 직접 연결되는 칩 패드를 갖는 반도체 칩을 더 포함하는 것을 제외하고는 도 1을 참조로 설명한 반도체 패키지와 실질적으로 동일하거나 유사하다. 이에 따라, 동일한 구성요소들에 대해서는 동일한 참조부호들로 나타내고, 또한 동일한 구성요소들에 대한 반복 설명은 생략한다.
도 20을 참조하면, 반도체 패키지(2)는 몰드 기판(700), 몰드 기판(700) 내에 배치되는 제1 반도체 칩(200), 제2 반도체 칩(220) 및 복수 개의 제3 반도체 칩들(600), 몰드 기판(700)의 제1 면(702)에 형성되는 와이어링 본딩 패드들(300, 310), 및 몰드 기판(700)의 제1 면(702)을 커버하며 와이어링 본딩 패드들(300)과 접속되는 재배선들을 갖는 재배선층(100)을 포함할 수 있다. 반도체 패키지(1)는 재배선층(100) 상에 배치되는 외부 접속 부재들(800)을 더 포함할 수 있다.
예시적인 실시예들에 있어서, 제1 반도체 칩(200)은 제1 면 상에 복수 개의 칩 패드들(202)을 가질 수 있다. 칩 패드들(202)이 형성된 상기 제1 면에 반대하는 제2 면이 재배선층(100)을 향하도록 제1 반도체 칩(200)은 몰드 기판(700) 내에 수용될 수 있다. 제1 반도체 칩(200)의 상기 제2 면은 몰드 기판(700)의 제1 면(702)으로부터 노출될 수 있다.
제2 반도체 칩(220)은 제1 면 상에 복수 개의 칩 패드들(222)을 가질 수 있다. 칩 패드들(222)이 형성된 상기 제1 면이 재배선층(100)을 향하도록 제2 반도체 칩(220)은 몰드 기판(700) 내에 수용될 수 있다. 제2 반도체 칩(220)의 상기 제1 면 및 칩 패드들(222)은 몰드 기판(700)의 제1 면(702)으로부터 노출될 수 있다. 제2 반도체 칩(220)는 인접하는 제1 반도체 칩(200)과 재배선층(100)으로부터 동일한 높이를 가질 수 있다.
복수 개의 제3 반도체 칩들(600)은 제1 반도체 칩(200) 및 제2 반도체 칩(220) 상에 배치될 수 있다. 제3 반도체 칩들(600a, 600b, 600c, 600d)은 제1 면 상에 복수 개의 칩 패드들(602a, 602b, 602c, 602d)을 가질 수 있다. 칩 패드들(602a, 602b, 602c, 602d)이 형성된 상기 제1 면에 반대하는 제2 면이 재배선층(100)을 향하도록 제3 반도체 칩들(600)은 몰드 기판(700) 내에 수용될 수 있다.
예를 들면, 제2 반도체 칩(220)은 로직 회로를 포함하는 로직 칩일 수 있다. 제1 반도체 칩(200) 및 제3 반도체 칩들(600)은 메모리 회로를 포함하는 메모리 칩들일 수 있다. 상기 제1 내지 제3 반도체 칩들의 개수, 크기, 배치 등은 예시적으로 제공된 것이며, 본 발명이 이에 제한되지 않음을 이해할 수 있을 것이다.
와이어링 본딩 패드들(300)은 몰드 기판(700)의 제1 면(702)에 형성되며 본딩 와이어들(400)의 일단부들과 연결될 수 있다. 따라서, 와이어링 본딩 패드들(300)은 본딩 와이어들(400)에 의해 제1 반도체 칩(200)의 칩 패드(202)와 전기적으로 연결될 수 있다.
와이어링 본딩 패드들(310)은 몰드 기판(700)의 제1 면(702)에 형성되며 본딩 와이어들(410)의 일단부들과 연결될 수 있다. 따라서, 와이어링 본딩 패드들(310)은 본딩 와이어들(410)에 의해 제3 반도체 칩들(600)의 상기 칩 패드들과 전기적으로 연결될 수 있다.
재배선층(100)의 상기 재배선들은 몰드 기판(700)의 제1 면(702)으로부터 노출된 와이어링 본딩 패드들(300, 310) 및 제2 반도체 칩(220)의 칩 패드들(222)과 직접 접촉할 수 있다.
구체적으로, 재배선층(100)은 몰드 기판(700)의 제1 면(702) 상에 형성되며 와이어링 본딩 패드들(300, 310) 및 제2 반도체 칩(220)의 칩 패드들(222)을 노출시키는 제1 개구들을 갖는 제1 절연막(110) 및 제1 절연막(110) 상에 형성되며 적어도 일부가 상기 제1 개구를 통해 와이어링 본딩 패드들(300, 310) 및 제2 반도체 칩(220)의 칩 패드들(222)과 직접 접촉하는 제1 재배선들(112)을 포함할 수 있다.
또한, 재배선층(100)은 제1 절연막(110) 상에 순차적으로 형성된 제2, 제3, 제4 및 제5 절연막들(120, 130, 140, 150) 및 제2, 제3 및 제4 재배선들(122, 132, 142)을 더 포함할 수 있다.
외부 접속 부재들(800)은 제4 재배선들(142)의 일부들 상에 각각 배치될 수 있다. 예를 들면, 외부 접속 부재(800)는 솔더 볼을 포함할 수 있다.
이하에서는, 도 20의 반도체 패키지를 제조하는 방법에 대하여 설명하기로 한다.
도 21 내지 도 27은 예시적인 실시예들에 따른 반도체 패키지의 제조 방법을 나타내는 도면들이다. 도 21, 도 22, 도 23, 도 25, 도 26 및 도 27은 예시적인 실시예들에 따른 반도체 패키지의 제조 방법을 나타내는 단면도들이다. 도 23은 도 24의 평면도이다.
도 21을 참조하면, 더미 기판(10) 상의 분리막(20) 상에 복수 개의 릴레이 본딩 패드들(300, 310) 및 제1 반도체 칩(200)을 배치시킨 후 제1 반도체 칩(200)의 칩 패드들(202)과 릴레이 본딩 패드들(300)을 도전성 연결 부재들(400)에 의해 서로 연결시킬 수 있다. 이어서, 분리막(20) 상에 제1 반도체 칩(200)에 인접하게 제2 반도체 칩(220)를 배치시킬 수 있다.
예시적인 실시예들에 있어서, 제1 반도체 칩(200)은 제1 면, 즉, 활성면(active surface) 상에 복수 개의 칩 패드들(202)을 가질 수 있다. 칩 패드들(202)이 형성된 상기 제1 면에 반대하는 제2 면이 더미 기판(10)을 향하도록 제1 반도체 칩(200)은 더미 기판(10) 상에 배치될 수 있다.
도전성 연결 부재들(400)은 본딩 와이어들일 수 있다. 이 경우에 있어서, 릴레이 본딩 패드들(300)은 와이어링 본딩 패드들일 수 있다. 와이어 본딩 공정을 수행하여 제1 반도체 칩(200)의 칩 패드들(202) 및 상기 와이어링 본딩 패드들을 상기 본딩 와이어들에 의해 서로 전기적으로 연결시킬 수 있다. 이에 따라, 상기 본딩 와이어의 일단부는 상기 와이어링 본딩 패드의 일면에 접합될 수 있다.
예시적인 실시예들에 있어서, 제2 반도체 칩(220)은 제1 면, 즉, 활성면(active surface) 상에 복수 개의 칩 패드들(222)을 가질 수 있다. 칩 패드들(222)이 형성된 상기 제1 면이 더미 기판(10)을 향하도록 제2 반도체 칩(220)은 더미 기판(10) 상에 배치될 수 있다.
예를 들면, 제1 반도체 칩(200)은 메모리 회로를 포함하는 메모리 칩이고, 제2 반도체 칩(220)은 로직 회로를 포함하는 로직 칩일 수 있다. 상기 로칙 칩은 상기 메모리 칩을 제어하는 컨트롤러일 수 있다.
도 22를 참조하면, 제1 반도체 칩(200) 및 제2 반도체 칩(220) 상에 복수 개의 제3 반도체 칩들(600)을 적층한 후, 제3 반도체 칩들(600)의 칩 패드들(602a, 602b, 602c, 602d)과 릴레이 본딩 패드들(310)을 도전성 연결 부재들(410)에 의해 서로 연결시킬 수 있다. 이어서, 더미 기판(10) 상에 제1 반도체 칩(200), 제2 반도체 칩(220) 및 제3 반도체 칩들(600)을 커버하는 몰드 기판(700)을 형성할 수 있다.
예시적인 실시예들에 있어서, 제3 반도체 칩들(600a, 600b, 600c, 600d)은 제1 면, 즉, 활성면(active surface) 상에 복수 개의 칩 패드들(602a, 602b, 602c, 602d)을 가질 수 있다. 칩 패드들(602a, 602b, 602c, 602d)이 형성된 상기 제1 면에 반대하는 제2 면이 더미 기판(10)을 향하도록 제3 반도체 칩들(300)은 더미 기판(10) 상에 배치될 수 있다.
도전성 연결 부재들(410)은 본딩 와이어들일 수 있다. 이 경우에 있어서, 릴레이 본딩 패드들(310)은 와이어링 본딩 패드들일 수 있다. 와이어 본딩 공정을 수행하여 제3 반도체 칩들(600)의 상기 칩 패드들 및 상기 와이어링 본딩 패드들을 상기 본딩 와이어들에 의해 서로 전기적으로 연결시킬 수 있다. 이에 따라, 상기 본딩 와이어의 일단부는 상기 와이어링 본딩 패드의 일면에 접합될 수 있다.
도 23 및 도 24를 참조하면, 몰드 기판(700)이 형성된 도 22의 구조물을 뒤집고, 더미 기판(10) 및 분리막(20)을 몰드 기판(700)으로부터 제거할 수 있다.
예시적인 실시예들에 있어서, 분리막(20)에 광을 조사하거나 분리막(20)을 가열함으로써 더미 기판(10)을 몰드 기판(700)으로부터 분리할 수 있다. 더미 기판(10)이 분리됨에 따라, 몰드 기판(700)의 제1 면(702)으로부터 릴레이 본딩 패드들(300, 310) 및 제2 반도체 칩(220)의 칩 패드들(222)이 노출될 수 있다. 이와 함께, 제1 반도체 칩(200)의 상기 제2 면 그리고 제2 반도체 칩(220)의 상기 제1 면이 몰드 기판(700)의 제1 면(702)으로부터 노출될 수 있다.
도 25를 참조하면, 몰드 기판(700)의 제1 면(702) 상에 와이어링 본딩 패드들(300, 310) 및 제2 반도체 칩(220)의 칩 패드들(222)을 각각 노출시키는 제1 개구들(111)을 갖는 제1 절연막(110)을 형성한 할 수 있다.
예시적인 실시예들에 있어서, 몰드 기판(700)의 제1 면(702), 제1 반도체 칩(200)의 상기 제2 면, 제2 반도체 칩(220)의 상기 제1 면, 와이어링 본딩 패드들(300, 310) 및 제2 반도체 칩(220)의 칩 패드들(222)을 커버하는 제1 절연막을 형성한 후, 상기 제1 절연막을 패터닝하여 와이어링 본딩 패드들(300, 310) 및 제2 반도체 칩(220)의 칩 패드들(222)을 각각 노출시키는 제1 개구들(111)을 형성할 수 있다.
예를 들면, 제1 절연막(110)은 폴리머, 유전막 등을 포함할 수 있다. 상기 제1 절연막은 기상 증착 공정, 스핀 코팅 공정 등에 의해 형성될 수 있다.
도 26을 참조하면, 제1 절연막(110) 상에 제1 개구(111)를 통해 와이어링 본딩 패드들(300, 310) 및 제2 반도체 칩(220)의 칩 패드들(222)과 각각 직접 접촉하는 제1 재배선들(112)을 형성할 수 있다.
예시적인 실시예들에 있어서, 제1 재배선(112)은 제1 절연막(110)의 일부, 와이어링 본딩 패드(300, 310) 및 제2 반도체 칩(220)의 칩 패드들(222) 상에 형성될 수 있다. 상기 제1 재배선은 제1 절연막(110)의 일부 및 제1 개구(111) 내에 시드막을 형성한 후, 상기 시드막을 패터닝하고 전해 도금 공정을 수행함으로써 형성될 수 있다.
따라서, 제1 재배선(112)의 적어도 일부들은 상기 개구를 통해 와이어링 본딩 패드(300, 310) 및 제2 반도체 칩(220)의 칩 패드들(222)과 각각 직접 접촉할 수 있다.
도 27을 참조하면, 도 24 내지 도 26를 참조로 설명한 공정들과 동일하거나 유사한 공정들을 수행하여 몰드 기판(700)의 제1 면(702) 상에 재배선층(100)을 형성한 후, 재배선층(100) 상에 외부 접속 부재들(800)을 형성할 수 있다.
예시적인 실시예들에 있어서, 몰드 기판(700)의 제1 면(702) 상에 릴레이 본딩 패드들인 와이어링 본딩 패드들(300, 310) 및 제2 반도체 칩(220)의 칩 패드들(222)과 각각 전기적으로 연결되는 재배선들을 갖는 재배선층(100)을 형성할 수 있다. 이에 따라, 웨이퍼의 각 다이의 크기에 대응하는 몰드 기판(700) 상에 반도체 제조 공정을 수행하여 팬아웃 타입의 솔더볼 랜딩 패드들을 갖는 재배선층(100)을 형성할 수 있다.
이어서, 재배선층(100) 상에 상기 재배선과 전기적으로 연결되는 외부 접속 부재들(800)을 형성할 수 있다.
이 후, 소잉 공정을 통해 개별적인 몰드 기판(700)으로 분리하여 릴레이 본딩 패드들(300, 310)을 갖는 몰드 기판(700) 및 몰드 기판(700) 상에 형성된 재배선층(100)을 포함하는 팬 아웃 웨이퍼 레벨 패키지를 완성할 수 있다.
도 28은 예시적인 실시예들에 따른 반도체 패키지를 나타내는 단면도이다. 상기 반도체 패키지는 플립 칩 본딩 방식으로 실장된 반도체 칩을 더 포함하는 것을 제외하고는 도 1을 참조로 설명한 반도체 패키지와 실질적으로 동일하거나 유사하다. 이에 따라, 동일한 구성요소들에 대해서는 동일한 참조부호들로 나타내고, 또한 동일한 구성요소들에 대한 반복 설명은 생략한다.
도 28을 참조하면, 반도체 패키지(3)는 몰드 기판(700), 몰드 기판(700) 내에 배치되는 제1 반도체 칩(240) 및 복수 개의 제2 반도체 칩들(600), 몰드 기판(700)의 제1 면(702)에 형성되는 와이어링 본딩 패드들(310), 몰드 기판(700)의 제1 면(702)에 형성되는 범프 본딩 패드들(320), 및 몰드 기판(700)의 제1 면(702)을 커버하며 와이어링 본딩 패드들(300)과 접속되는 재배선들을 갖는 재배선층(100)을 포함할 수 있다. 반도체 패키지(1)는 몰드 기판(700) 내에 배치되는 지지 부재(500)를 더 포함할 수 있다. 반도체 패키지(1)는 재배선층(100) 상에 배치되는 외부 접속 부재들(800)을 더 포함할 수 있다.
예시적인 실시예들에 있어서, 제1 반도체 칩(240)은 제1 면 상에 복수 개의 칩 패드들(242)을 가질 수 있다. 칩 패드들(242)이 형성된 상기 제1 면이 재배선층(100)을 향하도록 제1 반도체 칩(240)은 몰드 기판(700) 내에 수용될 수 있다. 제1 반도체 칩(240)은 플립 칩 본딩(flip chip bonding) 방식에 의해 몰드 기판(700) 내에 실장될 수 있다. 칩 패드들(242) 상에는 도전성 범프들(420)이 각각 배치되고, 도전성 범프들(420) 상에는 범프 본딩 패드들(320)이 각각 배치될 수 있다. 범프 본딩 패드들(320)은 몰드 기판(700)의 제1 면(702)으로부터 노출될 수 있다.
지지 부재(500)는 복수 개의 제2 반도체 칩들(600)을 지지하는 역할을 수행할 수 있다. 지지 부재(500)는 인접하는 제1 반도체 칩(240)과 재배선층(100)으로부터 동일한 높이를 가질 수 있다.
복수 개의 제2 반도체 칩들(600)은 제1 반도체 칩(240) 및 지지 부재(500) 상에 배치될 수 있다. 제2 반도체 칩들(600a, 600b, 600c, 600d)은 제1 면 상에 복수 개의 칩 패드들(602a, 602b, 602c, 602d)을 가질 수 있다. 칩 패드들(602a, 602b, 602c, 602d)이 형성된 상기 제1 면에 반대하는 제2 면이 재배선층(100)을 향하도록 제2 반도체 칩들(600)은 몰드 기판(700) 내에 수용될 수 있다.
예를 들면, 제1 반도체 칩(240)은 로직 회로를 포함하는 로직 칩일 수 있다. 제2 반도체 칩들(600)은 메모리 회로를 포함하는 메모리 칩들일 수 있다. 상기 제1 및 제2 반도체 칩들의 개수, 크기, 배치 등은 예시적으로 제공된 것이며, 본 발명이 이에 제한되지 않음을 이해할 수 있을 것이다.
와이어링 본딩 패드들(310)은 몰드 기판(700)의 제1 면(702)에 형성되며 본딩 와이어들(410)의 일단부들과 연결될 수 있다. 따라서, 와이어링 본딩 패드들(310)은 본딩 와이어들(410)에 의해 제2 반도체 칩들(600)의 상기 칩 패드들과 전기적으로 연결될 수 있다.
구체적으로, 와이어링 본딩 패드(310)의 일면은 상기 본딩 와이어의 일단부와 접합되고, 상기 일면에 반대하는 와이어링 본딩 패드(310)의 타면은 몰드 기판(700)의 제1 면(702)으로부터 돌출되며 상기 재배선과 접합될 수 있다. 와이어링 본딩 패드(310)의 상기 일면은 몰드 기판(700)의 제1 면(702)과 동일 평면 상에 위치할 수 있다.
범프 본딩 패드들(320)은 몰드 기판(700)의 제1 면(702)에 형성되며 도전성 범프들(420)과 연결될 수 있다. 따라서, 범프 본딩 패드들(320)은 도전성 범프들(420)에 의해 제1 반도체 칩(240)의 칩 패드들(242)과 전기적으로 연결될 수 있다.
재배선층(100)의 상기 재배선들은 몰드 기판(700)의 제1 면(702)으로부터 노출된 와이어링 본딩 패드들(310) 및 범프 본딩 패드들(320)과 직접 접촉할 수 있다.
구체적으로, 재배선층(100)은 몰드 기판(700)의 제1 면(702) 상에 형성되며 와이어링 본딩 패드들(310) 및 범프 본딩 패드들(320)을 노출시키는 제1 개구들을 갖는 제1 절연막(110) 및 제1 절연막(110) 상에 형성되며 적어도 일부가 상기 제1 개구를 통해 와이어링 본딩 패드들(310) 및 범프 본딩 패드들(320)과 직접 접촉하는 제1 재배선들(112)을 포함할 수 있다. 제1 재배선(112)은 와이어링 본딩 패드(310)의 상기 타면과 직접 접촉하고, 와이어링 본딩 패드(310)의 상기 일면은 몰드 기판(700)에 의해 커버되고 와이어링 본딩 패드(310)의 측면들과 상기 타면은 제1 절연막(110)에 의해 커버될 수 있다.
또한, 재배선층(100)은 제1 절연막(110) 상에 순차적으로 형성된 제2, 제3, 제4 및 제5 절연막들(120, 130, 140, 150) 및 제2, 제3 및 제4 재배선들(122, 132, 142)을 더 포함할 수 있다.
외부 접속 부재들(800)은 제4 재배선들(142)의 일부들 상에 각각 배치될 수 있다. 예를 들면, 외부 접속 부재(800)는 솔더 볼을 포함할 수 있다.
이하에서는, 도 28의 반도체 패키지를 제조하는 방법에 대하여 설명하기로 한다.
도 29 내지 도 37은 예시적인 실시예들에 따른 반도체 패키지의 제조 방법을 나타내는 도면들이다. 도 29, 도 31, 도 32, 도 33, 도 34, 도 35, 도 36 및 도 37은 예시적인 실시예들에 따른 반도체 패키지의 제조 방법을 나타내는 단면도들이다. 도 30은 도 29의 평면도이다.
도 29 및 도 30을 참조하면, 더미 기판(10) 상에 금속층(50)을 형성한 후, 금속층(50) 상에 릴레이 본딩 패드들(310, 320)을 형성할 수 있다.
예시적인 실시예들에 있어서, 금속층(50)은 도금 공정, 증착 및 패터닝 공정 등을 통해 형성된 후, 더미 기판(10) 상에 배치될 수 있다. 금속층(50)은 릴레이 접합 패드 부분을 형성하기 위한 돌출부들(52, 54)을 가질 수 있다. 금속층(50)은 단일의 금속막 또는 복수 개의 금속막들을 포함할 수 있다. 예를 들면, 금속층(50)은 구리(Cu), 알루미늄(Al) 등과 같은 금속, 또는 합금을 포함할 수 있다. 금속층(50) 상에, 돌출부들(52, 54)을 노출시키는 개구들을 갖는 절연막(60)을 형성할 수 있다. 절연막(60)은 폴리머 테이프, 솔더 레지스트 등과 같은 절연 물질을 포함할 수 있다.
이어서, 금속층(50)의 돌출부들(52, 54) 상에 릴레이 본딩 패드들(310, 320)을 각각 형성할 수 있다. 릴레이 본딩 패드들(310, 320)은 금속층(50)과 다른 금속을 포함할 수 있다. 예를 들면, 금속층(50)이 구리(Cu)를 포함할 때, 릴레이 본딩 패드들(310, 320)은 금(Au) 또는 니켈/금(Ni/Au)을 포함할 수 있다.
릴레이 본딩 패드들(320)은 범프 본딩 패드들일 수 있다. 릴레이 본딩 패드들(320)은 후속하여 적층되는 제1 반도체 칩과의 전기적 연결을 위한 도전성 범프들과 접합되는 금속 접합부들일 수 있다. 릴레이 본딩 패드들(310)은 와이어링 본딩 패드들일 수 있다. 릴레이 본딩 패드들(310)은 후속하여 적층되는 제2 반도체 칩들과의 전기적 연결을 위한 본딩 와이어들과 접합되는 금속 접합부들일 수 있다.
이와 다르게, 절연막(60)을 형성하는 단계를 생략하고, 금속 패턴층(50) 상의 기 설정된 위치들에 상기 릴레이 본딩 패드들을 형성할 수 있다.
도 31을 참조하면, 더미 기판(10) 상의 금속층(50) 상에 제1 반도체 칩(240)을 배치한 후, 제1 반도체 칩(240)의 칩 패드들(242)과 릴레이 본딩 패드들(310, 320)을 도전성 연결 부재들(420)에 의해 서로 연결시킬 수 있다. 또한, 더미 기판(10) 상의 금속층(50) 상에 제1 반도체 칩(240)에 인접하게 지지 부재(500)를 배치시킬 수 있다.
예시적인 실시예들에 있어서, 칩 패드들(242)이 형성된 제1 면이 더미 기판(10)을 향하도록 제1 반도체 칩(240)은 더미 기판(10) 상에 배치될 수 있다. 제1 반도체 칩(240)은 플립 칩 본딩(flip chip bonding) 방식에 의해 금속층(50) 상에 실장될 수 있다.
도전성 연결 부재들(420)은 도전성 범프들일 수 있다. 이 경우에 있어서, 릴레이 본딩 패드들(320)은 범프 본딩 패드들일 수 있다. 제1 반도체 칩(240)의 상기 제1 면 상의 칩 패드들(242) 상에 도전성 범프들(420)을 형성한 후, 도전성 범프들(420)을 매개로 하여 더미 기판(10) 상에 배치할 수 있다. 도전성 범프들(420)은 범프 본딩 패드들(320) 상에 각각 배치될 수 있다. 이후, 리플로우 공정에 의해 도전성 범프들(420)을 범프 본딩 패드들(320)에 부착시켜 제1 반도체 칩(240)을 더미 기판(10) 상에 실장시킬 수 있다.
지지 부재(500)는 접착층(510)에 의해 절연막(60) 상에 적층될 수 있다. 이와 다르게, 지지 부재(500)를 대신하여 또 다른 반도체 칩이 배치될 수 있다.
도 32를 참조하면, 제1 반도체 칩(240) 및 지지 부재(500) 상에 복수 개의 제2 반도체 칩들(600)을 적층한 후, 제2 반도체 칩들(600)의 칩 패드들(602a, 602b, 602c, 602d)과 릴레이 본딩 패드들(310)을 도전성 연결 부재들(410)에 의해 서로 연결시킬 수 있다. 이어서, 더미 기판(10) 상에 제1 반도체 칩(240) 및 제2 반도체 칩들(600)을 커버하는 몰드 기판(700)을 형성할 수 있다.
예시적인 실시예들에 있어서, 제2 반도체 칩들(600a, 600b, 600c, 600d)은 제1 면, 즉, 활성면(active surface) 상에 복수 개의 칩 패드들(602a, 602b, 602c, 602d)을 가질 수 있다. 칩 패드들(602a, 602b, 602c, 602d)이 형성된 상기 제1 면에 반대하는 제2 면이 더미 기판(10)을 향하도록 제2 반도체 칩들(600)은 더미 기판(10) 상에 각각 배치될 수 있다.
복수 개의 제2 반도체 칩들(600a, 600b, 600c, 600d)을 접착층들(610)에 의해 순차적으로 적층될 수 있다. 제2 반도체 칩들(600a, 600b, 600c, 600d)은 카스테이드(cascade) 구조로 적층될 수 있다. 상기 제2 반도체 칩들은 순차적으로 오프셋 정렬될 수 있다. 상기 제2 반도체 칩의 평면적은 상기 제1 반도체 칩 또는 상기 지지 부재의 평면적보다 더 클 수 있다.
도전성 연결 부재들(410)은 본딩 와이어들일 수 있다. 이 경우에 있어서, 릴레이 본딩 패드들(310)은 와이어링 본딩 패드들일 수 있다. 와이어 본딩 공정을 수행하여 제2 반도체 칩들(600)의 상기 칩 패드들 및 상기 와이어링 본딩 패드들을 상기 본딩 와이어들에 의해 서로 전기적으로 연결시킬 수 있다. 이에 따라, 상기 본딩 와이어의 일단부는 상기 와이어링 본딩 패드의 일면에 접합될 수 있다.
이어서, 몰디드 언더필(molded underfill, MUF) 공정을 수행하여 절연막(60) 상에 몰딩 부재를 성형함으로써, 제1 반도체 칩(240), 지지 부재(500) 및 제2 반도체 칩들(600)을 커버하는 몰드 기판(700)을 형성할 수 있다. 예를 들면, 몰드 기판(700)은 에폭시 몰딩 컴파운드(epoxy molding compound)를 포함할 수 있다.
도 33 및 도 34를 참조하면, 몰드 기판(700)이 형성된 도 8의 구조물을 뒤집고, 더미 기판(10), 금속층(50) 및 절연막(60)을 몰드 기판(700)으로부터 제거할 수 있다.
예를 들면, 더미 기판(10)을 제거한 후, 선택적 식각 공정을 수행하여 금속층(50)을 절연막(60)으로부터 제거하고 절연막(60)을 몰드 기판(700)으로부터 제거할 수 있다.
이에 따라, 몰드 기판(700)의 제1 면(702)으로부터 릴레이 본딩 패드들(310) 및 범프 본딩 패드들(320)이 노출될 수 있다.
도 35를 참조하면, 몰드 기판(700)의 제1 면(702) 상에 와이어링 본딩 패드들(300, 310) 및 제2 반도체 칩(220)의 칩 패드들(222)을 각각 노출시키는 제1 개구들(111)을 갖는 제1 절연막(110)을 형성한 할 수 있다.
예시적인 실시예들에 있어서, 몰드 기판(700)의 제1 면(702), 와이어링 본딩 패드들(310) 및 범프 본딩 패드들(320)을 커버하는 제1 절연막을 형성한 후, 상기 제1 절연막을 패터닝하여 와이어링 본딩 패드들(310) 및 범프 본딩 패드들(320)을 각각 노출시키는 제1 개구들(111)을 형성할 수 있다.
예를 들면, 제1 절연막(110)은 폴리머, 유전막 등을 포함할 수 있다. 상기 제1 절연막은 기상 증착 공정, 스핀 코팅 공정 등에 의해 형성될 수 있다.
도 36을 참조하면, 제1 절연막(110) 상에 제1 개구(111)를 통해 와이어링 본딩 패드들(300, 310) 및 범프 본딩 패드들(320)과 각각 직접 접촉하는 제1 재배선들(112)을 형성할 수 있다.
예시적인 실시예들에 있어서, 제1 재배선들(112)은 제1 절연막(110)의 일부, 와이어링 본딩 패드들(310) 및 범프 본딩 패드들(320) 상에 각각 형성될 수 있다. 상기 제1 재배선은 제1 절연막(110)의 일부 및 제1 개구(111) 내에 시드막을 형성한 후, 상기 시드막을 패터닝하고 전해 도금 공정을 수행함으로써 형성될 수 있다.
따라서, 제1 재배선(112)의 적어도 일부들은 상기 개구를 통해 와이어링 본딩 패드들(310) 및 범프 본딩 패드들(320)과 각각 직접 접촉할 수 있다.
도 37을 참조하면, 도 35 및 도 36를 참조로 설명한 공정들과 동일하거나 유사한 공정들을 수행하여 몰드 기판(700)의 제1 면(702) 상에 재배선층(100)을 형성한 후, 재배선층(100) 상에 외부 접속 부재들(800)을 형성할 수 있다.
예시적인 실시예들에 있어서, 몰드 기판(700)의 제1 면(702) 상에 와이어링 본딩 패드들(310) 및 범프 본딩 패드들(320)과 각각 전기적으로 연결되는 재배선들을 갖는 재배선층(100)을 형성할 수 있다. 이에 따라, 웨이퍼의 각 다이의 크기와 동일한 몰드 기판(700) 상에 반도체 제조 공정을 수행하여 팬아웃 타입의 솔더볼 랜딩 패드들을 갖는 재배선층(100)을 형성할 수 있다.
이어서, 재배선층(100) 상에 상기 재배선과 전기적으로 연결되는 외부 접속 부재들(800)을 형성할 수 있다.
이 후, 소잉 공정을 통해 개별적인 몰드 기판(700)으로 분리하여 릴레이 본딩 패드들(310, 320)을 갖는 몰드 기판(700) 및 몰드 기판(700) 상에 형성된 재배선층(100)을 포함하는 팬 아웃 웨이퍼 레벨 패키지를 완성할 수 있다.
전술한 반도체 패키지의 제조 방법은 로직 소자나 메모리 소자와 같은 반도체 소자를 포함하는 반도체 패키지를 제조하는 데 사용될 수 있다. 상기 반도체 패키지는, 예를 들어 중앙처리장치(CPU, MPU), 애플리케이션 프로세서(AP) 등과 같은 로직 소자, 예를 들어 에스램(SRAM) 장치, 디램(DRAM) 장치 등과 같은 휘발성 메모리 장치, 및 예를 들어 플래시 메모리 장치, 피램(PRAM) 장치, 엠램(MRAM) 장치, 알램(RRAM) 장치 등과 같은 불휘발성 메모리 장치를 포함할 수 있다.
이상에서는 본 발명의 실시예들을 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
1, 2, 3: 반도체 패키지 10: 더미 기판
20: 분리막, 제1 분리막 30: 금속 패턴층
32, 34, 52, 54: 돌출부 40: 제2 분리막
50: 금속층 60: 절연막
100: 재배선층 110: 제1 절연막
111: 제1 개구 112: 제1 재배선
120: 제2 절연막 122: 제2 재배선
130: 제3 절연막 132: 제3 재배선
140: 제4 절연막 142: 제4 재배선
150: 제5 절연막 200, 240: 제1 반도체 칩
220, 600: 제2 반도체 칩 300, 310: 와이어링 본딩 패드
320: 범프 본딩 패드 400, 410: 본딩 와이어
420: 도전성 범프 500: 지지 부재
600: 제3 반도체 칩 700: 몰드 기판
800: 외부 접속 부재

Claims (20)

  1. 제1 면 및 상기 제1 면에 반대하는 제2 면을 갖는 몰드 기판;
    상기 몰드 기판 내에 배치되며, 칩 패드들이 형성된 제3 면에 반대하는 제4 면이 상기 몰드 기판의 상기 제1 면으로부터 노출되도록 배치되는 제1 반도체 칩;
    상기 몰드 기판 내에 배치되며, 일면이 상기 몰드 기판의 상기 제1 면으로부터 노출되도록 배치되고 상기 제1 반도체 칩과 이격 배치되는 지지 부재;
    상기 몰드 기판 내에 수용되며, 상기 제1 반도체 칩 및 상기 지지 부재 상에 순차적으로 적층되며, 칩 패드들이 형성된 제5 면에 반대하는 제6 면이 상기 몰드 기판의 상기 제1 면을 향하도록 배치되는 복수 개의 제2 반도체 칩들;
    상기 몰드 기판의 상기 제1 면에 형성되며, 본딩 와이어들에 의해 상기 제1 반도체 칩의 상기 칩 패드들 및 상기 복수 개의 제2 반도체 칩들의 상기 칩 패드들과 연결되는 와이어링 본딩 패드들; 및
    상기 몰드 기판의 상기 제1 면을 커버하며, 상기 와이어링 본딩 패드들과 접속되는 재배선들을 갖는 재배선층을 포함하고,
    상기 본딩 와이어의 일단부와 접합된 상기 와이어링 본딩 패드의 제7 면에 반대하는 제8 면은 상기 몰드 기판의 상기 제1 면과 동일 평면 상에 위치하고 상기 몰드 기판의 상기 제1 면으로부터 노출되고,
    상기 재배선층은, 상기 몰드 기판의 상기 제1 면과 동일 평면 상에 위치하는 상기 제1 반도체 칩의 상기 제2 면 그리고 상기 지지 부재의 상기 노출된 일면과 직접 접촉하는 반도체 패키지.
  2. 제 1 항에 있어서, 상기 재배선층은 상기 몰드 기판의 상기 제1 면 상에 형성되고 상기 와이어링 본딩 패드의 상기 제8 면의 적어도 일부를 노출시키는 개구를 갖는 제1 절연막을 포함하는 반도체 패키지.
  3. 제 2 항에 있어서, 상기 재배선들 중 적어도 하나의 제1 재배선은 상기 제1 절연막 상에 형성되고, 상기 제1 재배선의 적어도 일부가 상기 개구를 통해 상기 와이어링 본딩 패드와 직접 접촉하는 반도체 패키지.
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 제 1 항에 있어서,
    상기 몰드 기판 내에, 칩 패드들이 형성된 제1 면이 상기 재배선층을 향하도록 배치되는 제3 반도체 칩을 더 포함하고,
    상기 재배선들 중 일부가 상기 제3 반도체 칩의 상기 칩 패드와 전기적으로 연결되는 반도체 패키지.
  9. 제 8 항에 있어서,
    상기 몰드 기판의 상기 제1 면에 형성되며, 도전성 범프들에 의해 상기 제3 반도체 칩의 상기 칩 패드들과 연결되는 범프 본딩 패드들을 더 포함하는 반도체 패키지.
  10. 삭제
  11. 더미 기판 상에 제1 분리막을 형성하고;
    상기 제1 분리막 상에 복수 개의 돌출부들을 갖는 금속 패턴층을 형성하고;
    상기 금속 패턴층 상에 상기 복수 개의 돌출부들의 적어도 일부분들을 노출시키는 개구들을 갖는 제2 분리막을 형성하고;
    상기 더미 기판 상의 상기 제2 분리막 상에 칩 패드들이 형성된 제1 면에 반대하는 제2 면이 상기 더미 기판을 향하도록 제1 반도체 칩을 적층하고;
    상기 더미 기판 상의 상기 제2 분리막 상에 상기 제1 반도체 칩과 이격되도록 지지 부재를 형성하고;
    상기 제1 반도체 칩 및 상기 지지 부재 상에 칩 패드들이 형성된 제3 면에 반대하는 제4 면이 상기 더미 기판을 향하도록 복수 개의 제2 반도체 칩들을 적층하고;
    상기 제1 반도체 칩의 상기 칩 패드들 및 상기 복수 개의 제2 반도체 칩들의 상기 칩 패드들과 상기 금속 패턴층의 상기 돌출부들을 본딩 와이어들에 의해 서로 연결시키고;
    상기 더미 기판 상의 상기 제2 분리막 상에 상기 제1 반도체 칩, 상기 지지 부재 및 상기 복수 개의 제2 반도체 칩들을 커버하는 몰드 기판을 형성하고;
    상기 더미 기판 및 상기 제1 분리막을 제거하여 상기 몰드 기판의 제1 면 상에 상기 금속 패턴층 및 상기 제2 분리막을 남겨두고;
    상기 돌출부들만이 남겨지도록 상기 금속 패턴층의 일부 및 상기 제2 분리막을 상기 몰드 기판으로부터 제거하여 상기 본딩 와이어의 일단부와 접합된 일면과 반대하는 타면이 상기 몰드 기판의 상기 제1 면으로부터 노출되는 와이어링 본딩 패드들을 형성하고; 그리고
    상기 몰드 기판의 상기 제1 면 상에, 상기 와이어링 본딩 패드들과 접속되는 재배선들을 갖는 재배선층을 형성하는 것을 포함하는 반도체 패키지의 제조 방법.
  12. 제 11 항에 있어서, 상기 재배선층을 형성하는 것은,
    상기 몰드 기판의 상기 제1 면 상에 상기 와이어링 본딩 패드를 노출시키는 개구를 갖는 제1 절연막을 형성하고; 그리고
    상기 제1 절연막 상에 상기 개구를 통해 상기 와이어링 본딩 패드와 직접 접촉하는 제1 재배선을 형성하는 것을 포함하는 반도체 패키지의 제조 방법.
  13. 삭제
  14. 삭제
  15. 제 11 항에 있어서, 상기 제2 분리막을 상기 몰드 기판으로부터 제거하는 것은,
    상기 제1 반도체 칩의 상기 제2 면을 상기 몰드 기판의 상기 제1 면으로부터 노출시키는 것을 포함하는 반도체 패키지의 제조 방법.
  16. 삭제
  17. 삭제
  18. 제 11 항에 있어서,
    상기 더미 기판 상의 상기 제2 분리막 상에, 칩 패드들이 형성된 제1 면이 상기 더미 기판을 향하도록 제3 반도체 칩을 적층하는 것을 더 포함하는 반도체 패키지의 제조 방법.
  19. 제 18 항에 있어서,
    상기 더미 기판 상의 상기 제2 분리막 상에 범프 본딩 패드들을 형성하고; 그리고
    상기 제3 반도체 칩의 상기 칩 패드들과 상기 범프 본딩 패드들을 도전성 범프들에 의해 서로 연결시키는 것을 더 포함하는 반도체 패키지의 제조 방법.
  20. 제 11 항에 있어서, 상기 더미 기판 상에 상기 복수 개의 제2 반도체 칩들을 적층하는 것은 상기 복수 개의 제2 반도체 칩들을 접착층들에 의해 순차적으로 적층하는 것을 포함하는 반도체 패키지의 제조 방법.
KR1020160145316A 2016-11-02 2016-11-02 반도체 패키지 및 반도체 패키지의 제조 방법 Active KR102591618B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020160145316A KR102591618B1 (ko) 2016-11-02 2016-11-02 반도체 패키지 및 반도체 패키지의 제조 방법
US15/791,831 US20180122789A1 (en) 2016-11-02 2017-10-24 Semiconductor package and method of manufacturing the semiconductor package
CN201711062541.7A CN108010886B (zh) 2016-11-02 2017-11-02 半导体封装件和制造半导体封装件的方法
US16/709,001 US20200118993A1 (en) 2016-11-02 2019-12-10 Semiconductor package and method of manufacturing the semiconductor package
US17/376,865 US11901348B2 (en) 2016-11-02 2021-07-15 Semiconductor package and method of manufacturing the semiconductor package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160145316A KR102591618B1 (ko) 2016-11-02 2016-11-02 반도체 패키지 및 반도체 패키지의 제조 방법

Publications (2)

Publication Number Publication Date
KR20180048128A KR20180048128A (ko) 2018-05-10
KR102591618B1 true KR102591618B1 (ko) 2023-10-19

Family

ID=62022632

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160145316A Active KR102591618B1 (ko) 2016-11-02 2016-11-02 반도체 패키지 및 반도체 패키지의 제조 방법

Country Status (3)

Country Link
US (3) US20180122789A1 (ko)
KR (1) KR102591618B1 (ko)
CN (1) CN108010886B (ko)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9922964B1 (en) 2016-09-19 2018-03-20 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure with dummy die
US20190103357A1 (en) * 2017-09-29 2019-04-04 Intel Corporation Methods of forming package on package assemblies with reduced z height and structures formed thereby
KR102475818B1 (ko) * 2018-01-18 2022-12-08 에스케이하이닉스 주식회사 멀티 칩 스택을 포함하는 반도체 패키지 및 제조 방법
KR102438456B1 (ko) * 2018-02-20 2022-08-31 삼성전자주식회사 반도체 패키지 및 반도체 패키지의 제조 방법
JP2019161007A (ja) * 2018-03-13 2019-09-19 株式会社東芝 半導体装置及びその製造方法
KR102164795B1 (ko) * 2018-09-06 2020-10-13 삼성전자주식회사 팬-아웃 반도체 패키지
CN109786347A (zh) * 2018-12-20 2019-05-21 华进半导体封装先导技术研发中心有限公司 芯片的扇出型封装结构和封装方法
KR102671078B1 (ko) * 2019-05-02 2024-05-30 에스케이하이닉스 주식회사 팬 아웃 서브 패키지를 포함한 스택 패키지
DE102019215471B4 (de) * 2019-10-09 2022-05-25 Vitesco Technologies GmbH Elektronisches Bauteil mit einer Kontaktieranordnung und Verfahren zur Herstellung eines elektronischen Bauteils
KR102708517B1 (ko) * 2019-10-15 2024-09-24 에스케이하이닉스 주식회사 적층 반도체 칩을 포함하는 반도체 패키지
US11716117B2 (en) * 2020-02-14 2023-08-01 Texas Instruments Incorporated Circuit support structure with integrated isolation circuitry
KR102765266B1 (ko) * 2020-02-25 2025-02-07 삼성전자주식회사 반도체 패키지 및 반도체 패키지의 제조 방법
KR102777068B1 (ko) * 2020-04-21 2025-03-10 삼성전자주식회사 반도체 패키지
US11631660B2 (en) 2020-08-24 2023-04-18 Samsung Electronics Co., Ltd. Semiconductor package
JP2022039620A (ja) * 2020-08-28 2022-03-10 キオクシア株式会社 半導体装置
US11482504B2 (en) 2020-09-16 2022-10-25 Micron Technology, Inc. Edge-notched substrate packaging and associated systems and methods
US11824032B2 (en) * 2021-03-18 2023-11-21 Taiwan Semiconductor Manufacturing Company Limited Die corner removal for underfill crack suppression in semiconductor die packaging
KR20220151485A (ko) 2021-05-06 2022-11-15 삼성전자주식회사 반도체 패키지 및 이를 포함하는 패키지 온 패키지 형태의 반도체 패키지
KR20230005685A (ko) * 2021-07-01 2023-01-10 삼성전자주식회사 반도체 패키지
US12288770B2 (en) * 2022-04-25 2025-04-29 Nxp B.V. Semiconductor packages with embedded wiring on re-distributed bumps
US20250149416A1 (en) * 2023-11-02 2025-05-08 Micron Technology, Inc. Semiconductor assemblies with wire-bonded traces, and methods for making the same

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160293575A1 (en) * 2013-10-04 2016-10-06 Mediatek Inc. System-in-package and fabrication method thereof

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6621155B1 (en) * 1999-12-23 2003-09-16 Rambus Inc. Integrated circuit device having stacked dies and impedance balanced transmission lines
JP2002158312A (ja) * 2000-11-17 2002-05-31 Oki Electric Ind Co Ltd ３次元実装用半導体パッケージ、その製造方法、および半導体装置
JP2003007902A (ja) 2001-06-21 2003-01-10 Shinko Electric Ind Co Ltd 電子部品の実装基板及び実装構造
US7423336B2 (en) * 2002-04-08 2008-09-09 Micron Technology, Inc. Bond pad rerouting element, rerouted semiconductor devices including the rerouting element, and assemblies including the rerouted semiconductor devices
KR20060068977A (ko) * 2004-12-17 2006-06-21 삼성전자주식회사 멀티칩 패키지 및 그 제조 방법
US20060267173A1 (en) 2005-05-26 2006-11-30 Sandisk Corporation Integrated circuit package having stacked integrated circuits and method therefor
US7902660B1 (en) * 2006-05-24 2011-03-08 Amkor Technology, Inc. Substrate for semiconductor device and manufacturing method thereof
US20080029884A1 (en) * 2006-08-03 2008-02-07 Juergen Grafe Multichip device and method for producing a multichip device
KR100817078B1 (ko) 2006-12-05 2008-03-26 삼성전자주식회사 시스템-인 패키지 및 시스템-인 패키지의 제작 방법
KR20080102022A (ko) * 2007-05-17 2008-11-24 삼성전자주식회사 회로기판의 제조방법, 반도체 패키지의 제조방법, 이에의해 제조된 회로기판 및 반도체 패키지
US7867819B2 (en) 2007-12-27 2011-01-11 Sandisk Corporation Semiconductor package including flip chip controller at bottom of die stack
US7989941B2 (en) 2008-03-19 2011-08-02 Stats Chippac Ltd. Integrated circuit package system with support structure for die overhang
KR20100049283A (ko) * 2008-11-03 2010-05-12 삼성전자주식회사 반도체 패키지 및 그 제조 방법
US8278746B2 (en) * 2010-04-02 2012-10-02 Advanced Semiconductor Engineering, Inc. Semiconductor device packages including connecting elements
KR101774938B1 (ko) 2011-08-31 2017-09-06 삼성전자 주식회사 지지대를 갖는 반도체 패키지 및 그 형성 방법
KR101909200B1 (ko) * 2011-09-06 2018-10-17 삼성전자 주식회사 수동소자가 형성된 지지 부재를 포함하는 반도체 패키지
JP6122290B2 (ja) 2011-12-22 2017-04-26 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． 再配線層を有する半導体パッケージ
KR20150009146A (ko) 2013-07-16 2015-01-26 삼성전자주식회사 멀티-칩 패키지
US9108841B1 (en) 2014-03-05 2015-08-18 Freescale Semiconductor, Inc. Microelectronic packages having stacked accelerometer and magnetometer die and methods for the production thereof
KR102320046B1 (ko) * 2014-09-19 2021-11-01 삼성전자주식회사 캐스케이드 칩 스택을 갖는 반도체 패키지
US9741644B2 (en) * 2015-05-04 2017-08-22 Honeywell International Inc. Stacking arrangement for integration of multiple integrated circuits
US10090241B2 (en) * 2015-05-29 2018-10-02 Taiwan Semiconductor Manufacturing Co., Ltd. Device, package structure and method of forming the same
US9673183B2 (en) * 2015-07-07 2017-06-06 Micron Technology, Inc. Methods of making semiconductor device packages and related semiconductor device packages

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160293575A1 (en) * 2013-10-04 2016-10-06 Mediatek Inc. System-in-package and fabrication method thereof

Also Published As

Publication number Publication date
US11901348B2 (en) 2024-02-13
KR20180048128A (ko) 2018-05-10
CN108010886B (zh) 2023-03-28
US20200118993A1 (en) 2020-04-16
CN108010886A (zh) 2018-05-08
US20180122789A1 (en) 2018-05-03
US20210343691A1 (en) 2021-11-04

Similar Documents

Publication Publication Date Title
KR102591618B1 (ko) 반도체 패키지 및 반도체 패키지의 제조 방법
US11545465B2 (en) 3D package structure and methods of forming same
US12087745B2 (en) Package structure and manufacturing method thereof
CN108122861B (zh) 具有虚设管芯的封装结构、半导体装置及其形成方法
TWI654726B (zh) 具有虛設連接器的半導體封裝及其形成方法
KR102385549B1 (ko) 반도체 패키지 및 반도체 패키지의 제조 방법
US9082780B2 (en) Semiconductor device and method of forming a robust fan-out package including vertical interconnects and mechanical support layer
TWI606523B (zh) 形成低輪廓的嵌入式晶圓級球柵陣列模製的雷射封裝之半導體裝置及方法
TWI602262B (zh) 形成穿過互連結構和ｗｌｃｓｐ的封膠的導電通孔之半導體裝置及方法
TWI508226B (zh) 在基板的孔穴中鑲嵌具有直通矽晶穿孔的晶粒用以扇入封裝疊加的電互連之半導體裝置和方法
TWI721038B (zh) 封裝結構、疊層封裝元件及其形成方法
CN113140519A (zh) 采用模制中介层的晶圆级封装
TW201327744A (zh) 半導體裝置和形成具有扇出互連結構以減少基板複雜性之擴大的半導體裝置之方法
CN109994389A (zh) 半导体封装结构及其制造方法
US9870975B1 (en) Chip package with thermal dissipation structure and method for forming the same
US10290610B2 (en) PoP device and method of forming the same
KR101923260B1 (ko) 집적 회로 구조체 및 그 제조 방법
KR102494920B1 (ko) 반도체 패키지
US7772033B2 (en) Semiconductor device with different conductive features embedded in a mold enclosing a semiconductor die and method for making same
CN110931442A (zh) 电子装置及其制造方法
TWI870935B (zh) 半導體裝置封裝及其形成方法
US11973036B2 (en) Semiconductor package structure and method of manufacturing the same

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20161102

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20210907

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20161102

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20230220

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20230809

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20231016

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20231017

End annual number: 3

Start annual number: 1

PG1601 Publication of registration