[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR102560775B1 - 이미지 센서 - Google Patents

이미지 센서 Download PDF

Info

Publication number
KR102560775B1
KR102560775B1 KR1020180166111A KR20180166111A KR102560775B1 KR 102560775 B1 KR102560775 B1 KR 102560775B1 KR 1020180166111 A KR1020180166111 A KR 1020180166111A KR 20180166111 A KR20180166111 A KR 20180166111A KR 102560775 B1 KR102560775 B1 KR 102560775B1
Authority
KR
South Korea
Prior art keywords
floating diffusion
unit pixel
diffusion region
unit
unit pixels
Prior art date
Application number
KR1020180166111A
Other languages
English (en)
Other versions
KR20200077652A (ko
Inventor
진영구
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020180166111A priority Critical patent/KR102560775B1/ko
Priority to US16/519,554 priority patent/US11171173B2/en
Priority to CN201911279868.9A priority patent/CN111354752B/zh
Publication of KR20200077652A publication Critical patent/KR20200077652A/ko
Application granted granted Critical
Publication of KR102560775B1 publication Critical patent/KR102560775B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14641—Electronic components shared by two or more pixel-elements, e.g. one amplifier shared by two pixel elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H01L27/14614—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor having a special gate structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H01L27/14605—Structural or functional details relating to the position of the pixel elements, e.g. smaller pixel elements in the center of the imager compared to pixel elements at the periphery
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H01L27/14607—Geometry of the photosensitive area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/20—Cameras or camera modules comprising electronic image sensors; Control thereof for generating image signals from infrared radiation only
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/616—Noise processing, e.g. detecting, correcting, reducing or removing noise involving a correlated sampling function, e.g. correlated double sampling [CDS] or triple sampling
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N13/00—Stereoscopic video systems; Multi-view video systems; Details thereof
    • H04N13/20—Image signal generators
    • H04N13/204—Image signal generators using stereoscopic image cameras
    • H04N13/254—Image signal generators using stereoscopic image cameras in combination with electromagnetic radiation sources for illuminating objects
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N13/00—Stereoscopic video systems; Multi-view video systems; Details thereof
    • H04N13/20—Image signal generators
    • H04N13/271—Image signal generators wherein the generated image signals comprise depth maps or disparity maps
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/56—Cameras or camera modules comprising electronic image sensors; Control thereof provided with illuminating means
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

이미지 센서가 제공된다. 이미지 센서는 서로 교차하는 제 1 방향 및 제 2 방향을 따라 배열되는 복수 개의 단위 픽셀들로서, 상기 단위 픽셀들 각각은 제 1 및 제 2 플로팅 확산 영역들; 및 상기 제 1 및 제 2 플로팅 확산 영역들 사이에 배치된 제 1 및 제 2 포토 게이트 전극들을 포함하되, 상기 제 1 플로팅 확산 영역은 서로 인접하는 상기 단위 픽셀들의 상기 제 1 포토 게이트 전극들 사이에 배치되고, 상기 제 2 플로팅 확산 영역은 서로 인접하는 상기 단위 픽셀들의 상기 제 2 포토 게이트 전극들 사이에 배치될 수 있다.

Description

이미지 센서{Image sensor}
본 발명은 이미지 센서에 관한 것으로서, 보다 상세하게는 3차원 영상을 구현할 수 있는 이미지 센서에 관한 것이다.
이미지 센서는 광학 영상을 전기 신호로 변환시키는 전자 장치이다. 최근 들어 컴퓨터 산업과 통신 산업의 발달에 따라 디지털 카메라, 캠코더, PCS(Personal Communication System), 게임기기, 경비용 카메라, 의료용 마이크로 카메라 등 다양한 분야에서 성능이 향상된 이미지 센서의 수요가 증대하고 있다. 나아가, 최근에는 컬러 영상뿐만 아니라 3차원 영상을 구현하기 위한 이미지 센서들이 개발되고 있다.
본원 발명이 해결하고자 하는 과제는 집적도가 보다 향상된 이미지 센서를 제공하는데 있다.
본 발명이 해결하고자 하는 과제는 이상에서 언급한 과제에 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 해결하고자 하는 과제를 달성하기 위하여 본 발명의 실시예들에 따른 이미지 센서는 서로 교차하는 제 1 방향 및 제 2 방향을 따라 배열되는 복수 개의 단위 픽셀들로서, 상기 단위 픽셀들 각각은 제 1 및 제 2 플로팅 확산 영역들; 및 상기 제 1 및 제 2 플로팅 확산 영역들 사이에 배치된 제 1 및 제 2 포토 게이트 전극들을 포함하되, 상기 제 1 플로팅 확산 영역은 서로 인접하는 상기 단위 픽셀들의 상기 제 1 포토 게이트 전극들 사이에 배치되고, 상기 제 2 플로팅 확산 영역은 서로 인접하는 상기 단위 픽셀들의 상기 제 2 포토 게이트 전극들 사이에 배치될 수 있다.
상기 해결하고자 하는 과제를 달성하기 위하여 본 발명의 실시예들에 따른 이미지 센서는 서로 교차하는 제 1 방향 및 제 2 방향을 따라 배열되는 복수 개의 단위 픽셀들을 포함하되, 상기 단위 픽셀들 각각은 상기 제 1 및 제 2 방향에 대해 사선인 제 3 방향으로 서로 이격되는 제 1 및 제 2 플로팅 확산 영역들; 및 상기 제 1 및 제 2 플로팅 확산 영역들 사이에 배치되며, 상기 제 3 방향으로 서로 이격되는 제 1 및 제 2 포토 게이트 전극들을 포함할 수 있다.
상기 해결하고자 하는 과제를 달성하기 위하여 본 발명의 실시예들에 따른 이미지 센서는 서로 교차하는 제 1 방향 및 제 2 방향을 따라 배열되는 복수 개의 단위 픽셀들을 포함하되, 상기 단위 픽셀들 각각은 상기 제 1 및 제 2 방향에 대해 사선인 제 3 방향으로 서로 이격되는 제 1 및 제 2 플로팅 확산 영역들; 및 상기 제 1 및 제 2 플로팅 확산 영역들 사이에 배치되며, 상기 제 3 방향으로 서로 이격되는 제 1 및 제 2 포토 게이트 전극들을 포함하되, 상기 단위 픽셀들 중 상기 제 1 방향으로 인접하는 제 1 및 제 2 단위 픽셀들은 상기 제 1 또는 제 2 플로팅 확산 영역을 기준으로 서로 거울 대칭으로 배치될 수 있다.
본 발명의 실시예들에 따르면, 단위 픽셀들이 제 1 방향 및 제 2 방향으로 거울 대칭적으로 배열될 수 있으며, 서로 인접하는 단위 픽셀들이 플로팅 확산 영역을 공유할 수 있다. 이에 따라, 이미지 센서의 집적도를 보다 향상시킬 수 있다.
도 1은 본 발명의 실시예들에 따른 이미지 센서 시스템을 간략히 나타내는 도면이다.
도 2는 본 발명의 실시예들에 따른 이미지 센서의 블록도이다.
도 3a는 본 발명의 실시예들에 따른 이미지 센서의 단위 픽셀을 나타내는 회로도이다.
도 3b는 본 발명의 일 실시예에 따른 이미지 센서의 단위 픽셀의 평면도이다.
도 3c는 본 발명의 일 실시예에 따른 이미지 센서의 픽셀 어레이의 평면도이다.
도 3d는 본 발명의 일 실시예에 따른 이미지 센서의 픽셀 어레이의 단면도로서, 도 3c의 I-I'선을 따라 자른 단면을 나타낸다.
도 4는 본 발명의 실시예들에 따른 이미지 센서에서 단위 픽셀(P)의 동작을 설명하기 위한 타이밍도이다.
도 5a, 도 6a, 도 7a, 및 도 8a는 본 발명의 다양한 실시예들에 따른 이미지 센서의 단위 픽셀을 나타내는 회로도들이다.
도 5b, 도 6b, 도 7b, 및 도 8b는 본 발명의 다양한 실시예에 따른 이미지 센서의 단위 픽셀의 평면도들이다.
도 5c, 도 6c, 도 7c, 및 도 8c는 본 발명의 다양한 실시예에 따른 이미지 센서의 픽셀 어레이의 평면도들이다.
도 5d, 도 6d, 도 7d, 및 도 8d는 본 발명의 다양한 실시예에 따른 이미지 센서의 픽셀 어레이의 단면도로서, 각각 도 5c, 도 6c, 도 7c, 및 도 8c의 I-I'선을 따라 자른 단면을 나타낸다.
도 9a, 도 10a, 및 도 11a는 본 발명의 다양한 실시예에 따른 이미지 센서의 단위 픽셀의 평면도들이다.
도 9b, 도 10b, 및 도 11b는 본 발명의 다양한 실시예에 따른 이미지 센서의 픽셀 어레이의 평면도들이다.
이하, 도면들을 참조하여 본 발명의 실시예들에 따른 이미지 센서에 대해 상세히 설명한다.
도 1은 본 발명의 실시예들에 따른 이미지 센서 시스템을 간략히 나타내는 도면이다.
도 1을 참조하면, 본 발명의 실시예들에 따른 이미지 센서 시스템은 물체(object; O)에 빛을 조사하고, 물체(O)로부터 반사되는 빛을 감지함으로써 물체(O)의 광학적 깊이(optical depth) 또는 거리(D)를 검출할 수 있다. 이러한 이미지 센서 시스템은 대상 물체(O)에 빛을 조사하는 광원(1), 물체로부터 반사된 빛을 감지하는 이미지 센서(2) 및 광원(1)과 이미지 센서(2)에 동기화된 펄스를 제공하는 타이밍 컨트롤러(3)를 포함한다.
광원(1)은 물체(O)로 펄스 형태의 광 신호(EL)를 조사한다. 예를 들어, 광원(1)으로서, 적외선(infrared), 마이크로파(microwave), 광파(light wave), 또는 초음파(ultrasonic wave)가 사용될 수 있다. 일 실시예에 따르면, 광원(1)으로서 LED(light emitting diode), LD(laser diode) 또는 OLED(organic light emitting diode)이 사용될 수 있다.
이미지 센서(2)는 물체(O)에서 반사되는 빛(RL)을 감지하여 물체(O)에 대한 광학적 깊이 정보(optical depth information)를 출력할 수 있다. 이미지 센서(2)에서 얻어진 광학적 깊이 정보는 적외선 카메라와 같이 3차원 영상을 구현하는데 이용될 수 있다. 또한, 깊이 픽셀들 및 가시광선 픽셀들을 포함하는 이미지 센서(2)를 이용함으로써 3차원 컬러 영상을 구현할 수도 있다.
타이밍 컨트롤러(3)는 광원(1) 및 이미지 센서(2)의 동작을 제어할 수 있다. 즉, 타이밍 컨트롤러(3)는 광원(1)의 광 출력 타이밍과 이미지 센서(2)의 동작 타이밍을 동기화(Synchronization)시킬 수 있다.
도 2는 본 발명의 실시예들에 따른 이미지 센서의 블록도이다.
도 2를 참조하면, 이미지 센서는 액티브 픽셀 센서 어레이(10; Active Pixel Sensor array), 행 디코더(row decoder; 20), 행 드라이버(row driver; 30), 열 디코더(column decoder; 40), 컨트롤러(controller; 50), 상관 이중 샘플러(CDS: Correlated Double Sampler; 60), 아날로그 디지털 컨버터(ADC: Analog to Digital Converter; 70) 및 입출력 버퍼(I/O buffer; 80)를 포함한다.
액티브 픽셀 센서 어레이(10)는 2차원적으로 배열된 복수의 단위 픽셀들을 포함하며, 광 신호를 전기적 신호로 변환한다. 액티브 픽셀 센서 어레이(10)는 행 드라이버(30)로부터 픽셀 선택 신호, 리셋 신호 및 전하 전송 신호와 같은 복수의 구동 신호들에 의해 구동될 수 있다. 액티브 픽셀 센서 어레이(10)에서 변환된 전기적 신호는 상관 이중 샘플러(60)에 제공된다.
행 드라이버(30)는 행 디코더(20)에서 디코딩된 결과에 따라 다수의 단위 픽셀들을 구동하기 위한 다수의 구동 신호들을 액티브 픽셀 센서 어레이(10)로 제공한다. 단위 픽셀들이 행렬 형태로 배열된 경우에는 각 행별로 구동 신호들이 제공될 수 있다.
컨트롤러(50)는 이미지 센서의 전반적인 동작을 제어하며, 행 디코더(20) 및 열 디코더(40)에 타이밍(timing) 신호 및 제어 신호를 제공한다.
상관 이중 샘플러(CDS; 60)는 액티브 픽셀 센서 어레이(10)에서 생성된 전기 신호를 수신하여 유지(hold) 및 샘플링(sampling)한다. 상관 이중 샘플러(60)는 특정한 잡음 레벨(noise level)과 전기적 신호에 의한 신호 레벨을 이중으로 샘플링하여, 잡음 레벨과 신호 레벨의 차이에 해당하는 차이 레벨을 출력한다.
아날로그 디지털 컨버터(ADC; 70)는 상관 이중 샘플러(60)에서 출력된 차이 레벨에 해당하는 아날로그 신호를 디지털 신호로 변환하여 출력한다.
입출력 버퍼(80)는 디지털 신호를 래치(latch)하고, 래치된 신호는 열 디코더(40)에서의 디코딩 결과에 따라 순차적으로 영상 신호 처리부(도면 미도시)로 디지털 신호를 출력한다.
도 3a는 본 발명의 실시예들에 따른 이미지 센서의 단위 픽셀을 나타내는 회로도이다.
도 3a를 참조하면, 단위 픽셀(P)은 광전 변환 소자(PD), 제 1 및 제 2 포토 트랜지스터들(PX1, PX2), 제 1 포토 트랜지스터(PX1)와 연결된 제 1 독출(readout) 회로(RO1), 및 제 2 포토 트랜지스터(PX2)와 연결된 제 2 독출 회로(RO2) 포함할 수 있다. 제 1 독출 회로(RO1)는 제 1 리셋 트랜지스터(RX1), 제 1 증폭 트랜지스터(SF1), 및 제 1 선택 트랜지스터(SX1)를 포함할 수 있다. 제 2 독출 회로(RO2)는 제 2 리셋 트랜지스터(RX2), 제 2 증폭 트랜지스터(SF2), 및 제2 선택 트랜지스터(SX2)를 포함할 수 있다.
제 1 및 제 2 포토 트랜지스터들(PX1, PX2)은 하나의 광전 변환 소자(PD)를 공유할 수 있다. 광전 변환 소자(PD)는 입사광에 대응하는 전하를 생성 및 축적한다. 단위 픽셀(P)로 입사되는 입사광은 도 1을 참조하여 설명한 것처럼, 물체(O)에 반사된 빛(RL)일 수 있다. 광전 변환 소자(PD)로는 포토 다이오드(photo diode), 포토 트랜지스터(photo transistor), 포토 게이트(photo gate), 핀드 포토 다이오드(Pinned Photo Diode) 및 이들의 조합이 사용될 수 있다. 본 발명의 실시예들에서는 광전 변환 소자(PD)로서 포토 다이오드가 예시된다.
제 1 포토 트랜지스터(PX1)는 제 1 전하 검출 노드(FD1)와 광전 변환 소자(PD) 사이에 전기적으로 연결될 수 있다. 제 2 포토 트랜지스터(PX2)는 제 2 전하 검출 노드(FD2)와 광전 변환 소자(PD) 사이에 전기적으로 연결될 수 있다. 제 1 포토 트랜지스터(PX1)는 제 1 포토 제어 신호(PG1)에 의해 제어되며, 제 2 포토 트랜지스터(PX2)는 제 2 포토 제어 신호(PG2)에 의해 제어될 수 있다. 제 1 포토 제어 신호(PG1)는 제 2 포토 제어 신호(PG2)와 180도의 위상차를 갖는 신호일 수 있다. 제 1 및 제 2 포토 트랜지스터들(PX1, PX2)은 광전 변환 소자(PD)에서 생성된 전하들을 제 1 또는 제 2 전하 검출 노드들(FD1, FD2)로 전송한다. 제 1 및 제 2 전하 검출 노드들(FD1, FD2)에는 전하들이 축적될 수 있으며, 제 1 및 제 2 전하 검출 노드들(FD1, FD2)에 축적되는 전하들에 의해 제 1 및 제 2 증폭 트랜지스터들(SF1, SF2)이 제어될 수 있다.
제 1 및 제 2 리셋 트랜지스터들(RX1, RX2)은 제 1 및 제 2 전하 검출 노드들(FD1, FD2)에 축적된 전하들을 주기적으로 리셋시킬 수 있다. 제 1 및 제 2 리셋 트랜지스터들(RX1, RX2)의 소오스들은 제 1 및 제 2 전하 검출 노드들(FD1, FD2)과 연결되며, 드레인은 전원 전압(VDD)에 연결된다.
제 1 및 제 2 리셋 트랜지스터들(RX1, RX2)은 제 1 및 제 2 리셋 신호들(RG1, RG2)에 의해 제어될 수 있다. 제 1 리셋 신호(RG1)에 의해 제 1 리셋 트랜지스터(RX1)가 턴온되면, 제 1 리셋 트랜지스터(RX1)의 드레인에 인가된 전원 전압(VDD)이 제 1 전하 검출 노드(FD1)로 전달되어 제 1 전하 검출 노드(FD1)에 축적된 전하들을 배출시킬 수 있다. 제 2 리셋 신호(RG2)에 의해 제 2 리셋 트랜지스터(RX2)가 턴온되면, 제 2 리셋 트랜지스터(RX2)의 드레인과 연결된 전원 전압(VDD)이 제 2 전하 검출 노드(FD2)로 전달되어, 제 2 전하 검출 노드(FD2)에 축적된 전하들을 배출시킬 수 있다.
제 1 및 제 2 증폭 트랜지스터들(SF1, SF2)은 게이트 전극으로 입력되는 광 전하량에 비례하여 소오스-드레인 전류를 발생시키는 소오스 팔로워 버퍼 증폭기(source follower buffer amplifier)일 수 있다.
제 1 증폭 트랜지스터(SF1)는 제 1 전하 검출 노드(FD1)의 전위에 의해 제어될 수 있다. 제 1 증폭 트랜지스터(SF1)의 드레인은 전원 전압(VDD)에 연결되고, 제 1 증폭 트랜지스터(SF1)의 소오스는 제 1 선택 트랜지스터(SX1)의 드레인과 연결될 수 있다. 제 1 증폭 트랜지스터(SF1)는 제 1 전하 검출 노드(FD1)에서의 전위 변화를 증폭하고, 제 1 선택 트랜지스터들(SX1)를 통해 증폭된 또는 제 1 픽셀 신호를 제 1 출력 라인(VOUT1)으로 출력할 수 있다.
제 2 증폭 트랜지스터(SF2)는 제 2 전하 검출 노드(FD2)의 전위에 의해 제어될 수 있다. 제 2 증폭 트랜지스터(SF2)의 드레인은 전원 전압(VDD)에 연결되고, 제 2 증폭 트랜지스터(SF2)의 소오스는 제 2 선택 트랜지스터(SX2)의 드레인과 연결될 수 있다. 제 2 증폭 트랜지스터(SF2)는 제 2 전하 검출 노드(FD2)에서의 전위 변화를 증폭하고, 제 2 선택 트랜지스터들(SX2)를 통해 증폭된 또는 제 2 픽셀 신호를 제 2 출력 라인(VOUT2)으로 출력할 수 있다.
제 1 및 제 2 선택 트랜지스터들(SX1, SX2)은 제 1 및 제 2 선택 신호들(SEL1, SEL2)에 의해 제어되며, 제 1 및 제 2 선택 트랜지스터들(SX1, SX2)이 턴 온될 때, 제 1 및 제 2 증폭 트랜지스터들(SF1, SF2)에 의해 증폭된 신호들이 제 1 및 제 2 출력 라인들(Vout1, Vout2)을 통해 출력될 수 있다. 제 1 및 제 2 출력 라인들(Vout1, Vout2)에서 출력된 신호들의 차이가 신호 처리부를 통해 구해질 수 있으며, 이에 따라 물체의 깊이 정보를 얻을 수 있다.
도 3b는 본 발명의 일 실시예에 따른 이미지 센서의 단위 픽셀의 평면도이다. 도 3c는 본 발명의 일 실시예에 따른 이미지 센서의 픽셀 어레이의 평면도이다. 도 3d는 본 발명의 일 실시예에 따른 이미지 센서의 픽셀 어레이의 단면도로서, 도 3c의 I-I'선을 따라 자른 단면을 나타낸다.
도 3a, 도 3b, 도 3c, 및 도 3d를 참조하면, 단위 픽셀(P)은 제 1 및 제 2 플로팅 확산 영역들(FD1, FD2; 즉, 제 1 및 제 2 전하 검출 노드들), 이들 사이의 제 1 및 제 2 포토 게이트 전극들(PG1, PG2), 및 제 1 및 제 2 독출 회로들(RO1, RO2)을 포함할 수 있다.
보다 상세하게, 반도체 기판(100)은 서로 대향하는 제 1 면(100a; 또는 전면) 및 제 2 면(100b; 또는 후면)을 가질 수 있다. 입사광은 반도체 기판(100)의 제 2 면(100b)을 통해 입사될 수 있다.
반도체 기판(100)은 제 1 도전형(예를 들어, p형) 벌크(bulk) 실리콘 기판 상에 제 1 도전형 에피택셜층이 형성된 기판일 수 있으며, 이미지 센서의 제조 공정상 벌크 실리콘 기판이 제거되어 p형 에피택셜층만 잔류하는 기판일 수 있다. 이와 달리, 반도체 기판(100)은 제 1 도전형의 웰을 포함하는 벌크 반도체 기판일 수도 있다.
단위 픽셀(P)에서, 광전 변환 영역(110)이 반도체 기판(100) 내에 제공될 수 있다. 광전 변환 영역(110)에서, 입사된 빛의 양에 비례하여 광전하들이 생성 및 축적될 수 있다. 광전 변환 영역(110)은, 평면적 관점에서, 각 단위 픽셀(P1-P4)의 중심 부분에 위치할 수 있다. 광전 변환 영역(110)은 제 1 도전형의 반도체 기판(100)과 반대의 제 2 도전형을 갖는 불순물들을 반도체 기판(100) 내에 이온 주입하여 형성될 수 있다. 제 1 도전형의 반도체 기판(100)과 제 2 도전형의 광전 변환 영역(110)의 접합(junction)에 의해 포토다이오드들이 형성될 수 있다. 이와 달리, 광전 변환 영역(110)은 제 1 및 제 2 포토 게이트 전극들(PG1, PG2) 사이의 반도체 기판(100)의 일부일 수 있다.
단위 픽셀(P) 각각에서, 제 1 및 제 2 포토 게이트 전극들(PG1, PG2)이 반도체 기판(100) 상에 배치될 수 있다. 제 1 및 제 2 포토 게이트 전극들(PG1, PG2)과 반도체 기판(100) 사이에 게이트 절연막이 배치될 수 있다. 제 1 및 제 2 포토 게이트 전극들(PG1, PG2)은 불순물이 도핑된 폴리실리콘 또는 텅스텐 및 알루미늄과 같은 금속 물질을 포함할 수 있다. 게이트 절연막은 예를 들어, 실리콘 산화물, 실리콘 질화물, 및/또는 실리콘 산질화물을 포함할 수 있다.
제 1 및 제 2 포토 게이트 전극들(PG1, PG2)은 광전 변환 영역(110) 상에서 서로 이격될 수 있다. 제 1 포토 게이트 전극(PG1)과 제 2 포토 게이트 전극(PG2)은 실질적으로 동일한 크기를 가질 수 있다. 제 1 및 제 2 포토 게이트 전극들(PG1, PG2)은, 평면적 관점에서 광전 변환 영역(110)의 일부와 중첩될 수 있다.
실시예들에서, 제 1 및 제 2 포토 게이트 전극들(PG1, PG2)은 서로 수직하는 제 1 및 제 2 방향들(D1, D2)에 대해 사선인 제 3 방향(D3) 또는 제 3 방향(D3)과 거울 대칭되는 제 4 방향(D4)으로 서로 이격될 수 있다. 각 단위 픽셀(P1-P4)에서, 제 1 및 제 2 포토 게이트 전극들(PG1, PG2) 각각은 다각형일 수 있으며, 서로 마주보는 일 측벽들 간의 거리는 균일할 수 있다. 제 1 및 제 2 포토 게이트 전극들(PG1, PG2)은 제 3 방향(D3) 또는 제 4 방향(D4)과 나란한 가상선을 기준으로 서로 거울 대칭되도록 배치될 수 있다.
제 1 플로팅 확산 영역(FD1)이 제 1 포토 게이트 전극(PG1) 일측의 반도체 기판(100) 내에 배치될 수 있으며, 제 2 플로팅 확산 영역(FD2)이 제 2 포토 게이트 전극(PG2) 타측의 반도체 기판(100) 내에 배치될 수 있다. 평면적 관점에서, 제 1 및 제 2 플로팅 확산 영역들(FD1, FD2) 사이에 제 1 및 제 2 포토 게이트 전극들(PG1, PG2)이 배치될 수 있다.
제 1 및 제 2 플로팅 확산 영역들(FD1, FD2)은 반도체 기판(100) 내에 n형 불순물을 도핑하여 형성될 수 있다. 제 1 및 제 2 플로팅 확산 영역들(FD1, FD2)에서 n형 불순물 농도가 광전 변환층의 n형 불순물 농도보다 클 수 있다.
제 1 플로팅 확산 영역(FD1)은 제 1 포토 게이트 전극(PG1)을 통해 광전 변환 영역(110)으로부터 전달된 광 전하들을 축적한다. 제 2 플로팅 확산 영역(FD2)은 제 2 포토 게이트 전극(PG2)을 통해 광전 변환 영역(110)으로부터 전달된 광 전하들을 축적한다.
각 단위 픽셀(P1-P4)에서, 제 1 및 제 2 플로팅 확산 영역들(FD1, FD2)은, 평면적 관점에서, 제 3 방향(D3) 또는 제 4 방향(D4)으로 서로 이격될 수 있다. 즉, 각 단위 픽셀(P1-P4)에서, 제 1 및 제 2 플로팅 확산 영역들(FD1, FD2) 및 제 1 및 제 2 포토 게이트 전극들(PG1, PG2)이 제 3 방향(D3) 또는 제 4 방향(D4)을 따라 배열될 수 있다.
제 1 및 제 2 플로팅 확산 영역들(FD1, FD2)은, 평면적 관점에서, 제 1 방향(D1)으로 연장되는 제 1 부분과 제 2 방향(D2)으로 연장되는 제 2 부분을 포함할 수 있다. 제 1 및 제 2 플로팅 확산 영역들(FD1, FD2) 각각은 서로 인접하는 4개의 단위 픽셀들(P1-P4)의 제 1 또는 제 2 포토 게이트 전극들(PG1, PG2) 사이에 배치될 수 있다.
단위 픽셀들(P1-P4) 각각에서, 반도체 기판(100)은 빛이 입사되는 광전 변환 영역(110)과, 제 1 및 제 2 독출 회로들(RO1, RO2)이 제공되는 제 1 및 제 2 독출 회로 영역들을 포함할 수 있다. 광전 변환 영역(110)과 제 1 및 제 2 독출 회로 영역들은 반도체 기판(100) 내에 제공되는 소자 분리막(미도시)에 의해 정의될 수 있다.
제 1 독출 회로 영역에 도 3a를 참조하여 설명한 제 1 리셋 트랜지스터(RX1), 제 1 증폭 트랜지스터(SF1), 및 제 1 선택 트랜지스터(SX1)가 제공될 수 있다. 상세하게, 제 1 독출 회로 영역의 반도체 기판(100) 상에 제 1 리셋 게이트 전극(RG1), 제 1 증폭 게이트 전극(AG1), 및 제 1 선택 게이트 전극(SEL1)이 배치될 수 있으며, 제 1 리셋, 증폭, 및 선택 게이트 전극들(RG1, AG1, SEL1) 양측의 반도체 기판(100) 내에 소오스/드레인 불순물 영역들이 형성될 수 있다. 제 1 리셋, 증폭, 및 선택 게이트 전극들(RG1, AG1, SEL1)은 제 2 방향(D2)으로 서로 이격되어 배치될 수 있다.
제 2 독출 회로 영역에 도 3a를 참조하여 설명한 제 2 리셋 트랜지스터(RX2), 제 2 증폭 트랜지스터(SF2), 및 제 2 선택 트랜지스터(SX2)가 제공될 수 있다. 상세하게, 제 2 독출 회로 영역의 반도체 기판(100) 상에 제 2 리셋 게이트 전극(RG2), 제 2 증폭 게이트 전극(AG2), 및 제 2 선택 게이트 전극(SEL2)이 배치될 수 있으며, 제 2 리셋, 증폭, 및 선택 게이트 전극들(RG2, AG2, SEL2) 양측의 반도체 기판(100) 내에 소오스/드레인 불순물 영역들이 형성될 수 있다. 제 2 리셋, 증폭, 및 선택 게이트 전극들(RG2, AG2, SEL2)은 제 2 방향(D2)으로 서로 이격되어 배치될 수 있다.
실시예들에 따르면, 제 1 및 제 2 플로팅 확산 영역들(FD1, FD2)이 제 3 방향(D3)으로 서로 이격될 수 있으며, 제 1 독출 회로(RO1)와 제 2 독출 회로(RO2)는 제 3 방향(D3)과 다른 제 4 방향(D4)으로 서로 이격되어 배치될 수 있다. 이와 달리, 제 1 및 제 2 플로팅 확산 영역들(FD1, FD2)이 제 4 방향(D4)으로 서로 이격될 수 있으며, 제 1 독출 회로(RO2)와 제 2 독출 회로(RO2)은 제 3 방향(D3)으로 서로 이격되어 배치될 수 있다.
도 3c 및 도 3d를 참조하면, 이미지 센서의 픽셀 어레이(10)는 제 1 방향(D1) 및 제 1 방향(D1)에 수직하는 제 2 방향(D2)을 따라 배열된 복수 개의 단위 픽셀들(P1, P2, P3, P4)을 포함할 수 있다. 단위 픽셀들(P1-P4) 각각은 도 3a 및 도 3b를 참조하여 설명된 단위 픽셀(P)을 포함할 수 있다.
실시예들에 따르면, 단위 픽셀들(P1-P4)은 제 1 방향(D1)으로 서로 인접하는 제 1 및 제 2 단위 픽셀들(P1, P2), 제 2 방향(D2)으로 제 1 단위 픽셀(P1)과 인접하는 제 3 단위 픽셀(P3), 및 제 2 방향(D2)으로 제 2 단위 픽셀(P2)과 인접하는 제 4 단위 픽셀(P4)을 포함할 수 있다.
제 1 및 제 2 독출 회로들(RO1, RO2) 각각은, 평면적 관점에서, 4개의 단위 픽셀들(P1-P4)의 제 1 및 제 2 포토 게이트 전극들(PG1, PG2)에 의해 둘러싸일 수 있다.
픽셀 어레이(10)에서, 제 1 방향(D1) 및 제 2 방향(D2)을 따라 제 1 또는 제 2 플로팅 확산 영역(FD1, FD2)과 제 1 또는 제 2 독출 회로(RO1, RO2)가 서로 이격되어 번갈아 배치될 수 있다. 제 3 방향(D3) 및 제 4 방향(D4)을 따라 제 1 및 제 2 포토 게이트 전극들(PG1, PG2)과 제 1 및 제 제 2 플로팅 확산 영역들(FD1, FD2)이 배치될 수 있다.
제 1 방향(D1)으로 인접하는 제 1 및 제 2 단위 픽셀들(P1, P2)은 제 2 방향(D2)으로 연장되는 가상선을 기준으로 서로 거울 대칭될 수 있다. 제 2 방향(D2)으로 인접하는 제 1 및 제 3 단위 픽셀들(P1, P3)은 제 1 방향(D1)으로 연장되는 가상선을 기준으로 거울 대칭될 수 있다.
제 4 단위 픽셀(P4)은 제 1 방향(D1)으로 제 3 단위 픽셀들(P3) 사이에 배치되고, 제 2 방향(D2)으로 제 2 단위 픽셀들(P2) 사이에 배치될 수 있다. 여기서, 제 4 단위 픽셀(P4)은 제 1 플로팅 확산 영역(FD1)을 기준으로 제 2 단위 픽셀(P2)과 거울 대칭되고, 제 2 플로팅 확산 영역(FD2)을 기준으로 제 3 단위 픽셀(P3)과 거울 대칭될 수 있다.
일 예로, 서로 인접하는 4개의 단위 픽셀들(P1-P4) 사이에 제 1 또는 제 2 플로팅 확산 영역(FD1 또는 FD2)이 제공될 수 있다. 서로 인접하는 4개의 단위 픽셀들(P1-P4) 사이에 제 1 또는 제 2 독출 회로(RO1, RO2)가 제공될 수 있다. 이러한 배치 구조에서 인접하는 4개의 단위 픽셀들(P1-P4)은 제 1 또는 제 2 플로팅 확산 영역(FD1 또는 FD2) 및 제 1 또는 제 2 독출 회로(RO1 또는 RO2)를 공유할 수 있다.
도 4는 본 발명의 실시예들에 따른 이미지 센서에서 단위 픽셀(P)의 동작을 설명하기 위한 타이밍도이다.
도 3a, 도 3b, 도 3c, 및 도 4를 참조하면, 펄스화된 광신호(EL)가 광원(도 1의 1 참조)에서 물체로 출력될 수 있다. 도 4에는 광신호(EL)가 사각형상의 펄스파(pulse wave)로 도시되어 있으나, 사인파(sine wave)와 같은 정현파(sinusoidal wave)가 광 신호로서 이용될 수도 있다. 피사체에 반사된 빛(RL)은 광원에서 제공된 광신호(EL)보다 시간이 지연된 펄스 형태로 단위 픽셀들(P1-P4)에 입사될 수 있다.
각 단위 픽셀(P1-P4)에서, 물체로 조사되는 광 신호(EL)에 동기화된 제 1 포토 제어 신호(PG1_0)가 제 1 포토 게이트 전극(PG1)에 인가될 수 있으며, 제 1 포토 제어 신호(PG1)에 대해 180도의 위상차를 갖는 제 2 포토 제어 신호(PG2_180)가 제 2 포토 게이트 전극(PG2)에 인가될 수 있다. 즉, 제 1 포토 제어 신호(PG1_0)와 제 2 포토 제어 신호(PG2_180)가 번갈아 활성화될 수 있다. 다시 말해, 제 1 포토 게이트 전극(PG1)에 고전압이 인가될 때, 제 2 포토 게이트 전극(PG2)에 저전압이 인가될 수 있다.
이어서, 제 1 포토 제어 신호(PG1_0)에 대해 90도의 위상차를 갖는 제 3 포토 제어 신호(PG1_90)가 제 1 포토 게이트 전극(PG1)에 인가될 수 있으며, 제 3 포토 제어 신호(PG1_90)에 대해 180도의 위상차를 갖는 제 4 포토 제어 신호(PG2_270)가 제 2 포토 게이트 전극(PG2)에 인가될 수 있다. 제 3 및 제 4 포토 게이트 신호들(PG1_90, PG2_270)은 제 1 및 제 2 포토 게이트 신호들(PG1_0, PG2_180)과 시간차를 두고 순차적으로 인가될 수 있다.
제 1 및 제 2 포토 게이트 전극들(PG1, PG2)에 인가되는 제 1 및 제 2 포토 제어 신호들(PG1_0, PG2_180) 또는 제 3 및 제 4 포토 제어 신호들(PG1_90, PG2_270)에 의해 광전 변환 영역(110)의 전위가 변화될 수 있다.
제 1 및 제 2 포토 제어 신호들(PG1_0, PG2_180)에 응답하여 제 1 및 제 2 플로팅 확산 영역들(FD1, FD2)에서 광전하들이 검출될 수 있으며, 이어서, 제 3 및 제 4 포토 제어 신호들(PG1_90, PG2_270)에 응답하여 제 1 및 제 2 플로팅 확산 영역들(FD1, FD2)에서 광전하들이 검출될 수 있다.
상세하게, 제 1 포토 제어 신호(PG1)에 의해 제 1 포토 게이트 전극(PG1)에 고전압이 인가될 때, 광전 변환 영역(110)에서 생성된 광전하들이 제 1 플로팅 확산 영역(FD1)으로 전송될 수 있다. 제 1 플로팅 확산 영역(FD1)에 축적된 광전하들은 제 1 독출 회로(RO1)를 통해 제 1 픽셀 신호로 출력될 수 있다. 또한, 제 2 포토 제어 신호(PG2_180)에 의해 제 2 포토 게이트 전극(PG2)에 양의 전압이 인가될 때, 광전 변환 영역(110)에서 생성된 광전하들이 제 2 플로팅 확산 영역(FD2)으로 전송될 수 있다. 제 2 플로팅 확산 영역(FD2)에 축적된 광전하들(Q2)은 제 2 독출 회로(RO2)를 통해 제 2 픽셀 신호로 출력될 수 있다.
제 1 및 제 2 플로팅 확산 영역들(FD1, FD2)에서 검출되는 전하량(Q1, Q2)은 반사된 광신호(RL)와 제 1 및 2 포토 제어 신호들(PG1, PG2)이 중첩되는 시간에 따라 달라질 수 있다.
상세하게, 반사된 광신호(RL)와 제 1 포토 제어 신호(PG1_0)가 중첩되는 시간 동안 제 1 플로팅 확산 영역들(FD1)에서 측정되는 광 전하량(Q1)과, 반사된 광신호(RL)와 제 2 포토 제어 신호(PG2_180)가 중첩되는 시간 동안 제 2 플로팅 확산 영역들(FD2)에서 측정되는 광 전하량(Q2)의 차이를 통해 반사된 빛(RL)의 지연시간(td)을 검출할 수 있다. 이어서, 반사된 광신호(RL)와 제 1 포토 제어 신호(PG1_90)가 중첩되는 시간 동안 제 1 플로팅 확산 영역들(FD1)에서 측정되는 광 전하량(Q3)과, 반사된 광신호(RL)와 제 2 포토 제어 신호(PG2_270)가 중첩되는 시간 동안 제 2 플로팅 확산 영역들(FD2)에서 측정되는 광 전하량(Q4)의 차이를 통해 반사된 빛(RL)의 지연시간(td)을 검출할 수 있다. 즉, 제 1 및 제 2 플로팅 확산 영역들(FD1, FD2)에서 출력되는 신호 차이가 2회에 걸쳐 검출될 수 있으며, 검출된 신호 차이를 이용하여 광원과 대상 물체 사이의 거리, 즉, 광학적 깊이가 측정될 수 있다.
실시예에 따르면, 서로 인접하는 4개의 제 1 내지 제 4 단위 픽셀들(P1-P4)의 제 1 포토 게이트 전극들(PG1)에 제 1 포토 제어 신호(PG1_0)가 공통으로 인가될 수 있다. 이 경우, 인접하는 4개의 제 1 내지 제 4 단위 픽셀들(P1-P4)의 광전 변환 영역들(110)에서 생성된 광 전하들이 하나의 제 1 플로팅 확산 영역(FD1)으로 전달될 수 있다. 마찬가지로, 서로 인접하는 4개의 제 1 내지 제 4 단위 픽셀들(P1-P4)의 제 2 포토 게이트 전극들(PG1)에 제 2 포토 제어 신호(PG1_180)가 공통으로 인가될 수 있다. 이 경우, 인접하는 4개의 제 1 내지 제 4 단위 픽셀들(P1-P4)의 광전 변환 영역들(110)에서 생성된 광 전하들이 하나의 제 2 플로팅 확산 영역(FD2)으로 전달될 수 있다. 이에 따라, 하나의 제 1 플로팅 확산 영역에서 검출되는 전하량이 증가될 수 있으므로, 이미지 센서의 감도가 향상될 수 있다.
도 5a, 도 6a, 도 7a, 및 도 8a는 본 발명의 다양한 실시예들에 따른 이미지 센서의 단위 픽셀을 나타내는 회로도들이다. 도 5b, 도 6b, 도 7b, 및 도 8b는 본 발명의 다양한 실시예에 따른 이미지 센서의 단위 픽셀의 평면도들이다. 도 5c, 도 6c, 도 7c, 및 도 8c는 본 발명의 다양한 실시예에 따른 이미지 센서의 픽셀 어레이의 평면도들이다. 도 5d, 도 6d, 도 7d, 및 도 8d는 본 발명의 다양한 실시예에 따른 이미지 센서의 픽셀 어레이의 단면도로서, 각각 도 5c, 도 6c, 도 7c, 및 도 8c의 I-I'선을 따라 자른 단면을 나타낸다.
설명의 간략함을 위해, 앞서 설명된 실시예들과 동일한 구성요소들은 동일한 참조 번호로 도시되며, 이에 대한 설명은 간략히 하거나 생략하기로 한다
도 5a를 참조하면, 단위 픽셀(P)은 앞서 설명한 것처럼, 광전 변환 소자(PD), 제 1 및 제 2 포토 트랜지스터들(PX1, PX2), 제 1 포토 트랜지스터(PX1)와 연결된 제 1 독출 회로(RO1), 및 제 2 포토 트랜지스터(PX2)와 연결된 제 2 독출 회로(RO2) 포함할 수 있다. 여기서, 제 1 독출 회로(RO1)는 제 1 전송 트랜지스터(TX1), 제 1 리셋 트랜지스터(RX1), 제 1 증폭 트랜지스터(SF1), 및 제 1 선택 트랜지스터(SX1)를 포함할 수 있다. 제 2 독출 회로(RO2)는 제 2 전송 트랜지스터(TX2), 제 제 2 리셋 트랜지스터(RX2), 제 2 증폭 트랜지스터(SF2), 및 제 2 선택 트랜지스터(SX2)를 포함할 수 있다.
제 1 전송 트랜지스터(TX1)는 제 1 포토 트랜지스터(PX1)의 드레인과 제 1 증폭 트랜지스터의 게이트 사이에 연결될 수 있다. 제 2 전송 트랜지스터(TX2)는 제 2 포토 트랜지스터(PX2)의 드레인과 제 2 증폭 트랜지스터의 게이트 사이에 연결될 수 있다. 제 1 전송 트랜지스터(TX1)는 제 1 전송 신호에 의해 제어되며, 제 2 전송 트랜지스터(TX2)는 제 2 전송 신호에 의해 제어될 수 있다.
제 1 포토 트랜지스터(PX1)가 턴-온될 때, 광전 변환 소자(PD)에서 광전하들이 생성될 수 있으며, 제 1 전송 트랜지스터(TX1)가 턴 온될 때 광전 변환 소자(PD)에서 생성된 광전하들이 제 1 전하 검출 노드(FD1)에 축적될 수 있다. 제 2 포토 트랜지스터(PX2)가 턴-온될 때, 광전 변환 소자(PD)에서 광전하들이 생성될 수 있으며, 제 2 전송 트랜지스터(TX2)가 턴 온될 때 광전 변환 소자(PD)에서 생성된 광전하들이 제 2 전하 검출 노드(FD2)에 축적될 수 있다.
이에 더하여, 단위 픽셀(P)은 전원 전압(VDD)과 광전 변환 소자(PD) 사이에 연결된 오버플로우 트랜지스터(OX)를 포함할 수 있다. 오버플로우 트랜지스터(OX)는 오버플로우 제어 신호에 의해 제어될 수 있다. 오버플로우 트랜지스터(OX)는 제 1 및 제 2 전송 트랜지스터들(TX1, TX2)이 턴 오프될 때 턴온될 수 있다. 오버플로우 트랜지스터(OX)는 제 1 및 제 2 전송 트랜지스터들(TX1, TX2)이 턴 오프되는 동안 광전 변환 소자(PD)에서 생성되는 광전하들을 배출시킬 수 있다. 오버플로우 트랜지스터(OX)는 제 1 및 제 2 전하 검출 노드들(FD1, FD2)에서 광전하들을 검출하는 동안 광전 변환 영역(110)에서 생성된 전하들이 제 1 및 제 2 전하 검출 노드들(FD1, FD2)로 오버플로우되는 것을 방지할 수 있다.
도 5b를 참조하면, 단위 픽셀(P)은 앞서 설명한 것처럼, 제 1 및 제 2 플로팅 확산 영역들(FD1, FD2), 이들 사이의 제 1 및 제 2 포토 게이트 전극들(PG1, PG2), 및 제 1 및 제 2 독출 회로들(RO1, RO2)을 포함할 수 있다.
단위 픽셀(P)에서 제 1 및 제 2 플로팅 확산 영역들(FD1, FD2)은 서로 수직하는 제 1 및 제 2 방향들(D1, D2)에 대해 사선인 제 3 방향(D3)으로 서로 이격될 수 있다. 제 1 및 제 2 포토 게이트 전극들(PG1, PG2)은 제 3 방향(D3)으로 제 1 및 제 2 플로팅 확산 영역들(FD1, FD2) 사이에 배치될 수 있다.
제 1 전송 게이트 전극(TG1)이 제 1 플로팅 확산 영역(FD1)과 제 1 포토 게이트 전극(PG1) 사이에 배치될 수 있으며, 제 2 전송 게이트 전극(TG2)이 제 2 플로팅 확산 영역(FD2)과 제 2 포토 게이트 전극(PG2) 사이에 배치될 수 있다. 단위 픽셀(P)에서 제 1 및 제 2 전송 게이트 전극들(TG1, TG2)은 제 4 방향(D4)으로 연장되는 가상선을 기준으로 서로 거울 대칭될 수 있다.
나아가, 제 1 포토 게이트 전극(PG1) 일측에 제 1 오버플로우 게이트 전극(OG1)이 배치될 수 있으며, 제 1 오버플로우 게이트 전극(OG1)에 인접한 제 1 드레인 영역(DR1)이 배치될 수 있다. 또한, 제 2 포토 게이트 전극(PG2) 일측에 제 2 오버플로우 게이트 전극(OG2)이 배치될 수 있으며, 제 2 오버플로우 게이트 전극(OG2)에 인접한 제 2 드레인 영역(DR2)이 배치될 수 있다. 제 1 및 제 2 오버플로우 게이트 전극들(OG1, OG2)은 공통의 제어 신호에 의해 제어될 수 있다. 제 1 및 제 2 드레인 영역들(DR1, DR2)은 반도체 기판(100) 내에 n형 불순물을 도핑하여 형성된 불순물 영역일 수 있다.
도 5c, 및 도 5d를 참조하면, 이미지 센서의 픽셀 어레이(10)는 제 1 방향(D1) 및 제 1 방향(D1)에 수직하는 제 2 방향(D2)을 따라 배열된 복수 개의 단위 픽셀들(P1, P2, P3, P4)을 포함할 수 있다. 여기서, 단위 픽셀들(P1-P4) 각각은 도 5a 및 도 5b를 참조하여 설명된 단위 픽셀(P)을 포함할 수 있다.
픽셀 어레이(10)는 앞서 설명한 것처럼, 제 1 방향(D1) 및 제 2 방향(D2)으로 거울 대칭되는 제 1 내지 제 4 단위 픽셀들(P1-P4)을 포함할 수 있다.
제 1 및 제 2 플로팅 확산 영역들(FD1, FD2) 각각은 서로 인접하는 제 1 내지 제 4 단위 픽셀들(P1-P4)의 제 1 또는 제 2 전송 게이트 전극들(TG1 또는 TG2) 사이에 배치될 수 있다.
제 1 오버플로우 게이트 전극(OG1)이 제 2 방향(D2)으로 인접하는 제 1 및 제 3 단위 픽셀들(P1, P3)의 제 1 전송 게이트 전극들(TG1) 사이에 배치될 수 있다. 제 2 오버플로우 게이트 전극(OG2)이 제 2 방향(D2)으로 인접하는 제 2 및 제 4 단위 픽셀들(P2, P4)의 제 2 전송 게이트 전극들(TG2) 사이에 배치될 수 있다.
제 1 및 제 2 오버플로우 게이트 전극들(OG1, OG2)은 제 1 방향(D1) 또는 제 2 방향(D2)과 나란한 가상선을 기준으로 거울 대칭 형태를 가질 수 있다.
도 6a에 도시된 실시예에 따르면, 도 5a에 도시된 단위 픽셀(P)에서 오버플로우 트랜지스터(OX)가 생략될 수 있으며, 제 1 독출 회로(RO1)에서 제 1 리셋 트랜지스터(RX1)가 제 1 포토 트랜지스터(PX1)와 제 1 전송 트랜지스터(TX1) 사이에 연결될 수 있다. 마찬가지로, 제 2 독출 회로(RO2)에서 제 1 리셋 트랜지스터(RX1)가 제 1 포토 트랜지스터(PX1)와 제 1 전송 트랜지스터(TX1) 사이에 연결될 수 있다. 도 6b를 참조하면, 도 5b에 도시된 단위 픽셀(P)에서 제 1 및 제 2 오버플로우 게이트 전극들(OG1, OG2)이 생략될 수 있다.
도 6a, 도 6b에 도시된 실시예에 따르면, 광전 변환 영역(110)에서 생성된 전하들이 제 1 또는 제 2 저장 다이오드 영역들(SD1, SD2)에 축적될 수 있다. 제 1 또는 제 2 저장 다이오드 영역들(SD1, SD2)에 축적된 광전하들은 제 1 및 제 2 전송 트랜지스터들(TX1, TX2)을 통해 제 1 및 제 2 증폭 트랜지스터(SF1, SF2)에 연결된 제 1 및 제 2 플로팅 확산 영역들(FD1, FD2)로 전달되거나, 제 1 또는 제 2 리셋 트랜지스터(RX1, RX2)에 의해 배출될 수 있다.
도 7a를 참조하면, 단위 픽셀(P)은 도 5a를 참조하여 설명된 단위 픽셀(P)에서 제 1 및 제 2 스토리지 트랜지스터들(CX1, CX2)을 더 포함할 수 있다. 제 1 및 제 2 스토리지 트랜지스터들(CX1, CX2)은 제 1 및 제 2 저장 제어 신호들에 따라 전하들을 저장하거나, 광전하를 제 1 전송 트랜지스터(TX1)로 전달할 수 있다.
상세하게, 제 1 스토리지 트랜지스터(CX1)는 제 1 포토 트랜지스터(PX1)와 제 1 전송 트랜지스터(TX1) 사이에 연결될 수 있으며, 제 1 저장 제어 신호에 의해 제어될 수 있다. 제 2 스토리지 트랜지스터(CX2)는 제 2 포토 트랜지스터(PX2)와 제 2 전송 트랜지스터(TX2) 사이에 연결될 수 있으며, 제 2 저장 제어 신호에 의해 제어될 수 있다.
제 1 포토 트랜지스터(PX1)에 의해 생성된 전하들은 제 1 스토리지 트랜지스터(CX1)의 게이트에 인가되는 저장 제어 신호에 의해 반도체 기판(10)에 생성된 전계 내에 저장될 수 있다. 다른 예로, 도면에 도시하지 않았으나, 제 1 스토리지 트랜지스터(CX1)와 제 1 전송 트랜지스터(TX1) 사이에 제 1 저장 다이오드가 연결될 수도 있으며, 제 2 스토리지 트랜지스터(CX2)와 제 2 전송 트랜지스터(TX2) 사이에 제 2 저장 다이오드가 연결될 수도 있다. 제 1 및 제 2 저장 다이오드들은 광전 변환 소자(PD)와 유사한 구조(즉, 반도체 기판과 반대의 도전형을 갖는 불순물이 영역)를 갖거나 커패시터(capacitor)로 구현될 수 있다.
도 7b를 참조하면, 제 1 및 제 2 플로팅 확산 영역들(FD1, FD2)이 제 3 방향(D3)으로 서로 이격될 수 있으며, 제 1 및 제 2 플로팅 확산 영역들(FD1, FD2) 사이에서 제 1 및 제 2 포토 게이트 전극들(PG1, PG2)이 제 3 방향(D3)으로 이격될 수 있다. 제 1 플로팅 확산 영역(FD1)과 제 1 포토 게이트 전극(PG1) 사이에 제 1 전송 게이트 전극(TG1) 및 제 1 저장 게이트 전극(SG1)이 배치될 수 있다. 제 2 플로팅 확산 영역(FD2)과 제 2 포토 게이트 전극(PG2) 사이에 제 2 전송 게이트 전극(TG2) 및 제 2 저장 게이트 전극(SG2)이 배치될 수 있다.
도 7c 및 도 7d를 참조하면, 이미지 센서의 픽셀 어레이(10)는 제 1 방향(D1) 및 제 1 방향(D1)에 수직하는 제 2 방향(D2)을 따라 배열된 복수 개의 단위 픽셀들(P1, P2, P3, P4)을 포함할 수 있다. 여기서, 단위 픽셀들(P1-P4) 각각은 도 7a 및 도 7b를 참조하여 설명된 단위 픽셀(P)을 포함할 수 있다.
픽셀 어레이(10)는 앞서 설명한 것처럼, 제 1 방향(D1) 및 제 2 방향(D2)으로 거울 대칭되는 제 1 내지 제 4 단위 픽셀들(P1-P4)을 포함할 수 있다.
상세하게, 제 1 및 제 2 플로팅 확산 영역들(FD1, FD2) 각각은 서로 인접하는 제 1 내지 제 4 단위 픽셀들(P1-P4)의 제 1 또는 제 2 전송 게이트 전극들(TG1 또는 TG2) 사이에 배치될 수 있다.
제 1 내지 제 4 단위 픽셀들(P1-P4) 각각에서, 제 1 오버플로우 게이트 전극(OG1)은 제 1 포토 게이트 전극(PG1)에 인접할 수 있으며, 제 2 오버플로우 게이트 전극(OG2)은 제 2 포토 게이트 전극(PG2)에 인접할 수 있다.
제 1 및 제 2 단위 픽셀들(P1, P2)은 제 1 방향(D1)을 따라 서로 거울 대칭적으로 번갈아 배열될 수 있다. 마찬가지로, 제 3 및 제 4 단위 픽셀들(P3, P4)은 제 1 방향(D1)을 따라 서로 거울 대칭적으로 번갈아 배열될 수 있다.
제 1 및 제 3 단위 픽셀들(P1, P3)은 제 2 방향(D2)을 따라 서로 거울 대칭적으로 번갈아 배열될 수 있으며, 제 2 및 제 4 단위 픽셀들(P2, P4)은 제 2 방향(D2)을 따라 서로 거울 대칭적으로 번갈아 배열될 수 있다. 서로 인접하는 제 1 오버플로우 게이트 전극들(OG1) 또는 서로 인접하는 제 2 오버플로우 게이트 전극들(OG2) 사이에 공통 불순물 영역이 배치될 수 있다.
도 8a를 참조하면, 단위 픽셀(P)은 도 7a를 참조하여 설명된 단위 픽셀(P)에서 제 1 및 제 2 캡쳐 트랜지스터 (TGX1, TGX2)를 더 포함할 수 있다. 제 1 및 제 2 캡쳐 트랜지스터들(TGX1, TGX2)은 캡쳐 신호에 의해 제어될 수 있다. 제 1 및 제 2 캡쳐 트랜지스터들(TGX1, TGX2)은 제 1 및 제 2 캡쳐 신호들에 따라 전하들을 저장하거나, 전하를 제 1 스토리지 트랜지스터(SX1)로 전달할 수 있다.
상세하게, 제 1 캡쳐 트랜지스터(TGX1)는 제 1 스토리지 트랜지스터(CX1)와 제 1 스토리지 트랜지스터(CX1) 사이에 연결될 수 있으며, 제 1 캡쳐 신호에 의해 제어될 수 있다. 제 2 캡쳐 트랜지스터(TGX2)는 제 2 스토리지 트랜지스터(CX2)와 제 2 스토리지 트랜지스터(CX2) 사이에 연결될 수 있으며, 제 2 캡쳐 신호에 의해 제어될 수 있다.
제 1 캡쳐 트랜지스터(CX1)는 제 1 캡쳐 신호에 응답하여 제 1 포토 트랜지스터(PX1)와 제 1 스토리지 트랜지스터(CX1)을 전기적으로 연결하거나 차단할 수 있다. 제 2 캡쳐 트랜지스터(CX2)는 제 2 캡쳐 신호에 의해 제 2 포토 트랜지스터(PX2)와 제 2 스토리지 트랜지스터(CX2)을 전기적으로 연결하거나 차단할 수 있다.
도 8b를 참조하면, 단위 픽셀(P)은 앞서 도 7b를 참조하여 설명된 단위 픽셀(P)에서 제 1 캡쳐 게이트 전극(TGA) 및 제 2 캡쳐 게이트 전극(TGB)을 더 포함할 수 있다.
제 1 캡쳐 게이트 전극(TGA)이 제 1 전송 게이트 전극(TG1)과 제 1 저장 게이트 전극(SG1) 사이에 배치될 수 있다. 제 2 캡쳐 게이트 전극(TGA)이 제 2 전송 게이트 전극(TG2)과 제 2 저장 게이트 전극(SG2) 사이에 배치될 수 있다.
도 8b에 도시된 실시예에서, 제 1 및 제 2 전송 게이트 전극들(TG1, TG2)은 제 1 방향(D1)으로 연장되는 제 1 부분 및 제 1 부분의 끝단에서 제 2 방향(D2)으로 연장되는 제 2 부분을 포함할 수 있다.
각 단위 픽셀(P)에서, 제 1 포토, 캡쳐, 저장, 및 전송 게이트 전극들(PG1, TGA, SG1, TG1)은 제 3 방향(D3)을 따라 이격되어 배열될 수 있다. 각 단위 픽셀(P)에서, 제 1 및 제 2 플로팅 확산 영역들(FD1, FD2)은 제 4 방향(D4)과 나란한 가상선을 기준으로 서로 거울 대칭될 수 있다. 마찬가지로, 각 단위 픽셀(P)에서 제 1 포토, 캡쳐, 저장, 및 전송 게이트 전극들(PG1, TGA, SG1, TG1)은 제 4 방향(D4)과 나란한 가상선을 기준으로 제 2 포토, 캡쳐, 저장, 및 전송 게이트 전극들(PG2, TGA, SG2, TG2)과 거울 대칭될 수 있다.
도 8c 및 도 8d를 참조하면, 이미지 센서의 픽셀 어레이(10)는 제 1 방향(D1) 및 제 1 방향(D1)에 수직하는 제 2 방향(D2)을 따라 배열된 복수 개의 단위 픽셀들(P1, P2, P3, P4)을 포함할 수 있다. 여기서, 단위 픽셀들(P1-P4) 각각은 도 8a 및 도 8b를 참조하여 설명된 단위 픽셀(P)을 포함할 수 있다.
앞서 설명한 것처럼, 서로 인접하는 제 1 내지 제 4 단위 픽셀들(P1-P4)의 제 1 전송 게이트 전극들(TG1) 사이에 제 1 플로팅 확산 영역(FD1)이 배치될 수 있으며, 서로 인접하는 제 1 내지 제 4 단위 픽셀들(P1-P4)의 제 2 전송 게이트 전극들(TG2) 사이에 제 2 플로팅 확산 영역(FD2)이 배치될 수 있다.
도 9a, 도 10a, 및 도 11a는 본 발명의 다양한 실시예에 따른 이미지 센서의 단위 픽셀의 평면도들이다. 도 9b, 도 10b, 및 도 11b는 본 발명의 다양한 실시예에 따른 이미지 센서의 픽셀 어레이의 평면도들이다.
설명의 간략함을 위해, 앞서 설명된 실시예들과 동일한 구성요소들은 동일한 참조 번호로 도시되며, 이에 대한 설명은 간략히 하거나 생략하기로 한다
도 9a 및 도 9b를 참조하면, 단위 픽셀(P)은 앞서 도 7a를 참조하여 설명한 것처럼, 제 1 및 제 2 포토 트랜지스터들(PX1, PX2), 제 1 및 제 2 전송 트랜지스터들(TX1, TX2), 제 1 및 제 2 스토리지 트랜지스터들(CX1, CX2), 제 1 및 제 2 리셋 트랜지스터들(RX1, RX2), 제 1 및 제 2 증폭 트랜지스터들(SF1, SF2), 및 제 1 및 제 2 선택 트랜지스터들(SX1, SX2)을 포함할 수 있다.
도 9a 및 도 9b를 참조하면, 단위 픽셀(P)에서, 제 1 및 제 2 플로팅 확산 영역들(FD1, FD2)이 제 3 방향(D3)으로 서로 이격될 수 있으며, 제 1 및 제 2 플로팅 확산 영역들(FD1, FD2) 사이에서 제 1 전송, 저장, 포토 게이트 전극들(TG1, SG1, PG1) 및 제 2 전송, 저장, 포토 게이트 전극들(TG2, SG2, PG2)이 제 3 방향(D3)을 따라 배치될 수 있다. 여기서, 제 1 및 제 2 플로팅 확산 영역들(FD1, FD2)은 제 1 방향(D1)으로 장축을 갖는 바(Bar) 형태를 가질 수 있다. 제 1 및 제 2 전송, 저장, 포토 게이트 전극들(TG1, SG1, PG1)은 제 1 방향(D1)으로 장축을 갖는 직사각 형태를 가질 수 있다. 각 단위 픽셀(P)에서, 제 1 및 제 2 포토 게이트 전극들(PG1, PG2)는 제 1 방향(D1) 또는 제 2 방향(D2)으로 연장되는 가상선을 기준으로 대치될 수 있다.
도시된 바와 같이, 제 1 방향(D1)으로, 제 1 전송 및 저장 게이트 전극들(TG1, SG1)의 길이는 제 1 포토 게이트 전극(PG1)의 길이보다 작을 수 있다. 마찬가지로, 제 1 방향(D1)으로, 제 2 전송 및 저장 게이트 전극들(TG1, SG1)의 길이는 제 2 포토 게이트 전극(PG2)의 길이보다 작을 수 있다.
제 1 및 제 2 오버플로우 게이트 전극들(OG1, OG2)은 제 1 및 제 2 포토 게이트 전극들(PG1, PG2)에 각각 인접하게 배치될 수 있다. 제 1 및 제 2 오버플로우 게이트 전극들(OG1, OG2)은 각 단위 픽셀(P)에서 제 3 방향(D3)과 다른 제 4 방향(D4)으로 서로 이격될 수 있다.
도 10a 및 도 10b를 참조하면, 단위 픽셀(P)은 앞서 도 6a를 참조하여 설명한 것처럼, 제 1 및 제 2 포토 트랜지스터들(PX1, PX2), 제 1 및 제 2 전송 트랜지스터들(TX1, TX2), 제 1 및 제 2 리셋 트랜지스터들(RX1, RX2), 제 1 및 제 2 증폭 트랜지스터들(SF1, SF2), 및 제 1 및 제 2 선택 트랜지스터들(SX1, SX2)을 포함할 수 있다.
도 10a 및 도 10b를 참조하면, 단위 픽셀(P)에서, 제 1 및 제 2 플로팅 확산 영역들(FD1, FD2)이 제 1 방향(D1)으로 서로 이격될 수 있으며, 제 1 및 제 2 포토 게이트 전극들(PG1, PG2) 및 제 1 및 제 2 전송 게이트 전극들(TG1, TG2)은 제 1 방향(D1)을 따라 배열될 수 있다. 그리고, 제 1 독출 회로(RO1)와 제 2 독출 회로(RO2)가 제 2 방향(D2)으로 서로 이격되되, 제 1 독출 회로(RO1)의 제 1 리셋, 증폭, 및 선택 게이트 전극들(RG1, AG1, SEL1)이 제 3 방향(D3) 또는 제 4 방향(D4)을 따라 서로 이격되어 배치될 수 있다. 마찬가지로, 제 2 독출 회로의 제 2 리셋, 증폭, 및 선택 게이트 전극들(RG2, AG2, SEL2)이 제 3 방향(D3) 또는 제 4 방향(D4)을 따라 서로 이격되어 배치될 수 있다.
도 10b를 참조하면, 픽셀 어레이(10)에서 제 1 플로팅 확산 영역(FD)은 4개의 단위 픽셀들(P1-P4)의 제 1 전송 게이트 전극들(TG1) 사이에 배치되고, 제 2 플로팅 확산 영역(FD2)은 4개의 단위 픽셀들(P1-P4)의 제 2 전송 게이트 전극들(TG2) 사이에 배치될 수 있다.
나아가, 도면에는 도시하지 않았으나, 앞서 도 3a, 도 5a, 도 7a, 및 도 8a를 참조하여 설명된 단위 픽셀들(P)에서, 제 1 및 제 2 포토 게이트 전극들(PG1, PG2) 및 제 1 및 제 2 플로팅 확산 영역들(FD1, FD2)은 제 1 방향(D1) 또는 제 2 방향(D2)을 따라 배열될 수 있다.
도 11a 및 도 11b를 참조하면, 단위 픽셀(P)에서, 제 1 및 제 2 플로팅 확산 영역들(FD1, FD2)이 제 1 방향(D1)으로 서로 이격될 수 있다. 여기서, 제 1 및 제 2 플로팅 확산 영역들(FD1, FD2)은 제 2 방향(D2)으로 장축을 갖는 바 형태를 가질 수 있다.
제 1 및 제 2 포토 게이트 전극들(PG1, PG2), 제 1 및 제 2 저장 게이트 전극들(SG1, SG2), 및 제 1 및 제 2 전송 게이트 전극들(TG1, TG2)은 제 1 방향(D1)을 따라 배열될 수 있으며, 제 2 방향(D2)으로 장축을 갖는 바 형태를 가질 수 있다. 즉, 단위 픽셀(P)의 게이트 전극들(PG1, PG2, SG1, SG2, TG1, TG2) 각각은 제 2 방향(D2)으로 균일한 길이를 가질 수 있다.
제 1 및 제 2 독출 회로들(RO1, RO2)은 제 3 방향(D3) 또는 제 4 방향(D4)으로 서로 이격될 수 있다. 제 1 및 제 2 독출 회로들(RO1, RO2) 각각에서 게이트 전극들(RG1, AG1, SEL1, RG2 AG2, SEL2)은 제 2 방향(D2)으로 이격되어 배치될 수 있다.
도 11b를 참조하면, 픽셀 어레이(10)에서 제 1 플로팅 확산 영역(FD1)은 인접하는 2개의 제 1 및 제 2 단위 픽셀들(P1, P2)의 제 1 전송 게이트 전극들(TG1) 사이 또는 인접하는 2개의 제 3 및 제 4 단위 픽셀들(P3, P4) 사이에 배치될 수 있다. 제 2 플로팅 확산 영역(FD2)은 인접하는 2개의 제 1 및 제 2 단위 픽셀들(P1, P2)의 제 2 전송 게이트 전극들(TG2) 사이에 배치될 수 있다.
제 2 방향(D2)으로 인접하는 제 1 및 제 3 단위 픽셀들(P1, P3) 및 제 2 및 제 4 단위 픽셀들(P2, P4) 사이에 제 1 또는 제 2 독출 회로(RO1, RO2)가 배치될 수 있다.
이상, 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예에는 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.

Claims (20)

  1. 서로 교차하는 제 1 방향 및 제 2 방향을 따라 배열되는 복수 개의 단위 픽셀들로서, 상기 단위 픽셀들 각각은:
    상기 단위 픽셀들 각각의 서로 대향하는 제1 코너들에 배치되는 제 1 및 제 2 플로팅 확산 영역들로서, 상기 제1 코너들은 상기 제1 및 제2 방향들과 다른 제3 방향으로 서로 이격되는 것;
    상기 단위 픽셀들 각각의 서로 대향하는 제2 코너들에 배치되는 제1 및 제2 리드아웃 회로들로서, 상기 제2 코너들은 상기 제3 방향에 수직하는 제4 방향으로 서로 이격되는 것; 및
    상기 제 1 및 제 2 플로팅 확산 영역들 사이에 배치된 제 1 및 제 2 포토 게이트 전극들을 포함하되,
    상기 단위 픽셀들은 차례로 배열되는 제1 단위 픽셀, 제2 단위 픽셀, 제3 단위 픽셀을 포함하고, 상기 제2 단위 픽셀은 제1 및 제3 단위 픽셀들 사이에 위치하고,
    상기 제2 단위 픽셀의 상기 제 1 플로팅 확산 영역은 상기 제1 단위 픽셀의 상기 제 1 포토 게이트 전극과 상기 제2 단위 픽셀의 상기 제1 포토 게이트 전극들 사이에 배치되고,
    상기 제 2 플로팅 확산 영역은 상기 제2 단위 픽셀의 상기 제 2 포토 게이트 전극과 상기 제3 단위 픽셀의 제2 포토 게이트 전극들 사이에 배치되는 이미지 센서.
  2. 제 1 항에 있어서,
    상기 제2 단위 픽셀의 상기 제1 및 제2 포토 게이트 전극들은 상기 제3 방향으로 서로 이격되는 이미지 센서.
  3. 제 2 항에 있어서,
    상기 제2 단위 픽셀의 상기 제 1 및 제 2 포토 게이트 전극들은 상기 제 4 방향에 나란한 가상선에 대해 거울 대칭으로 배치되는 이미지 센서.
  4. 제 1 항에 있어서,
    상기 제1 리드아웃 회로는 상기 제1 플로팅 확산 영역에 전기적으로 연결되고,
    상기 제2 리드아웃 회로는 상기 제2 플로팅 확산 영역에 전기적으로 연결되는 이미지 센서.
  5. 제 1 항에 있어서,
    상기 단위 픽셀들 각각은:
    상기 제 1 플로팅 확산 영역과 상기 제1 포토 게이트 전극 사이의 제1 전송 게이트 전극; 및
    상기 제 2 플로팅 확산 영역과 상기 제2 포토 게이트 전극 사이의 제2 전송 게이트 전극을 더 포함하는 이미지 센서.
  6. 제 1 항에 있어서,
    상기 제2 단위 픽셀은 상기 제1 단위 픽셀 및 상기 제3 단위 픽셀과 바로 인접하게 배치되고,
    상기 제1 단위 픽셀의 제1 플로팅 확산 영역 및 상기 제2 단위 픽셀의 제1 플로팅 확산 영역은 제1 부분 및 공유된 제1 플로팅 확산 영역의 제2 부분을 포함하고,
    상기 제2 단위 픽셀의 제2 플로팅 확산 영역 및 상기 제3 단위 픽셀의 제2 플로팅 확산 영역은 제1 부분 및 공유된 제2 플로팅 확산 영역의 제2 부분을 포함하는 이미지 센서.
  7. 제 6 항에 있어서,
    상기 단위 픽셀들은 상기 제2 단위 픽셀과 바로 인접하는 제4 단위 픽셀을 더 포함하고,
    상기 제4 단위 픽셀의 제1 플로팅 확산 영역은 상기 공유된 제1 플로팅 확산 영역의 제3 부분을 포함하는 이미지 센서.
  8. 서로 교차하는 제 1 방향 및 제 2 방향을 따라 배열되는 복수 개의 단위 픽셀들로서, 상기 단위 픽셀들 각각은:
    상기 단위 픽셀들 각각의 서로 대향하는 제1 코너들에 배치되는 제 1 및 제 2 플로팅 확산 영역들로서, 상기 제1 코너들은 상기 제1 및 제2 방향들과 다른 제3 방향으로 서로 이격되는 것;
    상기 단위 픽셀들 각각의 서로 대향하는 제2 코너들에 배치되는 제1 및 제2 리드아웃 회로들로서, 상기 제2 코너들은 상기 제3 방향에 수직하는 제4 방향으로 서로 이격되는 것; 및
    상기 제 1 및 제 2 플로팅 확산 영역들 사이에 배치된 제 1 및 제 2 포토 게이트 전극들로서, 상기 제 1 및 제 2 포토 게이트 전극들은 상기 제3 방향으로 서로 이격되는 이미지 센서.
  9. 제 8 항에 있어서,
    상기 단위 픽셀들의 상기 제 1 및 제 2 플로팅 확산 영역들은 상기 제 3 방향을 따라 번갈아 배치되는 이미지 센서.
  10. 제 8 항에 있어서,
    상기 제1 리드아웃 회로는 상기 제1 플로팅 확산 영역에 전기적으로 연결되고,
    상기 제2 리드아웃 회로는 상기 제2 플로팅 확산 영역에 전기적으로 연결되는 이미지 센서.
  11. 제 10 항에 있어서,
    상기 단위 픽셀들의 상기 제1 리드아웃 회로들은 상기 제1 방향으로 서로 이격되고,
    상기 제1 및 제2 플로팅 확산 영역들 중 하나는 상기 제1 방향으로 서로 인접하는 2개의 제1 리드아웃 회로들 사이에 배치되는 이미지 센서.
  12. 제 8 항에 있어서,
    상기 단위 픽셀들 각각은:
    상기 제 1 플로팅 확산 영역과 상기 제1 포토 게이트 전극 사이의 제1 전송 게이트 전극; 및
    상기 제 2 플로팅 확산 영역과 상기 제2 포토 게이트 전극 사이의 제2 전송 게이트 전극을 더 포함하는 이미지 센서.
  13. 제 8 항에 있어서,
    상기 단위 픽셀들은:
    제1 단위 픽셀;
    상기 제1 단위 픽셀과 상기 제1 방향으로 바로 인접하는 제2 단위 픽셀로서, 상기 제1 및 제2 단위 픽셀들은 상기 제2 방향과 나란한 제1 가상선을 기준으로 거울 대칭되는 것; 및
    상기 제1 단위 픽셀과 상기 제2 방향으로 바로 인접하는 제3 단위 픽셀로서, 상기 제1 및 제3 단위 픽셀들은 상기 제1 방향과 나란한 제2 가상선을 기준으로 거울 대칭되는 것을 포함하는 이미지 센서.
  14. 제 8 항에 있어서,
    상기 단위 픽셀들은 제1 단위 픽셀 및 상기 제3 방향으로 상기 제1 단위 픽셀과 바로 인접하는 제2 단위 픽셀을 포함하고,
    상기 제1 단위 픽셀의 제1 플로팅 확산 영역 및 제2 단위 픽셀의 제1 플로팅 확산 영역은 제1 부분 및 공유된 제1 플로팅 확산 영역의 제2 부분을 포함하는 이미지 센서.
  15. 제 14 항에 있어서,
    상기 단위 픽셀들은 상기 제3 방향으로 상기 제2 단위 픽셀과 바로 인접하는 제3 단위 픽셀을 더 포함하고, 상기 제2 단위 픽셀은 상기 제1 단위 픽셀과 상기 제2 단위 픽셀 사이에 배치되되,
    상기 제2 단위 픽셀의 상기 제2 플로팅 확산 영역 및 상기 제3 단위 픽셀의 상기 제2 플로팅 확산 영역은 제1 부분 및 공유된 제2 플로팅 확산 영역의 제2 부분을 포함하는 이미지 센서.
  16. 서로 교차하는 제 1 방향 및 제 2 방향을 따라 배열되는 복수 개의 단위 픽셀들을 포함하되,
    상기 단위 픽셀들 각각은:
    상기 제 1 및 제 2 방향에 대해 사선인 제 3 방향으로 서로 이격되는 제 1 및 제 2 플로팅 확산 영역들; 및
    상기 제 1 및 제 2 플로팅 확산 영역들 사이에 배치되며, 상기 제 3 방향으로 서로 이격되는 제 1 및 제 2 포토 게이트 전극들; 및
    상기 제 3 방향과 수직하는 제 4 방향으로 서로 이격되는 제1 및 제2 리드아웃 회로들을 포함하되,
    상기 단위 픽셀들은 제1 단위 픽셀, 제2 단위 픽셀, 및 제3 단위 픽셀을 포함하되, 상기 제2 단위 픽셀은 상기 제1 방향으로 상기 제1 단위 픽셀과 바로 인접하고, 상기 제3 단위 픽셀은 상기 제2 방향으로 상기 제1 단위 픽셀과 바로 인접하되,
    상기 제1 및 제2 단위 픽셀들은 상기 제2 방향과 나란한 제1 가상선을 기준으로 서로 거울 대칭되고,
    상기 제1 및 제 3 단위 픽셀들은 상기 제1 방향과 나란한 제2 가상선을 기준으로 서로 거울 대칭으로 배치되는 이미지 센서.
  17. 제 16 항에 있어서,
    상기 제1, 제2, 및 제3 단위 픽셀들의 상기 제1 플로팅 확산 영역들은 각각 제1 부분, 제2 부분 및 공유된 제1 플로팅 확산 영역의 제3 부분을 포함하고,
    상기 공유된 제1 플로팅 확산 영역은 상기 제1 및 제2 단위 픽셀들의 제1 포토 게이트 전극들 사이에 배치되고, 상기 제1 및 제3 단위 픽셀들의 제1 포토 게이트 전극들 사이에 배치되는 이미지 센서.
  18. 제 16 항에 있어서,
    상기 제1 리드아웃 회로는 상기 제1 플로팅 확산 영역과 연결되고,
    상기 제2 리드아웃 회로는 상기 제2 플로팅 확산 영역과 연결되는 이미지 센서.
  19. 제 16 항에 있어서,
    상기 제1 및 제2 단위 픽셀들의 상기 제1 플로팅 확산 영역들은 각각 제1 부분 및 공유된 제1 플로팅 확산 영역의 제2 부분을 포함하되,
    상기 제1 가상선은 상기 제1 방향으로 상기 공유된 제1 플로팅 확산 영역의 중심을 지나가는 이미지 센서.
  20. 제 16 항에 있어서,
    상기 단위 픽셀들 각각은:
    상기 제 1 포토 게이트 전극과 상기 제 1 플로팅 확산 영역 사이에 제 1 전송 게이트 전극; 및
    상기 제 2 포토 게이트 전극과 상기 제 2 플로팅 확산 영역 사이에 제 2 전송 게이트 전극을 더 포함하는 이미지 센서.

KR1020180166111A 2018-12-20 2018-12-20 이미지 센서 KR102560775B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020180166111A KR102560775B1 (ko) 2018-12-20 2018-12-20 이미지 센서
US16/519,554 US11171173B2 (en) 2018-12-20 2019-07-23 Image sensors
CN201911279868.9A CN111354752B (zh) 2018-12-20 2019-12-13 图像传感器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180166111A KR102560775B1 (ko) 2018-12-20 2018-12-20 이미지 센서

Publications (2)

Publication Number Publication Date
KR20200077652A KR20200077652A (ko) 2020-07-01
KR102560775B1 true KR102560775B1 (ko) 2023-07-28

Family

ID=71097453

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180166111A KR102560775B1 (ko) 2018-12-20 2018-12-20 이미지 센서

Country Status (3)

Country Link
US (1) US11171173B2 (ko)
KR (1) KR102560775B1 (ko)
CN (1) CN111354752B (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102714205B1 (ko) * 2019-02-28 2024-10-10 삼성전자주식회사 이미지 센서
EP3973323A1 (en) * 2019-05-21 2022-03-30 Sony Semiconductor Solutions Corporation Imaging devices with multi-phase gated time-of-flight pixels
US11044429B2 (en) * 2019-07-25 2021-06-22 Omnivision Technologies, Inc. Charge collection gate with central collection photodiode in time of flight pixel
WO2020011285A2 (zh) * 2019-09-30 2020-01-16 深圳市汇顶科技股份有限公司 图像传感器的半导体结构、芯片及电子装置
KR20210120536A (ko) * 2020-03-27 2021-10-07 에스케이하이닉스 주식회사 이미지 센싱 장치
JP2022000873A (ja) * 2020-06-19 2022-01-04 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置
KR20220005697A (ko) * 2020-07-07 2022-01-14 에스케이하이닉스 주식회사 이미지 센싱 장치
EP3952289A1 (en) * 2020-08-06 2022-02-09 Gpixel NV Pixel and global shutter image sensor
KR20220051623A (ko) * 2020-10-19 2022-04-26 에스케이하이닉스 주식회사 이미지 센싱 장치 및 그의 동작 방법
CN113488489B (zh) * 2021-06-02 2024-02-23 汇顶科技私人有限公司 像素单元、光传感器及基于飞行时间的测距系统
KR20240148850A (ko) * 2022-02-14 2024-10-11 소니 세미컨덕터 솔루션즈 가부시키가이샤 고체 촬상 장치

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004128193A (ja) 2002-10-02 2004-04-22 Iwate Toshiba Electronics Co Ltd Ｃｍｏｓイメージセンサ
JP4230406B2 (ja) * 2004-04-27 2009-02-25 富士通マイクロエレクトロニクス株式会社 固体撮像装置
JP4752447B2 (ja) 2005-10-21 2011-08-17 ソニー株式会社 固体撮像装置およびカメラ
JP5110535B2 (ja) 2006-03-31 2012-12-26 国立大学法人静岡大学 半導体測距素子及び固体撮像装置
KR101543664B1 (ko) 2008-12-08 2015-08-12 삼성전자주식회사 픽셀 어레이 및 이를 포함하는 입체 영상 센서
JP5029624B2 (ja) * 2009-01-15 2012-09-19 ソニー株式会社 固体撮像装置及び電子機器
JP5332822B2 (ja) * 2009-03-31 2013-11-06 ソニー株式会社 固体撮像素子、撮像装置
US8513709B2 (en) * 2009-07-27 2013-08-20 Samsung Electronics Co., Ltd. Photo detecting apparatus and unit pixel thereof
KR101621278B1 (ko) * 2009-07-27 2016-05-17 삼성전자주식회사 광 감지 장치 및 그 단위 픽셀
GB2477083A (en) 2010-01-13 2011-07-27 Cmosis Nv Pixel structure with multiple transfer gates to improve dynamic range
KR102007279B1 (ko) * 2013-02-08 2019-08-05 삼성전자주식회사 3차원 이미지 센서의 거리 픽셀, 이를 포함하는 3차원 이미지 센서 및 3차원 이미지 센서의 거리 픽셀의 구동 방법
JP6138661B2 (ja) * 2013-10-23 2017-05-31 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子およびその製造方法、並びに電子機器
KR102414030B1 (ko) * 2015-11-18 2022-06-29 에스케이하이닉스 주식회사 이미지 센서
KR102524400B1 (ko) * 2016-07-04 2023-04-24 에스케이하이닉스 주식회사 하나의 컬러 필터 및 하나의 마이크로렌즈를 공유하는 다수 개의 포토다이오드들을 갖는 이미지 센서
KR102617389B1 (ko) * 2016-10-06 2023-12-26 에스케이하이닉스 주식회사 이미지 센서
KR102638779B1 (ko) * 2017-01-03 2024-02-22 삼성전자주식회사 이미지 센서
KR102406996B1 (ko) * 2017-04-07 2022-06-08 삼성전자주식회사 이미지 센서
KR102473149B1 (ko) * 2017-11-13 2022-12-02 에스케이하이닉스 주식회사 이미지 센서
KR102493823B1 (ko) 2018-03-08 2023-02-01 삼성전자주식회사 이미지 센서, 이를 포함하는 이미지 검출 시스템, 및 이미지 센서의 동작 방법

Also Published As

Publication number Publication date
CN111354752B (zh) 2023-07-04
US11171173B2 (en) 2021-11-09
CN111354752A (zh) 2020-06-30
US20200203416A1 (en) 2020-06-25
KR20200077652A (ko) 2020-07-01

Similar Documents

Publication Publication Date Title
KR102560775B1 (ko) 이미지 센서
JP7493932B2 (ja) イメージセンサー
JP7442982B2 (ja) イメージセンサ
KR102493823B1 (ko) 이미지 센서, 이를 포함하는 이미지 검출 시스템, 및 이미지 센서의 동작 방법
KR20090102398A (ko) 수직 포토게이트를 구비한 거리측정 센서 및 그를 구비한입체 컬러 이미지 센서
JP2009506725A (ja) ４方向共有のピクセル上に２方向共有の蓄積ゲートを設ける方法及び装置
US11581357B2 (en) Image sensor comprising entangled pixel
US20160150168A1 (en) Image sensor having vertical transfer gate and electronic device having the same
KR20090118795A (ko) 이중 트랜스퍼 게이트를 구비한 거리측정 센서 및 그를구비한 입체 컬러 이미지 센서
KR20210139089A (ko) 이미지 센싱 장치
CN113923382B (zh) 图像感测装置
US11411042B2 (en) Image sensor with variant gate dielectric layers
TW202324721A (zh) 影像感測裝置
US11508769B2 (en) Image sensing device
KR20220094846A (ko) 이미지 센싱 장치
US20120248291A1 (en) Unit pixel, solid-state image sensing device, and method for summing unit pixel signals
US12068343B2 (en) Image sensing device
TWI859365B (zh) 影像感測裝置
CN115379145A (zh) 深度传感器及操作其的方法
US20210305310A1 (en) Image sensing device
KR20230005605A (ko) 깊이 센서 및 이를 포함하는 이미지 검출 시스템
US20200174133A1 (en) Image sensors and distance measuring devices using the same
KR20240014960A (ko) 이미지 센서 및 그것의 구동 방법
TW202139442A (zh) 影像感測裝置
CN114979517A (zh) 图像感测装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant