[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR102555242B1 - 발광소자 패키지 - Google Patents

발광소자 패키지 Download PDF

Info

Publication number
KR102555242B1
KR102555242B1 KR1020160086022A KR20160086022A KR102555242B1 KR 102555242 B1 KR102555242 B1 KR 102555242B1 KR 1020160086022 A KR1020160086022 A KR 1020160086022A KR 20160086022 A KR20160086022 A KR 20160086022A KR 102555242 B1 KR102555242 B1 KR 102555242B1
Authority
KR
South Korea
Prior art keywords
light emitting
device package
emitting device
electrode
layer
Prior art date
Application number
KR1020160086022A
Other languages
English (en)
Other versions
KR20170039062A (ko
Inventor
김용일
원형식
임완태
차남구
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to US15/279,864 priority Critical patent/US10230021B2/en
Priority to CN201610868430.4A priority patent/CN106558597B/zh
Publication of KR20170039062A publication Critical patent/KR20170039062A/ko
Priority to US16/255,466 priority patent/US10629782B2/en
Priority to US16/851,354 priority patent/US10903397B2/en
Application granted granted Critical
Publication of KR102555242B1 publication Critical patent/KR102555242B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/501—Wavelength conversion elements characterised by the materials, e.g. binder
    • H01L33/502—Wavelength conversion materials
    • H01L33/504—Elements with two or more wavelength conversion materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)
  • Led Devices (AREA)

Abstract

본 발명의 실시예에 따른 발광소자 패키지는, 제1 도전형 반도체층, 활성층, 및 제2 도전형 반도체층을 포함하며, 제1 면 및 상기 제1 면과 마주하는 제2 면을 갖는 발광 구조물, 상기 제1 면으로부터 상기 제2 면까지 연장되어 상기 발광 구조물을 복수의 발광 영역으로 구분하는 분리 절연층, 상기 복수의 발광 영역 각각에서 상기 제1 도전형 반도체층에 연결되며, 상기 제1 면 상에 배치되는 복수의 제1 전극 패드, 상기 발광 구조물의 상기 제1 면 상에 배치되며, 상기 복수의 발광 영역 각각에 포함되는 상기 제2 도전형 반도체층에 공통으로 연결되는 제2 전극 패드, 및 상기 복수의 발광 영역 각각에서 상기 제2 면 상에 배치되는 복수의 파장 변환층을 포함한다.

Description

발광소자 패키지{LIGHT EMITTING DEVICE PACKAGE}
본 발명의 기술적 사상은 발광소자 패키지에 관한 것이다.
반도체 발광소자는 긴 수명, 낮은 소비전력, 빠른 응답 속도, 환경 친화성 등의 장점을 갖는 차세대 광원으로 알려져 있으며, 조명 장치, 디스플레이 장치의 백라이트 등 다양한 제품에서 중요한 광원으로 주목을 받고 있다. 특히, GaN, AlGaN, InGaN, InAlGaN 등의 3족 질화물 기반의 질화물계 발광소자는 청색광 또는 자외선광을 출력하는 반도체 발광소자로서 중요한 역할을 하고 있다.
이에 따라, 다양한 방면으로 LED의 용도가 확대됨에 따라 각 용도에 맞는 디자인의 자유도를 확보하기 위해서 소형화된 패키지가 요구되고 있다.
본 발명의 기술적 사상이 이루고자 하는 기술적 과제 중 하나는, 다양한 색을 구현할 수 있는 소형화된 발광소자 패키지를 제공하는 것이다.
본 발명의 기술적 사상이 이루고자 하는 기술적 과제 중 하나는, 확장된 본딩 패드를 가지는 소형화된 발광소자 패키지를 제공하는 것이다.
본 발명의 일 실시예에 따른 발광소자 패키지는, 제1 도전형 반도체층, 활성층, 및 제2 도전형 반도체층을 포함하며, 제1 면 및 상기 제1 면과 마주하는 제2 면을 갖는 발광 구조물, 상기 제1 면으로부터 상기 제2 면까지 연장되어 상기 발광 구조물을 복수의 발광 영역으로 구분하는 분리 절연층, 상기 복수의 발광 영역 각각에서 상기 제1 도전형 반도체층에 연결되며, 상기 제1 면 상에 배치되는 복수의 제1 전극 패드, 상기 발광 구조물의 상기 제1 면 상에 배치되며, 상기 복수의 발광 영역 각각에 포함되는 상기 제2 도전형 반도체층에 공통으로 연결되는 제2 전극 패드, 및 상기 복수의 발광 영역 각각에서 상기 제2 면 상에 배치되는 복수의 파장 변환층을 포함한다.
본 발명의 일 실시예에 따른 발광소자 패키지는, 제1 도전형 반도체층, 활성층, 및 제2 도전형 반도체층을 포함하는 발광 구조물, 상기 발광 구조물을 복수의 발광 영역으로 분할하는 분리 절연층, 상기 발광 구조물의 제1 면 상에 배치되며, 복수의 발광 영역 각각에 포함되는 상기 제1 도전형 반도체층들과 연결되는 복수의 제1 연결 전극들, 상기 발광 구조물의 상기 제1 면 상에 배치되며, 상기 복수의 발광 영역 각각에 포함되는 상기 제2 도전형 반도체층들을 서로 전기적으로 연결하는 제2 연결 전극, 상기 복수의 제1 연결 전극 각각에 연결되는 복수의 제1 전극 패드, 및 상기 제2 연결 전극과 연결되는 제2 전극 패드를 포함한다.
본 발명의 일 실시예에 따른 발광소자 패키지는, 제1 도전형 반도체층, 활성층, 및 제2 도전형 반도체층을 포함하며, 제1 면 및 상기 제1 면과 마주하는 제2 면을 갖는 발광 구조물, 상기 제1 면으로부터 상기 제2 면까지 연장되어 상기 발광 구조물을 복수의 발광 영역으로 구분하는 분리 절연층, 상기 제1 면 상에 배치되며, 복수의 발광 영역 각각에 포함되는 상기 제1 도전형 반도체층들과 연결되는 복수의 제1 연결 전극들, 상기 제1 면 상에 배치되며, 상기 복수의 발광 영역 각각에 포함되는 상기 제2 도전형 반도체층들을 서로 전기적으로 연결하는 제2 연결 전극, 상기 복수의 제1 연결 전극 각각에 연결되는 복수의 제1 전극 패드, 상기 제2 연결 전극에 연결되는 제2 전극 패드, 상기 복수의 발광 영역 각각에서 상기 제2 면 상에 배치되는 복수의 파장 변환층, 상기 복수의 파장 변환층 상에 배치되는 복수의 필터층, 및 상기 복수의 파장 변환층의 사이 및 상기 분리 절연층 상에 배치되는 격벽을 포함한다.
본 발명의 일 실시예에 따르면, 다양한 색을 구현할 수 있는 소형화된 발광소자 패키지를 제공할 수 있다.
본 발명의 일 실시예에 따르면, 확장된 본딩 패드를 가지는 소형화된 발광소자 패키지를 제공할 수 있다.
본 발명의 다양하면서도 유익한 장점과 효과는 상술한 내용에 한정되지 않으며, 본 발명의 구체적인 실시예를 설명하는 과정에서 보다 쉽게 이해될 수 있을 것이다.
도 1a 및 도 1b는 본 발명의 일 실시예에 따른 발광소자 패키지를 개략적으로 나타내는 평면도 및 배면도이다.
도 2a 및 도 2b는 도 1a에 도시된 발광소자 패키지의 I-I'선 및 II-II'선에 따른 단면도들이다.
도 3a 내지 도 9b는 본 발명의 일 실시예에 따른 발광소자 패키지의 제조방법을 설명하기 위한 주요 공정별 단면도이다.
도 10a 및 도 10b는 본 발명의 일 실시예에 따른 발광소자 패키지를 개략적으로 나타내는 평면도 및 배면도이다.
도 11a 및 도 11b는 본 발명의 일 실시예에 따른 발광소자 패키지를 개략적으로 나타내는 평면도 및 배면도이다.
도 12a 및 도 12b는 도 11a에 도시된 발광소자 패키지의 III-III'선 및 IV-IV'선에 따른 단면도들이다.
도 13a 및 도 13b는 본 발명의 일 실시예에 따른 발광소자 패키지를 개략적으로 나타내는 평면도 및 배면도이다.
도 14a 및 도 14b는 본 발명의 일 실시예에 따른 발광소자 패키지를 개략적으로 나타내는 평면도 및 배면도이다.
도 15a 및 도 15b는 본 발명의 일 실시예에 따른 발광소자 패키지를 개략적으로 나타내는 단면도들이다.
도 16a 및 도 16b는 본 발명의 일 실시예에 따른 발광소자 패키지를 개략적으로 나타내는 단면도들이다.
도 17a 및 도 17b는 본 발명의 일 실시예에 따른 발광소자 패키지를 개략적으로 나타내는 단면도들이다.
도 18a 및 도 18b는 본 발명의 일 실시예에 따른 발광소자 패키지를 개략적으로 나타내는 평면도 및 배면도이다.
도 19a 및 도 19b는 도 18a에 도시된 발광소자 패키지의 V-V'선 및 VI-VI'선에 따른 단면도들이다.
도 20a 및 도 20b는 본 발명의 일 실시예에 따른 발광소자 패키지를 개략적으로 나타내는 평면도 및 배면도이다.
도 21a 및 도 21b는 도 20a에 도시된 발광소자 패키지의 VII-VII'선 및 VIII-VIII'선에 따른 단면도들이다.
도 22a 내지 도 25은 본 발명의 일 실시예에 따른 발광소자 패키지의 제조방법을 설명하기 위한 공정별 도면들이다.
도 26a 및 도 26b는 본 발명의 일 실시예에 따른 발광소자 패키지를 개략적으로 나타내는 평면도 및 배면도이다.
도 27a 및 도 27b는 본 발명의 일 실시예에 따른 발광소자 패키지를 개략적으로 나타내는 평면도 및 배면도이다.
도 28a 및 도 28b는 도 27a에 도시된 발광소자 패키지의 X-X'선 및 XI-XI'선에 따른 단면도들이다.
도 29는 본 발명의 일 실시예에 따른 발광소자 패키지를 포함하는 디스플레이 패널을 개략적으로 나타낸 도면이다.
이하, 첨부된 도면을 참조하여 본 발명의 구체적인 실시예를 상세히 설명하기로 한다.
도 1a 및 도 1b는 본 발명의 일 실시예에 따른 발광소자 패키지를 개략적으로 나타내는 평면도 및 배면도이다. 도 2a 및 도 2b는 도 1a에 도시된 발광소자 패키지의 I-I'선 및 II-II'선에 따른 단면도들이다.
도 1a 내지 도 2b를 함께 참조하면, 본 발명의 일 실시예에 따른 발광소자 패키지(10)는 3개의 발광 영역들(C1, C2, C3), 제1 및 제2 절연층(121a, 121b), 분리 절연층(126), 제1 콘택 전극들(123), 제1 연결 전극들(127), 제1 전극 패드들(131a, 131b, 131c), 제2 콘택 전극들(124), 제2 연결 전극(128), 제2 전극 패드(132), 몰딩부(134), 광조정부(150a, 150b, 150c) 및 격벽(145)을 포함할 수 있다. 광조정부(150a, 150b, 150c)는 파장 변환층들(151a, 151b, 151c) 및 필터층들(153a, 153b, 153c)을 포함할 수 있다.
구체적으로, 상기 발광소자 패키지(10)는 제1 도전형 반도체층(113), 활성층(115), 및 제2 도전형 반도체층(117)을 포함하는 발광 구조물(LS)을 포함할 수 있다. 상기 발광 구조물(LS)은 분리 절연층(126)에 의해 3개의 발광 영역들(C1, C2, C3)로 구분될 수 있다. 상기 발광 구조물(LS)은 제2 도전형 반도체층(117)에 의해 제공되는 제1 면 및 제1 도전형 반도체층(113)에 의해 제공되며 상기 제1 면과 마주하는 제2 면을 가지며, 분리 절연층(126)은 상기 제1 면으로부터 상기 제2 면까지 연장되어 상기 발광 구조물(LS)을 3개의 발광 영역들(C1, C2, C3)로 구분할 수 있다. 분리 절연층(126)의 일면이 상기 제2 면과 공면(co-planar)을 이룰 수 있다. 제1 내지 제3 발광 영역들(C1, C2, C3)의 활성층(115)은 동일한 광을 방출하도록 구성될 수 있다. 예를 들어, 상기 활성층(115)은 청색 광(예, 440㎚~460㎚) 또는 자외선 광(예, 380㎚~440㎚)을 방출할 수 있다.
상기 발광소자 패키지(10)는 각 발광 영역(C1, C2, C3)마다 구비되며, 제2 도전형 반도체층(117) 및 활성층(115)을 관통하여 제1 도전형 반도체층(113)에 연결되는 3개의 제1 연결 전극들(127), 제1 도전형 반도체층(113)과 제1 연결 전극들(127) 사이에 배치되는 제1 콘택 전극들(123), 제1 연결 전극들(127) 상에 배치되며, 상기 발광 영역의 개수와 동일한 개수로 구비되는 제1 전극 패드들(131a, 131b, 131c), 상기 제1 내지 제3 발광 영역들(C1, C2, C3)의 제2 도전형 반도체층들(117)에 공통적으로 연결되는 제2 연결 전극(128), 제2 도전형 반도체층들(117)과 제2 연결 전극(128) 사이에 배치되는 제2 콘택 전극들(124), 상기 제1 전극 패드들(131a, 131b, 131c)과 같은 쪽에 배치되며, 상기 제2 연결 전극(128) 상에 구비되는 제2 전극 패드(132)을 포함할 수 있다. 가운데 배치된 제2 발광영역(C2)에 연결되는 제1 연결전극(127)은 이웃하는 제3 발광 영역(C3)의 일부를 덮도록 연장된 부분을 가지고, 그 연장된 부분 상에 제1 전극패드(131b)가 구비될 수 있다. 제2 연결전극(128)은 제1 내지 제3 발광 영역들(C1, C2, C3)에 걸쳐 일체로 배치될 수 있다. 제1 연결 전극(127)은 절연층들(121a, 121b, 126)에 형성된 제1 관통홀(H1)을 통해서 제1 도전형 반도체층(113)에 연결되고, 제2 연결 전극(128)은 절연층들(121a, 121b, 126)에 형성된 제2 관통홀(H2)을 통해서 제2 도전형 반도체층(117)에 연결될 수 있다. 제1 전극 패드들(131a, 131b, 131c)과 제2 전극 패드(132)는 상기 발광 구조물(LS)의 상기 제1 면 상에 배치될 수 있다. 제1 전극 패드들(131a, 131b, 131c)과 제2 전극 패드(132)는 상기 발광 구조물(LS)의 상기 제1 면의 꼭지점에 인접하여 배치될 수 있다. 제1 발광 영역(C1)의 아래에는 제1 전극 패드(131a)와 제2 전극 패드(132)가 배치되고, 제3 발광 영역(C3)의 아래에는 제1 전극 패드들(131b, 131b)가 배치될 수 있다. 일 실시예에서, 제1 도전형 반도체층(113)은 n형 반도체층이고, 제2 도전형 반도체층(117)은 p형 반도체층이며, 상기 제2 전극 패드(132)는 제1 내지 제3 발광 영역들(C1, C2, C3)의 p형 반도체층들에 연결되는 공통 양극(common anode)일 수 있다. 이와 달리, 일 실시예에서 제1 도전형 반도체층(113)은 p형 반도체층이고, 제2 도전형 반도체층(117)은 n형 반도체층이며, 제2 전극 패드(132)는 제1 내지 제3 발광 영역들(C1, C2, C3)의 n형 반도체층들에 연결되는 공통 음극(common cathode)일 수 있다.
상기 발광소자 패키지(10)는 제2 도전형 반도체층들(117) 및 활성층들(115)로부터 제1 연결 전극들(127)을 전기적으로 절연시키는 제1 및 제2 절연층(121a, 121b), 상기 발광 구조물(LS), 상기 제1 전극 패드들(131a, 131b, 131c) 및 상기 제2 전극 패드(132)를 감싸며, 상기 제1 전극 패드들(131a, 131b, 131c) 및 상기 제2 전극 패드(132)의 하면들부를 노출시키는 몰딩부(134), 상기 제1 내지 제3 발광 영역들(C1, C2, C3) 상에 구비되어 상기 제1 내지 제3 발광 영역들(C1, C2, C3)로부터 방출되는 광을 변환하는 제1 내지 제3 파장 변환층들(151a, 151b, 151c), 상기 제1 내지 제3 파장 변환층(151a, 151b, 151c) 상에 구비되어 상기 제1 내지 제3 발광 영역들(C1, C2, C3) 중 적어도 하나로부터 방출되는 광을 선택적으로 차단하는 제1 내지 제3 필터층들(153a, 153b, 153c), 상기 제1 내지 제3 파장 변환층들(151a, 151b, 151c) 및 상기 제1 내지 제3 필터층들(153a, 153b, 153c) 사이에 배치되는 격벽(145)를 포함할 수 있다. 격벽(145)는 분리 절연층(126)과 연결되도록 분리 절연층(126) 상에 배치될 수 있다. 격벽(145)은 제1 내지 제3 파장 변환층들(151a, 151b, 151c)을 투과하는 광이 서로 간섭하지 않도록 광차단 물질을 포함할 수 있다. 예를 들어, 상기 격벽(145)은 실리콘(Si), 블랙 매트릭스(black matrix) 수지 등을 포함할 수 있다.
제1 파장 변환층(151a)와 제1 필터층(153a)는 제1 광조정부(150a)를 이루고, 제2 파장 변환층(151b)와 제2 필터층(153b)는 제2 광조정부(150b)를 이루고, 제3 파장 변환층(151c)와 제1 필터층(153c)는 제3 광조정부(150c)를 이룰 수 있다.
제1 내지 제3 파장변환층들(151a, 151b, 151c)은 형광체 또는 양자점(Quantum Dot, QD)과 같은 파장변환물질들을 포함할 수 있다. 일 실시예에서, 상기 제1 내지 제3 발광 영역들(C1, C2, C3)이 UV 광을 발광하고, 제1 파장 변환층(151a)이 적색 형광체를, 제2 파장 변환층(151b)가 녹색 형광체를, 제3 파장 변환층(151c)이 청색 형광체를 포함하는 경우에는, 제1 내지 제3 필터층들(153a, 153b, 153c)은 상기 제1 내지 제3 발광 영역들(C1, C2, C3)로부터 방출되는 UV 광을 선택적으로 차단하고, 제1 내지 제3 파장 변환층들(151a, 151b, 151c)로부터 방출되는 적색광, 녹색광 및 청색광을 투과시킬 수 있다.
이와 달리, 일 실시예에서, 상기 제1 내지 제3 발광 영역들(C1, C2, C3)이 청색광을 발광하고, 제1 파장 변환층(151a)이 적색 형광체를, 제2 파장 변환층(151b)가 녹색 형광체를, 제3 파장 변환층(151c)은 상기 제2 파장 변환층(151b)보다 적은 농도의 녹색 형광체를 포함하는 경우에는, 제1 및 제2 필터층들(153a, 153b)은 상기 제1 및 제2 발광 영역들(C1, C2)로부터 방출되는 청색광을 선택적으로 차단하고, 제3 필터층(153c)은 제3 발광 영역(C3)으로부터 방출되는 청색광을 투과시킬 수 있다.
또한, 상기 필터층들(153a, 153b, 153c)은 상기 복수의 파장 변환층들(151a, 151b, 151c)로부터 방출되는 광의 특정 파장 영역을 선택적으로 차단할 수 있다. 이로써, 상기 필터층들(153a, 153b, 153c)은 상기 파장 변환층들(151a, 151b, 151c)로부터 방출되는 광들의 반치폭(FWHM)이 감소될 수 있다.
파장 변환층들(151a, 151b, 151c)은 상기 설명한 실시예들에 한정되지 않고 다양한 조합의 형광체들을 포함할 수 있다.
도 3a 내지 도 9b는 도 1a 내지 도 2b의 발광소자 패키지(10)의 제조방법을 설명하기 위한 주요 공정별 단면도이다. 구체적으로 상기 발광소자 패키지의 제조방법은 웨이퍼 레벨 칩스케일 패키지(wafer level chip-scale package)의 제조방법에 대한 것이다. 이하, 주요 공정 도면에서는 보다 용이한 이해를 위해서 일부 발광소자 패키지의 단면을 확대하여 도시한다. 도 3a, 도 4a, 도 5a, 도 6a, 도 7a, 도 8a 및 도 9a는 도 1a의 I-I' 선에 따른 단면을 기준으로 도시한 것이고, 도 3b, 도 4b, 도 5b, 도 6b, 도 7b, 도 8b 및 도 9b는 도 1a의 II-II' 선에 따른 단면을 기준으로 도시한 것이다.
도 3a 및 도 3b를 참조하면, 상기 발광소자 패키지(10)의 제조방법은 제1 도전형 반도체층(113), 활성층(115) 및 제2 도전형 반도체층(117)를 포함하는 발광 구조물(LS)이 형성된 기판(101)를 마련하는 단계로 시작될 수 있다.
상기 기판(101)은 필요에 따라 절연성, 도전성 또는 반도체 기판이 사용될 수 있다. 예를 들어, 상기 기판(101)은 사파이어, SiC, Si, MgAl2O4, MgO, LiAlO2, LiGaO2, GaN일 수 있다.
상기 발광 구조물(LS)은 복수의 발광 영역들을 구성하기 위해 상기 기판(101) 상에 형성된 III족 질화물계 반도체층의 에피택셜층들을 포함할 수 있다. 제1 도전형 반도체층(113)은 n형 InxAlyGa1 -x- yN (0≤x<1, 0≤y<1, 0≤x+y<1)을 만족하는 질화물 반도체일 수 있으며, n형 불순물은 Si, Ge, Se, Te 등일 수 있다. 활성층(115)은 양자우물층과 양자장벽층이 서로 교대로 적층된 다중 양자우물(MQW) 구조일 수 있다. 예를 들어, 상기 양자우물층과 양자장벽층은 서로 다른 조성을 가지는 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)일 수 있다. 특정 예에서, 상기 양자우물층은 InxGa1 - xN (0<x≤1)이며, 상기 양자장벽층은 GaN 또는 AlGaN일 수 있다. 제2 도전형 반도체층(117)은 p형 InxAlyGa1 -x- yN (0≤x<1, 0≤y<1, 0≤x+y<1)을 만족하는 질화물 반도체층일 수 있으며, p형 불순물은 Mg, Zn, Be 등일 수 있다. 기판(101)과 제1 도전형 반도체층(113) 사이에 버퍼층이 형성될 수 있다. 상기 버퍼층은 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1)일 수 있다. 예를 들어, 상기 버퍼층은 AlN, AlGaN, 또는 InGaN일 수 있다. 필요에 따라, 상기 버퍼층은 서로 다른 조성을 가지는 복수의 층을 조합하여 형성하거나, 조성을 점진적으로 변화시킨 단일 층으로 형성할 수도 있다.
다음으로, 제2 도전형 반도체층(117) 및 활성층(115)의 일부를 제거하여 제1 도전형 반도체층(113)의 일부가 노출되도록 개구부가 형성되고, 그 후 제1 절연층(121a)이 증착될 수 있다. 상기 개구부는 각 발광 영역마다 1개 또는 복수 개가 형성될 수 있다.
도 4a 및 도 4b를 참조하면, 제1 절연층(121a)의 일부가 제거된 부분에 도전성 물질로 이루어진 제1 및 제2 콘택 전극(123, 124)이 형성될 수 있다.
먼저, 제2 도전형 반도체층(117) 상에 형성된 제1 절연층(121a)의 일부를 제거하고, 제2 도전형 반도체층(117)과 전기적으로 접속되도록 제2 콘택 전극(124)이 형성될 수 있다. 이어서, 제2 콘택 전극(124) 및 제1 절연층(121a)를 덮는 제2 절연층(121b)이 형성될 수 있다. 다음으로, 상기 개구부 내의 제1 및 제2 절연층(121a, 121b)를 일부 제거하고, 제1 도전형 반도체층(113)과 전기적으로 접속되도록 상기 개구부 내의 제1 도전형 반도체층(113) 상에 제1 콘택 전극(123)이 형성될 수 있다.
상기 제1 및 제2 콘택 전극(123, 124)는 Ag Al, Ni, Cr, Cu, Au, Pd, Pt, Sn, W, Rh, Ir, Ru, Mg, Zn 및 이들을 포함하는 합금 물질 중 적어도 하나를 포함하는 반사성 전극일 수 있다.
도 5a 및 도 5b를 참조하면, 상기 발광 구조물(LS)을 복수의 발광 영역들로 분리하기 위한 아이솔레이션 공정과 제1 연결 전극 및 제2 연결 전극을 형성하는 공정이 수행될 수 있다.
도 5a 를 참조하면, 분리 영역(I)은 제1 콘택 전극(123) 및 제2 콘택 전극(124) 사이에서 제2 절연층(121b), 제2 콘택 전극(124) 및 상기 발광 구조물(LS)을 관통하도록 형성될 수 있다. 상기 공정을 통하여 상기 발광 구조물(LS)은 복수의 발광 영역들로 분리되어 기판(101)에 의해 지지되게 된다. 도 5b를 참조하면, 분리영역(I)은 3개의 발광 영역(C1, C2, C3)마다 형성될 수 있다. 분리영역(I)에 의해 상기 발광 구조물은 개별 발광 칩 단위로 분리될 수 있다. 3개의 발광 영역들(C1, C2, C3) 사이는 서브 분리영역(Ia)이 형성될 수 있다. 상기 아이솔레이션 공정은 블레이드를 이용하여 분리영역(I)을 형성하는 공정으로 이루어질 수 있으나, 이에 한정되는 것은 아니다. 상기 서브 분리영역(Ia)은 별도의 공정에 의해 형성될 수 있으나, 분리 영역(I)과 동일한 공정에 의해 형성될 수 있다. 상기 서브 분리영역(Ia)은 분리영역(I)보다 폭이 더 좁게 형성될 수 있다. 일 실시예에서, 서브 분리영역(Ia)은 분리영역(I)과 동일한 폭으로 형성될 수 있다. 상기 아이솔레이션 공정에 의해 얻어지는 상기 발광 영역들(C1, C2, C3)의 형상은 상부가 하부보다 좁은 사다리꼴 모양이 될 수 있으며, 이에 의해 상기 발광 영역들(C1, C2, C3)은 기판(101)의 상면에 대해 경사진 측면을 가질 수 있다.
이어서, 상기 발광 영역들(C1, C2, C3)의 측면 및 제2 절연층(121b) 상에 분리 절연층(126)이 형성될 수 있다. 도 5b에 상기 서브 분리영역(Ia)이 분리 절연층(126)으로 매립된 것으로 도시되어 있으나, 이에 한정되는 것은 아니다.
분리 절연층(126)은 전기적으로 절연성을 갖는 물질이면 어느 것이나 사용할 수 있으며, 광흡수율이 낮은 물질을 사용할 수 있다. 분리절연층(126)은 예를 들어, 실리콘 산화물, 실리콘 산질화물, 실리콘 질화물을 이용할 수 있을 것이다. 이와 달리, 일 실시예에서, 분리 절연층(126)은 광 반사성을 갖는 물질 또는 반사성 구조를 포함할 수 있다. 분리 절연층(126)은 서로 다른 굴절률을 갖는 복수의 절연막들이 교대로 적층된 다층 반사구조일 수 있다. 상기 다층 반사구조는 제1 굴절률을 갖는 제1 절연막과 제2 굴절률을 갖는 제2 절연막이 교대로 적층된 분산 브래그 반사기(DBR: Distributed Bragg Reflector)일 수 있다. 상기 다층 반사 구조는 상기 굴절률이 서로 다른 복수의 절연막들이 2회 내지 100회 반복하여 적층될 수 있다. 상기 다층 반사 구조의 복수의 절연막은 각각 SiO2, SiN, SiOxNy, TiO2, Si3N4, Al2O3, ZrO2, TiN, AlN, TiAlN, TiSiN 등과 같은 산화물 또는 질화물 및 그 조합일 수 있다.
이후, 분리 절연층(126) 및 제2 절연층(121b)의 일부를 제거하여 제1 및 제2 콘택 전극(123, 124)의 일부가 노출되도록 제1 및 제2 관통홀(H1, H2)을 형성할 수 있다. 노출된 제1 콘택 전극(123)에 연결되는 제1 연결 전극(127) 및 노출된 제2 콘택 전극(124)에 연결되는 제2 연결 전극(128)이 형성될 수 있다. 제1 연결 전극(127)은 각 발광 영역마다 형성될 수 있고, 제2 연결 전극(128)은 3개의 발광 영역들에 걸쳐 일체로 형성될 수 있다.
도 6a 및 도 6b를 참조하면, 제1 연결 전극(127)에 연결되는 제1 전극 패드(131a) 및 제2 연결 전극(128)에 연결되는 제2 전극 패드(132)가 형성될 수 있다. 제1 전극 패드(131a)와 제2 전극 패드(132)는 도금 공정에 의해 형성될 수 있다. 제1 전극 패드(131a)와 제2 전극 패드(132)은 구리(Cu)로 형성될 수 있으나, 이에 한정되는 것은 아니며 구리 이외의 전도성 물질로 형성될 수 있다.
제1 전극 패드(131a)와 제2 전극 패드(132) 사이 및 분리영역(I)(도 5a 및 5b 참조)을 매립하는 몰딩부(134)가 형성될 수 있다. 몰딩부(134)는 제1 전극 패드(131a)와 제2 전극 패드(132)의 상부를 덮도록 몰딩 재료를 도포하는 공정과, 그라인딩 등과 같은 평탄화 공정을 이용하여 제1 전극 패드(131a)와 제2 전극 패드(132)의 말단부를 노출시키는 공정에 의해 형성될 수 있다. 몰딩부(134)는 상기 발광 구조물(LS)을 지지할 수 있어야 하기 때문에 높은 영률(Young's Modulus)을 가져야 하며, 상기 발광 구조물(LS)에서 발생하는 열을 방출하기 위하여 높은 열 전도도를 갖는 재료를 사용할 수 있다. 몰딩부(134)은, 예를 들어, 에폭시 수지 또는 실리콘(silicone) 수지일 수 있다. 또한, 몰딩부(134)은 빛을 반사시키기 위한 광반사성 입자를 포함할 수 있다. 상기 광반사성 입자로는 이산화 티타늄(TiO2) 및/또는 산화 알루미늄(Al2O3)이 사용될 수 있으나, 이에 한정되는 것은 아니다.
도 7a 및 도 7b를 참조하면, 제1 도전형 반도체층(113) 및 분리 절연층(126)이 드러나도록 기판(101)을 제거하는 공정을 진행할 수 있다.
몰딩부(134) 상에 지지 기판(140)이 부착될 수 있다. 지지 기판(140)의 본딩을 위해 자외선 경화성 물질과 같은 본딩층(138)이 이용될 수 있다. 이후, 기판(101)이 사파이어와 같이 투명 기판일 경우, 기판(101)은 레이저 리프트 오프(Laser Lift-Off, LLO)를 통하여 발광 구조물(LS)로부터 분리될 수 있다. 상기 레이저 리프트 오프 공정에 사용되는 레이저는 193㎚ 엑시머 레이저, 248㎚ 엑시머 레이저 및 308㎚ 엑시머 레이저, Nd:YAG 레이저, He-Ne 레이저 및 Ar 이온 레이저 중 적어도 어느 하나일 수 있다. 또한, 기판(101)이 Si과 같은 불투명한 기판일 경우, 기판(101)은 그라인딩(Grinding), 폴리싱(Polishing), 건식 식각(dry etching) 또는 이들의 조합에 의해 제거될 수 있다.
필요에 따라, 기판(101)이 제거된 후에, 광방출 효율을 증대시키기 위하여 제1 도전형 반도체층(113)의 상면에 요철이 형성될 수 있다. 상기 요철은 예를 들어, KOH나 NaOH를 포함하는 용액을 이용한 습식 식각 공정 또는 BCl3 가스를 포함하는 식각 가스를 이용한 건식 식각 공정에 의해 형성될 수 있다.
도 8a 및 도 8b를 참조하면, 상기 발광 영역들(C1, C2, C3) 사이의 영역의 분리 절연층(126) 상에 격벽(145)이 형성되고, 제1 도전형 반도체층들(113) 상에 파장 변환층들(151a, 151b, 151c) 및 필터층들(153a, 153b, 153c)이 순차적으로 형성될 수 있다. 즉, 광조정부들(150a, 150b, 150c)이 형성될 수 있다.
파장 변환층들(151a, 151b, 151c)은 형광체 및 양자점과 같은 다양한 파장변환물질을 포함할 수 있다. 예를 들어, 파장 변환층들(151a, 151b, 151c)은 서로 다른 색의 광을 방출하기 위해 서로 다른 형광체를 포함할 수 있다.
도 9a 및 도 9b를 참조하면, 최종적으로 개별 패키지별로 절단하는 공정이 수행될 수 있다. 본 절단 공정은 예를 들어, 상기 지지 기판(140)을 제거한 후 점착성 테이프를 부착하고, 블레이드를 이용하여 개별 패키지로 분리하는 방식으로 수행될 수 있다.
일 실시예에서, 도 7a 및 도 7b의 상기 기판(101)을 제거하는 공정 대신에, 상기 기판(101)이 Si 기판인 경우, 상기 기판(101)을 패터닝하여 격벽(145)을 형성하는 공정이 수행될 수 있다.
상기와 같은 공정을 통하여 얻어진 칩 스케일 패키지(Chip Scale Package)는 실질적으로 반도체 발광소자(즉, LED 칩)와 동일한 수준의 패키지 사이즈를 달성할 수 있다. 따라서, 조명 장치 등으로 이용되는 경우 단위 면적당 높은 광량을 얻을 수 있으며, 디스플레이 패널에 이용되는 경우, 화소 사이즈 및 화소 피치를 감소시킬 수 있다. 또한, 웨이퍼 레벨로 모든 공정이 이루어지기 때문에 대량 생산에 적합하며, LED 칩과 함께, 형광체를 포함하는 파장 변환층이나 필터층와 같은 광학 구조를 일체형으로 제조할 수 있다는 장점도 갖고 있다.
도 10a 및 도 10b는 본 발명의 일 실시예에 따른 발광소자 패키지를 개략적으로 나타내는 평면도 및 배면도이다. 도 10a 및 도 10b에 도시된 발광소자 패키지(10A)는 도 1a 내지 도 2b를 참조하여 상술한 발광소자 패키지(10)와 복수의 발광 영역들(C1', C2', C3')의 배치 구조가 상이할 뿐이므로 간단히 설명한다. 도 1a 내지 도 2b를 참조하여 상술한 발광소자 패키지(10)에 대한 설명은 모순되지 않은 한 본 실시예의 발광소자 패키지(10A)에 동일하게 적용될 수 있다.
도 10a 내지 도 10b를 함께 참조하면, 본 발명의 일 실시예에 따른 발광소자 패키지(10A)는 3개의 발광 영역들(C1', C2', C3')로 구분되는 발광 구조물(LS)을 포함할 수 있다. 제1 발광 영역(C1')은 일 방향으로 배치되고, 제2 및 제3 발광 영역(C2', C3')는 제1 발광 영역(C1')의 긴 측면에 실질적으로 수직한 방향으로 나란히 배치될 수 있다.
상기 발광소자 패키지(10A)는 제1 연결 전극들(227), 제1 전극 패드들(231a, 231b, 231c), 제2 연결 전극(228), 제2 전극 패드(232), 몰딩부(234), 광조정부들(250a, 250b, 250c) 및 격벽(245) 등을 포함할 수 있다. 광조정부들(250a, 250b, 250c)은 파장 변환층 및 필터층을 포함할 수 있다. 제2 연결전극(128)은 제1 내지 제3 발광 영역들(C1, C2, C3)에 걸쳐 일체로 배치될 수 있다. 상기 제1 및 제2 연결 전극(227, 228)은 제1 및 제2 관통홀(H1, H2)을 통해서 제1 및 제2 도전형 반도체층에 각각 접속될 수 있다.
제1 발광 영역(C1')의 아래에는 제1 전극 패드(231c)와 제2 전극 패드(232)가 배치되고, 제2 발광 영역(C2')의 아래에는 제1 전극 패드(231a)가 배치되고, 제3 발광 영역(C3')의 아래에는 제1 전극 패드(231b)가 배치될 수 있다.
도 11a 및 도 11b는 본 발명의 일 실시예에 따른 발광소자 패키지(10B)를 개략적으로 나타내는 평면도 및 배면도이다. 도 12a 및 도 12b는 도 11a에 도시된 발광소자 패키지(10B)의 C-C' 선 및 D-D' 선에 따른 단면도들이다. 도 11a 내지 도 12b에 도시된 발광소자 패키지(10B)는 도 1a 내지 도 2b를 참조하여 상술한 발광소자 패키지(10)와 발광 영역들의 개수가 상이한 구조이므로 간단히 설명한다. 도 1a 내지 도 2b를 참조하여 상술한 발광소자 패키지(10)에 대한 설명은 모순되지 않은 한 본 실시예의 발광소자 패키지(10B)에 동일하게 적용될 수 있다.
도 11a 내지 도 12b를 함께 참조하면, 본 발명의 일 실시예에 따른 발광소자 패키지(10B)는 4개의 발광 영역들(C1, C2, C3, C4), 제1 및 제2 절연층(321a, 321b), 분리 절연층(326), 제1 콘택 전극들(323), 제1 연결 전극들(327), 4개의 제1 전극 패드들(331a, 331b, 331c, 331d), 제2 콘택 전극들(324), 제2 연결 전극(328), 제2 전극 패드(332), 몰딩부(334), 광조정부(350a, 350b, 350c, 350d) 및 격벽(345)을 포함할 수 있다. 광조정부(350a, 350b, 350c, 350d)는 파장 변환층들(351a, 351b, 351c, 351d) 및 필터층들(353a, 353b, 353c, 353d)을 포함할 수 있다.
구체적으로, 상기 발광소자 패키지(10B)는 제1 도전형 반도체층(313), 활성층(315), 및 제2 도전형 반도체층(317)을 포함하는 발광 구조물(LS)을 포함할 수 있다. 상기 발광 구조물(LS)은 분리 절연층(326)에 의해 제1 내지 제4 발광 영역들(C1, C2, C3, C4)로 구분될 수 있다.
상기 발광소자 패키지(10B)는 각 발광 영역(C1, C2, C3, C4)마다 구비되며, 제2 도전형 반도체층(317) 및 활성층(315)을 관통하여 제1 도전형 반도체층(313)에 연결되는 4개의 제1 연결 전극들(327), 제1 도전형 반도체층(313)과 제1 연결 전극들(327) 사이에 배치되는 제1 콘택 전극들(323), 제1 연결 전극들(327) 상에 배치되며, 상기 발광 영역의 개수와 동일한 개수로 구비되는 제1 전극 패드들(331a, 331b, 331c, 331d), 상기 제1 내지 제4 발광 영역들(C1, C2, C3, C4)의 제2 도전형 반도체층들(317)에 공통적으로 연결되는 제2 연결 전극(328), 제2 도전형 반도체층들(317)과 제2 연결 전극(328) 사이에 배치되는 제2 콘택 전극들(324), 상기 제1 전극 패드들(331a, 331b, 331c, 331d)과 같은 쪽에 배치되며, 상기 제2 연결 전극(328) 상에 구비되는 제2 전극 패드(332)을 포함할 수 있다. 안쪽에 배치된 제3 발광영역(C3)에 연결되는 제1 연결전극(327)은 이웃하는 제4 발광 영역(C4)의 일부를 덮도록 연장된 부분을 가지고, 그 연장된 부분 상에 제1 전극패드(331c)가 구비될 수 있다. 제2 연결전극(328)은 제1 내지 제4 발광 영역들(C1, C2, C3, C4)에 걸쳐 일체로 배치될 수 있다. 제1 연결 전극(327)은 절연층들(321a, 321b, 326)에 형성된 제1 관통홀(H1)을 통해서 제1 도전형 반도체층(313)에 연결되고, 제2 연결 전극(328)은 절연층들(321a, 321b, 326)에 형성된 제2 관통홀(H2)을 통해서 제2 도전형 반도체층(317)에 연결될 수 있다. 제1 전극 패드들(331a, 331c, 331d)과 제2 전극 패드(132)는 상기 발광 구조물(LS)의 꼭지점에 인접하여 배치될 수 있다. 제1 전극 패드(331b)는 상기 발광 구조물(LS)의 모서리에 인접하여 배치될 수 있다. 제1 발광 영역(C1)의 아래에는 제1 전극 패드(331a)와 제2 전극 패드(332)가 배치되고, 제2 발광 영역(C2)의 아래에는 제1 전극 패드(331b)가 배치되고, 제4 발광 영역(C4)의 아래에는 제1 전극 패드들(331c, 331d)가 배치될 수 있다.
상기 발광소자 패키지는 상기 제1 내지 제4 발광 영역들(C1, C2, C3, C4) 상에 구비되어 상기 제1 내지 제4 발광 영역들(C1, C2, C3, C4)로부터 방출되는 광을 변환하는 파장 변환층들(351a, 351b, 351c, 351d), 상기 파장 변환층(351a, 351b, 351c) 상에 구비되어 상기 발광 영역들(C1, C2, C3, C4) 중 적어도 하나로부터 방출되는 광을 선택적으로 차단하는 필터층들(353a, 353b, 353c, 353d), 상기 파장 변환층들(351a, 351b, 351c, 353d) 및 상기 필터층들(353a, 353b, 353c, 353d) 사이에 배치되는 격벽(345)를 포함할 수 있다. 제1 파장 변환층(351a)와 제1 필터층(353a)는 제1 광조정부(350a)를 이루고, 제2 파장 변환층(351b)와 제2 필터층(353b)는 제2 광조정부(350b)를 이루고, 제3 파장 변환층(351c)와 제1 필터층(353c)는 제3 광조정부(350c)를 이루고, 제4 파장 변환층(351d)와 제1 필터층(353d)는 제3 광조정부(350d)를 이룰 수 있다.
상기 제1 내지 제4 발광 영역들(C1, C2, C3, C4)이 UV 광을 발광하고, 제1 파장 변환층(351a)이 적색 형광체를, 제2 파장 변환층(351b)가 녹색 형광체를, 제3 파장 변환층(351c)이 청색 형광체를, 제4 파장 변환층(351d)는 백색 발광이 가능하도록 혼합된 형광체들을 포함할 수 있다. 이와 같은 경우에는 제1 내지 제4 필터층들(353a, 353b, 353c, 353d)은 상기 제1 내지 제4 발광 영역들(C1, C2, C3, C4)로부터 방출되는 UV 광을 선택적으로 차단하고, 제1 내지 제4 파장 변환층들(351a, 351b, 351c, 353d)로부터 방출되는 적색광, 녹색광, 청색광 및 백색광을 투과시킬 수 있다. 또한, 필터층들(353a, 353b, 353c, 353d)은 상기 파장 변환층들(351a, 351b, 351c, 351d)로부터 방출되는 광의 일정 파장 영역을 선택적으로 차단할 수 있고, 이로써, 상기 파장 변환층들(351a, 351b, 351c, 351d)로부터 방출되는 광들의 반치폭이 감소될 수 있다.
도 13a 및 도 13b는 본 발명의 일 실시예에 따른 발광소자 패키지를 개략적으로 나타내는 평면도 및 배면도이다. 도 13a 및 도 13b에 도시된 발광소자 패키지(10C)는 도 11a 내지 도 12b를 참조하여 상술한 발광소자 패키지(10B)와 복수의 발광 영역들(C1', C2', C3', C4')의 배치 구조가 상이할 뿐이므로 간단히 설명한다. 도 11a 내지 도 12b를 참조하여 상술한 발광소자 패키지(10B)에 대한 설명은 모순되지 않은 한 본 실시예의 발광소자 패키지(10C)에 동일하게 적용될 수 있다.
도 13a 및 도 13b를 함께 참조하면, 본 발명의 일 실시예에 따른 발광소자 패키지(10C)는 4개의 발광 영역들(C1', C2', C3', C4')로 구분되는 발광 구조물을 포함할 수 있다. 4개의 발광 영역들(C1', C2', C3', C4')을 2행 2열로 배치될 수 있다.
상기 발광소자 패키지(10C)는 각각의 발광 영역(C1', C2', C3', C4')에 배치되는 제1 연결 전극들(427), 제1 연결 전극들(427) 상에 배치되는 제1 전극 패드들(431a, 431b, 431c, 431d), 4개의 발광 영역들(C1', C2', C3', C4')에 걸쳐 배치되는 제2 연결 전극(428), 제2 연결 전극(428) 상에 배치되는 제2 전극 패드(432), 몰딩부(434), 광조정부들(450a, 450b, 450c, 450d) 및 격벽(445) 등을 포함할 수 있다. 광조정부들(450a, 450b, 450c, 450d)은 파장 변환층 및 필터층을 포함할 수 있고, 발광소자 패키지(10B)의 광조정부(350a, 350b, 350c, 350d)에 대응될 수 있다.
상기 제1 연결 전극(427)은 제1 관통홀(H1)을 통해서 발광 영역들(C1', C2', C3', C4')의 제1 도전형 반도체층에 접속되고, 제2 연결 전극(428)은 제2 관통홀(H2)을 통해서 발광 영역들(C1', C2', C3', C4')의 제2 도전형 반도체층에 각각 접속될 수 있다. 제2 전극 패드(432)는 상기 발광 구조물의 중심에 인접하여 배치되고, 4개의 제1 전극 패드(431a, 431b, 431c, 431d)는 상기 발광 구조물의 꼭지점에 인접하여 배치될 수 있다. 제1 발광 영역(C1')의 아래에는 제1 전극 패드(431a)가 배치되고, 제2 발광 영역(C2')의 아래에는 제1 전극 패드(431b)가 배치되고, 제3 발광 영역(C3')의 아래에는 제1 전극 패드(431c)가 배치되고, 제4 발광 영역(C4')의 아래에는 제1 전극 패드(431d)가 배치될 수 있다. 제2 전극 패드(432)는 제1 내지 제4 발광 영역들(C1', C2', C3', C4')의 꼭지점을 동시에 걸쳐 배치될 수 있다.
도 14a 및 도 14b는 본 발명의 일 실시예에 따른 발광소자 패키지를 개략적으로 나타내는 평면도 및 배면도이다. 도 14a 및 도 14b에 도시된 발광소자 패키지(10D)는 도 1a 내지 도 2b를 참조하여 상술한 발광소자 패키지(10)와 발광 영역들의 개수가 상이한 구조이므로 간단히 설명한다. 도 1a 내지 도 2b를 참조하여 상술한 발광소자 패키지(10)에 대한 설명은 모순되지 않은 한 본 실시예의 발광소자 패키지(10D)에 동일하게 적용될 수 있다.
도 14a 및 도 14b를 함께 참조하면, 본 발명의 일 실시예에 따른 발광소자 패키지(10D)는 2개의 발광 영역들(C1, C2)로 구분되는 발광 구조물(LS)을 포함할 수 있다.
상기 발광소자 패키지(10D)는 각각의 발광 영역에 배치되는 제1 연결 전극들(527), 제1 연결 전극들(527) 상에 배치되는 제1 전극 패드들(531a, 531b), 2개의 발광 영역들(C1, C2)에 걸쳐 배치되는 제2 연결 전극(528), 제2 연결 전극(528) 상에 배치되는 제2 전극 패드(532), 몰딩부(534), 광조절부들(550a, 550b) 및 격벽(545) 등을 포함할 수 있다.
제1 및 제2 광조절부들(550a, 550b)는 각각 서로 다른 형광체나 양자점을 포함하는 제1 및 제2 파장 변환층을 포함할 수 있다.
제2 전극 패드(532)는 상기 제1 전극패드들(531a, 531b)보다 길게 배치될 수 있다. 제2 전극 패드(532)는 2개의 발광 영역들(C1, C2)에 걸쳐 일체로 배치될 수 있다.
도 15a 및 도 15b는 본 발명의 일 실시예에 따른 발광소자 패키지를 개략적으로 나타내는 단면도들이다.
도 15a 및 도 15b를 참조하면, 발광소자 패키지(10E)는 도 1a 내지 도 2b의 발광소자 패키지(10)의 광조절부들(150a, 150b, 150c) 상에 배치된 글래스층(160)을 더 포함하는 구조이다. 글래스층(160)은 외기의 수분이나 가스에 의해 파장 변환층(151a, 151b, 151c)이 열화되는 것을 방지할 수 있다. 글래스층(160)의 상면에는 광추출 효율을 개선하기 위한 요철 구조가 형성될 수 있다.
도 16a 및 도 16b는 본 발명의 일 실시예에 따른 발광소자 패키지를 개략적으로 나타내는 단면도들이다.
도 16a 및 도 16b를 참조하면, 발광소자 패키지(10E)는 도 1a 내지 도 2b의 발광소자 패키지(10)에 비해, 글래스층(160) 및 버퍼층(112)을 더 포함할 수 있다. 글래스층(160)은 광조절부들(150a, 150b, 150c) 상에 배치되고, 외기의 수분이나 가스에 의해 파장 변환층(151a, 151b, 151c)이 열화되는 것을 방지할 수 있다. 글래스층(160)의 상면에는 광추출 효율을 개선하기 위한 요철 구조가 형성될 수 있다. 파장 변환층(151a, 151b, 151c)과 제1 도전형 반도체층(113) 사이에 버퍼층(112)이 배치될 수 있다. 또한, 격벽(145)와 분리 절연층(126) 사이에 버퍼층(112)이 배치될 수 있다. 분리 절연층(126)의 일부가 버퍼층(112) 내에 삽입된 형태일 수 있다. 버퍼층(112)은 발광 구조물(LS)의 결함을 감소시키기 위해 성장 기판 상에 형성되고, 상기 성장 기판이 제거된 후에 잔존할 수 있다. 상기 버퍼층(112)은 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1)일 수 있다. 예를 들어, 상기 버퍼층은 AlN, AlGaN, 또는 InGaN일 수 있다. 필요에 따라, 상기 버퍼층(112)은 서로 다른 조성을 가지는 복수의 층으로 형성되거나, 조성을 점진적으로 변화되는 단일 층으로 형성될 수 있다.
도 17a 및 도 17b는 본 발명의 일 실시예에 따른 발광소자 패키지를 개략적으로 나타내는 단면도들이다.
도 17a 및 도 17b를 참조하면, 발광소자 패키지(10G)는 도 1a 내지 도 2b의 발광소자 패키지(10)와 달리, 광조절부들(150a, 150b, 150c) 상에 글래스층(160)을 더 포함하고, 파장 변환층(151a, 151b, 151c)과 제1 도전형 반도체층(113) 사이에 버퍼층(112)을 더 포함할 수 있다. 발광소자 패키지(10G)는 분리 절연층(126)의 상부의 폭보다 넓은 폭을 가지는 격벽(145')을 가질 수 있다. 격벽(145')은 성장 기판으로 사용된 실리콘 기판이 패터닝되어 형성될 수 있다. 분리 절연층(126)의 일부가 격벽(145') 내에 삽입된 형태일 수 있다. 제2 연결 전극(128')의 일부는 격벽(145') 아래의 발광 영역들(C1, C2, C3) 사이에 배치될 수 있다.
도 18a 및 도 18b는 본 발명의 일 실시예에 따른 발광소자 패키지를 개략적으로 나타내는 평면도 및 배면도이다. 도 19a 및 도 19b는 도 18a에 도시된 발광소자 패키지의 Ⅴ-Ⅴ'선 및 Ⅵ-Ⅵ'선에 따른 단면도들이다.
도 18a 내지 도 19b를 참조하면, 본 발명의 일 실시예에 따른 발광소자 패키지(10H)는 1개의 발광 영역(C1)을 갖는 발광 구조물(LS)을 포함할 수 있다.
상기 발광소자 패키지(10H)는 발광 영역(C1)에 배치되는 제1 및 제2 연결 전극(627, 628), 제1 연결 전극(627) 상에 배치되는 제1 전극 패드(631), 제2 연결 전극(628) 상에 배치되는 제2 전극 패드(632), 몰딩부(634), 광조절부(650) 및 격벽(645) 등을 포함할 수 있다.
광조절부(650)는 파장 변환층(651) 및 필터층(653)을 포함할 수 있다. 발광 영역(C1)은 UV광이나 청색광을 방출할 수 있고, 파장 변환층(651)은 형광체나 양자점을 포함할 수 있다.
상기 발광소자 패키지(10H)는 광조절부(650) 상에 배치된 글래스층(660)을 더 포함할 수 있다. 글래스층(660)의 상면에는 광추출 효율을 개선하기 위한 요철 구조가 형성될 수 있다.
제1 및 제2 전극 패드(631, 632)는 발광 구조물(LS)의 측면에 인접하여 길게 배치될 수 있다.
도 20a 및 도 20b는 본 발명의 일 실시예에 따른 발광소자 패키지를 개략적으로 나타내는 평면도 및 배면도이다. 도 21a 및 도 21b는 도 20a에 도시된 발광소자 패키지의 VII-VII'선 및 VIII-VIII'선에 따른 단면도들이다.
도 20a 내지 도 21b를 참조하면, 본 발명의 일 실시예에 따른 발광소자 패키지(20)은 도 1a 내지 도 2b의 발광소자 패키지(10)과 동일하게, 3개의 발광 영역들(C1, C2, C3), 제1 및 제2 절연층(121a, 121b), 분리 절연층(126), 제1 콘택 전극들(123), 제1 연결 전극들(127), 제1 전극 패드들(131a, 131b, 131c), 제2 콘택 전극들(124), 제2 연결 전극(128), 제2 전극 패드(132), 몰딩부(134), 광조정부(150a, 150b, 150c) 및 격벽(145)을 포함할 수 있다.
또한, 발광소자 패키지(20)는 광조정부(150a, 150b, 150c), 격벽(145), 및 몰딩부(134)를 둘러싸는 봉지부(180)을 더 포함할 수 있다. 봉지부(180)은 광투과성 수지를 포함할 수 있다. 예를 들어, 봉지부(180)은 에폭시 수지를 포함할 수 있다. 제1 내지 제2 전극 패드들((131a, 131b, 131c, 132)의 하면과 몰딩부(134)의 하면은 실질적으로 평탄한 평면을 이룰 수 있다. 봉지부(180)은 몰딩부(134)의 하면과 동일한 평면을 이루는 하면을 갖는다.
제1 전극 패드들(131a, 131b, 131c)에 연결되는 제1 본딩 패드들(135a, 135b, 135c)과 제2 전극 패드(132)에 연결되는 제2 본딩 패드(136)가 형성될 수 있다.
제1 본딩 패드들(135a, 135b, 135c)과 제2 본딩 패드(136)은 제1 내지 제2 전극 패드들((131a, 131b, 131c, 132)의 하면으로부터 상기 봉지부(180)의 하면까지 연장되어 배치될 수 있다.
칩 사이즈 감소로 인해 발광 구조물(LS)의 면적이 작은 경우, 본딩 패드들의 형성 영역을 확보하기 어려울 수 있다. 이러한 경우, 봉지부(180)를 이용하여 본딩 패드들의 형성 영역을 충분히 확보할 수 있다.
본딩 패드들(135a, 135b, 135c, 136)의 크기를 소정의 크기 이상(예를 들어, 한 변의 크기가 180um 이상)으로 확보함으로써, 기존의 측정 설비를 이용한 발광 칩의 측정 가능하고, 패키지 기판 상에 발광소자 패키지를 실장하는 SMT 공정이 용이할 수 있다.
도 22a 내지 도 25b는 본 발명의 일 실시예에 따른 발광소자 패키지의 제조방법을 설명하기 위한 공정별 도면들이다.
도 22a 및 도 22b를 참조하면, 발광 칩들(CP)을 확장 가능한 필름(190) 상에 행렬 형태로 부착할 수 있다. 발광 칩들(CP)는 제1 방향(x 방향)으로 제1 간격(dx1)을 가지고, 제2 방향(y 방향)으로 제2 간격(dy1)을 가지도록 배열될 수 있다. 발광 칩들(CP)은 예를 들어, 도 1a 내지 도 2b의 발광소자 패키지(10)과 동일한 구조일 수 있다. 발광 칩들(CP)의 전극 패드들(131a, 131b, 131c, 132)이 필름(190)에 접촉하도록 부착될 수 있다.
도 23a 및 도 23b를 참조하면, 상기 필름(190)을 사방으로 당김으로써, 발광 칩들(CP)의 간격을 벌릴 수 있다. 따라서, 발광 칩들(CP)는 제1 방향(x 방향)으로 제3 간격(dx2)을 가지고, 제2 방향(y 방향)으로 제4 간격(dy2)을 가지도록 배열될 수 있다. 제3 간격(dx2)은 제1 간격(dx1)보다 크고, 제4 간격(dy2)은 제2 간격(dy1)보다 크다. 제3 간격(dx2) 및 제4 간격(dy2)은 후속에 형성될 본딩 패드들의 크기를 고려하여 결정될 수 있다.
도 24a 및 도 24b를 참조하면, 발광 칩들(CP)를 덮는 봉지부(180)을 형성할 수 있다. 봉지부(180)은 광투과성을 가지는 에폭시 수지를 포함할 수 있다. 봉지부(180)은 예를 들어, 슬릿 코팅 방법으로 도포된 후, 경화(curing)될 수 있다. 선택적으로, 봉지부(180)의 상부에 글래스층이 형성될 수 있다.
도 25a 및 도 25b를 참조하면, 필름(190)을 제거한 후, 전극 패드들(131a, 131b, 131c, 132)이 위쪽을 향하도록 나머지 구조물들을 뒤집을 수 있다. 이어서, 제1 전극 패드들(131a, 131b, 131c)에 접속되는 제1 본딩 패드들(135a, 135b, 135c) 및 제2 전극 패드(132)에 접속되는 제2 본딩 패드들(136)을 형성할 수 있다. 제1 본딩 패드들(135a, 135b, 135c) 및 제2 본딩 패드들(136)은 소정의 크기(또는 면적)를 가지도록 봉지부(180)의 표면으로 연장되어 형성될 수 있다.
다음으로, 개별 패키지 별로 절단하면, 도 20a 내지 도 21b의 발광소자 패키지(20)를 얻을 수 있다.
도 26a 및 도 26b는 본 발명의 일 실시예에 따른 발광소자 패키지를 개략적으로 나타내는 평면도 및 배면도이다.
도 26a 및 도 26b를 참조하면, 본 발명의 일 실시예에 따른 발광소자 패키지(20A)는 도 13a 내지 도 13b의 발광소자 패키지(10C)과 유사하게, 4개의 발광 영역들(C1', C2', C3', C4')로 구분되는 발광 구조물(LS)을 포함할 수 있다. 4개의 발광 영역들(C1', C2', C3', C4')을 2행 2열로 배치될 수 있다. 상기 발광소자 패키지(20A)는 각각의 발광 영역(C1', C2', C3', C4')에 배치되는 제1 연결 전극들(427), 제1 연결 전극들(427) 상에 배치되는 제1 전극 패드들(431a, 431b, 431c, 431d), 4개의 발광 영역들(C1', C2', C3', C4')에 걸쳐 배치되는 제2 연결 전극(428), 제2 연결 전극(428) 상에 배치되는 제2 전극 패드(432), 몰딩부(434), 광조정부들(450a, 450b, 450c, 450d) 및 격벽(445) 등을 포함할 수 있다.
또한, 발광소자 패키지(20A)는 도 20a 내지 도 21b의 발광소자 패키지(20)과 유사하게, 광조정부(450a, 450b, 450c, 450d), 격벽(445), 및 몰딩부(434)를 둘러싸는 봉지부(480)을 더 포함할 수 있다. 봉지부(480)은 광투과성 수지를 포함할 수 있다. 예를 들어, 봉지부(480)은 에폭시 수지를 포함할 수 있다.
제1 전극 패드들(431a, 431b, 431c, 431d)에 각각 연결되는 제1 본딩 패드들(435a, 435b, 435c, 453d)과 제2 전극 패드(432)에 연결되는 제2 본딩 패드(436)가 형성될 수 있다. 제1 본딩 패드들(435a, 435b, 435c, 435d)은 제1 전극 패드들(431a, 431b, 431c, 431d)의 하면으로부터 상기 봉지부(480)의 하면까지 연장되어 형성될 수 있다. 제2 본딩 패드(436)은 제2 전극 패드(142)보다 큰 크기로 제1 본딩 패드들(435a, 435b, 435c, 435d)와 소정의 간격을 두고 형성될 수 있다.
칩 사이즈 감소로 인해 발광 구조물(LS)의 면적이 작은 경우, 본딩 패드들의 형성 영역을 확보하기 어려울 수 있다. 이러한 경우, 봉지부(480)를 이용하여 본딩 패드들의 형성 영역을 충분히 확보할 수 있다.
도 27a 내지 도 28b는 본 발명의 일 실시예에 따른 발광소자 패키지를 개략적으로 나타내는 평면도 및 배면도이다.
도 28a 및 도 28b는 도 27a에 도시된 발광소자 패키지의 X-X'선 및 XI-XI'선에 따른 단면도들이다.
도 27a 내지 도 28b를 참조하면, 발광소자 패키지(20B)는 도 20a 내지 도 21b의 발광소자 패키지(20)와 유사한 구조를 가지고, 발광소자 패키지(20)에 비해 발광 구조물(LS)의 가장자리를 따라 배치된 금속층(129)을 더 포함할 수 있다. 금속층(129)은 격벽(145)의 아래에 배치될 수 있다. 발광소자 패키지(20)에 비해 발광 구조물(LS)의 가장자리에 위치한 격벽(145)의 폭이 더 클 수 있다.
금속층(129)은 발광 구조물(LS)로부터 방출되는 광이 발광소자 패키지(20B)의 측면으로 새어 나가는 것을 방지할 수 있다.
도 29는 본 발명의 일 실시예에 따른 발광소자 패키지를 포함하는 디스플레이 패널을 개략적으로 나타낸 도면이다.
도 29를 참조하면, 디스플레이 패널(1000)은 구동회로 및 제어 회로를 포함하는 회로 기판(1010), 회로 기판(1010) 상에 복수의 행과 복수의 열로 배치되는 화소(1030), 보호층(1050), 편광층(1070)을 포함할 수 있다. 화소(1030)에 본 발명의 실시예들에 따른 발광소자 패키지들이 채용될 수 있다. 이러한 경우, 화소(1030)의 크기 및 화소(1030)의 피치를 작게 형성할 수 있으므로, 고해상도의 이미지를 표현할 수 있다. 예를 들어, 상기 도 1a 내지 도 2a를 참조하여 설명한 발광소자 패키지(10)가 화소(1030)에 채용되는 경우, 3개의 발광 영역들(C1, C2, C3)는 3개의 서브 픽셀(sub-pixel)로 제공될 수 있다.
이상, 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예에는 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
101: 기판
113: 제1 도전형 반도체층
115: 활성층
117: 제2 도전형 반도체층
LS: 발광 구조물
121a, 121b: 제1, 제2 절연층
126: 분리 절연층
123, 124: 제1 및 제2 콘택 전극
127, 128: 제1 및 제2 연결 전극
131a, 131b, 131c: 제1 전극 패드
132: 제2 전극 패드
134: 몰딩부
135a, 135b, 135c: 제1 본딩 패드
136: 제2 본딩 패드
145: 격벽
150a, 150b, 150c: 제1, 제2 및 제3 광조정부
151a, 151b, 151c: 제1, 제2 및 제3 파장 변환층
153a, 153b, 153c: 제1, 제2, 및 제3 필터층
180: 봉지부

Claims (20)

  1. 제1 도전형 반도체층, 활성층, 및 제2 도전형 반도체층을 포함하며, 제1 면 및 상기 제1 면과 마주하는 제2 면을 갖는 발광 구조물;
    상기 제1 면으로부터 상기 제2 면까지 연장되어 상기 발광 구조물을 복수의 발광 영역들로 구분하는 분리 절연층;
    상기 복수의 발광 영역들 각각에서 상기 제1 도전형 반도체층에 연결되며, 상기 제1 면 상에 배치되는 복수의 제1 전극 패드들;
    상기 발광 구조물의 상기 제1 면 상에 배치되며, 상기 복수의 발광 영역들 각각에 포함되는 상기 제2 도전형 반도체층에 공통으로 연결되는 제2 전극 패드;
    상기 발광 구조물, 상기 복수의 제1 전극 패드들 및 상기 제2 전극 패드를 감싸며, 상기 복수의 제1 전극 패드들 및 상기 제2 전극 패드의 하면들을 노출시키는 몰딩부;
    상기 제2 전극 패드와 상기 복수의 발광 영역들에 각각 포함된 제2 도전형 반도체층들을 연결시키는 제2 연결 전극;
    상기 복수의 발광 영역들 각각에서 상기 제2 면 상에 배치되는 복수의 파장 변환층들; 및
    상기 복수의 파장 변환층들 사이에 배치되는 격벽을 포함하며,
    상기 분리 절연층은 상기 몰딩부의 상면을 덮으며 상기 격벽과 연결되며,
    상기 제2 연결 전극은 상기 복수의 발광 영역들과 수직으로 중첩되도록 배치되는 것을 특징으로 하는 발광소자 패키지.
  2. 제1 항에 있어서,
    상기 분리 절연층의 일면이 상기 제2 면과 공면(co-planar)을 이루는 것을 특징으로 하는 발광소자 패키지.
  3. 삭제
  4. 삭제
  5. 제1 항에 있어서,
    상기 분리 절연층의 일부는 상기 격벽 내로 삽입되는 것을 특징으로 하는 발광소자 패키지.
  6. 제1항에 있어서,
    상기 복수의 제1 전극 패드들과 상기 제2 전극 패드 중 적어도 일부는, 상기 제1 면의 꼭지점에 인접하여 배치되는 것을 특징으로 하는 발광소자 패키지.
  7. 제1항에 있어서,
    상기 제2 전극 패드는 상기 제1 면의 중심에 인접하여 배치되고, 복수의 제1 전극 패드들은 상기 제1 면의 꼭지점에 인접하여 배치되는 것을 특징으로 하는 발광소자 패키지.
  8. 제1항에 있어서,
    상기 제2 전극 패드는 상기 복수의 제1 전극 패드들보다 길게 배치되는 것을 특징으로 하는 발광소자 패키지.
  9. 제1 항에 있어서,
    상기 복수의 발광 영역들 각각에 구비되며, 상기 복수의 제1 전극 패드들과 상기 제1 도전형 반도체층을 각각 연결시키는 복수의 제1 연결 전극들을 더 포함하는 발광소자 패키지.
  10. 제9 항에 있어서,
    상기 복수의 제1 연결 전극들은 각각 상기 제2 도전형 반도체층 및 상기 활성층을 관통하여 상기 제1 도전형 반도체층에 연결되는 것을 특징으로 하는 발광소자 패키지.
  11. 삭제
  12. 제1 항에 있어서,
    상기 제2 연결 전극은 상기 제2 도전형 반도체층들을 서로 연결시키는 것을 특징으로 하는 발광소자 패키지.
  13. 제1 항에 있어서,
    각각의 상기 파장 변환층 상에 구비되는 복수의 필터층들을 더 포함하는 발광소자 패키지.
  14. 제13 항에 있어서,
    상기 필터층들은 상기 복수의 발광 영역들 중 적어도 하나로부터 방출되는 광을 선택적으로 차단하는 것을 특징으로 하는 발광소자 패키지.
  15. 제1 항에 있어서,
    상기 복수의 파장 변환층들 상에 구비되는 글래스층을 더 포함하는 발광소자 패키지.
  16. 삭제
  17. 제1 항에 있어서,
    상기 몰딩부는 광반사성 입자들을 포함하는 것을 특징으로 하는 발광소자 패키지.
  18. 제1 항에 있어서,
    상기 발광 구조물, 상기 파장 변환층 및 상기 몰딩부를 둘러싸는 봉지부; 및
    상기 복수의 제1 전극 패드들에 연결되는 제1 본딩 패드들 및 상기 제2 전극 패드에 연결되는 제2 본딩 패드; 를 더 포함하는 발광소자 패키지.
  19. 제18 항에 있어서,
    상기 제1 본딩 패드들 및 상기 제2 본딩 패드 중 적어도 일부는 상기 봉지부의 하면까지 연장되어 배치된 발광소자 패키지.
  20. 제1 항에 있어서,
    상기 분리 절연층은 서로 다른 굴절률을 갖는 복수의 절연막들이 교대로 적층된 다층 반사구조인 것을 특징으로 하는 발광소자 패키지.
KR1020160086022A 2015-09-30 2016-07-07 발광소자 패키지 KR102555242B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
US15/279,864 US10230021B2 (en) 2015-09-30 2016-09-29 Light emitting device package
CN201610868430.4A CN106558597B (zh) 2015-09-30 2016-09-29 发光器件封装件
US16/255,466 US10629782B2 (en) 2015-09-30 2019-01-23 Light emitting device package
US16/851,354 US10903397B2 (en) 2015-09-30 2020-04-17 Light emitting device package

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20150137334 2015-09-30
KR1020150137334 2015-09-30

Publications (2)

Publication Number Publication Date
KR20170039062A KR20170039062A (ko) 2017-04-10
KR102555242B1 true KR102555242B1 (ko) 2023-07-17

Family

ID=58581135

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160086022A KR102555242B1 (ko) 2015-09-30 2016-07-07 발광소자 패키지

Country Status (1)

Country Link
KR (1) KR102555242B1 (ko)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11189759B2 (en) * 2017-07-03 2021-11-30 Sharp Kabushiki Kaisha Light source device and light emitting device
KR102456886B1 (ko) * 2017-08-14 2022-10-21 주식회사 루멘스 픽셀 매트릭스, 광 변환 절편 및 이를 포함하는 발광 소자 패키지의 제조 방법
KR102486391B1 (ko) * 2017-11-09 2023-01-09 삼성전자주식회사 고해상도 디스플레이 장치
KR102421729B1 (ko) * 2017-12-14 2022-07-15 삼성전자주식회사 발광소자 패키지 및 이를 이용한 디스플레이 장치
KR102582424B1 (ko) * 2017-12-14 2023-09-25 삼성전자주식회사 발광소자 패키지 및 이를 이용한 디스플레이 장치
KR102066518B1 (ko) * 2018-01-29 2020-01-15 주식회사 세미콘라이트 반도체 발광소자 및 이의 제조방법
KR102017732B1 (ko) * 2018-01-29 2019-09-03 주식회사 세미콘라이트 반도체 발광소자 및 이의 제조방법
WO2019147063A1 (ko) * 2018-01-29 2019-08-01 주식회사 세미콘라이트 반도체 발광소자 및 이의 제조방법
US10879419B2 (en) * 2018-08-17 2020-12-29 Seoul Viosys Co., Ltd. Light emitting device
KR102293256B1 (ko) 2019-03-11 2021-08-25 주식회사 루멘스 Csp led 제조방법
KR102325808B1 (ko) * 2019-07-17 2021-11-12 주식회사 에스엘바이오닉스 반도체 발광소자 및 이의 제조방법
KR102173094B1 (ko) * 2019-08-05 2020-11-03 (주)라이타이저 디스플레이 장치의 제조 방법 및 디스플레이 장치
KR102242007B1 (ko) * 2019-08-13 2021-04-19 아이디씨코리아 주식회사 발광소자 다이 어레이를 이용한 조명 장치 및 그 제조방법
KR102173090B1 (ko) * 2019-09-04 2020-11-03 (주)라이타이저 캐리어 기판의 선택적 전사 방법, 이를 이용한 디스플레이 장치의 제조 방법 및 그 방법에 의해 제조되는 디스플레이 장치
KR102203649B1 (ko) * 2019-09-10 2021-01-15 (주)라이타이저 서브 픽셀 csp, 서브 픽셀 csp의 제조 방법, 디스플레이 장치의 제조 방법 및 그 방법에 의해 제조되는 디스플레이 장치
KR102173102B1 (ko) * 2019-09-11 2020-11-04 (주)라이타이저 프로브 카드, 이를 이용한 테스트 장치와 방법, 디스플레이 장치의 제조 방법 및 그 방법에 의해 제조되는 디스플레이 장치
KR102675589B1 (ko) * 2019-09-20 2024-06-18 삼성디스플레이 주식회사 표시 장치
US11476394B2 (en) 2020-01-09 2022-10-18 Samsung Electronics Co., Ltd. Light emitting device and display apparatus

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013065726A (ja) * 2011-09-16 2013-04-11 Toshiba Corp 半導体発光装置及びその製造方法
JP5498417B2 (ja) * 2011-03-15 2014-05-21 株式会社東芝 半導体発光装置及びその製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101138952B1 (ko) * 2010-09-24 2012-04-25 서울옵토디바이스주식회사 복수개의 발광셀들을 갖는 웨이퍼 레벨 발광 다이오드 패키지 및 그것을 제조하는 방법
KR101761834B1 (ko) * 2011-01-28 2017-07-27 서울바이오시스 주식회사 웨이퍼 레벨 발광 다이오드 패키지 및 그것을 제조하는 방법
KR20130113268A (ko) * 2012-04-05 2013-10-15 일진엘이디(주) 발광효율이 우수한 발광소자 어레이

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5498417B2 (ja) * 2011-03-15 2014-05-21 株式会社東芝 半導体発光装置及びその製造方法
JP2013065726A (ja) * 2011-09-16 2013-04-11 Toshiba Corp 半導体発光装置及びその製造方法

Also Published As

Publication number Publication date
KR20170039062A (ko) 2017-04-10

Similar Documents

Publication Publication Date Title
KR102555242B1 (ko) 발광소자 패키지
CN106558597B (zh) 发光器件封装件
US10403608B2 (en) Light-emitting diode (LED) device for realizing multi-colors
US10243123B2 (en) Light-emitting diode (LED), LED package and apparatus including the same
KR102682009B1 (ko) 발광 모듈 및 이를 포함하는 자동자 조명 장치
US11764336B2 (en) Semiconductor light emitting device
JP6248431B2 (ja) 半導体発光装置の製造方法
US9780260B2 (en) Semiconductor light emitting device and manufacturing method of the same
CN111146325B (zh) 发光器件封装件和使用该发光器件封装件的显示装置
JP2007242856A (ja) チップ型半導体発光素子
EP2953175B1 (en) Light emitting device module
US12068441B2 (en) Light-emitting device and image display apparatus
KR20080070414A (ko) 발광 소자 패키지 및 그 제조 방법
KR20170129555A (ko) 발광 소자 및 이를 구비한 조명 모듈
KR20120026343A (ko) 발광소자 패키지
KR20110132161A (ko) 반도체 발광 소자 및 그 제조방법
JP6432654B2 (ja) 半導体発光装置
US20240105757A1 (en) Pixel device and display apparatus having the same
JP2006196572A (ja) 発光ダイオード及びその製造方法
KR20130066172A (ko) 발광소자 패키지
KR20110085727A (ko) 반도체 발광소자 및 이를 제조하는 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant