KR102066518B1 - 반도체 발광소자 및 이의 제조방법 - Google Patents
반도체 발광소자 및 이의 제조방법 Download PDFInfo
- Publication number
- KR102066518B1 KR102066518B1 KR1020180010469A KR20180010469A KR102066518B1 KR 102066518 B1 KR102066518 B1 KR 102066518B1 KR 1020180010469 A KR1020180010469 A KR 1020180010469A KR 20180010469 A KR20180010469 A KR 20180010469A KR 102066518 B1 KR102066518 B1 KR 102066518B1
- Authority
- KR
- South Korea
- Prior art keywords
- light emitting
- emitting device
- semiconductor light
- layer
- device chip
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 328
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 24
- 239000004020 conductor Substances 0.000 claims abstract description 105
- 239000000758 substrate Substances 0.000 claims description 33
- 238000000034 method Methods 0.000 claims description 15
- 239000003086 colorant Substances 0.000 claims description 5
- 239000000463 material Substances 0.000 description 15
- 239000010408 film Substances 0.000 description 8
- 230000005540 biological transmission Effects 0.000 description 5
- 238000005520 cutting process Methods 0.000 description 4
- 239000000853 adhesive Substances 0.000 description 3
- 230000001070 adhesive effect Effects 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000000149 penetrating effect Effects 0.000 description 3
- 230000006798 recombination Effects 0.000 description 3
- 238000005215 recombination Methods 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 229910052594 sapphire Inorganic materials 0.000 description 2
- 239000010980 sapphire Substances 0.000 description 2
- 239000003566 sealing material Substances 0.000 description 2
- 240000004808 Saccharomyces cerevisiae Species 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 239000002390 adhesive tape Substances 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000008393 encapsulating agent Substances 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000012811 non-conductive material Substances 0.000 description 1
- 229910052755 nonmetal Inorganic materials 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
- H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
- H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/58—Optical field-shaping elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Led Device Packages (AREA)
- Led Devices (AREA)
Abstract
본 개시는, 외부와 전기적으로 연결되는 반도체 발광소자에 있어서, 제1 반도체 발광소자 칩; 제2 반도체 발광소자 칩; 도전체; 제1 반도체 발광소자 칩, 제2 반도체 발광소자 칩 및 도전체의 측면의 적어도 일부분을 감싸는 비투광층; 제1 반도체 발광소자 칩, 제2 반도체 발광소자 칩 및 도전체 위에 형성된 공통 전극층; 그리고 제1 반도체 발광소자 칩, 제2 반도체 발광소자 칩, 도전체 및 공통 전극층을 덮는 제1 투광층;으로서, 공통 전극층이 제1 투광층 내부에 형성된 제1 투광층;을 포함하며, 도전체는 외부와 공통 전극층을 전기적으로 연결하는 반도체 발광소자 및 제조방법에 관한 것이다.
Description
본 개시(Disclosure)는 전체적으로 반도체 발광소자에 관한 것으로, 특히 서로 다른 색을 발광하는 복수의 반도체 발광소자 칩을 포함하고 있는 반도체 발광소자에 관한 것이다.
여기서는, 본 개시에 관한 배경기술이 제공되며, 이들이 반드시 공지기술을 의미하는 것은 아니다(This section provides background information related to the present disclosure which is not necessarily prior art). 또한 본 명세서에서 상측/하측, 위/아래 등과 같은 방향 표시는 도면을 기준으로 한다.
도 1은 종래의 반도체 발광소자 칩의 일 예를 나타내는 도면이다.
반도체 발광소자 칩은 성장기판(10; 예: 사파이어 기판), 성장기판(10) 위에, 버퍼층(20), 제1 도전성을 가지는 제1 반도체층(30; 예: n형 GaN층), 전자와 정공의 재결합을 통해 빛을 생성하는 활성층(40; 예; INGaN/(In)GaN MQWs), 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층(50; 예: p형 GaN층)이 순차로 증착되어 있으며, 그 위에 전류 확산을 위한 투광성 전도막(60)과, 본딩 패드로 역할하는 전극(70)이 형성되어 있고, 식각되어 노출된 제1 반도체층(30) 위에 본딩 패드로 역할하는 전극(80: 예: Cr/Ni/Au 적층 금속 패드)이 형성되어 있다. 도 1과 같은 형태의 반도체 발광소자를 특히 레터럴 칩(Lateral Chip)이라고 한다. 여기서, 성장기판(10) 측이 외부와 전기적으로 연결될 때 장착면이 된다. 본 명세서에서 반도체 발광소자 칩 또는 반도체 발광소자가 전기적으로 연결되는 외부는 PCB(Printed Circuit Board), 서브마운트, TFT(Thin Film Transistor) 등을 의미한다.
도 2는 미국 등록특허공보 제7,262,436호에 제시된 반도체 발광소자 칩의 다른 예를 나타내는 도면이다. 설명의 편의를 위해 도면기호를 변경하였다.
반도체 발광소자 칩은 성장기판(10), 성장기판(10) 위에, 제1 도전성을 가지는 제1 반도체층(30), 전자와 정공의 재결합을 통해 빛을 생성하는 활성층(40), 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층(50)이 순차로 증착되어 있으며, 그 위에 성장기판(10) 측으로 빛을 반사시키기 위한 3층으로 된 전극막(90, 91, 92)이 형성되어 있다. 제1 전극막(90)은 Ag 반사막, 제2 전극막(91)은 Ni 확산 방지막, 제3 전극막(92)은 Au 본딩층일 수 있다. 식각되어 노출된 제1 반도체층(30) 위에 본딩 패드로 기능하는 전극(80)이 형성되어 있다. 여기서, 전극막(92) 측이 외부와 전기적으로 연결될 때 장착면이 된다. 도 2와 같은 형태의 반도체 발광소자 칩을 특히 플립 칩(Flip Chip)이라고 한다. 도 2에 도시된 플립 칩의 경우 제1 반도체층(30) 위에 형성된 전극(80)이 제2 반도체층 위에 형성된 전극막(90, 91, 92)보다 낮은 높이에 있지만, 동일한 높이에 형성될 수 있도록 할 수도 있다. 여기서 높이의 기준은 성장기판(10)으로부터의 높이일 수 있다.
도 3은 미국 등록특허공보 제8,008,683호에 제시된 반도체 발광소자 칩의 또 다른 예를 나타내는 도면이다. 설명의 편의를 위해 도면기호를 변경하였다.
반도체 발광소자 칩은 제1 도전성을 가지는 제1 반도체층(30), 전자와 정공의 재결합을 통해 빛을 생성하는 활성층(40), 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층(50)이 순차로 형성되어 있으며, 성장 기판이 제거된 측에 형성된 상부 전극(31), 제2 반도체층(50)에 전류를 공급하는 한편 반도체층(30, 40, 50)을 지지하는 지지 기판(51), 그리고 지지 기판(51)에 형성된 하부 전극(52)을 포함한다. 상부 전극(31)은 와이어 본딩을 이용하여 외부와 전기적으로 연결된다. 하부 전극(52)측이 외부와 전기적으로 연결될 때 장착면으로 기능한다. 도 3과 같이 전극(31, 52)이 활성층(40)의 위 및 아래에 1개씩 있는 구조의 반도체 발광소자 칩을 수직 칩(Vertical Chip)이라 한다.
도 4는 종래의 반도체 발광소자의 일 예를 나타내는 도면이다.
반도체 발광소자(100)는 리드 프레임(110, 120), 몰드(130), 그리고 캐비티(140) 내에 수직형 반도체 발광소자 칩(150; Vertical Type Light Emitting Chip)이 구비되어 있고, 캐비티(140)는 파장 변환재(160)를 함유하는 봉지제(170)로 채워져 있다. 수직형 반도체 발광소자 칩(150)의 하면이 리드 프레임(110)에 전기적으로 직접 연결되고, 상면이 와이어(180)에 의해 리드 프레임(120)에 전기적으로 연결되어 있다. 수직형 반도체 발광소자 칩(150)에서 나온 광의 일부가 파장 변환재(160)를 여기 시켜 다른 색의 광을 만들어 두 개의 서로 다른 광이 혼합되어 백색광을 만들 수 있다. 예를 들어 반도체 발광소자 칩(150)은 청색광을 만들고 파장 변환재(160)에 여기 되어 만들어진 광은 황색광이며, 청색광과 황색광이 혼합되어 백색광을 만들 수 있다. 도 4는 도 3에 도시된 수직형 반도체 발광소자 칩(150)을 사용한 반도체 발광소자를 보여주고 있지만, 도 1 및 도 2에 도시된 반도체 발광소자 칩을 사용하여 도 4와 같은 형태의 반도체 발광소자를 제조할 수도 있다.
도 5는 일본 공개특허공보 제1995-288341호에 제시된 LED 디스플레이의 예를 나타내는 도면이다. 설명의 편의를 위해 도면기호를 변경하였다.
도 5는 LED 디스플레이에서 한 개의 픽셀(pixel) 구조를 나타내는 평면도(190)이다. 픽셀의 구조는 PCB 위에 형성된 전도체층(191)에 반도체 발광소자 칩(194, 195, 196)이 전기적으로 연결되어 있다. 청색을 발광하는 반도체 발광소자 칩(194)은 래터럴 칩으로 와이어 본딩을 통해 전도체층(191)과 전기적으로 연결되고 전도체층(191) 위에 절연성 접착제(193)로 접착되어 있다. 녹색과 적색을 발광하는 반도체 발광소자 칩(195, 196)은 수직 칩으로서 도전성 접착제(197) 및 와이어 본딩을 통해 전도체층(191)과 전기적으로 연결되어 있다. 그리고 인접한 다른 픽셀과 구분하기 위해서 커버부품(192)으로 둘러싸여 있다. 도면에는 도시하지 않았지만 반도체 발광소자 칩(194, 195, 196)을 보호하기 위해서 밀봉재가 반도체 발광소자 칩(194, 195, 196)을 덮고 있다.
도 5를 보면 픽셀을 구성하는데 있어서, 반도체 발광소자 칩을 PCB 위에 직접 연결하고 커버부품과 밀봉재를 사용하여 인접한 다른 픽셀과 구분하고 있다. PCB 위에 직접 반도체 발광소자 칩을 연결하여 픽셀을 구성하기 때문에 제조가 어려우며 복수의 픽셀 중 일부에 문제가 발생한 경우 해당 픽셀을 구성하고 있는 반도체 발광소자 칩만을 PCB로부터 각각 분리해야 되는 문제가 있었다.
이에 본 개시는 픽셀을 구성하는 초소형의 반도체 발광소자를 제공하고자 한다. 따라서 LED 디스플레이의 픽셀의 크기보다 작은 초소형의 반도체 발광소자를 제공하고자 한다. 본 개시에 따른 반도체 발광소자를 PCB 등에 연결하고, 문제가 있는 픽셀이 있는 경우 해당 픽셀을 구성하고 있는 반도체 발광소자만을 제거할 수 있도록 하여 LED 디스플레이의 제조를 용이하게 하고자 한다.
이에 대하여 '발명을 실시하기 위한 구체적인 내용'의 후단에 기술한다.
여기서는, 본 개시의 전체적인 요약(Summary)이 제공되며, 이것이 본 개시의 외연을 제한하는 것으로 이해되어서는 아니된다(This section provides a general summary of the disclosure and is not a comprehensive disclosure of its full scope or all of its features).
본 개시에 따른 일 태양에 의하면(According to one aspect of the present disclosure), 외부와 전기적으로 연결되는 반도체 발광소자에 있어서, 제1 반도체 발광소자 칩; 제2 반도체 발광소자 칩; 도전체; 제1 반도체 발광소자 칩, 제2 반도체 발광소자 칩 및 도전체의 측면의 적어도 일부분을 감싸는 비투광층; 제1 반도체 발광소자 칩, 제2 반도체 발광소자 칩 및 도전체 위에 형성된 공통 전극층; 그리고 제1 반도체 발광소자 칩, 제2 반도체 발광소자 칩, 도전체 및 공통 전극층을 덮는 제1 투광층;으로서, 공통 전극층이 제1 투광층 내부에 형성된 제1 투광층;을 포함하며, 도전체는 외부와 공통 전극층을 전기적으로 연결하는 반도체 발광소자가 제공된다.
본 개시에 따른 다른 일 태양에 의하면(According to another aspect of the present disclosure), 반도체 발광소자 제조방법에 있어서, 기판을 준비하는 단계;기판 위에 복수의 반도체 발광소자 칩 및 도전체를 배열하는 단계; 복수의 반도체 발광소자 칩 및 도전체의 측면 중 적어도 일부분을 감싸는 비투광층을 형성하는 단계; 복수의 반도체 발광소자 칩 및 도전체를 전기적으로 연결하는 공통 전극층을 형성하는 단계; 그리고 복수의 반도체 발광소자 칩, 도전체 및 공통 전극층을 덮는 제1 투광층을 형성하는 단계;로서 공통 전극층이 제1 투광층 내부에 형성되는 제1 투광층을 형성하는 단계;를 포함하는 반도체 발광소자 제조방법이 제공된다.
이에 대하여 '발명을 실시하기 위한 구체적인 내용'의 후단에 기술한다.
도 1은 종래의 반도체 발광소자 칩의 일 예를 나타내는 도면,
도 2는 미국 등록특허공보 제7,262,436호에 제시된 반도체 발광소자 칩의 다른 예를 나타내는 도면,
도 3은 미국 등록특허공보 제8,008,683호에 제시된 반도체 발광소자 칩의 또 다른 예를 나타내는 도면,
도 4는 종래의 반도체 발광소자의 일 예를 나타내는 도면,
도 5는 일본 공개특허공보 제1995-288341호에 제시된 LED 디스플레이의 예를 나타내는 도면,
도 6은 본 개시에 따른 반도체 발광소자의 일 예를 보여주는 도면,
도 7은 본 개시에 따른 공통 전극층의 다양한 실시 예를 보여주는 도면,
도 8은 본 개시에 따른 반도체 발광소자의 작동원리의 일 예를 보여주는 도면,
도 9는 본 개시에 따른 반도체 발광소자의 다른 일 예를 보여주는 도면,
도 10은 본 개시에 따른 반도체 발광소자의 또 다른 일 예를 보여주는 도면,
도 11은 본 개시에 따른 반도체 발광소자 제조방법의 일 예를 보여주는 도면,
도 12는 본 개시에 따른 반도체 발광소자 제조방법의 다른 예를 보여주는 도면,
도 13은 본 개시에 따른 반도체 발광소자의 다양한 실시 예를 보여주는 도면,
도 14는 본 개시에 따른 반도체 발광소자의 또 다른 일 예를 보여주는 도면,
도 15는 본 개시에 따른 반도체 발광소자의 또 다른 일 예를 보여주는 도면,
도 16은 도 14에 개시된 반도체 발광소자의 제조방법의 일 예를 보여주는 도면,
도 17은 도 15에 개시된 반도체 발광소자의 제조방법의 일 예를 보여주는 도면.
도 2는 미국 등록특허공보 제7,262,436호에 제시된 반도체 발광소자 칩의 다른 예를 나타내는 도면,
도 3은 미국 등록특허공보 제8,008,683호에 제시된 반도체 발광소자 칩의 또 다른 예를 나타내는 도면,
도 4는 종래의 반도체 발광소자의 일 예를 나타내는 도면,
도 5는 일본 공개특허공보 제1995-288341호에 제시된 LED 디스플레이의 예를 나타내는 도면,
도 6은 본 개시에 따른 반도체 발광소자의 일 예를 보여주는 도면,
도 7은 본 개시에 따른 공통 전극층의 다양한 실시 예를 보여주는 도면,
도 8은 본 개시에 따른 반도체 발광소자의 작동원리의 일 예를 보여주는 도면,
도 9는 본 개시에 따른 반도체 발광소자의 다른 일 예를 보여주는 도면,
도 10은 본 개시에 따른 반도체 발광소자의 또 다른 일 예를 보여주는 도면,
도 11은 본 개시에 따른 반도체 발광소자 제조방법의 일 예를 보여주는 도면,
도 12는 본 개시에 따른 반도체 발광소자 제조방법의 다른 예를 보여주는 도면,
도 13은 본 개시에 따른 반도체 발광소자의 다양한 실시 예를 보여주는 도면,
도 14는 본 개시에 따른 반도체 발광소자의 또 다른 일 예를 보여주는 도면,
도 15는 본 개시에 따른 반도체 발광소자의 또 다른 일 예를 보여주는 도면,
도 16은 도 14에 개시된 반도체 발광소자의 제조방법의 일 예를 보여주는 도면,
도 17은 도 15에 개시된 반도체 발광소자의 제조방법의 일 예를 보여주는 도면.
이하, 본 개시를 첨부된 도면을 참고로 하여 자세하게 설명한다(The present disclosure will now be described in detail with reference to the accompanying drawing(s)).
도 6은 본 개시에 따른 반도체 발광소자의 일 예를 보여주는 도면이다.
도 6(a)는 평면도이며, 도 6(b)는 AA'를 따라 자른 단면도이다.
반도체 발광소자(200)는 제1 반도체 발광소자 칩(210), 제2 반도체 발광소자 칩(220), 제1 투광층(230), 제1 투광층(230)과 제1 반도체 발광소자 칩(210) 및 제2 반도체 발광소자 칩(220) 사이에 위치하는 공통 전극층(240), 공통 전극층(240)과 외부를 전기적으로 연결하는 도전체(250) 및 반도체 발광소자(200)의 측면으로 나가는 빛을 차단하는 비투광층(260)을 포함한다. 제1 반도체 발광소자 칩(210) 및 제2 반도체 발광소자 칩(220)은 도 3에 도시된 수직 칩이지만 래터럴 칩 또는 플립 칩을 제외하는 것은 아니다. 제1 반도체 발광소자 칩(210) 및 제2 반도체 발광소자 칩(220)은 서로 다른 색을 발광할 수 있다. 예를 들어 제1 반도체 발광소자 칩(210)이 청색을 발광하는 경우 제2 반도체 발광소자 칩(220)은 적색을 발광할 수 있다. 제1 투광층(230)은 빛을 투과하는 재질로 이루어진 층이며, 예를 들어 유리 및 사파이어 등 투광성 비전도성 물질로 형성되는 것이 바람직하지만 투광성 전도성 물질로 형성되는 것을 배제하지는 않는다. 제1 투광층(230)이 투광성 전도성 물질로 형성되는 경우 제1 투광층(230)은 공통 전극층(240)의 기능을 갖기 때문에 별도의 공통 전극층(240)이 필요하지 않다. 또한 공통 전극층(240)은 제1 투광층(230) 위에 증착 또는 인쇄 등의 방법으로 형성하기 때문에 제1 투광층(230)은 잘 휘지 않는 딱딱한 물질로 이루어지는 것이 바람직하다. 공통 전극층(240)은 제1 반도체 발광소자 칩(210), 제2 반도체 발광소자 칩(220) 및 도전체(250)와 모두 전기적으로 연결된 도전층이다. 공통 전극층(240)에 대해서는 도 7에서 다시 설명한다. 도전체(250)는 도시하지 않았지만 반도체 발광소자(200)를 외부(예 : PCB, 서브마운트 등)와 전기적으로 연결할 때 외부의 전극과 공통 전극층(240)을 전기적으로 연결해 준다. 특히 도전체(250)는 반도체 발광소자 칩과 달리 빛을 발광하지 않으면서 외부의 전극과 공통 전극층(240)을 전기적으로 연결하기 때문에 반도체 발광소자(200)가 제1 반도체 발광소자 칩(210) 및 제2 반도체 발광소자 칩(220)에서 나오는 고유의 색이 발광하도록 제어하는 것이 가능하다. 자세한 것은 도 8에서 설명한다. 도전체(250)의 재질은 도전성 물질이며 금속 또는 비금속 모두 가능하다. 예를 들어 도전체(250)는 구리(Cu)로 형성될 수 있다. 또한 도시하지는 않았지만 도 6에 도시한 것처럼 도전체(250)가 도전성 물질로만 이루어진 것이 아니라 도전체는 절연 물질을 관통하는 홀(hole)을 도전성 물질(예 : 구리)로 채운 구조도 가능하다. 비투광층(260)은 반도체 발광소자 칩(210, 220)에서 발광한 빛이 반도체 발광소자(200)의 측면으로 나가는 것을 차단한다. 특히 반도체 발광소자(200)가 LED 디스플레이에서 픽셀에 사용되는 경우 인접한 픽셀에 반도체 발광소자(200)에서 발광한 빛이 영향을 미치지 않도록 하기 위해 중요하다. 비투광층(260)은 빛을 반사하는 성질을 갖는 것이 바람직하다. 또한 LED 디스플레이의 해상도를 향상시키기 위해서 검은 색인 것이 바람직하다. 비투광층(260)은 액정디스플레이(LCD) 등의 블랙매트릭스(Black Matrix)에 사용되는 재질로 형성될 수 있다. 더 나아가 비투광층(260)은 제1 반도체 발광소자 칩(210), 제2 반도체 발광소자 칩(220) 및 도전체(250) 사이에 위치하여 해상도를 향상시킬 수 있다. 다만 제1 반도체 발광소자 칩(210), 제2 반도체 발광소자 칩(220) 및 도전체(250) 사이에 위치하는 비투광층(260)에 의해 제1 반도체 발광소자 칩(210) 및 제2 반도체 발광소자 칩(220)에서 발광하는 빛이 상부로 나가는 것을 방해하지 않도록 비투광층(260)은 제1 반도체 발광소자 칩(210) 및 제2 반도체 발광소자 칩(220)의 상부(270)에는 형성되지 않는 것이 바람직하다. 제1 반도체 발광소자 칩(210), 제2 반도체 발광소자 칩(220) 및 도전체(250)와 공통 전극층(240) 사이의 전기적 연결 기능을 향상시키기 위해서 제1 반도체 발광소자 칩(210), 제2 반도체 발광소자 칩(220) 및 도전체(250)의 상부에 상부 전극(211, 221, 251)을 형성하고 공통 전극층(240) 하부에 상부 전극(211, 221, 251)에 각각 대응하는 전극(241)을 형성할 수 있다. 또한 반도체 발광소자(200)와 외부의 전극과의 전기적 연결 기능을 향상시키기 위해서 비투광층(260)으로부터 노출된 하부 전극(212, 222, 252)이 제1 반도체 발광소자 칩(210), 제2 반도체 발광소자 칩(220) 및 도전체(250)의 하부에 각각 형성될 수 있다. 물론 도시하지는 않았지만 전극을 사용하지 않고 제1 반도체 발광소자 칩(210), 제2 반도체 발광소자 칩(220) 및 도전체(250)와 공통 전극층(240)을 전기적으로 연결하는 것도 가능하다.
도 7은 본 개시에 따른 공통 전극층의 다양한 실시 예를 보여주는 도면이다.
공통 전극층(240)은 도 7(a)와 같이 제1 투광층(230) 전면에 형성될 수 있다. 또는 도 7(b)와 같이 제1 투광층(230)의 일부 면에 형성될 수 있다. 또는 도 7(c)와 같이 3 개의 섬과 같은 형태로 떨어져 있으며 각각의 섬이 전선(242)에 의해 전기적으로 연결된 패턴(pattern) 형태로 형성될 수 있다. 예를 들어 패턴은 그리드(Grid) 패턴일 수 있다. 다만 도 7(b) 및 도 7(c)와 같이 공통 전극층(240)이 형성되는 경우 제1 반도체 발광소자 칩(210), 제2 반도체 발광소자 칩(220) 및 도전체(250)의 위치는 점선과 같이 위치하는 것이 바람직하다. 예를 들어 도 7(b)와 같이 공통 전극층(240)이 형성된 경우 공통 전극층(240)이 형성된 범위 내에 제1 반도체 발광소자 칩(210), 제2 반도체 발광소자 칩(220) 및 도전체(250)가 위치하는 것이 바람직하다. 또한 공통 전극층(240)이 도 7(a) 및 도 7(b)와 같이 제1 투광층(230)에 넓게 형성되는 경우 제1 반도체 발광소자 칩(210) 및 제2 반도체 발광소자 칩(220)에서 발생한 빛이 제1 투광층(230)을 통해 밖으로 나가기 위해서 공통 전극층(240)은 ITO(Indium Tin Oxide)와 같이 투광성 재질로 형성되는 것이 바람직하다. 도시하지는 않았지만 반도체 발광소자 칩(210, 220) 및 도전체(250)가 상부 전극을 포함하는 경우 상부 전극이 공통 전극층(240)과 전기적으로 연결되는 경우에는 도 7(b) 및 도 7(c)와 다르게 반드시 공통 전극층(230) 내에 반도체 발광소자 칩(210, 220) 및 도전체(250)가 위치하지 않아도 된다.
도 8은 본 개시에 따른 반도체 발광소자의 작동원리의 일 예를 보여주는 도면이다. 설명의 편의를 위해서 반도체 발광소자의 일부분만 도시하였다.
도 8(a)는 제1 반도체 발광소자(210)만이 발광하는 경우의 전류 흐름(213)을 도시하였으며 도 8(b)는 제1 반도체 발광소자(210) 및 제2 반도체 발광소자(220)가 모두 발광하는 경우의 전류 흐름(213, 223)을 화살표로 도시하였다. 도전체(250)는 빛을 발광하지 않으며 단지 공통 전극층(230)과 외부의 전극을 전기적으로 연결하고 있기 때문에 도 8(a) 및 도 8(b)와 같이 제1 반도체 발광소자 칩(210) 또는 제2 반도체 발광소자 칩(220)이 고유의 색을 발광할 때 영향을 미치지 않는다.
도 9는 본 개시에 따른 반도체 발광소자의 다른 일 예를 보여주는 도면이다.
반도체 발광소자(300)는 제1 반도체 발광소자 칩(310), 제2 반도체 발광소자 칩(320) 및 도전체(330) 사이에 위치하는 비투광층(340)과 공통 전극층(350) 사이에 제2 투광층(360)을 포함한다. 제2 투광층(360)이 제1 반도체 발광소자 칩(310) 및 제2 반도체 발광소자 칩(320)의 측면의 일부를 둘러싸고 있어 제1 반도체 발광소자 칩(310) 및 제2 반도체 발광소자 칩(320)의 측면에서 나오는 빛(370)이 도 6에 도시된 반도체 발광소자(200)와 다르게 비투광층(340)에 의해 차단되지 않아서 빛 추출 효율이 향상될 수 있다. 바람직하게는 제2 투광층(360)은 제1 반도체 발광소자 칩(310) 및 제2 반도체 발광소자 칩(320)의 활성층(311, 321)을 덮고 있는 것이 좋다. 도 9에 기재된 것을 제외하고 반도체 발광소자(300)는 도 6에 기재된 반도체 발광소자(200)와 실질적으로 동일하다.
도 10은 본 개시에 따른 반도체 발광소자의 또 다른 일 예를 보여주는 도면이다.
반도체 발광소자(400)는 제1 반도체 발광소자 칩(410), 제2 반도체 발광소자 칩(420),도전체(440) 및 제3 반도체 발광소자 칩(430)을 포함하고 있다. 제3 반도체 발광소자 칩(430)은 제1 반도체 발광소자 칩(410) 및 제2 반도체 발광소자 칩(420)과 다른 색을 발광한다. 예를 들어 제1 반도체 발광소자 칩(410)은 청색을 발광하고, 제2 반도체 발광소자 칩(420)은 적색을 발광하고, 제3 반도체 발광소자 칩(430)은 녹색을 발광할 수 있다. 반도체 발광소자(400)를 LED 디스플레이의 픽셀에 사용하는 경우 풀 컬러(Full Color) LED 디스플레이를 구현할 수 있다. 도 10에 기재된 것을 제외하고 반도체 발광소자(400)는 도 9에 기재된 반도체 발광소자(300)와 실질적으로 동일하다.
도 11은 본 개시에 따른 반도체 발광소자 제조방법의 일 예를 보여주는 도면이다.
먼저 제1 투광층(500)을 준비한다(S1). 이후 제1 투광층(500)의 일면에 공통 전극층(510)을 형성한다(S2). 공통 전극층(510)은 투광성의 전도성 물질을 제1 투광층(500) 일면의 전체 또는 일면의 일부분에 도포할 수 있다. 또는 투광성의 전도성 물질을 이용하여 제1 투광층(500)의 일면에 도 7(c)와 같은 패턴을 형성할 수도 있으며 패턴 형성은 예를 들어 은 폐이스트를 이용한 인쇄방법 등을 사용할 수 있다. 이후 공통 전극층(510)과 제1 반도체 발광소자 칩(520), 제2 반도체 발광소자 칩(521) 및 도전체(522)를 전기적으로 연결한다(S3). 필요한 경우 공통 전극층(510) 위에 전극(511)을 형성한 후 제1 반도체 발광소자 칩(520), 제2 반도체 발광소자 칩(521) 및 도전체(522)를 공통 전극층(510)의 전극(511)에 와이어를 사용하지 않고 직접 유테틱 본딩 또는 도전성 접착제를 이용하여 전기적으로 연결할 수 있다. 또한 도시하지는 않았지만 필요한 경우 제3 반도체 발광소자 칩을 추가로 공통 전극층(510)에 전기적으로 연결할 수 있다. 도 11에서는 복수의 반도체 발광소자 칩과 도전체를 일렬로 배열하였지만 이것은 설명의 편의를 위한 것이다. 복수의 반도체 발광소자 칩과 도전체를 배열하는 것에 대해서는 도 13에서 설명한다. 이후 공통 전극층(510)과 제1 투광층(500)을 관통하는 홈(530)을 형성한다(S4). 이후 홈(530), 복수의 반도체 발광소자 칩(520, 521) 및 도전체(522)를 덮는 비투광층(540)을 형성한다(S5). 비투광층(540)을 형성할 때는 복수의 반도체 발광소자 칩(520, 521) 및 도전체(522)의 상면이 노출되도록 비투광층(540)을 덮거나 복수의 반도체 발광소자 칩(520, 521) 및 도전체(522)의 상면을 덮도록 형성한 후 복수의 반도체 발광소자 칩(520, 521) 및 도전체(522)의 상면이 노출되도록 비투광층(540)을 제거하여 복수의 반도체 발광소자 칩(520, 521) 및 도전체(522)의 하부 전극(523)이 비투광층(540)으로부터 노출되도록 한다. 또한 복수의 반도체 발광소자 칩(520, 521)에서 발광한 빛이 제1 투광층(500)을 통해 나갈 수 있도록 하기 위해 복수의 반도체 발광소자 칩(520, 521)과 제1 투광층(500) 사이의 공간(524)에는 비투광층(540)이 형성되지 않도록 한다. 예를 들어 도시하지는 않았지만 비투광층(540)을 형성하기 전에 투광성 물질로 공간(524)를 채워넣을 수 있다. 이후 절단선(550)을 따라 절단하여 반도체 발광소자를 얻을 수 있다(S6).
도 12는 본 개시에 따른 반도체 발광소자 제조방법의 다른 예를 보여주는 도면이다.
도 11에 도시된 제조방법에서 S3 단계 이후에 제2 투광층(560)을 형성한다(S3-1). 제2 투광층(560)은 복수의 반도체 발광소자 칩(520, 521) 및 도전체(522)를 완전히 덮지 않으며 복수의 반도체 발광소자 칩(520, 521) 및 도전체(522)의 측면 일부만 덮는다. 바람직하게는 복수의 반도체 발광소자 칩(520, 521)의 빛이 발광하는 활성층(525, 526)까지 덮는다. 이후에는 도 11에 기재된 S4 단계가 진행된다. 예를 들어 S4 단계에서 홈(530)은 제1 투광층(500), 공통 전극층(510) 및 제2 투광층(560)을 관통하여 형성된다.
도 13은 본 개시에 따른 반도체 발광소자의 다양한 실시 예를 보여주는 도면이다.
반도체 발광소자의 외형은 원형(610, 620)이나 사각형(600)이 가능하나 이에 제한을 받지 않는다. 또한 반도체 발광소자에 포함된 반도체 발광소자 칩(601, 602, 611, 612, 613, 621, 622, 623)과 도전체(603, 614, 624)는 반도체 발광소자(600, 610, 620)의 외형에 따라 반도체 발광소자의 크기를 최소하는데 적합한 형태 또는 각각의 반도체 발광소자 칩에서 나오는 빛의 혼합이 잘 이루어질 수 있는 형태에 따라 다양하게 배치될 수 있다.
도 14는 본 개시에 따른 반도체 발광소자의 또 다른 일 예를 보여주는 도면이다.
반도체 발광소자(700)는 제1 반도체 발광소자 칩(710), 제2 반도체 발광소자 칩(720), 도전체(730), 공통 전극층(740), 제1 투광층(750) 및 비투광층(760)을 포함한다. 제1 반도체 발광소자 칩(710), 제2 반도체 발광소자 칩(720) 및 도전체(730)는 공통 전극층(740)에 의해 전기적으로 연결된다. 또한 제1 투광층(750)이 제1 반도체 발광소자 칩(710), 제2 반도체 발광소자 칩(720), 도전체(730) 및 공통 전극층(740)을 덮고 있다. 도 6에 기재된 공통 전극층(240)이 제1 투광층(230)의 일면에 형성된 것과 다르게 도 14에 기재된 공통 전극층(740)은 제1 투광층(750)의 내부에 형성되어 있다. 공통 전극층(740)은 도 7(c)와 같이 패턴 형태로 형성된다. 비투광층(760)은 제1 반도체 발광소자 칩(710), 제2 반도체 발광소자 칩(720) 및 도전체(730)의 측면의 적어도 일부분을 감싸고 있다. 제1 반도체 발광소자 칩(710) 및 제2 반도체 발광소자 칩(720)은 수직 칩이 바람직하다. 제1 반도체 발광소자 칩(710) 및 제2 반도체 발광소자 칩(720)이 수직 칩인 경우 공통 전극층(740)은 제1 반도체 발광소자 칩(710) 및 제2 반도체 발광소자 칩(720)의 상부 전극(711, 721)과 전기적으로 연결된다. 특히 반도체 발광소자 칩(710, 720)의 상부 전극(711, 721)과 전기적으로 연결되는 공통 전극층(740)의 전극부(741)의 평면적 크기는 상부 전극(711, 721)의 평면적의 크기보다 작거나 같게 할 수 있다. 바람직하게는 작은 것이 수직 칩(710, 720)에서 나오는 빛을 공통 전극층(740)이 흡수하지 않기 때문에 반도체 발광소자의 광량 향상에 좋다. 또한 반도체 발광소자의 광량 향상을 위해서 반도체 발광소자 칩(710, 720)과 도전체(730)를 전기적으로 연결하는 공통 전극층(740)의 전선부(742) 중 발광소자 칩의 상부와 겹치는 전선부의 평면적 크기는 상부 전극(711, 721)의 평면적의 크기보다 작거나 같은 것이 바람직하다. 도 14에 기재된 것을 제외하고 반도체 발광소자(700)는 도 6에 기재된 반도체 발광소자(300)와 실질적으로 동일하다.
도 15는 본 개시에 따른 반도체 발광소자의 또 다른 일 예를 보여주는 도면이다.
반도체 발광소자(800)는 제1 반도체 발광소자 칩(810), 제2 반도체 발광소자 칩(미도시), 도전체(830), 공통 전극층(840), 제1 투광층(850), 비투광층(860) 및 제2 투광층(870)을 포함한다. 제2 투광층(870)이 제1 투광층(850)과 비투광층(860) 사이에 위치한다. 또한 제1 반도체 발광소자 칩(810) 및 제2 반도체 발광소자 칩(미도시)의 측면 중 일부를 감싸며 바람직하게는 활성층(811) 부분을 감싸고 있다. 다만 도 10과 같이 반도체 발광소자(800)의 측면으로 제2 투광층(870)을 통해 빛이 나가는 것을 방지하기 위해서 제2 투광층(840)의 최외각 측면(841)은 비투광층(860)으로 둘러싸여 있다. 도 15에 기재된 것을 제외하고 반도체 발광소자(800)는 도 14에 기재된 반도체 발광소자(700)와 실질적으로 동일하다.
도 16은 도 14에 개시된 반도체 발광소자의 제조방법의 일 예를 보여주는 도면이다.
먼저 기판(900)을 준비한다(S10). 기판(900)은 일반 접착력있는 테이프이면 가능하다. 예를 들어 블루 테이프일 수 있다. 이후 기판(900) 위에 복수의 반도체 발광소자 칩(910, 920) 및 도전체(930)를 배열한다(S20). 복수의 반도체 발광소자 칩(910, 920)이 수직 칩인 경우 상부 전극(911, 921)이 기판(900)에 접하도록 배열한다. 바람직하게는 상부 전극(911, 921)이 기판(900) 내부로 삽입되어 복수의 반도체 발광소자 칩(910, 920)의 하면(912, 922)이 기판(900)에 접하도록 하는 것이 좋다. 이후 액정디스플레이(LCD) 등의 블랙매트릭스(Black Matrix)에 사용되는 재질과 같은 비투광성 물질을 사용하여 비투광층(940)을 형성한다(S30). 복수의 반도체 발광소자 칩(910, 920)의 하부 전극(913, 923)이 노출되도록 비투광층(940)을 형성한다. 이후 기판(900)을 제거하여 상부 전극(911, 921)이 노출되도록 한다(S40). 이후 복수의 반도체 발광소자 칩(910, 920) 및 도전체(930)를 전기적으로 연결하는 공통 전극층(950)을 형성한다(S50). 이해를 쉽게하기 위해서 S50 단계는 평면도로 표시하였다. 이후 복수의 반도체 발광소자 칩(910, 920), 도전체(930) 및 공통 전극층(950)을 제1 투광층(960)으로 덮는다(S60). 이해를 위해 AA'를 따라 자른 단면도로 표시하였다. 복수의 반도체 발광소자 칩(910, 920) 및 도전체(930)의 배열은 도 13과 같이 다양하게 배열할 수 있다. 제1 투광층(960)이 공통 전극층(950)을 덮기 때문에 공통 전극층(950)은 제1 투광층(960) 내부에 위치한다. 제1 투광층(960)은 투광성 수지 재질로 이루어진다. 이후 절단선(970)에 따라 절단하여 각각의 반도체 발광소자를 얻을 수 있다(S70). 도시하지는 않았지만 S20 단계에서 복수의 반도체 발광소자 칩(910, 920)의 하부 전극(913, 923)이 기판(900)과 접하도록 복수의 반도체 발광소자 칩(910, 920)을 배열할 수 있다. 이 경우 S40 단계 없이 S50 단계를 진행할 수 있다. 도 16에 기재된 방법으로 제조된 반도체 발광소자는 도 11에 기재된 방법으로 제조된 반도체 발광소자보다 두께가 얇게 제조할 수 있다. 즉 도 11에 기재된 방법의 경우 제1 투광층에 공통 전극층을 형성하기 위해서 제1 투광층이 유리와 같이 일정한 두께를 갖고 있으며 잘 휘지 않는 재질을 사용해야되기 때문에 제1 투광층의 두께가 도 16에 기재된 방법으로 제조된 반도체 발광소자보다 두꺼워진다. 또한 도 11에 기재된 방법의 경우 제1 투광층에 공통 전극층을 형성한 후에 복수의 반도체 발광소자 및 도전체와 전기적 연결하기 때문에 원활한 전기적 연결을 위해 도 7(a) 및 도 7(b)와 같이 공통 전극층의 평면적을 크게 하는 것이 바람직하다. 그러나 도 16에 기재된 방법을 사용하는 경우 복수의 반도체 발광소자 칩 및 도전체 위에 직접 공통 전극층을 형성하기 때문에 도 7(c)와 같이 평면적이 작은 패턴과 같은 형태로 공통 전극층을 형성해도 공통 전극층과 복수의 반도체 발광소자 칩을 전기적으로 연결하는 것이 용이하다. 따라서 도 11에 기재된 제조방법보다 도 16에 기재된 제조방법이 공통 전극층을 형성하는 재료의 소모가 작은 장점을 가질 수 있다. 또한 14에서 설명한 것처럼 공통 전극층이 반도체 발광소자 칩에서 나오는 빛을 흡수하는 양이 작기 때문에 반도체 발광소자의 발광효율도 향상시킬 수 있다.
도 17은 도 15에 개시된 반도체 발광소자의 제조방법의 다른 일 예를 보여주는 도면이다.
S10 및 S20 단계는 도 16에 기재된 방법과 동일하다. 이후 투광성 수지를 사용하여 제2 투광층(980)을 형성한다(S30-1). 바람직하게는 복수의 반도체 발광소자 칩(910, 920)의 활성층(914, 924)까지 덮도록 제2 투광층(980)을 형성한다. 이후 제2 투광층(980)의 최외각에 홈(981)을 형성한다(S30-2). 이후 홈(981)을 채우고 복수의 반도체 발광소자 칩(910, 920) 및 도전체(930)를 감싸는 비투광층(940)을 형성한다(S30-3). 이후 단계는 도 16에 기재된 방법과 동일하다.
본 개시의 다양한 실시 형태에 대하여 설명한다.
(1) 외부와 전기적으로 연결되는 반도체 발광소자에 있어서, 제1 반도체 발광소자 칩; 제2 반도체 발광소자 칩; 도전체; 제1 반도체 발광소자 칩, 제2 반도체 발광소자 칩 및 도전체의 측면의 적어도 일부분을 감싸는 비투광층; 제1 반도체 발광소자 칩, 제2 반도체 발광소자 칩 및 도전체 위에 형성된 공통 전극층; 그리고 제1 반도체 발광소자 칩, 제2 반도체 발광소자 칩, 도전체 및 공통 전극층을 덮는 제1 투광층;으로서, 공통 전극층이 제1 투광층 내부에 형성된 제1 투광층;을 포함하며, 도전체는 외부와 공통 전극층을 전기적으로 연결하는 반도체 발광소자.
(2) 제1 반도체 발광소자 칩 및 제2 반도체 발광소자 칩은 서로 다른 색을 발광하는 반도체 발광소자.
(3) 공통 전극층과 비투광층 사이에 위치하는 제2 투광층;을 포함하는 반도체 발광소자.
(4) 제1 반도체 발광소자 칩 및 제2 반도체 발광소자 칩과 다른 색을 발광하는 제3 반도체 발광소자 칩;을 포함하는 반도체 발광소자.
(5) 제1 반도체 발광소자 칩 및 제2 반도체 발광소자 칩은 상부 전극과 하부 전극을 포함하는 수직 칩인 반도체 발광소자.
(6) 공통 전극층은 전극부와 전선부를 포함하며, 수직 칩의 상부 전극과 직접 전기적으로 연결되는 공통 전극층의 전극부의 평면적 크기가 수직 칩의 상부 전극의 평면적 크기보다 작거나 같은 반도체 발광소자.
삭제
(7) 반도체 발광소자 제조방법에 있어서, 기판을 준비하는 단계; 기판 위에 복수의 반도체 발광소자 칩 및 도전체를 배열하는 단계; 복수의 반도체 발광소자 칩 및 도전체의 측면 중 적어도 일부분을 감싸는 비투광층을 형성하는 단계; 복수의 반도체 발광소자 칩 및 도전체를 전기적으로 연결하는 공통 전극층을 형성하는 단계; 그리고 복수의 반도체 발광소자 칩, 도전체 및 공통 전극층을 덮는 제1 투광층을 형성하는 단계;로서 공통 전극층이 제1 투광층 내부에 형성되는 제1 투광층을 형성하는 단계;를 포함하는 반도체 발광소자 제조방법.
(8) 복수의 반도체 발광소자 칩 및 도전체를 전기적으로 연결하는 공통 전극층을 형성하는 단계는 공통 전극층을 패턴 형태로 형성하는 반도체 발광소자 제조방법.
(9) 기판 위에 복수의 반도체 발광소자 칩 및 도전체를 배열하는 단계는 복수의 반도체 발광소자 칩은 수직 칩이며, 수직 칩의 상면이 기판과 접하도록 기판 위에 복수의 반도체 발광소자 칩 및 도전체를 배열하는 반도체 발광소자 제조방법.
(10) 복수의 반도체 발광소자 칩 및 도전체의 측면 중 적어도 일부분을 감싸는 비투광층을 형성하는 단계와 복수의 반도체 발광소자 칩 및 도전체를 전기적으로 연결하는 공통 전극층을 형성하는 단계 사이에 기판을 제거하는 단계;를 추가하며, 복수의 반도체 발광소자 칩 및 도전체를 전기적으로 연결하는 공통 전극층을 형성하는 단계는 기판을 제거하여 노출된 수직 칩의 상부 전극과 도전체를 전기적으로 연결하는 공통 전극층을 형성하는 반도체 발광소자 제조방법.
(11) 복수의 반도체 발광소자 칩 및 도전체의 측면 중 적어도 일부분을 감싸는 비투광층을 형성하는 단계는 복수의 반도체 발광소자 칩 및 도전체의 측면 중 적어도 일부분을 감싸며 형성되는 제2 투광층을 형성하는 단계; 제2 투광층의 최외각을 관통하는 홈을 형성하는 단계; 그리고 홈을 비투광성 물질로 채우며 복수의 반도체 발광소자 칩 및 도전체의 측면 중 적어도 일부분을 감싸는 비투광층을 형성하는 단계인 반도체 발광소자 제조방법.
본 개시에 따르면 LED 디스플레이에서 픽셀을 구성하는 초소형 반도체 발광소자를 얻을 수 있다.
본 개시에 따른 반도체 발광소자를 사용하는 경우 LED 디스플레이를 용이하게 제조할 수 있다.
반도체 발광소자 : 100, 200, 300, 400, 600, 610, 620, 700
반도체 발광소자 칩 : 150, 194, 195, 196, 210, 220, 310, 320, 410, 420, 430, 520, 521, 601, 602, 611, 612, 613, 621, 622, 623, 710, 720, 810, 820, 910, 920
도전체 : 250, 330, 440, 522, 603, 614, 624, 730, 730, 930
공통 전극층 : 240, 350, 510, 740, 840, 950
비투광층 : 192, 260, 340, 540
반도체 발광소자 칩 : 150, 194, 195, 196, 210, 220, 310, 320, 410, 420, 430, 520, 521, 601, 602, 611, 612, 613, 621, 622, 623, 710, 720, 810, 820, 910, 920
도전체 : 250, 330, 440, 522, 603, 614, 624, 730, 730, 930
공통 전극층 : 240, 350, 510, 740, 840, 950
비투광층 : 192, 260, 340, 540
Claims (12)
- 외부와 전기적으로 연결되는 반도체 발광소자에 있어서,
제1 반도체 발광소자 칩;
제2 반도체 발광소자 칩;
도전체;
제1 반도체 발광소자 칩, 제2 반도체 발광소자 칩 및 도전체의 측면의 적어도 일부분을 감싸는 비투광층;
제1 반도체 발광소자 칩, 제2 반도체 발광소자 칩 및 도전체 위에 형성된 공통 전극층;
제1 반도체 발광소자 칩, 제2 반도체 발광소자 칩, 도전체 및 공통 전극층을 덮는 제1 투광층;으로서, 공통 전극층이 제1 투광층 내부에 형성된 제1 투광층; 그리고
공통 전극층과 비투광층 사이에 위치하는 제2 투광층;으로서, 제1 반도체 발광소자 칩, 제2 반도체 발광소자 칩 및 도전체의 측면 중 비투광층에 의해 감싸지지 않은 부분을 감싸는 제2 투광층;을 포함하며,
제2 투광층의 내측면은 제1 반도체 발광소자 칩, 제2 반도체 발광소자 칩 및 도전체의 측면과 접하고 제2 투광층의 외측면은 비투광층과 접하며,
도전체는 외부와 공통 전극층을 전기적으로 연결하는 반도체 발광소자. - 청구항 1에 있어서,
제1 반도체 발광소자 칩 및 제2 반도체 발광소자 칩은 서로 다른 색을 발광하는 반도체 발광소자. - 삭제
- 청구항 1에 있어서,
제1 반도체 발광소자 칩 및 제2 반도체 발광소자 칩과 다른 색을 발광하는 제3 반도체 발광소자 칩;을 포함하는 반도체 발광소자. - 청구항 1에 있어서,
제1 반도체 발광소자 칩 및 제2 반도체 발광소자 칩은 상부 전극과 하부 전극을 포함하는 수직 칩인 반도체 발광소자. - 청구항 5에 있어서,
공통 전극층은 전극부와 전선부를 포함하며,
수직 칩의 상부 전극과 직접 전기적으로 연결되는 공통 전극층의 전극부의 평면적 크기가 수직 칩의 상부 전극의 평면적 크기보다 작거나 같은 반도체 발광소자. - 삭제
- 반도체 발광소자 제조방법에 있어서,
기판을 준비하는 단계;
기판 위에 복수의 반도체 발광소자 칩 및 도전체를 배열하는 단계;
복수의 반도체 발광소자 칩 및 도전체의 측면 중 적어도 일부분을 감싸는 비투광층을 형성하는 단계;
복수의 반도체 발광소자 칩 및 도전체를 전기적으로 연결하는 공통 전극층을 형성하는 단계; 그리고
복수의 반도체 발광소자 칩, 도전체 및 공통 전극층을 덮는 제1 투광층을 형성하는 단계;로서 공통 전극층이 제1 투광층 내부에 형성되는 제1 투광층을 형성하는 단계;를 포함하며,
기판 위에 복수의 반도체 발광소자 칩 및 도전체를 배열하는 단계는
복수의 반도체 발광소자 칩은 수직 칩이며, 수직 칩의 상면이 기판과 접하도록 기판 위에 복수의 반도체 발광소자 칩 및 도전체를 배열하며,
복수의 반도체 발광소자 칩 및 도전체의 측면 중 적어도 일부분을 감싸는 비투광층을 형성하는 단계와 복수의 반도체 발광소자 칩 및 도전체를 전기적으로 연결하는 공통 전극층을 형성하는 단계 사이에
기판을 제거하는 단계;를 추가하며,
복수의 반도체 발광소자 칩 및 도전체를 전기적으로 연결하는 공통 전극층을 형성하는 단계는
기판을 제거하여 노출된 수직 칩의 상부 전극과 도전체를 전기적으로 연결하는 공통 전극층을 형성하는 반도체 발광소자 제조방법. - 청구항 8에 있어서,
복수의 반도체 발광소자 칩 및 도전체를 전기적으로 연결하는 공통 전극층을 형성하는 단계는
공통 전극층을 패턴 형태로 형성하는 반도체 발광소자 제조방법. - 삭제
- 삭제
- 삭제
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020180010469A KR102066518B1 (ko) | 2018-01-29 | 2018-01-29 | 반도체 발광소자 및 이의 제조방법 |
| PCT/KR2019/001089 WO2019147063A1 (ko) | 2018-01-29 | 2019-01-25 | 반도체 발광소자 및 이의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020180010469A KR102066518B1 (ko) | 2018-01-29 | 2018-01-29 | 반도체 발광소자 및 이의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20190091657A KR20190091657A (ko) | 2019-08-07 |
| KR102066518B1 true KR102066518B1 (ko) | 2020-01-15 |
Family
ID=67621127
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020180010469A KR102066518B1 (ko) | 2018-01-29 | 2018-01-29 | 반도체 발광소자 및 이의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR102066518B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102373098B1 (ko) * | 2020-04-14 | 2022-03-14 | 웨이브로드 주식회사 | 반도체 발광소자 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009099716A (ja) | 2007-10-16 | 2009-05-07 | Kyocera Corp | 発光装置 |
| KR101484915B1 (ko) | 2013-11-27 | 2015-01-23 | 케이알에코스타 주식회사 | Ｒｇｂ ｌｅｄ 패키지 및 이를 이용한 투명 전광 장치 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102555242B1 (ko) * | 2015-09-30 | 2023-07-17 | 삼성전자주식회사 | 발광소자 패키지 |
| KR20170139991A (ko) * | 2016-06-10 | 2017-12-20 | 엘지이노텍 주식회사 | 발광소자 패키지 및 이를 포함하는 표시장치 |
| KR20180000177A (ko) * | 2016-06-22 | 2018-01-02 | 엘지이노텍 주식회사 | 발광소자 패키지 및 이를 포함하는 표시장치 |
-
2018
- 2018-01-29 KR KR1020180010469A patent/KR102066518B1/ko active IP Right Grant
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009099716A (ja) | 2007-10-16 | 2009-05-07 | Kyocera Corp | 発光装置 |
| KR101484915B1 (ko) | 2013-11-27 | 2015-01-23 | 케이알에코스타 주식회사 | Ｒｇｂ ｌｅｄ 패키지 및 이를 이용한 투명 전광 장치 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20190091657A (ko) | 2019-08-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6118575B2 (ja) | 発光装置 | |
| CN109920899B (zh) | 发光二极管芯片以及发光装置 | |
| JP2021019015A (ja) | マイクロ発光素子及び画像表示素子 | |
| KR20190071274A (ko) | 발광소자 패키지 및 이를 이용한 디스플레이 장치 | |
| US9583737B2 (en) | Organic electro-luminescence display device | |
| CN107403818B (zh) | 显示设备 | |
| KR20190074067A (ko) | 발광소자 패키지 | |
| KR20130013970A (ko) | 발광소자 패키지 | |
| JP2013115116A (ja) | Ｌｅｄモジュール | |
| KR20180000177A (ko) | 발광소자 패키지 및 이를 포함하는 표시장치 | |
| CN114512504A (zh) | 防光串扰Micro-LED芯片结构、制备方法以及Micro-LED显示装置 | |
| KR102315915B1 (ko) | 반도체 발광소자 및 이의 제조방법 | |
| JP5286122B2 (ja) | 半導体発光装置および半導体発光装置の製造方法 | |
| KR102066518B1 (ko) | 반도체 발광소자 및 이의 제조방법 | |
| KR102100752B1 (ko) | 반도체 발광소자 및 이의 제조방법 | |
| JP2008263083A (ja) | 面光源及び液晶表示装置 | |
| KR102017732B1 (ko) | 반도체 발광소자 및 이의 제조방법 | |
| KR102325808B1 (ko) | 반도체 발광소자 및 이의 제조방법 | |
| KR101733043B1 (ko) | 반도체 발광소자 및 이의 제조방법 | |
| KR102017733B1 (ko) | 반도체 발광소자 및 이의 제조방법 | |
| KR101427878B1 (ko) | 발광 다이오드 및 이를 이용한 패키지 | |
| KR101928324B1 (ko) | 반도체 발광소자 및 이의 제조방법 | |
| KR102161006B1 (ko) | 반도체 발광소자 및 이를 제조하는 방법 | |
| CN218918884U (zh) | 一种发光器件以及显示装置 | |
| KR102215937B1 (ko) | 반도체 발광소자 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| X091 | Application refused [patent] | ||
| AMND | Amendment | ||
| X701 | Decision to grant (after re-examination) | ||
| GRNT | Written decision to grant |