[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR102540569B1 - 프리코팅된 COF(Chip on film) 제조방법 및 이 제조 방법에 의하여 제조된 COF - Google Patents

프리코팅된 COF(Chip on film) 제조방법 및 이 제조 방법에 의하여 제조된 COF Download PDF

Info

Publication number
KR102540569B1
KR102540569B1 KR1020210047757A KR20210047757A KR102540569B1 KR 102540569 B1 KR102540569 B1 KR 102540569B1 KR 1020210047757 A KR1020210047757 A KR 1020210047757A KR 20210047757 A KR20210047757 A KR 20210047757A KR 102540569 B1 KR102540569 B1 KR 102540569B1
Authority
KR
South Korea
Prior art keywords
cof
stamp
dipping
stage epoxy
film
Prior art date
Application number
KR1020210047757A
Other languages
English (en)
Other versions
KR20220131795A (ko
Inventor
황규성
강지훈
Original Assignee
주식회사 엠시스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 엠시스 filed Critical 주식회사 엠시스
Publication of KR20220131795A publication Critical patent/KR20220131795A/ko
Application granted granted Critical
Publication of KR102540569B1 publication Critical patent/KR102540569B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/30Structure, shape, material or disposition of the layer connectors prior to the connecting process of a plurality of layer connectors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/24Reinforcing the conductive pattern
    • H05K3/245Reinforcing conductive patterns made by printing techniques or by other techniques for applying conductive pastes, inks or powders; Reinforcing other conductive patterns by such techniques
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • H05K3/323Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives by applying an anisotropic conductive adhesive layer over an array of pads
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/325Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by abutting or pinching, i.e. without alloying process; mechanical auxiliary parts therefor
    • H05K3/326Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by abutting or pinching, i.e. without alloying process; mechanical auxiliary parts therefor the printed circuit having integral resilient or deformable parts, e.g. tabs or parts of flexible circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/03Manufacturing methods
    • H01L2224/034Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/0343Manufacturing methods by blanket deposition of the material of the bonding area in solid form
    • H01L2224/03436Lamination of a preform, e.g. foil, sheet or layer
    • H01L2224/0344Lamination of a preform, e.g. foil, sheet or layer by transfer printing
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09372Pads and lands
    • H05K2201/09445Pads for connections not located at the edge of the PCB, e.g. for flexible circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Metallurgy (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Carbon And Carbon Compounds (AREA)
  • Inorganic Compounds Of Heavy Metals (AREA)
  • Catalysts (AREA)
  • Application Of Or Painting With Fluid Materials (AREA)

Abstract

본 발명은 COF의 전기적 금속배선 즉 리드표면 위에만 도전볼을 함유한 B-stage Epoxy 를 1차로 도포하고 리드표면 및 리드와 리드 사이에는 도전볼을 함유하지 않은 밀착용 B-stage 에폭시를 2차로 도포한 후 B-stage 경화상태( B-stage cured Epoxy) 로 만들어 주는 신속하고 경제적이며 효율적인 제조 공정을 제공한다.

Description

프리코팅된 COF(Chip on film) 제조방법 및 이 제조 방법에 의하여 제조된 COF{Pre-coated COF manufacturing method and COF produced by the same method}
본 발명은 프리코팅된 COF(Chip on film) 제조방법 및 이 제조 방법에 의하여 제조된 COF에 관한 것이다.
많은 전자장치가 인쇄회로기판등의 내부 부품을 전기적으로 연결하는 TCP(Tape carrier package) 또는 COF(Chip on film) 패키지를 포함한다. COF는 TCP에 비하여 열팽창 계수가 작고 유연성이 우수하며 더 얇은 필름을 사용하고 미세한 피치를 구현할 수 있어 그 사용이 증가하고 있다. COF 팩키지는 베이스 필름, 베이스 필름상에 배치된 배선들 및 집적 회로 칩을 포함하고 있다.
COF 반도체 장치에서는 박막 절연 테이프도 사용되어 왔다. 박막 절연 테이프 위에 배치된 배선 패턴이 반도체 소자의 대응하는 단자와 전기적으로 접속된다. 패턴화된 배선의 외부 커넥터는 액정 패널이나 프린트 기판등에 접속된다.
COF의 제조공정으로는 멀티-핀, 협 피치 및 엣지 터치를 갖는 유효한 종래 기술로서, MBB(Micro bump bonding), NCP(Non conductive paste), ACP(Anisotropic conductive paste)등의 밀봉 접속 방법이 있다. 그러나 이러한 방법들은 반도체 조립품 내부에서 기포가 발생하거나 전류 누설 또는 알루미늄 전극 부식의 문제가 있다.
선행특허로 특허 제10-1096002호는 열가소성 수지와 에폭시계 열경화성수지 및 도전입자와 이형필름을 구비한 이방성 도전 필름(ACF)을 개시하고 있다. 그러나 이 특허는 COF를 패널에 적용하기 이전에 ACF를 미리 패널 위에 밀착 및 접착시켜야 하는 번거로움이 있다.
특허 제10-1585756호는 COF형 반도체 패키지의 제조 방법으로, 반도체 소자를 전도성 패드를 통하여 전극패턴 위에 장착하고 방열을 위한 보호층을 형성하는 내용을 개시하고 있다. 그러나, 이 특허의 제조 방법으로 형성된 반도체 패키지는 방열성은 우수하지만, 조립품 내부에서 기포가 발생하거나 전류 누설 또는 알루미늄 전극 부식의 문제를 원천적으로 해소할 수는 없다.
본 발명은 이러한 선행 공정의 문제점을 일거에 해소하기 위하여 개발된 것이다.
본 발명은 COF 쪽 전기적 금속 배선 위에만 도전볼 함유 이방도전성 에폭시를 미리 도포하여 COF 필름을 제공함으로써 COF를 패널에 전기적으로 접합되게 하기 전에 미리 ACF를 패널위에 밀착, 접합시켜 주어야 하는 공정을 생략할 수 있는 신속하고 효율적인 프리코팅된 COF 제조방법 및 이 제조 방법에 의하여 제조된 COF를 제공하는 것을 특징으로 한다.
상술한 목적을 달성하기 위하여 본 발명은 COF인 프리 코팅된 COF를 만드는 과정에서 COF의 전기적 금속배선 즉 리드표면 위에만 도전볼을 함유한 B-stage Epoxy 를 1차로 도포하고 리드표면 및 리드와 리드 사이에는 도전볼을 함유하지 않은 밀착용 B-stage 에폭시를 2차로 도포한후 B-stage 경화상태( B-stage cured Epoxy) 로 만들어 준 것을 특징으로 한다.
또한, 본 발명은 도전볼 함유 B-stage 에폭시를 전사(코팅)하는 도구로서 소정의 형상을 갖는 스템퍼를 일정한 두께로 평탄하게 미리 도포시킨 B-stage Epoxy위에 일정 힘으로 눌러 B-stage Epoxy가 일정량 스템퍼에 묻게 하고 이를 COF의 금속 배선위에 정렬시킨 후 밀착, 전사 코팅하는 것과 도전볼이 함유되지 않은 B-stage Epoxy를 코팅하기 위해 미세량 토출이 가능한 디스펜서(Dispenser), 시린지(Dispensing Syrenge), 토출용 미세 바늘(Dispensing Needle)로 구성되어 COF의 금속배선 즉 리드표면 및 리드와 리드 사이를 일정한 두께로 코팅하는 방법 및 이를 적용한 프리 코팅된 COF를 특징으로 한다.
또한, 본 발명은 스탬프의 하단 형상은 원형이나 타원형인 단면을 갖는 와이어가 접합된 혹은 그러한 형태로 가공한 형상으로 그 직경, 길이는 코팅하고자 하는 에폭시의 양과 두께에 따라 결정하나 최근의 COF의 리드배선 폭/간격이 작게는 10~20um 이고 통상의 ACF의 두께가 20um 내외인 것과 각 리드에 도포하고자 하는 에폭시의 두께가 5~20um이고 리드배선상의 도포폭이 800um 이내인 것을 감안하여 원형의 와이어인 경우 그 직경은 0.3~0.5mm 인 것을 특징으로 한다.
본 발명에 의하면 신속하고 경제적인 공법을 통하여 구조와 기능이 우수한 스탬프를 이용하여 프리코팅된 COF(Chip on film) 제조방법 및 이 제조 방법에 의하여 제조된 COF를 제공한다는 효과를 발휘한다.
도 1은 본 발명의 프리 코팅된 COF의 제조 공정의 순서도;
도 2는 도 1은 본 발명의 COF의 제조 공정을 이해하기 쉽도록 도시한 도면;
도 3은 본 발명의 스탬프의 공정에 따른 이용 방법을 설명하기 위한 도면;
도 4는 본 발명의 에폭시 전사용 스탬프의 제1실시예를 보인 도면;
도 5는 본 발명의 에폭시 전사용 스탬프의 제2실시예를 보인 도면; 그리고
도 6은 본 발명의 에폭시 전사용 스탬프의 제3실시예를 보인 도면이다.
이하, 본 발명의 바람직한 실시예를 첨부 도면을 참조로 설명한다.
본 발명의 프리 코팅된 COF의 제조 공정에 대하여 설명한다.
도 1은 본 발명의 COF의 제조 공정을 도시한 순서도이고, 도 2는 이 제조 공정을 이해하기 쉽도록 도시한 도면이다.
먼저, COF필름(1)을 베이스상에 평평하게 밀착시켜 배열한다(S10). COF필름(1) 상에는 예를 들면 구리 성분을 포함하는 배선 또는 칩과 같은 전기 소자(2)가 적절한 위치에 복수 개 형성되어 있다(도 2(a) 참조). COF필름(1)은 예를 들어 폴리이미드가 주성분일 수 있다. 베이스는 진공 흡착판이 있는 코팅 스테이지로 메탈 블록이 바람직하나, COF필름(1)을 안정적으로 지지할 수 있는 한 어느 도구도 사용 가능하며, 이에 한정되는 것은 아니다.
다음, 도전볼(3)을 함유한 B-stage 에폭시(4)가 묻은 스탬프(10)를 준비한다(S12). 에폭시 주제와 경화제를 혼합하면, 프리래디컬 중합체와 유사하게, A-stage(주제 및 경화제가 혼합되어 반응을 시작하기 전 상태)에서, B-stage(주제와 경화제가 만나 반응을 시작하여 고분자로 형성되는 상태이며 경화 전까지의 상태)를 거쳐 C-stage(완전히 반응이 종결되어 경화된 상태)에 이른다. 본 발명에서의 “B-stage 에폭시”는 반경화 상태를 포함하며 유동성을 가지는 에폭시 수지 조성물로 최대한 광의로 해석되어야 한다.
다음, 상기 스탬프(10)를 COF필름(1)의 전기소자(2) 위에만 전사되도록 코팅한다(S14). 도 2(b)는 스탬프(10)의 하면에 골고루 B-stage 에폭시(4)가 묻어 상대적으로 볼록한 전기소자(2)만 접촉한 상태를 도시하고 있다. 그러면, 도 2(c)에 도시한 것과 같이, 전기소자(2)위에는, 도전볼(3)을 함유한 B-stage 에폭시(4)로 이루어지는 1차 코팅부(C1)가 형성된다.
다음, 1차 코팅부(C1)가 형성된 전기소자(2)가 배열된 COF필름(1) 상에, 1차 코팅부(C1)와 복수의 전기소자(2)의 주위를 충분히 둘러싸서 밀봉하도록 B-stage 에폭시(4)를 공급하여 2차 코팅부(C2)를 형성한다(S16). 도 2d에 도시한 것처럼, 2차 코팅부(C2)에는 도전볼(3)이 함유되지 않는다. B-stage 에폭시(4)의 공급 도구는 디스펜싱 실린지(dispensing syringe), 디스펜서(Dispenser) 또는 토출용 미세 바늘(Dispensing Needle)일 수 있으나, 이에 한정되지 않는다.
본 발명에서는 도전볼(3)을 함유한 B-stage 에폭시(4)를 전사 또는 도포하는 스탬프(10)의 기능이 중요하다. 스탬프(10)는 젤 상태의 도전볼(3) 함유 B-stage 에폭시(4)를 일정량 묻히기 위한 가공 부품이다.
도 3(a)는 도전볼(3)을 함유한 젤 상태의 B-Stage 에폭시(4)가 스탬프(10)의 하면에 평판 형상으로 일정한 두께로 형성된 것을 도시하고 있다.
상술한 스탬프(10)를 COF필름(1)의 전기소자(2) 위에만 전사하는 단계(S14)를 마치면, 도 3(b)에 도시한 것처럼, 전사되지 않은 에폭시가 남아 있는 형상이 된다. 그리고, 스탬프(10)에 남은 에폭시를 제거하고 세정하면 최종적으로 도 3(c)와 같은 스탬프로 회귀한다.
본 발명의 스탬프(10)는 다양한 구조와 형상으로 제작될 수 있으며, 이하 몇 가지 바람직한 실시예를 예시하기로 한다.
도 4(a) 및 도 4(b)는 본 발명의 제 1실시예에 따른 스탬프(10)의 정면도 및 측면도이다. 스탬프(10)는 전체적으로 정면의 폭이 좁고 측면이 긴 육면체의 블록 형상이다. 본체(10a)는 스탬프(10)의 대부분을 차지하며 길이가 긴 직육면체 형상이다. 본체(10a)의 하면 중앙부에서는 하부로 사각 형상으로 볼록한 딥핑부(10b)가 길게 형성된다. 딥핑부(10b)의 하면 중앙부에는 원형 컬럼 형상의 와이어(20)가 예를 들면 용접으로 결합된다. 딥핑부(10b)와 와이어(20)는 도전볼(3)을 함유한 에폭시 수지를 충분히 흡착할 수 있는 형상으로 제작된다. 와이어(20)는 별도로 제작하지 않고 딥핑부(10b)를 가공하여 형성해도 좋다.
스탬프(10)의 크기는 코팅하고자 하는 에폭시의 양과 두께에 따라 결정된다. 최근 COF필름의 전기소자(2)인 리드배선의 폭/간격이 10 ~ 20um이고, 통상의 ACF의 두께가 20um인 점, 각 리드에 도포하는 에폭시의 두께가 5 ~ 20um이고 리드 배선상의 도포폭이 800um이내인 점을 고려하면, 원형의 와이어인 경우 그 직경(D)은 0.3mm ~ 0.5mm인 것이 바람직하다. 또, 이 전제에서 본체(10a)의 높이(h)는 10mm, 폭(d)은 2mm, 그리고 길이(l)는 40 ~ 41mm인 것이 바람직하다. 딥핑부(10b)의 높이(d1)와 폭(d2)은 약 1mm인 것이 바람직하다.
스탬프(10)의 재질은, 철, 알루미늄, 구리, SUS등의 금속 재질이 바람직하다.
도 5(a) 및 도 5(b)는 본 발명의 제 2실시예에 따른 스탬프(10)의 정면도 및 측면도이다. 전술한 실시예와 달리 볼록한 와이어를 형성하지 않고 딥핑부(10b)의 하면에 반원 형상의 오목홈(10c)을 형성하였다. 딥핑부(10b)의 측면(10d)과 오목홈(10c)의 양단 사이는 소정의 곡률반경, 예를 들어 0.05mm의 곡률 반경을 가지는 곡면(10e)으로 연결된다.
제1실시예와 같은 작업 요소를 전제로 하는 경우, 오목홈(10c)의 전체 높이(D’)는 0.2mm ~ 0.5mm인 것이 바람직하다. 또, 본체(10a)의 높이(h)는 10mm, 폭(d)은 2mm, 그리고 길이(l)는 40 ~ 41mm인 것이 바람직하다. 딥핑부(10b)의 높이(d1)는 1.0 ~ 2.0mm, 폭(d2)은 약 0.8mm인 것이 바람직하다.
도 6(a) 및 도 6(b)는 본 발명의 제 3실시예에 따른 스탬프(10)의 정면도 및 측면도이다. 전술한 실시예와 달리 볼록한 와이어를 형성하지 않고 딥핑부(10b)의 하면에 제 2실시예보다 작은 크기의 반원 형상의 오목홈(10c)을 나란히 복수 개 예를 들면 3개 형성하였다. 딥핑부(10b)의 측면(10d)과 오목홈(10c)의 양단 사이는 소정의 곡률반경을 가지는 곡면(10e‘)으로 연결된다.
제1실시예와 같은 작업 요소를 전제로 하는 경우, 오목홈(10c)의 전체 높이(D’)는 0.02mm ~ 0.05mm인 것이 바람직하다. 또, 본체(10a)의 높이(h)는 10mm, 폭(d)은 2mm, 그리고 길이(l)는 40 ~ 41mm인 것이 바람직하다. 딥핑부(10b)의 높이(d1)는 1.0 ~ 2.0mm, 폭(d2)은 약 0.8mm인 것이 바람직하다.
이상은 스탬프(10)의 하단을 원형을 기준으로 설명하였으나, 타원형등 적절한 곡면으로 형성할 수 있다. 또, 스탬프(10)의 전체 형상 역시 육면체의 블록으로 한정되지 않는다.
이상 본 발명의 바람직한 실시예를 설명하였으나, 본 발명에 대해서는 다양한 변경과 수정이 가능하며 본 발명의 권리범위는 이하 기술하는 청구범위와 동일 또는 균등한 영역에까지 미침은 자명하다.

Claims (8)

  1. 프리코팅된 COF(Chip on film)의 제조방법으로서, 상기 제조방법은:
    COF필름을 베이스상에 밀착시켜 배열하는 단계;
    도전볼을 함유한 B-stage 에폭시가 묻은 스탬프를 준비하는 단계;
    스탬프를 COF필름의 전기소자에만 전사되도록 1차 코팅하는 단계; 및
    전기소자가 배열된 COF필름 상에, 1차 코팅부와 복수의 전기소자의 주위를 충분히 둘러싸서 밀봉하도록 도전볼이 없는 B-stage 에폭시를 공급하여 2차 코팅하는 단계로 이루어지는 방법.
  2. 제 1항에 있어서,
    상기 스탬프를 준비하는 단계는, B-stage 에폭시를 일정한 힘으로 눌러 B-stage 에폭시가 일정량 스템퍼에 묻게 하는 단계를 포함하고,
    상기 1차 코팅하는 단계는, COF 필름위의 전기소자 위에 스탬프를 정렬시킨 후 밀착 및 전사하는 단계를 포함하는, 방법.
  3. 제 2항에 있어서,
    상기 2차 코팅하는 단계는, 디스펜서(Dispenser), 시린지(Dispensing Syrenge) 또는 토출용 미세 바늘(Dispensing Needle)을 이용하여 COF필름상의 전기소자 표면 및 전기소자 사이를 일정한 두께로 코팅하는 단계를 포함하는, 방법.
  4. 제 3항에 있어서,
    상기 전기소자는 금속 배선인, 방법.
  5. 프리코팅된 COF를 제조하기 위하여 도전볼을 함유한 B-stage 에폭시를 묻히기 위한 스탬프로서, 상기 스탬프는, 길이가 긴 육면체 형상의 본체와, 본체의 하면 중앙부에서 하부로 볼록하도록 연장된 딥핑부로 이루어지며,
    상기 딥핑부의 하면에는 원형 컬럼 형상의 볼록부를 와이어로 제작하여 딥핑부의 하면에 결합하거나 딥핑부의 하면을 원형 컬럼 형상의 볼록부로 성형한, 스탬프.
  6. 제 5항에 있어서,
    상기 볼록부의 직경은 0.3mm ~ 0.5mm인, 스탬프.
  7. 프리코팅된 COF를 제조하기 위하여 도전볼을 함유한 B-stage 에폭시를 묻히기 위한 스탬프로서, 상기 스탬프는, 길이가 긴 육면체 형상의 본체와, 본체의 하면 중앙부에서 하부로 볼록하도록 연장된 딥핑부로 이루어지며,
    상기 딥핑부의 하면에는 반원 형상의 오목홈을 형성하고, 딥핑부의 측면과 오목홈의 양단 사이는 소정의 곡률반경을 가지는 곡면으로 연결한, 스탬프.
  8. 제 7항에 있어서,
    상기 오목홈은 딥핑부의 하면에 일렬로 복수 개 형성되는, 스탬프.
KR1020210047757A 2021-03-22 2021-04-13 프리코팅된 COF(Chip on film) 제조방법 및 이 제조 방법에 의하여 제조된 COF KR102540569B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20210036372 2021-03-22
KR1020210036372 2021-03-22

Publications (2)

Publication Number Publication Date
KR20220131795A KR20220131795A (ko) 2022-09-29
KR102540569B1 true KR102540569B1 (ko) 2023-06-08

Family

ID=83462061

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210047757A KR102540569B1 (ko) 2021-03-22 2021-04-13 프리코팅된 COF(Chip on film) 제조방법 및 이 제조 방법에 의하여 제조된 COF

Country Status (1)

Country Link
KR (1) KR102540569B1 (ko)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW406207B (en) * 1994-09-30 2000-09-21 Nippon Electric Co A method to manufacture an anisotropic conductive film used in liquid crystal display means and a method to meanufacture a liquid crystal panel
KR102711850B1 (ko) * 2016-11-30 2024-10-02 엘지디스플레이 주식회사 이방성 도전필름 및 이를 포함하는 표시장치
KR20180127045A (ko) * 2017-05-19 2018-11-28 한국과학기술원 전사 부재를 이용한 전자 소자의 적층 구조 및 상기 전자 소자의 제조 방법
KR20190099163A (ko) * 2019-08-06 2019-08-26 엘지전자 주식회사 디스플레이 장치의 제조 방법 및 디스플레이 장치 제조를 위한 전사 기판

Also Published As

Publication number Publication date
KR20220131795A (ko) 2022-09-29

Similar Documents

Publication Publication Date Title
EP1445995B1 (en) Method of mounting an electronic component on a circuit board and system for carrying out the method
US6555906B2 (en) Microelectronic package having a bumpless laminated interconnection layer
KR100865426B1 (ko) 반도체 장치 및 그 제조 방법
KR100523495B1 (ko) 반도체 장치 및 그 제조 방법
KR100563890B1 (ko) 전기적 접속 장치 및 전기적 접속 방법
US20140168920A1 (en) Component-mounting printed board and method of manufacturing the same
WO2010070806A1 (ja) 半導体装置とフリップチップ実装方法およびフリップチップ実装装置
US6713880B2 (en) Semiconductor device and method for producing the same, and method for mounting semiconductor device
KR101036441B1 (ko) 반도체 칩 적층 패키지 및 그 제조 방법
TW548808B (en) Semiconductor device, method of fabricating the same, and printing mask
JP3871634B2 (ja) Cof半導体装置の製造方法
CN107195555A (zh) 一种芯片封装方法
KR20000067837A (ko) 전기적 접속 장치 및 전기적 접속 방법
US7466030B2 (en) Semiconductor device and fabrication process thereof
KR102688696B1 (ko) 전자 부품, 이방성 접속 구조체, 전자 부품의 설계 방법
US6802930B2 (en) Method of making a laminated structure
JP2000277649A (ja) 半導体装置及びその製造方法
KR102540569B1 (ko) 프리코팅된 COF(Chip on film) 제조방법 및 이 제조 방법에 의하여 제조된 COF
CN209880589U (zh) 半导体封装结构
JP3162068B2 (ja) 半導体チップの実装方法
CN112117243A (zh) 半导体封装结构及其制备方法
JP3183272B2 (ja) 半導体装置およびその製造方法
KR100306116B1 (ko) 반도체베어칩의다이렉트어테치본딩방법
KR20110034057A (ko) 전기적 단락을 방지하기 위한 전기적 접합 구조물 및 그 제조방법
US7735717B2 (en) Method of manufacturing semiconductor apparatus and method of forming viscous liquid layer

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant