[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR20110034057A - 전기적 단락을 방지하기 위한 전기적 접합 구조물 및 그 제조방법 - Google Patents

전기적 단락을 방지하기 위한 전기적 접합 구조물 및 그 제조방법 Download PDF

Info

Publication number
KR20110034057A
KR20110034057A KR1020090091411A KR20090091411A KR20110034057A KR 20110034057 A KR20110034057 A KR 20110034057A KR 1020090091411 A KR1020090091411 A KR 1020090091411A KR 20090091411 A KR20090091411 A KR 20090091411A KR 20110034057 A KR20110034057 A KR 20110034057A
Authority
KR
South Korea
Prior art keywords
electrical
chip
bump
insulating layer
electrical connection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1020090091411A
Other languages
English (en)
Other versions
KR101052633B1 (ko
Inventor
이종현
김주형
Original Assignee
서울과학기술대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울과학기술대학교 산학협력단 filed Critical 서울과학기술대학교 산학협력단
Priority to KR1020090091411A priority Critical patent/KR101052633B1/ko
Publication of KR20110034057A publication Critical patent/KR20110034057A/ko
Application granted granted Critical
Publication of KR101052633B1 publication Critical patent/KR101052633B1/ko
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5252—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising anti-fuses, i.e. connections having their state changed from non-conductive to conductive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)

Abstract

접합 범프부의 측면에 형성된 절연층을 구비하여 도전볼의 쏠림 현상에 의해 전기적 단락이 발생되는 것을 방지하는 전기적 접합 구조물 및 그 제조방법이 개시되어 있다. 이를 위하여 기판과, 상기 기판의 상부에 구비되는 전기접속부와, 상기 기판 및 전기접속부의 상부에 구비되는 이방 도전성 접착층과, 상기 이방 도전성 접착층의 상부에 구비되며 범프부가 형성된 칩, 및 상기 칩의 표면 및 상기 이방 도전성 접착층과 칩 사이에 존재하는 범프부 측면에 형성된 제 1 절연층을 포함하는 전기적 접합 구조물 및 그 제조방법을 제공한다. 본 발명에 의하면, 칩의 범프부 측면에 절연층이 형성되어 있어 도전볼이 쏠림 현상에 의해 칩의 범프와 이웃한 범프 또는 칩의 범프와 대각선상의 전기접속부가 도전볼에 의해 물리적으로 연결되어도 단락이 발생되지 않는다. 또한, 칩의 단자에 형성된 범프부의 바닥면에는 절연층이 구비되어 있지 않으므로, 상기 범프부와 기판의 전기접속부가 도전볼로 접촉, 연결될 때 범프부의 접촉 저항을 일정하게 획득할 수 있는 효과가 있다.

Description

전기적 단락을 방지하기 위한 전기적 접합 구조물 및 그 제조방법{ELECTRIC CONNECTING STRUCTURE FOR PREVENTING SHORT CIRCUITING AND METHOD OF MANUFACTURING THE SAME}
본 발명은 전기적 단락을 방지하기 위한 전기적 접합 구조물 및 그 제조방법에 관한 것으로, 보다 상세하게는 기판의 전기접속부와 칩의 범프부를 이방 도전성 접착제를 사용하여 미세한 피치(pitch)에서 접합하여도 접합부 간에 전기적 단락이 발생되는 것을 방지할 수 있는 접합 구조물 및 그 제조방법에 관한 것이다.
반도체 패키징 분야 또는 평판 디스플레이 분야에서 전자 부품을 고정하거나, 기판이나 칩 상호간의 전기적 접속을 위하여 각종 접착 재료가 사용되고 있다. 예를 들어, 평판 패널 유리와 TCP(Tape Carrier Package)간의 전기적 접속, 상기 TCP와 PCB(Printed Circuit)간의 전기적 접속, 또는 다양한 FPC(Flexible Printed Circuit)와 PCB간의 전기적 접속에는 접착제 중에 도전성 입자를 분산시킨 이방 도전성 접착제가 회로 접속 재료로서 사용되고 있다.　 또한, 반도체 실리콘 칩을 기 판에 실장하는 경우에도, 종래의 와이어본드 대신에 반도체 실리콘칩을 페이스다운으로 기판에 직접 실장하는 이른바 플립칩(Flip chip) 및 COB(Chip On Board) 실장이 행해지고 있고, 디스플레이나 RFID 태그의 제조에서도 COG(Chip On Glass)나 COF(Chip On Film) 형태로 IC를 실장하는 공정이 행해지고 있는데 여기서도 이방 도전성 접착제의 사용이 알려져 있다.　
이방 도전성 접착제를 사용하는 공정에서는 생산 효율의 향상을 위해 점차 접속 시간의 단축화가 요구되고 있는데, 일 예로 10초 이하로 접속할 수 있는 회로 접속 재료가 요구되고 있으며, 저온 속경화성이 우수하고, 또한 가용 시간이 긴 전기·전자용의 회로 접속 재료가 지속적으로 개발되고 있다.
특히 최근 들어, 전기·전자 제품이 경박단소화 되는 경향에 부응하기 위하여 각종 소자들 및 회로가 점점 더 고밀도화되고 있으며, 이에 따라 전기적 접속부의 피치(pitch)도 점점 고미세화 됨에 따라 고미세 피치에 효과적으로 대응 가능한 이방성 접착제의 전기적 접속 공정에 대한 관심이 지속적으로 증가되고 있다.
도 1은 종래기술에 따른 전기적 접합 구조물의 일부를 도시한 단면도로서, 전기적 접합 구조물의 패드부와 연결부가 접촉하는 영역을 도시한 단면도이다.
도 1을 참조하면, 기판(100) 상에 전기적 신호를 인가하기 위한 패드부(120)가 위치한다. 상기 패드부(120)는 다수의 도전성 패드(120a)와 다수의 도전성 패드 사이에 위치하는 절연부(120b)를 포함할 수 있다.
또한, 패드부(120)와 대향되도록 연결부(150)가 위치한다. 상기 패드부(120)와 접촉하는 연결부(150)의 일정 영역은 다수의 패드(120a)들과 대응되는 다수의 리드(160)들이 위치한다. 여기서, 연결부(150)는 테이프 캐리어 패키지(TCP) 또는 칩 온 필름(COF) 등이 사용된다. 도시하지는 않았지만, 연결부(150)의 일 측면은 구동 회로부를 포함하는 PCB와 연결될 수 있으며, 이와는 달리, 연결부(150)는 구동 회로부를 포함할 수도 있다.
또한, 패드부(120)와 연결부(150)의 사이에는 도전성 접착층(180)이 위치한다. 도전성 접착층(180)으로 이방 도전성 필름(Anisotropic Conductive Film; ACF)이 사용될 수 있는데, 이방 도전성 필름은 접착용 수지(180a)와 접착용 수지에 분산된 도전볼(conductive ball; 180b)들을 포함한다.
상기와 같은 패드부(120)와 연결부(150)는 헤드 팁(head tip) 등의 장비를 사용하여 패드부(120)와 연결부(150) 사이에 위치하는 도전성 접착층(180)에 고온 및 고압을 가함으로써 접착될 수 있다. 즉, 패드부(120)와 연결부(150) 사이에 위치한 도전성 접착제(180)는 고온에 의하여 접착용 수지(180a)가 경화되고, 고압에 의하여 도전볼(180b)들이 눌리면서, 패드부(120)와 연결부(150)를 접착시킴과 동시에 통전시킨다.
그러나 도면부호 A에 도시한 바와 같이, 상기 접착 과정에서 연결부(150)의 리드(160)들의 사이 영역에 도전볼(180b)들이 뭉치게 되는 경우, 연결부(150)의 리드(160)들 간에 단락(short)이 발생할 우려가 있다. 이는 표시부에 정확한 전기적 신호를 인가할 수 없게 되어 원하는 영상 이미지를 표현할 수 없는 문제가 있다.
다른 일예로서, 대한민국 공개특허공보 제2007-0034676호(2007년3월29일 공 개)에는 절연성을 갖는 접착 수지층, 및 상기 접착 수지층 내에 분포되고, 같은 극성의 전하를 가지며, 표면에 절연층이 형성된 복수의 도전볼들을 포함하는 이방 도전성 필름이 개시되어 있다.
상기 이방 도전성 필름의 도전볼은 같은 극성의 전하를 가지고 있으며, 표면에 절연층이 형성되어 있어 칩의 단자에 형성된 미세전극들 간에 단락이 발생되지는 않지만, 상기 이방 도전성 필름은 접착 후 미세전극부의 접촉 저항을 일정하게 획득하기 어렵고, 때로는 큰 접촉 저항이 얻어질 수 있는 문제점이 있다.
따라서, 본 발명의 제 1 목적은 이방 도전성 접착제를 사용하는 접착 공정에서 전기적 접합부의 계면에 절연물질이 전혀 개재되지 않기 때문에 접촉 저항값의 변화를 유발하지 않으며, 간단한 공정의 추가만으로 전기적 접합부에서 단락(short circuiting)이 발생되는 것을 방지할 수 있는 전기적 단락을 방지하기 위한 전기적 접합 구조물을 제공하는 것이다.
또한, 본 발명의 제 2 목적은 이방 도전성 접착제를 사용하는 접착 공정에서 전기적 접합부의 계면에 절연 물질이 전혀 개재되지 않기 때문에 접촉 저항값의 변화를 유발하지 않으며, 간단한 공정의 추가만으로 전기적 접합부에서 단락이 발생되는 것을 방지할 수 있는 전기적 단락을 방지하기 위한 전기적 접합 구조물의 제조방법을 제공하는 것이다.
상술한 본 발명의 제 1 목적을 달성하기 위하여, 본 발명의 일 실시예에서는 기판; 상기 기판의 상부에 구비되며 전기적 신호를 인가하기 위한 전기접속부; 상기 기판 및 전기접속부의 상부에 구비되며, 접착용 수지 및 다수개의 도전볼을 포함하는 도전성 접착층; 상기 도전성 접착층의 상부에 구비되고, 상기 도전볼을 통해 상기 전기접속부와 전기적으로 연결되며, 상기 전기접속부에 대응되는 위치에 형성된 범프부를 포함하는 칩; 및 상기 전기접속부에 대응되는 범프의 바닥면을 제외한 상기 칩의 표면과 범프의 측면에 구비된 제 1 절연층을 포함하는 전기적 단락을 방지하기 위한 전기적 접합 구조물을 제공한다.
또한, 본 발명의 제 2 목적을 달성하기 위하여, 본 발명의 일 실시예에서는 (ⅰ) 범프부가 구비된 칩 상에 제 1 절연층을 형성하는 단계; (ⅱ) 범프부의 바닥면에 형성된 제 1 절연층을 제거하는 단계; (ⅲ) 전기접속부가 형성된 기판의 상부에 접착용 수지 및 다수개의 도전볼을 포함하는 도전성 접착층을 형성하는 단계; 및 (ⅳ) 상기 도전성 접착제가 형성된 면에 상기 전기접속부에 대응되는 범프부가 구비된 칩을 접착시키고 열압착하는 단계를 포함하는 전기적 단락을 방지하기 위한 전기적 접합 구조물의 제조방법을 제공한다.
본 발명에 의하면, 이방 도전성 접착제를 사용하는 접착 공정에서 칩의 범프 측면에 절연층이 형성되어 있어 도전볼이 쏠림 현상에 의해 칩의 범프와 이웃한 범프 또는 칩의 범프와 대각선상의 기판의 전기접속부가 도전볼에 의해 물리적으로 연결되어도 단락이 발생되지 않는다.
또한, 본 발명은 칩의 단자에 형성된 범프부의 바닥면에는 절연층이 구비되어 있지 않으므로, 상기 범프부와 기판의 전기접속부가 도전볼로 접촉, 연결될 때 범프부의 접촉 저항을 일정하게 획득할 수 있는 장점을 제공한다.
이하, 본 발명의 바람직한 실시예들에 의한 이방 도전성 접착제를 사용하는 접착 공정에서 전기적 단락을 방지하기 위한 전기적 접합 구조물(이하, '전기적 접합 구조물'이라 한다.) 및 그 제조방법을 상세하게 설명한다.
도 2는 본 발명의 일 실시예에 따른 전기적 접합 구조물의 일부분을 나타내는 단면도이다.
도 2를 참조하면, 본 발명의 일 실시예에 의한 전기적 접합 구조물은 기판(40)과, 상기 기판(40)의 상부에 구비되는 전기접속부(42)와, 상기 기판(40) 및 전기접속부(42)의 상부에 구비되는 이방 도전성 접착층(30)과, 상기 이방 도전성 접착층(30)의 상부에 구비되고 상기 전기접속부(42)에 대응되는 위치에 범프부(12)가 형성된 칩(10), 상기 이방 도전성 접착층(30)과 칩(10) 사이에 형성된 제 1 절연층(20)을 포함한다.
본 발명에 따른 전기적 접합 구조물은 디스플레이, 컴퓨터, 휴대 통신기기 등과 같은 다양한 전자제품의 제조 과정에서 사용될 수 있다.
본 발명의 일 실시예에 의한 전기적 접합 구조물은 기판(40)을 포함한다.
상기 기판(40)은 당업계에서 통상적으로 사용되는 기판이라면 어떠한 기판을 사용하여도 무방하지만, 바람직하게는 실리콘, 유리, 폴리카보네이트(Polycarbonate: PC), 폴리에틸렌나프탈레이트(Polyethylenenaphthalate: PEN), 폴리노르보넨(Polynorbornene: PC), 폴리아크릴레이트(Polyacrylate), 폴리비닐알콜(Polyvinylalcohol: PVA), 폴리이미드(Polyimide: PI), 폴리에틸렌테레프탈레이트(Polyethyleneterephthalate: PET), 폴리에테르설폰(Polyethersulfone: PES) 및 투명 폴리머로 구성되는 기판을 사용하는 것이 좋다.
본 발명의 일 실시예에 의한 전기적 접합 구조물은 전기접속부(42)를 포함한다.
도 2 및 도 3을 참조하면, 상기 전기접속부(42)는 상기 기판(40)의 상부에 구비되는 것으로서, 전기적 신호를 인가하기 위해 기판(40)에 형성된다. 이때, 상기 전기접속부(42)는 다수개의 패드(pad), 리드, 배선 또는 다수개의 범프를 포함한다.
즉, 상기 전기접속부(42)로는 도 3에 도시된 바와 같이 다수개의 패드, 리드, 배선이 사용될 수 있고, 도 4에 도시된 바와 같이 다수개의 범프가 사용될 수 도 있다.
도 4에 도시된 바와 같이, 상기 전기접속부(42)로 다수개의 범프로 이루어지면, 전기접속부의 바닥면(43) 즉, 각 범프의 바닥면을 제외한 범프의 측면 및 기판의 상부에는 절연물질로 이루어진 제 2 절연층(22)이 구비됨으로써, 범프와 이웃한 범프 또는 범프와 대각선상의 범프 간에 도전볼(34)들의 연속적인 배열로 전기적 전도 통로가 형성됨에 따라 단락이 발생되는 것을 방지할 수 있다.
다시 말해, 칩(10)에 마주보는 상기 전기접속부의 바닥면(43)을 제외한 기판(40) 표면과 범프 측면부에는 제 2 절연층(22)이 구비될 수 있다.
상기 제 2 절연층(22)은 절연물질이 소성되어 형성된 것이며, 상기 절연물질로는 고분자, 세라믹, 카본 등의 소재가 사용될 수 있다. 여기서, 고분자 절연물질은 폴리이미드계, 폴리아크릴계, 벤조사이클릭부텐계, 노볼락계, 또는 에폭시계 수지 등이 사용될 수 있으며, 가격이 다른 절연물질에 비해 상대적으로 저렴하다.
또한, 제 2 절연층(22)은 실리콘 산화물 또는 실리콘 질화물 등과 같은 무기물로 이루어질 수도 있다. 상기 제 2 절연층(22)의 두께는 사용 목적에 따라 자유로울 수 있지만, 수 ㎛로 형성되는 것이 바람직하다.
본 발명의 일 실시예에 의한 전기적 접합 구조물은 이방 도전성 접착층(30)을 포함한다.
도 2를 참조하면, 상기 이방 도전성 접착층(30)은 기판(40) 및 전기접속부(42)의 상부에 구비된 것으로서, 접착용 수지(32) 및 다수개의 도전볼(34)을 포 함한다.
상기 접착용 수지(32)는 열경화성 수지, UV 경화성 수지 등으로 이루어질 수 있지만, 바람직하게는 열경화성 수지로 이루어지는 것이 좋으며, 특정적으로는 에폭시 수지로 이루어질 수 있다.
상기 도전볼(34)은 이방 도전성 접착층(30)의 접착용 수지(32)에 규칙적으로 분포되며, 접착 공정 후 칩(10)과 기판(40)을 전기적으로 연결시키는 역할을 한다. 필요에 따라, 도전볼(34)은 타 도전볼(34)과 동일한 극성의 전하를 갖도록 구성하여, 도전볼(34)의 쏠림 현상을 억제할 수 있다.
또한, 이방 도전성 접착층(30)은 이방 도전성 접착제, 예컨대 이방 도전성 페이스트(Anisotropic Conductive Paste, ACP) 또는 이방 도전성 필름(Anisotropic Conductive Film, ACF)을 사용하여 형성될 수 있다.
보다 구체적으로, 기판(40)과 칩(10)을 합착시키기 위해 이방 도전성 필름을 사용하는 경우에는 상기 이방 도전성 필름의 베이스필름을 제거하여야 하고, 압착공정도 가압착과 본압착으로 나누어 시행해야 함으로 공정이 번거러워질 수도 있다. 그러나 상기 이방 도전성 페이스트를 사용하여 칩(10)과 기판(40)을 합착하면 베이스필름을 제거하는 공정을 생략할 수 있고, 합착을 위해 열로서 압착하는 과정도 가압착 및 본압착으로 행해지던 공정이 본압착만으로 해결될 수 있어 보다 공정의 단순화를 이룰 수 있게 된다. 또한, 이방 도전성 페이스트가 이방 도전성 필름보다 더 저렴하기 때문에 제조비용도 절감할 수 있는 이점을 가지게 된다.
본 발명의 일 실시예에 의한 전기적 접합 구조물은 칩(10)을 포함한다.
도 2를 참조하면, 상기 칩(10)은 상기 도전성 접착층(30)의 상부에 구비되며, 상기 전기접속부(42)에 대응되는 위치에 형성된 범프부(12)를 포함하는 것으로서, 접착 공정 후 상기 도전볼(34)을 통해 상기 전기접속부(42)와 전기적으로 연결된다. 이때, 상기 범프부(12)는 다수개의 배열된 범프들로 이루어진다.
상기 범프부(12)는 이방 도전성 접착층(30)을 통해 기판(40)의 전기접속부(42)에 전기적으로 연결되며, 신호의 전송을 위하여 도체로 형성되어야 하므로 금속 재질로 형성되는 것이 바람직하다.
본 발명의 일 실시예에 의한 전기적 접합 구조물은 제 1 절연층(20)을 포함한다.
도 2 내지 도 4를 참조하면, 상기 제 1 절연층(20)은 전기접속부(42)에 대응되는 범프부(12)의 바닥면(14)을 제외한 상기 칩(10) 표면과 범프(12) 측면에 형성되는 것으로서, 절연물질이 소성되어 형성되는 것이다. 다시 말해, 상기 제 1 절연층(20)은 최종적으로 도전볼(34)로 기판의 전기접속부(42)와 전기적으로 연결되는 부분 이외의 부분에 형성되는 것이다.
상기 제 1 절연층(20)을 형성하는 절연물질은 상기 제 2 절연층(22)의 절연물질과 동일하다.
상기 절연층(20)의 두께는 사용 목적에 따라 자유로울 수 있지만, 수 ㎛로 형성되는 것이 바람직하다.
도 1에 도시된 바와 같이 종래의 전기적 접합 구조물은 접착 과정 중에 발생할 수 있는 도전볼의 쏠림 현상에 의하여 칩의 범프와 칩의 이웃 범프 간 또는 칩의 범프와 대각선상의 기판의 전기접속부 간에 도전볼들이 연속적으로 배열되어 전기적 전도 통로가 형성됨에 따라 전기적 단락이 발생되는 문제점이 있었다. 그러나 본 발명은 칩(10)의 범프부(12)와 이방 도전성 접착층(30) 사이에 제 1 절연층(20)을 구비하고, 기판(40)의 범프부(42)와 이방 도전성 접착층(30) 사이에 제 2 절연층(22)을 선택적으로 구비하여 전기적 전도 통로의 형성에 의해 전기적 단락이 발생되는 것을 차단한다.
또한, 본 발명은 칩(10)의 범프부(12)의 바닥면(14)과 기판(40)의 범프부(42)의 바닥면(43)에는 절연층(20, 22)이 구비되어 있지 않아, 범프의 바닥면에 절연층이 형성된 경우 접촉저항값이 높게 되거나 균일한 접촉저항값의 확보가 어려워지는 문제점이 발생되지 않는다.
아울러, 본 발명은 제 1 절연층(20)과 제 2 절연층(22)이 스프레이 분사 코팅법 또는 스핀 코팅법 등의 코팅방법을 이용하여 수 ㎛로 형성되므로, 범프와 이웃한 범프 사이에 도전볼(34)을 수용할 수 있는 공간 확보가 용이해져 전기적 단락을 보다 지연시킬 수 있는 장점이 있다. 즉, 본 발명은 절연층(120b)이 패드(120a)와 동일한 두께로 이웃하여 형성되어 리드(160)와 접착되는 종래의 전기적 접합 구조물과 비교하면, 접착 후 도전볼이 분산될 수 있는 공간이 넓어져, 도전볼이 범프와 이웃한 범프 사이에 보다 분산될 수 있으므로, 접착 공정에서 동일한 수 준의 도전볼 쏠림 형상이 발생할 때 종래의 전기적 접합 구조물에 비해 전기적 단락의 발생이 2배 이상 지연될 수 있다.
전술한 구성을 갖는 본 발명의 일 실시예에 의한 전기적 접합 구조물의 제조방법을 설명하면 다음과 같다.
본 발명의 일 실시예에 의한 전기적 접합 구조물은 먼저 범프부(12)가 구비된 칩(10)의 상부에 절연물질을 도포하여 절연층(20)을 형성하고, 범프부의 바닥면(14)에 형성된 제 1 절연층(20)을 제거한다. 그리고 전기접속부(42)가 구비된 기판(40)의 상부에 도전성 접착제(30)를 도포하고, 범프부(12)가 구비된 칩(10)을 접촉시킨 상태로 열압착하여 전기적 접합 구조물을 제조한다.
이하, 도면을 참조하여 각 실시예별로 보다 구체적으로 설명한다.
도 5 내지 도 7은 본 발명의 일 실시예에 따른 전기적 접합 구조물의 형성방법을 설명하기 위한 단면도들이다.
도 5 및 도 6을 참조하면, 첫 번째 단계(S110)는 범프부(12)가 형성된 칩(10)의 상부에 제 1 절연층(20)을 형성하는 단계로서, 범프부(12)가 형성된 칩(10)의 상부에 절연물질을 도포하고, 상기 절연물질을 소성시켜 제 1 절연층(20)을 형성한다. 이때, 절연물질은 고분자, 세라믹, 카본 등의 소재를 사용할 수 있으며, 절연물질의 코팅에는 스프레이 분사법, 스핀 코팅법, 진공 증착법 등의 다양한 방식을 택하여 상기 칩(10)의 상부에 도포될 수 있다. 또한, 제 1 절연층의 형 성 단계는 웨이퍼 상태에 진행하는 것이 바람직하다.
일 실시 양태로서, 고분자 소재는 경화 전의 유체 상태를 스프레이 분사 코팅법 또는 스핀 코팅법 등을 사용하여 쉽게 코팅할 수 있다. 여기서, 상기 스프레이 분사 코팅법은 범프의 단차가 큰 상태에서도 컨포멀(conformal) 코팅이 가능한 장점이 있으며, 스핀 코팅법은 범프의 단차가 작은 경우에 사용하는 것이 바람직하다.
다른 실시 양태로서, 상기 절연물질로 세라믹 또는 카본 소재를 사용하면 스퍼터링 증착법, 화학기상 증착법 등의 진공 증착법을 주로 사용할 수 있으며, 이에 한정되지는 않는다.
또한, 상기 절연물질로 열경화성 고분자를 사용하면 절연물질을 경화시키기 위해 어떠한 가열 방법을 사용하여도 무방하며, 상기 절연물질로 UV 경화성 고분자를 사용하면 UV 조사를 통해 절연물질을 경화시킬 수 있다.
이와 같은 고분자, 세라믹, 카본 소재의 증착 및 소성 공정은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 일반적인 내용에 해당하므로, 추가적인 설명은 생략한다.
도 7을 참조하면, 두 번째 단계(S120)는 칩(10)의 범프부의 바닥면(14)에 형성된 제 1 절연층(20)을 제거하는 단계로서, 상기 범프부의 바닥면(14)이 도전볼(34)에 접촉되는 경우에 전기가 원활하게 인가될 수 있도록 범프부의 바닥면(14)과 도전볼(34) 사이에 형성된 제 1 절연층(20)을 제거한다.
상기 제 1 절연층(20)은 연마(polishing)공정을 통해 제거하는 것이 바람직하다. 이때, 연마공정은 그라인더(grinder) 소재와의 물리적인 접촉을 통해 제 1 절연층(20)을 제거하는 방법을 사용한다.
필요에 따라, 상기 연마공정의 효율을 향상시키기 위해서 화학적 부식액을 사용하여 연마공정을 진행할 수도 있다.
또한, 제 1 절연층의 제거 단계는 웨이퍼 상태에 진행하는 것이 바람직하다. 제 1 절연층의 제거를 위한 상기 연마공정은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 일반적인 내용에 해당하므로, 추가적인 설명은 생략한다.
세 번째 단계(S130)는 상기 전기접속부(42)가 형성된 기판(40)의 상부에 이방 도전성 접착층(30)을 형성하는 단계로서, 상기 이방 도전성 접착층(30)은 접착용 수지(32) 및 다수개의 도전볼(34)을 포함하여 구성된다. 이때, 상기 이방 도전성 접착층(30)으로는 이방 도전성 접착제, 예컨대 이방 도전성 페이스트 또는 이방 도전성 필름을 사용할 수 있다.
특정 양태로서, 본 단계에서는 전기접속부(42)가 형성된 기판(40)의 상부에 도전볼(34)이 포함된 이방 도전성 페이스트 물질인 ACP를 디스펜서(미도시)를 이용하여 도포한다. 만약, 이방 도전성 필름을 사용하는 경우라면 전술한 바와 같은 가압착 방법으로 이방 도전성 접착층을 배치시키게 된다.
도 4를 참조하면, 상기 두 번째 단계와 세 번째 단계 사이에는 제 2 절연 층(22)을 형성하는 단계(S132)와, 상기 추가된 제 2 절연층(22)의 일부분을 제거하는 단계(S134)가 더 포함될 수 있다. 이때, 상기 전기접속부(42)로는 다수개의 범프가 사용된다. 즉, 도 3에 도시된 바와 같이, 상기 전기접속부(42)로 다수개의 패드, 리드, 배선이 사용되면 상기 제 2 절연층(22)은 형성하지 않아도 무방하다.
보다 구체적으로, 상기 단계(S132)는 상기 전기접속부(42)로 다수개의 범프가 구비된 기판(40)의 면에 절연물질을 코팅하고, 상기 절연물질을 소성시켜 제 2 절연층(22)을 형성하는 단계이며, 상기 단계(S134)는 상기 전기접속부의 바닥면(43)에 형성된 제 2 절연층(22)을 제거하는 단계이다.
상기 절연물질은 전술한 첫 번째 단계(S130)에 사용된 절연물질과 동일한 절연물질을 사용하는 것이 바람직하다. 또한, 상기 제 2 절연층(22)을 제거하는 방법 또한 전술한 두 번째 단계(S120)와 동일한 방법을 사용하는 것이 바람직하다.
네 번째 단계(S140)는 상기 이방 도전성 접착층(30)이 도포된 면에 범프부(12)가 구비된 칩(10)을 열압착 방법 등을 이용하여 부착시키는 단계로서, 상기 기판의 전기접속부(42)에 대응되는 위치에 범프부(12)가 정렬되도록 칩(10)을 접촉시킨다.
상기 열압착은 100 내지 180℃의 온도로 수 초 내지 수십 초간 실시하는 것이 바람직하다.
이와 같이, 열압착 방법으로 기판(40)에 칩(10)을 부착시키면 도전볼(34)은 변형된 상태로 범프부(12)와 전기접속부(42) 사이에 개재되게 되고, 나머지 접착용 수지(32), 예컨대 고분자 접착제 성분은 열경화되어 최종적인 이방 도전성 접착층(30)을 형성한다.
보다 구체적으로, 본 단계에서는 기판(40)과 칩(10) 사이에 이방 도전성 접착층(30)을 배치하고 소정의 장비를 이용하여 접착부에 열을 가하고, 상하 방향으로 압력을 가하는 공정을 실시한다. 보다 구체적으로, 칩(10)의 범프부(12)와 기판(40)의 전기접속부(42) 사이에 있는 도전볼(34)은 포획되어 범프부(12)와 전기접속부(42)에 의해 압궤(Crushing)됨으로써 범프부(12)와 전기접속부(42)를 통전시키게 된다. 이때, 포획되지 않은 도전볼(34)은 가압에 의해 접착 수지층(32) 내에서 유동하며, 기판(40)과 칩(10)의 전기적 결합부위 주변으로 이동하게 된다.
이 경우, 범프부(12)와 전기접속부(42) 사이에 개재된 도전볼(34)을 통해 전기적 통전이 이루어지게 되며, 상기 접착 과정에서 도전볼(34)의 쏠림 현상에 의하여 범프와 이웃 범프 간 또는 범프와 대각선상의 전기접속부 사이에 도전볼(34)들의 연속적인 배열로 전기적 전도 통로가 형성될 수 있다. 그러나, 전기적 전도 통로의 형성에 의해 발생되는 전기적 단락은 제 1 절연층(20)에 의해 차단된다.
이상에서 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자는 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
도 1은 종래기술에 따른 전기적 접합 구조물을 나타내는 단면도이다.
도 2는 본 발명의 일 실시예에 따른 전기적 접합 구조물을 나타내는 단면도이다.
도 3은 도 2를 부분적으로 확대하여 나타내는 확대단면도이다.
도 4는 본 발명의 다른 실시예에 따른 전기적 접합 구조물을 나타내는 확대단면도이다.
도 5는 본 발명의 일 실시예에 따른 범프부가 형성된 칩을 나타내는 평면도이다.
도 6은 본 발명의 일 실시예에 따른 절연층이 코팅된 칩을 나타내는 단면도이다.
도 7은 본 발명의 일 실시예에 따른 부분 연마된 범프부를 나타내는 단면도이다.
* 도면의 주요 부분에 대한 부호의 설명
10 : 칩 12 : 범프부
14 : 범프부의 바닥면 20 : 제 1 절연층
22 : 제 2 절연층 30 : 이방 도전성 접착층
32 : 접착용 수지 34 : 도전볼
40 : 기판 42 : 전기접속부
43 : 전기접속부의 바닥면

Claims (8)

  1. 기판;
    상기 기판의 상부에 구비되며 전기적 신호를 인가하기 위한 전기접속부;
    상기 기판 및 전기접속부의 상부에 구비되며, 접착용 수지 및 다수개의 도전볼을 포함하는 이방 도전성 접착층;
    상기 이방 도전성 접착층의 상부에 구비되고, 상기 도전볼을 통해 상기 전기접속부와 전기적으로 연결되며, 상기 전기접속부에 대응되는 위치에 형성된 범프부를 포함하는 칩; 및
    상기 전기접속부에 대응되는 범프의 바닥면을 제외한 상기 칩과 이방 도전성 접착층의 사이에 구비된 제 1 절연층을 포함하는 전기적 단락을 방지하기 위한 전기적 접합 구조물.
  2. 제 1 항에 있어서, 상기 이방 도전성 접착층은
    이방 도전성 페이스트 또는 이방 도전성 필름으로 형성된 것을 특징으로 하는 전기적 단락을 방지하기 위한 전기적 접합 구조물.
  3. 제 1 항에 있어서,
    상기 전기접속부가 범프이고, 상기 칩에 마주보는 상기 범프의 바닥면을 제외한 범프의 측면 및 기판의 상부에는 절연물질로 이루어진 제 2 절연층이 형성된 것을 특징으로 하는 전기적 단락을 방지하기 위한 전기적 접합 구조물.
  4. (ⅰ) 범프부가 구비된 칩 상에 제 1 절연층을 형성하는 단계;
    (ⅱ) 범프부의 바닥면에 형성된 제 1 절연층을 제거하는 단계;
    (ⅲ) 전기접속부가 형성된 기판의 상부에 접착용 수지 및 다수개의 도전볼을 포함하는 이방 도전성 접착층을 형성하는 단계; 및
    (ⅳ) 상기 도전성 접착제가 형성된 면에 상기 전기접속부에 대응되는 범프부가 구비된 칩을 접착시키고 열압착하는 단계를 포함하는 전기적 단락을 방지하기 위한 전기적 접합 구조물의 제조방법.
  5. 제 4 항에 있어서, 상기 (ⅱ)단계와 (ⅲ)단계 사이에
    상기 전기접속부가 구비된 기판의 면에 절연물질을 코팅하고, 상기 절연물질을 소성시켜 제 2 절연층을 형성하는 단계, 및
    상기 전기접속부의 바닥면에 형성된 상기 제 2 절연층을 제거하는 단계를 더 포함하는 것을 특징으로 하는 전기적 단락을 방지하기 위한 전기적 접합 구조물의 제조방법.
  6. 제 5 항에 있어서,
    상기 전기접속부는 다수개의 범프로 이루어진 것을 특징으로 하는 전기적 단락을 방지하기 위한 전기적 접합 구조물의 제조방법.
  7. 제 4 항에 있어서,
    상기 (ⅱ) 단계에서 절연층의 제거는 연마공정에 의하여 수행되는 것을 특징으로 하는 전기적 단락을 방지하기 위한 전기적 접합 구조물의 제조방법.
  8. 제 7 항에 있어서,
    상기 연마공정은 화학적 부식액을 사용하는 것을 특징을 하는 전기적 단락을 방지하기 위한 전기적 접합 구조물의 제조방법.
KR1020090091411A 2009-09-28 2009-09-28 전기적 단락을 방지하기 위한 전기적 접합 구조물 및 그 제조방법 Expired - Fee Related KR101052633B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090091411A KR101052633B1 (ko) 2009-09-28 2009-09-28 전기적 단락을 방지하기 위한 전기적 접합 구조물 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090091411A KR101052633B1 (ko) 2009-09-28 2009-09-28 전기적 단락을 방지하기 위한 전기적 접합 구조물 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20110034057A true KR20110034057A (ko) 2011-04-05
KR101052633B1 KR101052633B1 (ko) 2011-07-28

Family

ID=44042695

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090091411A Expired - Fee Related KR101052633B1 (ko) 2009-09-28 2009-09-28 전기적 단락을 방지하기 위한 전기적 접합 구조물 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR101052633B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101476688B1 (ko) * 2013-10-24 2014-12-26 엘지전자 주식회사 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법
CN106773194A (zh) * 2016-12-30 2017-05-31 深圳市华星光电技术有限公司 一种电路基板以及显示设备
US10064274B2 (en) 2015-11-05 2018-08-28 Samsung Display Co., Ltd. Conductive adhesive film and method of attaching electronic device using the same

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100826007B1 (ko) * 2006-05-24 2008-04-29 엘지디스플레이 주식회사 평판표시장치

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101476688B1 (ko) * 2013-10-24 2014-12-26 엘지전자 주식회사 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법
WO2015060507A1 (en) * 2013-10-24 2015-04-30 Lg Electronics Inc. Display device using semiconductor light emitting device
US9206967B2 (en) 2013-10-24 2015-12-08 Lg Electronics Inc. Display device using semiconductor light emitting device
CN105684070A (zh) * 2013-10-24 2016-06-15 Lg电子株式会社 使用半导体发光器件的显示装置
US10064274B2 (en) 2015-11-05 2018-08-28 Samsung Display Co., Ltd. Conductive adhesive film and method of attaching electronic device using the same
CN106773194A (zh) * 2016-12-30 2017-05-31 深圳市华星光电技术有限公司 一种电路基板以及显示设备

Also Published As

Publication number Publication date
KR101052633B1 (ko) 2011-07-28

Similar Documents

Publication Publication Date Title
KR100746330B1 (ko) 초음파를 이용한 전자부품간의 접속방법
US8642393B1 (en) Package on package devices and methods of forming same
US7640655B2 (en) Electronic component embedded board and its manufacturing method
US7576430B2 (en) Bonding structure
US6864119B2 (en) COF semiconductor device and a manufacturing method for the same
KR100701133B1 (ko) 전기적 접속 장치 및 전기적 접속 방법
US20180270961A1 (en) Display device and manufacturing method thereof
KR101052633B1 (ko) 전기적 단락을 방지하기 위한 전기적 접합 구조물 및 그 제조방법
JP2000277649A (ja) 半導体装置及びその製造方法
JP4019328B2 (ja) 電極の接続方法
KR100907576B1 (ko) 전극 간 단락 방지용 반도체 디바이스 및 이를 이용한반도체 패키지
US7023095B2 (en) Carrier
US20070063325A1 (en) Chip package structure and bumping process
US20140027169A1 (en) Anisotropic conductive film
US20100123258A1 (en) Low Temperature Board Level Assembly Using Anisotropically Conductive Materials
KR101211753B1 (ko) 고주파 전자기장을 이용한 전자부품 접속방법 및 장치
KR100946597B1 (ko) 눌림 특성이 우수한 도전성 입자 구조체와 그의 제조방법및 이를 이용한 이방성 도전 필름
KR101008824B1 (ko) 고분자 입자가 부착된 전극을 구비한 반도체 디바이스 및이를 이용한 반도체 패키지
KR100683307B1 (ko) 두께 편차를 갖는 이방성 도전 필름
CN108305864B (zh) 端子
JPH0951018A (ja) 半導体装置およびその製造方法
CN115050658B (zh) 覆晶薄膜的封装方法及覆晶薄膜
KR100761596B1 (ko) 돌기형 전극을 구비한 반도체 디바이스 및 이를 이용한반도체 패키지
JP5560972B2 (ja) 接続構造体及びその製造方法
JP2004165659A (ja) 電極の接続方法および該方法で得た電極の接続構造

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20090928

PA0201 Request for examination
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20110120

Patent event code: PE09021S01D

PG1501 Laying open of application
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20110623

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20110722

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20110722

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20140729

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20140729

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20150701

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20150701

Start annual number: 5

End annual number: 5

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20170609