[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR102520018B1 - 적층 세라믹 콘덴서 및 그 제조 방법 - Google Patents

적층 세라믹 콘덴서 및 그 제조 방법 Download PDF

Info

Publication number
KR102520018B1
KR102520018B1 KR1020180035047A KR20180035047A KR102520018B1 KR 102520018 B1 KR102520018 B1 KR 102520018B1 KR 1020180035047 A KR1020180035047 A KR 1020180035047A KR 20180035047 A KR20180035047 A KR 20180035047A KR 102520018 B1 KR102520018 B1 KR 102520018B1
Authority
KR
South Korea
Prior art keywords
internal electrode
electrode layer
main component
metal
crystal grains
Prior art date
Application number
KR1020180035047A
Other languages
English (en)
Other versions
KR20180113163A (ko
Inventor
마끼 이노우에
Original Assignee
다이요 유덴 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 다이요 유덴 가부시키가이샤 filed Critical 다이요 유덴 가부시키가이샤
Publication of KR20180113163A publication Critical patent/KR20180113163A/ko
Application granted granted Critical
Publication of KR102520018B1 publication Critical patent/KR102520018B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H01G4/1227—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates based on alkaline earth titanates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/008—Selection of materials
    • H01G4/0085—Fried electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/248—Terminals the terminals embracing or surrounding the capacitive element, e.g. caps

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

균열을 억제할 수 있는 적층 세라믹 콘덴서 및 그 제조 방법을 제공한다.
적층 세라믹 콘덴서는, 세라믹을 주성분으로 하는 유전체층과 금속을 주성분으로 하는 내부 전극층이 교대로 적층된 적층 구조를 구비하고, 상기 내부 전극층의 두께를 a로 하고, 상기 내부 전극층의 주성분 금속의 결정립의, 상기 내부 전극층의 연장 방향의 길이를 b로 한 경우에, 상기 내부 전극층에 포함되는 상기 결정립 중 b/a<1로 되는 상기 결정립의 존재 비율이 상기 내부 전극층에 있어서 70% 이상이고, 상기 내부 전극층에 세라믹을 주성분으로 하는 입자가 존재하는 것을 특징으로 한다.

Description

적층 세라믹 콘덴서 및 그 제조 방법{MULTILAYER CERAMIC CAPACITOR AND MANUFACTURING METHOD OF MULTILAYER CERAMIC CAPACITOR}
본 발명은 적층 세라믹 콘덴서 및 그 제조 방법에 관한 것이다.
최근 들어, 스마트폰이나 휴대 전화 등의 전자 기기의 소형화에 수반하여, 탑재되는 전자 부품의 소형화가 급속히 진행되고 있다. 예를 들어 적층 세라믹 콘덴서에 있어서는, 소정의 특성을 확보하면서 칩 사이즈를 작게 하기 위하여 유전체층 및 내부 전극의 박층화가 요구되고 있다(예를 들어 특허문헌 1, 2 참조).
일본 특허 공개 제2002-343669호 공보 일본 특허 공개 제2013-232627호 공보
그러나 특허문헌 1에서 개시되어 있는 바와 같이, 내부 전극이 유전체 재료의 소결의 진행과 함께 굵어지다가 끊어져 가는 경향이 있다. 이 경우, 내부 전극에 원하는 강도가 얻어지지 않아, 예를 들어 실장 시의 충격에 의하여 적층 세라믹 콘덴서에 균열이 발생할 우려가 있다.
본 발명은 상기 과제를 감안하여 이루어진 것이며, 균열을 억제할 수 있는 적층 세라믹 콘덴서 및 그 제조 방법을 제공하는 것을 목적으로 한다.
본 발명에 따른 적층 세라믹 콘덴서는, 세라믹을 주성분으로 하는 유전체층과 금속을 주성분으로 하는 내부 전극층이 교대로 적층된 적층 구조를 구비하고, 상기 내부 전극층의 두께를 a로 하고, 상기 내부 전극층의 주성분 금속의 결정립의, 상기 내부 전극층의 연장 방향의 길이를 b로 한 경우에, 상기 내부 전극층에 포함되는 상기 결정립 중 b/a<1로 되는 상기 결정립의 존재 비율이 상기 내부 전극층에 있어서 70% 이상이고, 상기 내부 전극층에 세라믹을 주성분으로 하는 입자가 존재하는 것을 특징으로 한다.
상기 적층 세라믹 콘덴서에 있어서, 상기 주성분 금속을 니켈로 해도 된다.
상기 적층 세라믹 콘덴서에 있어서, 상기 입자의 주성분 세라믹을 티타늄산바륨으로 해도 된다.
상기 적층 세라믹 콘덴서에 있어서, 상기 유전체층의 주성분 세라믹을 티타늄산바륨으로 해도 된다.
본 발명에 따른 적층 세라믹 콘덴서의 제조 방법은, 세라믹 분말을 포함하는 그린 시트 상에, 평균 입경이 100㎚ 이하이고 입도 분포의 표준 편차가 1.5 이하인 금속 분말을 주성분으로 하고, 평균 입경이 10㎚ 이하이고 입도 분포의 표준 편차가 5 이하인 세라믹 분말을 공재로서 포함하는 금속 도전 페이스트의 패턴을 배치하는 제1 공정과, 상기 제1 공정에 의하여 얻어진 적층 단위를 복수 적층하여 얻어진 세라믹 적층체를 소성하는 제2 공정을 포함하고, 상기 제2 공정에 있어서, 상기 금속 분말의 소결에 의하여 얻어지는 내부 전극층의 두께를 a로 하고, 상기 내부 전극층의 주성분 금속의 결정립의, 상기 내부 전극층의 연장 방향의 길이를 b로 한 경우에, 상기 내부 전극층에 포함되는 상기 결정립 중 b/a<1로 되는 상기 결정립의 존재 비율을 상기 내부 전극층에 있어서 70% 이상으로 하는 것을 특징으로 한다.
상기 적층 세라믹 콘덴서의 제조 방법에 있어서, 상기 제2 공정에 있어서, 실온으로부터 최고 온도까지의 평균 승온 속도를 30℃/분 이상 80℃/분 이하로 해도 된다.
상기 적층 세라믹 콘덴서의 제조 방법에 있어서, 상기 금속 분말은 니켈을 주성분으로 해도 된다.
상기 적층 세라믹 콘덴서의 제조 방법에 있어서, 상기 공재는 티타늄산바륨을 주성분으로 해도 된다.
상기 적층 세라믹 콘덴서의 제조 방법에 있어서, 상기 그린 시트의 세라믹 분말은 티타늄산바륨을 주성분으로 해도 된다.
본 발명에 의하면, 균열을 억제할 수 있는 적층 세라믹 콘덴서 및 그 제조 방법을 제공할 수 있다.
도 1은 적층 세라믹 콘덴서의 부분 단면 사시도이다.
도 2는 연속률을 나타내는 도면이다.
도 3의 (a)는 결정립경이 큰 경우의 내부 전극층을 예시하는 도면이고, 도 3의 (b)는 결정립경이 작은 경우의 내부 전극층을 예시하는 도면이다.
도 4의 (a) 및 (b)는 내부 전극층의 두께 a 및 결정립의 길이 b를 설명하기 위한 도면이다.
도 5는 적층 세라믹 콘덴서의 제조 방법의 플로우를 예시하는 도면이다.
도 6의 (a)는 실시예 및 비교예에 있어서의 내부 전극 형성용 도전 페이스트의 주성분 금속의 입도 분포를 나타내는 도면이고, 도 6의 (b)는 실시예 및 비교예에 있어서의 내부 전극 형성용 도전 페이스트의 공재의 입도 분포를 나타내는 도면이다.
도 7의 (a) 및 (b)는 유전체층과 내부 전극층의 적층 방향에 있어서의 단면의 SEM 사진을 묘사한 도면이고, (c)는 b/a<1로 되는 결정립의 빈도를 나타내는 도면이다.
도 8은 실시예 및 비교예의 결과를 나타내는 도면이다.
도 9는 실시예 및 비교예의 결과를 나타내는 도면이다.
도 10의 (a)는 항절 강도 평가를 도시하는 도면이고, (b)는 항절 강도의 평가 결과를 나타내는 그래프이다.
이하, 도면을 참조하면서 실시 형태에 대하여 설명한다.
(실시 형태)
도 1은, 실시 형태에 따른 적층 세라믹 콘덴서(100)의 부분 단면 사시도이다. 도 1에서 예시한 바와 같이 적층 세라믹 콘덴서(100)는, 직육면체 형상을 갖는 적층 칩(10)과, 적층 칩(10)의 어느 대향하는 2단부면에 설치된 외부 전극(20a, 20b)을 구비한다. 또한 적층 칩(10)의 당해 2단부면 이외의 4면 중, 적층 방향의 상면 및 하면 이외의 2면을 측면이라 칭한다. 외부 전극(20a, 20b)은 적층 칩(10)의 적층 방향의 상면, 하면 및 2측면으로 연장되어 있다. 단, 외부 전극(20a, 20b)은 서로 이격되어 있다.
적층 칩(10)은, 유전체로서 기능하는 세라믹 재료를 주성분으로 하는 유전체층(11)과, 비금속 재료 등의 금속 재료를 주성분으로 하는 내부 전극층(12)이 교대로 적층된 구성을 갖는다. 각 내부 전극층(12)의 단부 에지는, 적층 칩(10)의 외부 전극(20a)이 설치된 단부면과 외부 전극(20b)이 설치된 단부면에 교대로 노출되어 있다. 그것에 의하여 각 내부 전극층(12)은 외부 전극(20a)과 외부 전극(20b)에 교대로 도통하고 있다. 그 결과, 적층 세라믹 콘덴서(100)는, 복수의 유전체층(11)이 내부 전극층(12)을 개재하여 적층된 구성을 갖는다. 또한 유전체층(11)과 내부 전극층(12)의 적층체에 있어서, 적층 방향의 최외층에는 내부 전극층(12)이 배치되고, 당해 적층체의 상면 및 하면은 커버층(13)에 의하여 덮여 있다. 커버층(13)은 세라믹 재료를 주성분으로 한다. 예를 들어 커버층(13)의 재료는 유전체층(11)과 세라믹 재료의 주성분이 동일하다.
적층 세라믹 콘덴서(100)의 사이즈는, 예를 들어 길이 0.2㎜, 폭 0.125㎜, 높이 0.125㎜이고, 또는 길이 0.4㎜, 폭 0.2㎜, 높이 0.2㎜, 또는 길이 0.6㎜, 폭 0.3㎜, 높이 0.3㎜이고, 또는 길이 1.0㎜, 폭 0.5㎜, 높이 0.5㎜이고, 또는 길이 3.2㎜, 폭 1.6㎜, 높이 1.6㎜이고, 또는 길이 4.5㎜, 폭 3.2㎜, 높이 2.5㎜이지만, 이들 사이즈에 한정되는 것은 아니다.
내부 전극층(12)은 Ni(니켈), Cu(구리), Sn(주석) 등의 비금속을 주성분으로 한다. 내부 전극층(12)으로서, Pt(백금), Pd(팔라듐), Ag(은), Au(금) 등의 귀금속이나 이들을 포함하는 합금을 주성분으로서 사용해도 된다. 내부 전극층(12)의 두께는, 예를 들어 0.5㎛ 이하이며, 0.3㎛ 이하로 하는 것이 바람직하다. 유전체층(11)은, 예를 들어 일반식 ABO3으로 표시되는 페로브스카이트 구조를 갖는 세라믹 재료를 주성분으로 한다. 또한 당해 페로브스카이트 구조는, 비화학 양론 조성의 ABO3-α를 포함한다. 예를 들어 당해 세라믹 재료로서, BaTiO3(티타늄산바륨), CaZrO3(지르콘산칼슘), CaTiO3(티타늄산칼슘), SrTiO3(티타늄산스트론튬), 페로브스카이트 구조를 형성하는 Ba1 -x- yCaxSryTi1 - zZrzO3(0≤x≤1, 0≤y≤1, 0≤z≤1) 등을 사용할 수 있다.
적층 세라믹 콘덴서(100)의 소형 대용량화를 위하여 유전체층(11) 및 내부 전극층(12)의 박층화가 요구되고 있다. 그러나 내부 전극층(12)을 박층화하고자 하면 고연속률을 유지하는 것이 곤란해진다. 이는 이하의 이유에 의한다. 내부 전극층(12)을 금속 분말의 소성에 의하여 얻는 경우, 소결이 진행되면 표면 에너지를 최소로 하고자 하기 위하여 구상화된다. 유전체층(11)의 주성분 세라믹보다도 내부 전극층(12)의 금속 성분의 소결이 진행되기 쉽기 때문에, 유전체층(11)의 주성분 세라믹이 소결하기까지 온도를 높이면 내부 전극층(12)의 금속 성분은 과소결로 되어 구상화되고자 한다. 이 경우, 끊어지는 계기(결함)가 있으면 당해 결함을 기점으로 하여 내부 전극층(12)이 끊어져 연속률이 저하된다. 내부 전극층(12)의 연속률이 저하되면 내부 전극층(12)의 강도가 저하될 우려가 있다. 또한 고연속률이 유지되더라도 내부 전극층(12)을 박층화하고자 하면, 내부 전극층(12)에 원하는 강도가 얻어지지 않을 우려가 있다. 내부 전극층(12)에 원하는 강도가 얻어지지 않으면, 예를 들어 실장 시의 충격에 의하여 적층 세라믹 콘덴서(100)에 균열이 발생할 우려가 있다.
도 2는 연속률을 나타내는 도면이다. 도 2에서 예시한 바와 같이, 어느 내부 전극층(12)에 있어서의 길이 L0의 관찰 영역에 있어서, 그 금속 부분의 길이 L1, L2, …, Ln을 측정하여 합계하고, 금속 부분의 비율인 ΣLn/L0을 그 층의 연속률로 정의할 수 있다.
그래서 본 실시 형태에 있어서는 내부 전극층(12)의 결정립경을 작게 한다. 도 3의 (a)는, 결정립경이 큰 경우의 내부 전극층(12)을 예시하는 도면이다. 도 3의 (b)는, 결정립경이 작은 경우의 내부 전극층(12)을 예시하는 도면이다. 도 3의 (a) 및 도 3의 (b)에서 예시한 바와 같이, 결정립(14)이 작아지면 결정립계(16)의 수가 많아진다. 그것에 의하여 내부 전극층(12)의 강도가 높아진다. 구체적으로는 도 4의 (a) 및 도 4의 (b)에서 예시한 바와 같이, 내부 전극층(12)의 두께를 a로 하고, 내부 전극층(12)의 연장 방향에 있어서의 결정립(14)의 길이를 b로 한 경우에, 내부 전극층(12)에 포함되는 결정립(14) 중 b/a<1로 되는 결정립(14)의 존재 비율이 내부 전극층(12)에 있어서 70% 이상으로 되도록 한다. 내부 전극층(12)의 연장 방향은, 예를 들어 외부 전극(20a)으로부터 외부 전극(20b)을 향하는 방향이며, 외부 전극(20a)으로부터 외부 전극(20b)을 향하는 방향에 대하여 경사지는 개소에서는 당해 경사의 방향이다. 이 구성에서는 결정립계 수가 충분히 많아진다. 또한 내부 전극층(12)에, 세라믹을 주성분으로 하는 입자인 공재(15)를 잔존시킨다. 이 경우, 소결 시에 있어서의 내부 전극층(12)의 금속 성분의 과소결이 억제되어 내부 전극층(12)의 끊어짐이 억제된다. 그 결과, 내부 전극층(12)의 연속률이 높아진다. 내부 전극층(12)의 연속률이 높아짐으로써 내부 전극층(12)의 강도가 높아진다. 이상의 관점에서 적층 세라믹 콘덴서(100)의 강도가 높아져 균열을 억제할 수 있다.
또한 두께 a는 복수 개소의 내부 전극층(12)의 두께의 측정 결과의 평균값으로 할 수 있다. 예를 들어 도 4의 (a)에서 예시한 바와 같이, 내부 전극층(12)의 연장 방향에 있어서 등간격으로 복수 개소의 두께를 측정하고 그 평균값을 두께 a로 한다. 특정한 내부 전극층(12)의 두께를 측정해도 되지만, 복수의 내부 전극층(12)의 두께를 측정하고 그 평균값을 두께 a로 해도 된다. 예를 들어 도 4의 (a)에서 예시한 바와 같이 각 내부 전극층(12)에 있어서, 연장 방향에 있어서 등간격으로 동일한 개소에서 두께를 측정하고 그 평균값을 두께 a로 해도 된다. 길이 b에 대해서는 도 4의 (b)에서 예시한 바와 같이, 내부 전극층(12)의 연장 방향에 있어서의 각 결정립(14)의 최장 부분의 길이로 할 수 있다.
또한 내부 전극층(12)에 포함되는 결정립(14) 중 b/a<1로 되는 결정립(14)의 존재 비율이 내부 전극층(12)에 있어서 80% 이상인 것이 바람직하고, 90% 이상인 것이 보다 바람직하다.
계속해서, 적층 세라믹 콘덴서(100)의 제조 방법에 대하여 설명한다. 도 5는, 적층 세라믹 콘덴서(100)의 제조 방법의 플로우를 예시하는 도면이다.
(원료 분말 제작 공정)
먼저, 도 5에서 예시한 바와 같이, 유전체층(11)을 형성하기 위한 유전체 재료를 준비한다. 유전체층(11)에 포함되는 A 사이트 원소 및 B 사이트 원소는, 통상은 ABO3의 입자 소결체의 형태로 유전체층(11)에 포함된다. 예를 들어 BaTiO3은 페로브스카이트 구조를 갖는 정방정 화합물이며, 높은 유전율을 나타낸다. 이 BaTiO3은 일반적으로, 이산화티타늄 등의 티타늄 원료와 탄산바륨 등의 바륨 원료를 반응시켜 티타늄산바륨을 합성함으로써 얻을 수 있다. 유전체층(11)을 구성하는 세라믹의 합성 방법으로서는 종래 다양한 방법이 알려져 있으며, 예를 들어 고상법, 졸-겔법, 수열법 등이 알려져 있다. 본 실시 형태에 있어서는 이들을 모두 채용할 수 있다.
얻어진 세라믹 분말에 목적에 따라 소정의 첨가 화합물을 첨가한다. 첨가 화합물로서는, Mn(망간), V(바나듐), Cr(크롬), 희토류 원소(Y(이트륨), Dy(디스프로슘), Tm(툴륨), Ho(홀뮴), Tb(터븀), Yb(이테르븀), Sm(사마륨), Eu(유로퓸), Gd(가돌리늄), 및 Er(어븀))의 산화물, 그리고 Co(코발트), Ni(니켈), Li(리튬), B(붕소), Na(나트륨), K(칼륨) 및 Si(실리콘)의 산화물 또는 유리를 들 수 있다.
본 실시 형태에 있어서는, 바람직하게는 먼저, 유전체층(11)을 구성하는 세라믹의 입자에, 첨가 화합물을 포함하는 화합물을 혼합하고 820 내지 1150℃에서 하소를 행한다. 계속해서, 얻어진 세라믹 입자를 첨가 화합물과 함께 습식 혼합하고 건조 및 분쇄하여 세라믹 분말을 조제한다. 예를 들어 세라믹 분말의 평균 입경은 유전체층(11)의 박층화의 관점에서 바람직하게는 50 내지 300㎚이다. 예를 들어 상기와 같이 하여 얻어진 세라믹 분말에 대하여 필요에 따라 분쇄 처리하여 입경을 조절하고, 또는 분급 처리와 조합함으로써 입경을 조정해도 된다.
(적층 공정)
다음으로, 얻어진 유전체 재료에, 폴리비닐부티랄(PVB) 수지 등의 바인더와, 에탄올, 톨루엔 등의 유기 용제와, 프탈산디옥틸(DOP) 등의 가소제를 첨가하고 습식 혼합한다. 얻어진 슬러리를 사용하여, 예를 들어 다이 코터법이나 닥터 블레이드법에 의하여 기재 상에, 예를 들어 두께 0.8㎛ 이하의 띠 형상의 유전체 그린 시트를 도공하고 건조시킨다.
다음으로, 유전체 그린 시트의 표면에, 유기 바인더를 포함하는 내부 전극 형성용의 금속 도전 페이스트를 스크린 인쇄, 그라비아 인쇄 등에 의하여 인쇄함으로써, 극성이 상이한 1쌍의 외부 전극으로 교대로 인출되는 내부 전극층 패턴을 배치한다. 금속 도전 페이스트의 금속 재료로는, 예를 들어 평균 입경이 100㎚ 이하인 것을 사용한다. 또한 입경의 표준 편차는 15 이하로 한다. 이것에 의하여 샤프한 입도 분포가 얻어진다. 평균 입경은 100㎚ 이하인 것이 바람직하고, 70㎚ 이하인 것이 보다 바람직하다. 입경의 표준 편차는 15 이하인 것이 바람직하고, 12㎚ 이하인 것이 보다 바람직하다. 또한 누적 입도 분포의 기울기는 8 이상인 것이 바람직하다. 또한 누적 입도 분포의 기울기는, 누적 입도 분포를 대수 플롯하여 D20과 D80 사이의 기울기(=1/(logD80-logD20)로 정의할 수 있다.
또한 금속 도전 페이스트에는 공재로서 세라믹 입자를 첨가한다. 세라믹 입자의 주성분 세라믹은 특별히 한정되는 것이 아니지만, 유전체층(11)의 주성분 세라믹과 동일한 것이 바람직하다. 예를 들어 티타늄산바륨을 균일하게 분산시켜도 된다. 공재로는, 예를 들어 평균 입경이 10㎚ 이하인 것을 사용한다. 또한 입경의 표준 편차는 5 이하로 한다. 이것에 의하여 샤프한 입도 분포가 얻어진다. 평균 입경은 15㎚ 이하인 것이 바람직하고, 10㎚ 이하인 것이 보다 바람직하다. 입경의 표준 편차는 5 이하인 것이 바람직하고, 3 이하인 것이 보다 바람직하다. 또한 누적 입도 분포의 기울기는 7 이상인 것이 바람직하다. 또한 누적 입도 분포의 기울기는, 누적 입도 분포를 대수 플롯하여 D20과 D80 사이의 기울기(=1/logD80-logD20)로 정의할 수 있다.
그 후, 내부 전극층 패턴이 인쇄된 유전체 그린 시트를 소정의 크기로 펀칭하고, 펀칭된 유전체 그린 시트를, 기재를 박리한 상태에서 내부 전극층(12)과 유전체층(11)이 서로 엇갈리도록, 또한 내부 전극층(12)이 유전체층(11)의 길이 방향 양 단부면에 단부 에지가 교대로 노출되어 극성이 상이한 1쌍의 외부 전극(20a, 20b)으로 교대로 인출되도록 소정 층수(예를 들어 100 내지 500층)만큼 적층한다. 적층한 유전체 그린 시트의 상하에 커버층(13)으로 되는 커버 시트를 압착시켜 소정 칩 치수(예를 들어 1.0㎜×0.5㎜)로 커트하고, 그 후에 외부 전극(20a, 20b)의 하지층으로 되는 금속 도전 페이스트를, 커트한 적층체의 양 단부면에 침지법 등으로 도포하고 건조시킨다. 이것에 의하여 적층 세라믹 콘덴서(100)의 성형체가 얻어진다.
(소성 공정)
이와 같이 하여 얻어진 성형체를 250 내지 500℃의 N2 분위기 중에서 탈바인더 처리한 후에 산소 분압 10-5 내지 10-8atm의 환원 분위기 중에서 1100 내지 1300℃에서 10분 내지 2시간 소성함으로써, 각 화합물이 소결하여 입성장한다. 이와 같이 하여 적층 세라믹 콘덴서(100)가 얻어진다. 또한 소성 조건을 조정함으로써, 내부 전극층(12)에 포함되는 결정립(14) 중 b/a<1로 되는 결정립(14)의 존재 비율을 내부 전극층(12)에 있어서 70% 이상으로 할 수 있다. 구체적으로는, 소성 공정에 있어서 승온 속도를 크게 함으로써, 공재가 금속 도전 페이스트로부터 토출되기 전에 주성분 금속이 소결하기 때문에, 공재가 내부 전극층(12)에 잔존하기 쉬워진다. 잔존하는 공재는 내부 전극층(12)에 있어서의 결정립을 작게 한다. 예를 들어 내부 전극층(12)에 포함되는 결정립(14) 중 b/a<1로 되는 결정립(14)의 존재 비율을 내부 전극층(12)에 있어서 70% 이상으로 하는 관점에서, 소성 공정에 있어서 실온으로부터 최고 온도까지의 평균 승온 속도는 30℃/분 이상으로 하는 것이 바람직하고, 45℃/분 이상으로 하는 것이 보다 바람직하다. 또한 평균 승온 속도가 지나치게 크면, 성형체에 잔류하는 유기 성분의 배출이 충분히 행해지지 않아 소성 공정 중에 크랙이 발생하는 등의 문제가 발생할 우려가 있다. 그래서 평균 승온 속도를 80℃/분 이하로 하는 것이 바람직하고, 65℃/분 이하로 하는 것이 보다 바람직하다. 또한 내부 전극층(12)에 포함되는 결정립(14) 중 b/a<1로 되는 결정립(14)의 존재 비율을 내부 전극층(12)에 있어서 80% 이상으로 하는 것이 바람직하고, 90% 이상으로 하는 것이 보다 바람직하다.
(재산화 처리 공정)
그 후, N2 가스 분위기 중에서 600℃ 내지 1000℃에서 재산화 처리를 행해도 된다.
(도금 처리 공정)
그 후, 도금 처리에 의하여 외부 전극(20a, 20b)의 하지층에 Cu, Ni, Sn 등의 금속 코팅을 행한다.
본 실시 형태에 따른 적층 세라믹 콘덴서의 제조 방법에 의하면, 내부 전극층(12)을 구성하는 주성분 금속 및 공재로서 입도 분포가 샤프한 소직경 재료를 사용함으로써, 고분산된 금속 도전 페이스트가 제작된다. 또한 부분적으로 큰 재료가 혼입되는 것이 억제된다. 이와 같은 금속 도전 페이스트를 사용함으로써, 소결 과정에 있어서 유전체층(11)으로의 공재의 확산이 억제되어 공재가 내부 전극층(12) 내에 잔존하게 된다.
내부 전극층(12) 내에 공재가 잔존하면, 소결 시에 있어서의 내부 전극층(12)의 금속 성분의 과소결이 억제되어 내부 전극층(12)의 끊어짐이 억제된다. 그 결과, 내부 전극층(12)의 연속률이 높아진다. 내부 전극층(12)의 연속률이 높아짐으로써 내부 전극층(12)의 금속으로서의 강도가 향상된다. 그 결과, 적층 세라믹 콘덴서(100)의 강도가 높아져 균열을 억제할 수 있다. 또한 내부 전극층(12) 내에 공재가 잔존하면, 내부 전극층(12)의 주성분 금속의 입계가 미세해지고 많아진다. 내부 전극층(12)의 주성분 금속의 입계가 많아지면 결정립이 소직경화되기 때문에 내부 전극층(12)의 금속으로서의 강도가 향상된다. 그 결과, 적층 세라믹 콘덴서(100)의 강도가 높아져 균열을 억제할 수 있다.
실시예
이하, 실시 형태에 따른 적층 세라믹 콘덴서를 제작하고 특성에 대하여 조사하였다.
(실시예 1 내지 5)
평균 입경이 100㎚(비표면적 10㎡/g)인 티타늄산바륨 분말에 필요한 첨가물을 첨가하고 볼 밀로 충분히 습식 혼합 분쇄하여 유전체 재료를 얻었다. 유전체 재료에 유기 바인더 및 용제를 첨가하고 닥터 블레이드법으로 유전체 그린 시트를 제작하였다. 유전체 그린 시트의 도공 두께를 0.8㎛로 하고 유기 바인더로서 폴리비닐부티랄(PVB) 등을 사용하고, 용제로서 에탄올, 톨루엔 산 등을 첨가하였다. 그 외에 가소제 등을 첨가하였다.
다음으로, 내부 전극층(12)의 주성분 금속(Ni)의 분말(Ni 고형분으로 50wt%)과, 공재(티타늄산바륨)를 10부와, 바인더(에틸셀룰로오스)를 5부와, 용제와, 필요에 따라 기타 보조제를 포함하고 있는 내부 전극 형성용 도전 페이스트를 유성 볼 밀로 제작하였다. 표 1에 나타낸 바와 같이 주성분 금속의 분말로는, 평균 입경이 70㎚(비표면적 10㎡/g), 입경의 표준 편차가 12, 누적 입도 분포의 기울기가 8인 것을 사용하였다. 공재로는, 평균 입경이 8.6㎚(비표면적 110㎡/g), 입경의 표준 편차가 2.7, 누적 입도 분포의 기울기가 7인 것을 사용하였다.
Figure 112018030289601-pat00001
유전체 시트에 내부 전극 형성용 도전 페이스트를 스크린 인쇄하였다. 내부 전극 형성용 도전 페이스트를 인쇄한 시트를 250매 중첩시키고 그 상하에 커버 시트를 각각 적층하였다. 그 후, 열 압착에 의하여 세라믹 적층체를 얻고 소정의 형상으로 절단하였다.
얻어진 세라믹 적층체를 N2 분위기 중에서 탈바인더한 후에 세라믹 적층체의 양 단부면으로부터 각 측면에 걸쳐, Ni를 주성분으로 하는 금속 필러, 공재, 바인더, 용제 등을 포함하는 금속 페이스트를 도포하고 건조시켰다. 그 후, 환원 분위기 중에서 1100℃ 내지 1300℃에서 10분 내지 2시간, 금속 페이스트를 세라믹 적층체와 동시에 소성하여 소결체를 얻었다. 실온으로부터 최고 온도까지의 평균 승온 속도는, 실시예 1에서는 30℃/분으로 하고 실시예 2에서는 45℃/분으로 하고 실시예 3에서는 55℃/분으로 하고 실시예 4에서는 65℃/분으로 하고 실시예 5에서는 80℃/분으로 하였다.
얻어진 소결체의 형상 치수는 길이 0.6㎜, 폭 0.3㎜, 높이 0.3㎜였다. 소결체를 N2 분위기 하의 800℃의 조건에서 재산화 처리를 행한 후, 도금 처리하여 하지층(21)의 표면에 Cu 도금층(22), Ni 도금층(23) 및 Sn 도금층(24)을 형성하여 적층 세라믹 콘덴서(100)를 얻었다.
(비교예)
비교예에 있어서는, 표 1에 나타낸 바와 같이 내부 전극 형성용 도전 페이스트의 주성분 금속(Ni)의 분말로, 평균 입경이 120㎚, 입경의 표준 편차가 33, 누적 입도 분포의 기울기가 6인 것을 사용하였다. 공재로는, 평균 입경이 29㎚, 입경의 표준 편차가 8.7, 누적 입도 분포의 기울기가 5인 것을 사용하였다. 실온으로부터 최고 온도까지의 평균 승온 속도는, 비교예 1에서는 45℃/분으로 하고 비교예 2에서는 55℃/분으로 하고 비교예 3에서는 65℃/분으로 하였다. 그 외의 조건은 비교예와 마찬가지로 하였다.
도 6의 (a)는, 실시예 1 내지 5 및 비교예 1 내지 3에 있어서의 내부 전극 형성용 도전 페이스트의 주성분 금속의 입도 분포를 나타내는 도면이다. 도 6의 (a)에 나타낸 바와 같이 실시예 1 내지 5에 있어서는, 평균 입경이 작고 입도 분포가 샤프한 금속 분말을 사용하고 있음을 알 수 있다. 또한 비교예 1 내지 3에 있어서는, 평균 입경이 크고 입도 분포가 브로드한 금속 분말을 사용하고 있음을 알 수 있다. 도 6의 (b)는, 실시예 1 내지 5 및 비교예 1 내지 3에 있어서의 내부 전극 형성용 도전 페이스트의 공재의 입도 분포를 나타내는 도면이다. 도 6의 (b)에 나타낸 바와 같이 실시예 1 내지 5에 있어서는, 평균 입경이 작고 입도 분포가 샤프한 공재를 사용하고 있음을 알 수 있다. 또한 비교예 1 내지 3에 있어서는, 평균 입경이 크고 입도 분포가 브로드한 공재를 사용하고 있음을 알 수 있다.
(분석)
도 7의 (a) 및 도 7의 (b)는, 유전체층(11)과 내부 전극층(12)의 적층 방향에 있어서의 단면의 SEM(주사형 전자 현미경) 사진을 나타낸 도면이다. 도 7의 (a)는 실시예 4의 SEM 사진이고, 도 7의 (b)는 비교예 2의 SEM 사진이다. 도 7의 (a) 및 도 7의 (b)의 결과로부터 내부 전극층(12)의 두께 a 및 각 결정립(14)의 길이 b를 계측하였다. SEM 사진의 시야는 12.6㎛×8.35㎛로 하였다. 두께 a에 대해서는 도 4의 (a)에서 예시한 바와 같이, 외부 전극(20a)으로부터 외부 전극(20b)을 향하는 내부 전극층(12)의 연장 방향에 있어서 2㎛의 등간격으로 5점을 정하고, 7층의 내부 전극층(12)에 대하여 당해 연장 방향의 동일한 개소에서 두께를 측정하고 그 평균값으로 하였다. 길이 b에 대하여 도 4의 (b)에서 예시한 바와 같이, 외부 전극(20a)으로부터 외부 전극(20b)을 향하는 내부 전극층(12)의 연장 방향에 있어서 각 결정립(14)의 최장부의 길이로 하였다.
도 7의 (c)는, 도 7의 (a) 및 도 7의 (b)에서 얻어진 SEM 사진에 있어서, b/a<1로 되는 결정립(14)의 빈도를 나타내는 도면이다. 도 7의 (c)에서 나타낸 바와 같이, 비교예 2에서는 b/a<1로 되는 결정립(14)의 빈도가 0.6(60%)이었던 데 비하여, 실시예 4에서는 b/a<1로 되는 결정립(14)의 빈도가 0.9(90%)로 되었다. 도 8은, 실시예 1 내지 5 및 비교예 1 내지 3의, b/a<1로 되는 결정립(14)의 빈도의 측정 결과를 나타내는 도면이다. 도 9는 당해 측정 결과를 표로 나타낸 것이다. 도 8 및 도 9에 나타낸 바와 같이 어느 실시예에 있어서도, b/a<1로 되는 결정립(14)의 빈도가 70% 이상으로 되는 것을 확인하였다. 또한 어느 비교예에 있어서도, b/a<1로 되는 결정립(14)의 빈도가 70% 미만으로 되는 것을 확인하였다.
또한 얻어진 SEM 사진을 이용하여, 도 2에서 설명한 연속률을 측정하였다. 실시예 1 내지 5에 있어서는 연속률이 100%로 되었다. 비교예 1 내지 3에서는 연속률이 94 내지 96%로 되었다. 연속률에 대해서는, 수 매의 SEM 사진에 찍혀 있는 전체 내부 전극층의 연속률을 측정함으로써 평균값을 구하였다.
다음으로, 실시예 및 비교예에 따른 적층 세라믹 콘덴서(100)에 대하여 항절 강도의 평가를 행하였다. 실시예 1 내지 5 및 비교예 1 내지 3에 대하여, 각각 10개의 샘플에 대하여 도 10의 (a)에 도시한 바와 같이, 외부 전극(20a)과 외부 전극(20b)을 지지한 상태에서 당해 2개의 외부 전극 사이의 중앙부에 대하여 유전체층(11)과 내부 전극층(12)의 적층 방향의 하중을 가하였다. 예를 들어 외부 전극(20a, 20b)의 하면측을 지지한 경우에는 상측으로부터 하측을 향하여 하중을 가하였다. 하중을 서서히 크게 해 가서 균열이 발생한 샘플을 고장으로 판단하였다. 실시예 및 비교예에 따른 샘플에 대하여 고장이 발생한 하중의 평균값을 항절 강도로서 평가하였다.
도 10의 (b)는 항절 강도의 평가 결과를 나타내는 그래프이다. 도 10의 (b)의 종축은, 각 샘플에 대하여 고장이 발생한 하중을 나타내고 있다. 또한 도 10의 (b)에서는, 실시예 1 내지 5 및 비교예 1 내지 3에 따른 샘플의 하중의 평균을 플롯으로 나타내고, 실시예 1 내지 5 및 비교예 1 내지 3에 따른 샘플의 하중의 변동을 에러 바로 나타내고 있다. 또한 도 10의 (b)에서는, 비교예 1 내지 3에 따른 샘플의 하중의 평균을 100%로 하여 규격화한 하중을 나타내고 있다.
도 10의 (b)의 결과로부터, 각각의 샘플에서 강도의 변동은 ±10%의 범위이며, 실시예 1 내지 5에 있어서는, 비교예 1 내지 3에 비하여 항절 강도가 평균 10% 향상된 것을 알 수 있다. 이는, 내부 전극 형성용의 금속 도전 페이스트의 금속 재료로서 입도 분포가 샤프한 소직경 재료를 사용함으로써 소결 과정에 있어서 공재가 내부 전극층(12) 내에 잔존하여, 소결 시에 있어서의 내부 전극층(12)의 금속 성분의 과소결이 억제되어 내부 전극층(12)의 끊어짐이 억제되어 내부 전극층(12)의 금속으로서의 강도가 향상되고, 또한 결정립이 소직경화되어 내부 전극층(12)의 금속으로서의 강도가 향상되었기 때문으로 생각된다.
이상, 본 발명의 실시예에 대하여 상세히 설명했지만, 본 발명은 이러한 특정한 실시예에 한정되는 것은 아니며, 특허 청구범위에 기재된 본 발명의 요지의 범위 내에 있어서 다양한 변형·변경이 가능하다.
10: 적층 칩
11: 유전체층
12: 내부 전극층
13: 커버층
20a, 20b: 외부 전극
100: 적층 세라믹 콘덴서

Claims (9)

  1. 세라믹을 주성분으로 하는 유전체층과 금속을 주성분으로 하는 내부 전극층이 교대로 적층된 적층 구조를 구비하고,
    상기 내부 전극층의 두께를 a로 하고, 상기 내부 전극층의 주성분 금속의 결정립의, 상기 내부 전극층의 연장 방향의 길이를 b로 한 경우에, 상기 내부 전극층에 포함되는 상기 결정립 중 b/a<1로 되는 상기 결정립의 존재 비율이 상기 내부 전극층에 있어서 70% 이상이고,
    상기 내부 전극층에 있어서 b/a<1로 되는 상기 결정립의 존재 비율이 70％ 이상이 되는 영역에 있어서, 세라믹을 주성분으로 하는 입자가 존재하고, 인접하는 어느 유전체층과도 접촉하는 금속 결정 입자가 적어도 2개 존재하고, 상기 2개의 금속 결정 입자가 상기 내부 전극층의 연신 방향으로 접촉하여 배열되어 있으며, 상기 2개의 금속 결정 입자에 의해, 인접하는 유전체층간에 걸쳐 연장되는 결정립계가 형성되고, 상기 세라믹을 주성분으로 하는 입자가 상기 결정립계에 배치되어 있는 것을 특징으로 하는 적층 세라믹 콘덴서.
  2. 제1항에 있어서,
    상기 주성분 금속은 니켈인 것을 특징으로 하는 적층 세라믹 콘덴서.
  3. 제1항에 있어서,
    상기 입자의 주성분 세라믹은 티타늄산바륨인 것을 특징으로 하는 적층 세라믹 콘덴서.
  4. 제1항에 있어서,
    상기 유전체층의 주성분 세라믹은 티타늄산바륨인 것을 특징으로 하는 적층 세라믹 콘덴서.
  5. 세라믹 분말을 포함하는 그린 시트 상에, 평균 입경이 100㎚ 이하이고 입도 분포의 표준 편차가 15 이하인 금속 분말을 주성분으로 하고, 평균 입경이 10㎚ 이하이고 입도 분포의 표준 편차가 5 이하이며 상기 금속 분말의 입도 분포의 표준 편차보다도 작은 표준 편차의 입도 분포를 갖는 세라믹 분말을 공재로서 포함하는 금속 도전 페이스트의 패턴을 배치하는 제1 공정과,
    상기 제1 공정에 의하여 얻어진 적층 단위를 복수 적층하여 얻어진 세라믹 적층체를 소성하는 제2 공정을 포함하고,
    상기 제2 공정에 있어서, 상기 금속 분말의 소결에 의하여 얻어지는 내부 전극층의 두께를 a로 하고, 상기 내부 전극층의 주성분 금속의 결정립의, 상기 내부 전극층의 연장 방향의 길이를 b로 한 경우에, 상기 내부 전극층에 포함되는 상기 결정립 중 b/a<1로 되는 상기 결정립의 존재 비율을 상기 내부 전극층에 있어서 70% 이상으로 하고,
    상기 내부 전극층에 있어서 b/a<1로 되는 상기 결정립의 존재 비율이 70％ 이상이 되는 영역에 있어서, 인접하는 어느 유전체층과도 접촉하는 금속 결정 입자가 적어도 2개 존재하고, 상기 2개의 금속 결정 입자가 상기 내부 전극층의 연신 방향으로 접촉하여 배열되고, 상기 2개의 금속 결정 입자에 의해, 인접하는 유전체층간에 걸쳐 연장되는 결정립계가 형성되고, 상기 공재가 상기 결정립계에 배치되도록 상기 제2 공정을 행하는 것을 특징으로 하는, 적층 세라믹 콘덴서의 제조 방법.
  6. 제5항에 있어서,
    상기 제2 공정에 있어서, 실온으로부터 최고 온도까지의 평균 승온 속도를 30℃/분 이상 80℃/분 이하로 하는 것을 특징으로 하는, 적층 세라믹 콘덴서의 제조 방법.
  7. 제5항에 있어서,
    상기 금속 분말은 니켈을 주성분으로 하는 것을 특징으로 하는, 적층 세라믹 콘덴서의 제조 방법.
  8. 제5항에 있어서,
    상기 공재는 티타늄산바륨을 주성분으로 하는 것을 특징으로 하는, 적층 세라믹 콘덴서의 제조 방법.
  9. 제5항에 있어서,
    상기 그린 시트의 세라믹 분말은 티타늄산바륨을 주성분으로 하는 것을 특징으로 하는, 적층 세라믹 콘덴서의 제조 방법.
KR1020180035047A 2017-04-05 2018-03-27 적층 세라믹 콘덴서 및 그 제조 방법 KR102520018B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017075461A JP6986361B2 (ja) 2017-04-05 2017-04-05 積層セラミックコンデンサおよびその製造方法
JPJP-P-2017-075461 2017-04-05

Publications (2)

Publication Number Publication Date
KR20180113163A KR20180113163A (ko) 2018-10-15
KR102520018B1 true KR102520018B1 (ko) 2023-04-11

Family

ID=63711827

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180035047A KR102520018B1 (ko) 2017-04-05 2018-03-27 적층 세라믹 콘덴서 및 그 제조 방법

Country Status (3)

Country Link
US (1) US10741329B2 (ko)
JP (1) JP6986361B2 (ko)
KR (1) KR102520018B1 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6986360B2 (ja) 2017-04-05 2021-12-22 太陽誘電株式会社 積層セラミックコンデンサおよびその製造方法
JP7169069B2 (ja) * 2017-05-16 2022-11-10 太陽誘電株式会社 積層セラミックコンデンサおよびその製造方法
JP6946907B2 (ja) * 2017-09-28 2021-10-13 Tdk株式会社 積層電子部品
KR102147408B1 (ko) * 2018-08-23 2020-08-24 삼성전기주식회사 적층 세라믹 전자부품 및 그 제조방법
KR102078032B1 (ko) 2019-06-12 2020-02-17 일성기계공업 주식회사 유기용제를 사용하는 건조기 챔버구조체
JP7536434B2 (ja) * 2019-10-04 2024-08-20 太陽誘電株式会社 セラミック電子部品の製造方法、およびシート部材
JP7196810B2 (ja) * 2019-10-04 2022-12-27 株式会社村田製作所 積層セラミックコンデンサ
JP7421313B2 (ja) * 2019-11-22 2024-01-24 太陽誘電株式会社 セラミック電子部品およびその製造方法
JP7523922B2 (ja) * 2020-03-03 2024-07-29 太陽誘電株式会社 セラミック電子部品の製造方法、および金属導電ペースト
CN112768234B (zh) * 2020-12-28 2021-09-24 潮州三环（集团）股份有限公司 一种镍电极浆料及其制备方法与应用

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004323866A (ja) * 2003-04-21 2004-11-18 Murata Mfg Co Ltd ニッケル粉末の製造方法及びニッケル粉末
JP2009081033A (ja) * 2007-09-26 2009-04-16 Noritake Co Ltd 高速焼成用導体ペースト
JP2014007187A (ja) * 2012-06-21 2014-01-16 Taiyo Yuden Co Ltd 積層セラミック電子部品

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4764494A (en) 1985-04-26 1988-08-16 Asahi Kasei Kogyo Kabushiki Kaisha Dielectric ceramic compositions and process for producing the same
JPH11189801A (ja) 1997-12-25 1999-07-13 Kawatetsu Mining Co Ltd ニッケル超微粉
EP1151814A4 (en) 1999-11-12 2006-11-02 Mitsui Mining & Smelting Co NICKEL POWDER AND CONDUCTIVE PASTE
JP2002343669A (ja) 2001-05-18 2002-11-29 Tdk Corp 積層セラミック電子部品
US6917511B1 (en) 2001-08-14 2005-07-12 Neophotonics Corporation Reactive deposition for the formation of chip capacitors
KR100795987B1 (ko) 2006-04-11 2008-01-21 삼성전기주식회사 니켈 나노입자의 제조방법
JP2009079239A (ja) * 2007-09-25 2009-04-16 Sumitomo Electric Ind Ltd ニッケル粉末、またはニッケルを主成分とする合金粉末およびその製造方法、導電性ペースト、並びに積層セラミックコンデンサ
JP5155743B2 (ja) 2008-03-04 2013-03-06 三井金属鉱業株式会社 導電性ペースト用銅粉及び導電性ペースト
KR101843190B1 (ko) * 2011-08-31 2018-03-28 삼성전기주식회사 세라믹 전자부품 및 이의 제조방법
WO2013145423A1 (ja) 2012-03-30 2013-10-03 太陽誘電株式会社 積層セラミックコンデンサ及びその製造方法
KR101598945B1 (ko) 2012-04-19 2016-03-02 가부시키가이샤 무라타 세이사쿠쇼 도전성 페이스트, 적층 세라믹 전자부품, 및 상기 적층 세라믹 전자부품의 제조방법
KR101761939B1 (ko) 2012-04-26 2017-07-26 삼성전기주식회사 적층 세라믹 전자부품 및 이의 제조방법
KR101580350B1 (ko) * 2012-06-04 2015-12-23 삼성전기주식회사 적층 세라믹 부품
KR20140102003A (ko) 2013-02-13 2014-08-21 삼성전기주식회사 도전성 페이스트 조성물, 이를 이용한 적층 세라믹 커패시터 및 이를 이용한 적층 세라믹 커패시터의 제조 방법
JP2015053502A (ja) * 2014-10-23 2015-03-19 株式会社村田製作所 積層セラミックコンデンサ
JP7063326B2 (ja) * 2017-03-30 2022-05-09 住友大阪セメント株式会社 複合焼結体、静電チャック部材、静電チャック装置および複合焼結体の製造方法
JP6986360B2 (ja) * 2017-04-05 2021-12-22 太陽誘電株式会社 積層セラミックコンデンサおよびその製造方法
US10483038B2 (en) * 2017-05-16 2019-11-19 Taiyo Yuden Co., Ltd. Multilayer ceramic capacitor and manufacturing method of multilayer ceramic capacitor
JP6996867B2 (ja) * 2017-05-16 2022-01-17 太陽誘電株式会社 積層セラミックコンデンサおよびその製造方法
JP7131955B2 (ja) * 2017-08-08 2022-09-06 太陽誘電株式会社 積層セラミックコンデンサおよびその製造方法
KR102587765B1 (ko) * 2017-08-10 2023-10-12 다이요 유덴 가부시키가이샤 적층 세라믹 콘덴서 및 그 제조 방법
JP7290914B2 (ja) * 2018-02-26 2023-06-14 太陽誘電株式会社 積層セラミックコンデンサの製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004323866A (ja) * 2003-04-21 2004-11-18 Murata Mfg Co Ltd ニッケル粉末の製造方法及びニッケル粉末
JP2009081033A (ja) * 2007-09-26 2009-04-16 Noritake Co Ltd 高速焼成用導体ペースト
JP2014007187A (ja) * 2012-06-21 2014-01-16 Taiyo Yuden Co Ltd 積層セラミック電子部品

Also Published As

Publication number Publication date
US10741329B2 (en) 2020-08-11
US20180294101A1 (en) 2018-10-11
JP2018181941A (ja) 2018-11-15
KR20180113163A (ko) 2018-10-15
JP6986361B2 (ja) 2021-12-22

Similar Documents

Publication Publication Date Title
KR102520018B1 (ko) 적층 세라믹 콘덴서 및 그 제조 방법
CN108735508B (zh) 多层陶瓷电容器及其制造方法
KR102648161B1 (ko) 적층 세라믹 콘덴서 및 그 제조 방법
KR102587765B1 (ko) 적층 세라믹 콘덴서 및 그 제조 방법
KR102412983B1 (ko) 적층 세라믹 콘덴서 및 그 제조 방법
US11017945B2 (en) Multilayer ceramic capacitor and manufacturing method of multilayer ceramic capacitor
JP6986360B2 (ja) 積層セラミックコンデンサおよびその製造方法
KR102684967B1 (ko) 적층 세라믹 콘덴서 및 그 제조 방법
JP6823975B2 (ja) 積層セラミックコンデンサおよびその製造方法
KR20180027351A (ko) 적층 세라믹 콘덴서 및 그 제조 방법
JP2019036708A (ja) 積層セラミックコンデンサおよびその製造方法
CN108878147A (zh) 多层陶瓷电容器以及多层陶瓷电容器的制造方法
KR20220136140A (ko) 세라믹 전자 부품 및 그 제조 방법
CN113327768A (zh) 陶瓷电子元件及其制造方法
KR102491421B1 (ko) 적층 세라믹 콘덴서 및 그 제조 방법
JP7262640B2 (ja) セラミックコンデンサ
JP2022188286A (ja) 積層セラミックコンデンサおよびその製造方法
US20210147298A1 (en) Ceramic raw material powder, dielectric green sheet, method of making ceramic raw material powder, and method of manufacturing ceramic electronic component
JP2021061291A (ja) セラミック電子部品の製造方法、およびシート部材
JP2023060234A (ja) 積層セラミックコンデンサ
KR20230127904A (ko) 유전체 조성물, 적층 세라믹 전자 부품 및 적층 세라믹 전자 부품의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant