[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP7196810B2 - 積層セラミックコンデンサ - Google Patents

積層セラミックコンデンサ Download PDF

Info

Publication number
JP7196810B2
JP7196810B2 JP2019184063A JP2019184063A JP7196810B2 JP 7196810 B2 JP7196810 B2 JP 7196810B2 JP 2019184063 A JP2019184063 A JP 2019184063A JP 2019184063 A JP2019184063 A JP 2019184063A JP 7196810 B2 JP7196810 B2 JP 7196810B2
Authority
JP
Japan
Prior art keywords
internal electrode
region
laminate
ceramic capacitor
multilayer ceramic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019184063A
Other languages
English (en)
Other versions
JP2021061302A (ja
Inventor
光 奥田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2019184063A priority Critical patent/JP7196810B2/ja
Priority to US17/015,737 priority patent/US11404214B2/en
Priority to KR1020200121153A priority patent/KR102406443B1/ko
Priority to CN202011019192.2A priority patent/CN112614697B/zh
Publication of JP2021061302A publication Critical patent/JP2021061302A/ja
Application granted granted Critical
Publication of JP7196810B2 publication Critical patent/JP7196810B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/008—Selection of materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/008—Selection of materials
    • H01G4/0085—Fried electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H01G4/1227—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates based on alkaline earth titanates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Description

本発明は、積層セラミックコンデンサに関する。
積層セラミックコンデンサの一例として、特許文献１には、セラミック素子中に、複数の内部電極がセラミック層を介して対向するように配置され、かつ、互いに対向する内部電極が交互にセラミック素子の逆側の端面に引き出され、該端面に形成された外部電極に接続された構造を有する積層セラミック電子部品において、内部電極の引き出し部を、セラミック素子の端面に近づくにつれて幅が徐々に狭くなるテーパー形状部とすることで、セラミック素子の内部に水分が侵入することを防ぐことが開示されている。
特開２００４－１７９５３１号公報
特許文献１に記載の積層セラミックコンデンサは、例えば、内部電極を印刷したセラミックグリーンシートを積層、圧着、焼成した後、外部電極を形成することで作製される。
積層セラミックコンデンサの静電容量の向上のためには、内部電極を絶縁する誘電体層の厚さを薄くして内部電極間の距離を短くすることが考えられるが、誘電体層の厚さを薄くすると内部電極間の絶縁性が低下し、積層セラミックコンデンサの絶縁抵抗が低下するという問題があった。
本発明は、誘電体層の厚さが薄い場合においても、絶縁抵抗の低下を抑制することのできる積層セラミックコンデンサを提供することを目的とする。
本発明の積層セラミックコンデンサは、交互に積層された複数の誘電体層及び複数の内部電極層を含み、積層方向に相対する第１の主面及び第２の主面と、上記積層方向に直交する長さ方向に相対する第１の端面及び第２の端面と、上記積層方向及び上記長さ方向に直交する幅方向に相対する第１の側面及び第２の側面とを有する積層体と、上記積層体の表面に設けられ、上記内部電極層と接続された外部電極と、を備える積層セラミックコンデンサであって、上記誘電体層の平均厚さは０．５μｍ以下であり、上記内部電極層を上記積層方向から平面視した際に、上記内部電極層は、有効領域となる内部電極本体部と、上記内部電極本体部を上記積層体の上記第１の端面又は上記第２の端面に引き出す内部電極引き出し部とを有し、上記積層体の幅方向における、上記内部電極引き出し部の長さは、上記内部電極本体部の長さの１／２以下であり、上記内部電極層は、内部電極層を構成する導電成分の連続性が相対的に高い第１領域と、上記導電成分の連続性が相対的に低い第２領域とを有しており、上記内部電極本体部の略中央部は、上記第１領域で構成されており、上記内部電極引き出し部の少なくとも一部は、上記第２領域で構成されていることを特徴とする。
また、本発明の積層セラミックコンデンサの別の形態は、交互に積層された複数の誘電体層及び複数の内部電極層を含み、積層方向に相対する第１の主面及び第２の主面と、上記積層方向に直交する長さ方向に相対する第１の端面及び第２の端面と、上記積層方向及び上記長さ方向に直交する幅方向に相対する第１の側面及び第２の側面とを有する積層体と、上記積層体の表面に設けられ、上記内部電極層と接続された外部電極と、を備える積層セラミックコンデンサであって、上記誘電体層の平均厚さが、上記誘電体層を構成する誘電体グレインの平均粒径の３．４倍以下であり、上記内部電極層を上記積層方向から平面視した際に、上記内部電極層は、有効領域となる内部電極本体部と、上記内部電極本体部を上記積層体の上記第１の端面又は上記第２の端面に引き出す内部電極引き出し部とを有し、上記積層体の幅方向における、上記内部電極引き出し部の長さは、上記内部電極本体部の長さの１／２以下であり、上記内部電極層は、内部電極層を構成する導電成分の連続性が所定のしきい値以上の第１領域と、上記導電成分の連続性が所定のしきい値未満の第２領域とを有しており、上記内部電極本体部の略中央部は、上記第１領域で構成されており、上記内部電極引き出し部の少なくとも一部は、上記第２領域で構成されており、上記内部電極本体部の上記第１の側面側の端部において、上記積層体を上記長さ方向及び上記高さに並行、かつ、上記幅方向に垂直な方向に切断した切断面において、上記内部電極本体部を上記長さ方向に５等分して、上記第１の端面から順に領域Ｌａ、領域Ｌｂ、領域Ｌｃ、領域Ｌｄ及び領域Ｌｅと設定した場合の、上記領域Ｌｂにおける上記内部電極層の導電成分の連続性が、上記領域Ｌａ及び上記領域Ｌｃにおける上記内部電極層の導電成分の連続性よりも高く、上記内部電極本体部の上記第１の側面側の端部から上記第２の側面側に２０μｍ移動した位置、及び、上記内部電極本体部の幅方向の中央の位置において、上記積層体を上記長さ方向及び上記高さ方向に並行、かつ、上記幅方向に垂直な方向に切断した切断面において、上記内部電極本体部を上記長さ方向に５等分した際の、上記第１の端面側の領域における上記内部電極層の導電成分の連続性が、上記内部電極本体部の略中央の領域における上記内部電極層の導電成分の連続性よりも低いことを特徴とする。
本発明によれば、誘電体層の厚さが薄い場合においても、絶縁抵抗の低下を抑制することのできる積層セラミックコンデンサを提供することができる。
図１は、本発明の積層セラミックコンデンサの一例を模式的に示す斜視図である。 図２は、図１に示す積層セラミックコンデンサのＩ－Ｉ線断面図である。 図３は、ＬＴ断面において線カバレッジを測定する方法を模式的に示す図である。 図４は、図３において破線で示した領域を実際の積層セラミックコンデンサにおいて拡大したＳＥＭ画像である。 図５は、図１に示す積層セラミックコンデンサのＩＩ－ＩＩ線断面図である。 図６は、図１に示す積層セラミックコンデンサのＩＩＩ－ＩＩＩ線断面図である。 図７は、図１に示す積層セラミックコンデンサのＩＶ－ＩＶ線断面図である。 図８は、実施例１に係る積層セラミックコンデンサにおいてＬＴ断面を露出させる位置を説明するＷＴ断面のＳＥＭ画像である。 図９は、実施例１に係る積層セラミックコンデンサの領域Ｌａを示すＳＥＭ画像である。 図１０は、実施例１に係る積層セラミックコンデンサの領域Ｌｂを示すＳＥＭ画像である。 図１１は、実施例１に係る積層セラミックコンデンサの領域Ｌｃを示すＳＥＭ画像である。 図１２は、実施例１に係る積層セラミックコンデンサのＷＴ断面のＳＥＭ画像である。 図１３は、図１２の上部を上下方向に引き伸ばした拡大図である。 図１４は、比較例１に係る積層セラミックコンデンサの領域Ｗａを示すＳＥＭ画像である。 図１５は、比較例１に係る積層セラミックコンデンサの領域Ｗｂを示すＳＥＭ画像である。 図１６は、比較例１に係る積層セラミックコンデンサの領域Ｗｃを示すＳＥＭ画像である。
以下、本発明の積層セラミックコンデンサについて説明する。
しかしながら、本発明は、以下の構成に限定されるものではなく、本発明の要旨を変更しない範囲において適宜変更して適用することができる。なお、以下において記載する個々の望ましい構成を２つ以上組み合わせたものもまた本発明である。
［積層セラミックコンデンサ］
本発明の積層セラミックコンデンサは、交互に積層された複数の誘電体層及び複数の内部電極層を含み、積層方向に相対する第１の主面及び第２の主面と、上記積層方向に直交する長さ方向に相対する第１の端面及び第２の端面と、上記積層方向及び上記長さ方向に直交する幅方向に相対する第１の側面及び第２の側面とを有する積層体と、上記積層体の表面に設けられ、上記内部電極層と接続された外部電極と、を備える。
本明細書においては、積層セラミックコンデンサ及び積層体の積層方向、長さ方向、幅方向を、図１において、それぞれＴ、Ｌ、Ｗで定める方向とする。ここで、積層方向（Ｔ方向）と長さ方向（Ｌ方向）と幅方向（Ｗ方向）とは互いに直交する。積層方向（Ｔ方向）は、複数の誘電体層と複数の内部電極層とが積み上げられていく方向である。
図１は、本発明の積層セラミックコンデンサの一例を模式的に示す斜視図である。
図１に示すように、積層セラミックコンデンサ１は、積層体１０と積層体１０の表面に設けられる第１の外部電極５１及び第２の外部電極５２からなる。
積層体１０は、積層方向（Ｔ方向）に相対する第１の主面１１及び第２の主面１２と、積層方向（Ｔ方向）に直交する幅方向（Ｗ方向）に相対する第１の側面１３及び第２の側面１４と、積層方向（Ｔ方向）及び幅方向（Ｗ方向）に直交する長さ方向（Ｌ方向）に相対する第１の端面１５及び第２の端面１６とを有する。
本明細書においては、第１の端面１５及び第２の端面１６に直交し、かつ、積層方向（Ｔ方向）と平行な積層セラミックコンデンサ１又は積層体１０の断面をＬＴ断面という。また、第１の側面１３及び第２の側面１４に直交し、かつ、積層方向（Ｔ方向）と平行な積層セラミックコンデンサ１又は積層体１０の断面をＷＴ断面という。また、第１の端面１５、第２の端面１６、第１の側面１３及び第２の側面１４に直交し、かつ、積層方向（Ｔ方向）に直交する積層セラミックコンデンサ１又は積層体１０の断面をＬＷ断面という。
積層体１０は、角部及び稜線部に丸みが付けられていることが好ましい。角部は、積層体の３面が交わる部分であり、稜線部は、積層体の２面が交わる部分である。
図１に示す積層セラミックコンデンサ１では、積層体１０の長さ方向（Ｌ方向）の寸法は、幅方向（Ｗ方向）の寸法より長い。しかし、積層体１０の長さ方向の寸法は、幅方向の寸法より短くてもよいし、幅方向の寸法と同じであってもよい。
第１の外部電極５１は、積層体１０の第１の端面１５に配置される。第１の外部電極５１は、積層体１０の第１の端面１５から延伸して第１の主面１１、第２の主面１２、第１の側面１３及び第２の側面１４の一部を覆うように配置されることが好ましい。
第２の外部電極５２は、積層体１０の第２の端面１６に配置される。第２の外部電極５２は、積層体１０の第２の端面１６から延伸して第１の主面１１、第２の主面１２、第１の側面１３及び第２の側面１４の一部を覆うように配置されることが好ましい。
図２は、図１に示す積層セラミックコンデンサのＩ－Ｉ線断面図である。
積層体１０は、交互に積層された複数の誘電体層２０と複数の内部電極層２１とを含む。
図２に示すように、積層体１０の第１の端面１５及び第２の端面１６の近傍において、内部電極層２１が積層方向の中央側に向かって変形している。
この変形は、表面に内部電極層となる電極パターンを付与したセラミックグリーンシートを用いて積層体を作製するという積層セラミックコンデンサの製造プロセスに由来するものである。
内部電極を引き出す部分において誘電体層に次の挙動が発生すると推測される。内部電極層となる電極パターンを印刷したセラミックグリーンシートを複数枚積層すると、電極パターンが形成されている部分が厚くなり、電極パターンが形成されていない部分が薄くなる。内部電極層を引き出す部分については、内部電極層が対向する端面に交互に引き出されるため、その厚さが有効部となる内部電極層が形成される領域よりも薄くなる。
このような積層体を加圧成形すると、セラミックグリーンシートの厚さの薄い領域である内部電極層を引き出す部分において積層方向以外の方向からの力が加わって、誘電体層が変位して内部電極間の絶縁抵抗の低下が発生すると推測される。特に、誘電体層の厚さが薄くなると、絶縁抵抗の低下の程度が、無視できなくなると考えられる。
内部電極層２１に挟まれた誘電体層２０の平均厚さは、０．５μｍ以下である。
内部電極層２１に挟まれた誘電体層２０の平均厚さは、好ましくは、０．１μｍ以上、０．５μｍ以下である。
誘電体層２０は、誘電体材料により形成される。誘電体材料としては、例えば、チタン酸バリウム、チタン酸カルシウム、チタン酸ストロンチウム、チタン酸バリウムカルシウム又はジルコン酸カルシウムなどの主成分を含む誘電体セラミックを用いることができる。上記の誘電体材料を主成分として含む場合、所望する積層セラミックコンデンサ１の特性に応じて、例えば、Ｍｇ化合物、Ｍｎ化合物、Ｓｉ化合物、Ａｌ化合物、Ｖ化合物、Ｎｉ化合物などの主成分よりも含有量の少ない副成分を添加したものを用いてもよい。
誘電体層２０となるセラミックグリーンシートを構成する焼成前の誘電体材料の平均粒子径は、１５０ｎｍ以下であることが好ましい。セラミックグリーンシートの平均厚さは、焼成前の誘電体材料の平均粒子径の４．７倍以下であることが誘電体層の薄層化にとって好ましい。
また、焼成後の誘電体層２０を構成する誘電体グレインの粒径は、粒成長によって概ね１００ｎｍから４００ｎｍの範囲内となる。誘電体グレインの平均粒径は、１５０ｎｍから３００ｎｍの範囲内であることが好ましい。積層セラミックコンデンサの低背化にとって、焼成後の誘電体層２０の平均厚さが０．５μｍ以下であることが好ましく、誘電体層２０の平均厚さが、誘電体グレインの平均粒径の３．４倍以下であることが好ましい。誘電体層２０による内部電極層２１の電気的絶縁を充分に得るため、誘電体層２０の平均厚さが、誘電体グレインの平均粒径の１．３倍以上であることが好ましい。
なお、複数の内部電極層および複数の誘電体層の各々の平均厚さは、研磨により露出させた積層体の長さ方向に直交する断面をＳＥＭにて観察し、積層体の断面の中心を通る積層方向に沿った中心線、およびこの中心線から両側に等間隔に２本ずつ引いた線の合計５本の線上における厚さを測定し、この５つの測定値の平均値とする。
また、誘電体グレインの平均粒径は、ＳＥＭでスキャンされた断面画像を解析することで測定できる。例えば、ＪＩＳ Ｇ ０５１１の規格に準拠する平均粒径を測定するソフトウェアを用いることで、誘電体グレインの平均粒径が測定される。
内部電極層２１は、適宜の導電成分により構成することができる。内部電極層２１は、例えば、Ｎｉ、Ｃｕ、Ａｇ、Ｐｄ、Ａｕなどの金属や、これらの金属の１種を含む例えばＡｇ－Ｐｄ合金などの合金を含有している。内部電極層２１は、さらに誘電体層２０に含まれる誘電体材料と同一組成系の誘電体粒子を含んでいてもよい。
内部電極層２１の合計の積層枚数は、５枚以上２０００枚以下であることが好ましく、４０枚以上４００枚以下であることがより好ましい。
内部電極層２１の平均厚さは、０．３μｍ以上３０μｍ以下であることが好ましい。
第１の端面１５に露出する内部電極層２１の表面には、第１の外部電極５１を構成する導電成分の比率が相対的に高く空隙率が相対的に低い部分である緻密部５１ａが連続的に形成されていることが好ましい。
また、第２の端面１６に露出する内部電極層２１の表面には、第２の外部電極５２を構成する導電成分の比率が相対的に高く空隙率が相対的に低い部分である緻密部５２ａが連続的に形成されていることが好ましい。
第１の端面１５に露出する内部電極層２１の表面及び第２の端面１６に露出する内部電極層２１の表面にそれぞれ、緻密部５１ａ及び緻密部５２ａが形成されていると、内部電極層２１と第１の外部電極５１又は第２の外部電極５２との接触性を向上させることができる。
第１の外部電極５１の緻密部５１ａ及び第２の外部電極５２の緻密部５２ａにおける導電成分の比率は、第１の外部電極５１及び第２の外部電極５２の緻密部以外の部分における導電成分の比率に比べて高いことが好ましい。また第１の外部電極５１の緻密部５１ａ及び第２の外部電極５２の緻密部５２ａにおける空隙率は、第１の外部電極５１及び第２の外部電極５２の緻密部以外の部分における空隙率に比べて低いことが好ましい。
第１の外部電極５１及び第２の外部電極５２の導電成分の比率は、ＳＥＭ－ＥＤＸによって測定することができる。
具体的には、積層セラミックコンデンサをＬＴ方向に切断した際の第１の外部電極５１及び第２の外部電極５２の切断面をＳＥＭ－ＥＤＸにより測定して得られる元素マッピング画像から、１００ｎｍ×１００ｎｍの面積に占める導電成分が占める面積の割合を導電成分の比率とし、外部電極を長さ方向に３分割した各領域から３箇所ずつ測定した導電成分の比率の平均値を外部電極の導電成分の比率とする。
一方、緻密部における導電成分の比率は、積層体１０の第１の端面１５又は第２の端面１６に露出する内部電極層２１の表面の１００ｎｍ×１００ｎｍの領域を５箇所で測定して得られた導電成分の比率の平均値とする。
第１の外部電極５１及び第２の外部電極５２の空隙率は、ＳＥＭによって測定することができる。
具体的には、積層セラミックコンデンサをＬＴ方向に切断した際の第１の外部電極５１及び第２の外部電極５２の切断面をＳＥＭにより観測して得られる拡大画像において、１００ｎｍ×１００ｎｍの面積に占める空隙の面積の割合を空隙率とする。
一方、緻密部における空隙率は、積層体１０の第１の端面１５又は第２の端面１６に露出する内部電極層２１の表面の１００ｎｍ×１００ｎｍの領域を５箇所で測定して得られた空隙率の平均値とする。
本発明の積層セラミックコンデンサでは、内部電極層が、内部電極層を構成する導電成分の連続性が相対的に高い第１領域と、導電成分の連続性が相対的に低い第２領域とを有している。
内部電極層を構成する導電成分の連続性の高低は、以下の方法で測定される線カバレッジにより比較される。
まず、内部電極層が露出するように、積層体のＬＴ断面を研磨して内部電極層を露出させる。このとき、研磨により内部電極ダレを除去する。続いて、積層体のうち、内部電極層の有効部となる領域を積層体の長さ方向に５等分し、積層体の一方の端面に最も近い領域（領域Ｌａ）、中央の領域（領域Ｌｃ）及びこれに挟まれる領域（領域Ｌｂ）の３つの領域を区画する。その後、各領域の全ての内部電極層に対して、内部電極層を厚さの均一なシートと仮定した場合の内部電極層の面積と、実際の内部電極層を構成する導電成分が占める面積とを比較して、内部電極層を厚さの均一なシートと仮定した場合の内部電極層の面積に対する、実際の内部電極層を構成する導電成分が占める面積の割合を線カバレッジとする。求めた全ての内部電極層の線カバレッジの平均値を、各領域の線カバレッジの平均値とする。
ＳＥＭの拡大倍率は１０００倍以上、５０００倍以下であればよいが、２０００倍であることが好ましい。なお、すべての領域において、加速電圧、倍率等の測定条件は固定するものとする。
なお、線カバレッジを測定する際に露出させる積層体の断面は、ＷＴ断面であってもよい。この場合、内部電極層の有効部となる領域を積層体の幅方向に５等分し、積層体の一方の側面に最も近い領域を領域Ｗａ、中央の領域をＷｃ、これらに挟まれる領域をＷｂとして、各領域における線カバレッジの平均値を求める。
線カバレッジの測定方法を、図３及び図４を参照しながら説明する。
図３は、ＬＴ断面において線カバレッジを測定する方法を模式的に示す図であり、図２に示す積層セラミックコンデンサの断面図に補助線を追加したものである。
図３に示す積層セラミックコンデンサ１において有効部となる領域は、第１の端部１５に露出する内部電極層２１と第２の端部１６に露出する内部電極層２１とが対向する領域（図３において、両矢印Ｌ１で示される領域）である。有効部となる領域Ｌ１を積層体１０の長さ方向に５等分した各領域（Ｌａ、Ｌｂ、Ｌｃ、Ｌｄ、Ｌｅ）のうち、第２の端部１５に最も近い領域Ｌａ、中央の領域Ｌｃ、これらに挟まれる領域Ｌｂを区画する。
図３に示す領域Ｌａを実際の積層セラミックコンデンサにおいて観察したＳＥＭ画像を、図４に示す。図４は、図３において破線で示した領域を実際の積層セラミックコンデンサにおいて拡大したＳＥＭ画像である。
図４に示すように、領域Ｌａでは、内部電極層２１と誘電体層２０とが交互に積層されている。
誘電体層２０は、誘電体グレイン１２０で構成されている。
内部電極層２１は、導電成分１２１が存在する領域と導電成分１２１が存在しない領域１２２とを有している。
図４に示すＳＥＭ画像において、領域Ｌａと同じ長さの仮想線Ｌｐの長さに対する、実際に内部電極層２１を構成する導電成分１２１が占める領域の長さ（すなわち、導電成分１２１が存在しない領域を除いた長さ）の割合が線カバレッジとなる。
この線カバレッジの測定を各領域の全ての内部電極層で行い、平均値を求める。
上記方法による線カバレッジの測定を、積層体の幅方向における切断位置を変更した複数のＬＴ断面において測定することによって、内部電極層を構成する内部電極本体部における線カバレッジの分布を求めることができる。
上記方法によって求めた線カバレッジの平均値が、所定のしきい値以上の領域が第１領域であり、所定のしきい値未満の領域が第２領域である。
線カバレッジの所定のしきい値は、積層体を幅方向の中央で切断したＬＴ断面における領域Ｌｃの線カバレッジの値の９０％とする。
上述した線カバレッジの測定を、積層体の幅方向における切断位置を変更して複数回行うことで、内部電極層における第１領域及び第２領域のＬＷ面における分布を確認することができる。
積層体を幅方向の中央で切断したＬＴ断面における領域Ｌｃは、内部電極本体部の略中央部に相当する。一方、内部電極層の側面側の端部に近い部分が露出するように積層体を切断したＬＴ断面における領域Ｌａ、領域Ｌｂ及び領域Ｌｃはいずれも、内部電極本体部の周縁部（略中央部ではない部分）に相当する。
従って、例えば、積層体を幅方向の中央で切断したＬＴ断面における領域Ｌｃの線カバレッジの値が、積層体を内部電極層の側面側の端部に近い部分が露出するように積層体を切断したＬＴ断面における領域Ｌａ、領域Ｌｂ及び領域Ｌｃにおける線カバレッジの値よりも高いことを確認することで、内部電極本体部の略中央部が第１領域で構成されていることを確認することができる。
図５は、図１に示す積層セラミックコンデンサのＩＩ－ＩＩ線断面図である。
内部電極層２１を積層体１０の積層方向（Ｔ方向）からみた場合、内部電極層２１は、有効領域となる略矩形形状の内部電極本体部２３と、内部電極本体部２３を第１の端面１５又は第２の端面１６に引き出す内部電極引き出し部２２とを有する。
図５では、内部電極層２１が積層体１０の第１の端面１５に引き出されている。
なお、内部電極本体部が第１領域に、内部電極引き出し部が第２領域に、それぞれ対応しているわけではない。従って、内部電極本体部が第１領域及び第２領域で構成されていてもよいし、内部電極引き出し部が第１領域及び第２領域で構成されていてもよい。
内部電極本体部２３の略中央部は、第１領域で構成されている。
内部電極本体部２３の略中央部が第１領域で構成されていると、誘電体層２０を介して対向する内部電極本体部との間で充分な静電容量を発生させることができる。
内部電極本体部の中央とは、内部電極本体部を矩形形状とみなした場合の対角線の交点Ｐであり、内部電極本体部の略中央部は、内部電極本体部の中央を含む領域である。
内部電極引き出し部２２の少なくとも一部は、第２領域で構成されている。
内部電極引き出し部２２の少なくとも一部が第２領域で構成されていると、誘電体層の平均厚さが０．５μｍ以下の場合であっても、内部電極層２１同士が接触することによる絶縁不良を抑制することができる。
一方、内部電極引き出し部２２の少なくとも一部が第２領域で構成されていると、内部電極層２１と第１の外部電極５１又は第２の外部電極５２との接触性が低下する。このとき、第１の外部電極５１及び第２の外部電極５２の内部電極層２１と接触する部分に緻密部５１ａ及び緻密部５２ａが連続的に形成されていると、内部電極層２１と第１の外部電極５１及び内部電極層２１と第２の外部電極５２との接触性を向上させることができる。
さらに、内部電極層は、第１の端面１５と第２の端面１６とに交互に引き出されるため、内部電極引き出し部２２は積層時に段差が生じやすく、段差によって内部電極層２１と誘電体層２０との密着性が低下してしまう場合がある。これに対して、内部電極引き出し部２２の少なくとも一部が第２領域で構成されていると、内部電極引き出し部２２と誘電体層２０との密着性を向上させることができる。
第１領域は内部電極層を構成する導電成分の連続性が相対的に高い、すなわち線カバレッジが高いため、相対的に導電性が高い。
第２領域は内部電極層を構成する導電成分の連続性が相対的に低い、すなわち線カバレッジが低いため、相対的に導電性が低い。
第１領域の線カバレッジの値Ｃ１は、８０％以上、９８％以下であることが好ましい。
第２領域の線カバレッジの値Ｃ２は、５５％以上、８０％未満であることが好ましい。
第１領域の線カバレッジの値Ｃ１に対する第２領域の線カバレッジの値Ｃ２の割合［Ｃ２／Ｃ１］は、０．８９以下であることが好ましい。
積層方向から内部電極層２１及び誘電体層２０を平面視した際に、内部電極層２１が誘電体層２０を覆っている面積の割合は、５５％以上であることが好ましく、８５％以上であることがより好ましく、９０％以上であることがさらに好ましい。
第２領域においては、積層方向から内部電極層２１を上面視した際に、内部電極層２１を構成する導電成分が存在しない箇所があってもよい。
この場合、対向する誘電体層２０同士が直接接合することによって誘電体層２０同士の接着力が向上し、層間剥離を抑制することができる。
積層セラミックコンデンサ１では、積層体１０の幅方向（Ｗ方向）における内部電極引き出し部２２の長さＷ２が、内部電極本体部２３の長さＷ１の１／２以下となっている。
幅方向における内部電極引き出し部２２の長さＷ２が、内部電極本体部２３の長さＷ１の１／２以下であると、積層体１０の端面に露出する内部電極層２１の面積が小さくなり、積層体１０への水分の侵入等に起因する積層セラミックコンデンサ１の劣化を抑制することができる。
積層体の幅方向における内部電極引き出し部の長さＷ２は、内部電極本体部２３の長さＷ１の長さの１／３以上、１／２以下であることが好ましい。
図５に示すように、積層体１０の第１の側面１３又は第２の側面１４から内部電極本体部２３までに所定の距離Ｗ３（以下、「Ｗギャップ」ともいう。）が設けられている。
また、積層体１０の第１の端面１５又は第２の端面１６から内部電極本体部２３までに所定の距離Ｌ１（以下、「Ｌギャップ」ともいう。）が設けられている。
本発明の積層セラミックコンデンサにおいて、Ｗギャップは、１５μｍ以下であることが好ましく、６μｍ以上、１５μｍ以下であることがより好ましい。
本発明の積層セラミックコンデンサにおいて、Ｌギャップは、２５μｍ以下であることが好ましく、１２μｍ以上、２５μｍ以下であることがより好ましい。
本発明の積層セラミックコンデンサにおいては、第２領域における内部電極層の厚さが、第１領域における内部電極層の厚さよりも小さいことが好ましい。
内部電極層を平面視した際の、内部電極本体部の外周は、加圧成形によって内部電極層同士が接触しやすい箇所である。従って、第２領域における内部電極層の厚さが、第１領域における内部電極層の厚さよりも小さいと、内部電極層の外周部において内部電極層同士の接触が起こりにくくなり、絶縁破壊を抑制することができる。
第２領域における内部電極層の厚さは、各内部電極層で同じであってもよく、異なっていてもよい。
内部電極層の厚さの最も厚い箇所、及び、厚さの最も薄い箇所については、第１の端面に内部電極引き出し部を有する内部電極層と、第２の端面に内部電極引き出し部を有する内部電極層とで、それぞれ異なっていることが好ましい。
第１の端面に内部電極引き出し部を有する内部電極層と、第２の端面に内部電極引き出し部を有する内部電極層とで、内部電極層の厚さの最も厚い箇所及び最も薄い箇所がそれぞれ異なっていると、積層体の厚さが極端に厚い箇所及び極端に薄い箇所が生じにくく好ましい。
内部電極層２１を構成する内部電極本体部２３と内部電極引き出し部２２との接続部の隅部には、Ｒが設けられていることが好ましい。
内部電極本体部２３と内部電極引き出し部２２との接続部の隅部にＲが設けられていると、応力集中を避けることができ、積層体の角部にクラックが発生することを抑制できる。
図５に示す内部電極層２１では、内部電極本体部２３と内部電極引き出し部２２との接続部の隅部Ｒ１及びＲ２に、Ｒが設けられている。
本発明の積層セラミックコンデンサの外形寸法は、長さ寸法（Ｌ寸法）：２７５μｍ以下、幅寸法（Ｗ寸法）：１４３μｍ以下、高さ寸法（Ｔ寸法）：１４３μｍ以下であることが好ましい。なお、積層セラミックコンデンサの外形寸法には、積層体だけでなく第１の外部電極及び第２の外部電極を含む。
後述する実施例では、積層セラミックコンデンサの外形寸法を、長さ寸法（Ｌ寸法）：２２５μｍ以上、２７５μｍ以下、幅寸法（Ｗ寸法）：１１７μｍ以上、１４３μｍ以下、高さ寸法（Ｔ寸法）：１１７μｍ以上、１４３μｍ以下の範囲とした。
本発明の積層セラミックコンデンサにおいて、内部電極層を平面視した際に、有効領域となる内部電極本体部の平面視形状が、長さ方向の両端部の幅が広く、略中央部の幅が細い、糸巻形状であることが好ましい。
グリーンシート上に配置された電極ペーストを、積層体を作製する際の加圧によって変形させることによって、内部電極本体部の平面視形状を上記糸巻形状とすることができる。内部電極本体部の平面視形状が上記糸巻形状であると、内部電極本体部の面積が増加するため、積層セラミックコンデンサとしての静電容量を向上させることができる。
上記糸巻形状は、略矩形形状の４角が外側に向かって伸びた（滲んだ）形状であるともいえる。従って、内部電極本体部の平面視形状において、内部電極本体部内に収容可能な最大の矩形形状を仮定した場合に、内部電極本体部のうち該矩形形状の外側にはみ出す部分（以下、「にじみ部」ともいう）については、第２の領域で構成されていることが好ましい。さらに、にじみ部における内部電極本体部の厚さが、略矩形形状の内側における内部電極本体部の厚さよりも薄いことがより好ましい。
上記にじみ部は、セラミックグリーンシート上に配置される内部電極層の厚さが薄い箇所となる。従って、内部電極本体部の平面視形状が、上記糸巻形状であると、セラミックグリーンシートを積層する際に、上記にじみ部が内部電極本体部の位置を決めるアンカーの役割を果たし、積層時の位置ずれを抑制することができる。
本発明の積層セラミックコンデンサにおいては、長さ方向に垂直な方向における積層体の断面において、内部電極本体部の形状が屈曲部を有する形状であることが好ましい。屈曲部を有する形状としては、例えば、Ｖ字形状、Ｍ字形状等が挙げられ、Ｍ字形状がより好ましい。
内部電極本体部の上記形状が屈曲部を有する形状であると、アンカー効果により内部電極層と誘電体層との密着性が向上する。
図６は、図１に示す積層セラミックコンデンサのＩＩＩ－ＩＩＩ線断面図である。
図６に示すように、積層体１０の長さ方向に垂直な方向における積層体１０の断面において、第１の主面１１及び第２の主面１２に近い位置に配置された内部電極本体部２３の形状が、略中央部に屈曲部（窪み）を有するＭ字形状であることが好ましい。
屈曲部は、積層体１０の積層方向の中央に向かって凸となっている。
積層方向の中央に配置される内部電極本体部２３は屈曲部を有していない。
また、内部電極本体部の断面形状が上記のような屈曲部を有する形状であると、屈曲部を有していない断面形状を有する積層セラミックコンデンサと比較して、積層セラミックコンデンサを実装する際の姿勢安定性がよい。
本発明の積層セラミックコンデンサにおいては、長さ方向に垂直な方向における積層体の断面において、内部電極引き出し部の形状が屈曲部を有する形状であることが好ましい。屈曲部を有する形状としては、例えば、Ｖ字形状が挙げられる。
内部電極本体部の上記形状が屈曲部を有する形状であると、アンカー効果により内部電極層と誘電体層との密着性が向上する。
図７は、図１に示す積層セラミックコンデンサのＩＶ－ＩＶ線断面図である。
図７に示すように、積層体１０のＬＷ断面において、第１の主面１１及び第の２主面１２に近い位置に配置された内部電極層２１を構成する内部電極引き出し部２２の形状が、略中央部に屈曲部（窪み）を有するＶ字形状であることが好ましい。
屈曲部は、積層体１０の積層方向の中央に向かって凸となっている。
積層方向の略中央に配置される内部電極引き出し部２２は、屈曲部を有していない。
ＬＷ断面における内部電極引き出し部の断面形状が屈曲部を有する形状であると、アンカー効果により内部電極層と誘電体層との密着性が向上する。
第１の端面１５に露出する内部電極引き出し部２２の表面を、第１の外部電極５１の緻密部５１ａが連続的に覆っている。図７には図示していないが、第２の外部電極５２の緻密部５２ａについても、第２の端面１６に露出する内部電極層２１の表面に連続的に形成されている。
また、図７には図示していないが、第２の端面１６に露出する内部電極層引き出し部２２の表面の形状は、屈曲部を有するＶ字形状であることが好ましい。
［積層セラミックコンデンサの製造方法］
本発明の積層セラミックコンデンサは、例えば、以下の方法により製造することができる。
まず、誘電体層２０を形成するためのセラミックグリーンシートを準備する。
別途、内部電極層２１を形成するための内部電極用導電性ペースト、並びに、第１の外部電極５１及び第２の外部電極５２を形成するための外部電極用導電性ペーストを準備する。
なお、セラミックグリーンシート、内部電極用導電性ペースト及び外部電極用導電性ペーストには、有機バインダ及び溶剤が含まれ、公知の有機バインダや有機溶剤を用いることができる。
セラミックグリーンシート上に、例えば、所定のパターンで内部電極用導電性ペーストを付与して、内部電極パターンが形成される。このとき、内部電極パターンを、内部電極本体部となる略矩形形状の領域と、内部電極本体部と外部電極とを接続するための内部電極引き出し部となる略矩形形状の領域とを有する形状、とすることが好ましい。
さらに、内部電極引き出し部となる略矩形形状の領域の幅方向における長さを、内部電極本体部となる略矩形形状の領域の幅方向における長さの１／２以下とすることが好ましい。
内部電極パターンは、セラミックグリーンシート上に均一に付与するのではなく、内部電極本体部の略中央部となる領域には導電成分が相対的に濃く、内部電極本体部の外周部となる領域には導電成分が相対的に薄くなるように、内部電極用導電性ペーストを付与することが好ましい。
導電成分が相対的に濃い箇所は、焼結時に導電成分同士が連続的に焼結しやすいため、線カバレッジの高い第１領域となる。導電成分が相対的に薄い箇所は、焼結時に導電成分同士が連続的に焼結しにくいため、線カバレッジの低い第２領域となる。
例えば、セラミックグリーンシート上の内部電極本体部の略中央部となる領域に集中的に内部電極用導電性ペーストを付与し、内部電極用導電性ペーストの流動性及び積層後の加圧を利用して内部電極用導電性ペーストを外周部まで拡散させる方法が挙げられる。
このような方法を採用することで、内部電極層中において導電成分の連続性が高い領域と低い領域とが形成され、第１領域及び第２領域を有する内部電極層を得ることができる。
上記構成の内部電極層を得る方法としては、例えば、ペースト充填口の位置を、内部電極本体部に均一に内部電極用導電性ペーストを充填できるような位置から、略中央部に寄せる方法が考えられる。ペースト充填口を略中央部に寄せることで、略中央部から遠い外周部に均一に内部電極用導電性ペーストが供給されにくくなる。この状態で内部電極用導電性ペーストを焼成することで、充填口に近い内部電極本体部の略中央部に導電成分の連続性が高い内部電極層（第１領域）を形成し、内部電極本体部の外周部に導電成分の連続性が低い内部電極層（第２領域）を形成することが好ましい。
次に、内部電極パターンの周囲のセラミックグリーンシート上に、内部電極パターンの周縁部に重ならないようにセラミックペーストを付与して、内部電極パターンの厚さによる段差を低減するためのセラミックペースト層を形成する。
なお、内部電極パターンを形成する工程とセラミックペースト層を形成する工程の順序は特に限定されず、セラミックペースト層を形成した後に、内部電極パターンを形成してもよい。
続いて、内部電極パターン及びセラミックペースト層が形成されていない外層用セラミックグリーンシートを所定枚数積層し、その上に内部電極パターン及びセラミックペースト層が形成されたセラミックグリーンシートを順次積層し、その上に、外層用セラミックグリーンシートを所定枚数積層し、マザー積層体を作製する。必要に応じて、マザー積層体は、静水圧プレスなどの手段により積層方向に圧着させてもよい。
その後、マザー積層体が切断線に沿って切断され、未焼成の積層体が切り出される。このとき、バレル研磨などにより積層体の角部や稜線部に丸みをつけてもよい。
未焼成の積層体が焼成される。その結果、内部に内部電極層２１が配設された積層体１０が作製される。焼成温度は、用いた誘電体材料や導電成分に応じて適宜設定することができ、例えば、９００℃以上１３００℃以下程度である。セラミックグリーンシートと内部電極用導電性ペーストとセラミックペーストとは、同時に焼成される。
得られた積層体１０の第１の端面１５に外部電極用導電性ペーストが塗布・焼き付けられて、第１の外部電極５１の下地電極層が形成され、第２の端面に外部電極用導電性ペーストが塗布・焼き付けられて、第２の外部電極５２の下地電極層が形成される。焼き付け温度は、７００℃以上９００℃以下であることが好ましい。
第１の外部電極５１及び第２の外部電極５２の下地電極層を形成するための外部電極用導電性ペーストは、導電性材料を含む。
導電性材料を含む外部電極用導電性ペーストを積層体１０の第１の端面１５及び第２の端面１６に塗布し焼き付けることで、第１の端面１５及び第２の端面の全体に下地電極層が形成される。このとき、微小な導電性材料が内部電極層２１の表面で優先的に焼結し、緻密部５１ａ及び緻密部５２ａを形成することができる。
緻密部を形成するための外部電極用導電性ペーストとしては、平均粒子径０．７μｍ以下の銅粒子を含んだ外部電極用導電性ペーストが好ましい。
外部電極用導電性ペーストに含まれる導電性材料としては、内部電極用導電性ペーストに含まれる導電成分と同様のものを好適に用いることができる。
第１の外部電極５１の下地電極層の表面にめっき層が形成され、第２の外部電極５２の下地電極層の表面にめっき層が形成される。
上述のようにして、図１に示す積層セラミックコンデンサ１が製造される。
本発明の積層セラミックコンデンサの別の形態は、交互に積層された複数の誘電体層及び複数の内部電極層を含み、積層方向に相対する第１の主面及び第２の主面と、上記積層方向に直交する長さ方向に相対する第１の端面及び第２の端面と、上記積層方向及び上記長さ方向に直交する幅方向に相対する第１の側面及び第２の側面とを有する積層体と、上記積層体の表面に設けられ、上記内部電極層と接続された外部電極と、を備える積層セラミックコンデンサであって、上記誘電体層の平均厚さが、上記誘電体層を構成する誘電体グレインの平均粒径の３．４倍以下であり、上記内部電極層を上記積層方向から平面視した際に、上記内部電極層は、有効領域となる内部電極本体部と、上記内部電極本体部を上記積層体の上記第１の端面又は上記第２の端面に引き出す内部電極引き出し部とを有し、上記積層体の幅方向における、上記内部電極引き出し部の長さは、上記内部電極本体部の長さの１／２以下であり、上記内部電極層は、内部電極層を構成する導電成分の連続性が所定のしきい値以上の第１領域と、上記導電成分の連続性が所定のしきい値未満の第２領域とを有しており、上記内部電極本体部の略中央部は、上記第１領域で構成されており、上記内部電極引き出し部の少なくとも一部は、上記第２領域で構成されており、上記内部電極本体部の上記第１の側面側の端部において、上記積層体を上記長さ方向及び上記高さに並行、かつ、上記幅方向に垂直な方向に切断した切断面において、上記内部電極本体部を上記長さ方向に５等分して、上記第１の端面から順に領域Ｌａ、領域Ｌｂ、領域Ｌｃ、領域Ｌｄ及び領域Ｌｅと設定した場合の、上記領域Ｌｂにおける上記内部電極層の導電成分の連続性が、上記領域Ｌａ及び上記領域Ｌｃにおける上記内部電極層の導電成分の連続性よりも高く、上記内部電極本体部の上記第１の側面側の端部から上記第２の側面側に２０μｍ移動した位置、及び、上記内部電極本体部の幅方向の中央の位置において、上記積層体を上記長さ方向及び上記高さ方向に並行、かつ、上記幅方向に垂直な方向に切断した切断面において、上記内部電極本体部を上記長さ方向に５等分した際の、上記第１の端面側の領域における上記内部電極層の導電成分の連続性が、上記内部電極本体部の略中央の領域における上記内部電極層の導電成分の連続性よりも低いことを特徴とする。
以下、本発明の積層セラミックコンデンサの実施例を示す。なお、本発明は、これらの実施例のみに限定されるものではない。
［実施例１］
＜積層セラミックコンデンサの製造方法＞
まず、チタン酸バリウムを主成分とするセラミックグリーンシートと、内部電極用導電性ペーストと、チタン酸バリウムを主成分とするセラミックペーストとを準備した。
平均粒子径１５０ｎｍのセラミック粒子を含む誘電体ペーストを用いて、ドクターブレード法等により厚み０．７μｍのセラミックグリーンシートをシート成形する。このセラミックグリーンシート上に、図５に示す形状となるように、内部電極用導電ペーストであるＮｉ導電性ペーストを塗布して内部電極パターンを形成し、内部電極パターンの周囲のセラミックグリーンシート上に、内部電極パターンの周縁部に重ならないようにセラミックペーストをさらに付与し、内部電極パターンが形成されたセラミックグリーンシートを得た。
内部電極用導電ペーストは、所定の位置に設けられたペースト供給口からセラミックグリーンシート上に供給されるようにした。ただし、所定領域に内部電極用導電ペーストが略均一に設けられるよう配置されたペースト供給口の位置を、内部電極本体部となる領域の外周部における内部電極用導電ペーストの供給量が少なくなるように変更したものを用いた。
内部電極パターンが形成されたセラミックグリーンシートを、引き出し位置が対向する端面に交互に配置されるように１１９枚積層し、さらに、上下に内部電極パターン及びセラミックペースト層が形成されていない外装用セラミックグリーンシートを所定枚数積層し、ラバーを用いて圧着することによりマザー積層体を作製した。
得られたマザー積層体を所定の位置で切断することにより、未焼成の積層体に分割した。
その後、未焼成の積層体を焼成し、得られた焼成体似外部電極を形成することにより、積層セラミックコンデンサを作製した。積層セラミックコンデンサを構成する誘電体層の平均厚みは０．５μｍであり、内部電極層の層数は１１９層であった。また、誘電体層を構成する誘電体グレインの平均粒径は、１５０～２５０ｎｍであった。
外部電極の形成は、ガラス入りＣｕペーストを塗布・焼付け後、Ｎｉめっき及びＳｎめっきを施した。
外部電極を含めた積層セラミックコンデンサの外形寸法は、長さ：２５０μｍ、幅：１３０μｍ、高さ：１３０μｍであった。
［比較例１］
セラミックグリーンシートの厚さを変更し、スクリーン印刷を用いて、セラミックグリーンシート上に内部電極用導電ペーストを均一に付与したほかは、実施例１と同様の手順で、積層セラミックコンデンサを作製した。
積層セラミックコンデンサを構成する誘電体層の平均厚みは０．７μｍであり、内部電極層の層数は４１層であった。
外形寸法は、実施例１に係る積層セラミックコンデンサと同じとした。
［ＬＴ断面における線カバレッジの測定］
実施例１及び比較例１に係る積層セラミックコンデンサを図５におけるＡ断面、Ａ’断面、Ｂ断面で切断し、切断面をＳＥＭにより観察して、線カバレッジを求めた。
図８は、実施例１に係る積層セラミックコンデンサにおいてＬＴ断面を露出させる位置を説明するＷＴ断面のＳＥＭ画像である。実施例１及び比較例１に係る積層セラミックコンデンサを図５及び図８に示す位置で切断してＬＴ断面を露出させた。Ａ断面は、内部電極層の幅方向の端部の位置であり、Ａ’断面はＡ断面から２０μｍだけ内側に移動した位置であり、Ｂ断面は積層体の幅方向の中間の位置である。
続いて、得られたＬＴ断面から、有効部となる内部電極層同士が対向している領域を求め、これを積層体の長さ方向に５等分し、領域Ｌａ、領域Ｌｂ及び領域Ｌｃにおける線カバレッジを測定した。
図９は、実施例１に係る積層セラミックコンデンサの領域Ｌａを示すＳＥＭ画像であり、図１０は、実施例１に係る積層セラミックコンデンサの領域Ｌｂを示すＳＥＭ画像であり、図１１は、実施例１に係る積層セラミックコンデンサの領域Ｌｃを示すＳＥＭ画像である。ただし、図９、図１０及び図１１はいずれも、図５及び図８に示すＢ断面で切断した断面である。
領域Ｌａ、領域Ｌｂ及び領域Ｌｃにおいて、それぞれ内部電極層の線カバレッジを測定し、平均値を求めた。結果を表１に示す。
Figure 0007196810000001
表１の結果より、積層体を幅方向の中央で切断したＢ断面の領域Ｌｃにおける線カバレッジの値が、実施例１で８９．８％、比較例１で９５．５％であるため、第１領域と第２領域とを区別するしきい値となる線カバレッジの値を、実施例１で８０．８％、比較例１で８６．０％と定めた。表１では、第１領域を「Ｏ」で示し、第２領域を「Ｖ」で示している。
Ｂ断面の領域Ｌｃにおける線カバレッジの測定値が、全測定値の中で最大値となり、Ａ断面の領域Ｌａ、領域Ｌｂ及び領域Ｌｃにおける線カバレッジの値よりも高くなっていることを確認した。このことから、実施例１に係る積層セラミックコンデンサでは、内部電極本体部の略中央部が第１領域で構成されているといえる。
また、実施例１に係る積層セラミックコンデンサのＡ断面、Ａ’断面及びＢ断面における領域Ｌａの線カバレッジが同断面の領域Ｌｂ及び領域Ｌｃよりも低くなっている。このことから、内部電極本体部を積層体の第１の端面又は第２の端面に引き出す内部電極引き出し部の線カバレッジも領域Ｌａと同様に低く、内部電極引き出し部の少なくとも一部が第２領域で構成されていると推測できる。
［絶縁信頼性の確認］
実施例１に係るセラミックコンデンサと比較例１に係るセラミックコンデンサは、ともに絶縁信頼性を示す値として、絶縁抵抗の測定値の平均値が１［ＧΩ］を満足していることを確認した。
このことから、実施例１に係るセラミックコンデンサでは、誘電体層の厚みが厚い従来の積層セラミックコンデンサと同程度の絶縁信頼性を確保しつつ、誘電体層の厚みを薄くすることができた。
従って、本発明の積層セラミックコンデンサは、誘電体層の厚さが薄い場合においても、従来と同程度の絶縁抵抗を確保できると考えられる。
［ＷＴ断面における内部電極本体部の断面形状の確認］
実施例１に係るセラミックコンデンサを、積層体の長さ方向の略中央部において長さ方向に垂直な方向に切断したＷＴ断面をＳＥＭにより観察し、内部電極層（内部電極本体部）の断面形状を確認した。結果を図１２及び図１３に示す。
図１２は、実施例１に係る積層セラミックコンデンサのＷＴ断面のＳＥＭ画像であり、図１３は、図１２の上部を上下方向に引き伸ばした拡大図である。
図１２及び図１３に示すように、実施例１に係る積層セラミックコンデンサでは、長さ方向に垂直な方向における積層体の断面において、内部電極本体部の形状が、屈曲部を有するＭ字形状であることが確認できる。
［ＷＴ断面における線カバレッジの測定］
実施例１及び比較例１に係る積層セラミックコンデンサを、積層体の長さ方向の中間地点で長さ方向に直交する方向に切断し、切断面をＳＥＭにより観察して線カバレッジを求めた。結果を表２に示す。
図１４は、比較例１に係る積層セラミックコンデンサの領域Ｗａを示すＳＥＭ画像であり、図１５は、比較例１に係る積層セラミックコンデンサの領域Ｗｂを示すＳＥＭ画像であり、図１６は、比較例１に係る積層セラミックコンデンサの領域Ｗｃを示すＳＥＭ画像である。ただし、図１４、図１５及び図１６はいずれも、積層体の長さ方向の中間地点で切断したＷＴ断面である。
Figure 0007196810000002
表２の結果より、積層体を長さ方向の中央で切断した断面の領域Ｗｃにおける線カバレッジの値が、実施例１で９１．８％、比較例１で９５．５％となった。第１領域と第２領域とを区別するしきい値となる線カバレッジの値は、表１の結果から実施例１で８０．８％、比較例１で８６．０％である。表２では、第１領域を「Ｏ」で示し、第２領域を「Ｖ」で示している。
また、表２の結果より、実施例１では領域Ｗａから領域Ｗｂを経て領域Ｗｃへと徐々に線カバレッジの値が増加している。これに対して、比較例１でも、領域Ｗａから領域Ｗｂを経て領域Ｗｃへと徐々に線カバレッジの値が増加しているものの、線カバレッジの値が実施例１よりも小さく、領域Ｗａから領域Ｗｃにおける線カバレッジの変化率が、比較例１では１．７０倍となっているのに対して、実施例１では１．９０倍となっている。内部電極層の端部に近い領域Ｗａにおいて、線カバレッジの測定値が４８．２％である実施例１は、５６．１％である比較例１より小さい。また、内部電極層の端部に近い領域Ｗａに対する内部電極層の中央に位置する領域Ｗｃの変化率について、１．９０である実施例１は、１．７０である比較例１より大きい。すなわち、実施例１の方が比較例１よりも、中央部に比べて線カバレッジにおいて相対的により低い端部を有する。これにより、実施例１の方が比較例１よりも、積層セラミックコンデンサにおける内部電極層の端部近傍における、内部電極層の有無の影響を小さくできると推測される。
［参考例１］
従来技術として、実施例１に係る積層セラミックコンデンサと同様の寸法、同一の誘電体ペースト及び内部電極用導電ペーストを用いて、誘電体層の厚さが０．５μｍとなるように製造条件を変更して、参考例１に係る積層セラミックコンデンサを作製した。なお、参考例１では、従来技術を用いて、内部電極用導電ペーストをセラミックグリーンシート上に均一に付与した。
参考例１に係る積層セラミックコンデンサの線カバレッジを測定したが、各領域に大きなばらつきは見られなかった。このため、参考例１に係る積層セラミックコンデンサを構成する内部電極層は、第１領域及び第２領域を有していないと考えられる。
［絶縁抵抗値の測定］
実施例１及び参考例１に係る積層セラミックコンデンサの絶縁抵抗値を１００個ずつ測定し、絶縁抵抗の最大値、最小値、平均値及び標準偏差を求め、絶縁抵抗の値を常用対数ｌｏｇ１０で変換した値を表３に示す。
なお、絶縁抵抗［Ω］の測定値の平均値を常用対数ｌｏｇ１０で変換した値が９以上となる、すなわち、絶縁抵抗の値が１ＧΩ以上であれば、充分な絶縁抵抗が得られたと判断した。
Figure 0007196810000003
表３の結果から、実施例１に係る積層セラミックコンデンサは、誘電体層の厚さが０．５μｍ以下と薄い場合においても、絶縁抵抗値の平均が１［ＧΩ］以上であった。このことから、実施例１に係る積層セラミックコンデンサは、充分な絶縁抵抗を備えていることを確認した。また、実施例１では、サンプルごとの絶縁抵抗値のばらつきが少なく、絶縁抵抗値が最も低いものであっても、充分な絶縁抵抗を備えることを確認した。
一方、参考例１に係る積層セラミックコンデンサでは、誘電体層の厚さが０．５μｍ以下と薄い場合に、絶縁抵抗の測定値の平均値が１ＧΩ未満となり、絶縁抵抗が充分ではなかった。さらに、サンプルごとの絶縁抵抗値のばらつきが大きいことを確認した。
以上の結果より、高さ寸法（Ｔ寸法）が１４３μｍ以下、内部電極引き出し部の幅寸法が内部電極本体部の幅寸法の１／２以下、誘電体層の平均厚さが０．５μｍ以下の積層セラミックコンデンサであっても、本発明の構成を適用することにより、絶縁抵抗の低下を抑制できたと考えられる。
１ 積層セラミックコンデンサ
１０ 積層体
１１ 第１の主面
１２ 第２の主面
１３ 第１の側面
１４ 第２の側面
１５ 第１の端面
１６ 第２の端面
２０ 誘電体層
２１ 内部電極層
２２ 内部電極引き出し部
２３ 内部電極本体部
５１ 第１の外部電極
５１ａ 第１の外部電極の緻密部
５２ 第２の外部電極
５２ａ 第２の外部電極の緻密部
１２０ 誘電体グレイン
１２１ 導電成分
１２２ 導電成分が存在しない領域
Ｌ１ 有効部の長さ
Ｌａ、Ｌｂ、Ｌｃ、Ｌｄ、Ｌｅ 線カバレッジを測定するための各領域
Ｌｐ 仮想線
Ｐ 内部電極本体部を矩形形状とみなした場合の対角線の交点
Ｒ１、Ｒ２ 内部電極本体部と内部電極引き出し部との間の隅部
Ｗａ、Ｗｂ、Ｗｃ 線カバレッジを測定するための各領域

Claims (8)

  1. 交互に積層された複数の誘電体層及び複数の内部電極層を含み、積層方向に相対する第１の主面及び第２の主面と、前記積層方向に直交する長さ方向に相対する第１の端面及び第２の端面と、前記積層方向及び前記長さ方向に直交する幅方向に相対する第１の側面及び第２の側面とを有する積層体と、
    前記積層体の表面に設けられ、前記内部電極層と接続された外部電極と、を備える積層セラミックコンデンサであって、
    前記誘電体層の平均厚さは０．５μｍ以下であり、
    前記内部電極層を前記積層方向から平面視した際に、前記内部電極層は、有効領域となる内部電極本体部と、前記内部電極本体部を前記積層体の前記第１の端面又は前記第２の端面に引き出す内部電極引き出し部とを有し、前記積層体の前記幅方向における、前記内部電極引き出し部の長さは、前記内部電極本体部の長さの１／２以下であり、
    前記内部電極層は、内部電極層を構成する導電成分の連続性が相対的に高い第１領域と、前記導電成分の連続性が相対的に低い第２領域とを前記長さ方向に沿って有しており、
    前記内部電極本体部の略中央部は、前記第１領域で構成されており、
    前記内部電極引き出し部の少なくとも一部は、前記第２領域で構成されていることを特徴とする積層セラミックコンデンサ。
  2. 交互に積層された複数の誘電体層及び複数の内部電極層を含み、積層方向に相対する第１の主面及び第２の主面と、前記積層方向に直交する長さ方向に相対する第１の端面及び第２の端面と、前記積層方向及び前記長さ方向に直交する幅方向に相対する第１の側面及び第２の側面とを有する積層体と、
    前記積層体の表面に設けられ、前記内部電極層と接続された外部電極と、を備える積層セラミックコンデンサであって、
    前記誘電体層の平均厚さが、前記誘電体層を構成する誘電体グレインの平均粒径の３．４倍以下であり、
    前記内部電極層を前記積層方向から平面視した際に、前記内部電極層は、有効領域となる内部電極本体部と、前記内部電極本体部を前記積層体の前記第１の端面又は前記第２の端面に引き出す内部電極引き出し部とを有し、前記積層体の幅方向における、前記内部電極引き出し部の長さは、前記内部電極本体部の長さの１／２以下であり、
    前記内部電極層は、内部電極層を構成する導電成分の連続性が所定のしきい値以上の第１領域と、前記導電成分の連続性が所定のしきい値未満の第２領域とを有しており、
    前記内部電極本体部の略中央部は、前記第１領域で構成されており、
    前記内部電極引き出し部の少なくとも一部は、前記第２領域で構成されており、
    前記内部電極本体部の前記第１の側面側の端部において、前記積層体を前記長さ方向及び前記積層方向に並行、かつ、前記幅方向に垂直な方向に切断した切断面において、前記内部電極本体部を前記長さ方向に５等分して、前記第１の端面から順に領域Ｌａ、領域Ｌｂ、領域Ｌｃ、領域Ｌｄ及び領域Ｌｅと設定した場合の、前記領域Ｌｂにおける前記内部電極層の導電成分の連続性が、前記領域Ｌａ及び前記領域Ｌｃにおける前記内部電極層の導電成分の連続性よりも高く、
    前記内部電極本体部の前記第１の側面側の端部から前記第２の側面側に２０μｍ移動した位置、及び、前記内部電極本体部の前記幅方向の中央の位置において、前記積層体を前記長さ方向及び前記積層方向に並行、かつ、前記幅方向に垂直な方向に切断した切断面において、前記内部電極本体部を前記長さ方向に５等分した際の、前記第１の端面側の領域における前記内部電極層の導電成分の連続性が、前記内部電極本体部の略中央の領域における前記内部電極層の導電成分の連続性よりも低いことを特徴とする積層セラミックコンデンサ。
  3. 前記第１の端面又は前記第２の端面から前記内部電極本体部までの距離が１５μｍ以下である、請求項１又は２に記載の積層セラミックコンデンサ。
  4. 前記第１の側面又は前記第２の側面から前記内部電極本体部までの距離が２５μｍ以下である、請求項１～３のいずれか１項に記載の積層セラミックコンデンサ。
  5. 前記第２領域における前記内部電極層の厚さが、前記第１領域における前記内部電極層の厚さよりも小さい請求項１～４のいずれか１項に記載の積層セラミックコンデンサ。
  6. 前記長さ方向に垂直な方向における前記積層体の断面において、前記内部電極本体部の形状が、Ｍ字形状である請求項１～５のいずれか１項に記載の積層セラミックコンデンサ。
  7. 前記外部電極は、外部電極を構成する導電成分の比率が相対的に高く空隙率が相対的に低い緻密部を有しており、
    前記外部電極のうち前記内部電極層と接触する部分には、前記緻密部が連続的に形成されている、請求項１～６のいずれか１項に記載の積層セラミックコンデンサ。
  8. 前記導電成分の連続性は、線カバレッジである請求項１～７のいずれか１項に記載の積層セラミックコンデンサ。
JP2019184063A 2019-10-04 2019-10-04 積層セラミックコンデンサ Active JP7196810B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2019184063A JP7196810B2 (ja) 2019-10-04 2019-10-04 積層セラミックコンデンサ
US17/015,737 US11404214B2 (en) 2019-10-04 2020-09-09 Multilayer ceramic capacitor
KR1020200121153A KR102406443B1 (ko) 2019-10-04 2020-09-21 적층 세라믹 콘덴서
CN202011019192.2A CN112614697B (zh) 2019-10-04 2020-09-24 层叠陶瓷电容器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019184063A JP7196810B2 (ja) 2019-10-04 2019-10-04 積層セラミックコンデンサ

Publications (2)

Publication Number Publication Date
JP2021061302A JP2021061302A (ja) 2021-04-15
JP7196810B2 true JP7196810B2 (ja) 2022-12-27

Family

ID=75224281

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019184063A Active JP7196810B2 (ja) 2019-10-04 2019-10-04 積層セラミックコンデンサ

Country Status (4)

Country Link
US (1) US11404214B2 (ja)
JP (1) JP7196810B2 (ja)
KR (1) KR102406443B1 (ja)
CN (1) CN112614697B (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021040100A (ja) * 2019-09-05 2021-03-11 株式会社村田製作所 積層セラミックコンデンサ
JP2021086972A (ja) * 2019-11-29 2021-06-03 株式会社村田製作所 積層セラミックコンデンサ
JP7359019B2 (ja) * 2020-02-13 2023-10-11 Tdk株式会社 電子部品
JP2023009744A (ja) * 2021-07-08 2023-01-20 株式会社村田製作所 積層セラミックコンデンサ
JP2023055001A (ja) * 2021-10-05 2023-04-17 Tdk株式会社 セラミック電子部品
JP2023057491A (ja) * 2021-10-11 2023-04-21 株式会社村田製作所 積層セラミックコンデンサ
JP7468498B2 (ja) * 2021-12-13 2024-04-16 株式会社村田製作所 積層セラミックコンデンサ
JP2023127508A (ja) * 2022-03-01 2023-09-13 株式会社村田製作所 積層セラミックコンデンサ及び積層セラミックコンデンサの実装構造
JPWO2024014235A1 (ja) * 2022-07-12 2024-01-18
CN115985602A (zh) * 2022-10-28 2023-04-18 深圳顺络电子股份有限公司 一种叠片式压敏电阻及电子设备
WO2024257211A1 (ja) * 2023-06-13 2024-12-19 株式会社村田製作所 積層セラミックコンデンサ
WO2024257476A1 (ja) * 2023-06-16 2024-12-19 株式会社村田製作所 積層セラミックコンデンサ
WO2024257346A1 (ja) * 2023-06-16 2024-12-19 株式会社村田製作所 積層セラミックコンデンサ
WO2024257348A1 (ja) * 2023-06-16 2024-12-19 株式会社村田製作所 積層セラミックコンデンサ
WO2024257347A1 (ja) * 2023-06-16 2024-12-19 株式会社村田製作所 積層セラミックコンデンサ

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003022930A (ja) 2001-07-09 2003-01-24 Taiyo Yuden Co Ltd 積層セラミックコンデンサ
JP2007208112A (ja) 2006-02-03 2007-08-16 Kyocera Chemical Corp 積層セラミックコンデンサの製造方法および積層セラミックコンデンサ
JP2009164446A (ja) 2008-01-09 2009-07-23 Panasonic Corp 積層セラミックコンデンサおよびその製造方法
JP2013016770A (ja) 2011-06-30 2013-01-24 Samsung Electro-Mechanics Co Ltd 積層セラミック電子部品及びその製造方法
JP2015111651A (ja) 2013-10-29 2015-06-18 株式会社村田製作所 積層セラミックコンデンサ
US20150380159A1 (en) 2014-06-25 2015-12-31 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic electronic component and method of manufacturing the same
JP2016152379A (ja) 2015-02-19 2016-08-22 株式会社村田製作所 積層コンデンサおよびその製造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0897071A (ja) * 1994-09-29 1996-04-12 Kyocera Corp 積層型磁器コンデンサ
DE69942902D1 (de) * 1998-03-31 2010-12-16 Tdk Corp Elektronisches Bauelement in Chipbauweise und Verfahren zu seiner Herstellung
JP3918095B2 (ja) 2002-11-28 2007-05-23 株式会社村田製作所 積層セラミック電子部品及びその製造方法
JP4492158B2 (ja) * 2004-03-05 2010-06-30 株式会社村田製作所 積層セラミックコンデンサ
US7329976B2 (en) * 2005-04-27 2008-02-12 Kyocera Corporation Laminated electronic component
KR101070068B1 (ko) 2009-12-24 2011-10-04 삼성전기주식회사 적층 세라믹 커패시터
JP5532027B2 (ja) * 2010-09-28 2014-06-25 株式会社村田製作所 積層セラミック電子部品およびその製造方法
KR101946259B1 (ko) * 2011-05-31 2019-02-12 삼성전기 주식회사 적층 세라믹 전자부품
KR101872520B1 (ko) * 2011-07-28 2018-06-29 삼성전기주식회사 적층 세라믹 전자부품
KR101853131B1 (ko) * 2011-09-19 2018-05-02 삼성전기주식회사 적층 세라믹 전자 부품
KR101197921B1 (ko) * 2011-10-18 2012-11-05 삼성전기주식회사 적층 세라믹 전자 부품
JP5711696B2 (ja) * 2012-06-21 2015-05-07 太陽誘電株式会社 積層セラミック電子部品
US9236185B1 (en) * 2014-11-03 2016-01-12 Murata Manufacturing Co., Ltd. Multilayer ceramic capacitor
JP6747057B2 (ja) * 2016-05-24 2020-08-26 Tdk株式会社 積層セラミックコンデンサ
JP6823975B2 (ja) * 2016-09-06 2021-02-03 太陽誘電株式会社 積層セラミックコンデンサおよびその製造方法
JP6986361B2 (ja) * 2017-04-05 2021-12-22 太陽誘電株式会社 積層セラミックコンデンサおよびその製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003022930A (ja) 2001-07-09 2003-01-24 Taiyo Yuden Co Ltd 積層セラミックコンデンサ
JP2007208112A (ja) 2006-02-03 2007-08-16 Kyocera Chemical Corp 積層セラミックコンデンサの製造方法および積層セラミックコンデンサ
JP2009164446A (ja) 2008-01-09 2009-07-23 Panasonic Corp 積層セラミックコンデンサおよびその製造方法
JP2013016770A (ja) 2011-06-30 2013-01-24 Samsung Electro-Mechanics Co Ltd 積層セラミック電子部品及びその製造方法
JP2015111651A (ja) 2013-10-29 2015-06-18 株式会社村田製作所 積層セラミックコンデンサ
US20150380159A1 (en) 2014-06-25 2015-12-31 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic electronic component and method of manufacturing the same
JP2016152379A (ja) 2015-02-19 2016-08-22 株式会社村田製作所 積層コンデンサおよびその製造方法

Also Published As

Publication number Publication date
CN112614697A (zh) 2021-04-06
US20210104364A1 (en) 2021-04-08
US11404214B2 (en) 2022-08-02
CN112614697B (zh) 2023-02-21
JP2021061302A (ja) 2021-04-15
KR20210040781A (ko) 2021-04-14
KR102406443B1 (ko) 2022-06-08

Similar Documents

Publication Publication Date Title
JP7196810B2 (ja) 積層セラミックコンデンサ
US11798746B2 (en) Multilayer ceramic capacitor
JP6439551B2 (ja) 積層セラミックコンデンサ
KR101845701B1 (ko) 적층 세라믹 콘덴서 및 적층 세라믹 콘덴서의 제조방법
US10957487B2 (en) Multilayer ceramic capacitor
JP7544218B2 (ja) 積層セラミックコンデンサ
US11289274B2 (en) Multilayer ceramic capacitor
JP2020167198A (ja) 積層セラミックコンデンサ
JP2020167201A (ja) 積層セラミックコンデンサ
KR102303314B1 (ko) 적층 세라믹 전자부품
JP2023130486A (ja) 積層セラミックコンデンサ
WO2023233836A1 (ja) 積層セラミックコンデンサ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210430

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220426

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220510

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220704

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20221115

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20221128

R150 Certificate of patent or registration of utility model

Ref document number: 7196810

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150