[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR102450621B1 - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR102450621B1
KR102450621B1 KR1020170132099A KR20170132099A KR102450621B1 KR 102450621 B1 KR102450621 B1 KR 102450621B1 KR 1020170132099 A KR1020170132099 A KR 1020170132099A KR 20170132099 A KR20170132099 A KR 20170132099A KR 102450621 B1 KR102450621 B1 KR 102450621B1
Authority
KR
South Korea
Prior art keywords
disposed
wiring
sensor
area
display area
Prior art date
Application number
KR1020170132099A
Other languages
English (en)
Other versions
KR20190041553A (ko
Inventor
최종현
조승환
심동환
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020170132099A priority Critical patent/KR102450621B1/ko
Priority to US16/139,739 priority patent/US11588000B2/en
Priority to CN201811188641.9A priority patent/CN109659335B/zh
Priority to CN202311301773.9A priority patent/CN117098414A/zh
Publication of KR20190041553A publication Critical patent/KR20190041553A/ko
Application granted granted Critical
Publication of KR102450621B1 publication Critical patent/KR102450621B1/ko
Priority to US18/172,165 priority patent/US20230200166A1/en

Links

Images

Classifications

    • H01L27/3276—
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0412—Digitisers structurally integrated in a display
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/047—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means using sets of wires, e.g. crossed wires
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G09G3/3291—Details of drivers for data electrodes in which the data driver supplies a variable data voltage for setting the current through, or the voltage across, the light-emitting elements
    • H01L27/3211—
    • H01L27/323—
    • H01L27/3248—
    • H01L27/3258—
    • H01L51/5203—
    • H01L51/5237—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/11—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/40—OLEDs integrated with touch screens
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/60—OLEDs integrated with inorganic light-sensitive elements, e.g. with inorganic solar cells or inorganic photodiodes
    • H10K59/65—OLEDs integrated with inorganic image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations
    • H10K59/8731—Encapsulations multilayered coatings having a repetitive structure, e.g. having multiple organic-inorganic bilayers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/88—Dummy elements, i.e. elements having non-functional features

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Human Computer Interaction (AREA)
  • Optics & Photonics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명은 센서 영역의 투과율을 향상시키기 위한 것으로, 본 발명의 일 실시예에 따른 표시 장치는, 복수의 화소가 배치된 표시 영역, 상기 표시 영역 내측에 센서와 중첩하는 센서 영역 및 상기 표시 영역과 상기 센서 영역 사이의 배선 연결 영역을 갖는 기판; 상기 표시 영역에 제 1 방향으로 배치되어 상기 복수의 화소와 연결된 제 1 배선 및 제 2 배선; 및 상기 제 2 배선과 연결되고, 상기 센서 영역에 상기 제 1 방향으로 배치되고 평면상으로 상기 제 1 배선과 중첩된 제 3 배선을 포함하고, 상기 제 3 배선은 제 1 절연층을 사이에 두고 상기 제 1 배선과 이격된다.

Description

표시 장치{DISPLAY DEVICE}
본 발명은 표시 장치에 관한 것으로, 특히 표시 영역 내에 위치한 센서 영역의 투과율을 향상시킬 수 있는 표시 장치에 대한 것이다.
평판 표시 장치는 음극선관(Cathode Ray Tube)의 단점인 무게와 부피를 줄일 수 있는 장점을 갖는다. 이러한 평판 장치로 액정 표시 장치(Liquid Crystal Display: LCD), 전계 방출 표시 장치(Field Emission Display: FED), 플라즈마 표시 패널(Plasma Display Panel: PDP) 및 유기 발광 표시 장치(Organic Light Emitting Display Device) 등이 있다.
평판 표시 장치 중 유기 발광 표시 장치는 전자와 정공의 재결합에 의하여 빛을 발생하는 유기 발광 다이오드를 이용하여 영상을 표시한다.
한편, 이동 단말기 등에서 표시 영역이 전면의 대부분을 차지하면서 카메라, 근접 센서, 지문 인식 센서, 조도 센서, 근적외선 센서 등이 표시 영역에 중첩된다.
본 발명은 표시 영역에 중첩되는 센서 영역의 투과율을 향상시킬 수 있는 표시 장치를 제공하는데 그 목적이 있다.
본 발명의 일 실시예에 따른 표시 장치는, 복수의 화소가 배치된 표시 영역, 상기 표시 영역 내측에 센서와 중첩하는 센서 영역 및 상기 표시 영역과 상기 센서 영역 사이의 배선 연결 영역을 갖는 기판; 상기 표시 영역에 제 1 방향으로 배치되어 상기 복수의 화소와 연결된 제 1 배선 및 제 2 배선; 및 상기 제 2 배선과 연결되고, 상기 센서 영역에 상기 제 1 방향으로 배치되고 평면상으로 상기 제 1 배선과 중첩된 제 3 배선을 포함하고, 상기 제 3 배선은 제 1 절연층을 사이에 두고 상기 제 1 배선과 이격된다.
본 발명의 일 실시예에 따르면, 상기 제 1 절연층은 상기 배선 연결 영역에서 상기 제 2 배선과 상기 제 3 배선을 연결하는 컨택홀을 갖는다. 본 발명의 일 실시예에 따르면, 상기 제 3 배선은 상기 배선 연결 영역에서 제 1 방향과 교차하는 제 2 방향으로 연장되어 상기 제 2 배선과 상기 컨택홀을 통하여 연결된 제 1 절곡부를 더 포함한다. 본 발명의 일 실시예에 따르면, 상기 제 1 배선은 제 1 방향으로 상기 센서 영역으로 연장된다. 본 발명의 일 실시예에 따르면, 상기 표시 영역에 인접한 상기 배선 연결 영역에 배치된 복수의 더미 화소를 더 갖는다. 본 발명의 일 실시예에 따르면, 상기 제 1 배선과 상기 제 2 배선은 동일층으로 배치된다. 본 발명의 일 실시예에 따르면, 상기 제 2 배선 및 상기 제 3 배선은 동일한 층에 배치된다. 본 발명의 일 실시예에 따르면, 상기 제 3 배선은 상기 배선 연결 영역에서 제 2 방향으로 절곡된 제 2 절곡부를 더 포함한다. 본 발명의 일 실시예에 따르면, 상기 제 3 배선은 상기 배선 연결 영역과 상기 센서 영역에서 상기 제 1 배선과 평면상으로 중첩되어 배치된다. 본 발명의 일 실시예에 따르면, 상기 표시 장치는 상기 화소에 연결되고 상기 제 1 배선 내지 상기 제 3 배선과 교차하는 방향의 제 5 배선을 더 포함하고, 상기 제 5 배선은 상기 제 1 배선 내지 상기 제 3 배선과 제 2 절연층에 의하여 이격된다. 본 발명의 일 실시예에 따르면, 상기 제 5 배선은 상기 제 3 배선 위에 배치된다. 본 발명의 일 실시예에 따르면, 상기 제 5 배선은 상기 제 3 배선 아래에 위치한다. 본 발명의 일 실시예에 따르면, 상기 화소는, 상기 기판 상의 화소 전극, 상기 화소 전극 상의 발광층; 및 상기 발광층 상의 공통 전극을 포함하고, 상기 제 1 배선, 상기 제 3 배선 및 상기 제 5 배선 중 어느 하나는 상기 센서 영역에서 상기 화소 전극과 동일한 층에 배치된다. 본 발명의 일 실시예에 따르면, 상기 제 1 배선, 상기 제 3 배선 및 상기 제 5 배선 중 상기 어느 하나는 상기 센서 영역에서 투명 전극 또는 메쉬 형태의 나노 와이어이다. 본 발명의 일 실시예에 따르면, 상기 제 5 배선과 평면상으로 중첩하여 배치되고 컨택홀을 통하여 연결되는 적어도 하나의 플로팅 배선을 더 포함한다. 본 발명의 일 실시예에 따르면, 상기 화소는, 상기 기판 상의 화소 전극, 상기 화소 전극 상의 발광층; 및 상기 발광층 상의 공통 전극을 포함하고, 상기 화소 전극, 상기 발광층 및 상기 공통 전극 중 적어도 하나는 상기 센서 영역에 배치되지 않는다.
본 발명의 일 실시예에 따른 표시 장치는, 복수의 화소가 배치된 표시 영역 및 상기 표시 영역 내측에 센서와 중첩하는 센서 영역을 갖는 기판; 상기 화소에 연결된 게이트 배선, 데이터 배선 및 전원 배선을 포함하고, 상기 전원 배선은 복수의 배선이 평면상으로 서로 교차하는 메쉬 형상을 갖고, 상기 센서 영역에는 배치되지 않는다. 본 발명의 일 실시예에 따르면, 상기 전원 배선은 제 1 방향의 제 1 전원 배선과 상기 제 1 방향과 교차하는 제 2 방향의 제 2 전원 배선을 포함한다. 본 발명의 일 실시예에 따르면, 상기 제 1 전원 배선과 상기 제 2 전원 배선은 동일한 층에 배치된다. 본 발명의 일 실시예에 따르면, 상기 제 1 전원 배선과 상기 제 2 전원 배선은 제 1 절연층에 의해 이격되고 상기 제 1 절연층에 형성된 컨택홀을 통해 연결된다. 본 발명의 일 실시예에 따르면, 상기 제 1 전원 배선은 상기 게이트 배선과 동일한 층에 배치되고, 상기 제 2 전원 배선은 상기 데이터 배선과 동일한 층에 배치된다. 본 발명의 일 실시예에 따르면, 상기 게이트 배선 및 상기 데이터 배선 중 적어도 하나는 상기 센서 영역을 가로질러 배치된다. 본 발명의 일 실시예에 따르면, 상기 게이트 배선은 제 1 게이트 배선 및 제 2 게이트 배선을 포함하고, 상기 제 1 게이트 배선 및 제 2 게이트 배선은, 상기 표시 영역에서 평면상으로 서로 이격되고, 상기 센서 영역에서 제 2 절연층을 사이에 두고 평면상으로 중첩된다. 본 발명의 일 실시예에 따르면, 상기 화소는 상기 데이터 배선과 연결된 화소 전극, 상기 화소 전극 상의 발광층 및 상기 발광층 상의 공통 전극을 포함하고, 상기 데이터 배선, 상기 제 1 게이트 배선 및 상기 제 2 게이트 배선 중 어느 하나는 상기 센서 영역에서 상기 화소 전극과 동일한 층에 배치된다. 본 발명의 일 실시예에 따르면, 상기 데이터 배선, 상기 제 1 게이트 배선 및 상기 제 2 게이트 배선 중 상기 어느 하나는 상기 센서 영역에서 투명 전극 또는 메쉬 형태의 나노 와이어이다. 본 발명의 일 실시예에 따르면, 상기 게이트 배선 및 상기 데이터 배선 중 적어도 하나는 상기 센서 영역에 배치되지 않는다. 본 발명의 일 실시예에 따르면, 상기 게이트 배선 및 상기 데이터 배선 중 적어도 하나는 상기 센서 영역에 배치되지 않는다. 본 발명의 일 실시예에 따르면, 상기 게이트 배선 및 상기 데이터 배선 중 적어도 하나는, 상기 표시 영역에 상기 센서 영역을 가로지르는 제 1 방향으로 배치되고 상기 센서 영역에 의해 서로 분리되는 제 1 배선 및 제 2 배선; 및 상기 센서 영역 외부에 배치되고 상기 제 1 배선 및 상기 제 2 배선을 연결하는 제 3 배선을 포함한다. 본 발명의 일 실시예에 따르면, 상기 제 3 배선은 상기 제 1 배선 및 상기 제 2 배선과 제 3 절연층을 사이에 두고 이격되고 상기 제 3 절연층에 형성된 컨택홀을 통해 상기 제 1 배선 및 상기 제 2 배선과 연결된다. 본 발명의 일 실시예에 따르면, 상기 기판 상에 하나 이상의 무기막 및 하나 이상의 유기막이 교호적으로 배치된 밀봉 부재를 더 포함하고, 상기 유기막은 상기 센서 영역 외부에만 배치된다. 본 발명의 일 실시예에 따르면, 상기 기판 상에 터치 전극을 더 포함하고, 상기 터치 전극은 상기 센서 영역 외부에만 배치된다.
본 발명의 일 실시예에 따른 표시 장치는, 복수의 화소가 배치된 표시 영역 및 상기 표시 영역 내측에 센서와 중첩하는 센서 영역을 갖는 기판; 상기 화소에 연결되고, 상기 센서 영역을 가로지르는 배선; 및 상기 배선의 위 및 아래 중 적어도 하나에 배치된 적어도 하나의 절연층을 포함하고, 상기 센서 영역 내에 상기 배선과 중첩하지 않는 영역에는 상기 절연층이 배치되지 않는다.
본 발명의 일 실시예에 따른 표시 장치는 센서 영역을 가로지르는 배선들이 평면도 상에서 차지하는 면적을 최소화할 수 있다. 따라서, 센서 영역의 신호 투과율이 향상될 수 있다.
또한, 본 발명의 일 실시예에 따른 표시 장치는 센서 영역에 배치되는 절연층의 수를 줄임으로써 센서 영역의 신호 투과율이 향상될 수 있다.
도 1은 본 발명의 일 실시예에 따른 표시 장치의 블록 구성도이다.
도 2는 도 1에 도시된 어느 하나의 화소에 대한 등가 회로를 나타낸 도면이다.
도 3은 도 1에 도시된 어느 하나의 화소 및 이에 연결된 라인들을 포함하는 표시 장치의 상세 평면도를 나타낸 도면이다.
도 4a 내지 도 4f는 도 3의 구성 요소들 중 일부만을 따로 나타낸 도면이다.
도 5는 도 3의 I-I'의 선을 따라 자른 단면도이다.
도 6은 본 발명의 일 실시예에 따른 표시 장치의 평면도이다.
도 7은 본 발명의 일 실시예에 따라 배선 연결 영역과 센서 영역이 X축 방향에서 만나는 영역을 확대한 평면도이고, 도 8 내지 도 10은 각각 본 발명의 일 실시예에 따라 도 7의 I-I’의 선을 따라 자른 단면도이고, 도 11은 본 발명의 일 실시예에 따라 도 7의 Ⅱ-Ⅱ’의 선을 따라 자른 단면도이다.
도 12는 본 발명의 일 실시예에 따라 배선 연결 영역과 센서 영역이 X축 방향에서 만나는 영역을 확대한 평면도이고, 도 13은 각각 본 발명의 일 실시예에 따라 도 12의 I-I’의 선을 따라 자른 단면도이다.
도 14는 본 발명의 일 실시예에 따른 센서 영역 주변의 고전위 라인의 배선도이다.
도 15는 본 발명의 일 실시예에 따라 센서 영역과 표시 영역이 Y축 방향에서 만나는 부분을 확대한 평면도이고, 도 16은 도 15의 Ⅰ-Ⅰ’선을 따라 절개한 단면도이다.
도 17은 본 발명의 다른 실시예에 따라 센서 영역과 표시 영역이 Y축 방향에서 만나는 부분을 확대한 평면도이고, 도 18은 도 15의 Ⅰ-Ⅰ’선을 따라 절개한 단면도이다.
도 19 및 도 20은 본 발명의 실시예들에 따른 표시 장치의 배선도들이다.
도 21a 내지 도 21d는 본 발명의 일 실시예에 따른 표시 장치의 터치 패널 및 봉지 부재의 단면도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 따라서, 몇몇 실시예에서, 잘 알려진 공정 단계들, 잘 알려진 소자 구조 및 잘 알려진 기술들은 본 발명이 모호하게 해석되는 것을 피하기 위하여 구체적으로 설명되지 않는다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우 뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다. 또한, 층, 막, 영역, 판 등의 부분이 다른 부분 "아래에" 있다고 할 때, 이는 다른 부분 "바로 아래에" 있는 경우 뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 아래에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
공간적으로 상대적인 용어인 "아래(below)", "아래(beneath)", "하부(lower)", "위(above)", "상부(upper)" 등은 도면에 도시되어 있는 바와 같이 하나의 소자 또는 구성 요소들과 다른 소자 또는 구성 요소들과의 상관관계를 용이하게 기술하기 위해 사용될 수 있다. 공간적으로 상대적인 용어는 도면에 도시되어 있는 방향에 더하여 사용시 또는 동작시 소자의 서로 다른 방향을 포함하는 용어로 이해되어야 한다. 예를 들면, 도면에 도시되어 있는 소자를 뒤집을 경우, 다른 소자의 "아래(below)"또는 "아래(beneath)"로 기술된 소자는 다른 소자의 "위(above)"에 놓여질 수 있다. 따라서, 예시적인 용어인 "아래"는 아래와 위의 방향을 모두 포함할 수 있다. 소자는 다른 방향으로도 배향될 수 있고, 이에 따라 공간적으로 상대적인 용어들은 배향에 따라 해석될 수 있다.
본 명세서에서 어떤 부분이 다른 부분과 연결되어 있다고 할 때, 이는 직접적으로 연결되어 있는 경우 뿐 아니라, 그 중간에 다른 소자를 사이에 두고 전기적으로 연결되어 있는 경우도 포함한다. 또한, 어떤 부분이 어떤 구성 요소를 포함한다고 할 때, 이는 특별히 그에 반대되는 기재가 없는 한 다른 구성 요소를 제외하는 것이 아니라 다른 구성 요소를 더 포함할 수 있는 것을 의미한다.
본 명세서에서 제 1, 제 2, 제 3 등의 용어는 다양한 구성 요소들을 설명하는데 사용될 수 있지만, 이러한 구성 요소들은 상기 용어들에 의해 한정되는 것은 아니다. 상기 용어들은 하나의 구성 요소를 다른 구성 요소들로부터 구별하는 목적으로 사용된다. 예를 들어, 본 발명의 권리 범위로부터 벗어나지 않고, 제 1 구성 요소가 제 2 또는 제 3 구성 요소 등으로 명명될 수 있으며, 유사하게 제 2 또는 제 3 구성 요소도 교호적으로 명명될 수 있다.
다른 정의가 없다면, 본 명세서에서 사용되는 모든 용어(기술 및 과학적 용어를 포함)는 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 공통적으로 이해될 수 있는 의미로 사용될 수 있을 것이다. 또 일반적으로 사용되는 사전에 정의되어 있는 용어들은 명백하게 특별히 정의되어 있지 않은 한 이상적으로 또는 과도하게 해석되지 않는다.
이하, 도 1 내지 도 21d를 참조로 본 발명에 따른 표시 장치를 상세히 설명하면 다음과 같다.
도 1은 본 발명의 일 실시예에 따른 표시 장치의 블록 구성도이다.
본 발명의 표시 장치(100)는, 도 1에 도시된 바와 같이, 표시 패널(101), 스캔 드라이버(102), 발광 제어 드라이버(103), 데이터 드라이버(104) 및 전원 공급부(105)를 포함한다.
표시 패널(101)은 i+2개의 스캔 라인들(SL0 내지 SLi+1), k개의 발광 제어 라인들(EL1 내지 ELk), j개의 데이터 라인들(DL1 내지 DLj) 및 k*j개의 화소(PX)들을 포함한다. 여기서, i, j 및 k는 각각 1보다 큰 자연수이다.
스캔 라인들(SL0 내지 SLi+1)은 Y축 방향을 따라 배열되고, 각 스캔 라인(SL0 내지 SLi+1)은 X축 방향을 따라 연장된다. 발광 제어 라인들(EL1 내지 ELk)은 Y축 방향을 따라 배열되고, 각 발광 제어 라인(EL1 내지 ELk)은 X축 방향을 따라 연장된다. 데이터 라인들(DL1 내지 DLj)은 X축 방향을 따라 배열되고, 각 데이터 라인(DL1 내지 DLj)은 Y축 방향을 따라 연장된다.
스캔 드라이버(102)는 타이밍 컨트롤러(도시되지 않음)로부터 제공된 스캔 제어 신호에 따라 스캔 신호들을 생성하고, 그 스캔 신호들을 복수의 스캔 라인들(SL0 내지 SLi+1)에 차례로 공급한다. 한 프레임 기간 동안, 스캔 드라이버(102)는 제 1 내지 제 i 스캔 신호들을 제 1 스캔 신호부터 순차적으로 출력한다.
발광 제어 드라이버(103)는 타이밍 컨트롤러(도시되지 않음)로부터 제공된 제어 신호에 따라 발광 제어 신호들을 생성하고, 그 발광 제어 신호들을 복수의 발광 제어 라인들(EL1 내지 ELk)에 차례로 공급한다. 한편, 발광 제어 드라이버(103)는 스캔 드라이버(102)에 내장될 수 있다. 예를 들어, 스캔 드라이버(102)는 발광 제어 드라이버(103)의 기능을 더 수행할 수 있다. 이와 같은 경우, 스캔 라인들(SL0 내지 SLi+1) 및 발광 제어 라인들(EL1 내지 ELk)은 스캔 드라이버(102)에 의해 함께 구동된다. 이후 특별히 한정하지 않으면, 스캔 라인들 및 스캔 드라이버는 각각 발광 제어 라인들 및 발광 제어 드라이버를 포함하는 것으로 해석될 수 있다.
데이터 드라이버(104)는 제 1 내지 제 j 데이터 라인들(DL1 내지 DLj)로 각각 제 1 내지 제 j 데이터 전압을 공급한다. 예를 들어, 데이터 드라이버(104)는 타이밍 컨트롤러(도시되지 않음)로부터 영상 데이터 신호들 및 데이터 제어 신호를 공급받는다. 그리고, 그 데이터 드라이버(104)는 데이터 제어 신호에 따라 영상 데이터 신호들을 샘플링한 후에, 매 수평기간마다 한 수평 라인에 해당하는 샘플링 영상 데이터 신호들을 순차적으로 래치하고 그 래치된 영상 데이터 신호들을 데이터 라인들(DL1 내지 DLj)에 동시에 공급한다.
화소(PX)들은 행렬(matrix) 형태로 표시 패널(101)에 배치된다. 이 화소(PX)들은 표시 패널(101)의 표시 영역(도 6의 310)에 배치될 수 있다. 이 화소(PX)들은 서로 다른 색상의 광을 방출한다. 예를 들어, 도 1의 화소(PX)들 중 기호"R"로 지시된 화소는 적색 광을 방출하는 적색 화소이며, "G"로 지시된 화소는 녹색 광을 방출하는 녹색 화소이며, 그리고 "B"로 지시된 화소는 청색 광을 방출하는 청색 화소이다. 한편, 도시되지 않았지만, 표시 패널(101)은 백색 광을 방출하는 적어도 하나의 백색 화소를 더 포함할 수 있다.
각 화소(PX)는 전원 공급부(105)로부터 고전위 구동 전압(ELVDD), 저전위 구동 전압(ELVSS) 및 초기화 전압(Vinit)을 공통적으로 공급받는다.
도 2는 도 1에 도시된 어느 하나의 화소에 대한 등가 회로를 나타낸 도면이다.
하나의 화소는, 도 2에 도시된 바와 같이, 제 1 스위칭 소자(T1), 제 2 스위칭 소자(T2), 제 3 스위칭 소자(T3), 제 4 스위칭 소자(T4), 제 5 스위칭 소자(T5), 제 6 스위칭 소자(T6), 제 7 스위칭 소자(T7), 스토리지 커패시터(Cst) 및 유기 발광 소자(OLED)를 포함할 수 있다.
제 1 내지 제 7 스위칭 소자들(T1 내지 T7)은, 도 2에 도시된 바와 같이, 각각 P타입의 트랜지스터일 수 있다. 한편, 제 1 내지 제 7 스위칭 소자들(T1 내지 T7)은 각각 N타입의 트랜지스터일 수도 있다.
도 3은 도 1에 도시된 어느 하나의 화소 및 이에 연결된 라인들을 포함하는 표시 장치의 상세 평면도를 나타낸 도면이고, 도 4a 내지 도 4f는 도 3의 구성 요소들 중 일부만을 따로 나타낸 도면이고, 그리고 도 5는 도 3의 I-I'의 선을 따라 자른 단면도이다.
구체적으로, 도 4a는 도 3의 반도체층(130)을 나타낸 도면이며, 도 4b는 도 3의 제 n-1 스캔 라인(SLn-1), 제 n 스캔 라인(SLn), 제 n+1 스캔 라인(SLn+1) 및 발광 제어 라인(EL)을 나타낸 도면이며, 도 4c는 도 3의 초기화 라인(IL) 및 커패시터 전극(171)을 나타낸 도면이며, 도 4d는 도 3의 데이터 라인(DL) 및 고전위 라인(VDL)을 나타낸 도면이며, 도 4e는 도 3의 화소 전극(PE)을 나타낸 도면이다. 도 4f는 도 3의 반도체층(130), 제 n-1 스캔 라인(SLn-1), 제 n 스캔 라인(SLn), 제 n+1 스캔 라인(SLn+1) 및 발광 제어 라인(EL)을 나타낸 도면이다.
본 발명의 일 실시예에 따른 표시 장치는, 도 3 내지 도 5에 도시된 바와 같이, 기판(110), 버퍼층(120), 반도체층(130), 게이트 절연막(140), 게이트 전극(GE1 내지 GE7), 제 n-1 스캔 라인(SLn-1), 제 n 스캔 라인(SLn), 제 n+1 스캔 라인(SLn+1), 발광 제어 라인(EL), 제 1 층간 절연막(160), 초기화 라인(IL), 커패시터 전극(171), 제 2 층간 절연막(180), 제 1 연결 전극(181), 제 2 연결 전극(182), 제 3 연결 전극(183), 데이터 라인(DL), 고전위 라인(VDL), 평탄화막(220), 화소 전극(PE), 차광막(240), 발광층(250), 공통 전극(260) 및 밀봉 부재(270)를 포함할 수 있다.
도 5에 도시된 기판(110)은 유리 및 투명한 소재의 플라스틱 등으로 만들어진 투명 절연 기판일 수 있다. 예를 들어, 기판(110)은 캡톤(kapton), 폴리에테르술폰(polyethersulphone, PES), 폴리카보네이트(polycarbonate: PC), 폴리이미드(polyimide: PI), 폴리에틸렌테레프탈레이트(polyethyleneterephthalate: PET), 폴리에틸렌 나프탈레이트(polyethylenenaphthalate, PEN), 폴리아크릴레이트(polyacrylate, PAR) 및 섬유 강화 플라스틱(fiber reinforced plastic: FRP) 등으로 이루어진 군 중에서 선택된 어느 하나로 만들어질 수 있다.
도 5에 도시된 바와 같이, 버퍼층(120)은 기판(110) 상에 위치한다. 버퍼층(120)은 기판(110)의 전면(全面)에 위치할 수 있다. 버퍼층(120)은 불순 원소의 침투를 방지하며 표면을 평탄화하는 역할을 하는 것으로, 이러한 역할을 수행할 수 있는 다양한 물질로 형성될 수 있다. 예를 들어, 버퍼층(120)은 질화규소(SiNx)막, 산화규소(SiO2)막, 산질화규소(SiOxNy)막 중 어느 하나로 만들어질 수 있다. 그러나, 버퍼층(120)은 반드시 필요한 것은 아니며, 기판(110)의 종류 및 공정 조건에 따라 생략될 수도 있다.
도 5에 도시된 바와 같이, 반도체층(130)은 버퍼층(120) 상에 위치한다.
도 4a에 도시된 바와 같이, 반도체층(130)은 제 1 내지 제 7 스위칭 소자들(T1 내지 T7)의 각 채널 영역들(CH1 내지 CH7)을 제공한다. 또한, 반도체층(130)은 제 1 내지 제 7 스위칭 소자들(T1 내지 T7)의 각 소스 전극(SE1 내지 SE7) 및 드레인 전극(DE1 내지 DE7)을 제공한다.
반도체층(130)은 다결정 규소막, 비정질 규소막, 및 IGZO(Indium-Galuim-Zinc Oxide), IZTO(Indium Zinc Tin Oxide)와 같은 산화물 반도체 중 어느 하나를 포함할 수 있다. 예를 들어, 반도체층(130)이 다결정 규소막을 포함하는 경우, 그 반도체층(130)은 불순물이 도핑되지 않은 채널 영역과, 채널 영역의 양 옆에 위치하여 불순물 이온으로 도핑된 소스 전극 및 드레인 전극을 포함한다.
도 5에 도시된 바와 같이, 게이트 절연막(140)은 반도체층(130) 및 버퍼층(110) 상에 배치된다. 게이트 절연막(140)은 테트라에톡시실란(TetraEthylOrthoSilicate, TEOS), 질화 규소(SiNx) 및 산화 규소(SiO2)중 적어도 하나를 포함할 수 있다. 일례로, 게이트 절연막(140)은 40nm의 두께를 갖는 질화규소막과 80nm의 두께를 갖는 테트라에톡시실란막이 차례로 적층된 이중막 구조를 가질 수 있다.
도 5에 도시된 바와 같이, 제 1 게이트 전극(GE1)은 게이트 절연막(140) 상에 위치한다. 구체적으로, 제 1 게이트 전극(GE1)은 게이트 절연막(140)과 제 1 층간 절연막(160) 사이에 위치한다.
도 5에 도시되지 않았지만, 스캔 라인 및 발광 제어 라인도 게이트 절연막 상에 위치한다. 구체적으로, 제 n-1 스캔 라인(SLn-1), 제 n 스캔 라인(SLn), 제 n+1 스캔 라인(SLn+1) 및 발광 제어 라인(EL)은 게이트 절연막(140)과 제 1 층간 절연막(160) 사이에 위치한다.
스캔 라인(SL, 예를 들어, 제 n-1 스캔 라인(SLn-1), 제 n 스캔 라인(SLn) 및 제 n+1 스캔 라인(SLn+1) 중 적어도 하나)은 알루미늄(Al)이나 알루미늄 합금과 같은 알루미늄 계열의 금속, 또는 은(Ag)이나 은 합금과 같은 은 계열의 금속, 또는 구리(Cu)나 구리 합금과 같은 구리 계열의 금속, 또는 몰리브덴(Mo)이나 몰리브덴 합금과 같은 몰리브덴 계열의 금속으로 만들어질 수 있다. 또는, 이 스캔 라인은, 크롬(Cr) 및 탄탈륨(Ta) 중 어느 하나로 만들어질 수 있다. 한편, 스캔 라인은 물리적 성질이 다른 적어도 두 개의 도전막을 포함하는 다중막 구조를 가질 수도 있다.
또한, 발광 제어 라인(EL)은 전술된 스캔 라인(SL)과 동일한 물질 및 구조(다중막 구조)를 가질 수 있다. 발광 제어 라인(EL) 및 스캔 라인은 동일한 공정으로 동시에 만들어질 수 있다.
도 5에 도시된 바와 같이, 제 1 층간 절연막(160)은 제 1 게이트 전극(GE1) 및 게이트 절연막(140) 상에 위치한다. 제 1 층간 절연막(160)은 게이트 절연막(140)보다 더 큰 두께를 가질 수 있다. 제 1 층간 절연막(160)은 전술된 게이트 절연막(140)과 동일한 물질로 이루어질 수 있다.
도 5에 도시된 바와 같이, 커패시터 전극(171)은 제 1 층간 절연막(160) 상에 위치한다. 커패시터 전극(171)은 전술된 제 1 게이트 전극(GE1)과 함께 스토리지 커패시터(Cst)를 이룬다. 도 3 및 도 4c에 도시된 바와 같이, 커패시터 전극(171)은 홀(30)을 갖는다.
도 5에 도시되지 않았지만, 초기화 라인(도 3 및 도 4c의 IL)도 제 1 층간 절연막(160) 상에 위치한다. 구체적으로, 초기화 라인(IL)은 제 1 층간 절연막(160)과 제 2 층간 절연막(180) 사이에 위치한다.
도 5에 도시된 바와 같이, 커패시터 전극(171), 초기화 라인(IL) 및 제 1 층간 절연막(160) 상에 제 2 층간 절연막(180)이 위치한다. 제 2 층간 절연막(180)은 게이트 절연막(140)보다 더 큰 두께를 가질 수 있다. 제 2 층간 절연막(180)은 전술된 게이트 절연막(140)과 동일한 물질로 이루어질 수 있다.
도 5에 도시된 바와 같이, 제 1 연결 전극(181), 제 2 연결 전극(182), 고전위 라인(VDL) 및 데이터 라인(DL)은 제 2 층간 절연막(180) 상에 위치한다.
데이터 라인(DL)은 몰리브덴, 크롬, 탄탈륨 및 티타늄 등 내화성 금속(refractory metal) 또는 이들의 합금으로 만들어질 수 있다. 데이터 라인(DL)은 내화성 금속막과 저저항 도전막을 포함하는 다중막 구조를 가질 수 있다. 다중막 구조의 예로는 크롬 또는 몰리브덴(또는 몰리브덴 합금) 하부막과 알루미늄(또는 알루미늄 합금) 상부막의 이중막, 몰리브덴(또는 몰리브덴 합금) 하부막과 알루미늄(또는 알루미늄 합금) 중간막과 몰리브덴(또는 몰리브덴 합금) 상부막의 삼중막을 들 수 있다. 한편, 데이터 라인(DL)은 이외에도 여러 가지 다양한 금속 또는 도전체로 만들어질 수 있다.
도 5에 도시된 바와 같이, 평탄화막(220)은 제 1 연결 전극(181), 제 2 연결 전극(182), 제 3 연결 전극(183), 고전위 라인(VDL) 및 데이터 라인(DL) 상에 위치한다.
평탄화막(220)은 그 위에 형성될 유기 발광 소자(OLED)의 발광 효율을 높이기 위해, 기판(110)의 높낮이차를 제거함으로써 기판(110)을 평탄화시키는 역할을 한다. 평탄화막(220)은 아크릴계 수지(polyacrylates resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolicresin), 폴리아미드계 수지(polyamides resin), 폴리이미드계 수지(polyimides rein), 불포화 폴리에스테르계수지(unsaturated polyesters resin), 폴리페닐렌계 수지(polyphenylenethers resin), 폴리페닐렌설파이드계 수지(polyphenylenesulfides resin), 및 벤조사이클로부텐(benzocyclobutene, BCB) 중 하나 이상의 물질로 만들어질 수 있다.
도 5에 도시된 바와 같이, 화소 전극(PE)은 평탄화막(220) 상에 위치한다. 화소 전극(PE)의 일부 또는 전부는 발광 영역(280) 내에 위치한다. 즉, 화소 전극(PE)은 후술할 차광막(240)에 의해 정의된 발광 영역(280)에 대응되게 위치한다. 화소 전극(PE)은 평탄화막(220)을 관통하는 콘택홀(19)을 통해 제 1 연결 전극(181)에 연결된다.
도 5에 도시된 바와 같이, 차광막(240)은 화소 전극(PE) 및 평탄화막(220) 상에 위치한다. 차광막(240)은 이를 관통하는 개구부를 갖는 바, 이 개구부가 발광 영역(280)에 해당한다.
차광막(240)은 폴리아크릴계(polyacrylates resin) 및 폴리이미드계(polyimides) 등의 수지로 만들어질 수 있다.
발광층(250)은 발광 영역(280) 내에서 화소 전극(PE) 상에 위치하며, 공통 전극(260)은 차광막(240) 및 발광층(250) 상에 위치한다. 화소 전극(PE), 발광층(250) 및 공통 전극(260)은 발광 다이오드(예를 들어, 도 2의 발광 소자(OLED)를 구성하는 바, 이때 화소 전극(PE)은 그 발광 다이오드의 애노드 전극에 해당하며, 공통 전극(260)은 그 발광 다이오드의 캐소드 전극에 해당한다.
발광층(250)은 저분자 유기물 또는 고분자 유기물로 이루어진다. 도시되지 않았지만, 정공 주입층(Hole Injection Layer, HIL) 및 정공 수송층(Hole Transporting Layer, HTL) 중 적어도 하나가 화소 전극(PE)과 발광층(250) 사이에 더 위치할 수 있고, 전자 수송층(Electron Transporting Layer, ETL) 및 전자 주입층(Electron Injection Layer, EIL) 중 적어도 하나가 발광층(250)과 공통 전극(260) 사이에 더 위치할 수 있다.
화소 전극(PE) 및 공통 전극(260)은 투과형 전극, 반투과형 전극 및 반사형 전극 중 어느 하나로 제조될 수 있다.
투과형 전극은 투명 도전성 산화물(TCO; Transparent Conductive Oxide)을 포함할 수 있다. 투명 도전성 산화물(TCO)은 인듐 주석 산화물(ITO), 인듐 아연 산화물(IZO), 안티몬 주석 산화물(ATO), 알루미늄 아연 산화물(AZO), 산화 아연(ZnO), 및 그 혼합물로 이루어진 군으로부터 선택된 적어도 하나를 포함할 수 있다.
반투과형 전극 및 반사형 전극은 마그네슘(Mg), 은(Ag), 금(Au), 칼슘(Ca), 리튬(Li), 크롬(Cr), 알루미늄(Al), 구리(Cu)와 같은 금속 또는 이들의 합금을 포함할 수 있다. 이때, 반투과형 전극과 반사형 전극은 두께에 의해 구별된다. 일반적으로, 반투과형 전극은 약 200nm 이하의 두께를 가지며, 반사형 전극은 300nm 이상의 두께를 가진다. 반투과형 전극은 두께가 얇아질수록 빛의 투과율이 높아지지만 저항이 커지고, 두께가 두꺼워질수록 빛의 투과율이 낮아진다.
또한, 반투과형 및 반사형 전극은 금속 또는 금속의 합금으로 된 금속층과 금속층상에 적층된 투명 도전성 산화물(TCO)층을 포함하는 다층 구조를 가질 수 있다.
밀봉 부재(270)는 공통 전극(260) 상에 위치한다. 밀봉 부재(270)는 유리 및 투명한 소재의 플라스틱 등으로 만들어진 투명 절연 기판을 포함할 수 있다. 또한, 밀봉 부재(270)는 하나 이상의 무기막 및 하나 이상의 유기막이 Z축 방향을 따라 교호적으로 적층된 박막 봉지 구조로 형성될 수도 있다.
한편, 도 5에 도시된 바와 같이, 기판(110)과 화소 전극(PE) 사이에는 복수의 패턴들이 수직적으로 서로 다른 층 상에 위치한다. 예를 들어, 기판(110)과 화소 전극(PE) 사이에 복수의 패턴들이 Z축 방향을 따라 서로 다른 층에 위치한다. 이하 이를 구체적으로 설명하면 다음과 같다.
먼저, 도 4a의 반도체층(130)을 제 1 패턴(130)으로 정의하고, 도 4b의 각 스캔 라인(SLn-1, SLn, SLn+1), 각 게이트 전극(GE1 내지 GE7) 및 발광 제어 라인(EL)을 제 2 패턴(150)으로 정의하고, 도 4c의 초기화 라인(IL) 및 커패시터 전극(171)을 제 3 패턴(170)으로 정의하고, 도 4d의 각 연결 전극(181 내지 183), 고전위 라인(VDL) 및 데이터 라인(DL)을 제 4 패턴(190)으로 정의하고, 그리고 도 4e의 화소 전극(PE)를 제 5 패턴(230)으로 정의하고, 각각의 패턴 사이에는 게이트 절연막(140), 제 1 층간 절연막(160), 제 2 층간 절연막(180) 및 평탄화막(220)이 각각 배치된다.
또한, 후술할 발명의 일 실시예에 따라, 표시 패널(101)은 제 6 패턴을 더 포함할 수 있다. 예를 들어, 제 4 패턴(190) 상에 후술할 제 3 층간 절연막(200)이 더 배치되고, 제 6 패턴이 제 3 층간 절연막(200) 및 평탄화막(220) 사이에 배치될 수 있다. 다만, 이에 한정되는 것은 아니며, 제 3 층간 절연막(200) 및 제 3 층간 절연막(200) 상의 제 6 패턴은 제 1 패턴(130)과 게이트 절연막(140) 사이, 제 2 패턴(150)과 제 1 층간 절연막(160) 사이 또는 제 3 패턴(170)과 제 2 층간 절연막(180) 사이에 배치될 수 있다. 제 6 패턴은 후술할 스캔 라인, 전원(고전위) 라인, 우회 라인 등을 포함할 수 있다.
제 3 층간 절연막(200)은 게이트 절연막(140), 제 1 층간 절연막(160) 또는 제 2 층간 절연막(180)과 동일한 재료로 형성될 수 있다.
동일한 패턴에 포함된 구성 요소들은 모두 동일한 물질로 이루어지며, 또한 동일한 층 상에 위치한다. 서로 다른 패턴에 위치한 구성 요소들은 서로 다른 층상에 위치한다. 예를 들어, 제 1 패턴(130)에 포함된 반도체층(130)은 제 2 패턴(150)에 포함된 발광 제어 라인(EL)과 다른 층 상에 위치한다. 구체적으로, 발광 제어 라인(EL)은 반도체층(130)보다 더 높은 층(즉, 화소 전극(PE)에 더 근접한 층)에 위치한다.
도 6은 센서 영역을 갖는 표시 장치의 개략적인 구조를 나타낸 평면도이다.
도 6을 참조하면, 본 발명의 일 실시예에 따른 표시 장치(100)의 표시 패널(101)은 표시 영역(310)과 표시 영역(310) 가장자리에 비표시 영역(320)이 정의된 기판(110)을 포함한다. 표시 영역(230)은 입력 영상이 구현되는 영역으로, 서로 교차되는 스캔 라인과 데이터 라인에 의해 구획된 매트릭스 형태의 화소(PX)들을 포함한다. 비표시 영역(320)은 표시 영역(310)에 구동 신호를 인가하기 위한 여러 구동 소자들이 배치된다. 예를 들어, 비표시 영역(320)은 표시 영역(310) 내의 화소(PX)를 구동하기 위한 스캔 드라이버(102), 데이터 드라이버(104) 및 화소(PX)와 연결된 각종 라인들을 포함할 수 있다.
도 6에 도시된 바와 같이, 표시 영역(310)을 둘러 싸는 비표시 영역(320)이 전면(front surface)의 가장자리에 배치되고 베젤에 의해 덮일 수 있다. 또는, 표시 영역(310)이 표시 장치의 전면(front surface) 전체 또는 전면과 접하는 하나 이상의 측면으로 확장되어, 전면 가장자리에 비표시 영역(320) 또는 베젤이 배치되지 않을 수 있다(미도시). 또한, 비표시 영역(320)에는 화소(PX)가 배치되지 않을 수 있다. 다만, 이에 한정되는 것은 아니며, 비표시 영역(320)에도 화소(PX)가 배치될 수 있다.
한편, 적어도 하나의 센서(미도시)가 기판(110)의 표시 영역(310)과 중첩하여 배치될 수 있다. 센서 영역(330)은 표시 영역(310) 내에 센서와 중첩하는 영역으로 정의될 수 있다. 센서 영역(330)은 표시 영역(310) 내에 위치할 수 있다. 센서 영역(330)이 표시 영역(310) 내에 위치한다는 것은 센서 영역(330)이 표시 영역(310)으로 둘러싸여 있는 것은 물론, 표시 영역(310)의 어느 일측에 위치하는 것을 포함한다. 도 6에서는, 센서 영역(330)이 대략 원형의 형상을 갖는 것으로 도시되어 있으나, 이에 한정되는 것은 아니며, 타원형, 사각형 등의 다각형, 일자형 등을 가질 수 있다.
센서는 근접 센서(proximity sensor), 조도 센서(illumination sensor), RGB 센서, 적외선 센서(IR 센서: infrared sensor), 지문인식 센서(finger scan sensor), 초음파 센서(ultrasonic sensor), 광 센서(optical sensor, 예를 들어, 카메라), 마이크로폰(microphone), 환경 센서(예를 들어, 기압계, 습도계, 온도계, 방사능 감지 센서, 열 감지 센서, 가스 감지 센서 등), 화학 센서(예를 들어, 전자 코, 헬스케어 센서, 생체 인식 센서 등) 중 적어도 하나를 포함할 수 있다.
본 발명의 일 실시예에 따르면, 센서 영역(330)은 센서로 입력될 신호(예를 들어, 소리, 빛)를 통과시킨다. 신호가 통과될 수 있도록 센서 영역(330)의 표시 패널(101) 또는 기판(110)을 물리적으로 관통하는 개구(open hole)가 형성될 수 있다(이하, 관통 센서 영역). 이 경우, 후술한 바와 같이, 센서 영역(330)을 가로지르는 라인들, 예를 들어, 스캔 라인, 데이터 라인, 전원 라인 등이 복수의 라인들로 분할되고, 센서 영역(330)을 우회하여 분할된 라인들을 연결하는 우회 라인이 배치될 수 있다.
본 발명의 다른 실시예에 따르면, 센서 영역(330)의 표시 패널(101)은 물리적으로 관통되지 않고 신호를 통과시킬 수 있다(이하, 미관통 센서 영역). 이 경우, 스캔 라인, 데이터 라인, 전원 라인 등이 분할되지 않고 센서 영역을 가로지를 수 있고, 본 발명의 실시예에 따라 센서 영역(330)을 통과하는 신호의 방해를 최소화할 수 있다.
본 발명의 실시예들은 주로 미관통 센서 영역을 기준으로 설명되었으나, 특별한 언급이 없는 한 관통 센서 영역에도 적용될 수 있다.
한편, 배선 연결 영역(340)이 센서 영역(330)과 표시 영역(310) 사이에 정의된다. 표시 영역(310)에서 연장된 라인들과 센서 영역(330)에서 연장된 라인들은 배선 연결 영역(340)에서 연결될 수 있다. 여기서, 라인들이 연결된다는 것은 두 라인이 일 직선으로 연결되는 것, 다른 방향으로 연장되는 두 라인이 연결되는 것, 서로 평행한 두 라인이 이들 라인과 교차하는 다른 라인을 통해 연결되는 것, 절연층을 사이에 두고 서로 다른 층에 배치된 두 라인이 절연층에 형성된 컨택홀을 통해 연결되는 것 등을 의미할 수 있고, 하나의 라인은 서로 연결되어 동일한 신호 또는 전원 전압을 전달하는 복수의 라인을 포함하는 것을 의미할 수 있다.
또한, 더미 화소(미도시)가 센서 영역(330)과 표시 영역(310) 사이의 배선 연결 영역(340)에 배치될 수 있다. 보다 구체적으로는 배선 연결 영역(340)은 센서 영역(330)에 인접한 영역(341)과 표시 영역(310)에 인접한 영역(342)을 포함하고, 더미 화소는 표시 영역(310)에 인접한 영역(342)에 배치될 수 있다. 더미 화소는 기판의 균일성을 높이고, 센서 영역(330)에 인접한 화소(PX)의 손상 등을 방지할 수 있다.
도 7은 본 발명의 일 실시예에 따라 배선 연결 영역(340)과 센서 영역(330)이 X축 방향에서 만나는 영역(351)을 나타내는 평면도이고, 도 8 내지 도 10은 도 7의 I-I’의 선을 따라 자른 단면도이다. 보다 구체적으로, 도 7은 이하에서 설명할 실시예 1-1 내지 1-3 모두에 공통된 평면도이고, 도 8 내지 도 10은 실시예 1-1 내지 1-3 각각에 따른 단면도이다.
도 7에 도시된 바와 같이, 표시 영역에서 연장된 4개의 X축 방향의 라인(151 내지 154), 4개의 Y축 방향의 라인(191 내지 194)이 센서 영역(330)을 가로지른다. 도 7에 도시된 X축 방향의 라인(151 내지 154)은 각각 스캔 라인(SLn-1, SLn, SLn+1 및 EL, 이하에서 스캔 라인(SL)은 발광 제어 라인(EL)을 포함하는 것으로 정의한다)일 수 있고, Y축 방향의 라인(191, 193)은 데이터 라인(DL)이고, Y축 방향의 라인(192, 194)은 고전위 라인(VDL)일 수 있다. 다만, 이제 한정되는 것은 아니며, 본 발명의 일 실시예는 표시 영역(310)에서 동일한 층에 평행하게 배치되고 센서 영역(330)으로 연장하는 임의의 복수의 라인들에 적용될 수 있다.
이하, 본 발명의 일 실시예에서는 X축 방향을 따라 연장된 4개의 스캔 라인(151 내지 153)과 Y축 방향을 따라 연장된 2개의 데이터 라인(191, 193) 및 2개의 고전위 라인(192, 194)이 표시 영역(310)에서 배선 연결 영역(340)으로 연장된다고 가정하여 설명한다. 또한, 본 발명의 일 실시예에 따른 표시 장치(100) 2개의 보조 스캔 라인을 포함한다. 도 7에 도시된 바와 같이, 센서 영역(330)에서 4개의 스캔 라인(151 내지 154) 중 2개의 스캔 라인(151, 153)은 각각 2개의 보조 스캔 라인(151, 153)과 절연층을 사이에 두고 중첩된다. 이하에서, 이에 대한 실시예 1-1 내지 1-3을 구체적으로 설명한다.
실시예 1-1
이하에서는, 도 7 및 도 8을 참조하여 본 발명의 실시예 1-1을 보다 구체적으로 설명한다. 아울러, 표시 영역에서 이미 설명한 구성 요소들은 자세한 설명을 생략한다.
배선 연결 영역(340) 및 센서 영역(330)도 전술한 표시 영역(310)과 마찬가지로 기판(110), 버퍼층(120), 게이트 절연막(140)이 배치될 수 있다. 다만, 배선 연결 영역(340) 및 센서 영역(330)에 반도체층(130), 게이트 전극(GE1 내지 GE7) 등은 형성되지 않거나 제거될 수 있다.
한편, 게이트 절연막(140) 상의 스캔 라인(151 내지 154) 중 적어도 일부(152, 154)는 표시 영역(310)으로부터 연장되어 센서 영역(330)을 X축 방향으로 가로지른다. 반면에, 게이트 절연막(140) 상의 스캔 라인(151 내지 154) 중 다른 일부(152, 154)는 표시 영역(310)으로부터 배선 연결 영역(340)까지 연장되며 센서 영역(330)까지 연장되지 않는다.
표시 영역(310)과 마찬가지로 전술한 스캔 라인(151 내지 154) 위에 제 1 층간 절연막(160)이 배치되고, 초기화 라인(IL, 172)이 제 1 층간 절연막(160) 위에 배치될 수 있다. 다만, 센서 영역(330)에는 커패시터 전극(171)이 배치되지 않을 수 있다.
본 발명의 실시예 1-1에 따르면, 초기화 라인(172) 위에 제 3 층간 절연막(200)이 배치되고, 배선 연결 영역(340)의 스캔 라인(152, 154)이 노출되도록 제 1 층간 절연막(160) 및 제 3 층간 절연막(200)에 컨택홀(215, 216)이 형성된다.
제 3 층간 절연막(200) 위에 보조 스캔 라인(211, 212)이 배치된다. 보조 스캔 라인(211, 212)은 센서 영역(330) 및 배선 연결 영역(340)에만 배치되고 표시 영역(310)에는 배치되지 않는다. 또한, 센서 영역(330)에서 보조 스캔 라인(211, 212)의 적어도 일부는 각각 스캔 라인(151, 153)과 평면상으로 중첩된다. 보조 스캔 라인(211, 212)은 배선 연결 영역(340)에서 각각 절곡부(213, 214)를 갖고, 제 1 층간 절연막(160) 및 제 3 층간 절연막(200)에 형성된 각각의 컨택홀(215, 216)을 통해 표시 영역(310)으로부터 연장된 스캔 라인(152, 154)과 연결된다.
다음으로, 보조 스캔 라인(211, 212) 위에 제 2 층간 절연막(180)이 배치된다. 또한 표시 영역(310)에서와 마찬가지로 제 2 층간 절연막(180) 위에 데이터 라인(191, 193) 및 고전위 라인(192, 194)이 배치된다. 데이터 라인(191, 193) 및 고전위 라인(192, 194) 위에 평탄화막(220) 및 밀봉 부재(270)가 배치될 수 있다.
제 3 층간 절연막(200)은 제 2 층간 절연막(180)과 동일한 재료로 형성될 수 있다. 보조 스캔 라인(211, 212)은 스캔 라인(SL) 또는 데이터 라인(DL)과 동일한 재료로 형성될 수 있다.
한편, 화소 전극(PE), 차광막(240), 발광층(250), 공통 전극(260) 등은 센서 영역(330)에 형성되지 않거나 제거될 수 있다. 예를 들어, 발광층(250) 및 공통 전극(260)은 표시 영역(310)과 같이 형성된 후에 레이저 에너지원을 이용하여 제거될 수 있다. 또한, 금속 자기 패터닝(Metal Self Patterning) 공법을 이용하여 공통 전극(260)을 증착하여 공통 전극(260)이 표시 영역(310)에만 형성되고 센서 영역(330)에는 형성되지 않을 수 있다. 이러한 구조는 본 실시예 1-1에만 한정되는 것은 아니며, 이후에 설명할 모든 실시예에 적용될 수 있고, 본원에 설명된 실시예들과 독립적으로 실시될 수도 있다.
또한, 도면에 도시되지 않았지만, 센서 영역(330) 내에 상술한 라인들(151, 153, 211, 212, 191 내지 194)과 중첩하지 않는 영역에는 버퍼층(120), 게이트 절연막(140), 제 1 내지 제 3 층간 절연막(160, 180, 200) 및 평탄화막(220)와 같은 절연층 중 적어도 하나가 형성되지 않거나 제거될 수 있다. 예를 들어, 전술한 바와 같이 발광층(250) 및 공통 전극(260)이 제거된 후 게이트 절연막(140), 제 1 내지 제 3 층간 절연막(160, 180, 200) 및 평탄화막(220)이 모두 제거될 수 있다. 그 다음에 밀봉 부재(270)가 배치될 수 있다. 센서 영역(330) 내에 상술한 라인들(151, 153, 211, 212, 191 내지 194) 중 어느 것과도 중첩하지 않는 모든 영역의 절연층이 배치되지 않을 수 있다. 다만, 상술한 라인들(151, 153, 211, 212, 191 내지 194)의 절연을 보장하기 위해 상술한 라인들과 인접한 영역에는 절연층이 제거되지 않고 남아 있을 수 있다. 이러한 절연층 제거 구조는 본 실시예 1-1에만 한정되는 것은 아니며, 이후에 설명할 모든 실시예에 적용될 수 있고, 본원에 설명된 실시예들과 독립적으로 실시될 수도 있다.
실시예 1-2
이하에서는, 도 7 및 도 9를 참조하여 본 발명의 실시예 1-2를 보다 구체적으로 설명한다. 아울러, 표시 영역(310)에 대한 설명 및 실시예 1-1에서 이미 설명한 구성 요소들은 자세한 설명을 생략한다.
실시예 1-1에서 전술한 바와 같이, 기판(110), 버퍼층(120), 게이트 절연막(140), 스캔 라인(151 내지 154), 초기화 라인(172)이 배치될 수 있다.
본 발명의 실시예 1-2에 따르면, 표시 영역(310)에서와 마찬가지로 초기화 라인(172) 위에 제 2 층간 절연막(180)이 배치된다. 또한 제 2 층간 절연막(180) 위에 데이터 라인(191, 193) 및 고전위 라인(192, 194)이 배치된다.
데이터 라인(191, 193) 및 고전위 라인(192, 194) 위에 제 3 층간 절연막(200)이 배치된다. 배선 연결 영역(340)의 스캔 라인(152, 154)이 노출되도록 제 1 층간 절연막(160), 제 2 층간 절연막(180) 및 제 3 층간 절연막(200)에 컨택홀(215, 216)이 형성된다.
또한, 제 3 층간 절연막(200) 위에 보조 스캔 라인(211, 212)이 배치된다. 센서 영역(330)에서 보조 스캔 라인(211, 212)의 적어도 일부는 각각 스캔 라인(151, 153)과 평면상으로 중첩된다. 보조 스캔 라인(211, 212)은 배선 연결 영역(340)에서 각각 절곡부(213, 214)를 갖고, 제 1 층간 절연막(160), 제 2 층간 절연막(180) 및 제 3 층간 절연막(200)에 형성된 각각의 컨택홀(215, 216)을 통해 표시 영역(310)으로부터 연장된 스캔 라인(152, 154)과 연결된다.
다음으로, 보조 스캔 라인(211, 212) 위에 평탄화막(220) 및 밀봉 부재(270)가 배치될 수 있다.
실시예 1-3
이하에서는, 도 7 및 도 10을 참조하여 본 발명의 실시예 1-3을 보다 구체적으로 설명한다. 아울러, 표시 영역(310)에 대한 설명 및 실시예 1-1 및 1-2에서 이미 설명한 구성 요소들은 자세한 설명을 생략한다.
실시예 1-2에서 전술한 바와 같이, 기판(110), 버퍼층(120), 게이트 절연막(140), 스캔 라인(151 내지 154), 초기화 라인(172)이 배치될 수 있다.
본 발명의 실시예 1-3에 따르면, 표시 영역(310)에서와 마찬가지로 초기화 라인(IL) 위에 제 2 층간 절연막(180)이 배치된다. 또한 제 2 층간 절연막(180) 위에 데이터 라인(191, 193) 및 고전위 라인(192, 194)이 배치된다. 또한, 표시 영역(310)에서와 마찬가지로 데이터 라인(191, 193) 및 고전위 라인(192, 194) 위에 평탄화막(220)이 배치된다.
배선 연결 영역(340)의 스캔 라인(152, 154)이 노출되도록 제 1 층간 절연막(160), 제 2 층간 절연막(180) 및 평탄화막(220)에 컨택홀(215, 216)이 형성된다. 센서 영역(330) 및 배선 연결 영역(340)에서 평탄화막(220) 상에 보조 스캔 라인(211, 212)이 배치된다. 센서 영역(330)에서 보조 스캔 라인(211, 212)의 적어도 일부는 각각 스캔 라인(151, 153)과 평면상으로 중첩된다. 보조 스캔 라인(211, 212)은 배선 연결 영역(340)에서 각각 절곡부(213, 214)를 갖고, 제 1 층간 절연막(160), 제 2 층간 절연막(180) 및 평탄화막(220)에 형성된 각각의 컨택홀(215, 216)을 통해 표시 영역(310)으로부터 연장된 스캔 라인(152, 154)과 연결된다.
다음으로, 보조 스캔 라인(211, 212) 위에 밀봉 부재(270)가 배치된다. 보조 스캔 라인(211, 212)은 화소 전극(PE)과 동일한 재료로 화소 전극과 동시에 형성될 수 있다.
전술한 실시예 1-1 내지 1-3에서, 스캔 라인(151, 153)은 표시 영역(310)으로부터 연장되어 그대로(동일한 층에서) 센서 영역(330)을 X축 방향으로 가로지르고, 센서 영역(330)에서 스캔 라인(152, 154)이 스캔 라인(151, 153) 위로 중첩되는 것으로 설명되었으나, 이에 한정되는 것은 아니다. 예를 들어, 스캔 라인(151, 154)이 표시 영역(310)으로부터 연장되어 그대로 센서 영역(330)을 X축 방향으로 가로지르고, 센서 영역(330)에서 스캔 라인(152, 153)이 스캔 라인(151, 154) 위로 중첩될 수 있다.
아울러, 도면 7에서, 편의상 스캔 라인(151, 153)과 보조 스캔 라인(211, 212)의 폭이 다른 것으로 도시되었지만, 스캔 라인(151, 153)과 보조 스캔 라인(211, 212)의 폭이 같을 수 있다. 또한, 스캔 라인(151, 153)과 보조 스캔 라인(211, 212)은 폭 방향에서 일부분만 중첩할 수 있다.
실시예 1-1 내지 1-3에 따르면, 센서 영역(330)을 통과하는 스캔 라인(151, 153) 및 보조 스캔 라인(211, 212)이 평면도 상에서 차지하는 면적이 1/2으로 줄어들고, 또한 스캔 라인(151, 153) 및 보조 스캔 라인(211, 212) 사이의 간격이 커지므로, 센서 영역(330)의 신호 투과율이 증가될 수 있다.
또한, 전술한 실시예에서, 센서 영역(330)에서 스캔 라인들(151)과 보조 스캔 라인(211)이 서로 중첩되는 것으로 설명하였으나, 이에 한정되지 않는다. 예를 들어, 3개 이상의 라인들이 전술한 실시예들과 같은 방식으로 서로 다른 층에서 중첩될 수 있다.
한편, 실시예 1-1 내지 1-3 에서 센서 영역(330)에서 스캔 라인(151, 153) 및 보조 스캔 라인(211, 212)이 서로 중첩되는 것으로 설명되었으나, 이에 한정되지는 않는다. 예를 들어, 센서 영역의 데이터 라인들(191, 193) 및 전원 라인들(192, 194)도 전술한 실시예들과 동일한 방식으로 서로 중첩될 수 있다.
실시예 1-4
이하에서는, 도 7 및 도 11을 참조하여 본 발명의 실시예 1-4을 보다 구체적으로 설명한다. 아울러, 전술한 실시예들에서 이미 설명한 구성 요소들은 자세한 설명을 생략한다.
도 11은 도 7의 Ⅱ-Ⅱ’의 선을 따라 자른 단면도이다. 설명의 편의상, 전술한 실시예 1-1의 적층 구조에 기초하여 데이터 라인(DL) 및 고전위 라인(VDL)의 플로팅 라인을 설명하였다. 다만, 이에 한정되는 것은 아니며, 실시예 1-4는 실시예 1-2 및 1-3은 물론 후술하는 다른 실시예에도 적용될 수 있다.
도 11에 도시된 바 및 실시예 1-1에서 설명한 바와 같이, 제 2 층간 절연막(180) 위에 데이터 라인(191, 193) 및 고전위 라인(192, 194)이 배치된다. 데이터 라인(191, 193) 및 고전위 라인(192, 194) 위에 평탄화막(220) 및 밀봉 부재(270)가 배치될 수 있다.
또한, 게이트 절연막(140) 및 제 1 층간 절연막(160) 사이에 제 1 플로팅 라인(156)이 배치되고, 제 3 층간 절연막(200) 및 제 2 층간 절연막(180) 사이에 제 2 플로팅 라인(218)이 배치된다. 도면에 도시하지는 않았지만, 제 1 층간 절연막(160) 및 제 3 층간 절연막(200) 사이에 제 3 플로팅 라인이 배치될 수 있다. 게이트 절연막(140), 제 1 층간 절연막(160), 제 3 층간 절연막(200) 및 제 2 층간 절연막(180)에 형성된 컨택홀(195, 196)을 통해 데이터 라인(191), 제 1 플로팅 라인(155) 및 제 2 플로팅 라인(218)이 연결된다. 제 1 내지 제 3 플로팅 라인(155, 218)은 평면상으로 데이터 라인(191)과 중첩된다. 제 1 내지 제 3 플로팅 라인(155, 218)은 데이터 라인(191)과 동일한 폭을 가질 수 있고, 스캔 라인(151, 153), 보조 스캔 라인(211, 212) 및 초기화 라인(172)들과 접촉하지 않는 길이만큼 연장될 수 있다.
제 1 플로팅 라인(155)은 게이트 절연막(140) 상의 스캔 라인들(SL)과 같은 재료로 동시에 형성될 수 있고, 제 2 플로팅 라인(218)는 제 3 층간 절연막(200) 상의 보조 스캔 라인들(211, 212)과 같은 재료로 동시에 형성될 수 있고, 제 3 플로팅 라인(미도시)는 제 1 층간 절연막(160) 상의 초기화 라인들(IL)과 같은 재료로 함께 형성될 수 있다.
이와 같이 형성된 플로팅 라인들(155, 218)은 데이터 라인(191)의 저항을 감소시킬 수 있다. 위에서 실시예 1-4는 데이터 라인(191)과 중첩하는 플로팅 라인(1555, 218)을 예로 들고 있지만, 이에 한정되는 것은 아니며, 고전위 라인(192, 194)와 같은 전원 라인, 스캔 라인(151 내지 154) 및 보조 스캔 라인(211, 212)에도 상기 실시예 1-4가 적용될 수 있다.
실시예 2
도 12는 본 발명의 일 실시예에 따라 배선 연결 영역(340)과 센서 영역(330)이 X축 방향에서 만나는 영역(351)을 확대한 평면도이고, 도 13은 도 12의 I-I’의 선을 따라 자른 단면도이다.
이하에서는, 도 12 및 도 13을 참조하여 본 발명의 실시예 2를 보다 구체적으로 설명한다. 아울러, 위에서 이미 설명한 구성 요소들은 자세한 설명을 생략한다.
도 12 및 도 13에서 도시된 바와 같이, 본 발명의 실시예 2는 초기화 라인(IL)과 같이, 스캔 라인(151 내지 154) 및 보조 스캔 라인(211, 212)과 다른 층에 배치된 라인의 변형에 관한 것이다. 이하, 설명의 편의상 실시예 1-1을 기초로 설명한다.
실시예 1-1에서 전술한 바와 같이, 기판(110), 버퍼층(120), 게이트 절연막(140), 스캔 라인(151 내지 154), 보조 스캔 라인(211, 212), 초기화 라인(172), 데이터 라인(191, 193) 및 고전위 라인(192, 194)이 위치한다. 센서 영역(330)에서 보조 스캔 라인(211, 212)은 각각 스캔 라인(151, 153)과 평면상으로 중첩된다.
모든 영역(310, 330, 340)에서 초기화 라인(172, 173)은 제 1 절연층(160) 및 제 3 절연층(200) 사이에 위치한다. 즉, 초기화 라인(172, 173)은 스캔 라인(151 내지 154) 및 보조 스캔 라인(211, 212)과 다른 층에 위치한다.
실시예 2에서 초기화 라인(172)은 표시 영역(310)에서 스캔 라인(151 내지 154) 사이에 위치하여 평면상으로 서로 중첩되지 않을 수 있다. 센서 영역(330)에서, 초기화 라인(173)은 스캔 라인(153, 212)과 중첩된다. 배선 연결 영역(340)에서 초기화 라인(172)은 절곡부(175, 176)를 갖고, 절곡부(175, 176)는 표시 영역(310)으로부터 연장된 초기화 라인(172)과 센서 영역으로부터 연장된 초기화 라인(173)을 연결한다.
실시예 2에 따르면, 센서 영역(330)에서 초기화 라인(173)과 스캔 라인들이 중첩함으로써 센서 영역(330)에서 초기화 라인(173)이 차지하는 면적을 제거할 수 있고, 따라서, 센서 영역(330)에서 라인들이 차지하는 면적을 줄이고 라인들 간의 간격을 넓힐 수 있다.
실시예 2는 실시예 1-1을 기준으로 설명하였으나, 앞서 설명한 실시예 1-2 내지 1-3 어느 것에도 적용될 수 있다. 또한, 실시예 2는 실시예 1-1 내지 1-3에서 설명한 스캔 라인들(153, 212)의 중첩 없이 어느 하나의 스캔 라인(151 내지 154)과 중첩하도록 실시될 수 있다. 또한, 실시예 2는 초기화 라인(IL)을 예를 들어 설명되었으나, 이에 한정되지 않으며, 다른 라인들에도 적용될 수 있다.
실시예 3
도 14는 본 발명의 일 실시예에 따른 센서 영역(330) 주변의 고전위 라인(VDL)의 배선도이다. 도 14는 고전위 라인(VDL)을 예로 들고 있으나, 이에 한정되는 것은 아니며, 다른 종류의 전원 라인, 예를 들어, 저전위 라인(VSL) 및 초기화 라인(IL)에도 적용될 수 있다. 아울러, 본 실시예 3은 미관통 센서 영역 뿐만 아니라 관통 센서 영역에도 적용될 수 있다.
도 14에 도시된 바와 같이, 고전위 라인(VDL)은 표시 영역에 제 1 방향(예를 들어, Y축 방향)의 복수의 라인들(이하, 주 전원 라인, 195, 196) 및 제 1 방향과 교차하는 제 2 방향(예를 들어, X축 방향)의 복수의 라인들(이하, 보조 전원 라인, 178)을 포함하고, 주 전원 라인(195, 196)과 보조 전원 라인(178)은 서로 교차하는 지점(197, 198)에서 서로 연결되는 메쉬(mesh) 형상이다. 또한, 센서 영역(330)에는 고전위 라인(VDL), 즉 주 전원 라인(195, 196) 및 보조 전원 라인(178)이 배치되지 않는다.
주 전원 라인(195, 196) 및 보조 전원 라인(178)은 동일한 층에 배치될 수 있다(미도시). 주 전원 라인(195, 196) 및 보조 전원 라인(178)은 예를 들어, 스캔 라인(SL) 및 데이터 라인(DL)과 다른 임의의 층에 배치될 수 있다. 또는, 주 전원 라인(195, 196) 및 보조 전원 라인(178)은 실시예 1-1 및 1-2에서 설명한 제 3 층간 절연막(200) 상에 형성될 수 있다. 실시예 1-1 및 1-2에서 설명한 바와 같이, 보조 스캔 라인(211, 212)은 센서 영역(330)에 배치되고 표시 영역(310)에는 배치되지 않으므로, 보조 스캔 라인(211, 212)과 고전위 라인(주 전원 라인(195, 196) 및 보조 전원 라인(178))은 서로 접촉하지 않으면서 제 3 층간 절연막(200) 상에 동시에 형성될 수 있다.
이와 달리, 주 전원 라인(195, 196) 및 보조 전원 라인(178)은 후술하는 실시예 3-1 및 3-2와 같이 서로 다른 층에 배치되고, 교차점(197, 198)에 형성된 컨택홀을 통해 서로 연결될 수 있다.
실시예 3-1
도 15는 본 발명의 일 실시예에 따라 센서 영역(330)과 표시 영역(340)이 Y축 방향에서 만나는 부분(352)을 확대한 평면도이고, 도 16은 도 15의 Ⅰ-Ⅰ’선을 따라 절개한 단면도이다. 이하에서는, 도 14 내지 16을 참조하여 본 발명의 실시예 3-1을 설명한다. 아울러, 앞에서 이미 설명한 구성 요소들은 자세한 설명을 생략한다. 또한, 설명의 편의상 실시예 1-1에 기초하여 설명하였지만, 이에 한정되는 것은 아니며, 실시예 1-2와 함께 실시될 수 있고, 아니면 실시예 1-1 및 1-2의 구성 없이 실시될 수도 있다.
도 14 내지 도 15에 도시된 바와 같이, 고전위 라인(195, 196, 178)은 센서 영역(330)에는 배치되지 않는다. 즉, 표시 영역(310)으로부터 연장되어 센서 영역(330)을 가로지르는 방향의 주 전원 라인(195, 196)은 배선 연결 영역(340)까지만 연장된다(또는 표시 영역(310)에만 배치될 수도 있다). 도시하지는 않았지만, 표시 영역(310)으로부터 연장되어 센서 영역(330)을 가로지르는 방향의 보조 전원 라인들도 배선 연결 영역(340)까지만 연장되고, 센서 영역(330)에는 배치되지 않는다.
도 15 및 도 16을 참조하면, 실시예 1-1에서 설명한 바와 같이, 기판(110), 버퍼층(120), 게이트 절연막(140)이 위치한다. 전술한 스캔 라인(151 내지 154) 위에 제 1 층간 절연막(160)이 배치되고, 초기화 라인(IL, 172)이 제 1 층간 절연막(160) 위에 배치될 수 있다.
또한, 초기화 라인(172)과 함께 보조 전원 라인(178)이 형성될 수 있다. 즉, 보로 전원 라인(178)은 초기화 라인들(172)과 동일한 층에 초기화 라인들(172) 사이에 배치될 수 있다. 전술한 바와 같이, 보조 전원 라인(178)은 센서 영역(330)에는 배치되지 않는다. 초기화 라인(172) 및 보조 전원 라인(178) 위에 제 3 층간 절연막(200)이 배치되고, 제 3 층간 절연막(200) 위에 보조 스캔 라인(211, 212)이 배치될 수 있다.
다음으로, 보조 스캔 라인(211, 212) 위에 제 2 층간 절연막(180)이 배치된다. 또한, 보조 전원 라인(178)이 노출되도록 제 3 층간 절연막(200) 및 제 2 층간 절연막(180)에 컨택홀(197)이 형성된다.
다음으로, 제 2 층간 절연막(180) 위에 데이터 라인(191, 193) 및 주 전원 라인(195, 196)이 배치된다. 즉, 주 전원 라인(195, 196)은 데이터 라인들(191, 193)과 동일한 층에 데이터 라인들(191, 193) 사이에 배치될 수 있다. 또한, 전술한 바와 같이, 주 전원 라인(195, 196)은 센서 영역(330)에는 배치되지 않는다. 주 전원 라인(195, 196)은 제 3 층간 절연막(200) 및 제 2 층간 절연막(180)에 형성된 컨택홀(197, 198)을 통해 보조 전원 라인(178)과 연결된다. 데이터 라인(191, 193) 및 주 전원 라인(195, 196) 위에 평탄화막(220) 및 밀봉 부재(270)가 배치된다
전술한 바와 같이, 주 전원 라인(196, 196)은 데이터 라인(195, 196)과 같은 층에, 보조 전원 라인(178)은 초기화 전원(172)과 같은 층에 배치된다고 설명하였으나, 이에 한정되지는 않는다. 예를 들어, 주 전원 라인(196, 196)은 Y축 방향의 라인들이 배치된 임의의 층에, 보조 전원 라인(178)은 X축 방향의 라인들이 배치된 임의의 층에 배치될 수 있다.
실시예 3-2
도 17은 본 발명의 다른 실시예에 따라 센서 영역(330)과 표시 영역(310)이 Y축 방향에서 만나는 부분(352)을 확대한 평면도이고, 도 18은 도 15의 Ⅰ-Ⅰ’선을 따라 절개한 단면도이다. 이하에서는, 도 14, 도 17 및 도 18을 참조하여 본 발명의 실시예 3-2를 설명한다. 아울러, 앞에서 이미 설명한 구성 요소들은 자세한 설명을 생략한다. 실시예 3-1에서 전술한 바와 같이, 고전위 라인(195, 196, 178)은 센서 영역(330)에는 배치되지 않는다.
도 17 및 도 18을 참조하면, 실시예 3-1에서 설명한 바와 같이, 기판(110), 버퍼층(120), 게이트 절연막(140)이 위치한다. 전술한 스캔 라인(151 내지 154) 위에 제 1 층간 절연막(160)이 배치되고, 초기화 라인(IL, 172)이 제 1 층간 절연막(160) 위에 배치될 수 있다. 또한, 초기화 라인(172)과 함께 보조 전원 라인(178)이 형성될 수 있다.
초기화 라인(172) 및 보조 전원 라인(178) 위에 제 2 층간 절연막(180)이 배치되고, 제 2 층간 절연막(180) 위에 보조 스캔 라인(211, 212)이 배치될 수 있다. 또한, 제 2 층간 절연막(180) 위에 데이터 라인(191, 193) 및 주 전원 라인(195, 196)이 배치되며, 데이터 라인(191, 193) 및 주 전원 라인(195, 196)은 센서 영역(330)에는 배치되지 않는다. 즉, 표시 영역(310)으로부터 연장되어 센서 영역(330)을 가로지르는 방향의 주 전원 라인(195, 196)은 배선 연결 영역(340)까지만 연장된다.
또한, 주 전원 라인(195, 196)은 제 2 층간 절연막(180)에 형성된 컨택홀(197)을 통해 보조 전원 라인(178)과 연결된다. 데이터 라인(191, 193) 및 주 전원 라인(195, 196) 위에 평탄화막(220)이 배치되고, 배선 연결 영역(340)의 데이터 라인(191, 193)이 노출되도록 평탄화막(220)에 컨택홀(233, 234)이 형성된다.
센서 영역(330) 및 배선 연결 영역(340)에서 데이터 라인(231, 232)은 평탄화막(220) 상에 배치된다. 데이터 라인(231, 232)은 화소 전극(PE)과 동일한 재료로 동시에 형성될 수 있다. 데이터 라인(231, 232)의 양 끝은 배선 연결 영역(340) 및 그 반대편 배선 연결 영역(340)에 배치되고, 데이터 라인(231, 232)은 평탄화막(220)에 형성된 컨택홀(233, 234)을 통해 데이터 라인(191, 192)과 연결된다. 데이터 라인(231, 232) 상에 밀봉 부재(270)가 배치될 수 있다.
실시예 4
도 19 및 도 20은 본 발명의 실시예들에 따른 표시 장치의 배선도들이다. 이하에서는 도 19 및 도 20을 참조하여 센서 영역을 우회하는 우회 라인에 대해 구체적으로 설명한다.
도 19 및 도 20은 도 6의 복수의 센서 영역을 포함하는 상단부를 나타낸다. 이하의 설명에서, 가로, 세로, 좌, 우, 상, 하 등의 방향은 도 6의 표시장치를 기준으로 한다(도 6, 도 19 및 도 20의 축 방향 참조). 도 1을 참조하여 설명한 바와 같이, 본 발명의 일 실시예에 따른 표시 장치(100)는, 표시 패널(101), 스캔 드라이버(102) 및 데이터 드라이버(103)를 포함한다.
위의 실시예들에서 설명한 바와 같이, 본 발명의 일 실시예에 따른 표시 패널(101)은 표시 영역(310) 내에 복수의 센서 영역(331 내지 333)을 갖는다. 따라서, 도 19에 도시된 바와 같이, 복수의 센서 영역(331, 332)을 가로지르는 방향의 스캔 라인들은 복수의 센서 영역(331, 332)에 의해 3 개의 라인으로 분리된다. 즉, 센서 영역(331, 332)을 가로지르는 방향의 스캔 라인들은 한 끝은 스캔 드라이버(102)에 직접 연결되고, 한 끝은 센서 영역(331)에 의해 단절된 제 1 분할 라인들(431 내지 434), 양 끝이 센서 영역(331, 332)에 의해 단절된 제 2 분할 라인들(441 내지 444) 및 한 끝은 센서 영역(332)에 의해 단절되고 다른 끝은 스캔 드라이버(102) 반대쪽으로 연장된 제 3 분할 라인들(451 내지 454)을 갖는다. 한편, 다른 스캔 라인들(435 내지 438)은 센서 영역(330)에 의해 분리되지 않는다.
실시예 4-1
도 19를 참조하면, 우회 라인들(461 내지 464)은 제 1 분할 라인들(431 내지 434) 및 제 2 분할 라인들(441 내지 444)을 각각 연결하고, 우회 라인들(466 내지 469)은 제 2 분할 라인들(441 내지 444) 및 제 3 분할 라인들(451 내지 454)을 각각 연결한다. 보다 구체적으로, 우회 라인(461 내지 464)은 모든 스캔 라인들(431 내지 438)과 절연층(예를 들어, 제 3 층간 절연막(200))을 사이에 두고 이격된다. 우회 라인들(461 내지 464)은 절연층에 형성된 컨택홀들(471 내지 474)을 통해 각각 제 1 분할 라인들(431 내지 434)과 연결되며, 절연층에 형성된 컨택홀들(481 내지 484)을 통해 각각 제 2 분할 라인들(431 내지 434)과 연결된다. 따라서, 제 1 분할 라인들(431 내지 434)과 제 2 분할 라인들(431 내지 434)은 우회 라인들(461 내지 464)을 통해 각각 연결되고, 제 2 분할 라인들(431 내지 434)에도 스캔 신호가 공급된다.
마찬가지로, 다른 우회 라인들(466 내지 469)은 제 2 분할 라인들(441 내지 444) 및 제 3 분할 라인들(451 내지 454)을 각각 연결한다. 따라서, 제 2 분할 라인들(441 내지 444) 및 제 3 분할 라인들(451 내지 454)은 우회 라인들(461 내지 464)을 통해 각각 연결되고, 제 3 분할 라인들(451 내지 454)에도 스캔 신호가 공급된다.
예를 들어, 우회 라인(461 내지 464)은 센서 영역(311) 좌측의 표시 영역(310)에 위치한 컨택홀(470) 위치에서 표시 영역(310)을 따라 표시 장치의 Y축 방향(Y축 방향)으로 연장되고, 센서 영역(311) 상측의 표시 영역(310)에서 X축 방향으로 연장되며, 센서 영역(311) 우측의 표시 영역(310)에 위치한 컨택홀(481 내지 484) 위치로 Y축 방향으로 연장될 수 있다.
마찬가지로, 다른 우회 라인(466 내지 469)은 센서 영역(312) 좌측의 표시 영역(310)에 위치한 컨택홀(485 내지 488) 위치에서 표시 영역(310)을 따라 표시 장치의 Y축 방향(Y축 방향)으로 연장되고, 센서 영역(312) 상측의 표시 영역(310)에서 X축 방향으로 연장되며, 센서 영역(312) 우측의 표시 영역(310)에 위치한 컨택홀(485 내지 488) 위치로 Y축 방향으로 연장될 수 있다.
한편, 우회 라인들(460, 465)이 표시 영역(310) 내에서 X축 및 Y축 방향으로 연장되는 것으로 설명하였으나, 이에 한정되는 것은 아니다. 컨택홀들(470, 490)은 표시 영역(310) 가장자리의 비표시 영역(320)에 배치될 수 있고, 우회 라인들(460, 465)은 비표시 영역(320)을 따라 X축 또는 Y축 방향으로 연장될 수 있다. 다만, 복수의 센서 영역(311, 312) 사이의 제 2 분할 라인들(440)을 연결하기 위한 컨택홀들(480)은 표시 영역(310)에 배치된다.
또한, 우회 라인들(460, 465)이 X축 및 Y축 방향으로 연장되는 것으로 설명하였으나, 이에 한정되지 않는다. 예를 들어, 우회 라인들(460, 465)은 비스듬한 직선, 곡선의 형태를 가질 수 있다. 또한, 우회 라인들(460, 465)은 센서 영역(310)의 형태와 유사한 형태로 만곡될 수 있다.
또한, 제 1 분할 라인들(431 내지 434) 및 제 2 분할 라인들(440)이 우회 라인들(460)로 연결되고, 다시 제 2 분할 라인들(440) 및 제 3 분할 라인들(450)이 다른 우회 라인들(465)로 연결되는 것으로 설명하였으나, 이에 한정되는 것은 아니다. 예를 들어, 제 1 분할 라인들(430) 및 제 2 분할 라인들(440)이 우회 라인들(460)으로 연결되고, 제 1 분할 라인들(431 내지 434) 및 제 3 분할 라인들(450)이 다른 우회 라인들로 연결될 수 있다.
한편, 우회 라인들(460, 465)은, 예를 들어, 실시예 1-1에서 설명한 제 3 층간 절연막(200) 및 제 2 층간 절연막(180) 사이에 배치되고, 제 1 층간 절연막(160) 및 제 3 층간 절연막(200)에 형성된 컨택홀들(470, 480, 490)을 통해 우회 라인(460, 465)과 각각의 분할 라인들(430, 440, 450)이 연결된다.
실시예 4-2
도 20은 본 발명의 다른 실시예에 따른 우회 배선도이다.
도 20은 참조하면, 우회 라인들은 스캔 라인들(SL)과 평행한 X축 방향의 우회 라인들(540), Y축 방향의 우회 라인들(510, 520 및 530)을 포함한다. X축 방향의 우회 라인들(540)은 X축 방향의 라인들이 형성된 패턴 층, 예를 들어, 스캔 라인(SLn, EL), 초기화 라인(IL)이 형성된 층에 형성될 수 있다. Y축 방향의 우회 라인들(510 및 530)은 Y축 방향의 라인들이 형성된 패턴 층, 예를 들어, 데이터 라인(DL)이 형성된 층에 형성될 수 있다. 따라서, X축 방향의 우회 라인들(540)과 Y축 방향의 우회 라인들(510, 520 및 530)은 제 1 층간 절연막 및 제 2 층간 절연막(및 제 3 층간 절연막)으로 서로 이격되어 있고, 절연막에 형성된 컨택홀들을 통해 서로 연결된다.
보다 구체적으로, X축 방향의 우회 라인(540)은 비표시 영역(320)을 따라 연장될 수 있다. Y축 방향의 우회 라인(510)의 한 끝은 비표시 영역(320)에 배치된 컨택홀(515)을 통해 제 1 분할 라인(431 내지 434)과 연결되고, 다른 끝은 비표시 영역(320)에 배치된 컨택홀을 통해 X축 방향의 우회 라인(540)과 연결된다. Y축 방향의 우회 라인(520)의 한 끝은 표시 영역(310)에 배치된 컨택홀(525)을 통해 제 2 분할 라인(440)과 연결되고, 다른 끝은 비표시 영역(320)에 배치된 컨택홀을 통해 X축 방향의 우회 라인(540)과 연결된다. Y축 방향의 우회 라인(530)의 한 끝은 비표시 영역(320)에 배치된 컨택홀(535)을 통해 제 3 분할 라인(450)과 연결되고, 다른 끝은 비표시 영역(320)에 배치된 컨택홀을 통해 X축 방향의 우회 라인(540)과 연결된다. 따라서, Y축 방향의 우회 라인(515, 535)은 비표시 영역(320)을 따라 연장하고, Y축 방향의 우회 라인(520)은 비표시 영역(320) 및 표시 영역(310)에 배치된다.
따라서, 제 1 분할 라인(431 내지 434), 제 2 분할 라인(440), 제 3 분할 라인(450)은 Y축 방향의 우회 라인(510, 520, 530)과 X축 방향의 우회 라인(540)을 통해 서로 연결되고, 스캔 신호가 공급된다.
한편, X축 방향의 우회 라인들(540)이 비표시 영역(320)을 따라 X축 방향으로 연장되는 것으로 설명하였으나, 이에 한정되는 것은 아니다. X축 방향의 우회 라인들(540)이 표시 영역(310) 내에서(예를 들어, 스캔 라인들(SL) 사이에서) X축 방향으로 연장될 수 있다.
또한, 컨택홀들(515. 535)은 비표시 영역(320)에 위치하는 것으로 설명하였으나, 이에 한정되는 것은 아니다. 즉, 컨택홀들(515. 535)은 표시 영역(310) 내에 위치할 수 있고, Y축 방향의 우회 라인들(510, 530)은 표시 영역(310) 내에만 배치될 수 있다.
한편, 도시하지는 않았지만, 스캔 드라이버(102) 반대쪽에 추가로 스캔 드라이버가 배치될 수 있고, 추가된 스캔 드라이버가 제 3 분할 라인들(450)에 스캔 신호를 공급할 수 있다. 또한, 도시하지는 않았지만, 스캔 드라이버(102)는 표시 패널의 상측 또는 하측에 배치된 싱글 스캔 드라이버일 수 있다. 싱글 스캔 드라이버는 스캔 드라이버(102) 및 데이터 드라이버(103)가 통합된 드라이버일 수 있다. 표시 패널의 상측 또는 하측의 싱글 스캔 드라이버는 표시 패널(101)의 좌측 및/또는 우측 가장자리의 비표시영역(320)을 따라 Y축 방향으로 연장하는 라인들 또는 표시 영역(310)에 Y축 방향으로 배치된 라인들을 통해 스캔 라인(431 내지 438) 또는 우회 라인들(460, 465, 520)에 스캔 신호를 공급한다.
또한, 우회 배선들이 표시 영역에 배치되는 경우, 우회 배선들이 배치된 부분들과 우회 배선들이 배치되지 않은 부분들 사이에 균일성을 유지하기 위해, 우회 배선들이 배치되지 않은 부분들에 우회 배선들과 동일한 형태의 더미 배선들(미도시)이 배치될 수 있다.
이상에서, 도 19 및 도 20을 참조하여 복수의 센서 영역(311, 312)을 갖는 표시 패널의 우회 배선들을 설명하였다. 다만, 위 설명에서 스캔 라인들(SL)의 우회 배선들을 중심으로 설명하였지만, 이에 한정되지 않는다. 데이터 라인들(DL)도 스캔 라인들과 마찬가지로 분할될 수 있고, 마찬가지 형태의 우회 배선들이 배치될 수 있다.
실시예 5
도 21a 내지 도 21d는 본 발명의 일 실시예에 따른 표시 장치의 터치 패널 및 봉지 부재의 단면도이다.
도 5 및 도 21a에 도시된 바와 같이, 본 발명의 일 실시예에 따른 표시 장치(100)는 표시 패널(101)의 상부에 밀봉 부재(270)를 포함한다. 밀봉 부재(270)는 하나 이상의 무기막 및 하나 이상의 유기막이 Z축 방향을 따라 교호적으로 적층된 박막 봉지 구조로 형성될 수도 있다. 또한, 본 발명의 일 실시예에 따른 표시 장치(100)는 밀봉 부재(270) 상에 터치 패널(290)을 포함하고, 터치 패널(290)은 터치를 감지하기 위한 금속 터치 전극(291) 및 터치 전극 상측 또는 하측에 절연막, 접착층 또는 보호 필름(292, 293)을 포함한다.
도 21b에 도시된 바와 같이, 본 발명의 일 실시예에 따른 터치 패널(290)은 표시 영역(310)(및 배선 연결 영역(340))에만 터치 전극(291)이 배치되고, 센서 영역(330)에는 터치 전극(291)이 배치되지 않을 수 있다. 즉, 센서 영역(330)에는 터치 전극(291)이 형성되지 않거나 제거될 수 있다.
또한, 도 21c에 도시된 바와 같이, 본 발명의 일 실시예에 밀봉 부재(270)는 표시 영역(310)(및 배선 연결 영역(340))에만 유기막(271) 및 무기막(272, 273)이 교호적으로 배치되고, 센서 영역(330)에는 무기막(272, 273)만 배치되고, 유기막(271)은 배치되지 않을 수 있다. 즉, 센서 영역(330)에는 유기막(271)이 형성되지 않거나 제거될 수 있다.
또한, 도 21d에 도시된 바와 같이, 본 발명의 일 실시예에 따른 터치 패널(290)은 표시 영역(310)(및 배선 연결 영역(340))에만 배치되고, 센서 영역(330)에는 터치 패널(290)이 배치되지 않을 수 있다. 즉, 센서 영역(330)에는 터치 전극(291)은 물론 절연막, 접착층 또는 보호 필름(292, 293)도 형성되지 않거나 제거될 수 있다.
한편, 실시예 1-1에서 전술한 바와 같이, 화소 전극(PE), 차광막(240), 발광층(250), 공통 전극(260) 등은 표시 패널(101)의 센서 영역(330)에 형성되지 않거나 제거될 수 있다. 또한, 표시 패널(101)의 센서 영역(330) 내에 상술한 라인들(151, 153, 211, 212, 191 내지 194)과 중첩하지 않는 영역에는 버퍼층(120), 게이트 절연막(140), 제 1 내지 제 3 층간 절연막(160, 180, 200) 및 평탄화막(220) 중 적어도 하나가 형성되지 않거나 제거될 수 있다.
이상에서 설명한 본 발명은 상술한 실시예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
VDL: 고전위 라인 DL: 데이터 라인 SL:스캔 라인
EL: 발광 제어 라인 IL: 초기화 라인 PE: 화소 전극
130: 반도체층 140: 게이트 절연막
160: 제 1 층간 절연막 180: 제 2 층간 절연막
200: 제 3 층간 절연막 220: 평탄화막 270: 밀봉 부재

Claims (33)

  1. 복수의 화소가 배치된 표시 영역, 상기 표시 영역 내측에 센서와 중첩하는 센서 영역 및 상기 표시 영역과 상기 센서 영역 사이의 배선 연결 영역을 갖는 기판;
    상기 표시 영역에 제 1 방향으로 배치되어 상기 복수의 화소와 연결된 제 1 배선 및 제 2 배선; 및
    상기 제 2 배선과 연결되고, 상기 센서 영역에 상기 제 1 방향으로 배치되고 평면상으로 상기 제 1 배선과 중첩된 제 3 배선을 포함하고,
    상기 제 3 배선은 제 1 절연층을 사이에 두고 상기 제 1 배선과 이격되고,
    상기 제 1 절연층은 상기 배선 연결 영역에서 상기 제 2 배선과 상기 제 3 배선을 연결하는 컨택홀을 갖고,
    상기 제 3 배선은 상기 배선 연결 영역에서 제 1 방향과 교차하는 제 2 방향으로 연장되어 상기 제 2 배선과 상기 컨택홀을 통하여 연결된 제 1 절곡부를 더 포함하는 표시 장치.
  2. 삭제
  3. 삭제
  4. 제 1 항에 있어서,
    상기 제 1 배선은 제 1 방향으로 상기 센서 영역으로 연장된 표시 장치.
  5. 제 1 항에 있어서,
    상기 표시 영역에 인접한 상기 배선 연결 영역에 배치된 복수의 더미 화소를 더 갖는 표시 장치.
  6. 제 1 항에 있어서,
    상기 제 1 배선과 상기 제 2 배선은 동일층으로 배치된 표시 장치.
  7. 복수의 화소가 배치된 표시 영역, 상기 표시 영역 내측에 센서와 중첩하는 센서 영역 및 상기 표시 영역과 상기 센서 영역 사이의 배선 연결 영역을 갖는 기판;
    상기 표시 영역에 제 1 방향으로 배치되어 상기 복수의 화소와 연결된 제 1 배선 및 제 2 배선; 및
    상기 제 2 배선과 연결되고, 상기 센서 영역에 상기 제 1 방향으로 배치되고 평면상으로 상기 제 1 배선과 중첩된 제 3 배선을 포함하고,
    상기 제 3 배선은 제 1 절연층을 사이에 두고 상기 제 1 배선과 이격되고,
    상기 제 2 배선 및 상기 제 3 배선은 동일한 층에 배치되고,
    상기 제 3 배선은 상기 배선 연결 영역에서 제 2 방향으로 절곡된 제 2 절곡부를 더 포함하는 표시 장치.
  8. 삭제
  9. 제 7 항에 있어서,
    상기 제 3 배선은 상기 배선 연결 영역과 상기 센서 영역에서 상기 제 1 배선과 평면상으로 중첩되어 배치된 표시 장치.
  10. 복수의 화소가 배치된 표시 영역, 상기 표시 영역 내측에 센서와 중첩하는 센서 영역 및 상기 표시 영역과 상기 센서 영역 사이의 배선 연결 영역을 갖는 기판;
    상기 표시 영역에 제 1 방향으로 배치되어 상기 복수의 화소와 연결된 제 1 배선 및 제 2 배선; 및
    상기 제 2 배선과 연결되고, 상기 센서 영역에 상기 제 1 방향으로 배치되고 평면상으로 상기 제 1 배선과 중첩된 제 3 배선을 포함하고,
    상기 제 3 배선은 제 1 절연층을 사이에 두고 상기 제 1 배선과 이격되고,
    상기 화소에 연결되고 상기 제 1 배선 내지 상기 제 3 배선과 교차하는 방향의 제 5 배선을 더 포함하고,
    상기 제 5 배선은 상기 제 1 배선 내지 상기 제 3 배선과 제 2 절연층에 의하여 이격되는 표시 장치.
  11. 제 10 항에 있어서,
    상기 제 5 배선은 상기 제 3 배선 위에 배치되는 표시 장치.
  12. 제 10 항에 있어서,
    상기 제 5 배선은 상기 제 3 배선 아래에 위치하는 표시 장치.
  13. 제 10 항에 있어서,
    상기 화소는, 상기 기판 상의 화소 전극, 상기 화소 전극 상의 발광층; 및 상기 발광층 상의 공통 전극을 포함하고,
    상기 제 1 배선, 상기 제 3 배선 및 상기 제 5 배선 중 어느 하나는 상기 센서 영역에서 상기 화소 전극과 동일한 층에 배치되는 표시 장치.
  14. 제 13 항에 있어서,
    상기 제 1 배선, 상기 제 3 배선 및 상기 제 5 배선 중 상기 어느 하나는 상기 센서 영역에서 투명 전극 또는 메쉬 형태의 나노 와이어인 표시 장치.
  15. 제 10 항에 있어서,
    상기 제 5 배선과 평면상으로 중첩하여 배치되고 컨택홀을 통하여 연결되는 적어도 하나의 플로팅 배선을 더 포함하는 표시 장치.
  16. 제 1 항에 있어서,
    상기 화소는, 상기 기판 상의 화소 전극, 상기 화소 전극 상의 발광층; 및 상기 발광층 상의 공통 전극을 포함하고,
    상기 화소 전극, 상기 발광층 및 상기 공통 전극 중 적어도 하나는 상기 센서 영역에 배치되지 않는 표시 장치.
  17. 복수의 화소가 배치된 표시 영역 및 상기 표시 영역 내측에 센서와 중첩하는 센서 영역을 갖는 기판;
    상기 화소에 연결된 게이트 배선, 데이터 배선 및 전원 배선을 포함하고,
    상기 전원 배선은 복수의 배선이 평면상으로 서로 교차하는 메쉬 형상을 갖고, 상기 센서 영역에는 배치되지 않고,
    상기 전원 배선은 제 1 방향의 제 1 전원 배선과 상기 제 1 방향과 교차하는 제 2 방향의 제 2 전원 배선을 포함하는 표시 장치.
  18. 삭제
  19. 제 17 항에 있어서,
    상기 제 1 전원 배선과 상기 제 2 전원 배선은 동일한 층에 배치된 표시 장치.
  20. 제 17 항에 있어서,
    상기 제 1 전원 배선과 상기 제 2 전원 배선은 제 1 절연층에 의해 이격되고 상기 제 1 절연층에 형성된 컨택홀을 통해 연결되는 표시 장치.
  21. 제 20 항에 있어서,
    상기 제 1 전원 배선은 상기 게이트 배선과 동일한 층에 배치되고, 상기 제 2 전원 배선은 상기 데이터 배선과 동일한 층에 배치된 표시 장치.
  22. 제 17 항에 있어서,
    상기 게이트 배선 및 상기 데이터 배선 중 적어도 하나는 상기 센서 영역을 가로질러 배치되는 표시 장치.
  23. 복수의 화소가 배치된 표시 영역 및 상기 표시 영역 내측에 센서와 중첩하는 센서 영역을 갖는 기판;
    상기 화소에 연결된 게이트 배선, 데이터 배선 및 전원 배선을 포함하고,
    상기 전원 배선은 복수의 배선이 평면상으로 서로 교차하는 메쉬 형상을 갖고, 상기 센서 영역에는 배치되지 않고,
    상기 게이트 배선 및 상기 데이터 배선 중 적어도 하나는 상기 센서 영역을 가로질러 배치되고,
    상기 게이트 배선은 제 1 게이트 배선 및 제 2 게이트 배선을 포함하고,
    상기 제 1 게이트 배선 및 제 2 게이트 배선은, 상기 표시 영역에서 평면상으로 서로 이격되고, 상기 센서 영역에서 제 2 절연층을 사이에 두고 평면상으로 중첩되는 표시 장치.
  24. 제 23 항에 있어서,
    상기 화소는 상기 데이터 배선과 연결된 화소 전극, 상기 화소 전극 상의 발광층 및 상기 발광층 상의 공통 전극을 포함하고,
    상기 데이터 배선, 상기 제 1 게이트 배선 및 상기 제 2 게이트 배선 중 어느 하나는 상기 센서 영역에서 상기 화소 전극과 동일한 층에 배치된 표시 장치.
  25. 제 24 항에 있어서,
    상기 데이터 배선, 상기 제 1 게이트 배선 및 상기 제 2 게이트 배선 중 상기 어느 하나는 상기 센서 영역에서 투명 전극 또는 매시 형태의 나노 와이어인 표시 장치.
  26. 제 17 항에 있어서,
    상기 게이트 배선 및 상기 데이터 배선 중 적어도 하나는 상기 센서 영역에 배치되지 않는 표시 장치.
  27. 복수의 화소가 배치된 표시 영역 및 상기 표시 영역 내측에 센서와 중첩하는 센서 영역을 갖는 기판;
    상기 화소에 연결된 게이트 배선, 데이터 배선 및 전원 배선을 포함하고,
    상기 전원 배선은 복수의 배선이 평면상으로 서로 교차하는 메쉬 형상을 갖고, 상기 센서 영역에는 배치되지 않고,
    상기 게이트 배선 및 상기 데이터 배선 중 적어도 하나는 상기 센서 영역에 배치되지 않는
    상기 게이트 배선 및 상기 데이터 배선 중 적어도 하나는,
    상기 표시 영역에 상기 센서 영역을 가로지르는 제 1 방향으로 배치되고 상기 센서 영역에 의해 서로 분리되는 제 1 배선 및 제 2 배선; 및
    상기 센서 영역 외부에 배치되고 상기 제 1 배선 및 상기 제 2 배선을 연결하는 제 3 배선을 포함하는 표시 장치.
  28. 제 27 항에 있어서,
    상기 제 3 배선은 상기 제 1 배선 및 상기 제 2 배선과 제 3 절연층을 사이에 두고 이격되고 상기 제 3 절연층에 형성된 컨택홀을 통해 상기 제 1 배선 및 상기 제 2 배선과 연결되는 표시 장치.
  29. 복수의 화소가 배치된 표시 영역, 상기 표시 영역 내측에 센서와 중첩하는 센서 영역 및 상기 표시 영역과 상기 센서 영역 사이의 배선 연결 영역을 갖는 기판;
    상기 표시 영역에 제 1 방향으로 배치되어 상기 복수의 화소와 연결된 제 1 배선 및 제 2 배선; 및
    상기 제 2 배선과 연결되고, 상기 센서 영역에 상기 제 1 방향으로 배치되고 평면상으로 상기 제 1 배선과 중첩된 제 3 배선을 포함하고,
    상기 제 3 배선은 제 1 절연층을 사이에 두고 상기 제 1 배선과 이격되고,
    상기 기판 상에 하나 이상의 무기막 및 하나 이상의 유기막이 교호적으로 배치된 밀봉 부재를 더 포함하고,
    상기 유기막은 상기 센서 영역 외부에만 배치되는 표시 장치.
  30. 복수의 화소가 배치된 표시 영역, 상기 표시 영역 내측에 센서와 중첩하는 센서 영역 및 상기 표시 영역과 상기 센서 영역 사이의 배선 연결 영역을 갖는 기판;
    상기 표시 영역에 제 1 방향으로 배치되어 상기 복수의 화소와 연결된 제 1 배선 및 제 2 배선; 및
    상기 제 2 배선과 연결되고, 상기 센서 영역에 상기 제 1 방향으로 배치되고 평면상으로 상기 제 1 배선과 중첩된 제 3 배선을 포함하고,
    상기 제 3 배선은 제 1 절연층을 사이에 두고 상기 제 1 배선과 이격되고,
    상기 기판 상에 터치 전극을 더 포함하고,
    상기 터치 전극은 상기 센서 영역 외부에만 배치되는 표시 장치.
  31. 복수의 화소가 배치된 표시 영역 및 상기 표시 영역 내측에 센서와 중첩하는 센서 영역을 갖는 기판;
    상기 화소에 연결된 게이트 배선, 데이터 배선 및 전원 배선을 포함하고,
    상기 전원 배선은 복수의 배선이 평면상으로 서로 교차하는 메쉬 형상을 갖고, 상기 센서 영역에는 배치되지 않고,
    상기 기판 상에 하나 이상의 무기막 및 하나 이상의 유기막이 교호적으로 배치된 밀봉 부재를 더 포함하고,
    상기 유기막은 상기 센서 영역 외부에만 배치되는 표시 장치.
  32. 복수의 화소가 배치된 표시 영역 및 상기 표시 영역 내측에 센서와 중첩하는 센서 영역을 갖는 기판;
    상기 화소에 연결된 게이트 배선, 데이터 배선 및 전원 배선을 포함하고,
    상기 전원 배선은 복수의 배선이 평면상으로 서로 교차하는 메쉬 형상을 갖고, 상기 센서 영역에는 배치되지 않고,
    상기 기판 상에 터치 전극을 더 포함하고,
    상기 터치 전극은 상기 센서 영역 외부에만 배치되는 표시 장치.
  33. 복수의 화소가 배치된 표시 영역 및 상기 표시 영역 내측에 센서와 중첩하는 센서 영역을 갖는 기판;
    상기 화소에 연결되고, 상기 센서 영역을 가로지르는 배선; 및
    상기 배선의 위 및 아래 중 적어도 하나에 배치된 적어도 하나의 절연층을 포함하고,
    상기 센서 영역 내에 상기 배선과 중첩하지 않는 영역에는 상기 절연층이 배치되지 않는 표시 장치.
KR1020170132099A 2017-10-12 2017-10-12 표시 장치 KR102450621B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020170132099A KR102450621B1 (ko) 2017-10-12 2017-10-12 표시 장치
US16/139,739 US11588000B2 (en) 2017-10-12 2018-09-24 Display device
CN201811188641.9A CN109659335B (zh) 2017-10-12 2018-10-12 显示装置
CN202311301773.9A CN117098414A (zh) 2017-10-12 2018-10-12 显示装置
US18/172,165 US20230200166A1 (en) 2017-10-12 2023-02-21 Display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170132099A KR102450621B1 (ko) 2017-10-12 2017-10-12 표시 장치

Publications (2)

Publication Number Publication Date
KR20190041553A KR20190041553A (ko) 2019-04-23
KR102450621B1 true KR102450621B1 (ko) 2022-10-06

Family

ID=66096615

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170132099A KR102450621B1 (ko) 2017-10-12 2017-10-12 표시 장치

Country Status (3)

Country Link
US (2) US11588000B2 (ko)
KR (1) KR102450621B1 (ko)
CN (2) CN109659335B (ko)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102586792B1 (ko) * 2016-08-23 2023-10-12 삼성디스플레이 주식회사 표시장치 및 그의 구동방법
CN107632474A (zh) * 2017-10-19 2018-01-26 京东方科技集团股份有限公司 显示面板和显示装置
US20190245011A1 (en) 2018-02-06 2019-08-08 Innolux Corporation Display device
KR102627937B1 (ko) * 2018-11-27 2024-01-23 삼성디스플레이 주식회사 표시 패널
KR102517734B1 (ko) * 2018-12-17 2023-04-03 엘지디스플레이 주식회사 센서패키지 모듈을 포함하는 유기발광 표시장치
CN113795926A (zh) 2019-04-23 2021-12-14 苹果公司 用于改进显示器下方传感器的性能的方法和配置
KR20210007084A (ko) * 2019-07-09 2021-01-20 삼성디스플레이 주식회사 표시 패널
KR20210011545A (ko) * 2019-07-22 2021-02-02 삼성디스플레이 주식회사 표시 장치
KR102707313B1 (ko) * 2019-08-01 2024-09-19 삼성디스플레이 주식회사 표시 장치
KR102689823B1 (ko) * 2019-10-01 2024-07-29 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR20210044335A (ko) * 2019-10-14 2021-04-23 삼성디스플레이 주식회사 표시 장치
KR20210052623A (ko) * 2019-10-29 2021-05-11 삼성디스플레이 주식회사 표시 장치
KR20210052656A (ko) 2019-10-29 2021-05-11 삼성디스플레이 주식회사 표시 패널 및 표시 장치
KR20210080686A (ko) 2019-12-20 2021-07-01 삼성디스플레이 주식회사 표시 장치
KR20210087611A (ko) 2020-01-02 2021-07-13 삼성디스플레이 주식회사 표시 장치
KR20210095774A (ko) * 2020-01-23 2021-08-03 삼성디스플레이 주식회사 표시 장치
KR20210096728A (ko) * 2020-01-28 2021-08-06 삼성디스플레이 주식회사 표시 장치
KR20210103629A (ko) 2020-02-13 2021-08-24 삼성디스플레이 주식회사 전자 장치 제조 방법 및 그에 따라 제조된 전자 장치
CN111326563B (zh) * 2020-03-05 2022-08-05 武汉华星光电半导体显示技术有限公司 一种显示面板
KR20210121333A (ko) 2020-03-26 2021-10-08 삼성디스플레이 주식회사 표시 장치
KR20210127270A (ko) 2020-04-13 2021-10-22 삼성디스플레이 주식회사 표시 장치
CN111613658B (zh) * 2020-06-02 2023-07-14 京东方科技集团股份有限公司 显示基板和显示装置
CN113838383B (zh) 2020-06-05 2023-02-03 京东方科技集团股份有限公司 显示基板以及显示装置
CN113838382B (zh) 2020-06-05 2023-01-31 京东方科技集团股份有限公司 显示基板以及显示装置
KR20220014351A (ko) * 2020-07-23 2022-02-07 삼성디스플레이 주식회사 표시 장치
KR20220030380A (ko) * 2020-08-28 2022-03-11 삼성디스플레이 주식회사 표시 장치
CN116848571A (zh) * 2021-02-12 2023-10-03 株式会社日本显示器 显示装置
KR20220125863A (ko) 2021-03-04 2022-09-15 삼성디스플레이 주식회사 표시 장치
KR20220162202A (ko) * 2021-05-31 2022-12-08 삼성디스플레이 주식회사 표시 장치

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005536768A (ja) * 2002-08-19 2005-12-02 サムスン エレクトロニクス カンパニー リミテッド 液晶表示装置
US20160092020A1 (en) * 2014-09-26 2016-03-31 Japan Display Inc. Sensor-equipped display device and method of controlling the same
US20170103247A1 (en) * 2015-10-09 2017-04-13 Japan Display Inc. Sensor and sensor-equipped display device

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003075356A1 (en) * 2002-03-07 2003-09-12 Samsung Electronics Co., Ltd. Contact portion of semiconductor device, and method for manufacturing the same, thin film transistor array panel for display device including the contact portion, and method for manufacturing the same
KR101628200B1 (ko) * 2009-11-19 2016-06-09 삼성디스플레이 주식회사 표시장치
KR101759577B1 (ko) 2010-08-23 2017-07-19 삼성전자 주식회사 온-셀 ｔｓｐ 능동형유기발광다이오드 구조
KR101295533B1 (ko) * 2010-11-22 2013-08-12 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
KR101805923B1 (ko) * 2011-08-04 2017-12-08 엘지디스플레이 주식회사 터치센서 일체형 표시장치
KR102166869B1 (ko) 2013-12-31 2020-10-16 엘지디스플레이 주식회사 유기전계발광표시장치
KR102411543B1 (ko) 2015-06-29 2022-06-22 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102357288B1 (ko) 2015-07-31 2022-02-04 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102468366B1 (ko) * 2015-12-29 2022-11-18 엘지디스플레이 주식회사 유기발광 표시장치
JP6776060B2 (ja) * 2016-08-29 2020-10-28 株式会社ジャパンディスプレイ 表示装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005536768A (ja) * 2002-08-19 2005-12-02 サムスン エレクトロニクス カンパニー リミテッド 液晶表示装置
US20160092020A1 (en) * 2014-09-26 2016-03-31 Japan Display Inc. Sensor-equipped display device and method of controlling the same
US20170103247A1 (en) * 2015-10-09 2017-04-13 Japan Display Inc. Sensor and sensor-equipped display device

Also Published As

Publication number Publication date
US20190115415A1 (en) 2019-04-18
CN109659335A (zh) 2019-04-19
US20230200166A1 (en) 2023-06-22
CN109659335B (zh) 2023-10-27
KR20190041553A (ko) 2019-04-23
CN117098414A (zh) 2023-11-21
US11588000B2 (en) 2023-02-21

Similar Documents

Publication Publication Date Title
KR102450621B1 (ko) 표시 장치
KR102385727B1 (ko) 표시 장치
KR102547400B1 (ko) 폴더블 표시 장치
US10727434B2 (en) Display device with structure for preventing organic material overflow
KR102671038B1 (ko) 디스플레이 장치
KR20140045838A (ko) 플렉서블 디스플레이 장치용 어레이 기판
KR20150047936A (ko) 플렉서블 디스플레이 장치
US12219829B2 (en) Display device
US11263975B2 (en) Display apparatus
US20210066433A1 (en) Display device
US11659744B2 (en) Display panel and display apparatus including the same
US12082469B2 (en) Display apparatus and method of manufacturing the same
KR20220009544A (ko) 플렉서블 디스플레이 장치
US20230165053A1 (en) Display apparatus
KR102565699B1 (ko) 표시장치 및 이의 제조방법
US11100862B2 (en) Display panel having a bottom layer below a transistor that receives different voltages in different periods
US20230232676A1 (en) Display apparatus
US20240324356A1 (en) Display apparatus
US20240099082A1 (en) Display apparatus
US11910648B2 (en) Thin film transistor substrate, display apparatus, and method of manufacturing the thin film transistor substrate
US20240065055A1 (en) Display apparatus
KR102247528B1 (ko) 표시 장치 및 이의 제조 방법
US20240074298A1 (en) Display apparatus
KR20220106261A (ko) 표시 장치 및 그 제조 방법
KR20230161593A (ko) 표시 패널 및 이를 구비한 전자 기기

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20171012

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20200923

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20171012

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20211221

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20220702

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20220929

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20220930

End annual number: 3

Start annual number: 1

PG1601 Publication of registration