[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR102378251B1 - Pwm control method for improving dynamic false contour of display - Google Patents

Pwm control method for improving dynamic false contour of display Download PDF

Info

Publication number
KR102378251B1
KR102378251B1 KR1020210083174A KR20210083174A KR102378251B1 KR 102378251 B1 KR102378251 B1 KR 102378251B1 KR 1020210083174 A KR1020210083174 A KR 1020210083174A KR 20210083174 A KR20210083174 A KR 20210083174A KR 102378251 B1 KR102378251 B1 KR 102378251B1
Authority
KR
South Korea
Prior art keywords
driving circuit
output
data
pixel driving
group
Prior art date
Application number
KR1020210083174A
Other languages
Korean (ko)
Inventor
이지행
장진웅
김지한
정대영
전종구
Original Assignee
주식회사 사피엔반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 사피엔반도체 filed Critical 주식회사 사피엔반도체
Priority to KR1020210083174A priority Critical patent/KR102378251B1/en
Priority to US17/700,611 priority patent/US11776462B2/en
Application granted granted Critical
Publication of KR102378251B1 publication Critical patent/KR102378251B1/en
Priority to CN202210654082.6A priority patent/CN115527476A/en
Priority to FR2206268A priority patent/FR3124630A1/en
Priority to US18/448,236 priority patent/US20230386400A1/en

Links

Images

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275Details of drivers for data electrodes
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006Details of the interface to the display terminal
    • G09G5/008Clock recovery
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05BELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B45/00Circuit arrangements for operating light-emitting diodes [LED]
    • H05B45/30Driver circuits
    • H05B45/32Pulse-control circuits
    • H05B45/325Pulse-width modulation [PWM]
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2230/00Details of flat display driving waveforms
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/02Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243Details of the generation of driving signals
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/06Details of flat display driving waveforms
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02BCLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B20/00Energy efficient lighting technologies, e.g. halogen lamps or gas discharge lamps
    • Y02B20/40Control techniques providing energy savings, e.g. smart controller or presence detection

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

In accordance with the present invention, disclosed are a display device capable of improving a dynamic false contour and a control method thereof. In accordance with the present invention, the display device includes: a display panel including M x N pixel driving circuits; a data driving circuit outputting signals related with the driving of a plurality of light emitting elements included in each of the pixel driving circuits through a plurality of data lines connected with each of the pixel driving circuits; a gray clock driving circuit outputting a plurality of width-modulated pulses for a light emission time set in one frame to the pixel driving circuits through a plurality of gray clock lines connected with each of the pixel driving circuits; and a control part outputting a control signal so as to execute the operation of the data driving circuit and the gray clock driving circuit. The control part can include: a data output part changing a sequence of image data outputted from the data driving circuit; and a scheduler changing a sequence of pulses outputted from the gray clock driving circuit.

Description

디스플레이의 의사윤곽 화질 왜곡을 개선하기 위한 PWM 제어 방법{PWM CONTROL METHOD FOR IMPROVING DYNAMIC FALSE CONTOUR OF DISPLAY}PWM CONTROL METHOD FOR IMPROVING DYNAMIC FALSE CONTOUR OF DISPLAY

본 발명은 디스플레이에 관한 것이며, 보다 상세하게는 펄스폭변조의 제어에 관한 것이다. BACKGROUND OF THE INVENTION Field of the Invention The present invention relates to displays, and more particularly, to control of pulse width modulation.

이 부분에 기술된 내용은 단순히 본 명세서에 기재된 실시예에 대한 배경 정보를 제공할 뿐 반드시 종래 기술을 구성하는 것은 아니다.The content described in this section merely provides background information for the embodiments described herein and does not necessarily constitute prior art.

액티브 매트릭스 액정 디스플레이(active matrix liquid crystal display)는 다른 모든 픽셀들의 정보가 갱신되는 동안 빛을 발광하는 상태를 유지한다. 픽셀 내부에 메모리를 포함하는 디지털 방식의 경우, 1 행 수평주파수(Horizontal time) 동안 픽셀이 출력할 빛과 관련된 데이터를 저장하고, PWM(Pulse Width Modulation) 방식에 의해 밝기가 제어된다. 일반적으로 하나의 픽셀 내에는 3개 또는 4개의 발광소자(예: LED)가 포함되면, 각각의 발광소자를 서브 픽셀이라 부른다.An active matrix liquid crystal display maintains a state of emitting light while information of all other pixels is updated. In the case of a digital method including a memory in a pixel, data related to the light to be output by the pixel is stored for one row horizontal frequency (Horizontal time), and the brightness is controlled by PWM (Pulse Width Modulation) method. In general, when three or four light emitting devices (eg, LEDs) are included in one pixel, each light emitting device is called a sub-pixel.

도 1은 일반적인 서브 픽셀의 디지털 PWM 구동 회로도이다.1 is a digital PWM driving circuit diagram of a typical sub-pixel.

도 1을 참조하면, 서브 픽셀의 구동 회로도를 확인할 수 있다. 디지털 PWM 구동 방식의 픽셀의 경우, 일정 시간(pixel data programing) 동안 픽셀메모리에 이미지 데이터가 저장된다. 그리고 상기 픽셀메모리에 저장된 이미지 데이터에 따라 1 프레임 내 사용자가 설정한 발광 시간(On duty) 동안 서브 픽셀이 발광하게 되다. 이때, 서브 픽셀의 밝기는 PWM 방식에 의해 제어된다. PWM 제어를 위한 발광 계조 신호인 그레이 클럭(gray clock) 신호는, 도 1에 도시된 예시와 같이, 서브 픽셀의 구동 회로에 입력된다. 그레이클럭신호의 개수(MSB, MSB-1, MSB-2, ......, LSB) 는 이미지 데이터의 비트 수에 따라 정해진다.Referring to FIG. 1 , a driving circuit diagram of a sub-pixel may be identified. In the case of a digital PWM driving type pixel, image data is stored in the pixel memory for a predetermined time (pixel data programming). And, according to the image data stored in the pixel memory, the sub-pixels emit light for an on duty set by the user within one frame. At this time, the brightness of the sub-pixel is controlled by the PWM method. A gray clock signal, which is a light emission gradation signal for PWM control, is input to a driving circuit of a sub-pixel as illustrated in FIG. 1 . The number of gray clock signals (MSB, MSB-1, MSB-2, ......, LSB) is determined according to the number of bits of image data.

도 2는 1프레임동안 그레이클럭신호의 출력 타이밍에 대한 참고도이다.2 is a reference diagram for output timing of a gray clock signal during one frame.

도 2를 참조하면, 디스플레이 패널의 행(raw) 방향으로 배치된 서브픽셀들에게 순차적으로 그레이클럭신호가 출력된다. 각 그레이클럭신호는 복수의 펄스 폭이 변조된 신호의 조합으로서, 각 신호의 펄스 폭은 2의 배수만큼 차이 난다. 일반적으로 그레이클럭신호는 이미지 데이터의 MSB에 대응하는 신호부터 출력하여 이미지 데이터의 LSB에 대응하는 신호가 마지막에 출력될 수 있도록 순차적으로 서브 픽셀에 입력된다.Referring to FIG. 2 , a gray clock signal is sequentially output to sub-pixels arranged in a row direction of a display panel. Each gray clock signal is a combination of a plurality of pulse width modulated signals, and the pulse widths of each signal differ by a multiple of 2. In general, the gray clock signal is output from the signal corresponding to the MSB of the image data and sequentially input to the sub-pixels so that the signal corresponding to the LSB of the image data is output last.

도 3은 의사윤곽 화질 왜곡이 발생하는 예시도이다.3 is an exemplary diagram in which pseudo-contour image quality distortion occurs.

도 3을 참조하면, 이미지 데이터가 6비트인 경우 계조(gradation)가 31인 경우와 32인 경우를 확인할 수 있다. 일반적으로 그레이클럭신호는 이미지 데이터의 MSB에 대응하는 신호부터 출력하여 이미지 데이터의 LSB에 대응하는 신호가 마지막에 출력될 수 있다. 따라서, 계조 32인 경우, MSB에 해당하는 펄스 폭이 입력되는 동안(PWM 5) LED가 발광하고, 나머지 시간 동안(PWM4~PWM0) LED가 발광하지 않는다. 반면, 계조 31인 경우, MSB에 해당하는 펄스 폭이 입력되는 동안(PWM 5) LED가 발광하지 않고, 나머지 시간 동안(PWM4~PWM0) LED가 발광한다.Referring to FIG. 3 , when the image data is 6 bits, it can be confirmed that the gradation is 31 and 32. In general, the gray clock signal may be output from a signal corresponding to the MSB of the image data, and a signal corresponding to the LSB of the image data may be output last. Accordingly, in case of gray level 32, the LED emits light while the pulse width corresponding to the MSB is input (PWM 5), and the LED does not emit light during the remaining time (PWM4 to PWM0). On the other hand, in case of gray level 31, the LED does not emit light while the pulse width corresponding to the MSB is input (PWM 5), and the LED emits light during the remaining time period (PWM4 to PWM0).

문제는 계조 32와 계조 31에 해당하는 픽셀이 인접할 경우, 두 픽셀의 계조 대비 LED가 발광하는 시간 차이가 크게 나타나서 시청자로 하여금 중간 계조가 아닌 0 또는 64로 인식하는 디스플레이 왜곡이 발생한다. 즉, 의사윤곽 화질 왜곡(DYNAMIC FALSE CONTOUR)이 발생할 수 있다.The problem is that when pixels corresponding to grayscale 32 and grayscale 31 are adjacent to each other, the difference in time difference between the two pixels when the LED is emitted is large, which causes display distortion that viewers perceive as 0 or 64 instead of halftone. That is, DYNAMIC FALSE CONTOUR may occur.

대한민국 공개특허공보 제10-2017-0111788호Republic of Korea Patent Publication No. 10-2017-0111788

본 명세서는 의사윤곽 화질 왜곡을 개선할 수 있는 디스플레이 장치 및 그 제어 방법을 제공하는 것을 목적으로 한다.An object of the present specification is to provide a display apparatus capable of improving distortion of pseudo-contour image quality and a method for controlling the same.

본 명세서는 상기 언급된 과제로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 통상의 기술자에게 명확하게 이해될 수 있을 것이다.The present specification is not limited to the above-mentioned problems, and other problems not mentioned will be clearly understood by those skilled in the art from the following description.

상술한 과제를 해결하기 위한 본 명세서에 따른 디스플레이 장치는, M x N 개의 픽셀구동회로를 포함하는 디스플레이 패널; 각 픽셀구동회로와 연결된 복수의 데이터라인들을 통해 각 픽셀구동회로에 포함된 복수의 발광소자들의 구동과 관련된 신호를 출력하는 데이터구동회로; 및 각 픽셀구동회로와 연결된 복수의 그레이클락라인을 통해 1프레임내 설정된 발광시간에서 복수 개의 폭이 변조된 펄스를 상기 픽셀구동회로들에게 출력하는 그레이클럭구동회로; 상기 데이터구동회로 및 그레이클럭구동회로의 동작을 실행하도록 제어 신호를 출력하는 제어부;를 포함하는 디스플레이 장치로서, 상기 제어부는, 상기 데이터구동회로에서 출력하는 이미지 데이터의 순서를 변경하는 데이터출력부; 및 상기 그레이클럭구동회로에서 출력하는 펄스들의 순서를 변경하는 스케줄러;를 포함할 수 있다.A display device according to the present specification for solving the above problems includes: a display panel including M x N pixel driving circuits; a data driving circuit for outputting signals related to driving of a plurality of light emitting devices included in each pixel driving circuit through a plurality of data lines connected to each pixel driving circuit; and a gray clock driving circuit for outputting, to the pixel driving circuits, a plurality of width-modulated pulses at a light emission time set within one frame through a plurality of gray clock lines connected to each pixel driving circuit; a control unit for outputting a control signal to execute the operations of the data driving circuit and the gray clock driving circuit, wherein the control unit includes: a data output unit for changing the order of image data output from the data driving circuit; and a scheduler for changing the order of pulses output from the gray clock driving circuit.

본 명세서의 일 실시예에 따르면, 상기 데이터 출력부는, 상기 데이터구동회로가 제1 프레임 그룹에서는 이미지 데이터의 최상위비트부터 출력하게 하고, 제2 프레임 그룹에서는 이미지 데이터를 최하위비트부터 출력하도록 제어하고, 상기 스케줄러는, 상기 그레이클럭구동회로가 제1 프레임 그룹에서는 폭이 가장 긴 펄스부터 출력하게 하고, 제2 프레임 그룹에서는 폭이 가장 작은 펄스부터 출력하도록 제어할 수 있다.According to an embodiment of the present specification, the data output unit controls the data driving circuit to output the most significant bit of the image data in the first frame group and output the image data from the least significant bit in the second frame group, The scheduler may control the gray clock driving circuit to output a pulse having a longest width in a first frame group and output a pulse having a smallest width in a second frame group.

본 명세서의 다른 실시예에 따르면, 상기 데이터 출력부는 상기 데이터구동회로가 제1 그룹 행에 포함된 픽셀구동회로에게 제1 프레임 그룹에서는 이미지 데이터의 최상위비트부터 출력하게 하고, 제2 프레임 그룹에서는 이미지 데이터를 최하위비트부터 출력하도록 제어하고, 제2 그룹 행에 포함된 픽셀구동회로에게 제1 프레임 그룹에서는 이미지 데이터의 최하위비트부터 출력하게 하고, 제2 프레임 그룹에서는 이미지 데이터를 최상위비트부터 출력하도록 제어하고, 상기 스케줄러는 상기 그레이클럭구동회로가 제1 그룹 행에 포함된 픽셀구동회로에게 제1 프레임 그룹에서는 폭이 가장 긴 펄스부터 출력하게 하고, 제2 프레임 그룹에서는 폭이 가장 작은 펄스부터 출력하도록 제어하고, 제2 그룹 행에 포함된 픽셀구동회로에게 제1 프레임 그룹에서는 폭이 가장 작은 펄스부터 출력하게 하고, 제2 프레임 그룹에서는 폭이 가장 긴 펄스부터 출력하도록 제어할 수 있다.According to another embodiment of the present specification, the data output unit causes the data driving circuit to output the most significant bit of the image data to the pixel driving circuit included in the first group row in the first frame group, and the image data in the second frame group. Control to output the data from the least significant bit, control the pixel driving circuit included in the second group row to output the image data from the least significant bit in the first frame group, and output the image data from the most significant bit in the second frame group and the scheduler causes the gray clock driving circuit to output the longest pulse in the first frame group to the pixel driving circuit included in the row of the first group and output the pulse with the smallest width in the second frame group. control, and to output the pulse with the smallest width in the first frame group to the pixel driving circuit included in the row of the second group, and output the pulse with the longest width in the second frame group.

상술한 과제를 해결하기 위한 본 명세서에 따른 디스플레이 장치의 제어 방법은, 픽셀구동회로에게 발광소자들의 구동과 관련된 신호를 출력하는 데이터구동회로, 상기 픽셀구동회로들에게 폭이 변조된 펄스를 출력하는 그레이클럭구동회로, 및 상기 데이터구동회로 및 그레이클럭구동회로의 동작을 실행하도록 제어 신호를 출력하는 제어부;를 포함하는 디스플레이 장치의 제어 방법으로서, 상기 제어부는 (a) 제1 프레임 그룹일 때, 상기 데이터구동회로가 이미지 데이터의 최상위비트부터 출력하게 하고, 상기 그레이클럭구동회로가 폭이 가장 긴 펄스부터 출력하게 제어하는 단계; 및 (b) 제2 프레임 그룹일 때, 상기 데이터구동회로가 에서는 이미지 데이터를 최하위비트부터 출력하도록 제어하고, 상기 그레이클럭구동회로가 폭이 가장 작은 펄스부터 출력하도록 제어하는 단계;를 반복 실시할 수 있다.A method for controlling a display device according to the present specification for solving the above-described problems includes a data driving circuit for outputting a signal related to driving of light emitting devices to a pixel driving circuit, and outputting a width-modulated pulse to the pixel driving circuits. A control method for a display device comprising: a gray clock driving circuit; and a control unit outputting a control signal to execute the operations of the data driving circuit and the gray clock driving circuit, wherein the control unit includes (a) a first frame group, controlling the data driving circuit to output the most significant bit of the image data and outputting the gray clock driving circuit from the longest pulse; and (b) controlling the data driving circuit to output the image data from the least significant bit in the second frame group, and controlling the gray clock driving circuit to output the pulse with the smallest width. can

상술한 과제를 해결하기 위한 본 명세서에 따른 디스플레이 장치의 제어 방법은, 픽셀구동회로에게 발광소자들의 구동과 관련된 신호를 출력하는 데이터구동회로, 상기 픽셀구동회로들에게 폭이 변조된 펄스를 출력하는 그레이클럭구동회로, 및 상기 데이터구동회로 및 그레이클럭구동회로의 동작을 실행하도록 제어 신호를 출력하는 제어부;를 포함하는 디스플레이 장치의 제어 방법으로서, 상기 제어부는 (a) 제1 프레임 그룹일 때, 상기 데이터구동회로가 제1 그룹 행에 포함된 픽셀구동회로에게 이미지 데이터의 최상위비트부터 출력하게 하고 제2 그룹 행에 포함된 픽셀구동회로에게 이미지 데이터의 최하위비트부터 출력하게 하고, 상기 그레이클럭구동회로가 제1 그룹 행에 포함된 픽셀구동회로에게 폭이 가장 긴 펄스부터 출력하게 하고 제2 그룹 행에 포함된 픽셀구동회로에게 폭이 가장 작은 펄스부터 출력하게 제어하는 단계; 및 (b) 제2 프레임 그룹일 때, 상기 데이터구동회로가 제1 그룹 행에 포함된 픽셀구동회로에게 이미지 데이터의 최하위비트부터 출력하게 하고 제2 그룹 행에 포함된 픽셀구동회로에게 이미지 데이터의 최상위비트부터 출력하게 하고, 상기 그레이클럭구동회로가 제1 그룹 행에 포함된 픽셀구동회로에게 폭이 가장 작은 펄스부터 출력하게 하고 제2 그룹 행에 포함된 픽셀구동회로에게 폭이 가장 큰 펄스부터 출력하게 제어하는 단계;를 반복 실시할 수 있다.A method for controlling a display device according to the present specification for solving the above-described problems includes a data driving circuit for outputting a signal related to driving of light emitting devices to a pixel driving circuit, and outputting a width-modulated pulse to the pixel driving circuits. A control method for a display device comprising: a gray clock driving circuit; and a control unit outputting a control signal to execute the operations of the data driving circuit and the gray clock driving circuit, wherein the control unit includes (a) a first frame group, the data driving circuit causes the pixel driving circuit included in the first group row to output from the most significant bit of the image data and the pixel driving circuit included in the second group row to output from the least significant bit of the image data, and the gray clock driving circuit controlling the row to output the longest pulse to the pixel driving circuit included in the first group row and outputting the smallest pulse to the pixel driving circuit included in the second group row; and (b) in the second frame group, the data driving circuit causes the pixel driving circuit included in the first group row to output the least significant bit of the image data, and transmits the image data to the pixel driving circuit included in the second group row. output from the most significant bit, the gray clock driving circuit outputs the smallest pulse to the pixel driving circuit included in the first group row, and starting from the largest pulse to the pixel driving circuit included in the second group row The step of controlling to output; can be repeated.

본 명세서에 따른 디스플레이 장치의 제어 방법은, 컴퓨터에서 각 단계들을 수행하도록 작성되어 컴퓨터로 독출 가능한 기록 매체에 기록된 컴퓨터프로그램의 형태로 구현될 수 있다.The method for controlling a display device according to the present specification may be implemented in the form of a computer program written to perform each step in a computer and recorded in a computer-readable recording medium.

본 발명의 기타 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.Other specific details of the invention are included in the detailed description and drawings.

본 명세서에 따르면, 의사윤곽 화질 왜곡을 개선할 수 있다.According to the present specification, it is possible to improve the pseudo contour image quality distortion.

본 발명의 효과들은 이상에서 언급된 효과로 제한되지 않으며, 언급되지 않은 또 다른 효과들은 아래의 기재로부터 통상의 기술자에게 명확하게 이해될 수 있을 것이다.Effects of the present invention are not limited to the effects mentioned above, and other effects not mentioned will be clearly understood by those skilled in the art from the following description.

도 1은 일반적인 서브 픽셀의 구동 회로도이다.
도 2는 1프레임동안 그레이클럭신호의 출력 타이밍에 대한 참고도이다.
도 3은 의사윤곽 화질 왜곡이 발생하는 예시도이다.
도 4는 본 명세서에 따른 복수의 픽셀회로를 포함하는 디스플레이 장치이다.
도 5는 프레임고 프레임 사이에서 출력 순서가 변경되는 실시예이다.
도 6은 프레임 내 행과 행 사이에서 출력 순서가 변경되는 실시예이다.
1 is a driving circuit diagram of a typical sub-pixel.
2 is a reference diagram for output timing of a gray clock signal during one frame.
3 is an exemplary diagram in which pseudo-contour image quality distortion occurs.
4 is a display device including a plurality of pixel circuits according to the present specification.
5 is an exemplary embodiment in which an output order is changed between frames.
6 is an exemplary embodiment in which an output order is changed between rows within a frame.

본 명세서에 개시된 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나, 본 명세서가 이하에서 개시되는 실시예들에 제한되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예들은 본 명세서의 개시가 완전하도록 하고, 본 명세서가 속하는 기술 분야의 통상의 기술자(이하 '당업자')에게 본 명세서의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 명세서의 권리 범위는 청구항의 범주에 의해 정의될 뿐이다. Advantages and features of the invention disclosed herein, and methods of achieving them will become apparent with reference to the embodiments described below in detail in conjunction with the accompanying drawings. However, the present specification is not limited to the embodiments disclosed below, but may be implemented in various different forms, and only the present embodiments allow the disclosure of the present specification to be complete, and those of ordinary skill in the art to which this specification belongs. It is provided to fully inform those skilled in the art (hereinafter, 'those skilled in the art') the scope of the present specification, and the scope of the present specification is only defined by the scope of the claims.

본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 명세서의 권리 범위를 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 "포함한다(comprises)" 및/또는 "포함하는(comprising)"은 언급된 구성요소 외에 하나 이상의 다른 구성요소의 존재 또는 추가를 배제하지 않는다. 명세서 전체에 걸쳐 동일한 도면 부호는 동일한 구성 요소를 지칭하며, "및/또는"은 언급된 구성요소들의 각각 및 하나 이상의 모든 조합을 포함한다. 비록 "제1", "제2" 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있음은 물론이다.The terminology used herein is for the purpose of describing the embodiments and is not intended to limit the scope of the present specification. In this specification, the singular also includes the plural unless otherwise specified in the phrase. As used herein, “comprises” and/or “comprising” does not exclude the presence or addition of one or more other components in addition to the stated components. Like reference numerals refer to like elements throughout, and "and/or" includes each and every combination of one or more of the recited elements. Although "first", "second", etc. are used to describe various elements, these elements are not limited by these terms, of course. These terms are only used to distinguish one component from another. Accordingly, it goes without saying that the first component mentioned below may be the second component within the spirit of the present invention.

다른 정의가 없다면, 본 명세서에서 사용되는 모든 용어(기술 및 과학적 용어를 포함)는 본 명세서가 속하는 기술분야의 통상의 기술자에게 공통적으로 이해될 수 있는 의미로 사용될 수 있을 것이다. 또한, 일반적으로 사용되는 사전에 정의되어 있는 용어들은 명백하게 특별히 정의되어 있지 않는 한 이상적으로 또는 과도하게 해석되지 않는다. 이하, 첨부된 도면을 참조하여 본 발명의 실시예를 상세하게 설명한다. Unless otherwise defined, all terms (including technical and scientific terms) used herein will have the meaning commonly understood by those of ordinary skill in the art to which this specification belongs. In addition, terms defined in a commonly used dictionary are not to be interpreted ideally or excessively unless specifically defined explicitly. Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 4는 본 명세서에 따른 복수의 픽셀회로를 포함하는 디스플레이 장치이다.4 is a display device including a plurality of pixel circuits according to the present specification.

도 4를 참조하면, 본 명세서에 따른 디스플레이 장치(100)는 디스플레이 패널(110), 스캔구동회로(120), 데이터구동회로(130), 그레이클럭구동회로(150) 및 제어부(150)를 포함할 수 있다.Referring to FIG. 4 , the display device 100 according to the present specification includes a display panel 110 , a scan driving circuit 120 , a data driving circuit 130 , a gray clock driving circuit 150 , and a control unit 150 . can do.

상기 디스플레이 패널(110)은 본 명세서에 따른 복수의 픽셀(pixel, PX)을 포함할 수 있다. 상기 복수의 픽셀(PX)들은 M x N(M, N은 자연수)개가 매트릭스(matrix) 형태로 배열될 수 있다. 다만, 상기 복수의 픽셀들이 배열되는 패턴은 지그재그 형 등 실시예에 따라 다양한 패턴으로 배열될 수 있다.The display panel 110 may include a plurality of pixels (PX) according to the present specification. M x N (M and N are natural numbers) of the plurality of pixels PX may be arranged in a matrix form. However, the pattern in which the plurality of pixels are arranged may be arranged in various patterns according to embodiments, such as a zigzag type.

디스플레이 패널(110)은 LCD(liquid crystal display), LED(light emitting diode) 디스플레이, OLED(organic LED) 디스플레이, AMOLED(active-matrix OLED) 디스플레이, ECD(Electrochromic Display), DMD(Digital Mirror Device), AMD(Actuated Mirror Device), GLV(Grating Light Valve), PDP(Plasma Display Panel), ELD(Electro Luminescent Display), VFD(Vacuum Fluorescent Display) 중 하나로 구현될 수 있고, 그 밖에 다른 종류의 평판 디스플레이 또는 플렉서블 디스플레이로 구현될 수 있다. 본 명세서에서는 일 예로 LED 디스플레이 패널을 설명하겠다.The display panel 110 is a liquid crystal display (LCD), a light emitting diode (LED) display, an organic LED (OLED) display, an active-matrix OLED (AMOLED) display, an electrochromic display (ECD), a digital mirror device (DMD), It can be implemented as one of AMD (Actuated Mirror Device), GLV (Grating Light Valve), PDP (Plasma Display Panel), ELD (Electro Luminescent Display), VFD (Vacuum Fluorescent Display), and other types of flat panel display or flexible display It may be implemented as a display. In this specification, the LED display panel will be described as an example.

각각의 픽셀(PX)은 복수의 발광소자들을 포함할 수 있다. 발광소자는 발광다이오드(LED)일 수 있다. 발광다이오드는 80um이하의 크기를 가진 마이크로 엘이디(Micro LED)일 수 있다. 하나의 픽셀(PX)은 서로 다른 색을 가진 복수의 발광소자를 통해 다양한 색을 출력할 수 있다. 일 예로, 하나의 픽셀(PX)은 적색, 녹색, 청색으로 구성된 발광소자를 포함할 수 있다. 다른 예로, 백색 발광소자가 더 포함될 수 있으면, 백색 발광소자가 적색, 녹색, 청색 발광소자 중 어느 하나의 발광소자를 대체할 수도 있다. 하나의 픽셀(PX)에 포함된 각 발광소자를 '서브픽셀(sub pixel)'이라고 부른다.Each pixel PX may include a plurality of light emitting devices. The light emitting device may be a light emitting diode (LED). The light emitting diode may be a micro LED having a size of 80 μm or less. One pixel PX may output various colors through a plurality of light emitting devices having different colors. For example, one pixel PX may include a light emitting device composed of red, green, and blue colors. As another example, if a white light emitting device may be further included, the white light emitting device may replace any one of the red, green, and blue light emitting devices. Each light emitting element included in one pixel PX is called a 'sub pixel'.

각각의 픽셀(PX)은 복수의 서브픽셀들을 구동시키는 픽셀구동회로를 포함할 수 있다. 상기 픽셀구동회로는 상기 스캔구동회로(120) 및/또는 데이터구동회로(130)에서 출력된 신호에 의해 서브픽셀의 턴온(turn on) 또는 턴오프(turn off)될 수 있다. 상기 픽셀구동회로는 적어도 하나의 박막 트랜지스터 및 적어도 하나의 캐패시터 등을 포함할 수 있다. 상기 픽셀구동회로는 반도체 웨이퍼 상에 적층 구조에 의해 구현될 수 있다.Each pixel PX may include a pixel driving circuit for driving a plurality of sub-pixels. In the pixel driving circuit, a sub-pixel may be turned on or off by a signal output from the scan driving circuit 120 and/or the data driving circuit 130 . The pixel driving circuit may include at least one thin film transistor and at least one capacitor. The pixel driving circuit may be implemented by a stacked structure on a semiconductor wafer.

상기 디스플레이 패널(110)은 행(raw) 방향으로 배열된 스캔 라인들(SL1~SLM), 행(raw) 방향으로 배열된 그레이클럭라인(GC1~GCM) 및 열(column) 방향으로 배열된 데이터 라인들(DL1~DLN)을 포함할 수 있다. 상기 스캔 라인들(SL1~SLm) 및 데이터 라인들(DL1~DLn)의 교차 지점에 픽셀(PX)들이 위치할 수 있다. 각 픽셀(PX)은 어느 하나의 스캔 라인(SLk) 및 어느 하나의 데이터 라인(DLk)과 연결될 수 있다. 상기 스캔 라인들(SL1~SLm)은 상기 스캔구동회로(120)에 연결되고, 상기 데이터 라인들(DL1~DLn)은 상기 데이터구동회로(130)에 연결되고, 상기 그레이클럭라인(GC1~GCM)은 상기 그레이클럭구동회로(150)에 연결될 수 있다.The display panel 110 includes scan lines SL 1 to SL M arranged in a row direction, gray clock lines GC 1 to GC M arranged in a row direction, and a column direction. It may include data lines DL 1 to DL N arranged as . Pixels PX may be positioned at intersections of the scan lines SL 1 to SL m and the data lines DL 1 to DL n . Each pixel PX may be connected to any one scan line SL k and any one data line DL k . The scan lines SL 1 to SL m are connected to the scan driving circuit 120 , the data lines DL 1 to DL n are connected to the data driving circuit 130 , and the gray clock line (GC 1 to GC M ) may be connected to the gray clock driving circuit 150 .

상기 스캔구동회로(120)는 상기 스캔 라인들(SL1~SLm) 중 어느 하나 라인에 연결된 픽셀들이 구동되도록 할 수 있다. 바람직하게, 상기 스캔구동회로(120)는 상기 스캔 라인들(SL1~SLm)이 순차적으로 선택할 수 있다. 예를 들어, 제1 스캔 구동 기간 동안 제1 스캔 라인(SL1)에 연결된 픽셀들이 구동하고, 제2 스캔 구동 기간 동안 제2 스캔 라인(SL2)에 연결된 픽셀들이 구동할 수 있다. 본 명세서에 따른 스캔구동회로(120)의 동작은 이후에 보다 자세히 설명하겠다.The scan driving circuit 120 may drive pixels connected to any one of the scan lines SL 1 to SL m . Preferably, in the scan driving circuit 120 , the scan lines SL 1 to SL m may be sequentially selected. For example, pixels connected to the first scan line SL 1 may be driven during the first scan driving period, and pixels connected to the second scan line SL 2 may be driven during the second scan driving period. The operation of the scan driving circuit 120 according to the present specification will be described in more detail later.

상기 데이터구동회로(130)는 상기 데이터 라인들(DL1~DLn)을 통해서 각 픽셀에게 이미지 데이터를 출력할 수 있다. 상기 이미지 데이터는 1 프레임동안 픽셀들이 표현할 계조(gradation)와 관련된 신호의 형태로 출력될 수 있다. 하나의 데이터 라인은 종 방향으로 다수의 픽셀들과 연결되어 있지만, 상기 스캔구동회로(120)에 의해 선택된 스캔 라인과 연결된 픽셀들에게만 이미지 데이터와 관련된 신호가 입력될 수 있다. 본 명세서에 따른 데이터구동회로(130)의 동작은 이후에 보다 자세히 설명하겠다.The data driving circuit 130 may output image data to each pixel through the data lines DL 1 to DL n . The image data may be output in the form of a signal related to a gradation to be expressed by pixels during one frame. Although one data line is connected to a plurality of pixels in the longitudinal direction, a signal related to image data may be input only to pixels connected to the scan line selected by the scan driving circuit 120 . The operation of the data driving circuit 130 according to the present specification will be described in more detail later.

상기 그레이클럭구동회로(150)는 상기 그레이클럭라인(GC1~GCM)을 통해서 상기 픽셀들에게 그레이클럭신호를 출력할 수 있다. 그레이클럭신호는 펄스폭이 변조된 다수의 신호(Pulse Width Modulator, PWM)로 이루어질 수 있으며, PWM 신호의 개수(MSB, MSB-1, MSB-2, ......, LSB) 는 이미지 데이터의 비트 수에 따라 정해질 수 있다. 상기 그레이클럭구동회로(150)는 1프레임 내 설정된 발광시간동안 그레이클럭신호를 출력할 수 있다.The gray clock driving circuit 150 may output a gray clock signal to the pixels through the gray clock lines GC 1 to GC M . The gray clock signal can be composed of a plurality of pulse width modulated signals (Pulse Width Modulator, PWM), and the number of PWM signals (MSB, MSB-1, MSB-2, ......, LSB) is an image It may be determined according to the number of bits of data. The gray clock driving circuit 150 may output a gray clock signal for a set emission time within one frame.

상기 제어부(150)는 상기 스캔구동회로(120) 데이터구동회로(130) 및 그레이클럭구동회로(150)의 동작을 실행하도록 제어 신호를 출력할 수 있다. 상기 제어부(150)는 하나의 영상 프레임에 해당하는 영상 데이터에 대응하는 제어 신호를 상기 스캔구동회로(120), 데이터구동회로(130) 및 그레이클럭구동회로(150)에 각각 출력할 수 있다.The control unit 150 may output a control signal to execute the operations of the scan driving circuit 120 , the data driving circuit 130 and the gray clock driving circuit 150 . The control unit 150 may output a control signal corresponding to image data corresponding to one image frame to the scan driving circuit 120 , the data driving circuit 130 , and the gray clock driving circuit 150 , respectively.

본 명세서에 따른 제어부(150)는 데이터출력부(151) 및 스케줄러(152)를 포함할 수 있다.The control unit 150 according to the present specification may include a data output unit 151 and a scheduler 152 .

상기 데이터출력부(151)는 상기 데이터구동회로(130)에서 출력하는 이미지 데이터의 순서를 변경할 수 있다. 이미지 데이터의 순서 변경이란, n개의 비트로 이루어진 이미지 데이터가 출력될 때, [MSB, MSB-1, MSB-2, ..., LSB+1, LSB] 순서로 출력될 것인지, [LSB, LSB+1, LSB+2, ..., MSB-1, MSB] 순서로 출력될 것인지 변경하는 것을 의미한다.The data output unit 151 may change the order of image data output from the data driving circuit 130 . Changing the order of image data means whether image data consisting of n bits are output in the order of [MSB, MSB-1, MSB-2, ..., LSB+1, LSB], [LSB, LSB+ 1, LSB+2, ..., MSB-1, MSB] means to change whether to output in the order.

상기 스케줄러(152)는 상기 그레이클럭구동회로(140)에서 출력하는 펄스들의 순서를 변경할 수 있다. 펄스들의 순서 변경이란, 이미지 데이터 내 n개의 비트에 각각 대응하는 펄스의 폭이 [2n, 2n-1, 2n-2, ..., 21, 20] 순서로 출력될 것인지, [20, 21, 22, ... 2n-1, 2n] 순서로 출력될 것인지 변경하는 것을 의미한다.The scheduler 152 may change the order of the pulses output from the gray clock driving circuit 140 . Changing the order of the pulses means whether the width of the pulses corresponding to n bits in the image data is output in the order [2 n , 2 n-1 , 2 n-2 , ..., 2 1 , 2 0 ], [2 0 , 2 1 , 2 2 , ... 2 n-1 , 2 n ] means to change whether to output in the order.

본 명세서의 일 실시예에 따르면, 프레임과 프레임 사이에서 출력 순서가 변경될 수 있다.According to an embodiment of the present specification, the output order may be changed from frame to frame.

이 경우, 상기 데이터출력부(151)는 상기 데이터구동회로(130)가 제1 프레임 그룹에서는 이미지 데이터의 최상위비트부터 출력하게 하고, 제2 프레임 그룹에서는 이미지 데이터를 최하위비트부터 출력하도록 제어할 수 있다.In this case, the data output unit 151 may control the data driving circuit 130 to output the most significant bit of the image data in the first frame group and output the image data from the least significant bit in the second frame group. there is.

그리고 상기 스케줄러(152)는 상기 그레이클럭구동회로(140)가 제1 프레임 그룹에서는 폭이 가장 긴 펄스부터 출력하게 하고, 제2 프레임 그룹에서는 폭이 가장 작은 펄스부터 출력하도록 제어할 수 있다.In addition, the scheduler 152 may control the gray clock driving circuit 140 to output a pulse having the longest width in the first frame group and output a pulse having the smallest width in the second frame group.

도 5는 프레임고 프레임 사이에서 출력 순서가 변경되는 실시예이다.5 is an exemplary embodiment in which an output order is changed between frames.

도 5를 참조하면, 이미지 데이터가 6비트인 경우 PWM 신호 출력 순서를 확인할 수 있다. 도 5에 도시된 실시예에서 제1 프레임 그룹은 홀수 프레임이고, 제2 프레임 그룹은 짝수 프레임으로 도시하였다. 홀수 프레임(Odd Frame)에서는 MSB에 대응하는 신호가 먼저 출력되고, LSB에 대응하는 신호가 마지막에 출력된다. 짝수 프레임(Even Frame)에서는 LSB에 대응하는 신호가 먼저 출력되고, MSB에 대응하는 신호가 마지막에 출력된다.Referring to FIG. 5 , when the image data is 6 bits, the PWM signal output order can be checked. In the embodiment shown in FIG. 5 , the first frame group is an odd numbered frame, and the second frame group is an even numbered frame. In an odd frame, the signal corresponding to the MSB is output first, and the signal corresponding to the LSB is output last. In an even frame, the signal corresponding to the LSB is output first, and the signal corresponding to the MSB is output last.

본 명세서의 다른 실시예에 따르면, 프레임과 프레임 사이에서 출력 순서가 변경하되, 프레임 내 행과 행 사이에서도 출력 순서가 변경될 수 있다.According to another embodiment of the present specification, the output order is changed between frames, but the output order may also be changed between rows and rows within a frame.

이 경우, 상기 데이터출력부(151)는 상기 데이터구동회로(130)가 제1 그룹 행에 포함된 픽셀구동회로에게 제1 프레임 그룹에서는 이미지 데이터의 최상위비트부터 출력하게 하고, 제2 프레임 그룹에서는 이미지 데이터를 최하위비트부터 출력하도록 제어하고, 제2 그룹 행에 포함된 픽셀구동회로에게 제1 프레임 그룹에서는 이미지 데이터의 최하위비트부터 출력하게 하고, 제2 프레임 그룹에서는 이미지 데이터를 최상위비트부터 출력하도록 제어할 수 있다.In this case, the data output unit 151 causes the data driving circuit 130 to output the most significant bit of the image data in the first frame group to the pixel driving circuit included in the first group row, and in the second frame group control to output the image data from the least significant bit, to the pixel driving circuit included in the second group row to output the image data from the least significant bit in the first frame group, and to output the image data from the most significant bit to the second frame group can be controlled

그리고 상기 상기 스케줄러(152)는 상기 그레이클럭구동회로(140)가 제1 그룹 행에 포함된 픽셀구동회로에게 제1 프레임 그룹에서는 폭이 가장 긴 펄스부터 출력하게 하고, 제2 프레임 그룹에서는 폭이 가장 작은 펄스부터 출력하도록 제어하고, 제2 그룹 행에 포함된 픽셀구동회로에게 제1 프레임 그룹에서는 폭이 가장 작은 펄스부터 출력하게 하고, 제2 프레임 그룹에서는 폭이 가장 긴 펄스부터 출력하도록 제어할 수 있다.In addition, the scheduler 152 causes the gray clock driving circuit 140 to output the longest pulse in the first frame group to the pixel driving circuit included in the first group row, and in the second frame group, the width increases. Control to output the smallest pulse first, and control the pixel driving circuit included in the row of the second group to output the pulse with the smallest width in the first frame group, and to output the pulse with the longest width in the second frame group. can

도 6은 프레임 내 행과 행 사이에서 출력 순서가 변경되는 실시예이다.6 is an exemplary embodiment in which an output order is changed between rows within a frame.

도 6을 참조하면, 홀수 프레임(Odd Frame)에서는 홀수 행은 MSB에 대응하는 신호가 먼저 출력되고, 짝수 행은 LSB에 대응하는 신호가 먼저 출력되는 것을 확인할 수 있다. 그리고 짝수 프레임(Even Frame)에서는 홀수 행은 LSB에 대응하는 신호가 먼저 출력되고, 짝수 행은 MSB에 대응하는 신호가 먼저 출력되는 것을 확인할 수 있다.Referring to FIG. 6 , it can be seen that, in an odd-numbered frame, a signal corresponding to the MSB is output first in an odd-numbered row, and a signal corresponding to an LSB is output in an even-numbered row first. In addition, it can be seen that in an even frame, a signal corresponding to the LSB is output first in an odd row, and a signal corresponding to the MSB is output in an even row first.

한편, 도 5 및 도 6에서 제1 프레임 그룹과 제2 프레임 그룹의 관계를 짝수 프레임과 홀수 프레임으로 설정한 예시를 제시하였지만, 본 명세서가 상기 예시에 제한되는 것은 아니다. 상기 제1 프레임 그룹과 제2 프레임 그룹은 각각 2개, 3개, 4개 등의 프레임이 하나로 묶여진 그룹일 수 있다. 또한, 마찬가지로 제1 그룹 행과 제2 그룹 행의 관계를 홀수 행과 짝수 행으로 설정한 예시를 제시하였지만, 본 명세서가 상기 예시에 제한되는 것은 아니다. 제1 그룹 행과 제2 그룹 행은 2개, 3개, 4개 등의 행이 하나로 묶여진 그룹일 수 있다.Meanwhile, although an example in which the relationship between the first frame group and the second frame group is set to an even frame and an odd frame is presented in FIGS. 5 and 6 , the present specification is not limited thereto. Each of the first frame group and the second frame group may be a group in which two, three, four, or the like, frames are bundled together. In addition, although an example in which the relationship between the first group row and the second group row is set to an odd row and an even row is similarly provided, the present specification is not limited to the above example. The first group row and the second group row may be a group in which two, three, four, or the like, rows are grouped together.

상술한 바와 같이, 이미지 데이터의 출력 순서와 이에 대응하여 PWM 신호의 출력 순서를 변경하는 제어를 통해 계조 32와 31에서 LED의 발광 시간 차이의 평균값이 동일하게 된다. 이를 통해 인접 계조 간 LED 발광 시간의 시차에 의한 의사윤곽 화질 왜곡(DFC)을 개선할 수 있다. 한편, 설명의 편의를 위해 이미지 데이터의 크기가 6비트인 실시예를 제시하였으나, 이미지 데이터의 크기는 다양할 수 있음은 자명하다.As described above, through the control of changing the output sequence of the image data and the output sequence of the PWM signal corresponding thereto, the average value of the difference in the light emission time of the LEDs at grayscales 32 and 31 becomes the same. Through this, it is possible to improve the pseudo-contour image quality distortion (DFC) caused by the disparity in the LED emission time between adjacent grayscales. Meanwhile, although an embodiment in which the size of the image data is 6 bits has been presented for convenience of description, it is obvious that the size of the image data may vary.

상기 전술한 컴퓨터프로그램은, 상기 컴퓨터가 프로그램을 읽어 들여 프로그램으로 구현된 상기 방법들을 실행시키기 위하여, 상기 컴퓨터의 프로세서(CPU)가 상기 컴퓨터의 장치 인터페이스를 통해 읽힐 수 있는 C/C++, C#, JAVA, Python, 기계어 등의 컴퓨터 언어로 코드화된 코드(Code)를 포함할 수 있다. 이러한 코드는 상기 방법들을 실행하는 필요한 기능들을 정의한 함수 등과 관련된 기능적인 코드(Functional Code)를 포함할 수 있고, 상기 기능들을 상기 컴퓨터의 프로세서가 소정의 절차대로 실행시키는데 필요한 실행 절차 관련 제어 코드를 포함할 수 있다. 또한, 이러한 코드는 상기 기능들을 상기 컴퓨터의 프로세서가 실행시키는데 필요한 추가 정보나 미디어가 상기 컴퓨터의 내부 또는 외부 메모리의 어느 위치(주소 번지)에서 참조되어야 하는지에 대한 메모리 참조관련 코드를 더 포함할 수 있다. 또한, 상기 컴퓨터의 프로세서가 상기 기능들을 실행시키기 위하여 원격(Remote)에 있는 어떠한 다른 컴퓨터나 서버 등과 통신이 필요한 경우, 코드는 상기 컴퓨터의 통신 모듈을 이용하여 원격에 있는 어떠한 다른 컴퓨터나 서버 등과 어떻게 통신해야 하는지, 통신 시 어떠한 정보나 미디어를 송수신해야 하는지 등에 대한 통신 관련 코드를 더 포함할 수 있다.The above-described computer program is C/C++, C#, JAVA that can be read by a processor (CPU) of the computer through a device interface of the computer in order for the computer to read the program and execute the methods implemented as a program , Python, may include code coded in a computer language such as machine language. Such code may include functional code related to a function defining functions necessary for executing the methods, etc., and includes an execution procedure related control code necessary for the processor of the computer to execute the functions according to a predetermined procedure. can do. In addition, the code may further include additional information necessary for the processor of the computer to execute the functions or code related to memory reference for which location (address address) in the internal or external memory of the computer to be referenced. there is. In addition, when the processor of the computer needs to communicate with any other computer or server located remotely in order to execute the above functions, the code uses the communication module of the computer to determine how to communicate with any other computer or server remotely. It may further include a communication-related code for whether to communicate and what information or media to transmit and receive during communication.

상기 저장되는 매체는, 레지스터, 캐쉬, 메모리 등과 같이 짧은 순간 동안 데이터를 저장하는 매체가 아니라 반영구적으로 데이터를 저장하며, 기기에 의해 판독(reading)이 가능한 매체를 의미한다. 구체적으로는, 상기 저장되는 매체의 예로는 ROM, RAM, CD-ROM, 자기 테이프, 플로피디스크, 광 데이터 저장장치 등이 있지만, 이에 제한되지 않는다. 즉, 상기 프로그램은 상기 컴퓨터가 접속할 수 있는 다양한 서버 상의 다양한 기록매체 또는 사용자의 상기 컴퓨터상의 다양한 기록매체에 저장될 수 있다. 또한, 상기 매체는 네트워크로 연결된 컴퓨터 시스템에 분산되어, 분산방식으로 컴퓨터가 읽을 수 있는 코드가 저장될 수 있다.The storage medium is not a medium that stores data for a short moment, such as a register, a cache, a memory, etc., but a medium that stores data semi-permanently and can be read by a device. Specifically, examples of the storage medium include, but are not limited to, ROM, RAM, CD-ROM, magnetic tape, floppy disk, and optical data storage device. That is, the program may be stored in various recording media on various servers accessible by the computer or in various recording media on the computer of the user. In addition, the medium may be distributed in a computer system connected to a network, and a computer-readable code may be stored in a distributed manner.

이상, 첨부된 도면을 참조로 하여 본 명세서의 실시예를 설명하였지만, 본 명세서가 속하는 기술분야의 통상의 기술자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며, 제한적이 아닌 것으로 이해해야만 한다. As mentioned above, although the embodiments of the present specification have been described with reference to the accompanying drawings, those skilled in the art to which this specification belongs can realize that the present invention may be embodied in other specific forms without changing the technical spirit or essential features thereof. you will be able to understand Therefore, it should be understood that the embodiments described above are illustrative in all respects and not restrictive.

100 : 디스플레이 장치
110 : 디스플레이 패널 120 : 스캔구동회로
130 : 데이터구동회로 140 : 그레이클럭구동회로
150 : 제어부
100: display device
110: display panel 120: scan driving circuit
130: data driving circuit 140: gray clock driving circuit
150: control unit

Claims (6)

M x N 개의 픽셀구동회로를 포함하는 디스플레이 패널;
각 픽셀구동회로와 연결된 복수의 데이터라인들을 통해 각 픽셀구동회로에 포함된 복수의 발광소자들의 구동과 관련된 신호를 출력하는 데이터구동회로; 및
각 픽셀구동회로와 연결된 복수의 그레이클락라인을 통해 1프레임 내 설정된 발광시간동안 복수 개의 폭이 변조된 펄스를 상기 픽셀구동회로들에게 출력하는 그레이클럭구동회로;
상기 데이터구동회로 및 그레이클럭구동회로의 동작을 실행하도록 제어 신호를 출력하는 제어부;를 포함하는 디스플레이 장치로서,
상기 제어부는,
상기 데이터구동회로에서 출력하는 이미지 데이터의 순서를 변경하는 데이터출력부; 및
상기 그레이클럭구동회로에서 출력하는 펄스들의 순서를 변경하는 스케줄러;를 포함하는 디스플레이 장치.
a display panel including M x N pixel driving circuits;
a data driving circuit for outputting signals related to driving of a plurality of light emitting devices included in each pixel driving circuit through a plurality of data lines connected to each pixel driving circuit; and
a gray clock driving circuit for outputting a plurality of width-modulated pulses to the pixel driving circuits through a plurality of gray clock lines connected to each pixel driving circuit for a light emission time set within one frame;
A display device comprising: a control unit outputting a control signal to execute the operation of the data driving circuit and the gray clock driving circuit;
The control unit is
a data output unit for changing the order of image data output from the data driving circuit; and
and a scheduler for changing the order of pulses output from the gray clock driving circuit.
청구항 1에 있어서,
상기 데이터 출력부는,
상기 데이터구동회로가 제1 프레임 그룹에서는 이미지 데이터의 최상위비트부터 출력하게 하고, 제2 프레임 그룹에서는 이미지 데이터를 최하위비트부터 출력하도록 제어하고,
상기 스케줄러는,
상기 그레이클럭구동회로가 제1 프레임 그룹에서는 폭이 가장 긴 펄스부터 출력하게 하고, 제2 프레임 그룹에서는 폭이 가장 작은 펄스부터 출력하도록 제어하는 디스플레이 장치.
The method according to claim 1,
The data output unit,
controlling the data driving circuit to output the most significant bit of the image data in the first frame group and output the image data from the least significant bit in the second frame group;
The scheduler is
A display device for controlling the gray clock driving circuit to output a pulse having the longest width in a first frame group and output a pulse having the smallest width in a second frame group.
청구항 1에 있어서,
상기 데이터 출력부는 상기 데이터구동회로가
제1 그룹 행에 포함된 픽셀구동회로에게 제1 프레임 그룹에서는 이미지 데이터의 최상위비트부터 출력하게 하고, 제2 프레임 그룹에서는 이미지 데이터를 최하위비트부터 출력하도록 제어하고,
제2 그룹 행에 포함된 픽셀구동회로에게 제1 프레임 그룹에서는 이미지 데이터의 최하위비트부터 출력하게 하고, 제2 프레임 그룹에서는 이미지 데이터를 최상위비트부터 출력하도록 제어하고,
상기 스케줄러는 상기 그레이클럭구동회로가
제1 그룹 행에 포함된 픽셀구동회로에게 제1 프레임 그룹에서는 폭이 가장 긴 펄스부터 출력하게 하고, 제2 프레임 그룹에서는 폭이 가장 작은 펄스부터 출력하도록 제어하고,
제2 그룹 행에 포함된 픽셀구동회로에게 제1 프레임 그룹에서는 폭이 가장 작은 펄스부터 출력하게 하고, 제2 프레임 그룹에서는 폭이 가장 긴 펄스부터 출력하도록 제어하는 디스플레이 장치.
The method according to claim 1,
The data output unit includes the data driving circuit
controlling the pixel driving circuit included in the first group row to output the most significant bit of the image data in the first frame group and output the image data from the least significant bit in the second frame group;
controlling the pixel driving circuit included in the second group row to output the least significant bit of the image data in the first frame group and output the image data from the most significant bit in the second frame group;
The scheduler is the gray clock driving circuit
Controlling the pixel driving circuit included in the row of the first group to output the pulse with the longest width in the first frame group and output the pulse with the smallest width in the second frame group;
A display device that controls the pixel driving circuit included in the row of the second group to output a pulse having the smallest width in a first frame group and output a pulse having the longest width in a second frame group.
픽셀구동회로에게 발광소자들의 구동과 관련된 신호를 출력하는 데이터구동회로, 상기 픽셀구동회로들에게 폭이 변조된 펄스를 출력하는 그레이클럭구동회로, 및 상기 데이터구동회로 및 그레이클럭구동회로의 동작을 실행하도록 제어 신호를 출력하는 제어부;를 포함하는 디스플레이 장치의 제어 방법으로서,
상기 제어부는
(a) 제1 프레임 그룹일 때, 상기 데이터구동회로가 이미지 데이터의 최상위비트부터 출력하게 하고, 상기 그레이클럭구동회로가 폭이 가장 긴 펄스부터 출력하게 제어하는 단계; 및
(b) 제2 프레임 그룹일 때, 상기 데이터구동회로가 에서는 이미지 데이터를 최하위비트부터 출력하도록 제어하고, 상기 그레이클럭구동회로가 폭이 가장 작은 펄스부터 출력하도록 제어하는 단계;를 반복 실시하는 디스플레이 장치의 제어 방법.
A data driving circuit for outputting a signal related to driving of light emitting devices to the pixel driving circuit, a gray clock driving circuit for outputting a width-modulated pulse to the pixel driving circuits, and the operation of the data driving circuit and the gray clock driving circuit A control method for controlling a display device comprising a; a control unit for outputting a control signal to be executed,
the control unit
(a) controlling the data driving circuit to output the most significant bit of the image data from the most significant bit of the image data and outputting the gray clock driving circuit from the longest pulse in the case of the first frame group; and
(b) controlling the data driving circuit to output the image data from the least significant bit in the second frame group, and controlling the gray clock driving circuit to output the pulse with the smallest width; How to control the device.
픽셀구동회로에게 발광소자들의 구동과 관련된 신호를 출력하는 데이터구동회로, 상기 픽셀구동회로들에게 폭이 변조된 펄스를 출력하는 그레이클럭구동회로, 및 상기 데이터구동회로 및 그레이클럭구동회로의 동작을 실행하도록 제어 신호를 출력하는 제어부;를 포함하는 디스플레이 장치의 제어 방법으로서,
상기 제어부는
(a) 제1 프레임 그룹일 때, 상기 데이터구동회로가 제1 그룹 행에 포함된 픽셀구동회로에게 이미지 데이터의 최상위비트부터 출력하게 하고 제2 그룹 행에 포함된 픽셀구동회로에게 이미지 데이터의 최하위비트부터 출력하게 하고, 상기 그레이클럭구동회로가 제1 그룹 행에 포함된 픽셀구동회로에게 폭이 가장 긴 펄스부터 출력하게 하고 제2 그룹 행에 포함된 픽셀구동회로에게 폭이 가장 작은 펄스부터 출력하게 제어하는 단계; 및
(b) 제2 프레임 그룹일 때, 상기 데이터구동회로가 제1 그룹 행에 포함된 픽셀구동회로에게 이미지 데이터의 최하위비트부터 출력하게 하고 제2 그룹 행에 포함된 픽셀구동회로에게 이미지 데이터의 최상위비트부터 출력하게 하고, 상기 그레이클럭구동회로가 제1 그룹 행에 포함된 픽셀구동회로에게 폭이 가장 작은 펄스부터 출력하게 하고 제2 그룹 행에 포함된 픽셀구동회로에게 폭이 가장 큰 펄스부터 출력하게 제어하는 단계;를 반복 실시하는 디스플레이 장치의 제어 방법.
A data driving circuit for outputting a signal related to driving of light emitting devices to the pixel driving circuit, a gray clock driving circuit for outputting a width-modulated pulse to the pixel driving circuits, and the operation of the data driving circuit and the gray clock driving circuit A control method for controlling a display device comprising a; a control unit for outputting a control signal to be executed,
the control unit
(a) In the case of the first frame group, the data driving circuit causes the pixel driving circuit included in the first group row to output the most significant bit of the image data, and the pixel driving circuit included in the second group row to the pixel driving circuit included in the second group row. bit first, the gray clock driving circuit outputs the longest pulse to the pixel driving circuit included in the first group row, and outputting the smallest pulse to the pixel driving circuit included in the second group row to control it; and
(b) in the second frame group, the data driving circuit causes the pixel driving circuit included in the first group row to output the least significant bit of the image data, and sends the pixel driving circuit included in the second group row the most significant bit of the image data bit first, the gray clock driving circuit outputs the smallest pulse to the pixel driving circuit included in the first group row, and outputting the largest pulse to the pixel driving circuit included in the second group row A control method of a display device that repeatedly performs;
컴퓨터에서 청구항 4 또는 청구항 5에 따른 방법의 각 단계들을 수행하도록 작성되어 컴퓨터로 독출 가능한 기록 매체에 기록된 컴퓨터프로그램.A computer program recorded in a computer-readable recording medium written to perform each step of the method according to claim 4 or 5 in a computer.
KR1020210083174A 2021-06-25 2021-06-25 Pwm control method for improving dynamic false contour of display KR102378251B1 (en)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020210083174A KR102378251B1 (en) 2021-06-25 2021-06-25 Pwm control method for improving dynamic false contour of display
US17/700,611 US11776462B2 (en) 2021-06-25 2022-03-22 Pulse width modulation (PWM) control apparatus and method for improving dynamic false contour of display device
CN202210654082.6A CN115527476A (en) 2021-06-25 2022-06-09 Display driving device and method for improving dynamic false contour
FR2206268A FR3124630A1 (en) 2021-06-25 2022-06-23 PWM CONTROL APPARATUS AND METHOD FOR ENHANCING A FALSE DYNAMIC CONTOUR OF A SCREEN
US18/448,236 US20230386400A1 (en) 2021-06-25 2023-08-11 Pulse width modulation (pwm) control apparatus and method for improving dynamic false contour of display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210083174A KR102378251B1 (en) 2021-06-25 2021-06-25 Pwm control method for improving dynamic false contour of display

Publications (1)

Publication Number Publication Date
KR102378251B1 true KR102378251B1 (en) 2022-03-25

Family

ID=80935244

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210083174A KR102378251B1 (en) 2021-06-25 2021-06-25 Pwm control method for improving dynamic false contour of display

Country Status (1)

Country Link
KR (1) KR102378251B1 (en)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990072693A (en) * 1998-02-16 1999-09-27 미따라이 하지메 Image forming apparatus, electron beam apparatus, modulation circuit, and image-forming apparatus driving method
KR20020089529A (en) * 1997-12-10 2002-11-29 마츠시타 덴끼 산교 가부시키가이샤 Display apparatus capable of adjusting the number of subframes to brightness and method therefor
KR20040047178A (en) * 2002-11-29 2004-06-05 삼성전자주식회사 Method for reducing a false contour and apparatus therefor
KR20150082376A (en) * 2012-11-01 2015-07-15 아이엠이씨 브이제트더블유 Digital driving of active matrix displays
KR20170111788A (en) 2016-03-29 2017-10-12 삼성전자주식회사 Display driving circuit and display device comprising thereof
KR20180092289A (en) * 2017-02-07 2018-08-17 삼성디스플레이 주식회사 Display system and method for transmitting data to display
KR20190086522A (en) * 2016-11-22 2019-07-22 플레이너 시스템스 인코포레이티드 Intensity-scaled dithering pulse width modulation

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020089529A (en) * 1997-12-10 2002-11-29 마츠시타 덴끼 산교 가부시키가이샤 Display apparatus capable of adjusting the number of subframes to brightness and method therefor
KR19990072693A (en) * 1998-02-16 1999-09-27 미따라이 하지메 Image forming apparatus, electron beam apparatus, modulation circuit, and image-forming apparatus driving method
KR20040047178A (en) * 2002-11-29 2004-06-05 삼성전자주식회사 Method for reducing a false contour and apparatus therefor
KR20150082376A (en) * 2012-11-01 2015-07-15 아이엠이씨 브이제트더블유 Digital driving of active matrix displays
KR20170111788A (en) 2016-03-29 2017-10-12 삼성전자주식회사 Display driving circuit and display device comprising thereof
KR20190086522A (en) * 2016-11-22 2019-07-22 플레이너 시스템스 인코포레이티드 Intensity-scaled dithering pulse width modulation
KR20180092289A (en) * 2017-02-07 2018-08-17 삼성디스플레이 주식회사 Display system and method for transmitting data to display

Similar Documents

Publication Publication Date Title
US11776462B2 (en) Pulse width modulation (PWM) control apparatus and method for improving dynamic false contour of display device
KR20210137328A (en) Driving method for light emitting display device
JP5125005B2 (en) Display device and display system using the same
JP4968857B2 (en) Pixel driving apparatus and pixel driving method
KR102156270B1 (en) Sub-pixel driving circuit capable of operating in a low-quality mode and a high-definition mode using the same pixel memory and a display device including the same
KR102137636B1 (en) Pixel having less contacting point and digital driving method thereof
US20210217343A1 (en) Brightness controlable display apparatus
JP2013050679A (en) Driving circuit, display, and method of driving the display
JP4508166B2 (en) Display device and display system using the same
KR20190086060A (en) Method of driving a display panel and organic light emitting display device employing the same
KR101469030B1 (en) Backlight unit, display device comprising the same and control method thereof
WO2021035809A1 (en) Driving method for display device
JP2024036107A (en) display device
KR102378251B1 (en) Pwm control method for improving dynamic false contour of display
KR102378259B1 (en) Pwm signal output control method for improving dynamic false contour of display
KR20220079383A (en) Pixel driving circuit having less contacting point
KR20180077268A (en) Self-luminous array display control method, apparatus, and device
KR102289927B1 (en) Pixel driving circuit having less contacting point
KR102654585B1 (en) Display apparatus and method capable of controlling brightness of pixel
KR102270511B1 (en) Pixel driving circuit capable of stopping pwm driving
KR20240033458A (en) Display apparatus and method capable of controlling brightness of pixel
US12136385B2 (en) Pixel and display apparatus digitally controlling reset of memory
KR20150083301A (en) Display apparatus and method for driving the same
US20230186819A1 (en) Digital analog multiplication driving method for a display device
WO2015182330A1 (en) Display device

Legal Events

Date Code Title Description
GRNT Written decision to grant