[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR102316559B1 - Display Module and Display Device - Google Patents

Display Module and Display Device Download PDF

Info

Publication number
KR102316559B1
KR102316559B1 KR1020150014848A KR20150014848A KR102316559B1 KR 102316559 B1 KR102316559 B1 KR 102316559B1 KR 1020150014848 A KR1020150014848 A KR 1020150014848A KR 20150014848 A KR20150014848 A KR 20150014848A KR 102316559 B1 KR102316559 B1 KR 102316559B1
Authority
KR
South Korea
Prior art keywords
terminal
printed circuit
circuit board
voltage signal
memory
Prior art date
Application number
KR1020150014848A
Other languages
Korean (ko)
Other versions
KR20160093919A (en
Inventor
김태군
김승학
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020150014848A priority Critical patent/KR102316559B1/en
Publication of KR20160093919A publication Critical patent/KR20160093919A/en
Application granted granted Critical
Publication of KR102316559B1 publication Critical patent/KR102316559B1/en

Links

Images

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3648Control of matrices with row and column drivers using an active matrix

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 장치의 조립 후나 양산 후에도 용이하게 쓰기 보호(write protection) 기능을 해제할 수 있는 표시 모듈 및 표시 장치에 관한 것으로, 본 발명의 표시 모듈은 복수개의 게이트 라인 및 데이터 라인을 포함한 표시 패널과, 인쇄 회로 기판에 실장되며, 쓰기 보호 단자를 갖는 메모리와, 상기 인쇄 회로 기판에 실장된, 타이밍 컨트롤러와, 상기 인쇄 회로 기판에 실장되며, 상기 쓰기 보호 단자에 연결된 부정 논리 회로(not gate) 및 상기 부정 논리 회로의 입력 단과 연결되어 외부로부터 전압 신호를 인가받는 커넥터를 포함하는 것을 특징으로 한다. The present invention relates to a display module and a display device that can easily release a write protection function after assembling the device or after mass production, and the display module includes a display panel including a plurality of gate lines and data lines; , a memory mounted on a printed circuit board and having a write protection terminal, a timing controller mounted on the printed circuit board, a negative logic circuit mounted on the printed circuit board and connected to the write protection terminal, and and a connector connected to the input terminal of the negative logic circuit to receive a voltage signal from the outside.

Description

표시 모듈 및 표시 장치 {Display Module and Display Device}Display Module and Display Device

본 발명은 표시 장치에 관한 것으로, 특히 장치의 조립 후나 양산 후에도 용이하게 쓰기 보호(write protection) 기능을 해제할 수 있는 표시 모듈 및 표시 장치에 관한 것이다.The present invention relates to a display device, and more particularly, to a display module and a display device capable of easily releasing a write protection function after assembling the device or after mass production.

정보화 사회가 발전함에 따라 화상을 표시하기 위한 표시장치에 대한 요구가 다양한 형태로 증가하고 있으며, 근래에는 액정표시장치(LCD: liquid crystal display), 플라즈마 표시장치(PDP: plasma display panel), 유기 전계발광표시장치 (OELD: organic electroluminescent display device)와 같은 여러가지 평판표시장치(flat display device)가 활용되고 있다.As the information society develops, the demand for a display device for displaying an image is increasing in various forms, and in recent years, a liquid crystal display (LCD), a plasma display panel (PDP), an organic electric field Various flat display devices such as an organic electroluminescent display device (OELD) are being used.

이들 평판표시장치 중에서, 액정표시장치는 소형화, 경량화, 박형화, 저전력 구동의 장점을 가지고 있어, 최근에 널리 사용되고 있다.Among these flat panel display devices, the liquid crystal display device has the advantages of miniaturization, light weight, thinness, and low power driving, and has been widely used in recent years.

액정표시장치로서는, 매트릭스형태로 배치된 화소 각각에 스위칭트랜지스터가 형성된 액티브매트릭스 타입(active matrix type)의 액정표시장치가 현재 보편적으로 사용되고 있다.As a liquid crystal display device, an active matrix type liquid crystal display device in which a switching transistor is formed in each pixel arranged in a matrix form is commonly used.

이와 같은 액티브매트릭스 타입의 액정표시장치에서는, 게이트배선이 스캔되면, 게이트 하이전압을 갖는 스캔펄스가 인가되어 스위칭트랜지스터가 턴온된다. 이에 동기하여, 데이터전압이 데이터배선을 통해 전달되어 해당 화소에 인가된다. 이에 따라, 해당 화소의 화소전극에 데이터전압이 인가되어, 이에 대응되는 빛이 발광된다.In such an active matrix type liquid crystal display device, when the gate wiring is scanned, a scan pulse having a gate high voltage is applied to turn on the switching transistor. In synchronization with this, the data voltage is transmitted through the data line and applied to the corresponding pixel. Accordingly, the data voltage is applied to the pixel electrode of the corresponding pixel, and the corresponding light is emitted.

이와 같은 액정표시장치는, 타이밍컨트롤러와 같은 제어회로를 구비하게 되는데, 타이밍컨트롤러로부터 생성되는 제어신호를 통해 액정표시장치에 구비된 구동회로를 제어하게 된다. 이와 같은 제어신호를 생성함에 있어, 타이밍컨트롤러는 외부 메모리(EEPROM: Electrically Erasable Programmable Read Only Memory)에 저장된 타이밍데이터를 읽어오게 되며, 이와 같은 타이밍데이터에 따라 제어신호가 생성되게 된다.Such a liquid crystal display device includes a control circuit such as a timing controller, and a driving circuit provided in the liquid crystal display device is controlled through a control signal generated from the timing controller. In generating such a control signal, the timing controller reads timing data stored in an external memory (EEPROM: Electrically Erasable Programmable Read Only Memory), and a control signal is generated according to the timing data.

한편, 액정표시장치는, 다양한 구동방식으로 구동될 수 있는데, 예를 들면 액정의 느린 응답속도를 개선하기 위해 오버구동(over driving)이라고 불리우는 구동방식이 사용될 수 있다. 여기서, 오버구동방식은, 어느 하나의 화소에 입력되는 이전 프레임의 영상데이터와 현재 프레임의 영상데이터를 비교하여, 차이가 발생하는 경우에 현재 프레임의 영상데이터를 변조하는 구동방식에 해당된다. 예를 들면, 현재 프레임의 영상데이터 값이 이전 프레임의 영상데이터 값에 비해 높은 경우에는 현재 프레임의 영상데이터의 값을 더욱 높이고, 현재 프레임의 영상데이터 값이 이전 프레임의 영상데이터 값에 비해 낮은 경우에는 현재 프레임의 영상데이터 값을 더욱 낮추게 된다.Meanwhile, the liquid crystal display may be driven by various driving methods. For example, a driving method called over driving may be used to improve a slow response speed of liquid crystal. Here, the overdriving method corresponds to a driving method of comparing image data of a previous frame input to one pixel with image data of a current frame, and modulating the image data of the current frame when a difference occurs. For example, when the image data value of the current frame is higher than the image data value of the previous frame, the image data value of the current frame is further increased, and when the image data value of the current frame is lower than the image data value of the previous frame In this case, the image data value of the current frame is further lowered.

이와 같은 오버구동을 수행하기 위해 액정표시장치에는 오버구동회로가 구비되며, 오버구동회로는 외부 메모리(EEPROM)에 저장된 오버구동 데이터를 읽어오게 되고, 이와 같은 오버구동 데이터에 따라 현재 프레임의 영상데이터에 대한 오버구동처리가 수행된다.In order to perform such overdrive, an overdrive circuit is provided in the liquid crystal display, and the overdrive circuit reads overdrive data stored in an external memory (EEPROM), and according to such overdrive data, image data of the current frame Overdrive processing is performed for .

전술한 바와 같이, 액정표시장치를 구동하기 위해 사용되는, 타이밍데이터와 오버구동 데이터 등의 구동데이터는 외부 메모리(EEPROM)에 저장되게 된다.As described above, driving data, such as timing data and overdrive data, used for driving the liquid crystal display device is stored in the external memory (EEPROM).

한편, 상기 PCB 상에 형성된 외부 메모리에 데이터를 기입한 후, 공급된 데이터나 생성된 타이밍 신호의 안정화를 위해 외부 메모리는 쓰기 보호(Write Protection) 상태를 유지한다. 그런데, 장치의 조립 후나 양산 이후에도 이용하고자 하는 외부 메모리에 데이터 변경이 필요한 경우가 있는데, 종래의 액정 표시 장치는 외부 메모리(EEPROM)가 쓰기 보호 단자에 연결되어 있어, 이러한 변경이 힘들다. 예를 들어, 상기 쓰기 보호 단자 부위를 물리적으로 단락시켜, 외부 메모리에 쓰기 보호 기능을 해제하고, 다시 물리적으로 단락된 단자 부위를 접속시켜 쓰기 보호 기능을 수행하는 것으로, 표시 장치의 조립 후나 양산 이후의 데이터 변경이 어려운 문제가 있다.Meanwhile, after data is written in the external memory formed on the PCB, the external memory maintains a write protection state for stabilization of the supplied data or the generated timing signal. However, there are cases in which data change is required in an external memory to be used after assembling the device or after mass production. In a conventional liquid crystal display device, an external memory (EEPROM) is connected to a write protection terminal, so it is difficult to change the data. For example, the write-protection function is performed by physically shorting the write-protection terminal portion to release the write-protection function in the external memory, and connecting the physically short-circuited terminal portion again to perform the write-protection function. There is a problem in that it is difficult to change the data of

본 발명은 상기와 같은 문제점을 해결하기 위하여 안출한 것으로, 장치의 조립 후나 양산 후에도 용이하게 쓰기 보호(write protection) 기능을 해제할 수 있는 표시 모듈 및 표시 장치에 관한 것이다.The present invention has been devised to solve the above problems, and relates to a display module and a display device capable of easily releasing a write protection function after assembling the device or after mass production.

상기와 같은 목적을 달성하기 위한 본 발명의 표시 장치는 복수개의 게이트 라인 및 데이터 라인을 포함한 표시 패널과, 인쇄 회로 기판에 실장되며, 쓰기 보호 단자를 갖는 메모리와, 상기 인쇄 회로 기판에 실장된, 타이밍 컨트롤러와, 상기 인쇄 회로 기판에 실장되며, 상기 쓰기 보호 단자에 연결된 부정 논리 회로(not gate)와, 시스템으로부터 영상 데이터 및 전원 전압 신호를 전달하는 인터페이스 및 상기 인터페이스의 전압 신호 출력 단자와 상기 부정 논리 회로를 연결하는 커넥터를 포함하는 것에 그 특징이 있다. A display device of the present invention for achieving the above object includes a display panel including a plurality of gate lines and data lines, a memory mounted on a printed circuit board and having a write protection terminal, and a memory mounted on the printed circuit board, a timing controller, a negative logic circuit mounted on the printed circuit board and connected to the write protection terminal, an interface for transmitting image data and a power voltage signal from the system, and a voltage signal output terminal of the interface and the negative logic circuit It is characterized in that it includes a connector for connecting a logic circuit.

상기 인터페이스의 전압 신호 출력 단자는 전원 전압 신호와 접지 신호를 상기 부정 논리 회로로 선택하여 전달하며, 이 중 쓰기 상태에서만 전원 전압 신호를 전달하고, 상기 인터페이스의 전압 신호 출력 단자는 쓰기 상태 이외에, 그라운드 신호를 전달한다.The voltage signal output terminal of the interface selects and transmits a power supply voltage signal and a ground signal to the negative logic circuit, and transmits a power voltage signal only in a write state, and the voltage signal output terminal of the interface selects a power supply voltage signal and a ground signal in a write state. transmit a signal

본 발명의 표시 모듈 및 표시 장치는 다음과 같은 효과가 있다.The display module and display device of the present invention have the following effects.

인쇄 회로 기판에 메모리(EEPROM)의 쓰기 보호 단자와 접속된 부정 논리 회로를 구비하여, 인터페이스 측에서의 전압 레벨을 변경하여 용이하게 쓰기 보호를 해제할 수 있다. 즉, 인쇄 회로 기판이 조립이 완료되어 커버 쉴드 등에 가려져 쓰기 보호 기능으로 유지된 상태에서도, 표시 패널 혹은 표시 모듈의 외측에 있는 인터페이스 측 내의 전압 상태 변경만으로 메모리에 다시 라이팅이 가능하여, 조립 이후나 양산 이후에도 필요에 따라 데이터 보정이 가능하다. 종래의 커버 쉴드를 해체하고, 쓰기 보호 단자의 저항 단자를 단락시키고, 이를 다시 보수하여야 하는 방식 대비 비용 및 재작업에 소요되는 시간을 현저히 줄일 수 있다. By providing a negative logic circuit connected to the write protection terminal of the memory (EEPROM) on the printed circuit board, the write protection can be easily released by changing the voltage level at the interface side. That is, even when the printed circuit board is assembled and maintained as a write protection function by being covered by a cover shield, etc., it is possible to rewrite the memory only by changing the voltage state in the interface side on the outside of the display panel or display module. Even after mass production, data correction is possible if necessary. It is possible to significantly reduce the cost and time required for rework compared to the method of dismantling the conventional cover shield, shorting the resistance terminal of the write protection terminal, and repairing it.

도 1은 본 발명의 표시 장치를 나타낸 개략적으로 나타낸 도면
도 2는 도 1의 서브 픽셀을 나타낸 회로도
도 3은 메모리의 데이터 쓰기의 일 예를 나타낸 도면
도 4는 본 발명의 표시 모듈에 있어서, 데이터 쓰기 후 테스트 상태에서의 연결을 나타낸 도면
도 5는 본 발명의 표시 모듈에 있어서, 데이터 변경시의 연결을 나타낸 도면
도 6은 본 발명의 표시 장치에 있어서, 최종 데이터 변경 후, 인터페이스와 표시 모듈의 연결 상태를 나타낸 도면
1 is a diagram schematically showing a display device according to the present invention;
FIG. 2 is a circuit diagram illustrating a sub-pixel of FIG. 1 ;
3 is a diagram illustrating an example of writing data in a memory;
4 is a view showing a connection in a test state after writing data in the display module of the present invention;
5 is a diagram illustrating a connection when data is changed in the display module of the present invention;
6 is a view illustrating a connection state between an interface and a display module after final data change in the display device of the present invention;

이하, 도면을 참조하여 본 발명의 표시 모듈 및 표시 장치에 대해 상세히 설명한다.Hereinafter, a display module and a display device of the present invention will be described in detail with reference to the drawings.

이하에서 설명하는 표시 장치는 일예로 액정 표시 장치를 들었지만, 이에 한하지 않고, 메모리를 통해 데이터 쓰기를 하는 평판 표시 장치에는 모두 적용 가능할 것이다.Although a liquid crystal display device is mentioned as an example of the display device described below, the present invention is not limited thereto, and all flat panel display devices in which data is written through a memory may be applied.

그리고, 이하에서 설명하는 용어로 '표시 모듈'은 표시 패널과 이에 형성된 라인들의 구동부를 포함한 것이고, '표시 장치'는 상기 표시 모듈에 더하여, 시스템 및 인터페이스와 같은 SET를 더한 것이다.Also, as described below, a 'display module' includes a display panel and a driver for lines formed thereon, and a 'display device' is a SET such as a system and an interface in addition to the display module.

또한, 액정 표시 장치와 같이, 별도의 광원을 요구하는 경우, 액정 표시 모듈은 백라이트 유닛을 더 포함할 수 있다.In addition, when a separate light source is required, like a liquid crystal display device, the liquid crystal display module may further include a backlight unit.

도 1은 본 발명의 표시 장치를 나타낸 개략적으로 나타낸 도면이며, 도 2는 도 1의 서브 픽셀을 나타낸 회로도이다.FIG. 1 is a diagram schematically illustrating a display device according to the present invention, and FIG. 2 is a circuit diagram illustrating a sub-pixel of FIG. 1 .

도 1 및 도 2에 도시된 바와 같이, 본 발명의 표시장치는 서로 합착된 제 1, 2 기판(100, 200)과, 그 사이에 충진된 액정층(미도시)와, 상기 제 1 기판(100) 상에 서로 교차한 게이트 라인들(GL1 내지 GLn)과 데이터 라인들(DL1 내지 DLm)과, 그 교차부에 형성된 액정 셀(Clc)을 구동하기 위한 박막 트랜지스터(TFT: thin film transistor)을 포함한 표시패널(1000)과, 상기 표시패널(1000)의 데이터 라인들(DL1 내지 DLm)로 데이터 신호를 공급하기 위한 데이터 드라이버(120)와, 상기 표시패널(100)의 게이트 라인들(GL1 내지 GLn)로 스캔 신호를 공급하기 위한 게이트 드라이버(110)와, 게이트 드라이버(110)와 데이터 드라이버(120)를 제어하는 타이밍 컨트롤러(130)를 포함한다.1 and 2, the display device of the present invention includes first and second substrates 100 and 200 bonded to each other, a liquid crystal layer (not shown) filled therebetween, and the first substrate ( A thin film transistor (TFT) for driving the gate lines GL1 to GLn and the data lines DL1 to DLm crossing each other and the liquid crystal cell Clc formed at the intersection is formed on the 100 ). The display panel 1000 including the display panel 1000 , the data driver 120 for supplying data signals to the data lines DL1 to DLm of the display panel 1000 , and the gate lines GL1 to GL1 to DLm of the display panel 100 . GLn) includes a gate driver 110 for supplying a scan signal, and a timing controller 130 for controlling the gate driver 110 and the data driver 120 .

그리고, 상기 타이밍 컨트롤러(130)는 인쇄 회로 기판(160)에 실장되어 있으며, 상기 인쇄 회로 기판(160)에는 쓰기 보호 단자(WP)를 갖는 메모리(140)와, 상기 쓰기 보호 단자(WP)에 연결된 부정 논리 회로(not gate)(155)를 포함하고 있다.In addition, the timing controller 130 is mounted on the printed circuit board 160 , the memory 140 having a write protection terminal WP on the printed circuit board 160 , and the write protection terminal WP on the write protection terminal WP. It includes a connected negative logic circuit (not gate) 155 .

그리고, 외부의 시스템(300)으로부터 영상 데이터 및 전원 전압 신호를 전달하는 인터페이스(250) 및 상기 인터페이스(250)의 전압 신호 출력 단자와 상기 부정 논리 회로(155)를 연결하는 커넥터(180)가 상기 인쇄 회로 기판(160) 외측에 위치한다.In addition, an interface 250 for transmitting image data and a power voltage signal from the external system 300 and a connector 180 connecting the voltage signal output terminal of the interface 250 and the negative logic circuit 155 are It is located outside the printed circuit board 160 .

도시된 표시 장치는 상기 메모리(140)에 쓰기가 완료되어, 세트 내에 포함되어 있는 것으로, 이 경우, 상기 인터페이스(250)는 내부에 전압 공급원을 포함하여, 이 중 접지 단자가 커넥터(180)와 연결되어, 그라운드 신호가 상기 부정 논리 회로의 입력단으로 인가된다. 즉, 표시 장치에 있어서는, 상기 부정 논리 회로(155)의 입력이 로우 레벨로 되고, 그 출력이 하이 레벨로, 실제 쓰기 보호 단자(WP)에 하이 레벨 신호가 인가되어, 최종 쓰기 보호 모드가 실행되어 있는 것이다.In the illustrated display device, writing to the memory 140 has been completed and included in the set. In this case, the interface 250 includes a voltage supply source therein, and the ground terminal of them is connected to the connector 180 and the connector 180 . connected, and a ground signal is applied to the input terminal of the negative logic circuit. That is, in the display device, the input of the negative logic circuit 155 goes to a low level, the output thereof goes to a high level, and a high level signal is actually applied to the write protection terminal WP, so that the final write protection mode is executed. it has been

한편, 상기 메모리(140)의 쓰기는 표시 장치의 제조과정 중 표시 모듈의 상태에서 하는 것으로 구체적인 예는 도 4 이하에서 설명한다.Meanwhile, the memory 140 is written in the state of the display module during the manufacturing process of the display device. A specific example will be described below with reference to FIG. 4 .

도면에는 도시되지 않았지만, 표시장치는 외부로부터 공급된 전원을 이용하여 표시패널(1000)을 구동하기 위한 다양한 전원 전압을 생성하는 DC-DC 컨버터(미도시)와, 감마기준전압을 발생하여 데이터 드라이버(120)에 공급하는 감마전압 발생부(미도시)를 더 포함한다.Although not shown in the drawings, the display device includes a DC-DC converter (not shown) that generates various power voltages for driving the display panel 1000 using power supplied from the outside, and a data driver by generating a gamma reference voltage. It further includes a gamma voltage generator (not shown) for supplying the 120 .

표시패널(1000)은 액정 셀마다 스위칭 소자로써, 박막 트랜지스터(TFT)가 형성된다. 박막 트랜지스터(TFT)의 게이트 전극은 게이트 라인들(GL1 내지 GLn)에 접속되고, 소스 전극은 데이터 라인들(DL1 내지 DLm)에 접속되며, 드레인 전극은 액정 셀(Clc)의 화소전극과 스토리지 캐패시터(Cst)의 일측 전극에 접속된다. 액정 셀(Clc)의 공통 전극에는 공통전압(Vcom)이 공급되고, 스토리지 캐패시터(Cst)는 박막 트랜지스터(TFT)가 턴-온될 때 데이터 라인들(DL1 내지 DLm)로부터 공급되는 데이터 전압을 충전하여 액정 셀(Clc)의 전압을 일정하게 유지시키는 역할을 한다.In the display panel 1000 , a thin film transistor (TFT) is formed as a switching element for each liquid crystal cell. A gate electrode of the thin film transistor TFT is connected to the gate lines GL1 to GLn, a source electrode is connected to the data lines DL1 to DLm, and a drain electrode is a pixel electrode and a storage capacitor of the liquid crystal cell Clc. (Cst) is connected to one electrode. A common voltage Vcom is supplied to the common electrode of the liquid crystal cell Clc, and the storage capacitor Cst charges the data voltage supplied from the data lines DL1 to DLm when the thin film transistor TFT is turned on. It serves to keep the voltage of the liquid crystal cell Clc constant.

스캔 펄스가 게이트 라인들(GL1 내지 GLn)에 순차적으로 공급되면, 박막 트랜지스터(TFT)는 턴-온되어 소스 전극과 드레인 전극 사이의 채널을 형성하여 데이터 라인(DL1 내지 DLm) 상의 전압을 액정 셀(Clc)의 화소전극에 공급한다. 이때 액정 셀(Clc)의 액정분자들은 화소 전극과 공통 전극 사이의 전계에 의해 배열이 바뀌면서 입사광을 변조하게 된다.When the scan pulse is sequentially supplied to the gate lines GL1 to GLn, the thin film transistor TFT is turned on to form a channel between the source electrode and the drain electrode to transmit the voltage on the data lines DL1 to DLm to the liquid crystal cell. (Clc) is supplied to the pixel electrode. At this time, the liquid crystal molecules of the liquid crystal cell Clc change the arrangement by the electric field between the pixel electrode and the common electrode to modulate the incident light.

데이터 드라이버(120)는 타이밍 컨트롤러(130)로부터 공급되는 데이터 구동 제어신호(DCS)에 응답하여 데이터 신호를 데이터 라인들(DL1 내지 DLm)에 공급한다. 또한, 데이터 드라이버(120)는 타이밍 컨트롤러(130)로부터 입력된 영상 데이터(R, G, B Data)를 샘플링하여 래치한 다음 감마전압 발생부로부터 공급된 감마기준전압을 기준으로 표시패널(1000)의 액정 셀(Clc)에서 계조를 표현할 수 있는 아날로그 데이터 전압으로 변환시켜 데이터 라인들(DL1 내지 DLm)에 공급한다.The data driver 120 supplies the data signal to the data lines DL1 to DLm in response to the data driving control signal DCS supplied from the timing controller 130 . In addition, the data driver 120 samples and latches the image data (R, G, B Data) inputted from the timing controller 130 , and then the display panel 1000 based on the gamma reference voltage supplied from the gamma voltage generator. It is converted into an analog data voltage capable of expressing grayscale in the liquid crystal cell Clc of , and supplied to the data lines DL1 to DLm.

여기서, 상기 타이밍 컨트롤러(130)로부터 공급되는 데이터 구동 제어신호(DCS)는 SSP, SSC, SOE, POL 등을 포함한다.Here, the data driving control signal DCS supplied from the timing controller 130 includes SSP, SSC, SOE, POL, and the like.

게이트 드라이버(110)는 타이밍 컨트롤러(130)로부터 공급되는 게이트 구동 제어신호(GCS)에 의해 스캔 펄스 즉, 게이트 드라이버(110)는 스캔 펄스를 순차적으로 발생하여 게이트 라인들(GL1 내지 GLn)에 순차적으로 공급한다.The gate driver 110 sequentially generates a scan pulse according to the gate driving control signal GCS supplied from the timing controller 130 , that is, the gate driver 110 sequentially generates a scan pulse to the gate lines GL1 to GLn. supplied with

여기서, 상기 타이밍 컨트롤러(130)로부터 공급되는 게이트 구동 제어신호(GCS)는 GSP, GSC, GOE 등을 포함한다.Here, the gate driving control signal GCS supplied from the timing controller 130 includes GSP, GSC, GOE, and the like.

타이밍 컨트롤러(130)는 시스템(300)으로부터 인터페이스(250)를 거쳐 공급되는 수직/수평 동기신호(Vsync/Hsync), 데이터 인에이블 신호(DE), 클럭 신호(Clk) 및 데이터 신호(R, G, B Data)를 이용하여 데이터 드라이버(120) 및 게이트 드라이버(110)를 제어한다.The timing controller 130 provides a vertical/horizontal synchronization signal (Vsync/Hsync), a data enable signal (DE), a clock signal (Clk), and data signals (R, G) supplied from the system 300 through the interface 250 . , B Data) to control the data driver 120 and the gate driver 110 .

그리고, 상기 인터페이스(250)는 시스템(300)에서 타이밍 컨트롤러(130)로 데이터 및 타이밍 신호를 공급시 해당 표시 패널에 적합한 레벨로 변환하여 주는 것이며, 커넥터(180)를 통해 인터페이스(250)가 인쇄 회로 기판(160)과 연결되어 있다. 또한, 상기 커넥터(180)의 전압을 전달하는 입출력단은 상기 인터페이스(250)의 전압 신호 출력 단자가 상기 커넥터(180)의 입력단과 연결되며, 상기 커넥터(180)의 출력단이 상기 부정 논리 회로(155)의 입력단과 접속되어 있다.In addition, the interface 250 converts data and timing signals from the system 300 to the timing controller 130 to a level suitable for a corresponding display panel, and the interface 250 is printed through the connector 180 . It is connected to the circuit board 160 . In addition, in the input/output terminal for transmitting the voltage of the connector 180 , the voltage signal output terminal of the interface 250 is connected to the input terminal of the connector 180 , and the output terminal of the connector 180 is connected to the negative logic circuit ( 155) is connected to the input terminal.

도 3은 메모리의 데이터 쓰기의 일 예를 나타낸 도면이다.3 is a diagram illustrating an example of writing data in a memory.

도 3의 예는, 비교예로서, 메모리에 쓰기를 실행한 후 이후 데이터 변경하는 상태를 나타낸 것이다.The example of FIG. 3 is a comparative example, and shows a state in which data is changed after writing to the memory.

이 경우, 메모리는 쓰기 보호 단자(7)와, 시리얼 클럭 신호 단자(6), 시리얼 데이터 단자(5) 및 전원 전압/접지 전압 단자(1, 2, 3, 4, 8)를 구비하는데, 이미 쓰기가 메모리에 실행된 상태에서는 상기 쓰기 보호 단자(7)에 하이 레벨 신호가 인가되어, 쓰기 보호가 실행되어, 데이터가 유지되어 있다.In this case, the memory has a write-protect terminal 7, a serial clock signal terminal 6, a serial data terminal 5, and a power supply voltage/ground voltage terminal 1, 2, 3, 4, 8. In a state in which writing is executed to the memory, a high-level signal is applied to the write protection terminal 7 to execute write protection, and data is held.

이 때, 비교예에서는 데이터 변경을 위해서, 상기 메모리의 쓰기 보호 단자(7)에 연결된 저항을 단락하여 해당 단자를 플로팅(floating) 상태로 하여, 쓰기 보호를 해제하고, 시리얼 클럭 신호 단자(6)와 시리얼 데이터 단자(5)에 각각 시리얼 클럭 신호 및 시리얼 데이터 신호를 전달하게 되는 것이다.At this time, in the comparative example, in order to change data, the resistor connected to the write protection terminal 7 of the memory is short-circuited to put the terminal in a floating state, the write protection is released, and the serial clock signal terminal 6 The serial clock signal and serial data signal are transmitted to the and serial data terminal 5, respectively.

그러나, 데이터 쓰기 보호(writing protection) 상태가 이미 설정된 후는 인쇄 회로 기판을 표시 패널의 배면측에 접착하고, 커버 쉴드를 덮은 경우일 때가 많은 데, 이러한 데이터 변경을 위해 커버 쉴드를 분리하고, 저항을 단락시키고 데이터 변경을 실행하여, 데이터 변경에 물리적 작업이 필수적이었다.However, after the data writing protection state is already set, it is often the case that the printed circuit board is adhered to the back side of the display panel and the cover shield is covered. By shorting the device and executing the data change, a physical operation was necessary to change the data.

이러한 비교예와 달리 본 발명의 표시 모듈 및 표시 장치는 데이터 쓰기 후의 변경을 인쇄 회로 기판 상의 물리적 변경없이 표시 모듈 구동용 보드에서 인가하는 전압 레벨을 변경하여 하는 것으로, 데이터 변경의 재작업에 드는 시간을 줄일 수 있다.Unlike this comparative example, in the display module and display device of the present invention, the change after data writing is performed by changing the voltage level applied by the display module driving board without physical change on the printed circuit board, and the time required for data change rework can reduce

이하, 본 발명의 표시 장치의 정상 상태와 데이터 변경 상태를 도면을 이용하여 살펴본다.Hereinafter, a normal state and a data change state of the display device of the present invention will be described with reference to the drawings.

이하의 도면에서 표현하는 메모리 부근은, 인쇄 회로 기판(160) 상의 메모리와 이와 연결된 부정 논리 회로(155)를 나타내었고, 상기 부정 논리 회로(155)에 전압 신호를 인가하기 위해 그 일측이 연결된 커넥터(180) 및 커넥터(180)의 타측에 연결된 인터페이스(250) 또는 표시모듈 구동용 보드(350)이며, 나머지 부분은 생략되어 있다.In the vicinity of the memory represented in the drawings below, the memory on the printed circuit board 160 and the negation logic circuit 155 connected thereto are shown, and one side of the connector is connected to apply a voltage signal to the negation logic circuit 155 . 180 and the interface 250 or the display module driving board 350 connected to the other side of the connector 180, and the remaining parts are omitted.

도 4는 본 발명의 표시 모듈에 있어서, 데이터 쓰기 후 테스트 상태에서의 연결을 나타낸 도면이며, 도 5는 본 발명의 표시 모듈에 있어서, 데이터 변경시의 연결을 나타낸 도면이다.4 is a diagram illustrating a connection in a test state after writing data in the display module of the present invention, and FIG. 5 is a diagram illustrating a connection when data is changed in the display module of the present invention.

도 4 및 도 5와 같이, 본 발명의 표시 모듈에서는 인쇄 회로 기판(160) 상에 메모리(140)가 구비되어 있으며, 상기 메모리(140)는 총 8개의 단자를 갖는다. 상기 단자의 개수는 증감될 수 있다.4 and 5 , in the display module of the present invention, a memory 140 is provided on a printed circuit board 160 , and the memory 140 has a total of eight terminals. The number of the terminals may be increased or decreased.

메모리의 1, 2, 8 번째 단자는 전원 전압 신호(Vcc)를 인가받으며, 메모리의 3, 4 번째 단자는 접지되어 있다 (그라운드 신호(GND)를 인가받는다).The 1st, 2nd, and 8th terminals of the memory receive the power voltage signal Vcc, and the 3rd and 4th terminals of the memory are grounded (the ground signal GND is applied).

그리고, 메모리의 5~7번째 단자는 인가되는 신호의 상태가 변경될 수 있는 것으로, 5, 6번째 단자가 각각 시리얼 데이터 단자, 시리얼 클럭 단자이며, 6번째 단자가 쓰기 보호 단자(WP)이다. 상기 쓰기 보호 단자는 정상 상태에서는, 하이 레벨 상태로 유지되어, 시리얼 데이터 단자, 시리얼 클럭 단자로부터의 신호를 메모리(140)에 기입하지 못하게 된다.In addition, the 5th to 7th terminals of the memory can change the state of the applied signal. The 5th and 6th terminals are a serial data terminal and a serial clock terminal, respectively, and the 6th terminal is a write protection terminal (WP). In a normal state, the write protection terminal is maintained at a high level, so that signals from the serial data terminal and the serial clock terminal cannot be written into the memory 140 .

또한, 각 단자의 안정화를 위해 상기 메모리의 7번째 단자인 쓰기 보호 단자(WP)와 접지 단 사이에는 제 1 저항(R11)이 구비되며, 6번째 단자인 시리얼 클럭 단자와 전원 전압단 사이에 제 2 저항(R12)이 구비되며, 5번째 단자인 시리얼 데이터 단자와 전원 전압단 사이에 제 3 저항(R13)이 구비된다. 또한, 상기 메모리의 쓰기 보호 단자(WP)는 인쇄 회로 기판(160) 상에 구비된 쓰기 보호 단자와 제 4 저항(R14)을 통해 연결될 수 있다. 또한, 상기 전원 전압단과 접지단 사이에는 캐패시터(C11)가 구비될 수 있다. 상기 제 1 내지 제 4 저항(R1~R4) 및 캐패시터(C11)은 경우에 따라 생략될 수 있다. In addition, for stabilization of each terminal, a first resistor R11 is provided between the write protection terminal WP, which is the seventh terminal of the memory, and the ground terminal, and a second resistor R11 is provided between the sixth terminal, the serial clock terminal, and the power supply voltage terminal. A second resistor R12 is provided, and a third resistor R13 is provided between the fifth terminal, the serial data terminal, and the power voltage terminal. In addition, the write protection terminal WP of the memory may be connected to the write protection terminal provided on the printed circuit board 160 through the fourth resistor R14. In addition, a capacitor C11 may be provided between the power supply voltage terminal and the ground terminal. The first to fourth resistors R1 to R4 and the capacitor C11 may be omitted in some cases.

그리고, 상기 쓰기 보호 단자(WP)와 연결된 부정 논리 회로(155)는 IC 형태로 인쇄 회로 기판(160)에 구비될 수도 있고, 혹은 인쇄 회로 기판(160) 상에 회로적으로 트랜지스터와 저항 등으로 설계하여, 이루어질 수도 있다.In addition, the negative logic circuit 155 connected to the write protection terminal WP may be provided on the printed circuit board 160 in the form of an IC, or may be circuitly formed on the printed circuit board 160 using transistors and resistors. By design, it can be done.

한편, 표시 모듈은 데이터 쓰기가 메모리(140)에 완료되어도, 표시 모듈의 표시 상태를 테스트하기 위해 커넥터(180)는 표시 모듈 구동용 보드(350)에 연결되며, 테스트를 실시한다.Meanwhile, in the display module, even when data writing is completed in the memory 140 , the connector 180 is connected to the display module driving board 350 to test the display state of the display module, and the test is performed.

그리고, 일단 데이터 쓰기가 완료된 상태에서는 쓰기 보호 모드를 실행하기 위해, 상기 표시 모듈 구동용 보드(350)에 구비된 전압 공급원(355)에서 그라운드 신호(GND)를 출력하여, 커넥터(180)를 통해 상기 부정 논리 회로(155)로 인가한다.In addition, once data writing is completed, a ground signal GND is output from the voltage supply source 355 provided in the display module driving board 350 to execute the write protection mode through the connector 180 . applied to the negative logic circuit 155 .

상기 쓰기 보호 단자(WP)는 부정 논리 회로(155)와 연결되며, 상기 부정 논리 회로는 표시 모듈 구동용 보드(350)의 전압 공급원(355)으로부터 커넥터(180)를 통해 정상 상태에서 그라운드 신호(GND)를 인가받는다. 따라서, 입력단으로부터 그라운드 신호를 인가받은 부정 논리 회로(155)의 출력은 하이 레벨로 되어, 이를 쓰기 보호 단자(WP)에 전달하여, 메모리(140)의 쓰기 보호 모드(writing protection mode)를 설정하게 되는 것이다.The write protection terminal WP is connected to a negation logic circuit 155 , and the negation logic circuit receives a ground signal ( GND) is approved. Accordingly, the output of the negative logic circuit 155 receiving the ground signal from the input terminal becomes a high level, and transmits it to the write protection terminal WP to set a writing protection mode of the memory 140 . will become

이 경우, 메모리(140)에 쓰기 상태가 완료되어, 쓰기 보호가 설정된 이후 조립이 완료되어, 인쇄 회로 기판(160)을 커버 쉴드(미도시)가 덮게 되더라도, 상기 부정 논리 회로(155)의 전압 신호 인가는 인터페이스(250) 측에서 이루어져, 커버 쉴드(미도시)가 덮어진 상태에서도 쓰기 보호 설정이 가능하다.In this case, even if the write state in the memory 140 is completed and the assembly is completed after the write protection is set, and a cover shield (not shown) covers the printed circuit board 160 , the voltage of the negative logic circuit 155 is The signal application is performed on the interface 250 side, so that the write protection setting is possible even when the cover shield (not shown) is covered.

한편, 도시하지 않았지만, 상기 메모리(140)는 I2C(Inter-IC)와 인쇄 회로 기판(160) 상에 구비된 상기 쓰기 보호 단자(WP)와, 시리얼 클럭 단자 및 시리얼 데이터 단자가 연결되어, I2C 프로토콜을 통한 통신을 수행할 수도 있다.Meanwhile, although not shown, the memory 140 is connected to an I2C (Inter-IC), the write protection terminal WP provided on the printed circuit board 160 , a serial clock terminal, and a serial data terminal. Communication through a protocol may also be performed.

표시 모듈 구동용 보드를 이용한 테스트시, 데이터 변경이 필요할 때는, 도 5와 같이, 데이터 쓰기 또는 데이터 변경을 수행한다. 경우에 따라, 일단 쓰기 보호 모드를 설정한 이후에도 데이터 변경이 필요한 경우가 있다.When data change is required during testing using the display module driving board, data write or data change is performed as shown in FIG. 5 . In some cases, data change may be required even after the write-protect mode has been set.

이 경우, 도 5와 같이, 외부의 롬 라이팅 기기(400)와 표시 모듈 구동용 보드(350)를 연결하고, 외부의 롬 라이팅 기기(400)의 쓰기 동작에 의해, 표시 모듈 구동용 보드(350), 커넥터(180)를 거쳐, 시리얼 데이터 신호와 시리얼 클럭 신호를 상기 메모리(140)에 전달한다.In this case, as shown in FIG. 5 , the external ROM writing device 400 and the display module driving board 350 are connected, and the display module driving board 350 is connected by the writing operation of the external ROM writing device 400 . ), a serial data signal and a serial clock signal are transmitted to the memory 140 through the connector 180 .

이러한 쓰기 동작 전 상기 메모리의 쓰기 보호 단자(WP)에 로우 레벨 신호를 인가하여 쓰기 보호 모드를 해제할 필요가 있다.Before the write operation, it is necessary to release the write protect mode by applying a low level signal to the write protect terminal WP of the memory.

이 때, 상기 쓰기 보호 단자(WP)는 부정 논리 회로(155)와 연결되어 있으므로, 표시 모듈 구동용 보드(350)에서 전압 공급원(355)으로부터 출력되는 전압 신호를 하이 레벨(3.3V)로 전환하여, 커넥터(180)를 통해 상기 부정 논리 회로의 입력단에 인가한다. 입력단으로부터 하이 레벨 신호를 인가받은 부정 논리 회로(155)의 출력은 로우 레벨로 되어, 이를 쓰기 보호 단자(WP)에 전달하여, 메모리(140)의 쓰기 보호 모드(writing protection mode)가 해제되며, 이에 따라, 롬 라이팅 기기(400)로부터, 표시 모듈 구동용 보드(350)와, 커넥터(180)를 거쳐 상기 메모리(140)의 시리얼 클럭 단자 및 시리얼 데이터 단자로 해당 시리얼 클럭 신호 및 시리얼 데이터 신호를 인가받아 메모리(140)에 저장된 데이터 변경이 가능하게 된다.At this time, since the write protection terminal WP is connected to the negative logic circuit 155 , the voltage signal output from the voltage supply source 355 in the display module driving board 350 is converted to a high level (3.3V). Thus, it is applied to the input terminal of the negative logic circuit through the connector 180 . The output of the negative logic circuit 155 receiving the high level signal from the input terminal becomes a low level, and transmits it to the write protection terminal WP to release the writing protection mode of the memory 140, Accordingly, the serial clock signal and serial data signal are transmitted from the ROM writing device 400 to the serial clock terminal and serial data terminal of the memory 140 via the display module driving board 350 and the connector 180 . It is possible to change data stored in the memory 140 after being authorized.

한편, 도시하지 않았지만, 상기 메모리(140)는 인쇄 회로 기판(160) 상에 구비된 I2C(Inter-IC)와 시리얼 클럭 단자 및 시리얼 데이터 단자가 연결되어, I2C 프로토콜을 통한 통신을 수행할 수도 있다.Meanwhile, although not shown, the memory 140 may be connected to an I2C (Inter-IC) provided on the printed circuit board 160 , a serial clock terminal, and a serial data terminal to perform communication through an I2C protocol. .

도 6은 본 발명의 표시 장치에 있어서, 최종 데이터 변경 후, 인터페이스와 표시 모듈의 연결 상태를 나타낸 도면이다.6 is a diagram illustrating a connection state between an interface and a display module after final data change in the display device of the present invention.

최종적으로 메모리에 데이터 기입이 완료된 후 표시 패널은 세트에 조립된다. 이 경우, 상기 표시 모듈에서 상술한 표시 모듈 구동용 보드가 분리되며, 커넥터는 시스템과 연결된 인터페이스(250)에 연결된다.Finally, after data writing into the memory is completed, the display panel is assembled into a set. In this case, the above-described display module driving board is separated from the display module, and the connector is connected to the interface 250 connected to the system.

이 때, 상기 커넥터(180)는 시스템(도 1의 300 참조)로부터 신호를 인가받으며, 시스템(300)에서 발생하는 신호를 표시 패널에 적합한 구동 신호로 변환하여 주기 위해 상기 시스템(300)과 연결된 인터페이스(250)를 이용하며, 인터페이스(250)의 전압을 공급하는 단자 중 일 단자가 상기 커넥터와 연결되어, 부정 논리 회로(155)의 입력단에 인가하는 전압 신호를 일정하게 그라운드 신호(GND)로 유지하여, 쓰기 보호 상태를 최종적으로 유지할 수 있게 된다. At this time, the connector 180 receives a signal from the system (see 300 in FIG. 1 ) and is connected to the system 300 to convert a signal generated in the system 300 into a driving signal suitable for the display panel. The interface 250 is used, and one terminal of the terminals supplying the voltage of the interface 250 is connected to the connector, and a voltage signal applied to the input terminal of the negative logic circuit 155 is constantly converted to the ground signal (GND). Thus, it is possible to finally maintain the write-protected state.

도 6에는 상기 메모리(140)와 타이밍 컨트롤러(130)가 시리얼 데이터 신호 단자와 시리얼 클럭 신호 단자를 공유한 상태를 나타내는데, 실제 인쇄 회로 기판(160)에서 상기 메모리(140)에 기입된 데이터 및 클럭 정보가 타이밍 컨트롤러(130)에 공급되게 하기 위함을 나타낸다.6 shows a state in which the memory 140 and the timing controller 130 share a serial data signal terminal and a serial clock signal terminal. Data and clocks written in the memory 140 from the actual printed circuit board 160 Indicated to cause information to be supplied to the timing controller 130 .

따라서, 본 발명의 표시 장치는 인쇄 회로 기판에 메모리(EEPROM)의 쓰기 보호 단자와 접속된 부정 논리 회로를 구비하여, 인터페이스 측에서의 전압 레벨을 변경하여 용이하게 쓰기 보호를 해제할 수 있다. 즉, 인쇄 회로 기판이 조립이 완료되어 커버 쉴드 등에 가려져 쓰기 보호 기능으로 유지된 상태에서도, 표시 패널 혹은 표시 모듈의 외측에 있는 인터페이스 측 내의 전압 상태 변경만으로 메모리에 다시 라이팅이 가능하여, 조립 이후나 양산 이후에도 필요에 따라 데이터 보정이 가능하다. 종래의 커버 쉴드를 해체하고, 쓰기 보호 단자의 저항 단자를 단락시키고, 이를 다시 보수하여야 하는 방식 대비 비용 및 재작업에 소요되는 시간을 현저히 줄일 수 있다. Accordingly, the display device according to the present invention includes a negative logic circuit connected to the write protection terminal of the memory (EEPROM) on the printed circuit board, so that the write protection can be easily released by changing the voltage level at the interface side. That is, even when the printed circuit board is assembled and maintained as a write protection function by being covered by a cover shield, etc., it is possible to rewrite the memory only by changing the voltage state in the interface side on the outside of the display panel or display module. Even after mass production, data correction is possible if necessary. It is possible to significantly reduce the cost and time required for rework compared to the method of dismantling the conventional cover shield, shorting the resistance terminal of the write protection terminal, and repairing it.

한편, 이상에서 설명한 본 발명은 상술한 실시예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.On the other hand, the present invention described above is not limited to the above-described embodiments and the accompanying drawings, and various substitutions, modifications and changes are possible within the scope without departing from the technical spirit of the present invention. It will be clear to those of ordinary skill in the art.

100: 제 1 기판 110: 게이트 드라이버
120: 데이터 드라이버 130: 타이밍 컨트롤러
140: 메모리 155: 부정 논리 회로
160: 인쇄 회로 기판 180: 커넥터
200: 제 2 기판 250: 인터페이스
300: 시스템 350: 표시 모듈 구동용 보드
355: 전압 공급원
400: 롬 라이팅 기기
100: first substrate 110: gate driver
120: data driver 130: timing controller
140: memory 155: negative logic circuit
160: printed circuit board 180: connector
200: second substrate 250: interface
300: system 350: display module driving board
355: voltage source
400: ROM writing device

Claims (8)

복수개의 게이트 라인 및 데이터 라인을 포함한 표시 패널;
인쇄 회로 기판에 실장되며, 쓰기 보호 단자, 전원 전압 단자 및 접지 단자를 갖는 메모리;
상기 인쇄 회로 기판에 실장된, 타이밍 컨트롤러;
상기 인쇄 회로 기판에 실장되며, 상기 쓰기 보호 단자에 연결된 부정 논리 회로(not gate);
상기 인쇄회로 기판 상에 상기 메모리의 상기 전원 전압 단자 및 접지 단자와 각각 연결된 전원 전압 신호 공급원 및 접지 신호 공급원;
상기 인쇄 회로 기판 상에 배선을 통해 상기 부정 논리 회로의 입력 단과 연결되어 외부로부터 전압 신호를 인가받는 커넥터; 및
상기 인쇄회로 기판 상의 상기 메모리, 상기 타이밍 컨트롤러, 상기 부정 논리 회로, 상기 전원 전압 신호 공급원 및 상기 접지 신호 공급원을 덮는 커버 쉴드를 포함하고,
상기 커넥터는 외부의 표시 모듈 구동용 보드 및 인터페이스 중 어느 하나에 선택적으로 연결되고,
상기 표시 모듈 구동용 보드 및 상기 인터페이스는 각각 상기 커넥터와 연결되는 전압 공급원을 갖는 표시 모듈.
a display panel including a plurality of gate lines and data lines;
a memory mounted on a printed circuit board and having a write protection terminal, a power supply voltage terminal, and a ground terminal;
a timing controller mounted on the printed circuit board;
a negative logic circuit mounted on the printed circuit board and connected to the write protection terminal;
a power supply voltage signal supply source and a ground signal supply source respectively connected to the power supply voltage terminal and the ground terminal of the memory on the printed circuit board;
a connector connected to the input terminal of the negative logic circuit through a wiring on the printed circuit board to receive a voltage signal from the outside; and
a cover shield covering the memory, the timing controller, the negative logic circuit, the power supply voltage signal supply source and the ground signal supply source on the printed circuit board;
The connector is selectively connected to any one of an external display module driving board and an interface,
The display module driving board and the interface each have a voltage supply source connected to the connector.
제 1항에 있어서,
상기 커넥터는 상기 표시 모듈 구동용 보드의 전압 신호 출력 단자와 내부 배선을 통해 연결되며, 상기 전압 신호를 상기 표시 모듈 구동용 보드의 상기 전압 공급원 및 상기 전압 신호 출력 단자를 거쳐 상기 내부 배선을 통해 인가받고,
상기 커넥터는 상기 인쇄 회로 기판 상의 상기 배선을 통해 상기 부정 논리 회로의 입력 단으로 전원 전압 신호와 그라운드 신호를 선택적으로 하여 상기 전압 신호로 전달하는 표시 모듈.
The method of claim 1,
The connector is connected to a voltage signal output terminal of the display module driving board through an internal wiring, and applies the voltage signal through the internal wiring through the voltage source and the voltage signal output terminal of the display module driving board under,
The connector selectively transmits a power voltage signal and a ground signal to an input terminal of the negative logic circuit through the wiring on the printed circuit board and transmits the voltage signal as the voltage signal.
제 2항에 있어서,
상기 표시 모듈 구동용 보드의 상기 전압 신호 출력 단자는
상기 메모리에 데이터 기입 및 변경시에는 상기 전원 전압 신호를 상기 전압신호로 출력하고,
상기 표시 모듈의 테스트시에는 상기 그라운드 신호를 상기 전압 신호로 출력하는 표시 모듈.
3. The method of claim 2,
The voltage signal output terminal of the display module driving board is
When data is written and changed in the memory, the power supply voltage signal is output as the voltage signal,
a display module configured to output the ground signal as the voltage signal when the display module is tested.
제 2항에 있어서,
상기 표시 모듈 구동용 보드는 상기 메모리의 쓰기 상태에서만 상기 전원 전압 신호를 상기 커넥터로 전달하는 표시 모듈.
3. The method of claim 2,
The display module driving board transmits the power voltage signal to the connector only in the write state of the memory.
제 2항에 있어서,
상기 표시 모듈 구동용 보드는 상기 메모리의 쓰기 상태 이외에는, 상기 그라운드 신호를 상기 커넥터로 전달하는 표시 모듈.
3. The method of claim 2,
The display module driving board transmits the ground signal to the connector other than the write state of the memory.
제 4 항에 있어서,
상기 메모리의 쓰기 상태에서 상기 표시 모듈 구동용 보드는 임시적으로 일측이 상기 커넥터와 연결되고, 타측이 롬 라이팅 기기와 연결된 표시 모듈.
5. The method of claim 4,
In the write state of the memory, the display module driving board has one side temporarily connected to the connector and the other side connected to a ROM writing device.
복수개의 게이트 라인 및 데이터 라인을 포함한 표시 패널;
인쇄 회로 기판에 실장되며, 쓰기 보호 단자, 전원 전압 단자 및 접지 단자를 갖는 메모리;
상기 인쇄 회로 기판에 실장된, 타이밍 컨트롤러;
상기 인쇄 회로 기판에 실장되며, 상기 쓰기 보호 단자에 연결된 부정 논리 회로(not gate);
상기 인쇄회로 기판 상에 상기 메모리의 상기 전원 전압 단자 및 접지 단자와 각각 연결된 전원 전압 신호 공급원 및 접지 신호 공급원;
상기 인쇄 회로 기판 상에 배선을 통해 상기 부정 논리 회로의 입력 단과 연결된 커넥터;
상기 인쇄회로 기판 상의 상기 메모리, 상기 타이밍 컨트롤러, 상기 부정 논리 회로, 상기 전원 전압 신호 공급원 및 상기 접지 신호 공급원을 덮는 커버 쉴드; 및
시스템으로부터 영상 데이터 및 전압 신호를 전달하며, 상기 커넥터와 연결된 인터페이스를 포함하고,
상기 인터페이스는 상기 커버 쉴드의 외측에 있으며, 전압 공급원을 구비하여 상기 커넥터를 통해 상기 부정 논리 회로의 입력 단에 그라운드 신호 및 전원 전압 신호 중 선택된 신호를 인가하는 표시 장치.
a display panel including a plurality of gate lines and data lines;
a memory mounted on a printed circuit board and having a write protection terminal, a power supply voltage terminal, and a ground terminal;
a timing controller mounted on the printed circuit board;
a negative logic circuit mounted on the printed circuit board and connected to the write protection terminal;
a power supply voltage signal supply source and a ground signal supply source respectively connected to the power supply voltage terminal and the ground terminal of the memory on the printed circuit board;
a connector connected to an input terminal of the negative logic circuit through a wiring on the printed circuit board;
a cover shield covering the memory, the timing controller, the negative logic circuit, the power supply voltage signal source, and the ground signal source on the printed circuit board; and
Transmitting image data and voltage signals from the system, comprising an interface connected to the connector,
The interface is outside the cover shield and includes a voltage supply source to apply a selected signal from among a ground signal and a power voltage signal to an input terminal of the negative logic circuit through the connector.
제 7항에 있어서,
상기 커넥터는 상기 인터페이스와 내부 배선을 통해 연결되며, 상기 인터페이스의 상기 전압 공급원으로부터 상기 내부 배선을 통해 상기 그라운드 신호 및 상기 전원 전압 신호를 인가받고,
상기 커넥터는 상기 인쇄 회로 기판 상의 상기 배선을 통해 상기 부정 논리 회로의 입력 단으로 상기 전원 전압 신호와 상기 그라운드 신호를 선택적으로 전달하는 표시 장치.
8. The method of claim 7,
The connector is connected to the interface through an internal wiring, and receives the ground signal and the power supply voltage signal from the voltage source of the interface through the internal wiring,
The connector selectively transmits the power supply voltage signal and the ground signal to an input terminal of the negative logic circuit through the wiring on the printed circuit board.
KR1020150014848A 2015-01-30 2015-01-30 Display Module and Display Device KR102316559B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150014848A KR102316559B1 (en) 2015-01-30 2015-01-30 Display Module and Display Device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150014848A KR102316559B1 (en) 2015-01-30 2015-01-30 Display Module and Display Device

Publications (2)

Publication Number Publication Date
KR20160093919A KR20160093919A (en) 2016-08-09
KR102316559B1 true KR102316559B1 (en) 2021-10-25

Family

ID=56712325

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150014848A KR102316559B1 (en) 2015-01-30 2015-01-30 Display Module and Display Device

Country Status (1)

Country Link
KR (1) KR102316559B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109634892B (en) * 2018-11-09 2022-05-17 惠科股份有限公司 Data protection system and protection method of display device

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009211222A (en) 2008-03-01 2009-09-17 Toshiba Corp Memory system

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11306086A (en) * 1998-04-23 1999-11-05 Toshiba Microelectronics Corp Memory module device
KR101096702B1 (en) * 2005-06-30 2011-12-22 엘지디스플레이 주식회사 Programmable memory block and liquid crystal display device having the same
KR20080018071A (en) * 2006-08-23 2008-02-27 슬림디스크 주식회사 Contents recorder and its method
KR102050441B1 (en) * 2012-12-31 2020-01-08 엘지디스플레이 주식회사 Interface apparatus and method of memory for display device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009211222A (en) 2008-03-01 2009-09-17 Toshiba Corp Memory system

Also Published As

Publication number Publication date
KR20160093919A (en) 2016-08-09

Similar Documents

Publication Publication Date Title
CN100510865C (en) Liquid crystal display and driving method thereof
US10262742B2 (en) Memory protection circuit and liquid crystal display including same
KR101481701B1 (en) Timing control apparatus and display device having the same
US20130249969A1 (en) Liquid crystal display device
CN110428767B (en) Driving circuit of display panel and display device
US9418612B2 (en) Liquid crystal display and method for driving the same
US20100201698A1 (en) Method of controlling timing signals, timing control apparatus for performing the method and display apparatus having the apparatus
TWI424422B (en) Liquid crystal display device and method for driving the same
US9978326B2 (en) Liquid crystal display device and driving method thereof
KR102050441B1 (en) Interface apparatus and method of memory for display device
KR20220089884A (en) Residual charge processing display apparatus
KR101609110B1 (en) Liquid crystal display device, driving and manufacturing method thereof
KR102316559B1 (en) Display Module and Display Device
KR20100074858A (en) Liquid crystal display device
KR101654323B1 (en) Liquid Crystal Display device and Method for Repairing the same
KR20130046680A (en) Display device
KR20170037300A (en) Image display device and driving method thereof
KR102149752B1 (en) Circuit for Controlling a Memory and LCD having the Same
KR101649232B1 (en) Driving circuit for liquid crystal display device and method for driving the same
KR102315966B1 (en) Display Device
KR102033616B1 (en) Device And Method For Generating Gate Low Voltage of Display
KR101957296B1 (en) Apparatus and Method for providing power, and Liquid Crystal Display Device having thereof
KR102481897B1 (en) Display device and the method for driving the same
KR102167143B1 (en) Memory interface device
KR102257199B1 (en) Display Device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant