KR102268384B1

KR102268384B1 - 전자소자 내장기판 및 그 제조 방법

Info

Publication number: KR102268384B1
Application number: KR1020140089834A
Authority: KR
Inventors: 김진수; 김용환
Original assignee: 삼성전기주식회사
Priority date: 2014-07-16
Filing date: 2014-07-16
Publication date: 2021-06-23
Also published as: KR20160009371A

Abstract

전자소자 내장기판 및 그 제조 방법이 개시된다. 본 발명의 일 측면에 따른 전자소자 내장기판은 캐비티의 일면에 형성된 지지금속층 및 캐비티가 천공된 절연수지층의 양면에 형성된 내층회로층을 포함하는 코어기판, 지지금속층에 지지된 상태로 캐비티에 내장되는 전자소자 및 코어기판 및 전자소자를 커버하도록 코어기판의 양면에 형성되는 절연층을 포함하고, 지지금속층은 캐비티의 일면 중 일부분을 커버하여 절연수지층의 일면에 형성된 내층회로층과 결합된다.

Description

전자소자 내장기판 및 그 제조 방법{SUBSTRATE WITH ELECTRONIC DEVICE EMBEDDED THEREIN AND MANUFACTURING METHOD THEREOF}

본 발명은 전자소자 내장기판 및 그 제조 방법에 관한 것이다.

기존의 전자제조산업에서는 능동/수동 소자들을 SMT(Surface Mount Technology)를 활용하여 기판 위에 장착하는 것이 대부분이다. 하지만 전자제품의 소형화 추세에 따라 기판 내에 능동/수동 소자들을 내장하는 새로운 패키징 기술들이 많이 개발되고 있다.

능동/수동소자 내장기판 제품의 경우 유기 기판 내에 여러가지 능동/수동 소자를 집적화함으로써 경제적인 제조공정이 가능하고, 이러한 패키지 기술을 접목한 모듈 제품으로 제품의 소형화에 기여할 수 있다.

또한, 능동/수동소자 내장기판은 이러한 다기능성 및 소형화의 장점과 더불어 고기능화의 측면도 포함하고 있는데, 이는 플립칩(flip chip)이나 BGA(ball grid array)에서 사용되는 와이어 본딩(wire bonding) 또는 솔더볼(solder ball)을 이용한 소자의 전기적 연결과정에서 발생할 수 있는 신뢰성 문제를 개선할 수 있는 방편을 제공하기 때문이다.

한국공개특허 제10-2010-0059010호 (2010. 06. 04. 공개)

본 발명의 실시예는 코어기판에 캐비티를 가공 시, 캐비티의 일면 중 일부분을 커버하는 지지금속층을 제외하고 동박층이 천공되도록 하여 전자소자를 지지금속층에 지지할 수 있도록 하는 전자소자 내장기판 및 그 제조 방법에 관한 것이다.

여기서, 캐비티의 일면 중 지지금속층에 의해 커버되지 않는 부분에는 비아가 형성되어, 전자소자와 외층회로층이 비아를 통해 전기적으로 연결될 수 있다.

도 1은 본 발명의 일 실시예에 따른 전자소자 내장기판을 나타내는 도면.
도 2는 본 발명의 일 실시예에 따른 전자소자 내장기판에서 캐비티가 형성된 부분의 절연수지층, 지지금속층 및 내층회로층을 개략적으로 나타내는 도면.
도 3은 본 발명의 일 실시예에 따른 전자소자 내장기판의 제조 방법을 나타내는 순서도.
도 4 내지 도 9는 본 발명의 일 실시예에 따른 전자소자 내장기판의 제조 방법에서 주요 단계를 나타내는 도면.

본 발명에 따른 전자소자 내장기판 및 그 제조 방법의 실시예를 첨부도면을 참조하여 상세히 설명하기로 하며, 첨부 도면을 참조하여 설명함에 있어, 동일하거나 대응하는 구성 요소는 동일한 도면번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.

또한, 결합이라 함은, 각 구성 요소 간의 접촉 관계에 있어, 각 구성 요소 간에 물리적으로 직접 접촉되는 경우만을 뜻하는 것이 아니라, 다른 구성이 각 구성 요소 사이에 개재되어, 그 다른 구성에 구성 요소가 각각 접촉되어 있는 경우까지 포괄하는 개념으로 사용하도록 한다.

도 1은 본 발명의 일 실시예에 따른 전자소자 내장기판을 나타내는 도면이다. 도 2는 본 발명의 일 실시예에 따른 전자소자 내장기판에서 캐비티가 형성된 부분의 절연수지층, 지지금속층 및 내층회로층을 개략적으로 나타내는 도면이다.

도 1 및 도 2에 도시된 바와 같이, 본 발명의 일 실시예에 따른 전자소자 내장기판(1000)은 코어기판(100), 전자소자(200) 및 절연층(300)을 포함한다.

코어기판(100)은 캐비티(110)의 일면에 형성된 지지금속층(120) 및 캐비티(110)가 천공된 절연수지층(101)의 양면에 형성된 내층회로층(130)을 포함하는 부분으로, CCL(COPPER CLAD LAMINATE) 등과 같이 절연수지층(101)의 양면에 동박층이 적층된 적층판일 수 있다.

이 경우, 캐비티(110)는 코어기판(100) 내에 후술할 전자소자(200)를 내장하기 위한 공간으로서, CNC 드릴이나 금형을 이용한 펀칭 공법 또는 레이저 드릴(CO2 또는 YAG)을 이용한 방법으로 형성될 수 있다.

내층회로층(130)은 절연수지층(101)의 양면에 적층된 동박층을 노광 및 에칭 등의 방법으로 가공하여 특정한 회로패턴층으로 형성할 수 있다. 예를 들어, 내층회로층(130)은 제조공정에 따라 서브트랙티브 방식(Subtractive Process) 또는 에디티브 방식(Additive Process), 수정된 세미-어디티브 방식(Modified Semi Additive Process; MSAP) 등으로 형성될 수 있다.

이러한 내층회로층(130)의 형성 시, 절연수지층(101) 양면 간의 전기적 연결을 위해 내벽이 도금된 관통홀을 절연수지층(101)에 형성하여, 인터 커넥션(interconnection)을 이룰 수 있다.

지지금속층(120)은 캐비티(110)의 일면 중 일부분을 커버하여 절연수지층(101)의 일면에 형성된 내층회로층(130)과 결합되는 부분으로, 도 2에 도시된 바와 같이 내층회로층(130) 중 캐비티(110)의 일면에 형성된 특정 부분을 일컫는다.

즉, 지지금속층(120) 역시 절연수지층(101)의 양면에 적층된 동박층을 노광 및 에칭 등의 방법으로 형성될 수 있으며, 내층회로층(130)의 형성 공정과 동시에 형성될 수 있다.

이러한 지지금속층(120)은 도 2에 도시된 바와 같이 양단이 내층회로층(130)에 결합되어 전자소자(200)를 지지할 수 있다. 이에 따라, 캐비티(110)에 전자소자(200)를 내장하기 위해 별도의 내열 테이프 등을 사용할 필요가 없다.

전자소자(200)는 지지금속층(120)에 지지된 상태로 캐비티(110)에 내장되는 부분으로, IC칩과 같은 능동소자, 또는 커패시터, 인덕터 등과 같은 수동소자일 수 있다. 이 경우, 전자소자(200)는 외층회로층(310)과의 전기적 연결을 위한 단자(210)가 형성될 수 있다.

이러한 전자소자(200)를 캐비티(110)에 내장하기 위해서는 별도의 내열 테이프 등을 통해 전자소자(200)를 고정할 필요가 있다. 그러나, 이와 같은 내열 테이프 등은 공정 진행 중 제거가 필수적이라는 점에서 공정을 복잡하게 할 수 있다.

또한, 내열 테이프 등의 제거 과정에서 미처 제거되지 못한 잔사 등에 의해 층간 박리가 발생할 수 있는 등 전자소자 내장기판(1000)의 신뢰성 불량을 야기시킬 우려가 있다.

따라서, 본 실시예에 따른 전자소자 내장기판(1000)은 별도의 내열 테이프 등을 사용하지 않고, 상술한 바와 같이 지지금속층(120)을 통해 전자소자(200)를 지지할 수 있다.

절연층(300)은 코어기판(100) 및 전자소자(200)를 커버하도록 코어기판(100)의 양면에 형성되는 부분으로, 코어기판(100) 및 전자소자(200)를 보호하도록 절연피복 구조가 형성될 수 있다.

이 경우, 절연층(300)은 코어기판(100)의 양면에 적층된 프리프레그(PPG) 및 구리박판을 압착하여 형성될 수 있다. 즉, 코어기판(100)의 양면에 프리프레그(PPG) 및 구리박판을 적층한 후, 이를 압착하는 방식으로 절연층(300)을 형성할 수 있다.

이상과 같이, 본 실시예에 따른 전자소자 내장기판(1000)은 전자소자(200)가 지지금속층(120)에 지지된 상태로 캐비티(110)에 내장되므로, 전자소자(200)를 보다 용이하게 코어기판(100)에 내장할 수 있다.

즉, 제거가 필수적인 별도의 내열 테이프 등을 사용하지 않고, 지지금속층(120)을 통해 전자소자(200)를 지지하므로, 잔사 등에 의한 신뢰성 불량을 방지할 수 있다.

또한, 제거의 필요가 없는 지지금속층(120)을 통해 전자소자(200)를 지지하므로, 코어기판(100)의 양면에 대한 절연층(300) 형성 공정을 동시에 진행하는 것이 가능하여 공정을 단축시킬 뿐만 아니라, 코어기판(100)의 양면에 형성된 절연층(300)의 경화수축 차이로 인한 휨발생을 최소화할 수 있다.

또한, 전자소자 내장기판(1000)의 제조 과정에서, 캐비티(110)의 일면 중 지지금속층(120)에 의해 커버되지 않는 부분은 개방되어 있으므로, 스미어(smear)를 제거하는 디스미어 공정이 불필요할 수 있다.

본 실시예에 따른 전자소자 내장기판(1000)에서, 절연층(300)은 전자소자(200)와 전기적으로 연결되는 외층회로층(310)을 포함할 수 있다. 이 경우, 외층회로층(310)은 포토리소그래피를 이용한 에칭법이나 에디티브법(도금법)을 통해 형성될 수 있고, 절연층(300)을 관통하는 비아(400) 등을 통해 각각의 외층회로층(310) 및 전자소자(200)가 서로 연결될 수 있으나, 반드시 이에 한정되는 것은 아니고 필요에 따라 다양하게 변형될 수 있다.

또한, 외층회로층(310)은 구리(Cu), 은(Ag), 금(Au), 알루미늄(Al), 철(Fe), 티타늄(Ti), 주석(Sn), 니켈(Ni) 또는 몰리브덴(Mo) 등의 금속 물질로 이루어질 수 있다.

여기서, 외층회로층(310)은 캐비티(110)의 일면 중 지지금속층(120)에 의해 커버되지 않는 부분에 형성되는 비아(400)를 통해 전자소자(200)와 연결될 수 있다. 즉, 도 1에 도시된 바와 같이, 캐비티(110)의 일면 중 지지금속층(120)에 의해 커버되지 않는 부분에 비아(400)가 형성되고, 이러한 비아(400)를 통해 외층회로층(310)이 전자소자(200)와 연결될 수 있다.

특히, 지지금속층(120)에 의해 전자소자(200)가 지지되는 구조를 가지면서도, 캐비티(110)의 양면 모두를 통해 외층회로층(310)과 전자소자(200)를 서로 연결할 수 있다는 점에서, 전자소자 내장기판(1000)에 대한 디자인 설계가 용이하고 내장되는 전자소자(200)의 종류 및 형상에 대한 제약이 줄어들 수 있다.

본 실시예에 따른 전자소자 내장기판(1000)에서 전자소자(200)는 액상의 접착성 재료를 이용하여 지지금속층(120)에 부착될 수 있다. 즉, 전자소자(200)가 지지금속층(120)에 의해 캐비티(110) 내에서 지지되기는 하지만, 각 공정의 진행 과정에서 유동이 발생하는 등 그 정렬 상태가 불량해질 수 있다.

이로 인해, 비아(400)의 위치와 전자소자(200)의 단자(210) 위치가 어긋날 수 있는 등의 불량이 발생할 수 있다.

따라서, 상대적으로 접착력은 떨어질 수 있으나, 제거의 필요가 없고 잔사 등에 의한 염려가 없는 액상의 접착성 재료를 이용하여 지지금속층(120)에 전자소자(200)를 부착함으로써, 각 공정의 진행 과정에서 전자소자(200)를 캐비티(110) 내에 임시 고정할 수 있다.

도 3은 본 발명의 일 실시예에 따른 전자소자 내장기판의 제조 방법을 나타내는 순서도이다. 도 4 내지 도 9는 본 발명의 일 실시예에 따른 전자소자 내장기판의 제조 방법에서 주요 단계를 나타내는 도면이다.

도 3 내지 도 9에 도시된 바와 같이, 본 발명의 일 실시예에 따른 전자소자 내장기판의 제조 방법은 코어기판(100)의 양면에 내층회로층(130)을 형성하고, 코어기판(100)의 일면에 내층회로층(130)과 결합되는 지지금속층(120)을 형성하는 단계(S100, 도 4)로부터 시작된다.

이 경우, 내층회로층(130)은 절연수지층(101)의 양면에 적층된 동박층을 노광 및 에칭 등의 방법으로 가공하여 특정한 회로패턴층으로 형성할 수 있다. 그리고, 지지금속층(120) 역시 절연수지층(101)의 양면에 적층된 동박층을 노광 및 에칭 등의 방법으로 형성될 수 있으며, 내층회로층(130)의 형성 공정과 동시에 형성될 수 있다.

이러한 지지금속층(120)은 양단이 내층회로층(130)에 결합되어 전자소자(200)를 지지할 수 있다. 이에 따라, 후술할 캐비티(110)에 전자소자(200)를 내장하기 위해 별도의 내열 테이프 등을 사용할 필요가 없다.

다음으로, 지지금속층(120)이 일면 중 일부분을 커버하는 캐비티(110)를 코어기판(100)에 형성한다(S200, 도 5). 이 경우, 캐비티(110)는 코어기판(100) 내에 전자소자(200)를 내장하기 위한 공간으로서, CNC 드릴이나 금형을 이용한 펀칭 공법 또는 레이저 드릴(CO2 또는 YAG)을 이용한 방법으로 형성될 수 있다.

다음으로, 지지금속층(120)에 지지되도록 캐비티(110)에 전자소자(200)를 내장한다(S300, 도 6). 즉, 본 실시예에 따른 전자소자 내장기판의 제조 방법은 별도의 내열 테이프 등을 사용하지 않고, 지지금속층(120)을 통해 전자소자(200)를 지지할 수 있다.

다음으로, 코어기판(100) 및 전자소자(200)를 커버하도록 코어기판(100)의 양면에 절연층(300)을 형성한다(S400, 도 7). 이 경우, 절연층(300)은 코어기판(100) 및 전자소자(200)를 보호하도록 형성되는 절연피복 구조로서, 코어기판(100)의 양면에 적층된 프리프레그(PPG) 및 구리박판을 압착하여 형성될 수 있다.

이상과 같이, 본 실시예에 따른 전자소자 내장기판의 제조 방법은 제거가 필수적인 별도의 내열 테이프 등을 사용하지 않고, 지지금속층(120)을 통해 전자소자(200)를 지지하므로, 잔사 등에 의한 신뢰성 불량을 방지할 수 있다.

본 실시예에 따른 전자소자 내장기판의 제조 방법은, S400 단계 이후에, 캐비티(110)의 일면 중 지지금속층(120)에 의해 커버되지 않는 부분에 절연층(300)을 관통하여 전자소자(200)와 연결되는 비아(400)를 형성하는 단계(S500, 도 8)를 더 포함할 수 있다.

즉, 캐비티(110)의 일면 중 지지금속층(120)에 의해 커버되지 않는 부분에 비아(400)가 형성되고, 이러한 비아(400)를 통해 외층회로층(310)이 전자소자(200)와 연결될 수 있다.

본 실시예에 따른 전자소자 내장기판의 제조 방법은, S500 단계 이후에, 절연층(300)에 비아(400)와 연결되는 외층회로층(310)을 형성하는 단계(S600, 도 9)를 더 포함할 수 있다.

이 경우, 외층회로층(310)은 포토리소그래피를 이용한 에칭법이나 에디티브법(도금법)을 통해 형성될 수 있고, 절연층(300)을 관통하는 비아(400) 등을 통해 각각의 외층회로층(310) 및 전자소자(200)가 서로 연결될 수 있으나, 반드시 이에 한정되는 것은 아니고 필요에 따라 다양하게 변형될 수 있다.

본 실시예에 따른 전자소자 내장기판의 제조 방법에서, S300 단계는, 액상의 접착성 재료를 이용하여 전자소자(200)를 지지금속층(120)에 부착하는 단계를 포함할 수 있다.

전자소자(200)는 지지금속층(120)에 의해 캐비티(110) 내에서 지지되기는 하지만, 각 공정의 진행 과정에서 유동이 발생하는 등 그 정렬 상태가 불량해질 수 있다.

따라서, 액상의 접착성 재료를 이용하여 지지금속층(120)에 전자소자(200)를 부착함으로써, 각 공정의 진행 과정에서 전자소자(200)를 캐비티(110) 내에 임시 고정할 수 있다.

한편, 본 발명의 일 실시예에 따른 전자소자 내장기판의 제조 방법과 관련된 각 구성에 대하여는, 본 발명의 일 실시예에 따른 전자소자 내장기판(1000)에서 상세히 설명하였으므로, 중복되는 내용에 대하여는 생략하도록 한다.

이상, 본 발명의 실시예에 대하여 설명하였으나, 해당 기술 분야에서 통상의 지식을 가진 자라면 특허청구범위에 기재된 본 발명의 사상으로부터 벗어나지 않는 범위 내에서, 구성 요소의 부가, 변경, 삭제 또는 추가 등에 의해 본 발명을 다양하게 수정 및 변경시킬 수 있을 것이며, 이 또한 본 발명의 권리범위 내에 포함된다고 할 것이다.

100: 코어기판
101: 절연수지층
110: 캐비티
120: 지지금속층
130: 내층회로층
200: 전자소자
210: 단자
300: 절연층
310: 외층회로층
400: 비아
1000: 전자소자 내장기판

Claims

캐비티의 일면에 형성된 지지금속층 및 상기 캐비티가 천공된 절연수지층의 양면에 형성된 내층회로층을 포함하는 코어기판;
상기 지지금속층에 지지된 상태로 상기 캐비티에 내장되고, 본체 및 상기 본체의 일면에 돌출 형성된 단자를 포함하는 전자소자; 및
상기 코어기판 및 상기 전자소자를 커버하도록 상기 코어기판의 양면에 형성되며, 비아에 의해 적어도 일부가 관통되는 절연층;을 포함하고,
상기 지지금속층은 상기 캐비티의 일면 중 일부분을 커버하여 상기 절연수지층의 일면에 형성된 상기 내층회로층과 결합되며,
상기 전자소자의 상기 본체의 일면은 상기 지지금속층과 접촉하고,
상기 전자소자의 본체에 형성된 상기 단자는 상기 지지금속층의 양 측부에 상기 지지금속층과 이격 배치되며 상기 비아와 연결되는 전자소자 내장기판.
제1항에 있어서,
상기 절연층은 상기 전자소자와 전기적으로 연결되는 외층회로층을 포함하는 전자소자 내장기판.
제2항에 있어서,
상기 외층회로층은 상기 캐비티의 일면 중 상기 지지금속층에 의해 커버되지 않는 부분에 형성되는 상기 비아를 통해 상기 전자소자와 연결되는 전자소자 내장기판.
제1항 내지 제3항 중 어느 한 항에 있어서,
상기 전자소자는 액상의 접착성 재료를 이용하여 상기 지지금속층에 부착되는 전자소자 내장기판.
코어기판의 양면에 내층회로층을 형성하고, 상기 코어기판의 일면에 상기 내층회로층과 결합되는 지지금속층을 형성하는 단계;
상기 지지금속층이 일면 중 일부분을 커버하는 캐비티를 상기 코어기판에 형성하는 단계;
상기 지지금속층에 지지되도록, 상기 캐비티에 본체 및 상기 본체의 일면에 돌출 형성되는 단자를 포함하는 전자소자를 내장하는 단계;
상기 코어기판 및 상기 전자소자를 커버하도록 상기 코어기판의 양면에 절연층을 형성하는 단계; 및
상기 절연층을 관통하며 상기 단자와 연결되는 비아를 형성하는 단계;
를 포함하며,
상기 전자소자의 상기 본체의 일면은 상기 지지금속층과 접촉하고
상기 전자소자의 본체에 배치된 상기 단자는 상기 지지금속층의 양 측부에 상기 지지금속층과 이격 배치되며 상기 비아와 연결되는, 전자소자 내장기판의 제조 방법.
제5항에 있어서,
상기 절연층을 형성하는 단계 이후에,
상기 캐비티의 일면 중 상기 지지금속층에 의해 커버되지 않는 부분에 상기 절연층을 관통하여 상기 전자소자와 연결되는 상기 비아를 형성하는 단계;
를 더 포함하는 전자소자 내장기판의 제조 방법.
제6항에 있어서,
상기 비아를 형성하는 단계 이후에,
상기 절연층에 상기 비아와 연결되는 외층회로층을 형성하는 단계;
를 더 포함하는 전자소자 내장기판의 제조 방법.
제5항 내지 제7항 중 어느 한 항에 있어서,
상기 캐비티에 전자소자를 내장하는 단계는,
액상의 접착성 재료를 이용하여 상기 전자소자를 상기 지지금속층에 부착하는 단계를 포함하는 전자소자 내장기판의 제조 방법.