[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR102253547B1 - 무색 투명 반도체 기판 및 이의 제조방법 - Google Patents

무색 투명 반도체 기판 및 이의 제조방법 Download PDF

Info

Publication number
KR102253547B1
KR102253547B1 KR1020190049829A KR20190049829A KR102253547B1 KR 102253547 B1 KR102253547 B1 KR 102253547B1 KR 1020190049829 A KR1020190049829 A KR 1020190049829A KR 20190049829 A KR20190049829 A KR 20190049829A KR 102253547 B1 KR102253547 B1 KR 102253547B1
Authority
KR
South Korea
Prior art keywords
semiconductor substrate
inclined portion
hole
respect
transparent semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020190049829A
Other languages
English (en)
Other versions
KR20200064868A (ko
Inventor
서관용
이강민
Original Assignee
울산과학기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 울산과학기술원 filed Critical 울산과학기술원
Priority to US17/267,031 priority Critical patent/US11894476B2/en
Priority to PCT/KR2019/007221 priority patent/WO2020111422A1/ko
Publication of KR20200064868A publication Critical patent/KR20200064868A/ko
Application granted granted Critical
Publication of KR102253547B1 publication Critical patent/KR102253547B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F19/00—Integrated devices, or assemblies of multiple devices, comprising at least one photovoltaic cell covered by group H10F10/00, e.g. photovoltaic modules
    • H10F19/30—Integrated devices, or assemblies of multiple devices, comprising at least one photovoltaic cell covered by group H10F10/00, e.g. photovoltaic modules comprising thin-film photovoltaic cells
    • H10F19/31—Integrated devices, or assemblies of multiple devices, comprising at least one photovoltaic cell covered by group H10F10/00, e.g. photovoltaic modules comprising thin-film photovoltaic cells having multiple laterally adjacent thin-film photovoltaic cells deposited on the same substrate
    • H10F19/37—Integrated devices, or assemblies of multiple devices, comprising at least one photovoltaic cell covered by group H10F10/00, e.g. photovoltaic modules comprising thin-film photovoltaic cells having multiple laterally adjacent thin-film photovoltaic cells deposited on the same substrate comprising means for obtaining partial light transmission through the integrated devices, or the assemblies of multiple devices, e.g. partially transparent thin-film photovoltaic modules for windows
    • H01L31/036—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/10—Semiconductor bodies
    • H10F77/16—Material structures, e.g. crystalline structures, film structures or crystal plane orientations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H01L31/047—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F10/00—Individual photovoltaic cells, e.g. solar cells
    • H10F10/10—Individual photovoltaic cells, e.g. solar cells having potential barriers
    • H10F10/14—Photovoltaic cells having only PN homojunction potential barriers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F19/00—Integrated devices, or assemblies of multiple devices, comprising at least one photovoltaic cell covered by group H10F10/00, e.g. photovoltaic modules
    • H10F19/10—Integrated devices, or assemblies of multiple devices, comprising at least one photovoltaic cell covered by group H10F10/00, e.g. photovoltaic modules comprising photovoltaic cells in arrays in a single semiconductor substrate, the photovoltaic cells having vertical junctions or V-groove junctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F19/00—Integrated devices, or assemblies of multiple devices, comprising at least one photovoltaic cell covered by group H10F10/00, e.g. photovoltaic modules
    • H10F19/30—Integrated devices, or assemblies of multiple devices, comprising at least one photovoltaic cell covered by group H10F10/00, e.g. photovoltaic modules comprising thin-film photovoltaic cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F71/00—Manufacture or treatment of devices covered by this subclass
    • H10F71/10—Manufacture or treatment of devices covered by this subclass the devices comprising amorphous semiconductor material
    • H10F71/103—Manufacture or treatment of devices covered by this subclass the devices comprising amorphous semiconductor material including only Group IV materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F71/00—Manufacture or treatment of devices covered by this subclass
    • H10F71/121—The active layers comprising only Group IV materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F71/00—Manufacture or treatment of devices covered by this subclass
    • H10F71/121—The active layers comprising only Group IV materials
    • H10F71/1212—The active layers comprising only Group IV materials consisting of germanium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F71/00—Manufacture or treatment of devices covered by this subclass
    • H10F71/127—The active layers comprising only Group III-V materials, e.g. GaAs or InP
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F71/00—Manufacture or treatment of devices covered by this subclass
    • H10F71/127—The active layers comprising only Group III-V materials, e.g. GaAs or InP
    • H10F71/1272—The active layers comprising only Group III-V materials, e.g. GaAs or InP comprising at least three elements, e.g. GaAlAs or InGaAsP
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F71/00—Manufacture or treatment of devices covered by this subclass
    • H10F71/129—Passivating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/10—Semiconductor bodies
    • H10F77/12—Active materials
    • H10F77/122—Active materials comprising only Group IV materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/10—Semiconductor bodies
    • H10F77/12—Active materials
    • H10F77/124—Active materials comprising only Group III-V materials, e.g. GaAs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/10—Semiconductor bodies
    • H10F77/12—Active materials
    • H10F77/124—Active materials comprising only Group III-V materials, e.g. GaAs
    • H10F77/1248—Active materials comprising only Group III-V materials, e.g. GaAs having three or more elements, e.g. GaAlAs, InGaAs or InGaAsP
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/10—Semiconductor bodies
    • H10F77/14—Shape of semiconductor bodies; Shapes, relative sizes or dispositions of semiconductor regions within semiconductor bodies
    • H10F77/147—Shapes of bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/10—Semiconductor bodies
    • H10F77/16—Material structures, e.g. crystalline structures, film structures or crystal plane orientations
    • H10F77/162—Non-monocrystalline materials, e.g. semiconductor particles embedded in insulating materials
    • H10F77/166—Amorphous semiconductors
    • H10F77/1662—Amorphous semiconductors including only Group IV materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/30—Coatings
    • H10F77/306—Coatings for devices having potential barriers
    • H10F77/311—Coatings for devices having potential barriers for photovoltaic cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/30—Coatings
    • H10F77/306—Coatings for devices having potential barriers
    • H10F77/311—Coatings for devices having potential barriers for photovoltaic cells
    • H10F77/315—Coatings for devices having potential barriers for photovoltaic cells the coatings being antireflective or having enhancing optical properties
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/40—Optical elements or arrangements
    • H10F77/42—Optical elements or arrangements directly associated or integrated with photovoltaic cells, e.g. light-reflecting means or light-concentrating means
    • H10F77/488—Reflecting light-concentrating means, e.g. parabolic mirrors or concentrators using total internal reflection
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/52—PV systems with concentrators
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Photovoltaic Devices (AREA)
  • Sustainable Energy (AREA)

Abstract

제1면 및 상기 제1면의 반대측의 제2면을 포함하는 반도체 기판; 상기 반도체 기판을 관통하는 관통홀을 포함하고, 상기 관통홀은 상기 제1면 및 제2면에 대하여 경사진 경사부를 포함하는 투명 반도체 기판 및 이의 제조방법이 제공된다.

Description

무색 투명 반도체 기판 및 이의 제조방법{A colorless transparent crystalline silicon substrate, and method of preparing the same}
무색 투명 반도체 기판 및 이의 제조방법에 관한 것이다.
반도체 산업의 발전과 전자기기의 고집적화 및 고성능화의 요구에 따라 다양한 반도체 재료(예를 들어, 결정질 실리콘, 게르마늄, 갈륨비소(GaAs), 갈륨비소인(GaAsP))를 포함하는 반도체 기판이 사용되고 있다. 하지만, 이러한 반도체 재료들로 이루어진 반도체 기판(예를 들어, 웨이퍼)은 가시광선 영역을 투과시키지 못하므로, 본질적으로 불투명하였다. 그 결과, 투명한 전자 기기를 제작하기에는 기판의 불투명성으로 인하여 한계점이 존재하였다.
예를 들어, 결정질 실리콘은 원재료의 풍부함과 높은 안정성으로 인해 태양전지 및 다양한 전자소자 재료로서 사용되어 왔다. 최근에는, 투명 전자 장치 (e.g. 투명 반도체, 투명 디스플레이)와 같은 차세대 장치 개발에 관한 관심이 높아지고 있는 추세이다. 하지만, 기존 결정질 실리콘 기반의 반도체 소자는 결정질 실리콘의 불투명성에 의하여 투명 전자 장치를 구성하는 데에 한계점이 존재한다.
이를 해결하기 위하여, 비정질 실리콘 또는 CdTe 등을 이용한 기판을 사용한 박막 태양전지, 유기물 기반의 기판을 이용한 염료감응형 태양전지 등이 투명 태양전지의 연구 결과물로 제시되어 왔으나, 여전히 일부 가시광선은 흡수되어 기판이 색을 나타내는 한계점이 여전히 존재하였다.
따라서, 무색 투명한 전자 장치의 개발을 위해서는, 무색 투명한 반도체 기판의 개발이 요구된다.
본 발명의 일 구현예는 가시광 영역의 모든 광을 투과하여 무색 투명성을 보이고, 시야각이 향상된 무색 투명 반도체 기판을 제공한다.
일 측면에 따르면, 제1면 및 상기 제1면의 반대측의 제2면을 포함하는 반도체 기판; 상기 반도체 기판을 관통하는 관통홀을 포함하고, 상기 관통홀은 상기 제1면 및 제2면에 대하여 경사진 경사부를 포함하는, 투명 반도체 기판이 제공된다.
일 구현예에 따르면, 상기 관통홀의 직경은 제1면에서부터 제2면까지 증가한다.
일 구현예에 따르면, 상기 관통홀의 길이방향의 단면은 사다리꼴 형상이다.
일 구현예에 따르면, 상기 경사부가 상기 제1면에 대하여 예각을 이루도록 구성된다.
일 구현예에 따르면, 상기 제1면에서 상기 관통홀의 직경은 1 um 이상이다
일 구현예에 따르면, 상기 제1면에서 상기 관통홀의 직경은 하기 수학식 1로 계산되는 헤이즈 값이 1% 미만이 되도록 정의된다:
<수학식 1>
Figure 112019043983203-pat00001
여기서, Td는 확산 투과율이고, Tt는 총 투과율이다.
일 구현예에 따르면, 상기 제1면에서 상기 관통홀들의 간격(S1)은 하기 수학식 2로 계산된다:
<수학식 2>
Figure 112019043983203-pat00002
여기서, L은 기판과 관측자의 거리이다.
일 구현예에 따르면, 상기 투명 반도체 기판은 광-반사층을 더 포함한다.
일 구현예에 따르면, 상기 투명 반도체 기판은 상기 제1면, 상기 경사부, 및 상기 제2면 상에 배치된 광-반사층을 더 포함한다.
일 구현예에 따르면, 상기 투명 반도체 기판은 광-반사방지층을 더 포함한다.
일 구현예에 따르면, 상기 투명 반도체 기판은 상기 제1면, 상기 경사부, 및 상기 제2면 상에 배치된 광-반사방지층을 더 포함한다.
일 구현예에 따르면, 상기 반도체 기판은 결정질 실리콘(c-Si), 게르마늄(Ge), 갈륨비소(GaAs), 갈륨비소인(GaAsP), 비정질 실리콘(a-Si), 또는 이들의 조합을 포함한다.
일 구현예에 따르면, 상기 투명 반도체 기판은 제1면, 제2면 및 경사부 상에 배치된 부동화층(passivation layer)을 더 포함한다.
일 구현예에 따르면, 상기 투명 반도체 기판은 상기 제1면, 제2면 및 경사부와 직접 접하도록 배치된 부동화층을 더 포함한다.
일 구현예에 따르면, 상기 부동화층은 금속, 전이금속, 및 준금속 중에서 선택된 1종 이상의 원소의 산화물, 탄화물 또는 질화물을 포함한다.
일 구현예에 따르면, 제1면 및 상기 제1면에 반대측에 위치한 제2면을 포함하는 반도체 기판을 준비하는 단계; 및 상기 반도체 기판에 복수의 관통홀을 형성하는 단계; 를 포함하고, 상기 관통홀은 상기 제1면 및 제2면에 대하여 경사진 경사부를 포함하는, 투명 반도체 기판의 제조방법이 제공된다.
일 측면에 따르면, 상기 제1면에서 관통홀의 전체 면적은 상기 반도체 기판 면적의 5% 내지 95%로 형성되고, 상기 제2면에서 관통홀의 전체 면적은 상기 반도체 기판 면적의 6% 내지 96%로 형성되고, 상기 제1면에서 관통홀의 전체 면적은 제2면에서 관통홀의 전체 면적 보다 작다.
일 구현예에 따르면, 상기 경사부는 제1면에 대하여 예각을 형성하도록 형성된다.
일 구현예에 따르면, 상기 관통홀을 형성하는 단계 이후에, 부동화층을 형성하는 단계를 더 포함한다.
일 구현예에 따르면, 상기 부동화층을 형성하는 단계 이후에, 광-반사방지층 또는 광-반사층을 형성하는 단계를 더 포함한다.
일 측면에 따른 투명 반도체 기판은 제1면 및 상기 제1면의 반대측의 제2면을 포함하는 반도체 기판; 상기 반도체 기판을 관통하는 관통홀을 포함하고, 상기 관통홀은 상기 제1면 및 제2면에 대하여 경사진 경사부를 포함하는 것에 의하여, 시야각이 넓어져서, 다양한 관찰각도에서도 일정한 투명성을 유지할 수 있다.
도 1은 본 발명의 일 구현예에 따른 무색 투명 반도체 기판의 사시도이다.
도 2는 도 1의 무색 투명 반도체 기판을 I-I' 선을 따라 절단한 단면도이다.
도 3은 무색 투명 반도체 기판의 표면의 관통홀들의 배치를 보여주는 사시도이다.
도 4는 무색 투명 반도체 기판 표면의 관통홀 사이의 간격과 관찰자와 기판 사이의 거리에 관한 상관관계를 나타내는 도면이다.
도 5(a) 및 (b)는 원통형 관통홀을 갖는 기판의 시야각을 보여주는 도면이다.
도 6(a) 및 (b)는 내측면에 경사부를 갖는 관통홀을 갖는 기판의 시야각을 보여주는 도면이다.
도 7은 다른 구현예에 따른 무색 투명 반도체 기판의 사시도이다.
도 8은 일 구현예에 따른 반도체 기판의 식각 시간에 따른 투과율의 변화를 보여주는 그래프이다.
도 9는 다른 구현예에 따른 무색 투명 반도체 기판의 사시도이다.
도 10은 다른 구현예에 따른 무색 투명 반도체 기판의 사시도이다.
도 11은 일 구현예에 따른 무색 투명 반도체 기판을 채용하여 제작한 태양전지를 개략적으로 도시한 평면도이다.
도 12은 도 11의 I-I' 단면을 개략적으로 도시한 단면도이다.
이하에서 설명되는 본 창의적 사상(present inventive concept)은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고, 상세한 설명에 상세하게 설명한다. 그러나, 이는 본 창의적 사상을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 창의적 사상의 기술 범위에 포함되는 모든 변환, 균등물 또는 대체물을 포함하는 것으로 이해되어야 한다.
이하에서 사용되는 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 창의적 사상을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 이하에서, "포함한다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성 요소, 부품, 성분, 재료 또는 이들을 조합한 것이 존재함을 나타내려는 것이지, 하나 또는 그 이상의 다른 특징들이나, 숫자, 단계, 동작, 구성 요소, 부품, 성분, 재료 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다. 이하에서 사용되는 "/"는 상황에 따라 "및"으로 해석될 수도 있고 "또는"으로 해석될 수도 있다.
도면에서 여러 구성요소, 층 및 영역을 명확하게 표현하기 위하여 직경, 길이, 두께를 확대하거나 축소하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 명세서 전체에서 층, 막, 영역, 판 등의 부분이 다른 부분 "상에" 또는 "위에" 있다고 할 때, 이는 다른 부분의 바로 위에 있는 경우뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 명세서 전체에서 제1, 제2 등의 용어는 다양한 구성 요소들을 설명하는데 사용될 수 있지만, 구성 요소들은 용어들에 의하여 한정되어서는 안 된다. 용어들은 하나의 구성 요소를 다른 구성 요소로부터 구별하는 목적으로만 사용된다. 도면에서 구성요소의 일부가 생략될 수 있으나, 이는 발명의 특징에 대한 이해를 돕기 위한 것으로서 생략된 구성요소를 배제하려는 의도가 아니다.
명세서 전체에서 층, 막, 영역, 판 등의 부분이 다른 부분과 "직접 접촉되는" 것이라고 할 때, 이는 일 부분이 다른 부분 사이에 다른 중간층이 없이 물리적으로 접촉되어 있는 것을 의미한다.
"무색"은 색이 없는 것을 의미한다. 예를 들어, CIE 1931 색도도에서 (x, y) 좌표로서 (0.2905, 0.2999), (0.3028, 0.3163), (0.3127, 0.3290), (0.3134, 0.3313), 또는 (0.3324, 0.3474)에 해당하는 색일 수 있다.
도 1은 본 발명의 일 구현예에 따른 무색 투명 반도체 기판을 도시한 평면도이고, 도 2는 도 1의 I-I'를 따라 절단한 단면을 개략적으로 도시한 단면도이다.
먼저, 도 1은 참조하면, 본 발명의 일 구현예에 따른 무색 투명 반도체 기판(10)은 제1면(12) 및 제2면(13)을 포함하고, 상기 제1면 및 제2면 사이의 두께를 가지며, 상기 실리콘 기판(10)은 제1면(12), 제2면(13) 및 상기 제1면과 제2면 사이의 두께를 관통하는 복수의 관통홀(11)들을 포함한다.
상기 관통홀(11)들은 임의의 패턴을 형성할 수 있으나, 이에 한정되는 것은 아니다. 예를 들어, 상기 관통홀(11)들은 서로 동일한 간격을 유지하면서 기판에서 형성될 수 있다.
제1면(12)에서의 관통홀의 전체 면적은 반도체 기판의 전체 면적의 5% 내지 95%로 형성될 수 있고, 제2면(13)에서의 관통홀의 전체 면적은 반도체 기판의 전체 면적의 6% 내지 96%로 형성될 수 있다. 제1면에서의 관통홀의 전체면적은 제2면에서의 관통홀의 면적에 비하여 더 작다.
상기 관통홀(11)에 대하여 도 2를 참조하여 더 구체적으로 살펴보면, 상기 관통홀(11)은 제1면(22)에서 기판의 두께를 통과하여 제2면(23)으로 연장하는 측벽을 가지며, 상기 측벽은 제1 경사부(24) 및 제2 경사부(25)를 포함할 수 있다.
상기 제1 경사부(24) 및 제2 경사부(25)는 서로에 대하여 거리가 멀어지는 방향으로 연장하도록 구성될 수 있으나, 이에 한정되지 않고, 서로 평행한 방향으로 연장하도록 구성될 수도 있다.
상기 제1 경사부(24)는 제1면(22)에 대하여 예각(θ1)을 형성하도록 구성될 수 있고, 상기 제2 경사부(25)는 제1면(22)에 대하여 예각(θ2)을 형성하도록 구성될 수 있다. 이때, 상기 예각(θ1) 및 예각(θ2)는 서로 동일하거나 상이할 수 있다. 더 구체적으로 후술하겠으나, 상기 예각(θ1) 및 예각(θ2)의 크기에 따라 시야각이 향상될 수 있다.
관통홀(21)의 단면은 피라미드 형상을 가질 수 있으나, 이에 한정되는 것은 아니며, 예각(θ1) 및 예각(θ2)의 크기에 따라 평행사변형 형상도 가질 수 있다. 또한, 복수의 관통홀은 서로 동일하거나 상이한 단면 형상을 가질 수 있다. 복수의 관통홀이 동일한 단면 형상을 갖는 경우 일정한 시야각이 확보될 수 있다. 복수의 관통홀이 상이한 단면 형상을 갖는 경우 관찰 각도에 따라 상이한 시야각을 가질 수 있어서, 관찰각에 따라 투명도를 조절하기에 용이하다.
관통홀(21)은 제1면 및 제2면에서의 직경(a1) 및 직경(b1)은 서로 상이하다. 예를 들어, 직경(a1)은 직경(b1) 보다 작을 수 있다. 또한, 상기 반도체 기판은 복수의 관통홀(21)을 포함할 수 있으며, 상기 관통홀의 직경(a1) 및 (a2)는 서로 상이할 수 있고 직경(b1) 및 (b2)는 서로 상이할 수 있으나, 관찰 각도에 따라 동등한 수준의 시야각을 확보하기 위한 관점에서, 직경(a1) 및 (a2)는 서로 동일하고 직경(b1) 및 (b2)는 서로 동일한 것이 바람직하다.
관통홀(21)은 반도체 기판을 식각하는 방법, 또는 반도체 증착 및 성장 방법(예를 들어, 폴리실리콘 성장 방법)에 의하여 제작될 수 있다.
상기 반도체 기판을 식각하는 방법은 건식 식각 또는 습식 식각 방법을 포함할 수 있다.
일 구현예에 따르면, 상기 관통홀(11)은 상기 반도체 기판(10)의 제1면(12)에 포토리소그래피 공정을 이용하여 식각할 부분을 패터닝한다. 이후, 금속 마스크 증착 공정을 통해 패터닝되지 않은 나머지 제1면(12) 상에 금속 마스크층을 형성하고, 포토레지스트를 제거한다. 이후에, SF6 및 C4F8 가스를 기판과 접촉시킴으로써 반도체 기판(10) 상에 복수의 관통홀(11)이 제작된다. 이때, SF6 및 C4F8 가스의 유량을 조절하는 것에 의하여, 관통홀 내측면의 경사도가 조절된다.
다른 구현예에 따르면, 상기 관통홀(11)은 반도체 기판(10)의 제1면(12)에 포토리소그래피 공정을 이용하여 식각되지 않을 부분을 패터닝한다. 이후에, 염기성 식각 용액 또는 산성 식각 용액에 반도체 기판을 침지시키는 것에 의하여 복수의 관통홀이 제작된다.
이때, 상기 염기성 식각 용액을 이용하여 관통홀을 제작하는 경우에는 포토리소그래피 공정 이후에, 기판을 염기성 식각 용액(예를 들어, KOH)에 침지시킴으로써, 복수의 관통홀이 제작된다. 상기 산성 식각 용액(예를 들어, 불산/과산화수소 또는 질산/불산 혼합 용액)을 이용하여 관통홀을 제작하는 경우에는, 포토리소그래피 공정 이후에, 선택적으로 제1면(12) 중 식각될 부분에 금속 촉매층을 형성한 후, 산성 식각 용액에 기판을 침지시킴으로써, 복수의 관통홀이 제작된다.
이때, 반도체 기판의 결정 구조 및 식각 용액의 농도에 따라 관통홀 내측면의 경사도가 조절된다. 또한, 식각 용액 내에 기판의 침지시간을 조절하는 것에 의하여 관통홀의 직경이 조절된다.
예를 들어, 제1면에서 103㎛의 직경을 갖는 관통홀을 포함한 반도체 기판을 산성 식각 용액(예를 들어, RSE-100)에 침지시킨 후 30초 후에 제1면에서의 관통홀의 직경이 113㎛로 약 10% 넓어졌다. 관통홀의 직경이 넓어짐에 따라, 관통홀들 간의 간격은 상대적으로 줄어들고, 그 결과 광 투과도가 향상될 수 있다. 이러한 결과를 뒷받침 하기 위하여, 식각 시간에 따른 관통홀의 직경 변화 및 광 투과율의 변화를 측정하였고, 그 결과를 도 8에서 그래프로 보여준다. 도 8을 참고하면, 식각 시간이 증가함에 따라 관통홀의 직경은 넓어지고, 그 결과 광투과율이 증가함을 알 수 있다.
상기 반도체 증착 및 성장 방법은, 예를 들어 기재 상에 SiO2 비드(beads)를 배치하고, 반응성 이온 식각(Reactive ion etch; RIE)에 의해 SiO2 비드의 크기를 조절하여 SiO2 비드 사이의 간격을 조절한 후, 기재 상에 반도체 물질을 증착하는 것에 의하여 SiO2 비드 사이에 반도체를 증착하고, SiO2 비드 및 기판을 제거하여, 관통홀을 구비한 반도체 기판이 제작될 수 있다.
도 3은 반도체 기판의 제1면을 상기 제1면에 대하여 수직방향에서 내려다본 상면도이다. 도 3을 참고하면, 반도체 기판(30)은 복수의 관통홀(31)을 포함하고, 상기 관통홀(31)들은 일정한 간격(d2)으로 서로 이격되어 배치된다. 상기 관통홀(31)들은 도 3에서 보는 바와 같이 원형 구멍일 수 있으나, 이에 한정되지 않고 다각형 구멍(미도시)일 수 있다. 복수의 관통홀(31)들 각각의 크기는, 적어도 가시광 영역의 모든 광을 통과시키고, 포토리소그래피 공정으로 제작 가능하도록 1㎛ 이상 20 cm 이하로 형성될 수 있다. 여기서, 관통홀(31)의 직경(d1)은 원의 지름, 또는 다각형의 경우 두 개의 꼭지점을 잇는 선분 중 가장 큰 값을 의미한다. 상기 관통홀(31)의 직경을 1㎛ 이상으로 구성함으로써, 가시광을 모두 통과시킬 수 있다.
다른 구현예에 따르면, 상기 관통홀(31)의 직경(d1)은 100 ㎛이상일 수 있으며, 상기 관통홀(31)의 직경(d1)이 100㎛ 이상인 경우, 가시광이 광산란 및 광확산 없이 기판을 모두 투과할 수 있으므로, 기판(30)의 투명성이 향상된다. 상기 관통홀(31)의 직경(d1)이 100㎛인 경우에 하기 수학식 1로 계산된 헤이즈 값은 0.95%로서, 공지된 유리의 헤이즈 값 0.85%와 매우 근접한 값을 가짐을 확인하였다. 따라서, 관통홀(31)의 직경(d1)이 100㎛이상인 경우에 유리와 같이 투명한 기판이 얻어짐을 알 수 있다.
<수학식 1>
Figure 112019043983203-pat00003
여기서, Td는 확산 투과율이고, Tt는 총 투과율이다.
또한, 도시하지 않았으나, 제2면에서의 관통홀의 직경이 제1면에서의 관통홀의 직경에 비하여 더 큼으로써, 가시광의 산란 없이 광이 관통홀을 통과할 수 있다. 그 결과, 반도체 기판은 특정 색이 발현되지 않아 무색 투명한 성질을 가질 수 있다.
도 4를 참고하면, 반도체 기판(40)이 시각적으로 무색 투명하게 인식되기 위하여, 반도체 기판에 배치된 관통홀(41)이 시각적으로 인식되지 않아야 한다. 구체적으로, 관통홀(41)간의 거리(S1)가 하기 수학식 2을 만족하도록 관통홀의 간격을 조절한다면, 관통홀은 시각적으로 인식되지 않는다.
<수학식 2>
Figure 112019043983203-pat00004
여기서, L은 관찰자와 기판 사이의 거리이고, S1은 관통홀들 간의 간격이다.
반도체 기판의 사용 용도에 따라, 관찰자와 기판 사이의 거리를 고려하여 관통홀들의 간격을 제어함으로써, 반도체 기판의 두께에 의존하지 않고, 무색 투명한 반도체 기판을 얻을 수 있다.
예를 들어, 관통홀의 간격(S1)은 200㎛ 이하로 형성될 수 있으나, 이에 한정되지 않는다.
도 5 및 6은 기존의 원통형 관통홀을 갖는 반도체 기판(50) 및 본 발명의 일 구현예에 따른 관통홀을 갖는 반도체 기판(60)의 시야각의 차이를 보여주는 도면이다.
도 5(a)를 참고하면, 기존의 원통형 관통홀을 갖는 반도체 기판(50)의 관통홀(51)의 두께부는 제1면 및 제2면에 수직하므로, 시야각이 제한된다. 즉, 도 5(a)에서 보는 바와 같이, 기존의 원통형 관통홀을 갖는 반도체 기판(50)에서의 시야각(β1)은 제한적이다. 또한, 이러한 시야각을 넓히기 위해서는 시야에서 관통홀(51)의 두께부가 인식되지 않도록 하는 것이 중요하므로, 반도체 기판(50)의 두께를 감소시켜야 한다.
이와 대조적으로, 도 6(a)를 참고하면, 본 발명의 일 구현예에 따른 반도체 기판(60)은 관통홀(61)의 두께부가 경사를 갖고 있으므로, 시야각(β2)는 도 5(a)에서의 시야각(β1)에 비해 더 크다. 그 결과, 시야각을 높이기 위하여 반도체 기판의 두께를 조절할 필요성이 없고, 두께부의 경사도의 조절을 통하여 충분한 시야각의 확보가 가능하다.
뿐만 아니라, 도 5(b) 및 6(b)에서 보는 바와 같이, 반도체 기판을 비스듬히 기울이는 경우, 원통형 관통홀을 구비한 기판의 경우 관통홀 내벽(즉, 두께부)이 인식되어 투명도의 변화가 감지될 수 있으나, 경사부를 구비한 관통홀을 구비한 기판의 경우 경사 각도 이하의 각도까지 기울이는 경우에도 관통홀 내벽에 시야가 닿지 않으므로, 균일한 투명도를 유지할 수 있다.
도 7은 다른 구현예에 따른 무색 투명 반도체 기판의 사시도이다.
도 7을 참고하면, 다른 구현예에 따른 무색 투명 반도체 기판(70)은 제1면(72) 및 제2면(73)을 포함하고, 상기 제1면 및 제2면 사이의 두께(74)를 가지며, 상기 실리콘 기판(70)은 제1면(72), 제2면(73) 및 상기 제1면과 제2면 사이의 두께를 관통하는 복수의 관통홀(71)들을 포함하고, 상기 제1면, 제2면, 및 상기 제1면과 제2명 사이의 두께(74)를 관통하는 복수의 관통홀(71)의 내측면을 덮는 코팅층(75)을 더 포함한다, 상기 코팅층은 광-반사방지층 또는 광-반사층을 포함한다.
상기 광-반사방지층은 입사되는 광 중 실리콘 기판 표면에 의해 반사되는 광의 반사율을 감소시킬 수 있다.
상기 광-반사방지층은 예를 들면, 실리콘 질화막, 수소를 포함한 실리콘 질화막, 실리콘 산화막, 실리콘 산화 질화막, MgF2, ZnS, TiO2 및 CeO2로 이루어진 군에서 선택된 어느 하나의 단일막 또는 2개 이상의 막이 조합된 다층막 구조를 가질 수 있다. 코팅층(75), 예를 들어 광-반사방지층은 제1면(72), 복수의 관통홀(71)의 내측면, 및 제2면(73)을 덮도록 형성되어, 제1면 및 제2면으로부터의 광 반사를 감소시킬 뿐만 아니라, 관통홀(71)을 통과하는 광의 반사도 감소시킨다.
상기 광-반사방지층은 표면에 피라미드, 정사각형, 삼각형 등 다양한 요철 형태의 표면 구조체를 포함할 수 있다. 표면 구조체는 건식/습식 식각 등과 같은 다양한 방법에 의해 광-반사방지층의 표면 거칠기를 증가시키는 방법 등에 의해 형성할 수 있다. 이러한 광-반사방지층의 도입으로부터 반도체 기판의 투명성이 향상된다.
상기 광-반사층은 반도체 기판상에 입사되는 광의 반사율을 높일 수 있다.
상기 광-반사층은 표면 반사도가 높은 금속 코팅 또는 금속 박편을 포함할 수 있다. 예를 들어, 상기 금속은 Al, Ag, Au 등의 광을 반사시킬 수 있는 금속을 모두 포함한다. 다르게는, 광-반사층은 반도체 기판의 표면을 연마(polishing)하는 것에 의하여 형성될 수 있다.
상기 광-반사방지층 및 상기 광-반사층은, 스퍼터링(sputtering), 전자빔 증착법(e-beam evaporation), 화학적 기상 증착법(CVD; chemical vapor deposition), 물리적 기상 증착법(PVD; physical vapor deposition), 금속 유기 화학적 기상 증착법(MOCVD; metal-organic chemical vapor deposition), 분자빔 에피택시(MBE; molecular beam epitaxy), 및 원자층 증착법(Atomic Layer Deposition) 등의 방법으로 형성할 수 있으나, 이에 한정되지 않는다.
도 9는 다른 구현예에 따른 무색 투명 반도체 기판의 사시도이다.
도 9를 참고하면, 무색 투명 반도체 기판(90)은 제1면(92) 및 제2면(93)을 포함하고, 상기 제1면 및 제2면 사이의 두께(94)를 가지며, 상기 실리콘 기판(90)은 제1면(92), 제2면(93) 및 상기 제1면과 제2면 사이의 두께를 관통하는 복수의 관통홀(91)들을 포함하고, 상기 제1면, 제2면, 및 상기 제1면과 제2면 사이의 두께(94)를 관통하는 복수의 관통홀(91)의 내측면을 덮는 코팅층(95')을 더 포함한다.
상기 코팅층(95')은 부동화층을 포함할 수 있다. 상기 부동화층은 기판 표면에 존재하는 결함을 부동화하고 입사되는 태양광의 반사율을 감소시킬 수 있다. 상기 기판 표면에 존재하는 결함이 부동화되면, 표면의 안정화가 가능하여 암시적 개방전압(Implied Voc)이 증가한다. 예를 들어, 동일한 반도체 기판 표면에 대하여 부동화층을 적용하지 않은 경우 암시적 개방전압이 517 mV 였으나, 부동화층을 적용한 경우 암시적 개방전압이 536 mV로 증가하였다.
뿐만 아니라, 이러한 기판을 태양전지에 적용하는 경우, 태양광 반사율이 감소되어 P-N 접합까지 도달되는 광량이 증대되어 태양전지의 단락전류가 증가하고, 그 결과 태양전지의 광전변환효율이 향상될 수 있다.
상기 부동화층은 스퍼터링(sputtering), 전자빔 증착법(e-beam evaporation), 화학적 기상 증착법(CVD; chemical vapor deposition), 물리적 기상 증착법(PVD; physical vapor deposition), 금속 유기 화학적 기상 증착법(MOCVD; metal-organic chemical vapor deposition), 분자빔 에피택시(MBE; molecular beam epitaxy), 및 원자층 증착법(Atomic Layer Deposition) 등의 방법으로 형성할 수 있으나, 이에 한정되지 않는다.
도 10은 다른 구현예에 따른 무색 투명 반도체 기판의 사시도이다.
도 10을 참고하면, 무색 투명 반도체 기판(100)은 제1면(102) 및 제2면(103)을 포함하고, 상기 제1면 및 제2면 사이의 두께(104)를 가지며, 상기 실리콘 기판(100)은 제1면(102), 제2면(103) 및 상기 제1면과 제2면 사이의 두께를 관통하는 복수의 관통홀(101)들을 포함하고, 상기 제1면, 제2면, 및 상기 제1면과 제2면 사이의 두께(104)를 관통하는 복수의 관통홀(101)의 내측면을 덮는 제1코팅층(105) 및 제2코팅층(106)을 더 포함한다. 이때, 상기 제1코팅층 및 제2코팅층은 서로 접하도록 배치되고, 제1코팅층은 제1면, 제2면 및 상기 관통홀의 내측면과 직접적으로 접촉하도록 배치될 수 있다. 상기 제2코팅층은 상기 제1코팅층 상에 배치될 수 있다.
상기 제1코팅층(105)은 부동화층이고, 상기 제2코팅층(106)은 광-반사방지층 또는 광-반사층일 수 있다. 상기 부동화층, 상기 광-반사방지층, 및 상기 광-반사층에 관한 내용은 전술한 내용을 참고한다.
일 구현예에 따르면, 전술한 투명 반도체 기판은 반도체 기판을 사용하는 다양한 전자장치, 예를 들어, 메모리 반도체, 비메모리 반도체, 전자회로를 포함하는 장치, 태양전지, 유기발광소자, 발광장치(LED), 조명장치 등에 사용될 수 있다.
도 11은 일 구현예에 따른 무색 투명 반도체 기판을 이용하여 제작한 태양전지의 사시도이다.
본 발명의 일 실시예에 따른 태양전지(1100)는, 무색 투명 반도체 기판(110), 반도체 기판(110)의 제1 면(S1) 상에 위치하는 제1 층(120), 제1 면(S1)과 반대면인 반도체 기판(110)의 제2 면(S2) 상에 위치하는 제2 층(130), 제1 층(120) 상에 위치하고 제1 층(120)과 접속된 제1 전극부(140), 및 제2 층(130) 상에 위치하고 제2 층(130)과 접속된 제2 전극부(150)를 포함할 수 있다. 또한, 태양전지(100)는 제1 층(120) 상에 위치하는 반사방지막(160)과 보호막(170)을 더 포함할 수 있다.
상기 무색 투명 반도체 기판(110)에 관한 설명 중 중복되는 내용은 생략하고, 하기에서는 전술하지 않은 내용을 추가로 기술한다.
일 구현예에서, 상기 무색 투명 반도체 기판은 N형 또는 P형 결정질 실리콘 반도체 기판일 수 있다. 예를 들어, 결정질 실리콘 반도체 기판에는 N형 불순물로서 5족 원소인 P, As, Sb 등이 도핑될 수 있다. 예를 들어, 결정질 실리콘 반도체 기판은 P형 불순물로서 3족 원소인 B, Ga, In 등이 도핑 되어 P형으로 구현될 수 있다.
한편, 도면에 도시하지는 않았으나, 반도체 기판의 수광면은 피라미드, 정사각형, 삼각형 등 다양한 형태의 요철구조(미도시)를 포함할 수 있다. 요철구조(미도시)는 반도체 기판으로 입사하는 광의 반사율을 감소시켜, 태양전지(1100)의 광전변화효율이 향상될 수 있다.
제1 층(120)은 반도체 기판(110)과 P-N접합을 형성할 수 있다. 예를 들어, 제1 층(120)은 반도체 기판(110)에 제2 도전형을 가지는 불순물이 도핑되어 형성된 에미터층일 수 있다. 따라서, 반도체 기판(110)의 제1 면(S1)은 명확하게 구분되는 영역이 아니며, P-N접합이 이루어지는 영역으로 이해될 수 있다.
예를 들어, 반도체 기판(110)이 N형 불순물로 도핑된 경우, 제1 층(120)은 P형 불순물로 도핑될 수 있으며, 반대로 반도체 기판(110)이 P형 불순물로 도핑된 경우, 제1 층(120)은 N형 불순물로 도핑될 수 있다. 이와 같이 에미터층인 제1 층(120)과 결정질 실리콘 반도체 기판(110)이 서로 반대의 도전형을 가지면, 반도체 기판(110)과 제1 층(120)의 계면에 P-N접합(junction)이 형성되고, P-N접합에 광이 조사되면 광전효과에 의해 광기전력이 발생할 수 있다.
제2 층(130)은 예를 들어, 반도체 기판(110)에 제1 도전형을 가지는 불순물이 도핑되어 형성된 후면전계층(BSF)일 수 있다. 따라서, 반도체 기판(110)의 제2 면(S2)은 명확하게 구분되는 영역이 아니며, 반도체 기판(110)에서 후면전계층(BSF)을 구획하는 영역으로 이해될 수 있다.
후면전계층(BSF)인 제2 층(130)은 캐리어가 반도체 기판(110)의 배면으로 이동하여 재결합되는 것을 방지할 수 있으며, 이에 의해 태양전지(1100)의 개방전압(Voc)이 상승하여 태양전지(1100)의 효율이 향상될 수 있다.
제1 전극부(140)와 제2 전극부(150)는 광의 조사에 의해 생성된 캐리어를 수집하며, 태양전지(1100)와 전기적으로 연결된 외부의 전자장치로 캐리어가 이동하는 이동 경로가 된다.
제1 전극부(140)는 태양전지(1100)의 수광면에 위치할 수 있는데, 이때 제1 전극부(140)는 마이크로 그리드 패턴을 가질 수 있다. 일 예로, 마이크로 그리드 패턴의 선폭은 5㎛ 내지 1㎜일 수 있으며, 이에 의해 제1 전극부(140)의 개구율은 90%이상으로 형성될 수 있다. 따라서, 제1 전극부(140)에 의해 입사되는 광이 가려지는 현상을 최소화할 수 있다. 반면에, 제2 전극부(150)는 결정질 실리콘 반도체 기판(110)의 제2 면(S2)과 동일한 형상을 가지고, 태양전지(1100)의 저면 전체에 형성될 수 있다.
한편, 반도체 기판(110)은 제1 면(S1)에서부터 제2 면(S2)까지 반도체 기판(110)을 관통하는 복수의 관통홀(H)들을 포함할 수 있다. 상기 복수의 관통홀(H)들은 적어도 제1 층(120), 제2 층(130), 및 제2 전극부(150)를 관통하도록 연장될 수 있다. 이때, 마이크로 그리드 패턴을 가지는 제1 전극부(140)는 복수의 관통홀(H)들 사이에 위치할 수 있다. 따라서, 태양전지(1100)로 입사되는 광 중 일부는 복수의 관통홀(H)들을 통과하여 태양전지(1100)는 투광성을 가질 수 있다.
상기 관통홀(H)에 관한 설명은 전술한 무색 투명 반도체 기판에서의 설명을 참고한다.
또한, 본 발명의 일 구현예에 따른 태양전지(1100)는 Filling Fraction를 조절함으로써, 태양전지(1100)의 투명도 즉, 밝기를 조절할 수 있다. Filling Fraction은 반도체 기판(110) 면적에서 복수의 관통홀(H)들의 전체 면적을 뺀 값을 결정질 실리콘 반도체 기판(110) 면적으로 나눈 값을 의미한다. 본 발명의 일 구현예에 따른 태양전지(1100)는 Filling Fraction이 증가함에 따라 투과율이 감소하는데, 이때 태양전지(1100)는 특정 색이 발현되지 않는 투명한 성질을 가지므로, Filling Fraction이 증가함에 따라 태양전지(1100)는 점차 어두운 성질을 가질 수 있다. 따라서, 본 발명의 일 구현예에 따른 태양전지(1100)는 태양전지(1100)가 적용되는 다양한 환경에 맞추어 투과도 즉, 투명도를 조절할 수 있다. 예를 들어, 본 발명의 일 구현예에 따른 태양전지(1100)가 자동자의 선루프에 적용되는 경우와, 건물의 창호에 적용되는 경우 태양전지(1100)의 투명도는 서로 다르게 설정될 수 있다.
하기 표 1은 복수의 관통홀(H)들의 전체 면적에 따른 태양전지(1100)의 광전변환효율을 나타내는데, 여기서 복수의 관통홀(H)들의 전체 면적은 Filling Fraction으로 표시할 수 있다.
Filling Fraction 40% 50% 60% 70% 80% 95% 100%
Voc(mV) 538 538 548 578 588 590 596
Jsc(mA/cm2) 15.8 19.1 23.8 26.5 29.4 35.0 36.4
Fill Factor(%) 59.0 57.9 60.7 66.2 66.0 68.0 75.2
Efficiency(%) 5.0 6.0 7.9 10.1 11.4 14.0 16.3
상기 표 1에서 알 수 있는 바와 같이, Filling Fraction이 증가할수록 태양전지(1100)의 효율은 향상된다. 한편, 상술한 바와 같이 Filling Fraction이 증가하면, 태양전지(1100)의 투과율이 감소하는바, 태양전지(1100)의 투명도를 증가시키기 위해서 Filling Fraction을 감소시킬 수 있다. 그러나, Filling Fraction이 40% 보다 작아지면, 태양전지(1100)의 효율이 5% 미만이 되므로 바람직하지 않다. 반면에, Filling Fraction이 95% 이상이면, 태양전지(1100)가 투광성을 유지하기 어려워진다. 따라서, 복수의 관통홀(H)들의 전체 면적은 반도체 기판(110) 면적의 5% 보다 크고 내지 60% 이하로 형성될 수 있으며, 태양전지(1100)의 효율 및 투과도를 고려하여 바람직하게는 20% 이상 50% 이하로 형성될 수 있다.
이상에서는 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.
10, 20, 30, 40, 50, 60, 70: 반도체 기판
11, 21, 31, 41, 51, 61, 71: 관통홀
12, 22, 72: 제1면
13, 23, 73: 제2면
14, 74: 두께부
24, 25: 경사부

Claims (24)

  1. 제1면 및 상기 제1면의 반대측의 제2면을 포함하는 반도체 기판;
    상기 반도체 기판을 관통하는 관통홀을 포함하고, 상기 관통홀의 전체 면적이 상기 반도체 기판 면적의 5% 내지 60%이고,
    상기 관통홀은 일정한 간격으로 서로 이격되어 배치되고, 상기 관통홀들의 간격(S1)은 하기 수학식 2로 계산되며,
    <수학식 2>
    Figure 112021039222320-pat00021

    여기서, L은 기판과 관측자의 거리이고,
    상기 관통홀은 상기 제1면 및 제2면에 대하여 경사진 경사부를 포함하는, 투명 반도체 기판.
  2. 제1항에 있어서,
    상기 관통홀의 직경은 제1면에서부터 제2면까지 증가하는, 투명 반도체 기판.
  3. 제1항에 있어서,
    상기 관통홀의 길이방향의 단면은 사다리꼴 형상인, 투명 반도체 기판.
  4. 제1항에 있어서,
    상기 경사부가 상기 제1면에 대하여 예각을 이루도록 구성된, 투명 반도체 기판.
  5. 제1항에 있어서,
    상기 제1면에서 상기 관통홀의 직경은 1 um 이상인, 투명 반도체 기판.
  6. 제1항에 있어서,
    상기 제1면에서 상기 관통홀의 직경은 하기 수학식 1로 계산되는 헤이즈 값이 1% 미만이 되도록 정의되는, 투명 반도체 기판:
    <수학식 1>
    Figure 112019043983203-pat00005

    여기서, Td는 확산 투과율이고, Tt는 총 투과율이다.
  7. 삭제
  8. 제1항에 있어서,
    상기 투명 반도체 기판은 광-반사층을 더 포함하는, 투명 반도체 기판.
  9. 제1항에 있어서,
    상기 투명 반도체 기판은 상기 제1면, 상기 경사부, 및 상기 제2면 상에 배치된 광-반사층을 더 포함하는, 투명 반도체 기판.
  10. 제1항에 있어서,
    상기 투명 반도체 기판은 광-반사방지층을 더 포함하는, 투명 반도체 기판.
  11. 제1항에 있어서,
    상기 투명 반도체 기판은 상기 제1면, 상기 경사부, 및 상기 제2면 상에 배치된,광-반사방지층을 더 포함하는, 투명 반도체 기판.
  12. 제1항에 있어서,
    상기 반도체 기판은 결정질 실리콘(c-Si), 게르마늄(Ge), 갈륨비소(GaAs), 갈륨비소인(GaAsP), 비정질 실리콘(a-Si), 또는 이들의 조합을 포함하는, 투명 반도체 기판.
  13. 제1항에 있어서,
    상기 투명 반도체 기판은 제1면, 제2면 및 경사부 상에 배치된 부동화층(passivation layer)을 더 포함한, 투명 반도체 기판.
  14. 제1항에 있어서,
    상기 투명 반도체 기판은 상기 반도체 기판의 제1면, 제2면 및 경사부와 직접 접촉하도록 배치된 부동화층을 더 포함하는, 투명 반도체 기판
  15. 제13항에 있어서,
    상기 부동화층은 금속, 전이금속, 및 준금속 중에서 선택된 1종 이상의 원소의 산화물, 탄화물 또는 질화물을 포함하는, 투명 반도체 기판.
  16. 제1면 및 상기 제1면에 반대측에 위치한 제2면을 포함하는 반도체 기판을 준비하는 단계; 및
    상기 반도체 기판에 복수의 관통홀을 형성하는 단계;
    를 포함하고,
    상기 관통홀의 전체 면적이 상기 반도체 기판 면적의 5% 내지 60%이고,
    상기 관통홀은 일정한 간격으로 서로 이격되어 배치되고, 상기 관통홀들의 간격(S1)은 하기 수학식 2로 계산되며,
    <수학식 2>
    Figure 112021039222320-pat00022

    여기서, L은 기판과 관측자의 거리이고,
    상기 관통홀은 상기 제1면 및 제2면에 대하여 경사진 경사부를 포함하는, 투명 반도체 기판의 제조방법.
  17. 삭제
  18. 제16항에 있어서,
    상기 경사부는 제1면에 대하여 예각을 형성하도록 형성되는, 투명 반도체 기판의 제조방법.
  19. 제16항에 있어서,
    상기 관통홀을 형성하는 단계 이후에, 부동화층을 형성하는 단계를 더 포함하는, 투명 반도체 기판의 제조방법.
  20. 제19항에 있어서,
    상기 부동화층을 형성하는 단계 이후에, 광-반사방지층 또는 광-반사층을 형성하는 단계를 더 포함하는, 투명 반도체 기판의 제조방법.
  21. 제1항 내지 제6항 및 제8항 내지 제15항 중 어느 한 항에 따른 투명 반도체 기판을 포함하는 전자장치.
  22. 제1면 및 상기 제1면의 반대측의 제2면을 포함하는 반도체 기판;
    상기 반도체 기판을 관통하는 관통홀을 포함하고,
    상기 관통홀은 상기 제1면 및 제2면에 대하여 경사진 경사부를 포함하고,
    상기 관통홀은 제1경사부 및 제2경사부를 포함하고, 상기 제1경사부는 제1면에 대하여 θ1의 예각을 형성하도록 구성되고, 상기 제2 경사부는 제1면에 대하여 θ2의 예각을 형성하도록 구성되고, 상기 θ1 및 θ2는 동일한, 투명 반도체 기판.
  23. 제1면 및 상기 제1면의 반대측의 제2면을 포함하는 반도체 기판;
    상기 반도체 기판을 관통하는 관통홀을 포함하고,
    상기 관통홀은 상기 제1면 및 제2면에 대하여 경사진 경사부를 포함하고,
    상기 관통홀은 제1경사부 및 제2경사부를 포함하고, 상기 제1경사부는 제1면에 대하여 θ1의 예각을 형성하도록 구성되고, 상기 제2 경사부는 제1면에 대하여 θ2의 예각을 형성하도록 구성되고, 상기 θ1 > θ2인, 투명 반도체 기판.
  24. 제1면 및 상기 제1면의 반대측의 제2면을 포함하는 반도체 기판;
    상기 반도체 기판을 관통하는 관통홀을 포함하고,
    상기 관통홀은 상기 제1면 및 제2면에 대하여 경사진 경사부를 포함하고,
    상기 관통홀은 제1경사부 및 제2경사부를 포함하고, 상기 제1경사부는 제1면에 대하여 θ1의 예각을 형성하도록 구성되고, 상기 제2 경사부는 제1면에 대하여 θ2의 예각을 형성하도록 구성되고, 상기 θ1 < θ2인, 투명 반도체 기판.
KR1020190049829A 2018-11-29 2019-04-29 무색 투명 반도체 기판 및 이의 제조방법 Active KR102253547B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US17/267,031 US11894476B2 (en) 2018-11-29 2019-06-14 Colorless transparent semiconductor substrate and method for manufacturing same
PCT/KR2019/007221 WO2020111422A1 (ko) 2018-11-29 2019-06-14 무색 투명 반도체 기판 및 이의 제조방법

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20180150847 2018-11-29
KR1020180150847 2018-11-29

Publications (2)

Publication Number Publication Date
KR20200064868A KR20200064868A (ko) 2020-06-08
KR102253547B1 true KR102253547B1 (ko) 2021-05-18

Family

ID=71089434

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190049829A Active KR102253547B1 (ko) 2018-11-29 2019-04-29 무색 투명 반도체 기판 및 이의 제조방법

Country Status (2)

Country Link
US (1) US11894476B2 (ko)
KR (1) KR102253547B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102509612B1 (ko) * 2021-02-25 2023-03-14 울산과학기술원 양면 투광성 향상을 위한 투명 반도체 기판 및 그 제조방법
KR102794680B1 (ko) * 2022-12-21 2025-04-11 (재)한국나노기술원 3차원 소자 제작을 위한 미세 관통 전극이 형성된 투명 기판 및 그 제조 방법
US20240402006A1 (en) * 2023-06-02 2024-12-05 International Business Machines Corporation Flexible ultraviolet sensor

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010232563A (ja) 2009-03-27 2010-10-14 National Institute Of Advanced Industrial Science & Technology 多接合型光学素子
JP2013004772A (ja) 2011-06-17 2013-01-07 Fuji Electric Co Ltd 薄膜太陽電池及びその製造方法
WO2018157495A1 (zh) * 2017-03-03 2018-09-07 广东爱康太阳能科技有限公司 打孔perc双面太阳能电池及其组件、系统和制备方法

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0500451B1 (fr) * 1991-02-21 1999-01-07 Phototronics Solartechnik GmbH Dispositif photovoltaique et module solaire à transparence partielle, et procédé de fabrication
AU4455601A (en) * 2000-03-22 2001-10-03 Citizen Watch Co. Ltd. Hole structure and production method for hole structure
US7253868B2 (en) 2002-08-21 2007-08-07 Samsung Electronics Co., Ltd. Liquid crystal display device comprising a plurality of spacers having compression ratios gradually increasing as advancing from a center to left and right edges of display region
WO2004064167A1 (ja) * 2003-01-10 2004-07-29 Kaneka Corporation 透光性薄膜太陽電池モジュールおよびその製造方法
JP4454514B2 (ja) * 2005-02-14 2010-04-21 三洋電機株式会社 光起電力素子および光起電力素子を含む光起電力モジュールならびに光起電力素子の製造方法
KR100725110B1 (ko) * 2005-12-14 2007-06-04 한국과학기술원 투과형 집적형 박막 태양전지 및 그 제조 방법.
US7515793B2 (en) * 2006-02-15 2009-04-07 International Business Machines Corporation Waveguide photodetector
TWI320974B (en) * 2006-09-27 2010-02-21 Sino American Silicon Prod Inc Solar cell and method of fabircating the same
DE102006050047A1 (de) 2006-10-24 2008-04-30 Giesecke & Devrient Gmbh Durchsichtssicherheitselement mit Mikrostrukturen
KR101053790B1 (ko) * 2007-07-10 2011-08-03 주성엔지니어링(주) 태양 전지 및 그 제조 방법
JP5571870B2 (ja) 2007-09-21 2014-08-13 株式会社東芝 極微細構造を有する光透過型金属電極およびその製造方法
US8198528B2 (en) 2007-12-14 2012-06-12 Sunpower Corporation Anti-reflective coating with high optical absorption layer for backside contact solar cells
US8081319B2 (en) * 2008-06-12 2011-12-20 Ahura Scientific Inc. Adjustable two dimensional lamellar grating
US7795067B1 (en) * 2009-03-30 2010-09-14 Solopower, Inc. Semitransparent flexible thin film solar cells and modules
AU2010201980A1 (en) * 2009-05-21 2010-12-09 Suntech Power Co., Ltd. Thin film solar module
US8551866B2 (en) * 2009-05-29 2013-10-08 Solexel, Inc. Three-dimensional thin-film semiconductor substrate with through-holes and methods of manufacturing
NL2005261C2 (en) * 2010-08-24 2012-02-27 Solland Solar Cells B V Back contacted photovoltaic cell with an improved shunt resistance.
KR101060239B1 (ko) * 2010-08-26 2011-08-29 한국과학기술원 집적형 박막 광기전력 소자 및 그의 제조 방법
US20120122271A1 (en) * 2010-11-17 2012-05-17 E. I. Du Pont De Nemours And Company Etching method to increase light transmission in thin-film photovoltaic panels
KR101382880B1 (ko) * 2012-07-31 2014-04-09 엘지이노텍 주식회사 태양광 발전장치 및 이의 제조방법
CN105378940B (zh) * 2013-05-23 2018-12-14 太阳伙伴科技公司 薄层半透明光伏单电池
WO2016122821A2 (en) * 2015-01-29 2016-08-04 Imra America, Inc. Laser-based modification of transparent materials
KR20180043113A (ko) * 2016-10-19 2018-04-27 한국과학기술연구원 박막 태양전지 모듈 구조 및 이의 제조 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010232563A (ja) 2009-03-27 2010-10-14 National Institute Of Advanced Industrial Science & Technology 多接合型光学素子
JP2013004772A (ja) 2011-06-17 2013-01-07 Fuji Electric Co Ltd 薄膜太陽電池及びその製造方法
WO2018157495A1 (zh) * 2017-03-03 2018-09-07 广东爱康太阳能科技有限公司 打孔perc双面太阳能电池及其组件、系统和制备方法

Also Published As

Publication number Publication date
KR20200064868A (ko) 2020-06-08
US20210305444A1 (en) 2021-09-30
US11894476B2 (en) 2024-02-06

Similar Documents

Publication Publication Date Title
US8957300B2 (en) Substrate for photoelectric conversion device, photoelectric conversion device, and stacked photoelectric conversion device
US7915522B2 (en) Asymmetric surface texturing for use in a photovoltaic cell and method of making
AU2006243111A1 (en) Solar cell manufacturing method and solar cell
KR101948206B1 (ko) 태양 전지와, 이의 제조 방법
AU2006242030A1 (en) Solar cell manufacturing method, solar cell, and semiconductor device manufacturing method
KR102253547B1 (ko) 무색 투명 반도체 기판 및 이의 제조방법
KR101738000B1 (ko) 태양 전지 및 그 제조 방법
KR20130108626A (ko) 내장 바이패스 다이오드를 구비한 광전지 모듈 및 내장 바이패스 다이오드를 구비한 광전지 모듈의 제조 방법
US7972883B2 (en) Method of manufacturing photoelectric device
KR101938830B1 (ko) 투과도가 조절된 태양전지 및 이의 제조 방법
US10763381B2 (en) Opto-electronic device with textured surface and method of manufacturing thereof
US9711669B2 (en) Thin-film photoelectric converter
KR101658534B1 (ko) 태양전지 및 그 제조방법
KR101497941B1 (ko) 태양전지 모듈 및 이의 제조방법
KR101622088B1 (ko) 태양전지
US20150179843A1 (en) Photovoltaic device
Kuzma‐Filipek et al. Efficiency (> 15%) for thin‐film epitaxial silicon solar cells on 70 cm2 area offspec silicon substrate using porous silicon segmented mirrors
KR102509612B1 (ko) 양면 투광성 향상을 위한 투명 반도체 기판 및 그 제조방법
KR102006074B1 (ko) 나노와이어 어레이를 포함하는 태양 전지 및 이의 제조 방법
KR102363401B1 (ko) 태양전지 및 태양전지의 제조방법
US20120160315A1 (en) Thin film solar cell module and manufacturing method thereof
KR102060708B1 (ko) 태양 전지
KR20140091627A (ko) 박막 태양전지
WO2020111422A1 (ko) 무색 투명 반도체 기판 및 이의 제조방법
KR20160064486A (ko) 태양 전지

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20190429

PA0201 Request for examination
PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20200819

Patent event code: PE09021S01D

AMND Amendment
E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20210303

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20200819

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I

AMND Amendment
PX0901 Re-examination

Patent event code: PX09011S01I

Patent event date: 20210303

Comment text: Decision to Refuse Application

Patent event code: PX09012R01I

Patent event date: 20201119

Comment text: Amendment to Specification, etc.

PX0701 Decision of registration after re-examination

Patent event date: 20210426

Comment text: Decision to Grant Registration

Patent event code: PX07013S01D

Patent event date: 20210402

Comment text: Amendment to Specification, etc.

Patent event code: PX07012R01I

Patent event date: 20210303

Comment text: Decision to Refuse Application

Patent event code: PX07011S01I

Patent event date: 20201119

Comment text: Amendment to Specification, etc.

Patent event code: PX07012R01I

X701 Decision to grant (after re-examination)
GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20210512

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20210513

End annual number: 3

Start annual number: 1

PG1601 Publication of registration