KR102252492B1 - 송신 장치 및 그의 신호 처리 방법 - Google Patents
송신 장치 및 그의 신호 처리 방법 Download PDFInfo
- Publication number
- KR102252492B1 KR102252492B1 KR1020140134441A KR20140134441A KR102252492B1 KR 102252492 B1 KR102252492 B1 KR 102252492B1 KR 1020140134441 A KR1020140134441 A KR 1020140134441A KR 20140134441 A KR20140134441 A KR 20140134441A KR 102252492 B1 KR102252492 B1 KR 102252492B1
- Authority
- KR
- South Korea
- Prior art keywords
- bits
- group
- columns
- column
- groups
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0041—Arrangements at the transmitter end
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
- H03M13/2778—Interleaver using block-wise interleaving, e.g. the interleaving matrix is sub-divided into sub-matrices and the permutation is performed in blocks of sub-matrices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1148—Structural properties of the code parity-check or generator matrix
- H03M13/116—Quasi-cyclic LDPC [QC-LDPC] codes, i.e. the parity-check matrix being composed of permutation or circulant sub-matrices
- H03M13/1165—QC-LDPC codes as defined for the digital video broadcasting [DVB] specifications, e.g. DVB-Satellite [DVB-S2]
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/25—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM]
- H03M13/255—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM] with Low Density Parity Check [LDPC] codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
- H03M13/2703—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques the interleaver involving at least two directions
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
- H03M13/2703—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques the interleaver involving at least two directions
- H03M13/2707—Simple row-column interleaver, i.e. pure block interleaving
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/65—Purpose and implementation aspects
- H03M13/6522—Intended application, e.g. transmission or communication standard
- H03M13/6552—DVB-T2
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/65—Purpose and implementation aspects
- H03M13/6522—Intended application, e.g. transmission or communication standard
- H03M13/6555—DVB-C2
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/0001—Systems modifying transmission characteristics according to link quality, e.g. power backoff
- H04L1/0002—Systems modifying transmission characteristics according to link quality, e.g. power backoff by adapting the transmission rate
- H04L1/0003—Systems modifying transmission characteristics according to link quality, e.g. power backoff by adapting the transmission rate by switching between different modulation schemes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0041—Arrangements at the transmitter end
- H04L1/0042—Encoding specially adapted to other signal generation operation, e.g. in order to reduce transmit distortions, jitter, or to improve signal shape
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0057—Block codes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0071—Use of interleaving
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
- H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1148—Structural properties of the code parity-check or generator matrix
- H03M13/1177—Regular LDPC codes with parity-check matrices wherein all rows and columns have the same row weight and column weight, respectively
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
- H03M13/2703—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques the interleaver involving at least two directions
- H03M13/271—Row-column interleaver with permutations, e.g. block interleaving with inter-row, inter-column, intra-row or intra-column permutations
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/61—Aspects and characteristics of methods and arrangements for error correction or error detection, not provided for otherwise
- H03M13/615—Use of computational or mathematical techniques
- H03M13/616—Matrix operations, especially for generator matrices or check matrices, e.g. column or row permutations
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/26—Systems using multi-frequency codes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/26—Systems using multi-frequency codes
- H04L27/2601—Multicarrier modulation systems
- H04L27/2626—Arrangements specific to the transmitter only
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/26—Systems using multi-frequency codes
- H04L27/2601—Multicarrier modulation systems
- H04L27/2626—Arrangements specific to the transmitter only
- H04L27/2627—Modulators
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Theoretical Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Mathematical Physics (AREA)
- Multimedia (AREA)
- Quality & Reliability (AREA)
- Error Detection And Correction (AREA)
Abstract
송신 장치가 개시된다. 본 송신 장치는 LDPC 부호화를 수행하여 LDPC 부호어를 생성하는 부호화부, LDPC 부호어를 인터리빙하는 인터리버 및 변조 방식에 따라 인터리빙된 LDPC 부호어를 변조하여 변조 심볼을 생성하는 변조부를 포함하며, 인터리버는, 각각 복수의 행을 포함하는 복수의 열로 구성되며, 복수의 열 각각을 제1 파트 및 제2 파트로 구분하여 LDPC 부호어를 인터리빙하는 블록 인터리버를 포함하며, 제1 파트로 구분된 각 열을 구성하는 행의 개수는, 변조 방식에 따라 상이하게 결정되며, 제2 파트로 구분된 각 열을 구성하는 행의 개수는, 제1 파트로 구분된 각 열을 구성하는 행의 개수에 따라 결정된다.
Description
본 발명은 송신 장치 및 그의 신호 처리 방법에 관한 것으로, 더욱 상세하게는 데이터를 처리하여 전송하는 송신 장치 및 그의 신호 처리 방법에 관한 것이다.
통신/방송 시스템에서, 링크(link) 성능은 채널의 여러 가지 잡음(noise)과 페이딩(fading) 현상 및 심벌 간 간섭(ISI : inter-symbol interference)에 의해 현저히 저하될 수 있다. 따라서, 차세대 이동 통신, 디지털 방송 및 휴대 인터넷과 같이 높은 데이터 처리량과 신뢰도를 요구하는 고속 디지털 통신/방송 시스템들을 구현하기 위해서, 잡음과 페이딩 및 심벌 간 간섭을 극복하기 위한 기술을 개발하는 것이 요구된다. 잡음 등을 극복하기 위한 연구의 일환으로서, 최근에는 정보의 왜곡을 효율적으로 복원하여 통신의 신뢰도를 높이기 위한 방법으로서 오류정정부호(error-correcting code)에 대한 연구가 활발히 이루어지고 있다.
1960년대에 Gallager에 의해서 처음 소개된 LDPC(Low Density Parity Check) 부호는 당시 기술 수준에서 구현하기 어려운 복잡도로 인해 오랫동안 잊혀져 왔다. 하지만, 1993년 Berrou와 Glavieux, Thitimajshima에 의해 제안된 터보(turbo) 부호가 셰논(Shannon)의 채널 용량에 근접하는 성능을 보임에 따라, 터보 부호의 성능과 특성에 대한 많은 해석이 이루어지면서 반복 복호(iterative decoding)와 그래프를 기반으로 하는 채널 부호화에 대한 많은 연구가 진행되었다. 이를 계기로 1990년대 후반에 LDPC 부호에 대해 재연구되면서 LDPC 부호에 대응되는 터너(Tanner) 그래프상에서 합-곱(sum-product) 알고리즘에 기반한 반복 복호(iterative decoding)를 적용하여 복호화를 수행하면 셰논의 채널 용량에 근접하는 성능을 가지게 됨이 밝혀졌다.
LDPC 부호를 고차 변조 방식을 사용하여 전송할 때, 부호어 비트들을 고차 변조 비트에 매핑하는 방법에 따라 성능이 달라질 수 있다. 그러므로 우수한 성능을 갖는 LDPC 부호를 위해 상기 LDPC 부호어 비트들을 고차 변조 비트에 매핑하는 방법이 필요하다.
본 발명은 상술한 필요성에 따른 것으로, 본 발명의 목적은 LDPC 부호어를 구성하는 복수의 그룹 중 기설정된 그룹에 포함된 비트를 변조 심볼 내의 기설정된 비트에 맵핑시켜 전송할 수 있는 송신 장치 및 그의 신호 처리 방법을 제공함에 있다.
이상과 같은 목적을 달성하기 위한 본 발명의 일 실시 예에 따른 송신 장치는 LDPC 부호화를 수행하여 LDPC 부호어를 생성하는 부호화부, 상기 LDPC 부호어를 인터리빙하는 인터리버 및 변조 방식에 따라 상기 인터리빙된 LDPC 부호어를 변조하여 변조 심볼을 생성하는 변조부를 포함하며, 상기 인터리버는, 각각 복수의 행을 포함하는 복수의 열로 구성되며, 상기 복수의 열 각각을 제1 파트 및 제2 파트로 구분하여 상기 LDPC 부호어를 인터리빙하는 블록 인터리버;를 포함하며, 상기 제1 파트로 구분된 각 열을 구성하는 행의 개수는, 상기 변조 방식에 따라 상이하게 결정되며, 상기 제2 파트로 구분된 각 열을 구성하는 행의 개수는, 상기 제1 파트로 구분된 각 열을 구성하는 행의 개수에 따라 결정된다.
여기에서, 상기 복수의 열의 개수는, 상기 변조 방식에 따른 변조 차수와 동일한 값을 가지며, 상기 복수의 열 각각은, LDPC 부호어를 구성하는 비트 수를 상기 복수의 열의 개수로 나눈 값만큼의 행으로 구성될 수 있다.
또한, 상기 제1 파트는, 상기 복수의 열 각각에서, 상기 LDPC 부호어를 구성하는 복수의 비트 그룹 중 상기 복수의 열 각각에 비트 그룹 단위로 라이트 가능한 적어도 일부의 비트 그룹에 포함된 비트 수만큼의 행으로 구성되고, 상기 제2 파트는, 상기 복수의 열 각각에서, 상기 복수의 열 각각을 구성하는 행에서 상기 복수의 열 각각에 비트 그룹 단위로 라이트 가능한 적어도 일부의 비트 그룹에 포함된 비트 수만큼의 행을 제외한 행으로 구성될 수 있다.
여기에서, 상기 제2 파트의 행의 개수는, 상기 제1 파트에 대응되는 비트 그룹을 제외한 모든 비트 그룹에 포함된 비트의 수를 상기 블록 인터리버를 구성하는 열의 개수로 나눈 몫과 동일한 값을 가질 수 있다.
또한, 상기 블록 인터리버는, 상기 비트 그룹 단위로 라이트 가능한 적어도 일부의 비트 그룹에 포함된 비트들을 상기 제1 파트를 구성하는 복수의 열 각각에 순차적으로 라이트하고, 복수의 비트 그룹에서 적어도 일부의 비트 그룹을 제외한 나머지 비트 그룹에 포함된 비트들을 상기 복수의 열의 개수에 기초하여 분할하여 상기 제2 파트를 구성하는 복수의 열 각각에 순차적으로 라이트할 수 있다.
여기에서, 상기 블록 인터리버는, 상기 나머지 비트 그룹에 포함된 비트들을 상기 복수의 열의 개수로 분할하고, 상기 분할된 비트들 각각을 상기 제2 파트를 구성하는 복수의 열 각각에 열 방향으로 라이트하고, 상기 제1 파트 및 상기 제2 파트 각각을 구성하는 복수의 열을 행 방향으로 리드하여 인터리빙을 수행할 수 있다.
또한, 상기 변조 차수는, 상기 변조 방식이 QPSK, 16-QAM, 64-QAM, 256-QAM, 1024-QAM, 4096-QAM인 경우, 2,4,6,8,10,12일 수 있다.
한편, 본 발명의 일 실시 예에 따른 송신 장치의 신호 처리 방법은 LDPC 부호화를 수행하여 LDPC 부호어를 생성하는 단계, 상기 LDPC 부호어를 인터리빙하는 단계 및 변조 방식에 따라 상기 인터리빙된 LDPC 부호어를 변조하여 변조 심볼을 생성하는 단계를 포함하며, 상기 인터리빙하는 단계는, 각각 복수의 행을 포함하는 복수의 열 각각을 제1 파트 및 제2 파트로 구분하여 상기 LDPC 부호어를 인터리빙하며, 상기 제1 파트로 구분된 각 열을 구성하는 행의 개수는, 상기 변조 방식에 따라 상이하게 결정되며, 상기 제2 파트로 구분된 각 열을 구성하는 행의 개수는, 상기 제1 파트로 구분된 각 열을 구성하는 행의 개수에 따라 결정될 수 있다.
여기에서, 상기 복수의 열의 개수는, 상기 변조 방식에 따른 변조 차수와 동일한 값을 가지며, 상기 복수의 열 각각은, LDPC 부호어를 구성하는 비트 수를 상기 복수의 열의 개수로 나눈 값만큼의 행으로 구성될 수 있다.
또한, 상기 제1 파트는, 상기 복수의 열 각각에서, 상기 LDPC 부호어를 구성하는 복수의 비트 그룹 중 상기 복수의 열 각각에 비트 그룹 단위로 라이트 가능한 적어도 일부의 비트 그룹에 포함된 비트 수만큼의 행으로 구성되고, 상기 제2 파트는, 상기 복수의 열 각각에서, 상기 복수의 열 각각을 구성하는 행에서 상기 복수의 열 각각에 비트 그룹 단위로 라이트 가능한 적어도 일부의 비트 그룹에 포함된 비트 수만큼의 행을 제외한 행으로 구성될 수 있다.
여기에서, 상기 제2 파트의 행의 개수는, 상기 제1 파트에 대응되는 비트 그룹을 제외한 모든 비트 그룹에 포함된 비트의 수를 상기 복수의 열의 개수로 나눈 몫과 동일한 값을 가질 수 있다.
또한, 상기 인터리빙하는 단계는, 상기 비트 그룹 단위로 라이트 가능한 적어도 일부의 비트 그룹에 포함된 비트들을 상기 제1 파트를 구성하는 복수의 열 각각에 순차적으로 라이트하고, 복수의 비트 그룹에서 적어도 일부의 비트 그룹을 제외한 나머지 비트 그룹에 포함된 비트들을 상기 복수의 열의 개수에 기초하여 분할하여 상기 제2 파트를 구성하는 복수의 열 각각에 순차적으로 라이트할 수 있다.
여기에서, 상기 인터리빙하는 단계는, 상기 나머지 비트 그룹에 포함된 비트들을 상기 복수의 열의 개수로 분할하고, 상기 분할된 비트들 각각을 상기 제2 파트를 구성하는 복수의 열 각각에 열 방향으로 라이트하고, 상기 제1 파트 및 상기 제2 파트 각각을 구성하는 복수의 열을 행 방향으로 리드하여 인터리빙을 수행할 수 있다.
또한, 상기 변조 차수는, 상기 변조 방식이 QPSK, 16-QAM, 64-QAM, 256-QAM, 1024-QAM, 4096-QAM인 경우, 2,4,6,8,10,12일 수 있다.
이러한 본 발명의 다양한 실시 예에 따르면, 보다 우수한 복호화 및 수신 성능을 제공할 수 있게 된다.
도 1은 본 발명의 일 실시 예에 따른 송신 장치의 구성을 설명하기 위한 블록도,
도 2 및 도 3은 본 발명의 일 실시 예에 따른 패리티 검사 행렬의 구조를 설명하기 위한 도면들,
도 4는 본 발명의 일 실시 예에 따른 인터리버의 구조를 설명하기 위한 블록도,
도 5 내지 도 7은 본 발명의 일 실시 예에 따라 LDPC 부호어가 그룹 단위로 처리되는 방법을 나타내는 도면들,
도 8 내지 도 11은 본 발명의 일 실시 예에 다른 블록 인터리버의 구조 및 인터리빙 방법을 설명하기 위한 도면들,
도 12 및 도 13은 본 발명의 일 실시 예에 따른 디멀티플렉서의 동작을 설명하기 위한 도면들,
도 14는 본 발명의 일 실시 예에 따른 uniform constellation 변조 방식의 일 예를 설명하기 위한 도면,
도 15 내지 도 19는 본 발명의 일 실시 예에 따른 non uniform constellation 변조 방식의 일 예를 설명하기 위한 도면,
도 20은 본 발명의 일 실시 예에 따른 수신 장치의 구성을 설명하기 위한 블록도,
도 21은 본 발명의 일 실시 예에 따른 디인터리버의 구조를 설명하기 위한 블록도,
도 22는 본 발명의 일 실시 예에 따른 블록 디인터리버를 설명하기 위한 도면,
도 23은 본 발명의 일 실시 예에 따른 신호 처리 방법을 설명하기 위한 흐름도이다.
도 2 및 도 3은 본 발명의 일 실시 예에 따른 패리티 검사 행렬의 구조를 설명하기 위한 도면들,
도 4는 본 발명의 일 실시 예에 따른 인터리버의 구조를 설명하기 위한 블록도,
도 5 내지 도 7은 본 발명의 일 실시 예에 따라 LDPC 부호어가 그룹 단위로 처리되는 방법을 나타내는 도면들,
도 8 내지 도 11은 본 발명의 일 실시 예에 다른 블록 인터리버의 구조 및 인터리빙 방법을 설명하기 위한 도면들,
도 12 및 도 13은 본 발명의 일 실시 예에 따른 디멀티플렉서의 동작을 설명하기 위한 도면들,
도 14는 본 발명의 일 실시 예에 따른 uniform constellation 변조 방식의 일 예를 설명하기 위한 도면,
도 15 내지 도 19는 본 발명의 일 실시 예에 따른 non uniform constellation 변조 방식의 일 예를 설명하기 위한 도면,
도 20은 본 발명의 일 실시 예에 따른 수신 장치의 구성을 설명하기 위한 블록도,
도 21은 본 발명의 일 실시 예에 따른 디인터리버의 구조를 설명하기 위한 블록도,
도 22는 본 발명의 일 실시 예에 따른 블록 디인터리버를 설명하기 위한 도면,
도 23은 본 발명의 일 실시 예에 따른 신호 처리 방법을 설명하기 위한 흐름도이다.
이하에서는 첨부된 도면을 참조하여 본 발명을 더욱 상세하게 설명한다.
도 1은 본 발명의 제1 실시 예에 따른 송신 장치의 구성을 설명하기 위한 블록도이다. 도 1에 따르면, 송신 장치(100)는 부호화부(110), 인터리버(120) 및 변조부(130)(또는, '성상도 맵퍼'라 할 수 있다)를 포함한다.
부호화부(110)는 LDPC(Low Density Parity Check) 부호화를 수행하여 LDPC 부호어를 생성한다. 이를 위해, 부호화부(110)는 LPDC 부호화를 수행하는 LDPC 인코더(미도시)를 포함할 수 있다.
구체적으로, 부호화부(110)는 입력되는 비트들을 정보어 비트들로 LDPC 부호화를 수행하여, 정보어 비트들과 패리티 비트들(즉, LDPC 패리티 비트들)로 구성된 LDPC 부호어를 생성할 수 있다. 이 경우, LPDC 부호는 시스테메틱 코드(systematic code)라는 점에서, 정보어 비트들이 LDPC 부호어에 그대로 포함될 수 있다.
이 경우, LDPC 부호어는 정보어 비트들과 패리티 비트들로 구성된다. 예를 들어, LDPC 부호어는 Nldpc 개의 비트로 구성되며, Kldpc 개의 비트로 이루어진 정보어 비트들과 Nparity=Nldpc-Kldpc 개의 비트로 이루어진 패리티 비트들을 포함할 수 있다.
이 경우, 부호화부(110)는 패리티 검사 행렬(Parity Check Matrix, PCM)에 기초하여 LDPC 부호화를 수행하여 LDPC 부호어를 생성할 수 있다. 즉, LDPC 부호화를 수행하는 과정은 HㆍCT=0을 만족하도록 LDPC 코드워드를 생성하는 과정이라는 점에서, 부호화부(110)는 LDPC 부호화 시 패리티 검사 행렬을 이용할 수 있다. 여기에서, H는 패리티 검사 행렬을 나타내고, C는 LDPC 부호어를 나타낸다.
이를 위해, 송신 장치(100)는 별도의 메모리를 구비하여 다양한 형태의 패리티 검사 행렬을 기저장하고 있을 수 있다.
예를 들어, 송신 장치(100)는 DVB-C2(Digital Video Broadcasting-Cable version 2), DVB-S2(Digital Video Broadcasting-Satellite-Second Generation), DVB-T2(Digital Video Broadcasting-Second Generation Terrestria) 등의 규격에서 정의된 패리티 검사 행렬을 기저장하거나, 또는 현재 표준 제정 중인 북미 디지털 방송 표준 시스템 ATSC(Advanced Television Systems Committee) 3.0 규격에서 정의된 패리티 검사 행렬을 기저장하고 있을 수 있다. 하지만, 이는 일 예일 뿐이며, 송신 장치(100)는 이 외에도 다양한 형태의 패리티 검사 행렬을 기저장하고 있을 수 있다.
이하에서는 도 2 및 도 3을 참조하여, 패리티 검사 행렬의 구조를 구체적으로 설명하도록 한다.
도 2를 참조하면, 패리티 검사 행렬(200)은 정보어 비트들에 대응되는 부분 행렬인 정보어 부분 행렬(210)과 패리티 비트들에 대응되는 부분 행렬인 패리티 부분 행렬(220)로 구성된다. 패리티 검사 행렬(200)에서 1을 제외한 부분의 원소는 0이다.
정보어 부분 행렬(210)은 Kldpc 개의 열(column)을 포함하고, 패리티 부분 행렬(220)은 Nparity=Nldpc-Kldpc 개의 열을 포함한다. 한편, 패리티 검사 행렬(200)의 행(row)의 개수는 패리티 부분 행렬(220)의 열의 개수 Nparity=Nldpc-Kldpc와 동일하다.
또한, 패리티 검사 행렬(200)에서 Nldpc는 LDPC 부호어의 길이, Kldpc는 정보어비트들의 길이, Nparity=Nldpc-Kldpc는 패리티 비트들의 길이를 나타낸다. 여기에서, LDPC 부호어, 정보어 비트들 및 패리티 비트들의 길이는 LDPC 부호어, 정보어 비트들 및 패리티 비트들 각각에 포함되는 비트들의 개수를 의미한다.
이하에서는 정보어 부분 행렬(210)과 패리티 부분 행렬(220)의 구조에 대해 살펴보도록 한다.
정보어 부분 행렬(210)은 Kldpc 개의 열(즉, 0 번째 열부터 Kldpc-1 번째 열)을 포함하는 행렬로, 다음과 같은 규칙을 따른다.
첫째, 정보어 부분 행렬(210)을 구성하는 Kldpc 개의 열들은 M 개씩 동일한 그룹에 속하며, 총 Kldpc/M 개의 열 그룹(column group)들로 구분된다. 동일한 열 그룹 내에 속한 열들은 서로 Qldpc 만큼 시클릭 쉬프트(cyclic shift)된 관계를 가진다.
여기에서, M은 정보어 부분 행렬(210)에서 열의 패턴이 반복되는 간격(일 예로, M=360)이고, Qldpc는 정보어 부분 행렬(210)에서 각 열이 시클릭 쉬프트되는 크기이다. M 및 Qldpc은 정수로, Qldpc=(Nldpc-Kldpc)/M이 성립하도록 결정된다. 이때, Kldpc/M도 정수가 된다. 한편, M 및 Qldpc는 LDPC 부호어의 길이와 부호율(code rate)에 따라 다양한 값을 가질 수 있다.
예를 들어, M=360이고 LDPC 부호어의 길이 Nldpc가 64800인 경우 Qldpc는 하기의 표 1과 같이 정의되고, M=360이고 LDPC 부호어의 길이 Nldpc가 16200인 경우 Qldpc는 하기의 표 2와 같이 정의될 수 있다.
둘째, i 번째(i=0,1,..,Kldpc/M-1) 열 그룹의 0 번째 열의 차수(degree)(여기에서, 차수는 열에 존재하는 1 값의 개수로, 동일한 열 그룹에 속하는 모든 열들의 차수는 동일하다)를 Di라 하고, i 번째 열 그룹의 0 번째 열에서 1이 있는 각 행의 위치(또는, 인덱스)를 이라 하면, i 번째 열 그룹 내의 j 번째 열에서 k 번째 무게-1(weight-1)이 위치한 행의 인덱스 (즉, i 번째 열 그룹 내의 j 번째 열에서 k 번째 1이 위치한 행의 인덱스)는 하기의 수학식 1과 같이 결정된다.
여기에서, k=0,1,2,..,Di-1, i=0,1,..,Kldpc/M-1, j=1,2,...,M-1이다.
한편, 수학식 1은 하기의 수학식 2와 같이 동일하게 표현될 수 있다
여기에서, k=0,1,2,..,Di-1, i=0,1,..,Kldpc/M-1, j=1,2,...,M-1이다.
이들 수학식에서, 는 i 번째 열 그룹 내의 j 번째 열에서 k 번째 무게-1이 위치한 행의 인덱스, Nldpc는 LDPC 부호어의 길이, Kldpc는 정보어 비트들의 길이, Di는 i 번째 열 그룹에 속하는 열들의 차수, M은 하나의 열 그룹에 속하는 열의 개수, Qldpc는 각 열이 시클릭 쉬프트되는 크기를 의미한다.
결국, 이들 수학식을 참조하면 값만을 알면 i 번째 열 그룹 내의 j 번째 열에서 k 번째 무게-1이 있는 행의 인덱스 를 알 수 있게 된다. 그러므로, 각각의 열 그룹 내의 첫 번째 열에서 k 번째 무게-1이 있는 행의 인덱스 값을 저장하면, 도 2의 구조를 갖는 패리티 검사 행렬(200)(즉, 패리티 검사 행렬(200)의 정보어 부분 행렬(210))에서 무게-1이 있는 열과 행의 위치가 파악될 수 있다.
상술한 규칙들에 따르면, i번째 열 그룹에 속하는 열들의 차수는 모두 Di로 동일하다. 따라서, 상술한 규칙들에 따라 패리티 검사 행렬에 대한 정보를 저장하고 있는 LDPC 부호는 다음과 같이 간략하게 표현될 수 있다.
예를 들어, Nldoc가 30, Kldpc가 15, Qldpc가 3인 경우, 3 개의 열 그룹의 0 번째 열에서 무게-1이 위치한 행의 위치 정보는 하기 수학식 3과 같은 수열들로 표현될 수 있으며, 이는 '무게-1 위치 수열(weight-1 position sequence)'이라 지칭될 수 있다.
각 열 그룹의 0번째 열에서 1이 위치한 행의 인덱스를 나타내는 수학식 3과 같은 무게-1 위치 수열들은 하기의 표 3과 같이 보다 간략하게 표현될 수 있다.
표 3은 패리티 검사 행렬에서 무게-1, 다시 말해, 1 값을 가지는 원소의 위치를 나타낸 것으로서, i 번째 무게-1 위치 수열은 i 번째 열 그룹에 속한 0 번째 열에서 무게-1이 있는 행의 인덱스들로 표현된다.
상술한 내용에 기초하여 본 발명의 일 실시 예에 다른 패리티 검사 행렬의 정보어 부분 행렬(210)은 하기의 표 4 내지 표 11에 의해 정의될 수 있다.
구체적으로, 표 4 내지 표 11은 정보어 부분 행렬(210)의 i 번째 열 그룹의 0 번째 열에서 1이 위치한 행의 인덱스들을 나타낸다. 즉, 정보어 부분 행렬(210)은 각각 M 개의 열을 포함하는 복수의 열 그룹으로 구성되며, 복수의 열 그룹 각각의 0 번째 열에서 1의 위치는 표 4 내지 표 11에 의해 정의될 수 있다.
여기에서, i번째 열 그룹의 0번째 열에서 1이 위치한 행의 인덱스들은 “addresses of parity bit accumulators”를 의미한다. 한편, “addresses of parity bit accumulators”는 DVB-C2/S2/T2 등의 규격 또는 현재 표준 제정 중인 ATSC 3.0 규격에서 정의된 바와 동일한 의미를 가진다는 점에서 구체적인 설명은 생략하도록 한다.
일 예로, LDPC 부호어의 길이 Nldpc가 64800, 부호율이 6/15, M이 360인 경우, 정보어 부분 행렬(210)의 i 번째 열 그룹의 0 번째 열에서 1이 위치한 행의 인덱스들은 하기의 표 4와 같다.
다른 예로, LDPC 부호어의 길이 Nldpc가 64800, 부호율이 7/15, M이 360인 경우, 정보어 부분 행렬(210)의 i 번째 열 그룹의 0 번째 열에서 1이 위치한 행의 인덱스들은 하기의 표 5와 같다.
또 다른 예로, LDPC 부호어의 길이 Nldpc가 64800, 부호율이 8/15, M이 360인 경우, 정보어 부분 행렬(210)의 i 번째 열 그룹의 0 번째 열에서 1이 위치한 행의 인덱스들은 하기의 표 6과 같다.
또 다른 예로, LDPC 부호어의 길이 Nldpc가 64800, 부호율이 9/15, M이 360인 경우, 정보어 부분 행렬(210)의 i 번째 열 그룹의 0 번째 열에서 1이 위치한 행의 인덱스들은 하기의 표 7과 같다.
또 다른 예로, LDPC 부호어의 길이 Nldpc가 64800, 부호율이 10/15, M이 360인 경우, 정보어 부분 행렬(210)의 i 번째 열 그룹의 0 번째 열에서 1이 위치한 행의 인덱스들은 하기의 표 8과 같다.
또 다른 예로, LDPC 부호어의 길이 Nldpc가 64800, 부호율이 11/15, M이 360인 경우, 정보어 부분 행렬(210)의 i 번째 열 그룹의 0 번째 열에서 1이 위치한 행의 인덱스들은 하기의 표 9와 같다.
또 다른 예로, LDPC 부호어의 길이 Nldpc가 64800, 부호율이 12/15, M이 360인 경우, 정보어 부분 행렬(210)의 i 번째 열 그룹의 0 번째 열에서 1이 위치한 행의 인덱스들은 하기의 표 10과 같다.
또 다른 예로, LDPC 부호어의 길이 Nldpc가 64800, 부호율이 13/15, M이 360인 경우, 정보어 부분 행렬(210)의 i 번째 열 그룹의 0 번째 열에서 1이 위치한 행의 인덱스들은 하기의 표 11과 같다.
상술한 표 4 내지 표 11에서 각 i 번째 열 그룹에 대응되는 수열 내의 숫자들의 순서가 바뀌어도 동일한 부호의 패리티 검사 행렬이라는 점에서, 표 4 내지 표 11에서 각 i 번째 열 그룹에 대응되는 수열 내의 순서가 바뀐 경우도 본 발명에서 고려하는 부호의 한 가지 일 예가 될 수 있다.
또한, 표 4 내지 표 11에서 각 열 그룹에 대응되는 수열들의 나열 순서가 바뀌어도 부호의 그래프 상의 사이클 특성 및 차수 분포 등의 대수적 특성이 바뀌지 않기 때문에, 표 4 내지 표 11에 나타난 수열들의 나열 순서가 바뀐 경우도 한 가지 일 예가 될 수 있다.
또한, 표 4 내지 표 11에서 임의의 열 그룹에 대응되는 수열들에 대해 모두 동일하게 Qldpc의 배수를 더한 결과 또한 부호의 그래프 상의 사이클 특성이나 차수 분포 등의 대수적 특성이 바뀌지 않기 때문에, 표 4 내지 표 11에 나타난 수열들에 대해 모두 동일하게 Qldpc의 배수를 더한 결과도 한 가지 일 예가 될 수 있다. 여기에서 주의해야 할 점은 주어진 수열에 Qldpc 배수만큼 더했을 경우 그 값이 (Nldpc-Kldpc) 이상의 값이 나올 경우에는 그 값에 (Nldpc-Kldpc)에 대한 모듈로(modulo) 연산을 적용한 값으로 바꾸어 적용해야 한다는 것이다.
한편, 표 4 내지 표 11과 같이 정보어 부분 행렬(210)의 i 번째 열 그룹의 0 번째 열에서 1이 존재하는 행의 위치가 정의되면, 이를 Qldpc만큼 시클릭 쉬프트하여 각 열 그룹의 다른 열에서 1이 존재하는 행의 위치가 정의될 수 있다.
예를 들어, 표 4의 경우, 정보어 부분 행렬(210)의 0 번째 열 그룹의 0 번째 열의 경우, 1606 번째 행, 3402 번째 행, 4961 번째 행,…에 1이 존재한다.
이 경우, Qldpc=(Nldpc-Kldpc)/M=(64800-25920)/360=108이므로, 0 번째 열 그룹의 1 번째 열에서 1이 위치한 행의 인덱스는 1714(=1606+108), 3510(=3402+108), 5069(=4961+108),…이고, 0 번째 열 그룹의 2 번째 열에서 1이 위치한 행의 인덱스는 1822(=1714+108), 3618(=3510+108), 5177(=5069+108),...이 될 수 있다.
이와 같은 방식에 의해, 각 열 그룹의 모든 행에서 1이 위치한 행의 인덱스가 정의될 수 있다.
한편, 도 2와 같은 패리티 검사 행렬(200)에서 패리티 부분 행렬(220)은 다음과 같이 정의될 수 있다.
패리티 부분 행렬(220)은 Nldpc-Kldpc 개의 열(즉, Kldpc 번째 열부터 Nldpc-1 번째 열)을 포함하는 부분 행렬로, 이중 대각(dual diagonal 또는 staircase) 구조를 갖는다. 따라서, 패리티 부분 행렬(220)에 포함되는 열 중에서 마지막 열(즉, Nldpc-1 번째 열)을 제외한 나머지 열들의 차수는 모두 2이며, 마지막 열의 차수는 1이 된다.
결국, 패리티 검사 행렬(200)에서 정보어 부분 행렬(210)은 표 4 내지 표 11에 의해 정의되며 패리티 부분 행렬(220)은 이중 대각 구조를 가질 수 있다.
한편, 도 2에 도시된 패리티 검사 행렬(200)의 열과 행을 하기의 수학식 4 및 수학식 5에 기초하여 퍼뮤테이션(permutation)하면, 도 2에 도시된 패리티 검사 행렬(200)은 도 3에 도시된 패리티 검사 행렬(300)의 형태로 나타내어질 수 있다.
수학식 4 및 수학식 5에 기초하여 퍼뮤테이션을 수행하는 방법은 다음과 같다. 여기에서, 로우 퍼뮤테이션과 컬럼 퍼뮤테이션은 동일한 원리가 적용된다는 점에서, 이하에서는 로우 퍼뮤테이션을 일 예로 설명하도록 한다.
로우 퍼뮤테이션의 경우, X 번째 행에 대해 X= Qldpc×i+ j를 만족하는 i, j를 산출하고, 산출된 i, j를 M×j+i에 대입하여 X 번째 행이 퍼뮤테이션되는 행을 산출하게 된다. 예를 들어, 7 번째 행의 경우, 7=2×i+j를 만족하는 i,j는 각각 3,1이 되므로, 7 번째 행은 10×1+3=13 번째 행으로 퍼뮤테이션된다.
이와 같은 방식으로 로우 퍼뮤테이션 및 컬럼 퍼뮤테이션을 수행하면, 도 2의 패리티 검사 행렬은 도 3과 같이 나타낼 수 있게 된다.
도 3을 참조하면, 패리티 검사 행렬(300)은 패리티 검사 행렬(300)을 다수의 부분 블록(partial block)들로 분할하고, 부분 블록들 각각에 M×M 사이즈의 준 순환(quasi-cyclic) 행렬을 대응시키는 형태를 갖는다.
이에 따라, 도 3과 같은 구조를 갖는 패리티 검사 행렬(300)은 M×M 사이즈의 행렬 단위로 구성된다. 즉, 패리티 검사 행렬(300)은 다수의 부분 블록에 M×M 사이즈를 갖는 부분 행렬이 나열되어 구성된다.
이와 같이, 패리티 검사 행렬(300)은 M×M 사이즈의 준 순환 행렬 단위로 구성되므로, M 개의 열들을 열 블록(column-block), M 개의 행들을 행 블록(row-block)이라 명명할 수 있다. 이에 따라, 본 발명에서 사용하는 도 3과 같은 구조를 갖는 패리티 검사 행렬(300)은 Nqc _ column=Nldpc/M 개의 열 블록과 Nqc _ row=Nparity/M 개의 행 블록으로 구성되는 것으로 볼 수 있다.
이하에서는, M×M 사이즈를 갖는 부분 행렬에 대하여 설명하도록 한다.
첫째, 0 번째 행 블록의 (Nqc _ column-1) 번째 열 블록은 하기의 수학식 6의 형태를 갖는다.
이와 같이, A(330)은 M×M 행렬로, 0 번째 행과 (M-1) 번째 열의 값들은 모두 '0'이고, 0≤i≤(M-2)에 대하여 i 번째 열의 (i+1) 번째 행은 '1'이며 그 외의 모든 값들은 '0'이다.
둘째, 패리티 부분 행렬(320)에서 0≤i≤(Nldpc-Kldpc)/M-1에 대하여 (Kldpc/M+i) 번째 열 블록의 i 번째 행 블록은 단위 행렬 IM ×M(340)로 구성된다. 또한, 0≤i≤(Nldpc-Kldpc)/M-2에 대하여 (Kldpc/M+i) 번째 열 블록의 (i+1)번째 행 블록은 단위 행렬 IM ×M(340)로 구성된다.
셋째, 정보어 부분 행렬(310)을 구성하는 블록(350)은 순환 행렬 P가 시클릭 쉬프트된 형태인 또는, 순환 행렬 P가 시클릭 쉬프트된 행렬 이 합해진 형태(또는, 중첩된 형태)가 될 수 있다.
일 예로, 순환 행렬 P가 우측 방향으로 1 만큼 시클릭 쉬프트된 형태는 하기의 수학식 7과 같이 나타낼 수 있다.
순환 행렬 P는 M×M 사이즈를 갖는 정사각 행렬로서, 순환 행렬 P는 M 개의 행들 각각의 무게가 1이고, M 개의 열들 각각의 무게 역시 1인 행렬을 나타낸다. 그리고, 순환 행렬 P는 위첨자 aij가 0일 때 즉, P0는 단위 행렬 IM ×M를 나타내며, 위첨자 aij가 ∞일 때 즉, P∞는 영(zero) 행렬을 나타낸다.
한편, 도 3에서 패리티 검사 행렬(300)의 i 번째 행 블록과 j 번째 열 블록이 교차하는 지점에 존재하는 부분 행렬은 가 될 수 있다. 따라서, i와 j는 정보어 부분에 해당하는 부분 블록들의 행 블록과 열 블록의 개수를 나타낸다. 따라서, 패리티 검사 행렬(300)은 전체 열의 개수가 Nldpc=M×Nqc _ column이고, 전체 행의 개수가 Nparity=M×Nqc _ row가 된다. 즉, 패리티 검사 행렬(300)은 Nqc _ column 개의 "열 블록"과 Nqc _ row 개의 "행 블록"으로 구성된다.
도 1로 돌아가서, 부호화부(110)는 5/15, 6/15, 7/15, 8/15, 9/15, 10/15, 11/15, 12/15, 13/15 등과 같은 다양한 부호율을 이용하여 LDPC 부호화를 수행할 수 있다. 그리고, 부호화부(110)는 정보어 비트들의 길이 및 부호율에 기초하여 16200, 64800 등과 같은 다양한 길이를 갖는 LDPC 부호어를 생성할 수 있다.
이 경우, 부호화부(110)는 패리티 검사 행렬을 이용하여 LDPC 부호화를 수행할 수 있으며, 패리티 검사 행렬의 구체적인 구조는 도 2 및 도 3과 함께 상술한 바 있다.
또한, 부호화부(110)는 LDPC 부호화뿐만 아니라, BCH(Bose, Chaudhuri, Hocquenghem) 부호화를 수행할 수도 있다. 이를 위해, 부호화부(110)는 BCH 부호화를 수행하는 BCH 인코더(미도시)를 더 포함할 수 있다.
이 경우, 부호화부(110)는 BCH 부호화 및 LDPC 부호화 순으로 부호화를 수행할 수 있다. 구체적으로, 부호화부(110)는 입력되는 비트들에 BCH 부호화를 수행하여 BCH 패리티 비트를 부가하고, BCH 패리티 비트가 부가된 비트들을 정보어 비트들로 LDPC 부호화를 수행하여, LDPC 부호어를 생성할 수도 있다.
인터리버(120)는 LDPC 부호어를 인터리빙한다. 즉, 인터리버(120)는 LDPC 부호어를 부호화부(110)로부터 전달받아 다양한 인터리빙 룰에 기초하여 LDPC 부호어를 인터리빙할 수 있다.
특히, 인터리버(120)는 LDPC 부호어를 구성하는 복수의 그룹(또는, 복수의 비트 그룹 또는 복수의 블록) 중 기설정된 그룹에 포함된 비트가 변조 심볼 내의 기설정된 비트에 맵핑되도록, LDPC 부호어를 인터리빙할 수 있다. 이에 따라, 변조부(130)는 LDPC 부호어를 구성하는 복수의 그룹 중 기설정된 그룹에 포함된 비트를 변조 심볼 내의 기설정된 비트에 맵핑할 수 있다.
이하에서는 도 4 내지 도 11을 참조하여, 인터리버(120)에 대해 보다 구체적으로 설명하도록 한다.
본 발명의 일 실시 예에 따르면, 인터리버(120)는 하기와 같은 방법을 통해 LDPC 부호어를 인터리빙하여, 인터리빙된 LDPC 부호어를 구성하는 복수의 그룹 중 기설정된 그룹에 포함된 비트가 변조 심볼 내의 기설정된 비트에 맵핑되도록 할 수 있다. 구체적인 설명을 위해 도 4를 참조하도록 한다.
도 4는 본 발명의 일 실시 예에 따른 인터리버의 구조를 설명하기 위한 블록도이다. 도 4에 따르면, 인터리버(120)는 패리티 인터리버(121), 그룹 인터리버(또는, 그룹-와이즈(group-wise) 인터리버, 122), 그룹 트위스트 인터리버(123) 및 블록 인터리버(124)를 포함한다.
패리티 인터리버(121)는 LDPC 부호어를 구성하는 패리티 비트들을 인터리빙한다.
구체적으로, 패리티 인터리버(121)는 도 2와 같은 구조를 갖는 패리티 검사 행렬(200)에 기초하여 LDPC 부호어가 생성된 경우, 하기의 수학식 8을 이용하여 LDPC 부호어 중에서 패리티 비트들만을 인터리빙할 수 있다.
여기에서, M은 정보어 부분 행렬(210)에서 열의 패턴이 반복되는 간격 즉, 열 그룹에 포함된 열의 개수(일 예로, M=360)이고, Qldpc는 정보어 부분 행렬(210)에서 각 열이 시클릭 쉬프트되는 크기이다. 즉, 패리티 인터리버(121)는 LDPC 부호어 c=(c0,c1,…,)에 대해 패리티 인터리빙을 수행하여 U=(u0,u1,…,)를 출력할 수 있다.
한편, 도 2와 같은 패리티 검사 행렬(200)에 기초하여 부호화된 LDPC 부호어가 수학식 8에 기초하여 패리티 인터리빙되는 경우, 패리티 인터리빙된 LDPC 부호어는 도 3과 같은 패리티 검사 행렬(300)에 의해 부호화된 LDPC 부호어와 동일하게 된다. 따라서, 도 3과 같은 패리티 검사 행렬(300)에 기초하여 LDPC 부호어가 생성된 경우, 패리티 인터리버(121)는 생략 가능하다.
한편, 도 2의 형태를 갖는 패리티 검사 행렬(200)에 기초하여 부호화된 후 패리티 인터리빙된 LDPC 부호어 및 도 3의 형태를 갖는 패리티 검사 행렬(300)에 기초하여 부호화된 LDPC 부호어는 일정한 수의 연속된 비트들이 유사한 복호화 특성(예를 들어, 사이클 분포, 열의 차수 등)을 갖도록 구성될 수 있다.
예를 들어, LDPC 부호어는 연속된 M 개의 비트 단위로 동일한 특성을 가질 수 있다. 여기에서, M은 정보어 부분 행렬에서 열의 패턴이 반복되는 간격으로, 일 예로 360이 될 수 있다.
구체적으로, LDPC 부호어 비트들과 패리티 검사 행렬의 곱은 '0'이 되어야 하며, 이는 i가 0부터 Nldpc-1까지의 i 번째 LDPC 부호어 비트 ci(i=0,1,…, Nldpc-1)와 i 번째 패리티 검사 행렬의 열의 곱들의 합이 '0' 벡터가 되어야 한다는 것을 의미한다. 따라서, i 번째 LDPC 부호어 비트는 패리티 검사 행렬의 i 번째 열에 대응되는 것으로 볼 수 있다.
한편, 도 2와 같은 패리티 검사 행렬(200)의 경우, 정보어 부분 행렬(210)은 각각 M 개의 열 씩 동일한 그룹에 속하며, 열 그룹 단위로 동일한 특성을 갖는다(예를 들어, 동일한 열 그룹 내의 열들은 동일한 차수 분포와 동일한 사이클 특성을 갖는다).
이 경우, 정보어 비트들에서 연속된 M 개의 비트들은 정보어 부분 행렬(210)의 동일한 열 그룹에 대응되므로, 정보어 비트들은 동일한 부호어 특성을 갖는 연속된 M 개의 비트들로 구성될 수 있다. 한편, LDPC 부호어의 패리티 비트들이 패리티 인터리버(121)에 의해 인터리빙되면, LDPC 부호어의 패리티 비트들도 동일한 부호어 특성을 갖는 연속된 M 개의 비트들로 구성될 수 있다.
한편, 도 3과 같은 패리티 검사 행렬(300)의 경우, 로우 및 컬럼 퍼뮤테이션에 의해 패리티 검사 행렬(300)의 정보어 부분 행렬(310) 및 패리티 부분 행렬(320)은 M 개의 열을 포함하는 열 그룹 단위로 동일한 특성을 갖기 때문에, 패리티 검사 행렬(300)에 기초하여 부호화된 LDPC 부호어의 정보어 비트들과 패리티 비트들은 동일한 부호어 특성을 갖는 연속된 M 개의 비트들로 구성될 수 있다.
여기에서, 로우 퍼뮤테이션은 패리티 검사 행렬에서 행의 순서를 재배치하는 것일 뿐이라는 점에서 사이클 특성이나 차수 분포, 최소 거리(minimum distance)와 같은 LDPC 부호 자체의 대수적 특성에 전혀 영향을 미치지 않는다. 또한, 컬럼 퍼뮤테이션의 경우, 패리티 인터리버(121)에서 수행되는 패리티 인터리빙에 대응되도록 패리리 부분 행렬(320)에 대해 수행된다는 점에서, 도 3과 같은 패리티 검사 행렬(300)에 의해 부호화된 LDPC 부호어의 패리티 비트들은 도 2와 같은 패리티 검사 행렬(200)에 의해 부호화된 LDPC 부호어의 패리티 비트들과 같이 연속된 M 개의 비트들로 구성될 수 있다.
이와 같이, LDPC 부호어를 구성하는 비트들은 연속된 M 개의 비트 단위로 동일한 특성을 가질 수 있다.
그룹 인터리버(122)는 LDPC 부호어를 복수의 그룹으로 구분하고, 복수의 그룹의 순서를 그룹 단위(group wise)로 재정렬할 수 있다. 또는, 그룹 인터리버(122)는 패리티 인터리빙된 LDPC 부호어를 복수의 그룹으로 구분하고, 복수의 그룹의 순서를 그룹 단위(group wise)로 재정렬할 수 있다.
즉, 그룹 인터리버(122)는 복수의 그룹을 그룹 단위로 인터리빙할 수 있다.
이를 위해, 그룹 인터리버(122)는 하기의 수학식 9 또는 수학식 10을 이용하여 패리티 인터리빙된 LDPC 부호어를 복수의 그룹으로 구분한다.
이들 수학식에서, Ngroup은 그룹의 전체 개수, Xj는 j 번째 그룹, uk는 그룹 인터리버(122)로 입력되는 k 번째 LDPC 부호어 비트를 나타낸다. 그리고, 는 k/360 이하의 가장 큰 정수를 나타낸다.
한편, 이들 수학식에서 360은 정보어 부분 행렬에서 열의 패턴이 반복되는 간격인 M의 일 예를 나타낸다는 점에서, 이들 수학식에서 360은 M으로 변경 가능하다.
한편, 복수의 그룹으로 구분된 LDPC 부호어는 도 5와 같이 나타낼 수 있다.
도 5를 참조하면, LDPC 부호어는 복수의 그룹으로 구분되며, 각 그룹은 연속된 M 개의 비트로 구성되는 것을 알 수 있다. 여기에서, M이 360인 경우, 복수의 그룹 각각은 360 개의 비트로 구성될 수 있다. 이에 따라, 각 그룹은 패리티 검사 행렬의 각 열 그룹에 대응되는 비트들로 구성될 수 있다.
구체적으로, LDPC 부호어는 연속된 M 개의 비트씩 구분되어지므로, Kldpc 개의 정보어 비트들은 (Kldpc/M) 개의 그룹으로 구분되고 Nldpc-Kldpc 개의 패리티 비트들은 (Nldpc-Kldpc)/M 개의 그룹으로 구분된다. 이에 따라, LDPC 부호어는 총 (Nldpc/M) 개의 그룹으로 구분될 수 있다. 예를 들어, M=360인 경우 LDPC 부호어의 길이 Nldpc가 64800인 경우 그룹의 개수 Ngroup은 180이 되고, LDPC 부호어의 길이 Nldpc가 16200인 경우 그룹의 개수 Ngroup은 45가 될 수 있다.
이와 같이, 그룹 인터리버(122)가 LDPC 부호어를 연속된 M 개의 비트씩 동일한 그룹으로 구분하는 것은, 상술한 바와 같이 LDPC 부호어가 연속된 M 개의 비트 단위로 동일한 부호어 특성을 갖기 때문이다. 이에 따라, LDPC 부호어를 연속된 M 개의 비트 단위로 구분하는 경우, 동일한 부호어 특성을 갖는 비트들이 동일한 그룹에 포함될 수 있다.
한편, 상술한 예에서는 각 그룹을 구성하는 비트의 개수가 M인 것으로 설명하였으나 이는 일 예에 불과하며, 각 그룹을 구성하는 비트의 개수는 다양하게 변경 가능하다.
일 예로, 각 그룹을 구성하는 비트의 개수는 M의 약수가 될 수 있다. 즉, 각 그룹을 구성하는 비트의 개수는 패리티 검사 행렬의 정보어 부분 행렬의 열 그룹을 구성하는 열의 개수의 약수가 될 수 있다. 이 경우, 각 그룹은 M의 약수 개의 비트로 구성될 수 있다. 예를 들어, 정보어 부분 행렬의 열 그룹을 구성하는 열의 개수가 360인 경우 즉, M=360인 경우, 그룹 인터리버(122)는 각 그룹을 구성하는 비트의 개수가 360의 약수 중 어느 하나가 되도록, LDPC 부호어를 복수의 그룹으로 구분할 수 있다.
다만, 이하에서는 설명의 편의를 위해, 그룹을 구성하는 비트의 개수가 M인 경우에 대해서만 설명하도록 한다.
이후, 그룹 인터리버(122)는 LDPC 부호어를 그룹 단위로 인터리빙한다. 즉, 그룹 인터리버(122)는 LDPC 부호어를 구성하는 복수의 그룹의 위치를 서로 변경하여 LDPC 부호어를 구성하는 복수의 그룹의 순서를 그룹 단위로 재정렬할 수 있다.
이 경우, 그룹 인터리버(122)는 하기의 수학식 11을 이용하여 복수의 그룹의 순서를 그룹 단위로 재정렬할 수 있다.
여기에서, Xj는 그룹 인터리빙 전의 j 번째 그룹을 나타내고, Yj는 그룹 인터리빙 후의 j 번째 그룹을 나타낸다. 그리고, π(j)는 인터리빙 순서를 나타내는 파라미터로, LDPC 부호어의 길이, 부호율 및 변조 방식 중 적어도 하나에 의해 결정될 수 있다.
따라서, Xπ(j)는 그룹 인터리빙 전 π(j) 번째 그룹을 나타내며, 수학식 11은 인터리빙 전 π(j) 번째 그룹이 인터리빙 후 j 번째 그룹으로 인터리빙되는 것을 의미하게 된다.
한편, 본 발명의 일 실시 예에 따른 π(j)의 구체적인 일 예는 하기의 표 12 내지 표 14와 같이 정의될 수 있다.
이 경우, π(j)은 LDPC 부호어의 길이 및 부호율에 따라 정의되며, 패리티 검사 행렬 또한, LDPC 부호어의 길이 및 부호율에 따라 정의된다. 따라서, LDPC 부호어의 길이 및 부호율에 따라 특정 패리티 검사 행렬에 기초하여 LDPC 부호화가 수행된 경우, 해당 LDPC 부호어의 길이 및 부호율을 만족하는 π(j)에 기초하여 LDPC 부호어가 그룹 단위로 인터리빙될 수 있다.
예를 들어, 부호화부(110)가 64800의 길이를 갖는 LDPC 부호어를 생성하기 위해 10/15의 부호율로 LDPC 부호화를 수행한 경우, 그룹 인터리버(122)는 하기의 표 12 내지 표 14 중에서 LDPC 부호어의 길이가 64800이고 부호율이 10/15에서 정의되는 π(j)를 이용하여 인터리빙을 수행할 수 있다.
일 예로, LDPC 부호어의 길이가 64800이고 부호율이 10/15이고, 변조 방식이 16-QAM(quadrature amplitude modulation)인 경우, 그룹 인터리버(122)는 표 12와 같이 정의되는 π(j)를 이용하여 인터리빙을 수행할 수 있다.
한편, π(j)의 구체적인 일 예는 다음과 같다.
일 예로, LDPC 부호어의 길이 Nldpc가 64800이고 부호율이 6/15, 7/15, 8/15, 9/15이고 변조 방식이 16-QAM인 경우, π(j)는 하기의 표 12와 같이 정의될 수 있다.
표 12의 경우, 수학식 11은 Y0=Xπ(0)=X3, Y1=Xπ(1)=X45, Y2=Xπ(2)=X175,..., Y178=Xπ(178)=X11, Y179=Xπ(179)=X104와 같이 나타낼 수 있다. 이에 따라, 그룹 인터리버(122)는 3 번째 그룹을 0 번째로, 45 번째 그룹을 1 번째로, 175 번째 그룹을 2 번째로,..., 11 번째 그룹을 178 번째로, 104 번째 그룹을 179 번째로 순서를 변경하여 복수의 그룹의 순서를 그룹 단위로 재정렬할 수 있다.
다른 예로, LDPC 부호어의 길이 Nldpc가 64800이고 부호율이 10/15, 11/15, 12/15, 13/15이며 변조 방식이 64-QAM인 경우, π(j)는 하기의 표 13과 같이 정의될 수 있다.
표 13의 경우, 수학식 11은 Y0=Xπ(0)=X91, Y1=Xπ(1)=X161, Y2=Xπ(2)=X112,..., Y178=Xπ(178)=X10, Y179=Xπ(179)=X8와 같이 나타낼 수 있다. 이에 따라, 그룹 인터리버(122)는 91 번째 그룹을 0 번째로, 161 번째 그룹을 1 번째로, 112 번째 그룹을 2 번째로,..., 10 번째 그룹을 178 번째로, 8 번째 그룹을 179 번째로 순서를 변경하여 복수의 그룹의 순서를 그룹 단위로 재정렬할 수 있다.
다른 예로, LDPC 부호어의 길이 Nldpc가 64800이고 부호율이 6/15, 7/15, 8/15, 9/15이며 변조 방식이 256-QAM인 경우, π(j)는 하기의 표 14와 같이 정의될 수 있다.
표 14의 경우, 수학식 11은 X0=Yπ(0)=Y9, X1=Yπ(1)=Y6, X2=Yπ(2)=Y160,..., X178=Yπ(178)=Y177, X179=Yπ(179)=Y176과 같이 나타낼 수 있다. 이에 따라, 그룹 인터리버(122)는 9 번째 그룹을 0 번째로, 6 번째 그룹을 1 번째로, 160 번째 그룹을 2 번째로,…, 177 번째 그룹을 178 번째로, 176 번째 그룹을 179 번째로 순서를 변경하여 복수의 그룹의 순서를 그룹 단위로 재정렬할 수 있다.
다른 예로, LDPC 부호어의 길이 Nldpc가 64800이고 부호율이 10/15, 11/15, 12/15, 13/15이며 변조 방식이 1024-QAM인 경우, π(j)는 하기의 표 15와 같이 정의될 수 있다.
표 15의 경우, 수학식 11은 X0=Yπ(0)=Y90, X1=Yπ(1)=Y28, X2=Yπ(2)=Y61,..., X178=Yπ(178)=Y19, X179=Yπ(179)=Y135과 같이 나타낼 수 있다. 이에 따라, 그룹 인터리버(122)는 90 번째 그룹을 0 번째로, 28 번째 그룹을 1 번째로, 61 번째 그룹을 2 번째로,…, 19 번째 그룹을 178 번째로, 135 번째 그룹을 179 번째로 순서를 변경하여 복수의 그룹의 순서를 그룹 단위로 재정렬할 수 있다.
이와 같이, 그룹 인터리버(12)는 수학식 11 및 표 12 내지 표 15를 이용하여 복수의 그룹의 순서를 그룹 단위로 재정렬할 수 있다.
한편, LDPC 부호어를 구성하는 그룹들은 그룹 인터리버(122)에 의해 그룹 단위로 순서가 재정렬된 후, 후술할 블록 인터리버(124)에 의해 블록 인터리빙된다는 점에서, 표 12 내지 표 15에서 π(j)와 관련하여 "Order of bits group to be block interleaved"와 같이 기재하였다.
이러한 방식에 따라, 그룹 인터리빙된 LDPC 부호어는 도 6과 같다. 도 6에 도시된 LDPC 부호어를 도 5에 도시된 그룹 인터리빙되기 전의 LDPC 부호어와 비교하면, LDPC 부호어를 구성하는 복수의 그룹의 순서가 재정렬된 것을 알 수 있다.
즉, 도 5 및 도 6과 같이 LDPC 부호어는 그룹 인터리빙되기 전에 그룹 X0, 그룹 X1,…, 그룹 XNgroup -1 순으로 배치되었다가, 그룹 인터리빙되어 그룹 Y0, 그룹 Y1,…, 그룹 YNgroup -1 순으로 배치될 수 있다. 이 경우, 그룹 인터리빙에 의해 각 그룹들이 배치되는 순서는 표 12 내지 표 15에 기초하여 결정될 수 있다.
그룹 트위스트 인터리버(123)는 동일한 그룹 내의 비트들을 인터리빙한다. 즉, 그룹 트위스트 인터리버(123)는 동일한 그룹 내에 존재하는 비트들의 순서를 변경하여 동일한 그룹 내의 비트들의 순서를 재정렬할 수 있다.
이 경우, 그룹 트위스트 인터리버(123)는 동일한 그룹 내의 비트들을 일정한 개수의 비트만큼씩 시클릭 쉬프트하여, 동일한 그룹 내의 비트들의 순서를 재정렬할 수 있다.
예를 들어, 도 7과 같이, 그룹 트위스트 인터리버(123)는 그룹 Y1에 포함된 비트들을 우측 방향으로 1 비트만큼 시클릭 쉬프트 시킬 수 있다. 이 경우, 도 7과 같이 그룹 Y1에서 0 번째, 1 번째, 2 번째,…, 358 번째, 359 번째에 각각 위치하던 비트들은 1 비트만큼 우측으로 시클릭 쉬프트되어, 시클릭 쉬프트되기 전의 359 번째 위치하던 비트가 그룹 Y1 내에서 가장 앞쪽에 위치하게 되고 시클릭 쉬프트되기 전의 0 번째, 1 번째, 2 번째,…, 358 번째에 각각 위치하던 비트들은 차례로 우측으로 1 비트만큼 쉬프트되어 위치하게 된다.
또한, 그룹 트위스트 인터리버(123)는 각 그룹별로 서로 다른 개수의 비트만큼을 시클릭 쉬프트하여, 각 그룹 내의 비트들의 순서를 재정렬할 수도 있다.
예를 들어, 그룹 트위스트 인터리버(123)는 그룹 Y1에 포함된 비트들을 우측 방향으로 1 비트만큼 시클릭 쉬프트하고, 그룹 Y2에 포함된 비트들을 우측 방향으로 3 비트만큼 시클릭 쉬프트할 수 있다.
다만, 상술한 그룹 트위스트 인터리버(123)는 경우에 따라 생략될 수도 있다.
또한, 상술한 예에서 그룹 트위스트 인터리버(123)가 그룹 인터리버(122) 이후에 배치되는 것으로 설명하였으나 이 역시 일 예에 불과하다. 즉, 그룹 트위스트 인터리버(123)는 그룹 내에서 해당 그룹을 구성하는 비트들의 순서를 변경할 뿐 그룹 자체의 순서를 변경하는 것은 아니라는 점에서 그룹 인터리버(122) 전에 배치될 수도 있다.
블록 인터리버(124)는 순서가 재정렬된 복수의 그룹을 인터리빙한다.
구체적으로, 블록 인터리버(124)는 각각 복수의 행(row)을 포함하는 복수의 열(column)로 구성되며, 복수의 열 각각을 제1 파트(part 1) 및 제2 파트(part 2)로 구분하여 LDPC 부호어를 구성하는 복수의 그룹을 인터리빙할 수 있다.
이 경우, 블록 인터리버(124)는 그룹 인터리버(122)에 의해 그룹의 순서가 재정렬된 복수의 그룹을 그룹 단위로 인터리빙할 수 있다.
여기에서, 그룹 단위로 인터리빙되는 그룹의 개수는 블록 인터리버(124)를 구성하는 행 및 열의 개수, 그룹의 개수 및 각 그룹에 포함된 비트 수 중 적어도 하나에 따라 결정될 수 있다. 즉, 블록 인터리버(124)는 블록 인터리버(124)를 구성하는 행 및 열의 개수, 그룹의 개수 및 각 그룹에 포함된 비트 수 중 적어도 하나를 고려하여 복수의 그룹 중 그룹 단위로 인터리빙되는 그룹의 결정하고, 해당 그룹을 그룹 단위로 인터리빙하고, 나머지 그룹은 분할하여 인터리빙할 수 있다. 예를 들어, 블록 인터리버(124)는 제1 파트를 이용하여 복수의 그룹 중 적어도 일부를 그룹 단위로 인터리빙하고, 제2 파트를 이용하여 나머지 그룹을 분할하여 인터리빙할 수 있다.
한편, 그룹 단위로 인터리빙된다는 것은 동일한 그룹에 포함된 비트들은 동일한 열에 라이트되는 것을 의미한다. 즉, 블록 인터리버(124)는 그룹 단위로 인터리빙되는 그룹의 경우 동일한 그룹에 포함된 비트들을 분할하지 않고 동일한 열에 라이트하고, 그룹 단위로 인터리빙되지 않는 그룹의 경우 해당 그룹에 포함된 비트들을 분할하여 서로 다른 열에 라이트하여 인터리빙을 수행할 수 있다.
이에 따라, 제1 파트에 의해 인터리빙되는 모든 그룹은 동일한 그룹에 포함된 비트들이 제1 파트의 동일한 열에 라이트되어 인터리빙되고, 제2 파트에 의해 인터리빙되는 적어도 하나의 그룹은 제2 파트를 구성하는 적어도 두 개의 열에 분할되어 라이트될 수 있다.
한편, 제1 파트로 구분된 각 열을 구성하는 행의 개수는 변조 방식에 따라 상이하게 결정되며, 제2 파트로 구분된 각 열을 구성하는 행의 개수는 제1 파트로 구분된 각 열을 구성하는 행의 개수에 따라 결정될 수 있다. 즉, 제1 파트로 구분된 각 열은 변조부(130)에서 이용되는 변조 방식에 따라 서로 다른 개수의 행으로 구성될 수 있으며, 제2 파트로 구분된 각 열은 전체 행의 개수에서 제1 파트로 구분된 각 열의 행의 개수를 제외한 개수만큼의 행으로 구성될 수 있다.
이러한 인터리빙 방식 및 구조에 대한 구체적인 내용은 후술하기로 한다.
한편, 그룹 트위스트 인터리버(123)에서 수행되는 인터리빙은 그룹 내에서 비트들의 순서를 변경하는 것일 뿐 인터리빙에 의해 그룹 자체의 순서가 변경되지 않는다. 따라서, 블록 인터리버(124)에서 블록 인터리빙되는 그룹의 순서 즉, 블록 인터리버(124)에 입력되는 그룹의 순서는 그룹 인터리버(122)에 의해 결정될 수 있다. 예를 들어, 블록 인터리버(124)에 의해 블록 인터리빙되는 그룹의 순서는 표 12 내지 표 15에서 정의되는 π(j)에 의해 결정될 수 있다.
상술한 바와 같이, 블록 인터리버(124)는 각각 복수의 행을 포함하는 복수의 열로 구성될 수 있으며, 복수의 열을 적어도 두 개의 파트로 구분하여 LDPC 부호어를 인터리빙할 수 있다.
예를 들어, 블록 인터리버(124)는 복수의 열 각각을 제1 파트 및 제2 파트로 구분하여 LDPC 부호어를 구성하는 복수의 그룹을 인터리빙할 수 있다.
이 경우, 블록 인터리버(124)는 LDPC 부호어를 구성하는 그룹의 개수가 블록 인터리버(124)를 구성하는 열의 개수의 정수 배가 되는지 여부에 따라 복수의 열 각각을 N 개(N은 2 이상의 정수)의 파트로 구분하여 인터리빙을 수행할 수 있다.
먼저, 블록 인터리버(124)는 LDPC 부호어를 구성하는 그룹의 개수가 블록 인터리버(124)를 구성하는 열의 개수의 정수 배가 되는 경우, 복수의 열 각각을 파트를 구분하지 않고 LDPC 부호어를 구성하는 복수의 그룹을 그룹 단위로 인터리빙할 수 있다.
구체적으로, 블록 인터리버(124)는 LDPC 부호어를 구성하는 복수의 그룹을 그룹 단위로 열 각각에 열 방향으로 라이트(write)하고, 복수의 그룹이 그룹 단위로 라이트된 복수의 열의 각 행을 행 방향으로 리드(read)하여 인터리빙을 수행할 수 있다.
이 경우, 블록 인터리버(124)는 LDPC 부호어를 구성하는 그룹의 개수를 블록 인터리버(124)를 구성하는 열의 개수로 나눈 몫(quotient)만큼의 그룹에 포함된 비트들을 복수의 열 각각에 열 방향으로 순차적으로 라이트하고, 비트들이 라이트된 복수의 열의 각 행을 행 방향으로 리드하여 인터리빙을 수행할 수 있다.
이하에서는 설명의 편의를 위해, 그룹 인터리버(122)에서 인터리빙된 후 j 번째에 위치하는 그룹을 그룹 Yj라 하도록 한다.
예를 들어, 블록 인터리버(124)가 각각 R1 개의 행을 포함하는 C 개의 열로 구성되는 경우를 가정한다. 그리고, LDPC 부호어가 Ygroup 개의 그룹으로 구성되고, 그룹의 개수인 Ygroup이 C의 배수가 되는 경우를 가정한다.
이 경우, LDPC 부호어를 구성하는 그룹의 개수 Ygroup를 블록 인터리버(124)를 구성하는 열의 개수 C로 나눈 몫이 Ygroup/C이므로, 블록 인터리버(124)는 각 열에 Ygroup/C 개의 그룹씩을 순차적으로 열 방향으로 라이트하고, 각 열에 라이트된 비트들을 행 방향으로 리드하여 인터리빙을 수행할 수 있다.
예를 들어, 도 8과 같이, 블록 인터리버(124)는 제1 컬럼의 1 번째 행부터 R1 번째 행에 그룹(Y0), 그룹(Y1),..., 그룹(Yp -1) 각각에 포함된 비트들을 라이트하고, 제2 컬럼의 1 번째 행부터 R1 번째 행에 그룹(Yp), 그룹(Yp +1),..., 그룹(Yq -1) 각각에 포함된 비트들을 라이트하고,..., 제C 컬럼의 1 번째 행부터 R1 번째 행에 그룹(Yz), 그룹(Yz +1),..., 그룹(YNgroup -1) 각각에 포함된 비트들을 라이트하고, 복수의 열의 각 행에 라이트된 비트들을 행 방향으로 리드할 수 있다.
이에 따라, 블록 인터리버(124)는 LDPC 부호어를 구성하는 모든 그룹들을 그룹 단위로 인터리빙하게 된다.
다만, 블록 인터리버(124)는 LDPC 부호어를 구성하는 그룹의 개수가 블록 인터리버(124)를 구성하는 열의 개수의 정수 배가 되지 않는 경우, 복수의 열 각각을 두 개의 파트로 구분하여 LDPC 부호어를 구성하는 복수의 그룹 중 일부를 그룹 단위로 인터리빙하고, 나머지 그룹을 분할하여 인터리빙할 수 있다. 나머지 그룹에 포함된 비트들 즉, LDPC 부호어를 구성하는 그룹의 개수를 열의 개수로 나눈 경우의 그 나머지(remainder)만큼의 그룹에 포함된 비트들은 그룹 단위로 인터리빙되는 것이 아니라, 열의 개수에 따라 각 열에 분할되어 인터리빙될 수 있다.
구체적으로, 블록 인터리버(124)는 복수의 열 각각을 두 개의 파트로 구분하여 LDPC 부호어를 인터리빙할 수 있다.
이 경우, 블록 인터리버(124)는 블록 인터리버(124)를 구성하는 열의 개수, LDPC 부호어를 구성하는 그룹의 개수 및 복수의 그룹 각각을 구성하는 비트 수에 기초하여 복수의 열을 제1 파트 및 제2 파트로 구분할 수 있다.
여기에서, 복수의 그룹 각각은 360 개의 비트로 구성될 수 있다. 그리고, LDPC 부호어를 구성하는 그룹의 개수는 LDPC 부호어의 길이 및 각 그룹에 포함된 비트 수에 따라 결정된다. 예를 들어, 길이가 16200인 LDPC 부호어를 각 그룹이 360 개의 비트로 구성되도록 구분하면 LDPC 부호어는 45 개의 그룹으로 구분되고, 길이가 64800인 LDPC 부호어를 각 그룹이 360 개의 비트로 구성되도록 구분하면 DPC 부호어는 180 개의 그룹으로 구분될 수 있다. 또한, 블록 인터리버(124)를 구성하는 열의 개수는 변조 방식에 따라 결정될 수 있으며, 이와 관련된 구체적인 예는 후술하기로 한다.
이에 따라, 제1 파트 및 제2 파트 각각을 구성하는 행의 개수는 블록 인터리버(124)를 구성하는 열의 개수, LDPC 부호어를 구성하는 그룹의 개수 및 복수의 그룹 각각을 구성하는 비트 수에 기초하여 결정될 수 있다.
구체적으로, 제1 파트는 복수의 열 각각에서, 블록 인터리버(124)를 구성하는 열의 개수, LDPC 부호어를 구성하는 그룹의 개수 및 각 그룹을 구성하는 비트 수에 따라 LDPC 부호어를 구성하는 복수의 그룹 중 복수의 열 각각에 그룹 단위로 라이트 가능한 적어도 하나의 그룹에 포함된 비트 수만큼의 행으로 구성될 수 있다.
그리고, 제2 파트는 복수의 열 각각에서, 복수의 열 각각을 구성하는 행에서 복수의 열 각각에 그룹 단위로 라이트 가능한 적어도 일부의 그룹에 포함된 비트 수만큼의 행을 제외한 행으로 구성될 수 있다. 구체적으로, 제2 파트의 행의 개수는 제1 파트에 대응되는 그룹을 제외한 모든 비트 그룹에 포함된 비트의 수를 블록 인터리버(124)를 구성하는 열의 개수로 나눈 몫과 동일한 값을 가질 수 있다. 즉, 제2 파트의 행의 개수는 LDPC 부호어를 구성하는 그룹 중 제1 파트에 라이트되고 남은 그룹들에 포함된 비트 수를 열의 개수로 나눈 몫과 동일한 값을 가질 수 있다.
한편, 블록 인터리버(124)는 복수의 열 각각을, 각 열에 그룹 단위로 라이트 가능한 그룹에 포함된 비트 수만큼의 행을 포함하는 제1 파트와 그 외의 나머지 행을 포함하는 제2 파트로 복수의 열 각각을 구분할 수 있다.
이에 따라, 제1 파트는 그룹에 포함된 비트 수 즉, M의 정수 배만큼의 행으로 구성될 수 있다. 다만, 상술한 바와 같이, 각 그룹을 구성하는 부호어 비트의 개수는 M의 약수가 될 수 있다는 점에서, 제1 파트는 각 그룹을 구성하는 비트의 개수의 정수 배만큼의 행으로 구성될 수도 있다.
이 경우, 블록 인터리버(124)는 제1 파트 및 제2 파트에서 LDPC 부호어를 동일한 방식으로 라이트 및 리드하여 인터리빙을 수행할 수 있다.
구체적으로, 블록 인터리버(124)는 LDPC 부호어를 제1 파트 및 제2 파트 각각을 구성하는 복수의 열에 열 방향으로 라이트하고, LDPC 부호어가 라이트된 제1 파트 및 제2 파트 각각을 구성하는 복수의 열을 행 방향으로 리드하여 인터리빙을 수행할 수 있다.
즉, 블록 인터리버(124)는 복수의 열 각각에서 그룹 단위로 라이트 가능한 적어도 일부의 그룹에 포함된 비트들을 제1 파트를 구성하는 복수의 열 각각에 순차적으로 라이트하고, 복수의 그룹에서 적어도 일부의 그룹을 제외한 나머지 그룹에 포함된 비트들을 분할하여 제2 파트를 구성하는 복수의 열 각각에 열 방향으로 라이트하고, 제1 파트 및 제2 파트 각각을 구성하는 복수의 열을 행 방향으로 리드하여 인터리빙을 수행할 수 있다. 즉, 블록 인터리버(124)는 제1 파트 및 제2 파트 각각을 구성하는 복수의 열 각각에 라이트된 비트들을 행 방향으로 리드하여 인터리빙을 수행할 수 있다.
이 경우, 블록 인터리버(124)는 복수의 그룹에서 적어도 일부의 그룹을 제외한 나머지 그룹을 블록 인터리버(124)를 구성하는 열의 개수에 기초하여 분할하여 인터리빙을 수행할 수 있다.
구체적으로, 블록 인터리버(124)는 나머지 그룹에 포함된 비트들을 복수의 열의 개수로 분할하고, 분할된 비트들 각각을 제2 파트를 구성하는 복수의 열 각각에 열 방향으로 라이트하고, 분할된 비트들이 라이트된 제2 파트를 구성하는 복수의 열을 행 방향으로 리드하여 인터리빙을 수행할 수 있다.
즉, 블록 인터리버(124)는 LDPC 부호어를 구성하는 복수의 그룹 중 제1 파트에 라이트되고 남은 그룹 즉, LDPC 부호어를 구성하는 그룹의 개수를 열의 개수로 나눈 경우의 그 나머지(remainder)만큼의 그룹에 포함된 비트들을 열의 개수로 분할하고, 분할된 비트들을 제2 파트의 각 열에 순차적으로 열 방향으로 라이트할 수 있다.
예를 들어, 블록 인터리버(124)가 각각 R1 개의 행을 포함하는 C 개의 열로 구성되는 경우를 가정한다. 그리고, LDPC 부호어가 Ygroup 개의 그룹으로 구성되고, 그룹의 개수인 Ygroup이 C의 배수가 되지 않으며, A×C+1=Ygroup인 경우를 가정한다(A는 0보다 큰 정수). 즉, LDPC 부호어를 구성하는 그룹의 개수를 열의 개수로 나눈 경우, 몫이 A이고 나머지가 1인 경우를 가정한다.
이 경우, 블록 인터리버(124)는 도 9 및 도 10과 같이 각 열이 R1 개의 행을 포함하는 제1 파트와 R2 개의 행을 포함하는 제2 파트로 구분할 수 있다. 이 경우, R1은 각 열에 그룹 단위로 라이트 가능한 그룹에 포함된 비트 수만큼이 될 수 있으며, R2는 각 열을 구성하는 행의 개수에서 R1을 제외한 값이 될 수 있다.
즉, 상술한 예에서 각 열에 그룹 단위로 라이트 가능한 그룹의 수는 A 개이고, 각 열의 제1 파트는 A 개의 그룹에 포함된 비트 수 즉, A×M 개만큼의 행으로 구성될 수 있다.
이 경우, 블록 인터리버(124)는 각 열에 그룹 단위로 라이트 가능한 그룹 즉, A 개의 그룹에 포함된 비트들을 열 방향으로 각 열의 제1 파트에 라이트한다.
즉, 블록 인터리버(124)는 도 9 및 도 10과 같이 제1 컬럼의 제1 파트를 구성하는 1 번째 행부터 R1 번째 행에 그룹(Y0), 그룹(Y1),..., 그룹(Yn -1) 각각에 포함된 비트들을 라이트하고, 제2 컬럼의 제1 파트를 구성하는 1 번째 행부터 R1 번째 행에 그룹(Yn), 그룹(Yn +1),..., 그룹(Ym -1) 각각에 포함된 비트들을 라이트하고,..., 제C 컬럼의 제1 파트를 구성하는 1 번째 행부터 R1 번째 행에 그룹(Ye), 그룹(Ye +1),..., 그룹(YNgroup -2) 각각에 포함된 비트들을 라이트한다.
이와 같이, 블록 인터리버(124)는 각 열에 그룹 단위로 라이트 가능한 그룹에 포함된 비트들을 각 열의 제1 파트에 그룹 단위로 라이트한다.
즉, 상술한 예에서, 그룹(Y0), 그룹(Y1),..., 그룹(Yn -1) 각각에 포함된 비트들은 분할되지 않고 모두 제1 컬럼에 라이트되고, 그룹(Yn), 그룹(Yn +1),..., 그룹(Ym -1) 각각에 포함된 비트들은 분할되지 않고 모두 제2 컬럼에 라이트되고,..., 그룹(Ye), 그룹(Ye +1),... , 그룹(YNgroup -2) 각각에 포함된 비트들은 분할되지 않고 모두 제C 컬럼에 라이트될 수 있다. 이와 같이, 제1 파트에 의해 인터리빙되는 모든 그룹은 동일한 그룹에 포함된 비트들이 제1 파트의 동일한 열에 라이트되는 것으로 볼 수 있다.
이후, 블록 인터리버(124)는 복수의 그룹 중에서 각 열의 제1 파트에 라이트된 그룹을 제외한 나머지 그룹에 포함된 비트들을 분할하여 각 열의 제2 파트에 열 방향으로 라이트할 수 있다. 이때, 블록 인터리버(124)는 동일한 개수의 비트가 각 열의 제2 파트에 라이트되도록, 각 열의 제1 파트에 라이트된 그룹을 제외한 나머지 그룹에 포함된 비트들을 열의 개수로 분할하고, 분할된 각 비트를 제2 파트의 각 열에 열 방향으로 라이트할 수 있다.
여기에서, 열의 개수에 기초하여 분할된 비트들 각각을 서브 비트 그룹(sub bit group)이라 명명할 수 있으며, 이 경우, 서브 비트 그룹 각각이 제2 파트의 각 열에 라이트되는 것으로 볼 수 있다.
상술한 예에서 A×C+1=Ygroup를 만족하므로, LDPC 부호어를 구성하는 그룹을 순차적으로 제1 파트에 라이트할 때, LDPC 부호어의 마지막 그룹인 그룹(YNgroup-1)가 제1 파트에 라이트되지 못하고 남게 된다. 이에 따라, 블록 인터리버(124)는 도 9와 같이 그룹(YNgroup -1)에 포함된 비트들을 C 개로 분할하고, 분할된 각 비트들(즉, 마지막 그룹(YNgroup -1)에 포함된 비트들을 C로 나눈 몫만큼의 비트들)을 각 열의 제2 파트에 순차적으로 라이트할 수 있다.
즉, 블록 인터리버(124)는 제1 컬럼의 제2 파트를 구성하는 1 번째 행부터 R2 번째 행까지 비트를 라이트하고, 제2 컬럼의 제2 파트를 구성하는 1 번째 행부터 R2 번째 행까지 비트를 라이트하고,..., 제C 컬럼의 제2 파트를 구성하는 1 번째 행에서 R2 번째 행까지 비트를 라이트할 수 있다. 이때, 블록 인터리버(124)는 도 9와 같이 비트들을 각 열의 제2 파트에 열 방향으로 라이트할 수 있다.
즉, 제2 파트에서는 비트 그룹을 구성하는 비트들이 동일한 열에 라이트되지 않고, 복수의 열에 라이트될 수 있다. 즉, 상술한 예에서, 마지막 그룹(YNgroup -1)은 M 개의 비트들로 구성되므로, 마지막 그룹(YNgroup -1)에 포함된 비트들은 M/C 개씩 분할되어 각 컬럼에 라이트될 수 있다. 즉, 마지막 그룹(YNgroup -1)에 포함된 비트들은 M/C 개씩 분할되고, 분할된 M/C 개씩 서브 비트 그룹을 형성하며, 서브 비트 그룹 각각이 제2 파트의 각 열에 라이트될 수 있다.
이에 따라, 제2 파트에 의해 인터리빙되는 적어도 하나의 그룹은 적어도 하나의 그룹에 포함된 비트들이 제2 파트를 구성하는 적어도 두 개의 열에 분할되어 라이트되는 것으로 볼 수 있다.
한편, 상술한 예에서 블록 인터리버(124)는 제2 파트에 열 방향으로 비트들을 라이트하는 것으로 설명하였으나 이는 일 예에 불과하다. 즉, 블록 인터리버(124)는 제2 파트의 복수의 열에 비트들을 행 방향으로 라이트할 수도 있다. 이 경우, 블록 인터리버(124)는 제1 파트에 대해서는 상술한 방식과 동일한 방식으로 비트들을 라이트할 수 있다.
구체적으로, 도 10을 참조하면 블록 인터리버(124)는 제 1 컬럼에서 제 2파트를 구성하는 1 번째 행부터 제C 컬럼에서 제2 파트를 구성하는 1 번째 행까지 비트들을 라이트하고, 제1 컬럼에서 제2 파트를 구성하는 2 번째 행부터 제C 컬럼에서 제2 파트를 구성하는 2 번째 행까지 비트들을 라이트하고,..., 제1 컬럼에서 제2 파트를 구성하는 R2 번째 행부터 제C 컬럼에서 제2 파트를 구성하는 R2 번째 행까지 비트들을 라이트할 수 있다.
한편, 블록 인터리버(124)는 각 파트의 각 행에 라이트된 비트들을 행 방향으로 순차적으로 리드하게 된다. 즉, 블록 인터리버(124)는 도 9 및 도 10과 같이 복수의 열의 제1 파트의 각 행에 라이트된 비트들을 행 방향으로 순차적으로 리드하고, 복수의 열의 제2 파트의 각 행에 라이트된 비트들을 행 방향으로 순차적으로 리드할 수 있다.
이에 따라, 블록 인터리버(124)는 LDPC 부호어를 구성하는 복수의 그룹 중 일부를 그룹 단위로 인터리빙하고, 나머지 일부는 분할하여 인터리빙을 수행할 수 있다.
이와 같이, 블록 인터리버(124)는 도 8 내지 도 10에서 설명한 방식을 이용하여 복수의 그룹을 인터리빙할 수 있다.
특히, 도 9의 경우 제1 파트에 속하지 않는 그룹에 포함된 비트들은 제2 파트에 열 방향으로 라이트되고 행 방향으로 리드된다는 점에서, 제1 파트에 속하지 않는 그룹에 포함된 비트들의 순서가 재정될 수 있다. 이와 같이, 제1 파트에 속하지 않는 그룹에 포함된 비트들은 인터리빙된다는 점에서 인터리빙이 수행되지 않았을 경우에 비해, BER(bit error rate)/FER(frame error rate) 성능이 향상될 수 있다.
다만, 도 10과 같이 제1 파트에 속하지 않는 그룹은 인터리빙되지 않을 수도 있다. 즉, 도 10과 같이 블록 인터리버(124)는 제1 파트에 속하지 않는 그룹에 포함된 비트들을 제2 파트에 행 방향으로 라이트 및 리드한다는 점에서, 제1 파트에 속하지 않는 그룹에 포함된 비트들은 순서가 변경되지 않고 순차적으로 변조부(130)로 출력될 수 있다. 이 경우, 제1 파트에 속하지 않은 그룹에 포함된 비트들은 순차적으로 출력되어 변조 심볼에 맵핑될 수 있다.
한편, 도 9 및 도 10에서는 복수의 그룹 중 마지막 하나의 그룹이 제2 파트에 라이트되는 것으로 설명하였으나 이는 일 예에 불과하며, 제2 파트에 라이트되는 그룹의 개수는 LDPC 부호어를 구성하는 그룹의 전체 개수, 열 및 행의 개수, 전송 안테나 개수 등에 따라 다양하게 변경될 수 있음은 물론이다.
한편, 블록 인터리버(124)는 동일한 그룹에 포함된 비트들이 변조 심볼에서 하나의 비트에 맵핑되거나, 동일한 그룹에 포함된 비트들이 변조 심볼에서 두 개의 비트에 맵핑되는지에 따라 서로 다른 구조를 가질 수 있다.
다른 한편, 다수의 안테나를 사용하는 송수신 시스템의 경우, 블록 인터리버(124)를 구성하는 열의 개수는 변조 심볼을 구성하는 비트의 개수와 사용하는 안테나 개수를 동시에 고려하여 결정될 수도 있다. 일 예로, 동일한 그룹에 포함된 비트들이 변조 심볼에서 하나의 비트에 맵핑되고, 2 개의 안테나를 사용하는 시스템의 경우, 블록 인터리버(124)는 열의 개수를 변조 심볼을 구성하는 비트의 개수의 2 배수로 결정할 수 있다.
먼저, 동일한 그룹에 포함된 비트들이 변조 심볼에서 하나의 비트에 맵핑되는 경우, 블록 인터리버(124)는 하기의 표 16 및 표 17과 같은 구조를 가질 수 있다.
여기에서, C(또는, Nc)는 블록 인터리버(124)를 구성하는 열의 개수이고, R1은 각 열에서 제1 파트를 구성하는 행의 개수, R2는 각 열에서 제2 파트를 구성하는 행의 개수이다.
표 16 및 표 17을 참조하면, 블록 인터리버(124)는 변조 방식에 따라 서로 다른 개수의 열로 구성되고, 복수의 열의 개수는 변조 방식에 따른 변조 차수와 동일한 값을 가지며, 복수의 열 각각은 LDPC 부호어를 구성하는 비트 수를 복수의 열의 개수로 나눈 값만큼의 행으로 구성되는 것을 알 수 있다.
그리고, 제1 파트는 LDPC 부호어를 구성하는 복수의 그룹 중 복수의 열 각각에 그룹 단위로 라이트 가능한 그룹에 포함된 비트 수만큼의 행으로 구성된다는 점에서, 변조 차수에 따라 열의 개수가 달라지므로 제1 파트로 구분된 각 열을 구성하는 행의 개수는 변조 방식에 따라 상이하게 결정될 수 있다.
또한, 제2 파트는 각 열의 전체 행에서 제1 파트를 구성하는 행을 제외한 행으로 이루어진다는 점에서, 제2 파트로 구분된 각 열을 구성하는 행의 개수는 제1 파트로 구부된 각 열을 구성하는 행의 개수에 따라 결정될 수 있다.
예를 들어, LDPC 부호어의 길이 Nldpc=64800이고, 16-QAM 방식으로 변조를 수행하는 경우, 16-QAM의 경우 변조 차수는 4이므로 블록 인터리버(124)는 4 개의 열로 구성되며, 각 열은 R1+R2=16200(=64800/4) 개의 행으로 구성되며 제1 파트의 행의 개수 R1=16200(=360×45), 제2 파트의 행의 개수 R2=0이 될 수 있다.
다른 예로, LDPC 부호어의 길이 Nldpc=64800이고, 256-QAM 방식으로 변조를 수행하는 경우, 16-QAM의 경우 변조 차수는 8이므로 블록 인터리버(124)는 8 개의 열로 구성되며, 각 열은 R1+R2=8100(=64800/8) 개의 행으로 구성되며 제1 파트의 행의 개수 R1=7920(=360×22), 제2 파트의 행의 개수 R2=180(=8100-7920)이 될 수 있다.
한편, 표 16 및 표 17을 참조하면, LDPC 부호어를 구성하는 그룹의 개수가 열의 개수의 정수 배인 경우, 블록 인터리버(124)는 각 열을 구분하지 않고 인터리빙을 수행한다는 점에서 R1이 각 열을 구성하는 행의 개수가 되고, R2=0이 된다. 또한, LDPC 부호어를 구성하는 그룹의 개수가 열의 개수의 정수 배가 되지 않는 경우, 블록 인터리버(124)는 각 열을 R1 개의 행으로 구성되는 제1 파트와 R2 개의 행으로 구성되는 제2 파트로 구분하여 인터리빙을 수행한다.
한편, 표 16 및 표 17과 같이, 블록 인터리버(124)의 열의 개수가 변조 심볼을 구성하는 비트의 수와 동일한 경우, 동일한 그룹에 포함된 비트들은 변조 심볼에서 하나의 비트에 맵핑될 수 있다.
예를 들어, Nldpc=64800이고, 변조 방식이 16-QAM인 경우, 블록 인터리버(124)는 각각 16200 개의 행을 포함하는 4 개의 열로 구성될 수 있다. 이 경우, 복수의 그룹은 그룹 단위로 4 개의 열에 라이트되고, 각 열에서 동일한 행에 라이트되었던 비트들이 순차적으로 출력된다. 이때, 변조 방식이 16-QAM인 경우 4 비트가 하나의 변조 심볼을 구성한다는 점에서, 동일한 그룹에 포함된 비트들 즉, 하나의 열에서 출력되는 비트들은 변조 심볼에서 하나의 비트에 맵핑될 수 있다. 예를 들어, 제1 컬럼에 라이트되는 그룹에 포함된 비트들은 각 변조 심볼의 첫 번째 비트에 맵핑될 수 있다.
한편, 동일한 그룹에 포함된 비트들이 변조 심볼에서 두 개의 비트에 맵핑되는 경우, 블록 인터리버(124)는 하기의 표 18 및 표 19와 같은 구조를 가질 수 있다.
여기에서, C(또는, Nc)는 블록 인터리버(124)를 구성하는 열의 개수이고, R1은 각 컬럼에서 제1 파트를 구성하는 행의 개수, R2는 각 컬럼에서 제2 파트를 구성하는 행의 개수이다.
표 18 및 표 19를 참조하면, LDPC 부호어를 구성하는 그룹의 개수가 열의 개수의 정수 배인 경우 블록 인터리버(124)는 각 열을 구분하지 않고 인터리빙을 수행한다는 점에서 R1이 각 열을 구성하는 행의 개수가 되고, R2=0이 된다. 또한, LDPC 부호어를 구성하는 그룹의 개수가 열의 개수의 정수 배가 되지 않는 경우, 블록 인터리버(124)는 각 열을 R1 개의 행으로 구성되는 제1 파트와 R2 개의 행으로 구성되는 제2 파트로 구분하여 인터리빙을 수행한다.
표 18 및 표 19와 같이, 블록 인터리버(124)의 열의 개수가 변조 심볼을 구성하는 비트의 수의 절반인 경우, 동일한 그룹에 포함된 비트들은 변조 심볼에서 두 개의 비트에 맵핑될 수 있다.
예를 들어, Nldpc=64800이고, 변조 방식이 16-QAM인 경우, 블록 인터리버(124)는 각각 32400 개의 행을 포함하는 2 개의 열로 구성될 수 있다. 이 경우, 복수의 그룹은 그룹 단위로 2 개의 열에 라이트되고, 각 열에서 동일한 행에 라이트되었던 비트들이 순차적으로 출력된다. 한편, 변조 방식이 16-QAM인 경우 4 비트가 하나의 변조 심볼을 구성한다는 점에서, 2 개의 행에서 출력되는 비트들이 하나의 변조 심볼을 구성하게 된다. 따라서, 동일한 그룹에 포함된 비트들 즉, 하나의 열에서 출력되는 비트들은 변조 심볼에서 두 개의 비트에 맵핑될 수 있다. 예를 들어, 제1 컬럼에 라이트되는 그룹에 포함된 비트들은 변조 심볼에서 임의의 두 개의 위치에 존재하는 비트들에 맵핑될 수 있다.
한편, 표 16 내지 19를 참조하면, 블록 인터리버(124)의 전체 행(row)의 개수 즉, R1+R2는 Nldpc/C임을 알 수 있다.
그리고, 제1 파트의 행의 개수인 R1은 각 그룹에 포함된 비트들의 개수인 M(예를 들어, M=360)의 정수 배로 이고, 제2 파트의 행의 개수인 R2는 Nldpc/C-R1이 될 수 있다. 여기에서, 는 Ngroup/C 이하의 가장 큰 정수를 나타낸다. 이와 같이, R1은 각 그룹에 포함된 비트의 개수인 M의 정수 배가 된다는 점에서 R1에는 그룹 단위의 비트들이 라이트될 수 있다.
또한, 표 16 내지 표 19를 참조하면, LDPC 부호어를 구성하는 그룹의 개수가 열의 개수의 배수가 아닌 경우, 블록 인터리버(124)는 각 열을 2 개의 파트로 구분하여 인터리빙을 수행하는 것을 알 수 있다.
구체적으로, LDPC 부호어의 길이를 열의 개수로 나눈 값이 각 열에 포함된 전체 행의 개수가 된다. 이때, LDPC 부호어를 구성하는 그룹의 개수가 열의 개수의 배수인 경우, 각 열은 2 개의 파트로 구분되지 않는다. 다만, LDPC 부호어를 구성하는 그룹의 개수가 열의 개수의 배수가 되지 않는 경우, 각 열은 2 개의 파트로 구분될 수 있다.
예를 들어, 표 16과 같이 블록 인터리버(124)의 열의 개수가 변조 심볼을 구성하는 비트의 개수와 동일하고, LDPC 부호어가 64800 개의 비트로 구성되는 경우를 가정한다. 이때, LDPC 부호어를 구성하는 각 그룹은 360 개의 비트로 구성되며, LDPC 부호어는 64800/360=180 개의 그룹으로 구성된다.
한편, 변조 방식이 16-QAM인 경우, 블록 인터리버(124)는 4 개의 열로 구성되며, 각 열은 64800/4=16200 개의 행으로 구성될 수 있다.
이때, LDPC 부호어를 구성하는 그룹의 개수를 열의 개수로 나눈 값은 180/4=45가 되므로, 각 열을 2 개의 파트로 구분하지 않아도 각 열에 그룹 단위로 비트들이 라이트될 수 있다. 즉, 각 열에는 LDPC 부호어를 구성하는 그룹의 개수를 열의 개수로 나눈 몫인 45 개의 그룹에 포함된 비트들 즉, 45×360=16200 개의 비트들이 라이트될 수 있다.
다만, 변조 방식이 256-QAM인 경우, 블록 인터리버(124)는 8 개의 열로 구성되며, 각 열은 64800/8=8100 개의 행으로 구성될 수 있다.
이때, LDPC 부호어를 구성하는 그룹의 개수를 열의 개수로 나눈 값은 180/8=22.5가 되므로, LDPC 부호어를 구성하는 그룹의 개수는 열의 개수의 정수 배가 되지 않는다. 이에 따라, 블록 인터리버(124)는 그룹 단위로 인터리빙을 수행하기 위해, 8 개의 열 각각을 2 개의 파트로 구분하게 된다.
이때, 각 열의 제1 파트에는 그룹 단위로 비트들이 라이트되어야 하므로, 각 열의 제1 파트에 그룹 단위로 라이트될 수 있는 그룹의 개수는 LDPC 부호어를 구성하는 그룹의 개수를 열의 개수로 나눈 몫인 22 개가 되며, 이에 따라, 각 열의 제1 파트는 22×360=7920 개의 행으로 구성될 수 있다. 이에 따라, 각 열의 제1 파트에는 22 개의 그룹에 포함된 7920 개의 비트들이 라이트될 수 있다.
한편, 각 열의 제2 파트는 각 열의 전체 행에서 제1 파트를 구성하는 행을 제외한 행으로 구성된다. 따라서, 각 열의 제2 파트는 8100-7920=180 개의 행으로 구성될 수 있다.
이때, 각 열의 제2 파트에는 제1 파트에 라이트되지 못한 나머지 그룹에 포함되는 비트들이 분할되어 라이트될 수 있다.
구체적으로, 제1 파트에는 22×8=176 개의 그룹이 라이트되므로, 제2 파트에 라이트되는 그룹의 개수는 180-176=4 개(가령, LDPC 부호어를 구성하는 그룹(Y0), 그룹(Y1), 그룹(Y2),..., 그룹(Y178), 그룹(Y179) 중 그룹 (Y176), 그룹 (Y177), 그룹 (Y178), 그룹 (Y179)가 될 수 있다).
이에 따라, 블록 인터리버(124)는 블록 인터리버(124)는 LDPC 부호어를 구성하는 그룹 중 제1 파트에 라이트되고 남은 4 개의 그룹을 각 열의 제2 파트에 순차적으로 라이트할 수 있다.
즉, 블록 인터리버(124)는 그룹(Y176)에 포함된 360 개의 비트 중 180 개의 비트를 제1 열의 제2 파트의 1 번째 행부터 180 번째 행까지 열 방향으로 라이트하고, 남은 180 개의 비트를 제2 열의 제2 파트의 1 번째 행부터 180 번째 행까지 열 방향으로 라이트할 수 있다. 그리고, 블록 인터리버(124)는 그룹(Y177)에 포함된 360 개의 비트 중 180 개의 비트를 제3 열의 제2 파트의 1 번째 행부터 180 번째 행까지 열 방향으로 라이트하고, 남은 180 개의 비트를 제4 열의 제2 파트의 1 번째 행부터 180 번째 행까지 열 방향으로 라이트할 수 있다. 그리고, 블록 인터리버(124)는 그룹(Y178)에 포함된 360 개의 비트 중 180 개의 비트를 제5 열의 제2 파트의 1 번째 행부터 180 번째 행까지 열 방향으로 라이트하고, 남은 180 개의 비트를 제6 열의 제2 파트의 1 번째 행부터 180 번째 행까지 열 방향으로 라이트할 수 있다. 그리고, 블록 인터리버(124)는 그룹(Y179)에 포함된 360 개의 비트 중 180 개의 비트를 제7 열의 제2 파트의 1 번째 행부터 180 번째 행까지 열 방향으로 라이트하고, 남은 180 개의 비트를 제8 열의 제2 파트의 1 번째 행부터 180 번째 행까지 열 방향으로 라이트할 수 있다.
이에 따라, 제1 파트에 라이트되고 남은 그룹에 포함된 비트들은 제2 파트에서 동일한 열에 라이트되지 않고, 복수의 열에 나누어져 라이트될 수 있다.
이하에서는 도 11을 참조하여 도 4의 블록 인터리버의 구체적인 일 예에 대해 보다 구체적으로 설명한다.
그룹 인터리빙 이후, LDPC 부호어는 도 11과 같은 블록 인터리버(124)에 의해 인터리빙될 수 있다. 이 경우, 블록 인터리버(124)는 블록 인터리버(124)를 구성하는 열의 개수 및 그룹의 비트 수에 기초하여 복수의 열을 제1 파트와 제2 파트로 구분할 수있다. 이 경우, 제1 파트에서는 그룹을 구성하는 비트들이 동일한 열에 라이트되고, 제2 파트에서는 그룹을 구성하는 비트들이 복수의 열에 라이트될 수 있다.
구체적으로, 입력 비트 vi는 제1 파트부터 시작하여 제2 파트까지 순차적(serially)으로 열 방향(column wise)으로 라이트되고, 제1 파트부터 제2 파트까지 순차적으로 행 방향(row wise)으로 리드된다. 이에 따라, 제1 파트에서 동일한 그룹에 포함된 비트들은 각 변조 심볼에서 하나의 비트에 맵핑될 수 있다.
이 경우, 변조 방식에 따른 블록 인터리버(124)의 제1 파트와 제2 파트의 열의 개수와 행의 개수는 하기의 표 20과 같을 수 있다. 여기에서, 블록 인터리버(124)의 열의 개수는 변조 심볼을 구성하는 비트의 수와 같을 수 있다. 그리고, 제1 파트의 행의 개수인 Nr1 과 제2 파트의 행의 개수인 Nr2의 합은 Nldpc/Nc와 동일하다(여기에서, Nc는 열의 개수). 그리고, Nr1 (=)은 360의 배수이므로, 복수의 비트 그룹이 제1 파트에 라이트될 수 있다.
이하에서는 블록 인터리버(124)의 동작에 대해 보다 구체적으로 설명하도록 한다.
구체적으로, 도 11과 같이 입력 비트 vi(0≤i<Nc×Nr1)는 블록 인터리버(124)의 제1 파트의 ci 열의 ri 행에 라이트된다. 여기에서, ci와 ri는 각각 , ri=(i mod Nr1)와 같다.
그리고, 입력 비트 vi(Nc×Nr1≤i<Nldpc)는 블록 인터리버(124)의 제2 파트의 ci 열의 ri 행에 라이트된다. 여기에서, ci와 ri는 각각 , ri=Nr1+{(i-Nc×Nr1) mod Nr2}와 같다.
예를 들어, LDPC 부호어의 길이 Nldpc가 64800이고, 변조 방식이 256-QAM인 경우, 블록 인터리버(124)에서 출력되는 비트의 순서는 (q0,q1,q2,...,q63357,q63358,q63359,q63360,q63361,...,q64799)= (v0,v7920,v15840,...,v47519,v55439,v63359,v63360,v63540,...,v64799)와 같을 수 있다. 여기에서, 우측 항에서의 인덱스를 모든 8 개의 열에 대해 보다 자세히 나타내면 0, 7920, 15840, 23760, 31680, 39600, 47520, 55440, 1, 7921, 15841, 23761, 31681, 39601, 47521, 55441, …… , 7919, 15839, 23759, 31679, 39599, 47519, 55439, 63359, 63360, 63540, 63720, 63900, 64080, 64260, 64440, 64620, …… , 63539, 63719, 63899, 64079, 64259, 64439, 64619, 64799와 같다.
한편, 상술한 예에서는 블록 인터리버(124)를 구성하는 열의 개수가 변조 차수와 동일한 값을 갖거나 변조 차수의 절반과 동일한 값을 갖는 것으로 설명하였으나 이는 일 예에 불과하며, 블록 인터리버(124)를 구성하는 열의 개수는 변조 차수의 배수 값(multiple value)이 될 수도 있다. 이 경우, 각 열을 구성하는 행의 개수는 LDPC 부호어의 길이를 열의 개수로 나눈 값이 될 수 있다.
예를 들어, 변조 방식이 QPSK의 경우(즉, 변조 차수는 2), 블록 인터리버(124)를 구성하는 열의 개수는 2 개가 아니라 4 개가 될 수 있다. 이때, LDPC 부호어의 길이 Nldpc가 16200인 경우, 각 열을 구성하는 행의 개수는 4050(=16200/4)이 될 수 있다.
한편, 블록 인터리버(124)는 열의 개수가 변조 차수의 배수 값을 갖는 경우에도, 열의 개수가 변조 차수와 동일한 값을 갖거나 변조 차수의 절반과 동일한 값을 갖는 경우와 동일한 방식으로 인터리빙을 수행할 수 있다는 점에서, 이에 대한 구체적인 설명은 생략하도록 한다.
이 경우, 블록 인터리버(124)를 구성하는 열의 개수는 변조 차수와 동일한 값을 갖거나 변조 차수의 정수 배가 될 수 있다는 점에서, 제2 파트의 행의 개수는 제1 파트에 대응되는 그룹을 제외한 모든 비트 그룹에 포함된 비트의 수를 변조 차수 또는 변조 차수의 배수로 나눈 몫과 동일한 값을 가질 수도 있다.
도 1로 돌아가서, 변조부(130)는 변조 방식에 따라 인터리빙된 LDPC 부호어를 변조하여 변조 심볼을 생성한다. 구체적으로, 변조부(130)는 인터리빙된 LDPC 부호어를 디멀티플렉싱하고, 디멀티플렉싱된 LDPC 부호어를 변조하여 성상도에 맵핑하여 변조 심볼을 생성할 수 있다.
이 경우, 변조부(130)는 복수의 그룹 각각에 포함된 비트들을 이용하여 변조 심볼을 생성할 수 있다.
즉, 상술한 바와 같이, 블록 인터리버(124)의 각 열에는 서로 다른 그룹에 포함된 비트들이 라이트되고, 블록 인터리버(124)는 각 열에 라이트된 비트들을 행 방향으로 리드하게 된다. 이 경우, 변조부(130)는 블록 인터리버(124)의 각 열에서 리드된 비트들을 변조 심볼의 각 비트에 맵핑시켜 변조 심볼을 생성하게 된다. 이에 따라, 변조 심볼의 각 비트는 서로 다른 그룹에 포함된 비트가 될 수 있다.
예를 들어, 변조 심볼이 C 개의 비트로 구성된 경우를 가정한다. 이 경우, 블록 인터리버(124)의 C 개의 열의 각 행에서 리드된 비트들이 변조 심볼의 각 비트에 맵핑될 수 있다는 점에서, 결국, C 개의 비트로 구성된 변조 심볼의 각 비트들은 C 개의 서로 다른 그룹에 포함된 비트들이 될 수 있다.
이하에서는 이를 보다 구체적으로 설명하도록 한다.
먼저, 변조부(130)는 인터리빙된 LDPC 부호어를 디멀티플렉싱할 수 있다. 이를 위해, 변조부(130)는 인터리빙된 LDPC 부호어를 디멀티플렉싱하기 위한 디멀티플렉서(미도시)를 포함할 수 있다.
디멀티플렉서(미도시)는 인터리빙된 LDPC 부호어를 디멀티플렉싱한다. 구체적으로, 디멀티플렉서(미도시)는 인터리빙된 LDPC 부호어에 대해 시리얼-투-패러렐(serial-to-parallel) 변환을 수행하여, 인터리빙된 LDPC 부호어를 일정한 개수의 비트를 갖는 셀(cell)(또는, 데이터 셀(data cell))로 디멀플렉싱할 수 있다.
예를 들어, 도 12에 도시된 바와 같이, 디멀티플렉서(미도시)는 인터리버(120)에서 출력되는 LDPC 부호어 Q=(q0,q1,q2,...)를 입력받고, 입력된 LDPC 부호어 비트들을 순차적으로 복수의 서브 스트림 중 하나에 출력하여 입력된 LDPC 부호어 비트들을 셀로 변환하여 출력할 수 있다.
여기에서, 서브 스트림의 개수 Nsubstreams는 변조 심볼을 구성하는 비트의 개수 ηMOD와 동일하며, 셀을 구성하는 비트의 수는 Nldpc/ηMOD와 같을 수 있다. 한편, 변조 방식에 따른 ηMOD 및 LDPC 부호어의 길이 Nldpc에 따라 생성되는 셀의 개수는 하기의 표 21과 같을 수 있다.
한편, 복수의 서브 스트림 각각에서 동일한 인덱스를 갖는 비트들이 동일한 셀을 구성할 수 있다. 즉, 도 12에서 각 셀은 (y0 ,0,y1 ,0,...,yη MOD -1,0), (y0,1,y1,1,..., yη MOD -1,1),...와 같이 표현될 수 있다.
한편, 디멀티플렉서(미도시)가 입력되는 LDPC 부호어 비트들을 디멀티플렉싱하는 방법은 다양할 수 있다. 즉, 디멀티플렉서(미도시)는 LDPC 부호어 비트들의 순서를 변경하여 복수의 서브 스트림 각각에 출력하거나, LDPC 부호어 비트들의 순서를 변경하지 않고 순차적으로 복수의 스트림 각각에 출력할 수 있다. 이러한 동작은 블록 인터리버(124)에서 인터리빙에 사용된 열의 개수에 따라 결정될 수 있다.
구체적으로, 블록 인터리버(124)가 변조 심볼을 구성하는 비트의 개수의 절반만큼의 열을 포함하는 경우, 디멀티플렉서(미도시)는 입력되는 LDPC 부호어 비트들의 순서를 변경하여 복수의 서브 스트림 각각에 출력할 수 있으며, 순서를 변경하는 방법에 대한 일 예는 하기의 표 22와 같다.
상기와 같은 표 22에서 변조 방식이 16-QAM인 경우를 예로 들면, 16-QAM의 경우 변조 심볼을 구성하는 비트의 개수는 4 개이므로 서브 스트림의 개수는 4 개가 된다. 이 경우, 디멀티플렉서(미도시)는 순차적으로 입력되는 비트들 중에서 인덱스 i가 i mod 4= 0을 만족하는 비트들은 제0 서브 스트림으로 출력하고, 인덱스 i가 i mod 4= 1을 만족하는 비트들을 제2 서브 스트림으로 출력하고, 인덱스 i가 i mod 4= 2를 만족하는 비트들을 제1 서브 스트림으로 출력하고, 인덱스 i가 i mod 4= 3을 만족하는 비트들을 제3 서브 스트림으로 출력할 수 있다.
이에 따라, 디멀티플렉서(미도시)로 입력된 LDPC 부호어 비트들 (q0,q1,q2,...)은 (y0 ,0,y1 ,0,y2 ,0,y3 ,0)=(q0,q2,q1,q3), (y0,1,y1,1,y2,1,y3,1)=(q4,q6,q5,q7),... 와 같은 셀들로 출력될 수 있다.
한편, 블록 인터리버(124)가 변조 심볼을 구성하는 비트의 개수와 동일한 개수의 열을 포함하는 경우, 디멀티플렉서(미도시)는 입력되는 LDPC 부호어 비트들의 순서를 변경하지 않고 순차적으로 복수의 스트림 각각에 출력할 수 있다. 즉, 도 13에 도시된 바와 같이, 디멀티플렉서(미도시)는 입력되는 LDPC 부호어 비트들 (q0,q1,q2,...)를 각 서브 스트림에 순차적으로 출력하며, 이에 따라, 각 셀들은 (y0,0,y1,0,…,yη MOD -1,0)=(q0,q1,…,qη MOD -1), (y0 ,1,y1 ,1,…,yη MOD -1,1)=(qη MOD,qη MOD +1,…,q2 ×ηMOD-1),... 와 같이 구성될 수 있다.
한편, 상술한 예에서는, 디멀티플렉서(미도시)가 입력되는 LDPC 부호어 비트들의 순서를 변경하지 않고 순차적으로 복수의 스트림 각각에 출력하는 것으로 설명하였으나 이는 일 예에 불과하다. 즉, 본 발명의 일 실시 예에 따르면 블록 인터리버(124)가 변조 심볼을 구성하는 비트의 개수와 동일한 개수의 열을 포함하는 경우, 디멀티플렉서(미도시)는 생략될 수도 있다.
한편, 변조부(130)는 디멀티플렉싱된 LDPC 부호어를 변조 심볼에 맵핑할 수 있다. 다만, 상술한 바와 같이 디멀티플렉서(미도시)가 생략된 경우, 변조부(130)는 인터리버(120)에서 출력되는 LDPC 부호어 비트들 즉, 블록 인터리빙된 LDPC 부호어 비트들을 변조 심볼에 맵핑할 수도 있다.
구체적으로, 변조부(130)는 디멀티플렉서(미도시)에서 출력되는 비트들(즉, 셀들)을 QPSK, 16-QAM, 64-QAM, 256-QAM, 1024-QAM, 4096-QAM 등의 다양한 변조 방식을 이용하여 변조할 수 있다. 여기에서, 변조 방식이 각각 QPSK, 16-QAM, 64-QAM, 256-QAM, 1024-QAM, 4096-QAM인 경우, 변조 심볼을 구성하는 비트의 개수 ηMOD(즉, 변조 차수)는 각각 2,4,6,8,10,12 개가 될 수 있다.
이 경우, 디멀티플렉서(미도시)에서 출력되는 각 셀은 변조 심볼을 구성하는 개수만큼의 비트로 이루어진다는 점에서, 변조부(130)는 디멀티플렉서(미도시)에서 출력되는 셀 각각을 순차적으로 성상점에 맵핑하여 변조 심볼을 생성할 수 있다. 여기에서, 변조 심볼은 성상도(constellation)에서의 성상점(constellation point)에 대응된다.
다만, 디멀티플렉서(미도시)가 생략되는 경우, 변조부(130)는 인터리빙된 비트들을 순차적으로 일정한 개수의 비트만큼 구분하고 이를 성상점에 맵핑하여 변조 심볼을 생성할 수 있다. 이 경우, 변조부(130)는 변조 방식에 따라 ηMOD 개의 비트를 순차적으로 이용하여 변조 심볼을 생성할 수 있다.
한편, 변조부(130)는 uniform constellation(UC) 방식을 이용하여 디멀티플렉서(미도시)에서 출력되는 셀들을 성성점에 맵핑하여 변조를 수행할 수 있다.
여기에서, uniform constellation 방식은 성상점의 실수 컴포넌트 Re(zq)와 허수 컴포넌트 Im(zq)가 대칭성을 갖고 등간격으로 변조 심볼이 구성되도록 변조 심볼을 성상점에 맵핑하는 방식을 의미한다. 이에 따라, uniform constellation 방식에서 성상도에 맵핑된 변조 심볼들 중에서 적어도 2 개의 변조 심볼은 동일한 복조 성능을 가질 수 있다.
한편, 본 발명의 일 실시 예에서 uniform constellation 방식으로 변조 심볼을 생성하는 방법의 일 예는 하기의 표 23 내지 표 30과 같이 나타낼 수 있으며, uniform constellation 64-QAM의 경우의 일 예를 도 14에 도시하였다.
여기에서, 표 23 및 표 24는 각각 QPSK 방식으로 변조를 수행하는 경우의 실수 컴포넌트 Re(zq)와 허수 컴포넌트 Im(zq)를 결정하기 위해 이용되고, 표 25 및 표 26은 각각 16-QAM 방식으로 변조를 수행하는 경우의 실수 컴포넌트 Re(zq)와 허수 컴포넌트 Im(zq)를 결정하기 위해 이용되고, 표 27 및 표 28은 64-QAM 방식으로 변조를 수행하는 경우의 실수 컴포넌트 Re(zq)와 허수 컴포넌트 Im(zq)를 결정하기 위해 이용되고, 표 29 및 표 30은 256-QAM 방식으로 변조를 수행하는 경우의 실수 컴포넌트 Re(zq)와 허수 컴포넌트 Im(zq)를 결정하기 위해 이용된다.
상술한 표 23 내지 표 30을 참조하면, 변조 심볼을 구성하는 복수의 비트들은 MSB(most significant byte)와 LSB(least significant bit)에 해당하는지에 따라 성능(가령, 신뢰도(reliability))이 달라짐을 알 수 있다.
예를 들어, 16-QAM의 경우, 변조 심볼을 구성하는 4 개의 비트들 중 첫 번째 비트와 두 번째 비트 각각은 변조 심볼이 맵핑되는 성상점의 실수 컴포넌트 Re(zq)와 허수 컴포넌트 Im(zq) 각각의 부호를 결정하는 비트들이고, 세 번째 비트와 네 번째 비트는 변조 심볼이 맵핑되는 성상점의 크기를 결정하는 비트들이다.
이 경우, 변조 심볼을 구성하는 4 개의 비트들 중 부호를 결정하는 비트들인 첫 번째 비트와 두 번째가 크기를 결정하는 비트들인 세 번째 비트와 네 번째 비트보다 신뢰도가 높다고 볼 수 있다.
다른 예로, 64-QAM의 경우, 변조 심볼을 구성하는 6 개의 비트들 중 첫 번째 비트와 두 번째 비트 각각은 변조 심볼이 맵핑되는 성상점의 실수 컴포넌트 Re(zq)와 허수 컴포넌트 Im(zq) 각각의 부호를 결정하는 비트들이다. 그리고, 세 번째 비트부터 여섯 번째 비트들은 변조 심볼이 맵핑되는 성상점의 크기를 결정하는 비트들이며, 이 중에서 세 번째 비트와 네 번째 비트는 상대적으로 큰 크기를 결정하고, 다섯 번째 비트와 여섯 번째 비트는 상대적으로 작은 크기를 결정한다(예를 들어, 세 번째 비트에 의해 변조 심볼이 맵핑되는 성상점의 크기가 (-7, -5) 또는 (-3, -1) 중 어디에 속하는지를 결정되고, 세 번째 비트에 의해 (-7, -5)로 결정된 경우 네 번째 비트에 의해 -7 인지 -5 인지가 결정된다).
이 경우, 변조 심볼을 구성하는 6 개의 비트들 중 부호를 결정하는 비트들인 첫 번째 비트와 두 번째가 가장 신뢰도가 높고, 상대적으로 큰 크기를 결정하는 비트들인 세 번째 비트와 네 번째 비트가 상대적으로 작은 크기를 결정하는 비트들인 다섯 번째 비트와 여섯 번째 비트보다 신뢰도가 높다고 볼 수 있다.
이와 같이, uniform constellation 방식의 경우, 변조 심볼 내에서 맵핑되는 위치에 따라 변조 심볼을 구성하는 비트들 각각은 서로 다른 신뢰도를 가질 수 있다.
한편, 변조부(130)는 non-uniform constellation(NUC) 방식을 이용하여 디멀티플렉서(미도시)에서 출력되는 셀들을 성성점에 맵핑하여 변조를 수행할 수 있다.
구체적으로, 변조부(130)는 디멀티플렉서(미도시)에서 출력되는 비트들을 non-uniform QPSK, non-uniform 16-QAM, non-uniform 64-QAM, non-uniform 256-QAM, non-uniform 1024-QAM, non-uniform 4096-QAM 등의 다양한 변조 방식을 이용하여 변조할 수 있다.
이하에서는 본 발명의 일 실시 예에 따라 non uniform constellation 방식을 이용하여 변조 심볼을 생성하는 방법에 대해 설명하도록 한다.
먼저, non uniform constellation 방식의 특성을 개략적으로 설명하면 다음과 같다.
uniform constellation 방식과 달리 non uniform constellation 방식에서 성상점은 규칙적으로 배열되지 않을 수 있다. 따라서, non uniform constellation 방식을 사용할 경우, uniform constellation 방식에 비해 특정 값 이하의 SNR에 대한 성능이 향상될 수 있으며, 높은 SNR 이득(gain)을 얻을 수 있다.
한편, 성상도는 성상점 사이의 간격 등과 같은 하나 이상의 파라미터에 의해 특성이 결정될 수 있다. uniform constellation 방식에서의 성상점은 규칙적으로 분포된다는 점에서 uniform constellation 방식을 특정하는데 필요한 파라미터의 수는 1이 될 수 있다, 반면, non uniform constellation 방식의 경우 non uniform constellation 방식을 특정하는데 필요한 파라미터의 수가 상대적으로 많으며, 성상도(가령, 성상점의 개수)가 증가함에 따라 파라미터의 수도 증가할 수 있다.
한편, non-uniform constellation의 경우 x축과 y축이 스메트릭(symmetric)하게 설계할 수도 있고, 시메트릭하지 않게 설계할 수도 있다. 시메트릭하지 않게 설계할 경우 더 우수한 성능을 보장할 수 있지만, 복호 복잡도가 증가할 수 있다.
이하에서는 시메트릭하지 않게 설계할 경우의 일 예를 제시하도록 한다. 이 경우, 1 사분면의 성상점에 대해서만 정의를 하면 다른 3 사분면에 대한 성상점의 위치는 하기와 같은 방법에 의해 결정될 수 있다. 예를 들어, 1 사분면에 대해 정의한 성상점들의 집합을 X라고 할 때 2 사분면의 경우에는 -conj(X), 3 사분면의 경우에는 conj(X), 4사분면의 경우는 -(X)가 된다.
즉, 1 사분면을 정의하면 다른 사분면은 하기와 같이 표현될 수 있다.
1 Quarter(1 사분면) = X
2 Quarter(2 사분면) = -conj(X)
3 Quarter(3 사분면) = conj(X)
4 Quarter(4 사분면) = -X
구체적으로, non-uniform M-QAM을 사용한다고 할 경우, M개의 성상점을 z={z0, z1,..., zM -1}으로 정의할 수 있다. 이때, 1 사분면에 존재하는 성상점을 {x0, x1, x2, …, xM /4-1}로 정의할 때, z는 하기와 같이 정의할 수 있다.
z0부터 zM /4-1= x0 부터 xM /4
zM /4부터 z2 ×M/4-1= -conj(x0 부터 xM /4)
z2 ×M/4부터 z3 ×M/4-1= conj(x0 부터 xM /4)
z3 ×M/4부터 z4 ×M/4-1= -(x0 부터 xM /4)
따라서, 변조부(130)는 디멀티플렉서(미도시)에서 출력되는 출력 비트인 [y0,…,ym -1]을 을 인덱스로 하는 zL로 매핑하여, 출력 비트들을 non-uniform constellation 방식으로 성성점에 맵핑할 수 있다. 이러한 방식에 따라 non-uniform constellation 방식에 따른 성상도의 일 예는 도 15 내지 도 19와 같다.
한편, 변조부(130)에서 시메트릭하지 않게 non-uniform constellation 방식으로 변조를 수행하는 구체적인 방법의 일 예는 하기의 표 31 내지 표 35와 같다. 즉, 본 발명의 일 실시 예에 따르면 표 31 내지 표 35를 통해 1 사분면에 존재하는 성상점을 정의하고, 상술한 방법에 의해 나머지 사분면에 존재하는 성상점을 정의하여, non-uniform constellation 방식으로 변조를 수행할 수 있다.
이들 표 31 내지 표 35에서, 표 31은 non-uniform QPSK, 표 32는 non-uniform 16-QAM, 표 33 및 표 34는 non-uniform 64-QAM, 표 35는 non-uniform 256-QAM을 나타내며,표 32 내지 표 35에서는 부호율에 따라 서로 다른 맵핑 방식이 적용될 수 있음을 알 수 있다.
한편, non-uniform constellation을 x축과 y축이 시메트릭하게 설계할 경우 uniform QAM와 유사하게 표현될 수 있으며, 일 예는 하기의 표 36 내지 38과 같다.
이들 표 36 내지 표 38에서, 표 36 및 표 37은 non-uniform 1024-QAM 방식으로 변조를 수행하는 경우의 실수 컴포넌트 Re(zq)와 허수 컴포넌트 Im(zq)를 결정하기 위한 테이블이다. 즉, 표 36는 1024-QAM의 실수부를 나타내고, 표 37은 1024-QAM의 허수부를 나타낸다. 그리고, 표 38은 non-uniform 1024-QAM 방식으로 변조를 수행하는 경우의 일 예를 나타낸 것으로, 표 36 및 표 37의 xi 값을 나타낸다.
상술한 표 36 내지 표 38과 같이 non-uniform constellation 방식은 시메트릭하지 않게 성상점에 변조 심볼이 맵핑될 수 있다는 점에서, 성상점에 맵핑된 변조 심볼들은 서로 다른 복조 성능을 가질 수 있다. 즉, 변조 심볼을 구성하는 비트들이 서로 다른 성능을 가질 수 있다.
예를 들어, non-uniform 64-QAM 방식으로 변조를 수행한 경우의 일 예를 나타내는 도 15를 참조하면, 변조 심볼(10)은 (y0,y1,y2,y3,y4,y5)=(0,0,1,0,1,0)으로 구성될 수 있으며, 변조 심볼(10)을 구성하는 비트들의 성능(가령, capacity)은 C(y0)>C(y1)>C(y2)>C(y3)>C(y4)>C(y5)와 같을 수 있다.
한편, uniform constellation 방식에서 및 non-uniform constellation 방식에서의 성상도는 로테이션 및/또는 스케일링(여기에서, 실수 축과 허수 축에 적용되는 스케일링 팩터는 서로 동일하거나 다를 수 있다)될 수 있으며, 다른 변형이 적용될 수 있음은 자명한 사항이다. 또한, 도시된 성상도는 성성점의 관련 위치를 나타내며, 이는 로테이션, 스케일링 및/또는 다른 적절한 변환에 의해 다른 성상도가 도출될 수 있다.
이와 같이, 변조부(130)는 uniform constellation 방식에서 및 non-uniform constellation 방식을 이용하여 변조 심볼을 성상점에 맵핑할 수 있다. 이 경우, 상술한 바와 같이 변조 심볼을 구성하는 비트들의 성능은 서로 다를 수 있다.
한편, 패리티 검사 행렬의 구조에 따라 LDPC 부호어 비트들은 서로 다른 부호어 특성을 가질 수 있다. 즉, 패리티 검사 행렬의 열에 존재하는 1의 개수 즉, 열 차수에 따라 LDPC 부호어 비트들은 서로 다른 부호어 특성을 가질 수 있다.
따라서, 본 발명에서 인터리버(120)는 LDPC 부호어 비트들의 부호어 특성 및 변조 심볼을 구성하는 비트들의 신뢰도를 모두 고려하여 LDPC 부호어 비트들이 변조 심볼에 맵핑될 수 있도록 인터리빙을 수행한다.
특히, non-uniform QAM을 사용할 경우 변조 심볼을 구성하는 비트들의 성능이 모두 다르므로, 블록 인터리버(124)의 열의 개수를 변조 심볼을 구성하는 비트의 개수와 동일하게 구성하여, LDPC 부호어 구성하는 복수의 그룹 중 하나가 각 변조 심볼에서 동일한 위치에 존재하는 비트에 매핑될 수 있도록 한다.
즉, 복호화 성능이 우수한 LDPC 부호어 비트들을 변조 심볼을 구성하는 비트들 중에서 신뢰도가 우수한 비트들에 맵핑하는 경우, 수신 측에서 복호화 성능이 우수하게 될 수 있으나 복호화 성능이 우수한 LDPC 부호어 비트들이 수신되지 못하는 문제점이 발생할 수 있다. 그리고, 복호화 성능이 우수한 LDPC 부호어 비트들을 변조 심볼을 구성하는 비트들 중에서 신뢰도가 우수하지 못한 비트들에 맵핑하는 경우, 초기 수신 성능이 우수하여 전체적인 성능이 우수할 수도 있으나 복호가 잘되지 않는 비트들이 많이 수신될 경우 에러 전파(error propagation)가 발생할 수도 있다.
따라서, 본 발명에서는 LDPC 부호어 비트를 변조 심볼에 맵핑할 때, LDPC 부호어 비트들의 부호어 특성 및 변조 심볼을 구성하는 비트들의 신뢰도를 모두 고려하여, 특정한 부호어 특성을 갖는 LDPC 부호어 비트를 변조 심볼 내의 특정한 비트에 맵핑시켜 수신 측으로 전송하게 된다. 이에 따라, 수신 측에서 우수한 수신 성능 및 복호화 성능 모두를 달성할 수 있도록 한다.
이때, 본 발명에서는 LDPC 부호어를 각각 동일한 부호어 특성을 갖는 M(=360) 개의 비트들로 구성된 그룹으로 구분하고, 그룹 단위로 비트들을 변조 심볼의 특정한 위치의 비트에 맵핑시킨다는 점에서, 보다 효율적으로 특정한 부호어 특성을 갖는 비트들을 변조 심볼 내의 특정 위치에 맵핑시킬 수 있다. 또한, 상술한 바와 같이 그룹을 구성하는 비트의 개수는 M의 약수가 될 수 있다. 다만, 설명의 편의를 위해, 그룹을 구성하는 부호어 비트의 개수는 M인 경우로 한정하여 설명하도록 한다.
즉, 변조부(130)는 LDPC 부호어를 구성하는 복수의 그룹 중 기설정된 그룹에 포함된 적어도 하나의 비트를 변조 심볼 내의 기설정된 비트에 맵핑할 수 있다. 여기에서, 복수의 그룹 각각은 M(=360) 개의 비트로 구성될 수 있다.
예를 들어, 16-QAM의 경우, 복수의 그룹 중 기설정된 그룹에 포함된 적어도 하나의 비트를 변조 심볼 내의 첫 번째 비트에 맵핑하거나, 첫 번째 비트 및 두 번째 비트에 맵핑할 수 있다.
이와 같이, 변조부(130)에서 복수의 그룹 중 기설정된 그룹에 포함된 적어도 하나의 비트를 변조 심볼 내의 기설정된 비트에 맵핑시킬 수 있는 이유는 다음과 같다.
상술한 바와 같이, 블록 인터리버(124)는 LDPC 부호어를 구성하는 복수의 그룹을 그룹 단위로 인터리빙하고, 디멀티플렉서(미도시)는 블록 인터리버(124)에서 출력되는 비트들을 디멀티플렉싱하며, 변조부(130)는 디멀티플렉싱된 비트들(즉, 셀들)을 순차적으로 변조 심볼에 맵핑한다.
따라서, 블록 인터리버(124) 전에 배치된 그룹 인터리버(122)는 디멀티플렉서(미도시)에서 수행되는 디멀티플렉싱 동작을 고려하여 변조 심볼에서 특정 위치의 비트에 맵핑될 비트들을 포함하는 그룹들이 블록 인터리버(124)의 동일한 열에 라이트될 수 있도록 LDPC 부호어를 그룹 단위로 인터리빙한다.
구체적으로, 그룹 인터리버(122)는 서로 다른 변조 심볼의 동일한 위치에 맵핑되는 비트들을 포함하는 적어도 하나의 그룹이 서로 인접하게 배열된 배열 단위가 순차적으로 배열되도록 복수의 그룹의 순서를 그룹 단위로 재정렬하여 블록 인터리버(124)가 기설정된 그룹을 기설정된 열에 라이트하도록 할 수 있다. 즉, 그룹 인터리버(122)는 상술한 표 12 내지 표 15에 기초하여 LDPC 부호어를 구성하는 복수의 그룹을 그룹 단위로 인터리빙하여 각 변조 심볼의 동일한 위치에 맵핑되는 비트들을 각각 포함하는 적어도 하나의 그룹이 서로 인접되도록 하고, 블록 인터리버(124)는 인접한 적어도 하나의 그룹을 동일한 열에 라이트하여 인터리빙을 수행한다.
이에 따라, 변조부(130)는 블록 인터리버(124)의 기설정된 열에서 출력되는 비트를 변조 심볼 내의 기설정된 비트에 맵핑하여 변조 심볼을 생성할 수 있다. 이 경우, 하나의 그룹 내에 포함된 비트들은 변조 심볼을 구성하는 비트들 중 하나의 비트에 맵핑되거나 변조 심볼을 구성하는 비트들 중 두 개의 비트에 맵핑될 수 있다.
보다 구체적인 설명을 위해, 길이가 64800인 LDPC 부호어를 non-uniform 256-QAM으로 변조하는 경우를 일 예로 설명하도록 한다.
그룹 인터리버(122)는 LDPC 부호어를 64800/360=180 개의 그룹으로 구분하고, 복수의 그룹을 그룹 단위로 인터리빙을 수행한다.
이 경우, 그룹 인터리버(122)는 블록 인터리버(124)의 열의 개수에 기초하여 블록 인터리버(124)의 각 열에 라이트될 수 있는 그룹의 개수를 결정하고, 결정된 그룹의 개수에 기초하여 복수의 그룹을 그룹 단위로 인터리빙할 수 있다.
여기에서, 블록 인터리버(124)에서 동일한 열에 라이트되는 그룹은 블록 인터리버(124)의 열의 개수에 따라 변조 심볼을 구성하는 비트들 중 특정한 하나의 비트 또는 특정한 두 개의 비트에 맵핑되므로, 그룹 인터리버(122)는 변조 심볼의 비트 속성을 고려하여 해당 비트에 매핑될 필요가 있는 비트들을 포함하는 그룹들이 서로 인접하게 배열하고, 해당 그룹들이 인접하게 배열된 배열 단위가 순차적으로 배열되도록 복수의 그룹을 그룹 단위로 인터리빙한다. 이 경우, 그룹 인터리버(122)는 상술한 표 14를 이용하여 인터리빙을 수행할 수 있다.
이에 따라, 그룹 단위로 인터리빙된 LDPC 부호어에서 서로 인접하게 위치한 그룹들은 블록 인터리버(124)의 동일한 열에 라이트될 수 있으며, 동일한 열에 라이트된 비트들은 변조부(130)에 의해 변조 심볼 내의 특정한 하나 또는 두 개의 비트에 맵핑되게 된다.
예를 들어, 블록 인터리버(124)가 변조 심볼을 구성하는 비트의 개수만큼의 열을 포함하는 경우 즉, 8 개의 열을 포함하는 경우를 가정한다. 이 경우, 표 16 또는 표 20과 같이 블록 인터리버(124)의 각 열은 7920 개의 행을 포함하는 제1 파트와 180 개의 행을 포함하는 제2 파트로 구분될 수 있다.
이에 따라, 그룹 인터리버(122)는 복수의 그룹 중에서 블록 인터리버(124)의 각 열의 제1 파트에 라이트되는 7920/360=22 개의 그룹이 서로 인접하고, 서로 인접한 22 개의 그룹들 각각으로 이루어진 배열 단위가 순차적으로 배열되도록 그룹 인터리빙을 수행한다. 이에 따라, 블록 인터리버(124)는 22 개의 그룹씩 각 열의 제1 파트에 라이트하고, 나머지 4 개의 그룹에 포함된 비트들을 분할하여 각 열의 제2 파트에 라이트할 수 있다.
이후, 블록 인터리버(124)는 복수의 열의 제1 파트의 각 행에 라이트된 비트들을 행 방향으로 리드하고, 복수의 열의 제2 파트의 각 행에 라이트된 비트들을 행 방향으로 리드할 수 있다.
즉, 블록 인터리버(124)는 첫 번째 열의 첫 번째 행에 라이트된 비트부터 여섯 번째 열의 첫 번째 행에 라이트된 비트 순으로, 복수의 열의 각 행에 라이트된 비트들을 (q0,q1,q2,q3,q4,q5,q6,q7,q8,q9,q10,q11,... )와 같이 순차적으로 출력할 수 있다.
이 경우, 디멀티플렉서(미도시)를 사용하지 않거나, 디멀티플렉서(미도시)에서 입력 비트들의 순서를 변경하지 않고 순차적으로 출력할 경우, 블록 인터리버(124)에서 출력된 LDPC 부호어 비트들 (q0,q1,q2,q3,q4,q5,q6,q7), (q8,q9,q10,q11,q12,q13,q14,q15),... 이 변조부(130)에 의해 변조된다. 즉, 블록 인터리버(124)에서 출력된 LDPC 부호어 비트들 (q0,q1,q2,q3,q4,q5,q6,q7), (q8,q9,q10,q11,q12,q13,q14,q15),... 이 각각 셀들 (y0 ,0,y1 ,0,…,y7 ,0), (y0 ,1,y1 ,1,…,y7,1),...을 구성하며, 변조부(130)는 셀들을 성상점에 맵핑하여 변조 심볼을 생성할 수 있다.
이에 따라, 변조부(130)는 블록 인터리버(124)의 동일한 열에서 출력되는 비트들을 변조 심볼을 구성하는 비트들 중 특정한 하나의 비트에 맵핑할 수 있다. 예를 들어, 변조부(130)는 블록 인터리버(124)에서 첫 번째 열에 라이트되었던 그룹에 포함된 비트들 즉, (q0,q8,...)을 변조 심볼 내의 첫 번째 비트에 맵핑할 수 있으며, 첫 번째 열에 라이트되었던 비트들은 LDPC 부호어 비트들의 부호어 특성 및 변조 심볼을 구성하는 비트들의 신뢰도에 따라 각 변조 심볼의 첫 번째 비트에 맵핑되도록 결정된 비트들일 수 있다.
이와 같이, 그룹 인터리버(122)는 변조 심볼에서 특정한 위치의 하나의 비트에 맵핑될 비트를 포함하는 그룹들이 블록 인터리버(124)의 특정 열에 라이트되도록 LDPC 부호어를 구성하는 복수의 그룹을 그룹 단위로 인터리빙할 수 있다.
이하에서는 구체적인 실시 예를 통해 본 발명을 보다 상세하게 설명하도록 한다.
먼저, 본 발명의 일 실시 예로, 부호화부(110)에서 6/15, 7/15, 8/15, 9/15의 부호율로 LDPC 부호화를 수행하여 64800 개의 비트로 구성된 LDPC 부호어(Nldpc=64800)를 생성하고, 변조부(130)에서는 표 34를 기반으로 부호율에 대응되는 non-uniform 256-QAM 변조 방식을 사용하는 경우를 가정한다.
이 경우, 그룹 인터리버(122)는 수학식 11 및 표 14를 이용하여 그룹 인터리빙을 수행할 수 있다. 한편, 표 16 또는 표 20에 따라 열의 개수는 4 개이며, 제1 파트의 행의 개수는 7920(=360×22)이며, 제 2 파트의 행의 개수는 180 개인 블록 인터리버(124)가 사용될 수 있다.
이에 따라, LDPC 부호어를 구성하는 22 개 그룹(X9, X6, X160, X78, X1, X35, X102, X104, X86, X145, X111, X58, X166, X161, X92, X2, X124, X74, X117, X19, X168, X73))이 블록 인터리버(124)의 첫 번째 열의 제 1 파트에 입력되고, 22 개 그룹(X122, X32, X139, X42, X40, X105, X100, X144, X115, X154, X136, X97, X155, X24, X41, X138, X128, X89, X50, X80, X49, X26)이 블록 인터리버(124)의 두 번째 열의 제 1 파트에 입력되며, 11 개 그룹(X64, X75, X169, X146, X0, X33, X98, X72, X59, X120, X173, X96, X43, X129, X48, X10, X147, X8, X25, X56, X83, X16)이 블록 인터리버(124)의 세 번째 열의 제 1 파트에 입력되며, 22 개 그룹(X67, X114, X112, X90, X152, X11, X174, X29, X110, X143, X5, X38, X85, X70, X47, X133, X94, X53, X99, X162, X27, X170)이 블록 인터리버(124)의 네 번째 열의 제 1 파트에 입력되며, 22 개 그룹(X163, X57, X131, X34, X107, X66, X171, X130, X65, X3, X17, X37, X121, X18, X113, X51, X153, X101, X81, X123, X4, X21)이 블록 인터리버(124)의 다섯 번째 열의 제 1 파트에 입력되며, 22 개 그룹(X46, X55, X20, X88, X15, X108, X165, X158, X87, X137, X12, X127, X68, X69, X82, X159, X76, X54, X157, X119, X140, X93)이 블록 인터리버(124)의 여섯 번째 열의 제 1 파트에 입력되며, 22 개 그룹(X106, X62, X95, X164, X141, X150, X23, X172, X91, X71, X61, X126, X60, X103, X149, X84, X118, X39, X77, X116, X22, X28)이 블록 인터리버(124)의 일곱 번째 열의 제 1 파트에 입력되며, 22 개 그룹(X63, X45, X44, X151, X134, X52, X175, X142, X148, X167, X109, X31, X156, X14, X79, X36, X125, X135, X132, X30, X7, X13)이 블록 인터리버(124)의 여덟 번째 열의 제 1 파트에 입력된다.
그리고, 그룹 X179, 그룹 X178, 그룹 X177 및 그룹 X176은 블록 인터리버(124)의 제 2 파트에 입력된다. 구체적으로, 그룹 X179을 구성하는 비트들을 제2 파트의 첫 번째 열의 행에 순차적으로 입력된 후 두 번째 열의 행에 순차적으로 입력되고, 그룹 X178을 구성하는 비트들을 제2 파트의 세 번째 열의 행에 순차적으로 입력된 후 네 번째 열의 행에 순차적으로 입력되고, 그룹 X177을 구성하는 비트들을 제2 파트의 다섯 번째 열의 행에 순차적으로 입력된 후 여섯 번째 열의 행에 순차적으로 입력되고, 그룹 X176을 구성하는 비트들을 제2 파트의 일곱 번째 열의 행에 순차적으로 입력된 후 여덟 번째 열의 행에 순차적으로 입력된다. 이 경우, 그룹 X179, 그룹 X178, 그룹 X177 및 그룹 X176은 각각 360 개의 비트로 구성되므로, 각 열의 제2 파트에는 90 개 비트씩 입력될 수 있다.
그리고, 블록 인터리버(124)는 각 열의 첫 번째 행부터 마지막 행에 입력된 비트들을 순차적으로 출력할 수 있으며, 블록 인터리버(124)에서 출력되는 비트들은 변조부(130)에 순차적으로 입력될 수 있다. 이 경우, 디멀티플렉서(미도시)는 생략되거나, 디멀티플렉서(미도시)는 입력되는 비트들의 순서를 변경함이 없이 순차적으로 출력할 수 있다.
이에 따라, 그룹 X9, 그룹 X122, 그룹 X64, 그룹 X67, 그룹 X163, 그룹 X46, 그룹 X106 및 그룹 X63 각각에 포함된 하나의 비트씩이 하나의 변조 심볼을 구성하게 된다.
본 발명은 일 실시 예로, 그룹 인터리빙과 블록 인터리빙을 기반으로 그룹 X9, 그룹 X122, 그룹 X64, 그룹 X67, 그룹 X163, 그룹 X46, 그룹 X106 및 그룹 X63 각각에 포함된 하나의 비트씩이 하나의 변조 심볼을 구성하게 되는 것을 포함하므로, 상술한 방법 외에도 그룹 X9, 그룹 X122, 그룹 X64, 그룹 X67, 그룹 X163, 그룹 X46, 그룹 X106 및 그룹 X63 각각에 포함된 하나의 비트씩이 하나의 변조 심볼을 구성하게 되는 다른 방법들도 본 발명의 범위 내에 포함될 수 있다.
한편, 송신 장치(100)는 성상도에 맵핑된 신호를 변조하여 수신 장치(가령, 도 20의 2700)로 전송할 수 있다. 예를 들어, 송신 장치(100)는 OFDM(Orthogonal Frequency Division Multiplexing) 방식을 이용하여 성상도에 맵핑된 신호를 OFMD 프레임에 맵핑하고, 할당된 채널을 통해 수신 장치(2700)로 전송할 수 있다.
이를 위해, 송신 장치(100)는 성상도에 맵핑된 신호를 OFDM 프레임에 맵핑하기 위한 프레임 맵퍼(미도시)와 OFDM 프레임 형태의 신호를 수신 장치(2700)로 전송하기 위한 송신부(미도시) 등을 더 포함할 수 있다.
한편, 본 발명에서 제안하는 비트 인터리빙 방식은 도 4에서 도시한 바와 같이 패리티 인터리버(121), 그룹 인터리버(122), 그룹 트위스트 인터리버(123) 및 블록 인터리버(124)로 구성되어 있으나(경우에 따라, 패리티 인터리버(121) 또는 그룹 트위스트 인터리버 (123) 생략 가능함), 이는 일 예일 뿐 상기와 같은 3 개의 모듈 또는 4 개의 모듈로 구성되는 것으로 한정할 필요는 없다.
예를 들어, 본 발명에서 블록 인터리버를 사용하고 수학식 11과 같이 표현되는 그룹 인터리빙 방식을 사용할 경우, 수학식 9 및 수학식 10과 같이 정의되는 비트 그룹들 Xj(0≤j<Ngroup)에 대하여, m개의 비트 그룹들 가령, {Xπ(i), Xπ(α+i),...,Xπ((m-1)×α+i)} (0≤i<α)에 속하는 비트들이 하나의 변조 심볼을 구성하도록 한다.
여기에서, α는 블록 인터리버의 제1 파트를 구성하는 비트 그룹의 개수로 α=이다. 그리고, m은 블록 인터리버의 열의 개수를 의미하며, 이는 변조 심볼을 구성하는 비트의 개수 또는 변조 심볼을 구성하는 비트의 개수의 절반일 수 있다.
그러므로, 일 예로, 패리티 인터리빙된 비트들 ui에 대하여, {uπ(i)+j, uπ(α+i)+j,...,uπ((m-1)×α+i)+j} (0<i≤m, 0<j≤M)는 하나의 변조 심볼을 구성할 수 있다. 이와 같이, 하나의 변조 심볼을 구성하도록 하는 방법은 다양하게 존재할 수 있다.
도 20은 본 발명의 일 실시 예에 따른 수신 장치의 구성을 설명하기 위한 블록도이다. 도 20을 참조하면, 수신 장치(2700)는 복조부(2710), 멀티플렉서(2720), 디인터리버(2730) 및 복호화부(2740)를 포함한다.
복조부(2710)는 송신 장치(100)에서 전송한 신호를 수신하여 복조한다. 구체적으로, 복조부(2710)는 수신된 신호를 복조하여 LDPC 부호어에 대응되는 값을 생성하고, 이를 멀티플렉서(2720)로 출력한다. 이 경우, 복조부(2710)는 송신 장치(100)에서 사용된 변조 방식에 대응되도록 복조를 수행할 수 있다.
이를 위해, 송신 장치(100)는 변조 방식에 대한 정보를 수신 장치(2700)로 전송할 수 있으며, 또는, 송신 장치(100)는 수신 장치(2700)와의 사이에서 기정의된 변조 방식을 이용하여 변조를 수행할 수 있다.
여기에서, LDPC 부호어에 대응되는 값은 수신된 신호에 대한 채널 값으로 표현될 수 있다. 채널 값을 결정하는 방법은 다양하게 존재할 수 있으며, 일 예로, LLR(Log Likelihood Ratio) 값을 결정하는 방법이 될 수 있다.
LLR 값은 송신 장치(100)에서 전송한 비트가 0일 확률과 1일 확률의 비율에 Log를 취한 값으로 나타낼 수 있다. 또는, LLR 값은 경판정(hard decision)에 따라 결정된 비트 값 자체가 될 수 있으며, 또한, LLR 값은 송신 장치(100)에서 전송한 비트가 0 또는 1일 확률이 속하는 구간에 따라 결정된 대표 값이 될 수도 있다.
멀티플렉서(2720)는 복조부(2710)의 출력 값을 멀티플렉싱하여 디인터리버(2730)로 출력한다.
구체적으로, 멀티플렉서(2720)는 송신 장치(100)에 구비된 디멀티플렉서(미도시)에 대응되는 구성요소로, 디멀티플렉서(미도시)에 대응되는 동작을 수행한다. 따라서, 송신 장치(100)에서 디멀티플렉서(미도시)가 생략되는 경우, 수신 장치(2700)의 멀티플렉서(2720)는 생략될 수 있다.
즉, 멀티플렉서(2720)는 복조부(2710)의 출력 값을 셀-투-비트(cell-to-bit) 변환하여 비트 단위의 LLR 값을 출력할 수 있다.
이 경우, 디멀티플렉서(미도시)가 도 13과 같이 LDPC 부호어 비트들의 순서를 변경하지 않은 경우, 멀티플렉서(2720)는 셀을 구성하는 비트들에 대응되는 LLR 값의 순서를 변경하지 않고 비트 단위의 LLR 값을 순차적으로 출력할 수 있다. 또는, 멀티플렉서(2720)는 표 22에 기초하여 디멀티플렉서(미도시)에서 수행된 디멀티플렉싱 동작의 역이 되도록 셀을 구성하는 비트들에 대응되는 LLR 값의 순서를 재정렬할 수도 있다. 한편, 디멀티플렉싱 동작의 수행 여부에 대한 정보는 송신 장치(100)로부터 제공되거나, 송신 장치(100)와 수신 장치(2700) 사이에 기저장되어 있을 수 있다.
디인터리버(2730)는 멀티플렉서(2720)의 출력 값을 디인터리빙하고, 이를 복호화부(2740)으로 출력한다.
구체적으로, 디인터리버(2730)는 송신 장치(100)의 인터리버(120)에 대응되는 구성요소로, 인터리버(120)에 대응되는 동작을 수행한다. 즉, 디인터리버(2730)는 인터리버(120)에서 수행된 인터리빙 동작을 역으로 수행하여 LLR 값을 디인터리빙한다.
이를 위해, 디인터리버(2730)는 도 21과 같이, 디인터리버(2730)는 블록 디인터리버(2731), 그룹 트위스트 디인터리버(2732), 그룹 디인터리버(2733) 및 패리티 디인터리버(2734)를 포함할 수 있다.
블록 디인터리버(2731)는 멀티플렉서(2720)의 출력을 디인터리빙하고, 이를 그룹 트위스트 디인터리버(2732)로 출력한다.
구체적으로, 블록 디인터리버(2731)는 송신 장치(100)에 구비된 블록 인터리버(124)에 대응되는 구성요소로, 블록 인터리버(124)에서 수행된 인터리빙 동작을 역으로 수행할 수 있다.
즉, 블록 디인터리버(2731)는 복수의 열로 이루어진 적어도 하나의 행을 이용하여, 멀티플렉서(2720)에서 출력된 LLR 값을 각 행에 행 방향으로 라이트하고, LLR 값이 라이트된 복수의 행의 각 열을 열 방향으로 리드하여 디인터리빙을 수행할 수 있다.
이 경우, 블록 인터리버(124)에서 열을 2 개의 파트로 구분하여 인터리빙을 수행한 경우, 블록 디인터리버(2731)는 행을 2 개의 파트로 구분하여 디인터리빙을 수행할 수 있다.
이하에서는 도 22를 참조하여 블록 디인터리버(2731)에 대해 설명하도록 한다. 다만, 이는 일 예일 뿐이며, 블록 디인터리버(2731)는 다른 방법으로 구현될 수 있음은 물론이다.
그룹 트위스트 디인터리버(2732)는 블록 디인터리버(2431)의 출력 값을 디인터리빙하고 이를 그룹 디인터리버(2733)으로 출력한다.
구체적으로, 그룹 트위스트 디인터리버(2732)는 송신 장치(100)에 구비된 그룹 트위스트 인터리버(123)에 대응되는 구성요소로, 그룹 트위스트 인터리버(123)에서 수행된 인터리빙 동작을 역으로 수행할 수 있다.
즉, 그룹 트위스트 디인터리버(2732)는 동일한 그룹 내에 존재하는 LLR 값의 순서를 변경하여 동일한 그룹 내의 LLR 값을 재정렬할 수 있다. 한편, 송신 장치(100)에서 그룹 트위스트 동작이 수행되지 않는 경우 그룹 트위스트 디인터리버(2732)는 생략될 수 있다.
그룹 디인터리버(2733, 혹은 그룹-와이즈 디인터리버)는 그룹 트위스트 디인터리버(2732)의 출력 값을 디인터리빙하고 이를 패리티 디인터리버(2734)로 출력한다.
구체적으로, 그룹 디인터리버(2733)는 송신 장치(100)에 구비된 그룹 인터리버(122)에 대응되는 구성요소로, 그룹 인터리버(122)에서 수행된 인터리빙 동작을 역으로 수행할 수 있다.
즉, 그룹 디인터리버(2733)는 복수의 그룹의 순서를 그룹 단위로 재정렬할 수 있다. 이 경우, 그룹 디인터리버(2733)는 LDPC 부호어의 길이, 변조 방식 및 부호율에 따라 표 12 내지 표 15의 인터리빙 방식을 역으로 적용하여 복수의 그룹의 순서를 그룹 단위로 재정렬할 수 있다.
한편, 상술한 바와 같이, 도 2 및 도 3의 형태를 갖는 패리티 검사 행렬에서 열 그룹의 순서는 변경 가능하며, 열 그룹은 비트 그룹에 대응된다. 따라서, 패리티 검사 행렬의 열 그룹의 순서가 변경된 경우, 비트 그룹의 순서도 그에 대응되도록 변경될 수 있으며, 그룹 디인터리버(2733)는 이를 참조하여 복수의 그룹의 순서를 그룹 단위로 재정렬할 수 있다.
패리티 디인터리버(2734)는 그룹 디인터리버(2733)의 출력 값에 대해 패리티 디인터리빙을 수행하고, 이를 복호화부(2740)으로 출력한다.
구체적으로, 패리티 디인터리버(2734)는 송신 장치(100)에 구비된 패리티 인터리버(121)에 대응되는 구성요소로, 패리티 인터리버(121)에서 수행된 인터리빙 동작을 역으로 수행할 수 있다. 즉, 패리티 디인터리버(2734)는 그룹 디인터리버(2733)에서 출력되는 LLR 값들 중 패리티 비트들에 대응되는 LLR 값을 디인터리빙할 수 있다. 이 경우, 패리티 디인터리버(2734)는 수학식 8의 패리티 인터리빙 방식의 역으로 패리티 비트들에 대응되는 LLR 값을 디인터리빙할 수 있다. 다만, 패리티 디인터리버(2734)는 복호화부(2740)의 복호 방법 및 구현에 따라 생략될 수도 있다.
이를 위해, 송신 장치(100)는 인터리버(120)에서 인터리빙 수행을 위해 이용된 각종 정보를 수신 장치(2700)로 전송하거나, 송신 장치(100)는 수신 장치(2700)와의 사이에서 기정의된 방식을 이용하여 인터리빙을 수행할 수 있다.
한편, 도 24의 디인터리버(2730)는 도 25와 같이 3개 또는 4개의 구성요소로 구성될 수도 있지만, 구성요소들의 동작을 하나의 구성요소로 수행될 수도 있다. 예를 들어, 비트 그룹들 Xa, Xb, Xc, Xd에 대하여 각각의 비트 그룹들에 속하는 하나의 비트들이 하나의 변조 심볼을 구성할 경우, 디인터리버(2730)에서는 수신된 하나의 변조 심볼을 기반으로 비트 그룹들에 대응되는 위치로 디인터리빙할 수 있다.
예를 들어, 부호율이 7/15이며 변조 방식이 256-QAM인 경우, 그룹 디인터리버(2733)는 표 14를 기초로 디인터리빙을 수행할 수 있다.
이 경우, 비트 그룹 X9, 그룹 X122, 그룹 X64, 그룹 X67, 그룹 X163, 그룹 X46, 그룹 X106 및 그룹 X63 각각에 포함된 하나의 비트씩이 하나의 변조 심볼을 구성하게 된다. 비트 그룹 X9, 그룹 X122, 그룹 X64, 그룹 X67, 그룹 X163, 그룹 X46, 그룹 X106 및 그룹 X63 각각에서 한 비트씩이 하나의 변조 심볼을 구성하게 되므로, 디인터리버(2730)는 수신된 하나의 변조 심볼을 기반으로 비트 그룹 X9, 그룹 X122, 그룹 X64, 그룹 X67, 그룹 X163, 그룹 X46, 그룹 X106 및 그룹 X63에 대응되는 복호화 초기 값으로 매핑할 수 있다.
복호화부(2740)는 디인터리버(2730)의 출력 값을 이용하여 LDPC 복호화를 수행할 수 있다. 이를 위해, 복호화부(2740)는 LDPC 복호화를 수행하기 위한 LDPC 디코더(미도시)를 포함할 수 있다.
구체적으로, 복호화부(2740)는 송신 장치(100)의 부호화부(110)에 대응되는 구성요소로, 디인터리버(2730)에서 출력되는 LLR 값을 이용하여 LDPC 복호화를 수행하여 에러를 정정할 수 있다
예를 들어, 복호화부(2740)는 합곱 알고리즘(sum-product algorithm)에 기반한 반복 복호 방식(iterative decoding)으로 LDPC 복호화를 수행할 수 있다. 여기에서, 합곱 알고리즘은 메시지 패싱 알고리즘(message passing algorithm)의 일종이며, 메시지 패싱 알고리즘이라 함은 bipartite 그래프 상에서 에지를 통해 메시지들(가령, LLR 값)을 교환하고, 변수 노드들 혹은 검사 노드들로 입력되는 메시지들로부터 출력 메시지를 계산하여 업데이트하는 알고리즘을 나타낸다.
한편, 복호화부(2740)는 LDPC 복호화 시 패리티 검사 행렬을 이용할 수 있다. 이 경우, 부호율 및 LDPC 부호어의 길이 등에 따라 패리티 검사 행렬에서 정보어 부분 행렬은 표 4 내지 표 11과 같이 정의되며 패리티 부분 행렬은 이중 대각 구조를 가질 수 있다.
또한, LDPC 복호화 시 이용되는 패리티 검사 행렬에 대한 정보 및 부호율 등에 대한 정보는 수신 장치(2700)에 기저장되어 있거나, 송신 장치(100)로부터 제공될 수 있다.
도 23은 본 발명의 일 실시 예에 따른 송신 장치의 신호 처리 방법을 설명하기 위한 흐름도이다.
먼저, LDPC 부호화를 수행하여 LDPC 부호어를 생성한다(S3010).
이후, LDPC 부호어를 인터리빙하고(S3020), 변조 방식에 따라 인터리빙된 LDPC 부호어를 변조하여 변조 심볼을 생성한다(S3030).
여기에서, S3020 단계는 각각 복수의 행을 포함하는 복수의 열 각각을 제1 파트 및 제2 파트로 구분하여 LDPC 부호어를 인터리빙할 수 있다. 이 경우, 제1 파트로 구분된 각 열을 구성하는 행의 개수는 변조 방식에 따라 상이하게 결정되며, 제2 파트로 구분된 각 열을 구성하는 행의 개수는 제1 파트로 구분된 각 열을 구성하는 행의 개수에 따라 결정될 수 있다.
구체적으로, 복수의 열의 개수는 변조 방식에 따른 변조 차수와 동일한 값을 가지며, 복수의 열 각각은 LDPC 부호어를 구성하는 비트 수를 복수의 열의 개수로 나눈 값만큼의 행으로 구성될 수 있다.
그리고, 제1 파트는 복수의 열 각각에서, LDPC 부호어를 구성하는 복수의 비트 그룹 중 복수의 열 각각에 비트 그룹 단위로 라이트 가능한 적어도 일부의 비트 그룹에 포함된 비트 수만큼의 행으로 구성되고, 제2 파트는 복수의 열 각각에서, 복수의 열 각각을 구성하는 행에서 복수의 열 각각에 비트 그룹 단위로 라이트 가능한 적어도 일부의 비트 그룹에 포함된 비트 수만큼의 행을 제외한 행으로 구성될 수 있다.
이 경우, 제2 파트의 행의 개수는 제1 파트에 대응되는 비트 그룹을 제외한 모든 비트 그룹에 포함된 비트의 수를 복수의 열의 개수로 나눈 몫과 동일한 값을 가질 수 있다.
한편, S3020 단계는 비트 그룹 단위로 라이트 가능한 적어도 일부의 비트 그룹에 포함된 비트들을 제1 파트를 구성하는 복수의 열 각각에 순차적으로 라이트하고, 복수의 비트 그룹에서 적어도 일부의 비트 그룹을 제외한 나머지 비트 그룹에 포함된 비트들을 복수의 열의 개수에 기초하여 분할하여 제2 파트를 구성하는 복수의 열 각각에 순차적으로 라이트할 수 있다.
이 경우, S3020 단계는 나머지 비트 그룹에 포함된 비트들을 복수의 열의 개수로 분할하고, 분할된 비트들 각각을 상기 제2 파트를 구성하는 복수의 열 각각에 열 방향으로 라이트하고, 제1 파트 및 상기 제2 파트 각각을 구성하는 복수의 열을 행 방향으로 리드하여 인터리빙을 수행할 수 있다.
한편, 변조 차수는 변조 방식이 QPSK, 16-QAM, 64-QAM, 256-QAM, 1024-QAM, 4096-QAM인 경우, 2,4,6,8,10,12일 수 있다.
한편, 본 발명에 따른 신호 처리 방법을 순차적으로 수행하는 프로그램이 저장된 비일시적 판독 가능 매체(non-transitory computer readable medium)가 제공될 수 있다.
비일시적 판독 가능 매체란 레지스터, 캐쉬, 메모리 등과 같이 짧은 순간 동안 데이터를 저장하는 매체가 아니라 반영구적으로 데이터를 저장하며, 기기에 의해 판독(reading)이 가능한 매체를 의미한다. 구체적으로는, 다양한 어플리케이션 또는 프로그램들은 CD, DVD, 하드 디스크, 블루레이 디스크, USB, 메모리카드, ROM 등과 같은 비일시적 판독 가능 매체에 저장되어 제공될 수 있다.
또한, 송신 장치 및 수신 장치에 대해 도시한 상술한 블록도에서는 버스(bus)를 미도시하였으나, 각 장치에서 각 구성요소 간의 통신은 버스를 통해 이루어질 수도 있다. 또한, 각 장치에는 상술한 다양한 단계를 수행하는 CPU, 마이크로 프로세서 등과 같은 프로세서가 더 포함될 수도 있다.
또한, 이상에서는 본 발명의 바람직한 실시 예에 대하여 도시하고 설명하였지만, 본 발명은 상술한 특정의 실시 예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진자에 의해 다양한 변형실시가 가능한 것은 물론이고, 이러한 변형실시들은 본 발명의 기술적 사상이나 전망으로부터 개별적으로 이해되어져서는 안될 것이다.
100 : 송신 장치 110 : 부호화부
120 : 인터리버 130 : 변조부
120 : 인터리버 130 : 변조부
Claims (14)
- 송신 장치에 있어서,
LDPC 코드에 기초하여 인코딩을 수행하여 부호어를 생성하는 부호화부;
상기 부호어를 복수의 그룹으로 구분하고, 기설정된 인터리빙 오더에 기초하여 복수의 그룹을 인터리빙하고, 복수의 컬럼을 이용하여 상기 인터리빙된 복수의 그룹의 비트들을 인터리빙하는 인터리버; 및
변조 방식에 기초하여 상기 인터리빙된 비트들을 성상점들에 맵핑하는 변조부;를 포함하며,
상기 기설정된 인터리빙 오더는, 상기 LDPC 코드의 코드 레이트 및 상기 변조 방식에 기초하여 획득되고,
상기 복수의 컬럼은, 제1 및 제2 파트로 구분되고,
상기 제1 파트는, 상기 복수의 컬럼 각각의 일부를 포함하고, 상기 제2 파트는, 상기 복수의 컬럼 각각의 나머지 일부를 포함하며,
상기 인터리버는,
상기 인터리빙된 복수의 그룹의 비트들 중 일부 비트들을 상기 제1 파트에 라이트하고, 상기 상기 인터리빙된 복수의 그룹의 비트들 중 나머지 비트들을 상기 제1 파트의 라이트 방향과 동일한 라이트 방향으로 상기 제2 파트에 라이트하고, 상기 제1 파트의 비트들을 리드하고, 상기 라이트 방향과 다른 리드 방향으로 상기 제2 파트의 비트들을 리드하고,
상기 제1 파트에 라이트되는 비트들의 수는, 상기 변조 방식 및 상기 복수의 비트 그룹의 수에 기초하여 결정되고,
상기 제2 파트에 라이트되는 비트들의 수는, 상기 부호어의 비트들의 수 및 상기 제1 파트에 라이트되는 비트들의 수에 기초하여 결정되고,
상기 변조 방식은, QPSK, 16-QAM, 64-QAM 및 256-QAM 중 하나이고,
상기 제1 파트의 마지막 컬럼에 비트들이 라이트된 후, 상기 나머지 비트들은 상기 제2 파트의 첫 번째 컬럼부터 라이트되는, 송신 장치. - 제1항에 있어서,
상기 복수의 컬럼의 개수는, 상기 변조 방식에 따른 변조 차수와 동일한 값을 가지며,
상기 복수의 컬럼 각각은,
상기 부호어의 비트들의 수를 상기 복수의 컬럼의 수로 나눈 값만큼의 로우로 구성되는 것을 특징으로 하는 송신 장치. - 제1항에 있어서,
상기 제1 파트는,
상기 복수의 컬럼 각각에서, 상기 복수의 비트 그룹 중 상기 복수의 컬럼 각각에 비트 그룹 단위로 라이트 가능한 적어도 일부의 비트 그룹에 포함된 비트 수만큼의 로우로 구성되고,
상기 제2 파트는,
상기 복수의 컬럼 각각에서, 상기 복수의 컬럼 각각을 구성하는 로우에서 상기 복수의 컬럼 각각에 비트 그룹 단위로 라이트 가능한 적어도 일부의 비트 그룹에 포함된 비트 수만큼의 로우를 제외한 로우로 구성되는 것을 특징으로 하는 송신 장치. - 제3항에 있어서,
상기 제2 파트의 로우의 개수는,
상기 제1 파트에 대응되는 비트 그룹을 제외한 모든 비트 그룹에 포함된 비트의 수를 상기 복수의 컬럼의 수로 나눈 몫과 동일한 값을 가지는 것을 특징으로 하는 송신 장치. - 제3항에 있어서,
상기 인터리버는,
상기 비트 그룹 단위로 라이트 가능한 적어도 일부의 비트 그룹에 포함된 비트들을 상기 제1 파트를 구성하는 복수의 컬럼 각각에 순차적으로 라이트하고, 복수의 비트 그룹에서 적어도 일부의 비트 그룹을 제외한 나머지 비트 그룹에 포함된 비트들을 상기 복수의 컬럼의 수에 기초하여 분할하여 상기 제2 파트를 구성하는 복수의 컬럼 각각에 순차적으로 라이트하는 것을 특징으로 하는 송신 장치. - 제5항에 있어서,
상기 인터리버는,
상기 나머지 비트 그룹에 포함된 비트들을 상기 복수의 컬럼의 수로 분할하고, 상기 분할된 비트들 각각을 상기 제2 파트를 구성하는 복수의 컬럼 각각에 상기 라이트 방향으로 라이트하고, 상기 제1 파트 및 상기 제2 파트 각각을 구성하는 복수의 컬럼에 라이트된 비트들을 상기 리드 방향으로 리드하여 인터리빙을 수행하는 것을 특징으로 하는 송신 장치.
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US14/506,794 US10355714B2 (en) | 2013-10-04 | 2014-10-06 | Transmitting apparatus and signal processing method thereof |
US16/424,466 US11043973B2 (en) | 2013-10-04 | 2019-05-28 | Transmitting apparatus and signal processing method thereof |
KR1020210060296A KR102302771B1 (ko) | 2013-10-04 | 2021-05-10 | 송신 장치 및 그의 신호 처리 방법 |
US17/329,779 US11575393B2 (en) | 2013-10-04 | 2021-05-25 | Transmitting apparatus and signal processing method thereof |
US18/066,710 US11909419B2 (en) | 2013-10-04 | 2022-12-15 | Transmitting apparatus and signal processing method thereof |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201361886849P | 2013-10-04 | 2013-10-04 | |
US61/886,849 | 2013-10-04 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020210060296A Division KR102302771B1 (ko) | 2013-10-04 | 2021-05-10 | 송신 장치 및 그의 신호 처리 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20150040243A KR20150040243A (ko) | 2015-04-14 |
KR102252492B1 true KR102252492B1 (ko) | 2021-05-14 |
Family
ID=53031724
Family Applications (4)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020140134441A KR102252492B1 (ko) | 2013-10-04 | 2014-10-06 | 송신 장치 및 그의 신호 처리 방법 |
KR1020210060296A KR102302771B1 (ko) | 2013-10-04 | 2021-05-10 | 송신 장치 및 그의 신호 처리 방법 |
KR1020210120591A KR102368584B1 (ko) | 2013-10-04 | 2021-09-09 | 송신 장치 및 그의 신호 처리 방법 |
KR1020220023704A KR102531733B1 (ko) | 2013-10-04 | 2022-02-23 | 송신 장치 및 그의 신호 처리 방법 |
Family Applications After (3)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020210060296A KR102302771B1 (ko) | 2013-10-04 | 2021-05-10 | 송신 장치 및 그의 신호 처리 방법 |
KR1020210120591A KR102368584B1 (ko) | 2013-10-04 | 2021-09-09 | 송신 장치 및 그의 신호 처리 방법 |
KR1020220023704A KR102531733B1 (ko) | 2013-10-04 | 2022-02-23 | 송신 장치 및 그의 신호 처리 방법 |
Country Status (2)
Country | Link |
---|---|
US (3) | US11043973B2 (ko) |
KR (4) | KR102252492B1 (ko) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102252492B1 (ko) * | 2013-10-04 | 2021-05-14 | 삼성전자주식회사 | 송신 장치 및 그의 신호 처리 방법 |
WO2015178212A1 (ja) * | 2014-05-21 | 2015-11-26 | ソニー株式会社 | データ処理装置、及び、データ処理方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100946884B1 (ko) * | 2005-07-15 | 2010-03-09 | 삼성전자주식회사 | 저밀도 패리티 검사 부호를 사용하는 통신 시스템에서 채널인터리빙/디인터리빙 장치 및 그 제어 방법 |
JP2012015688A (ja) * | 2010-06-30 | 2012-01-19 | Sony Corp | データ処理装置、及びデータ処理方法 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7043681B2 (en) * | 2002-05-03 | 2006-05-09 | Ibiquity Digital Corporation | Digital audio broadcasting method and apparatus using complementary pattern-mapped convolutional codes |
WO2004030224A1 (en) | 2002-09-27 | 2004-04-08 | Ibiquity Digital Corporation | Method and apparatus for interleaving signal bits in a digital audio broadcasting system |
US8527855B2 (en) | 2004-08-16 | 2013-09-03 | Koninklijke Philips N.V. | Interleaving and parsing for MIMO-OFDM systems |
US7673225B2 (en) | 2005-06-21 | 2010-03-02 | Samsung Electronics Co., Ltd. | Apparatus and method for transmitting/receiving data in a communication system using structured low density parity check code |
US8234538B2 (en) | 2007-04-26 | 2012-07-31 | Nec Laboratories America, Inc. | Ultra high-speed optical transmission based on LDPC-coded modulation and coherent detection for all-optical network |
WO2009028886A2 (en) * | 2007-08-28 | 2009-03-05 | Samsung Electronics Co., Ltd. | Apparatus and method for transmitting and receiving data in a communication system using low density parity check codes |
WO2014017101A1 (ja) * | 2012-07-27 | 2014-01-30 | パナソニック株式会社 | 送信方法、送信機、受信方法、及び受信機 |
US10355714B2 (en) * | 2013-10-04 | 2019-07-16 | Samsung Electronics Co., Ltd. | Transmitting apparatus and signal processing method thereof |
KR102252492B1 (ko) * | 2013-10-04 | 2021-05-14 | 삼성전자주식회사 | 송신 장치 및 그의 신호 처리 방법 |
-
2014
- 2014-10-06 KR KR1020140134441A patent/KR102252492B1/ko active IP Right Grant
-
2019
- 2019-05-28 US US16/424,466 patent/US11043973B2/en active Active
-
2021
- 2021-05-10 KR KR1020210060296A patent/KR102302771B1/ko active IP Right Grant
- 2021-05-25 US US17/329,779 patent/US11575393B2/en active Active
- 2021-09-09 KR KR1020210120591A patent/KR102368584B1/ko active IP Right Grant
-
2022
- 2022-02-23 KR KR1020220023704A patent/KR102531733B1/ko active IP Right Grant
- 2022-12-15 US US18/066,710 patent/US11909419B2/en active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100946884B1 (ko) * | 2005-07-15 | 2010-03-09 | 삼성전자주식회사 | 저밀도 패리티 검사 부호를 사용하는 통신 시스템에서 채널인터리빙/디인터리빙 장치 및 그 제어 방법 |
JP2012015688A (ja) * | 2010-06-30 | 2012-01-19 | Sony Corp | データ処理装置、及びデータ処理方法 |
Also Published As
Publication number | Publication date |
---|---|
KR102531733B1 (ko) | 2023-05-11 |
US20190280720A1 (en) | 2019-09-12 |
US11575393B2 (en) | 2023-02-07 |
KR20150040243A (ko) | 2015-04-14 |
US11909419B2 (en) | 2024-02-20 |
KR20220029623A (ko) | 2022-03-08 |
KR102368584B1 (ko) | 2022-03-02 |
KR20210058777A (ko) | 2021-05-24 |
US20210288671A1 (en) | 2021-09-16 |
US20230318629A1 (en) | 2023-10-05 |
US11043973B2 (en) | 2021-06-22 |
KR102302771B1 (ko) | 2021-09-16 |
KR20210116387A (ko) | 2021-09-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN110086475B (zh) | 发送器设备及其信号处理方法 | |
US20150089321A1 (en) | Transmitting apparatus and signal processing method thereof | |
KR102606202B1 (ko) | 송신 장치 및 그의 신호 처리 방법 | |
KR102598272B1 (ko) | 송신 장치 및 그의 신호 처리 방법 | |
KR102255467B1 (ko) | 송신 장치 및 그의 신호 처리 방법 | |
KR102606204B1 (ko) | 송신 장치 및 그의 신호 처리 방법 | |
KR102699896B1 (ko) | 송신 장치 및 그의 신호 처리 방법 | |
US20230318629A1 (en) | Transmitting apparatus and signal processing method thereof | |
KR102493349B1 (ko) | 송신 장치 및 그의 신호 처리 방법 | |
KR102359183B1 (ko) | 송신 장치 및 그의 신호 처리 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
A107 | Divisional application of patent | ||
GRNT | Written decision to grant |