[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR102133392B1 - 적층형 커패시터 - Google Patents

적층형 커패시터 Download PDF

Info

Publication number
KR102133392B1
KR102133392B1 KR1020180115497A KR20180115497A KR102133392B1 KR 102133392 B1 KR102133392 B1 KR 102133392B1 KR 1020180115497 A KR1020180115497 A KR 1020180115497A KR 20180115497 A KR20180115497 A KR 20180115497A KR 102133392 B1 KR102133392 B1 KR 102133392B1
Authority
KR
South Korea
Prior art keywords
extension
internal electrodes
band
portions
faces
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020180115497A
Other languages
English (en)
Other versions
KR20190121183A (ko
Inventor
정도영
김제중
김도연
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020180115497A priority Critical patent/KR102133392B1/ko
Priority to US16/189,779 priority patent/US10614956B1/en
Priority to CN201910163114.0A priority patent/CN110970217B/zh
Publication of KR20190121183A publication Critical patent/KR20190121183A/ko
Priority to KR1020200081628A priority patent/KR102426203B1/ko
Application granted granted Critical
Publication of KR102133392B1 publication Critical patent/KR102133392B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H01G4/2325—Terminals electrically connecting two or more layers of a stacked or rolled capacitor characterised by the material of the terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/008—Selection of materials
    • H01G4/0085—Fried electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H01G4/1227—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates based on alkaline earth titanates
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02T—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO TRANSPORTATION
    • Y02T10/00—Road transport of goods or passengers
    • Y02T10/60—Other road transportation technologies with climate change mitigation effect
    • Y02T10/70—Energy storage systems for electromobility, e.g. batteries

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Abstract

본 발명은, 유전체층과 평균 두께가 1㎛ 미만인 복수의 제1 및 제2 내부 전극을 포함하는 바디; 및 상기 바디의 양면에 각각 형성되어 상기 제1 및 제2 내부 전극의 노출되는 부분과 각각 접속하는 제1 및 제2 머리부와 상기 제1 및 제2 머리부에서 상기 바디의 실장 면과 양 측면의 일부까지 연장되는 제1 및 제2 밴드부를 각각 포함하는 제1 및 제2 도전층과, 상기 제1 및 제2 도전층을 각각 커버하는 제1 및 제2 도전성 수지층을 각각 포함하는 제1 및 제2 외부 전극; 을 포함하고, 상기 유전체층의 평균 두께가 상기 제1 및 제2 내부 전극의 평균 두께 보다 두껍고, 상기 제1 및 제2 내부 전극은, 폭 방향으로 상기 제1 또는 제2 밴드부의 끝 단과 오버랩 되는 부분이 다른 부분에 비해 상대적으로 폭이 넓은 제1 및 제2 확장부로 각각 형성되는 적층형 커패시터를 제공한다.

Description

적층형 커패시터{MULTILAYERD CAPACITOR}
본 발명은 적층형 커패시터에 관한 것이다.
적층형 커패시터는 소형이면서 고용량 구현이 가능하여 여러 가지 전자 기기의 부품으로 사용되고 있다.
최근에는 자율 주행 및 전기 자동차에 대한 관심이 많아지면서, 자동차 내 전력 구동 시스템이 증가하고 있으며, 이에 자동차에 필요한 적층형 커패시터의 수요도 증가하고 있다.
이와 같이 적층형 커패시터가 자동차용 부품으로 사용되기 위해서는 높은 수준의 전기적 신뢰성 및 내충격성이 요구된다.
특히 적층형 커패시터가 기판에 실장된 후 기판의 변형에 대한 강한 내구성이 요구된다.
국내공개특허 제2013-0101319호
본 발명의 목적은, 우수한 휨 강도 특성을 구현할 수 있는 적층형 커패시터를 제공하는 것이다.
본 발명의 일 측면은, 유전체층과 평균 두께가 1㎛ 미만인 복수의 제1 및 제2 내부 전극을 포함하는 바디; 및 상기 바디의 양면에 각각 형성되어 상기 제1 및 제2 내부 전극의 노출되는 부분과 각각 접속하는 제1 및 제2 머리부와 상기 제1 및 제2 머리부에서 상기 바디의 실장 면과 양 측면의 일부까지 연장되는 제1 및 제2 밴드부를 각각 포함하는 제1 및 제2 도전층과, 상기 제1 및 제2 도전층을 각각 커버하는 제1 및 제2 도전성 수지층을 각각 포함하는 제1 및 제2 외부 전극; 을 포함하고, 상기 유전체층의 평균 두께가 상기 제1 및 제2 내부 전극의 평균 두께 보다 두껍고, 상기 제1 및 제2 내부 전극은, 폭 방향으로 상기 제1 또는 제2 밴드부의 끝 단과 오버랩 되는 부분이 다른 부분에 비해 상대적으로 폭이 넓은 제1 및 제2 확장부로 각각 형성되는 적층형 커패시터를 제공한다.
본 발명의 일 실시 예에서, 상기 제1 확장부는 상기 제2 밴드부의 끝 단과 폭 방향으로 오버랩 되는 부분에 형성되고, 상기 제2 확장부는 상기 제1 밴드부의 끝 단과 폭 방향으로 오버랩 되는 부분에 형성될 수 있다.
본 발명의 일 실시 예에서, 상기 제1 확장부가 상기 제1 내부 전극의 끝 단에 형성되고, 상기 제2 확장부가 상기 제2 내부 전극의 끝 단에 형성될 수 있다.
본 발명의 일 실시 예에서, 상기 제1 확장부는 상기 제1 밴드부의 끝 단과 폭 방향으로 오버랩 되는 부분에 형성되고, 상기 제2 확장부는 상기 제2 밴드부의 끝 단과 폭 방향으로 오버랩 되는 부분에 형성될 수 있다.
본 발명의 일 실시 예에서, 상기 제1 및 제2 확장부가 사각형 또는 타원형으로 형성될 수 있다.
본 발명의 일 실시 예에서, 폭 방향으로 제1 확장부의 한쪽 길이를 We로, 폭 방향으로 바디의 한쪽 마진을 Wm으로 정의할 때, We/Wm이 0.3 이상일 수 있다.
본 발명의 일 실시 예에서, We/Wm는, 0.5≤We/Wm≤0.6를 만족할 수 있다.
본 발명의 일 실시 예에서, 상기 유전체층의 평균 두께가 상기 제1 및 제2 내부 전극의 평균 두께의 2배 이상일 수 있다.
본 발명의 일 실시 예에서, 상기 제1 및 제2 도전층은 소성에 의해 형성될 수 있다.
본 발명의 일 실시 예에서, 상기 바디의 일 단면에서 인접한 제1 또는 제2 도전층의 제1 또는 제2 밴드부의 끝 단까지의 거리가, 상기 바디의 일 단면에서 인접한 제1 또는 제2 도전성 수지층의 끝 단까지의 거리 보다 짧을 수 있다.
본 발명의 일 실시 예에서, 상기 바디는, 서로 대향하는 제1 및 제2 면, 제1 및 제2 면과 연결되고 서로 대향하는 제3 및 제4 면, 제1 및 제2 면과 연결되고 제3 및 제4 면과 연결되고 서로 대향하는 제5 및 제6 면을 포함하고, 복수의 유전체층 및 상기 유전체층을 사이에 두고 상기 제1 및 제2 면을 연결하는 방향으로 번갈아 배치되는 복수의 제1 및 제2 내부 전극을 포함하고, 상기 제1 및 제2 내부 전극의 일단이 제3 및 제4 면을 통해 각각 노출될 수 있다.
본 발명의 일 실시 예에서, 상기 제1 및 제2 도전층은, 상기 제1 및 제2 머리부가 상기 바디의 제3 및 제4 면에 각각 배치되고, 상기 제1 및 제2 밴드부는 상기 제1 및 제2 머리부에서 상기 바디의 제1 면과 제5 및 제6 면의 일부까지 각각 연장되게 형성될 수 있다.
본 발명의 일 실시 예에서, 상기 제1 및 제2 외부 전극을 각각 커버하는 제1 및 제2 도금층을 더 포함할 수 있다.
본 발명의 일 실시 예에서, 상기 제1 및 제2 도금층은 상기 제1 및 제2 도전성 수지층을 각각 커버하는 제1 및 제2 니켈 도금층과 상기 제1 및 제2 니켈 도금층을 각각 커버하는 제1 및 제2 주석 도금층을 각각 포함할 수 있다.
본 발명의 일 실시 예에 따르면, 적층형 커패시터의 인장 강도를 향상시켜 휨 강도를 개선할 수 있는 효과가 있다.
도 1은 본 발명의 일 실시 예에 따른 적층형 커패시터를 나타낸 사시도이다.
도 2는 도 1의 I-I'선 단면도이다.
도 3a 및 도 3b는 도 1에서 제1 및 제2 내부 전극의 구조를 각각 나타낸 단면도이다.
도 4a 및 도 4b는 제1 및 제2 내부 전극의 다른 실시 예를 각각 나타낸 단면도이다.
도 5a 및 도 5b는 제1 및 제2 내부 전극의 또 다른 실시 예를 각각 나타낸 단면도이다.
도 6a 및 도 6b는 제1 및 제2 내부 전극의 또 다른 실시 예를 각각 나타낸 단면도이다.
도 7은 도 2에서 도금층이 더 형성된 것을 나타낸 단면도이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예를 다음과 같이 설명한다.
그러나, 본 발명의 실시 예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시 예로 한정되는 것은 아니다.
또한, 본 발명의 실시 예는 당해 기술 분야에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다.
따라서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있으며, 도면 상의 동일한 부호로 표시되는 요소는 동일한 요소이다.
또한, 유사한 기능 및 작용을 하는 부분에 대해서는 도면 전체에 걸쳐 동일한 부호를 사용한다.
덧붙여, 명세서 전체에서 어떤 구성 요소를 '포함'한다는 것은 특별히 반대되는 기재가 없는 한 다른 구성 요소를 제외하는 것이 아니라 다른 구성 요소를 더 포함할 수 있다는 것을 의미한다.
본 발명의 실시 예를 명확하게 설명하기 위해 방향을 정의하면, 도면에 표시된 X, Y 및 Z는 각각 적층형 커패시터의 길이 방향, 폭 방향 및 두께 방향을 나타낸다.
여기서 Z방향은 본 실시 예에서, 유전체층이 적층되는 적층 방향과 동일한 개념으로 사용될 수 있다.
도 1은 본 발명의 일 실시 예에 따른 적층형 커패시터를 나타낸 사시도이고, 도 2는 도 1의 I-I'선 단면도이다.
도 1 및 도 2를 참조하면, 본 실시 예의 적층형 커패시터(100)는 바디(110)와 제1 및 제2 외부 전극(130, 140)을 포함한다.
바디(110)는 복수의 유전체층(111)을 Z방향으로 적층한 다음 소성한 것으로서, 커패시터 바디(110)의 서로 인접하는 유전체층(111) 사이의 경계는 주사 전자 현미경(SEM: Scanning Electron Microscope)을 이용하지 않고 확인하기 곤란할 정도로 일체화될 수 있다.
또한, 바디(110)는 복수의 유전체층(111)과 유전체층(111)을 사이에 두고 Z방향으로 번갈아 배치되는 서로 다른 극성을 가지는 제1 및 제2 내부 전극(121, 122)을 포함한다.
또한, 바디(110)는 커패시터의 용량 형성에 기여하는 부분으로서의 액티브 영역과, 마진부로서 Y방향으로 커패시터 바디(110)의 양측부와 Z방향으로 상기 액티브 영역의 상하부에 각각 마련되는 커버 영역(112, 113)을 포함할 수 있다.
이러한 바디(110)는 그 형상에 특별히 제한은 없지만, 육면체 형상일 수 있으며, Z방향으로 서로 대향하는 제1 및 제2 면(1, 2)과, 제1 및 제2 면(1, 2)과 서로 연결되고 X방향으로 서로 대향하는 제3 및 제4 면(3, 4)과, 제1 및 제2 면(1, 2)과 연결되고 제3 및 제4 면(3, 4)과 연결되며 서로 대향하는 제5 및 제6 면(5, 6)을 포함할 수 있다.
유전체층(111)은 세라믹 분말, 예를 들어 BaTiO3계 세라믹 분말 등을 포함할 수 있다.
상기 BaTiO3계 세라믹 분말은 BaTiO3에 Ca 또는 Zr 등이 일부 고용된 (Ba1-xCax)TiO3, Ba(Ti1-yCay)O3, (Ba1-xCax)(Ti1-yZry)O3 또는 Ba(Ti1-yZry)O3 등이 있을 수 있으며, 이에 한정되는 것은 아니다.
또한, 유전체층(111)에는 상기 세라믹 분말과 함께, 세라믹 첨가제, 유기용제, 가소제, 결합제 및 분산제 등이 더 첨가될 수 있다.
상기 세라믹 첨가제는, 예를 들어 전이 금속 산화물 또는 전이 금속 탄화물, 희토류 원소, 마그네슘(Mg) 또는 알루미늄(Al) 등이 포함될 수 있다
또한, 유전체층(111)은 평균 두께가 제1 및 제2 내부 전극(121, 122)의 평균 두께 보다 두껍게 형성될 수 있다.
이때, 유전체층(111)은 평균 두께가 제1 및 제2 내부 전극(121, 122)의 평균 두께 보다 2배 이상 더 두껍게 형성될 수 있다.
제1 및 제2 내부 전극(121, 122)은 서로 다른 극성을 인가 받는 전극으로서, 유전체층(111) 상에 형성되어 Z방향으로 적층될 수 있으며, 하나의 유전체층(111)을 사이에 두고 커패시터 바디(110)의 내부에 Z방향을 따라 서로 대향되게 번갈아 배치될 수 있다.
이때, 제1 및 제2 내부 전극(121, 122)은 중간에 배치된 유전체층(111)에 의해 서로 전기적으로 절연될 수 있다.
이러한 제1 및 제2 내부 전극(121, 122)은 일단이 바디(110)의 제3 및 제4 면(3, 4)을 통해 각각 노출될 수 있다.
이렇게 바디(110)의 제3 및 제4 면(3, 4)을 통해 번갈아 노출되는 제1 및 제2 내부 전극(121, 122)의 단부는 후술하는 바디(110)의 X방향의 양 단부에 배치되는 제1 및 제2 외부 전극(130, 140)과 각각 접속되어 전기적으로 연결될 수 있다.
위와 같은 구성에 따라, 제1 및 제2 외부 전극(130, 140)에 소정의 전압을 인가하면 제1 및 제2 내부 전극(121, 122) 사이에 전하가 축적된다.
이때, 적층형 커패시터(100)의 정전 용량은 상기 액티브 영역에서 Z방향을 따라 서로 중첩되는 제1 및 제2 내부 전극(121, 122)의 오버랩 된 면적과 비례하게 된다.
또한, 제1 및 제2 내부 전극(121, 122)을 형성하는 재료는 특별히 제한되지 않으며, 예를 들어 백금(Pt), 팔라듐(Pd), 팔라듐-은(Pd-Ag)합금 등의 귀금속 재료 및 니켈(Ni) 및 구리(Cu) 중 하나 이상의 물질로 이루어진 도전성 페이스트를 사용하여 형성될 수 있다.
이때, 상기 도전성 페이스트의 인쇄 방법은 스크린 인쇄법 또는 그라비아 인쇄법 등을 사용할 수 있으며, 본 발명이 이에 한정되는 것은 아니다.
또한, 제1 및 제2 내부 전극(121, 122)의 평균 두께는 1㎛ 미만일 수 있다.
도 3(a)를 참조하면, 제1 내부 전극(121)은 Y방향으로 제1 또는 제2 밴드부(131b, 141b)의 끝 단과 오버랩 되는 부분이 다른 부분에 비해 상대적으로 폭이 넓은 제1 확장부(121a)로 형성된다.
본 실시 예에서는, 제1 확장부(121a)는 제1 내부 전극(121)이 노출되는 단부의 반대쪽에 위치한 제2 밴드부(141b)의 끝 단과 Y방향으로 오버랩 되는 부분에 형성될 수 있다.
이때, 제1 확장부(121a)는 X방향으로 제1 내부 전극(121)의 끝 단에 형성될 수 있다.
도 3(b)를 참조하면, 제2 내부 전극(122)은 Y방향으로 제1 또는 제2 밴드부(131b, 141b)의 끝 단과 오버랩 되는 부분이 다른 부분에 비해 상대적으로 폭이 넓은 제2 확장부(122a)로 형성된다.
본 실시 예에서는, 제2 확장부(122a)는 제2 내부 전극(122)이 노출되는 단부의 반대쪽에 위치한 제2 밴드부(131b)의 끝 단과 Y방향으로 오버랩 되는 부분에 형성될 수 있다.
이때, 제2 확장부(122a)는 X방향으로 제2 내부 전극(122)의 끝 단에 형성될 수 있다.
그리고, Y방향으로 제1 및 제2 확장부(121a, 122a)의 한쪽 길이를 We로, Y방향으로 바디(110)의 한쪽 마진을 Wm으로 정의할 때, We/Wm은 0.3 이상일 수 있다. 이와 같이 We/Wm이 0.3 이상인 경우 6mm의 휨 강도 보증이 가능하다.
또한, 상기 We/Wm은 더 바람직하게 0.5 이상일 수 있다. 이렇게 We/Wm이 0.5 이상인 경우 휨 강도 특성이 더 향상되어 8mm의 휨 강도 보증도 가능하다.
한편, 상기 We/Wm은 0.6 이하인 것이 바람직하다. 이는 We/Wm이 0.6을 초과하면 적층형 커패시터를 제조하는 과정에서 절단 불량율이 10%를 초과할 수 있기 때문이다.
한편, 도 3(a) 및 도 3(b)에서 제1 및 제2 확장부(121a, 122a)는 대체로 사각형으로 형성된 것으로 도시하고 있지만, 본 발명은 이에 한정되는 것은 아니며, 예컨대 도 4(a) 및 도 4(b)에서와 같이 제1 및 제2 확장부(121a', 122a')는 대체로 타원형으로 형성될 수 있다.
도 5(a)에서와 같이, 제1 확장부(121b)는 제1 밴드부(131b)의 끝 단과 Y방향으로 오버랩 되는 부분에 형성될 수 있다.
이때, 도 5(a)에서는, 제1 확장부(121a, 121b)가 제1 및 제2 밴드부(131b, 141b)의 끝 단과 Y방향으로 오버랩 되는 부분에 각 하나씩 형성된 것으로 도시하고 있지만, 본 발명은 이에 한정되는 것은 아니며, 예컨대 제1 확장부(121b)는 제1 밴드부(131b)의 끝 단과 Y방향으로 오버랩 되는 부분에만 형성될 수 있다.
도 5(b)를 참조하면, 제2 확장부(122b)는 제2 밴드부(132b)의 끝 단과 Y방향으로 오버랩 되는 부분에 형성될 수 있다.
이때, 도 5(b)에서는, 제2 확장부(122a, 122b)가 제1 및 제2 밴드부(131b, 141b)의 끝 단과 Y방향으로 오버랩 되는 부분에 각 하나씩 형성된 것으로 도시하고 있지만, 본 발명은 이에 한정되는 것은 아니며, 예컨대 제2 확장부(122b)는 제1 밴드부(132b)의 끝 단과 Y방향으로 오버랩 되는 부분에만 형성될 수 있다.
한편, 도 5(a) 및 도 5(b)에서 제1 확장부(121a, 121b)와 제2 확장부(122a, 122b)는 대체로 사각형으로 형성된 것으로 도시하고 있지만, 본 발명은 이에 한정되는 것은 아니며, 예컨대 도 6(a) 및 도 6(b)에서와 같이 제1 확장부(121a', 121b')와 제2 확장부(121a', 122a')는 대체로 타원형으로 형성될 수 있다.
제1 및 제2 외부 전극(130, 140)은 서로 다른 극성의 전압이 제공되며, 바디(110)의 X방향의 양 단부에 배치되고, 제1 및 제2 내부 전극(121, 122)의 노출되는 단부와 각각 접속되어 전기적으로 연결될 수 있다.
제1 외부 전극(130)은 제1 도전층(131) 및 제1 도전성 수지층(132)을 포함한다.
제1 도전층(131)은 바디(110)의 표면에 형성되는 부분으로 제1 내부 전극(121)의 노출되는 단부와 접속되는 부분이다.
또한, 제1 도전층(131)은 소성에 의해 형성될 수 있다.
이러한 제1 도전층(131)은 제1 머리부(131a)와 제1 밴드부(131b)를 포함할 수 있다.
제1 머리부(131a)는 바디(110)의 제3 면(3)에 배치되며, 제1 내부 전극(121)에서 바디(110)의 제3 면(3)을 통해 외부로 노출되는 단부와 접촉하여 제1 내부 전극(121)과 제1 외부 전극(130)을 서로 전기적으로 연결하는 역할을 한다.
제1 밴드부(131b)는 고착 강도 향상 등을 위해 제1 머리부(131a)에서 바디(110)의 제1, 제5 및 제6 면(1, 5, 6)의 일부까지 연장되는 부분이다.
이때, 제1 밴드부(131b)는 필요시 제1 머리부(131a)에서 바디(110)의 제2 면(2)의 일부까지도 연장될 수 있다.
제1 도전성 수지층(132)은 제1 도전층(131)을 커버하도록 형성된다.
이때, 바디(110)의 제3 면(3)에서 X방향으로 제1 도전층(131)의 제1 밴드부(131b)의 끝단까지의 거리는 바디(110)의 제3 면(3)에서 X방향으로 제1 도전성 수지층(132)의 끝단까지의 거리 보다 짧을 수 있다.
제2 외부 전극(140)은 제2 도전층(141) 및 제2 도전성 수지층(142)을 포함한다.
제2 도전층(141)은 바디(110)의 표면에 형성되는 부분으로 제2 내부 전극(122)의 노출되는 단부와 접속되는 부분이다.
또한, 제2 도전층(141)은 소성에 의해 형성될 수 있다.
이러한 제2 도전층(141)은 제2 머리부(141a)와 제2 밴드부(141b)를 포함할 수 있다.
제2 머리부(141a)는 바디(110)의 제4 면(4)에 배치되며, 제2 내부 전극(122)에서 바디(110)의 제4 면(4)을 통해 외부로 노출되는 단부와 접촉하여 제2 내부 전극(122)과 제2 외부 전극(140)을 서로 전기적으로 연결하는 역할을 한다.
제2 밴드부(141b)는 고착 강도 향상 등을 위해 제2 머리부(141a)에서 바디(110)의 제1, 제5 및 제6 면(1, 5, 6)의 일부까지 연장되는 부분이다.
이때, 제2 밴드부(141b)는 필요시 제2 머리부(141a)에서 바디(110)의 제2 면(2)의 일부까지도 연장될 수 있다.
제2 도전성 수지층(142)은 제2 도전층(141)을 커버하도록 형성된다.
이때, 바디(110)의 제4 면(4)에서 X방향으로 제2 도전층(141)의 제2 밴드부(141b)의 끝단까지의 거리는 바디(110)의 제4 면(4)에서 X방향으로 제2 도전성 수지층(142)의 끝단까지의 거리 보다 짧을 수 있다.
도 7을 참조하면, 제1 외부 전극(130)은 제1 도금층(133)을 더 포함할 수 있다.
제1 도금층(133)은 제1 도전성 수지층(132)을 커버하도록 형성된다.
이러한 제1 도금층(133)은 제1 도전성 수지층(132)을 커버하는 제1 니켈(Ni) 도금층(133a)과 제1 니켈 도금층(133a)을 커버하도록 형성되는 제1 주석(Sn) 도금층(133b)을 포함할 수 있다.
제2 외부 전극(140)은 제2 도금층(143)을 더 포함할 수 있다.
제2 도금층(143)은 제2 도전성 수지층(142)을 커버하도록 형성된다.
이러한 제2 도금층(143)은 제2 도전성 수지층(142)을 커버하는 제2 니켈 도금층(143a)과 제2 니켈 도금층(143a)을 커버하도록 형성되는 제2 주석 도금층(143b)을 포함할 수 있다.
적층형 커패시터에서 휨 크랙(Crack)은 대부분 외부 전극의 밴드부의 끝 단에서 발생한다.
이러한 휨 크랙을 방지하기 위해, 종래의 적층형 커패시터는 용량 구현에 영향을 미치는 내부 전극의 적층 수와 용량구현에 영향을 미치지 않는 동 방향 패턴의 적층 수를 충분히 확보하여 휨 강도 특성을 구현하였지만, 단순히 적층 수를 통해 휨 강도 특성을 구현하고자 한다면 고적층으로 갈수록 생산 효율이 저하될 수 있다.
본 실시 예의 적층형 커패시터는 내부 전극에서 외부 전극의 밴드부의 끝 단과 오버랩 되는 부분이 다른 부분에 비해 상대적으로 폭이 넓은 확장부로 형성된다.
이에, 내부 전극에서 밴드부의 끝 단과 오버랩 되는 부분의 면적이 상대적으로 확장되므로, 바디에서 휨 크랙에 취약한 부분의 인장 강도를 향상시켜 적층형 커패시터의 휨 강도 특성을 개선할 수 있다.
실험 예
아래 표 1은 바디의 Y방향 마진 대비 확장부의 Y방향 길이의 비율에 따른 휨 크랙 발생 빈도를 나타낸 것이다.
본 실험에 사용된 적층형 커패시터는 X방향의 길이가 3.2mm이고, Y방향의 길이가 1.6mm이고, 1uF의 전기적 특성을 갖도록 제조한 것이다.
본 실험은 먼저 -55 내지 125℃의 온도 사이클 100회를 한 적층형 커패시터를 기판에 실장한 후 적층형 커패시터가 실장된 기판 면을 아래로 향하게 한다.
그리고, 적층형 커패시터의 양 쪽으로 소정 거리만큼 이격된 위치에 각각 지지대를 위치시킨 후 적층형 커패시터가 실장된 기판 면의 반대 면을 기판이 4mm, 5mm, 6mm, 7mm 및 8mm의 거리만큼 변형될 때까지 각각 반복하여 누르면서 적층형 커패시터에 크랙이 발생하거나 전류 값이 급격히 증가하는 지를 확인한다.
이때, Y방향으로 제1 확장부의 한쪽 길이를 We로, Y방향으로 바디의 한쪽 마진을 Wm으로 정의하고, We/Wm이 0, 0.5, 0.1, 0.2, 0.3, 0.4 및 0.5인 샘플을 각각 60개씩 마련하여 휨 크랙 테스트를 실시한다.
# We/Wm 휨 크랙 발생 빈도 (EA)
4mm 5mm 6mm 7mm 8mm
1 0 1/60 1/60 3/60 4/60 7/60
2 0.05 0/60 1/60 1/60 3/60 4/60
3 0.1 0/60 0/60 1/60 0/60 1/60
4 0.2 0/60 0/60 1/60 1/60 0/60
5 0.3 0/60 0/60 0/60 1/60 1/60
6 0.4 0/60 0/60 0/60 1/60 0/60
7 0.5 0/60 0/60 0/60 0/60 0/60
표 1을 참조하면, We/Wm이 0.3 미만인 샘플 1-4의 경우 6mm의 휨 강도 테스트에서 불량이 발생하였다.
그리고, We/Wm이 0.3인 샘플 5는 6mm의 휨 강도 테스트에서 불량이 발생하지 않았다. 이에, 본 실시 예에서, We/Wm의 바람직한 값은 0.3 이상인 것을 알 수 있다.
또한, We/Wm이 0.5인 샘플 7은 8mm의 휨 강도 테스트에서도 불량이 발생하지 않았다. 따라서, 본 실시 예에서, We/Wm의 더 바람직한 값은 0.5 이상일 수 있다.
아래 표 2는 바디의 Y방향 마진 대비 확장부의 Y방향 길이의 비율에 따른 적층형 커패시터의 제조 공정시의 절단 불량율을 나타낸 것이다.
본 실험에서 적층형 커패시터는 표 1에서와 동일한 규격의 것을 사용하였다.
# We/Wm 절단 불량율 (%)
8 0.25 0.26
9 0.35 0.78
10 0.45 1.70
11 0.55 5.60
12 0.60 9.18
13 0.65 11.18
표 2를 참조하면, We/Wm이 0.6 이하인 샘플 8-12의 경우 절단 불량율이 10% 이하로 나타났다.
따라서, 본 실시 예에서, 절단 불량율의 허용 범위를 10% 이하로 볼 때, We/Wm의 바람직한 값은 0.6 이하일 수 있다.
본 발명은 상술한 실시 예 및 첨부된 도면에 의해 한정되는 것은 아니며 첨부된 청구범위에 의해 한정하고자 한다.
따라서, 청구 범위에 기재된 본 발명의 기술적 사항을 벗어나지 않는 범위 내에서 당 기술 분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.
100: 적층형 커패시터
110: 바디
111: 유전체층
121, 122: 제1 및 제2 내부 전극
121a, 121a', 121b, 121b': 제1 확장부
122a, 122a', 122b, 122b': 제2 확장부
130, 140: 제1 및 제2 외부 전극
131, 132: 제1 및 제2 도전층
132, 142: 제1 및 제2 도전성 수지층
133, 143: 제1 및 제2 도금층
133a, 143a: 제1 및 제2 니켈 도금층
133b, 143b: 제1 및 제2 주석 도금층

Claims (15)

  1. 서로 대향하는 제1 및 제2 면과, 제1 및 제2 면과 서로 연결되고 서로 대향하는 제3 및 제4 면과, 제1 및 제2 면과 연결되고 제3 및 제4 면과 연결되며 서로 대향하는 제5 및 제6 면을 포함하고, 유전체층과 상기 유전체층을 사이에 두고 상기 제1 및 제2 면을 연결하는 방향으로 번갈아 배치되고 일단이 제3 및 제4 면을 통해 각각 노출되고 평균 두께가 1㎛ 미만인 복수의 제1 및 제2 내부 전극을 포함하는 바디; 및
    상기 바디의 제3 및 제4 면에 각각 형성되어 상기 제1 및 제2 내부 전극의 노출되는 부분과 각각 접속하는 제1 및 제2 머리부와 상기 제1 및 제2 머리부에서 상기 바디의 실장 면인 제1 면과 제5 및 제6 면의 일부까지 연장되는 제1 및 제2 밴드부를 각각 포함하는 제1 및 제2 도전층과, 상기 제1 및 제2 도전층을 각각 커버하는 제1 및 제2 도전성 수지층을 각각 포함하는 제1 및 제2 외부 전극; 을 포함하고,
    상기 유전체층의 평균 두께가 상기 제1 및 제2 내부 전극의 평균 두께 보다 두껍고,
    상기 제1 및 제2 내부 전극은, 바디의 제5 및 제6 면을 연결하는 제1 방향으로 상기 제1 또는 제2 밴드부의 끝 단과 오버랩 되는 부분이 다른 부분에 비해 상대적으로 폭이 넓은 제1 및 제2 확장부로 각각 형성되는 적층형 커패시터.
  2. 제1항에 있어서,
    상기 제1 확장부는 상기 제2 밴드부의 끝 단과 제1 방향으로 오버랩 되는 부분에 형성되고, 상기 제2 확장부는 상기 제1 밴드부의 끝 단과 제1 방향으로 오버랩 되는 부분에 형성되는 적층형 커패시터.
  3. 제2항에 있어서,
    상기 제1 확장부가 상기 제1 내부 전극의 끝 단에 형성되고, 상기 제2 확장부가 상기 제2 내부 전극의 끝 단에 형성되는 적층형 커패시터.
  4. 제1항에 있어서,
    상기 제1 확장부는 상기 제1 밴드부의 끝 단과 제1 방향으로 오버랩 되는 부분에 형성되고, 상기 제2 확장부는 상기 제2 밴드부의 끝 단과 제1 방향으로 오버랩 되는 부분에 형성되는 적층형 커패시터.
  5. 제1항에 있어서,
    상기 제1 및 제2 확장부가 사각형 또는 타원형으로 형성되는 적층형 커패시터.
  6. 제1항에 있어서,
    상기 제1 또는 제2 내부 전극의 제1 방향의 단부에서 바디의 제5 또는 제6 면까지의 거리를 Wm으로, Wm에서 상기 제1 또는 제2 확장부의 제1 방향의 길이를 We로 정의할 때, We/Wm이 0.3 이상인 적층형 커패시터.
  7. 제6항에 있어서,
    상기 We/Wm이 0.5 이상인 적층형 커패시터.
  8. 제7항에 있어서,
    상기 We/Wm이, 0.5≤We/Wm≤0.6을 만족하는 적층형 커패시터.
  9. 제1항에 있어서,
    상기 유전체층의 평균 두께가 상기 제1 및 제2 내부 전극의 평균 두께의 2배 이상인 적층형 커패시터.
  10. 제1항에 있어서,
    상기 제1 및 제2 도전층이 소성에 의해 형성되는 적층형 커패시터.
  11. 제1항에 있어서,
    상기 바디의 제3 및 제4 면에서 인접한 제1 또는 제2 도전층의 제1 또는 제2 밴드부의 끝 단까지의 거리가, 상기 바디의 제3 및 제4 면에서 인접한 제1 또는 제2 도전성 수지층의 끝 단까지의 거리 보다 짧은 적층형 커패시터.
  12. 삭제
  13. 삭제
  14. 제1항에 있어서,
    상기 제1 및 제2 외부 전극을 각각 커버하는 제1 및 제2 도금층을 더 포함하는 적층형 커패시터.
  15. 제14항에 있어서,
    상기 제1 및 제2 도금층은 상기 제1 및 제2 도전성 수지층을 각각 커버하는 제1 및 제2 니켈 도금층과 상기 제1 및 제2 니켈 도금층을 각각 커버하는 제1 및 제2 주석 도금층을 각각 포함하는 적층형 커패시터.
KR1020180115497A 2018-09-28 2018-09-28 적층형 커패시터 Active KR102133392B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020180115497A KR102133392B1 (ko) 2018-09-28 2018-09-28 적층형 커패시터
US16/189,779 US10614956B1 (en) 2018-09-28 2018-11-13 Multilayer capacitor for improved bending strength characteristics
CN201910163114.0A CN110970217B (zh) 2018-09-28 2019-03-05 多层电容器
KR1020200081628A KR102426203B1 (ko) 2018-09-28 2020-07-02 적층형 커패시터

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180115497A KR102133392B1 (ko) 2018-09-28 2018-09-28 적층형 커패시터

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020200081628A Division KR102426203B1 (ko) 2018-09-28 2020-07-02 적층형 커패시터

Publications (2)

Publication Number Publication Date
KR20190121183A KR20190121183A (ko) 2019-10-25
KR102133392B1 true KR102133392B1 (ko) 2020-07-14

Family

ID=68421244

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180115497A Active KR102133392B1 (ko) 2018-09-28 2018-09-28 적층형 커패시터

Country Status (3)

Country Link
US (1) US10614956B1 (ko)
KR (1) KR102133392B1 (ko)
CN (1) CN110970217B (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003318059A (ja) * 2002-04-25 2003-11-07 Kyocera Corp 積層セラミックコンデンサ

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02312217A (ja) * 1989-05-26 1990-12-27 Murata Mfg Co Ltd 積層コンデンサ
JPH05135990A (ja) * 1991-11-14 1993-06-01 Mitsubishi Materials Corp 積層磁器コンデンサ
JPH10284343A (ja) * 1997-04-11 1998-10-23 Mitsubishi Materials Corp チップ型電子部品
JP2003282350A (ja) * 2002-03-22 2003-10-03 Taiyo Yuden Co Ltd 積層セラミック電子部品及びその製造方法
WO2006022060A1 (ja) * 2004-08-27 2006-03-02 Murata Manufacturing Co., Ltd. 積層セラミックコンデンサおよびその等価直列抵抗調整方法
JP2006190774A (ja) * 2005-01-05 2006-07-20 Murata Mfg Co Ltd 積層セラミック電子部品
KR101053329B1 (ko) * 2009-07-09 2011-08-01 삼성전기주식회사 세라믹 전자부품
JP5035319B2 (ja) * 2009-10-23 2012-09-26 Ｔｄｋ株式会社 積層型コンデンサ
JP2011238724A (ja) * 2010-05-10 2011-11-24 Murata Mfg Co Ltd 電子部品
KR101153686B1 (ko) * 2010-12-21 2012-06-18 삼성전기주식회사 적층 세라믹 전자부품 제조방법 및 그 제조방법에 의한 적층 세라믹 전자부품
KR101832490B1 (ko) * 2011-05-31 2018-02-27 삼성전기주식회사 적층 세라믹 커패시터
KR101971912B1 (ko) 2012-03-05 2019-04-25 삼성전기주식회사 적층 세라믹 전자부품 및 그 제조방법
KR101452057B1 (ko) * 2012-12-04 2014-10-22 삼성전기주식회사 적층 세라믹 커패시터 및 그 실장 기판
JP2015026784A (ja) * 2013-07-29 2015-02-05 Tdk株式会社 積層コンデンサ
KR20160004655A (ko) * 2014-07-03 2016-01-13 삼성전기주식회사 적층 세라믹 커패시터 및 적층 세라믹 커패시터의 실장 기판
KR20160051309A (ko) * 2014-11-03 2016-05-11 삼성전기주식회사 적층 세라믹 전자 부품 및 그 실장 기판
JP2015046644A (ja) * 2014-12-11 2015-03-12 株式会社村田製作所 積層セラミック電子部品

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003318059A (ja) * 2002-04-25 2003-11-07 Kyocera Corp 積層セラミックコンデンサ

Also Published As

Publication number Publication date
US20200105469A1 (en) 2020-04-02
CN110970217B (zh) 2023-03-24
US10614956B1 (en) 2020-04-07
CN110970217A (zh) 2020-04-07
KR20190121183A (ko) 2019-10-25

Similar Documents

Publication Publication Date Title
KR102283078B1 (ko) 적층 세라믹 커패시터 및 그 제조 방법
US6829134B2 (en) Laminated ceramic electronic component and method for manufacturing the same
KR102166129B1 (ko) 적층 세라믹 커패시터
US20140318843A1 (en) Multilayer ceramic electronic component and mounting board therefor
KR101452127B1 (ko) 적층 세라믹 전자 부품, 그 제조 방법 및 그 실장 기판
KR102148830B1 (ko) 전자 부품
KR20190116166A (ko) 적층형 커패시터
KR102099775B1 (ko) 적층 세라믹 커패시터
KR102076148B1 (ko) 적층형 커패시터
KR102133392B1 (ko) 적층형 커패시터
KR102426203B1 (ko) 적층형 커패시터
KR102789010B1 (ko) 적층형 커패시터 및 그 실장 기판
KR102538893B1 (ko) 적층 세라믹 커패시터
US10529496B1 (en) Electronic component including a capacitor array
KR102142515B1 (ko) 전자 부품
KR20200015980A (ko) 적층형 커패시터
KR102574420B1 (ko) 적층형 커패시터
EP4579700A1 (en) Multilayer electronic component
US10854389B2 (en) Electronic component
US11955287B2 (en) Multilayer electronic component
US10861648B2 (en) Electronic component
KR20220059779A (ko) 적층형 커패시터 및 그 실장 기판
KR20160070362A (ko) 적층 세라믹 전자부품

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20180928

PA0201 Request for examination
G15R Request for early publication
PG1501 Laying open of application

Comment text: Request for Early Opening

Patent event code: PG15011R01I

Patent event date: 20191007

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20191120

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20200407

PA0107 Divisional application

Comment text: Divisional Application of Patent

Patent event date: 20200702

Patent event code: PA01071R01D

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20200707

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20200708

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20230626

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20240625

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20250625

Start annual number: 6

End annual number: 6