[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR102102155B1 - 액정표시장치 - Google Patents

액정표시장치 Download PDF

Info

Publication number
KR102102155B1
KR102102155B1 KR1020130161796A KR20130161796A KR102102155B1 KR 102102155 B1 KR102102155 B1 KR 102102155B1 KR 1020130161796 A KR1020130161796 A KR 1020130161796A KR 20130161796 A KR20130161796 A KR 20130161796A KR 102102155 B1 KR102102155 B1 KR 102102155B1
Authority
KR
South Korea
Prior art keywords
pixel
electrode
pixel electrode
data line
common electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020130161796A
Other languages
English (en)
Other versions
KR20150073752A (ko
Inventor
임동훈
유재용
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020130161796A priority Critical patent/KR102102155B1/ko
Priority to US14/579,904 priority patent/US10162228B2/en
Priority to CN201410814880.6A priority patent/CN104730788B/zh
Publication of KR20150073752A publication Critical patent/KR20150073752A/ko
Application granted granted Critical
Publication of KR102102155B1 publication Critical patent/KR102102155B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134336—Matrix
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134372—Electrodes characterised by their geometrical arrangement for fringe field switching [FFS] where the common electrode is not patterned

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Geometry (AREA)
  • Liquid Crystal (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)

Abstract

본 발명은, 기판 상에 제1방향으로 연장된 두개 이상의 데이터 라인들, 기판 상에 제2방향으로 연장된 두개 이상의 게이트 라인들, 게이트 라인들 각각과 교차하는 제1, 제2데이터 라인들에 의해서 게이트 라인의 일측 방향에 정의되는 제1화소영역에 형성된 제1화소전극과 게이트 라인의 타측에 의해 정의되는 제2화소영역에 형성된 제2화소전극을 포함하는 적어도 하나의 화소부 및 제1화소영역과 상기 제2화소영역 사이 회로영역에 형성되며 제1전극이 제1데이터 라인과 연결되고 제2전극이 제1화소전극과 연결된 제1트랜지스터와 제3전극이 제2데이터 라인과 연결되고 제4전극이 제2화소전극과 연결된 제2트랜지스터를 포함하는 적어도 하나의 회로부를 포함하는 액정표시장치를 제공한다.

Description

액정표시장치{LIQUID DISPLAY}
본 발명은 영상을 표시하는 액정표시장치에 관한 것이다.
영상을 표시하는 액정표시장치에는 화소전극들에 신호를 공급하기 위해 둘 이상의 트랜지스터들과 둘 이상의 신호 라인들이 형성되어 있다.
이에 따라 트랜지스터의 동작 특성을 개선하면서도 투과율을 증가시키기 위한 노력들을 지속하고 있으나 투과율을 증가시키는데 한계가 있다.
이러한 배경에서, 본 발명의 목적은, 일측면에서, 액정표시장치에서 투과율을 증가시키는 화소배열 기술을 제공하는 것이다.
다른 측면에서, 본 발명의 목적은, 액정표시장치에서 투과율을 증가시키는 화소구조 기술을 제공하는 것이다.
전술한 목적을 달성하기 위하여, 일 측면에서, 본 발명은, 기판 상에 제1방향으로 연장된 두개 이상의 데이터 라인들, 기판 상에 제2방향으로 연장된 두개 이상의 게이트 라인들, 게이트 라인들 각각과 교차하는 제1, 제2데이터 라인들에 의해서 게이트 라인의 일측 방향에 정의되는 제1화소영역에 형성된 제1화소전극과 게이트 라인의 타측에 의해 정의되는 제2화소영역에 형성된 제2화소전극을 포함하는 적어도 하나의 화소부 및 제1화소영역과 상기 제2화소영역 사이 회로영역에 형성되며 제1전극이 제1데이터 라인과 연결되고 제2전극이 제1화소전극과 연결된 제1트랜지스터와 제3전극이 제2데이터 라인과 연결되고 제4전극이 제2화소전극과 연결된 제2트랜지스터를 포함하는 적어도 하나의 회로부를 포함하는 액정표시장치를 제공한다.
이상에서 설명한 바와 같이 본 발명에 의하면, 액정표시장치에서 투과율을 증가시킬 수 있다.
도 1은 일 실시예에 따른 액정표시장치의 일부 평면도이다.
도 2는 도 1의 A 영역의 부분 확대도이다.
도 3은 도 2의 I-I’선으로 절단한 일 예의 단면도이다.
도 4는 도 3의 화소전극과 공통전극 구조의 변형된다른 예의 단면도이다.도 5는 다른 실시예에 따른 액정표시장치의 일부 평면도이다.
도 6은 또 다른 실시예에 따른 액정표시장치의 일부 평면도이다.
도 7은 도 6의 A 영역의 부분 확대도이다.
도 8은 도 7의 II-II’선으로 절단한 일 예의 단면도이다.
도 9는 또 다른 실시예에 따른 액정표시장치의 일부 평면도이다.
이하, 본 발명의 일부 실시예들을 예시적인 도면을 통해 상세하게 설명한다. 각 도면의 구성요소들에 참조부호를 부가함에 있어서, 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가지도록 하고 있음에 유의해야 한다. 또한, 본 발명의 실시예들을 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략한다.
또한, 발명의 구성 요소를 설명하는 데 있어서, 제 1, 제 2, A, B, (a), (b) 등의 용어를 사용할 수 있다. 이러한 용어는 그 구성 요소를 다른 구성 요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성 요소의 본질이나 차례 또는 순서 등이 한정되지 않는다. 어떤 구성 요소가 다른 구성요소에 "연결", "결합" 또는 "접속"된다고 기재된 경우, 그 구성 요소는 그 다른 구성요소에 직접적으로 연결되거나 또는 접속될 수 있지만, 각 구성 요소 사이에 또 다른 구성 요소가 "연결", "결합" 또는 "접속"될 수도 있다고 이해되어야 할 것이다. 같은 맥락에서, 어떤 구성 요소가 다른 구성 요소의 "상"에 또는 "아래"에 형성된다고 기재된 경우, 그 구성 요소는 그 다른 구성요소에 직접 또는 또 다른 구성 요소를 개재하여 간접적으로 형성되는 것을 모두 포함하는 것으로 이해되어야 할 것이다.
도 1은 일 실시예에 따른 액정표시장치의 일부 평면도이다.
도 1을 참조하면, 액정표시장치(100)는 기판(110) 상에 제1방향 연장되어 데이터 신호를 전달하는 m개(m은 2보다 큰 자연수)의 데이터 라인들(DL)과 제1방향으로 연장되어 게이트 신호를 전달하는 n개(n은 2보다 큰 자연수)의 게이트 라인들(GL)을 포함한다.
액정표시장치(100)는 기판(110) 상에 하나의 게이트 라인(GL)과 두개의 데이터 라인들(DL)이 교차하는 교차점들 각각에 두개의 화소영역들(PA)과 그 사이에 하나의 회로영역(CA)이 정의되어 있다. 화소영역들(PA) 각각에 하나의 화소부를 구성하는 두개의 화소전극들(PE) 각각이 형성되어 있다. 회로영역(CA)에 하나의 회로부를 구성하는 두개의 트랜지스터들(TR)이 형성되어 있다.
각 화소부의 두개의 화소전극들(PE) 중 하나 화소전극과 각 회로부의 두개의 트랜지스터들(TR) 중 하나의 트랜지스터는 하나의 화소(P)를 구성한다. 또한 다른 화소전극과 다른 트랜지스터가 다른 하나의 화소(P)를 구성한다.
예를 들어 도 1에 도시한 바와 같이 액정표시장치(100)에서 x번째 데이터 라인(0<x≤n의 자연수, DLx)과 y번째 게이트 라인(0<y≤m의 자연수, GLy)이 교차하는 (x, y)번 회로영역(CA(x,y))에 (x, y )번 트랜지스터(TR(x,y))가 형성되어 있다. 한편, x+1번째 데이터 라인(DLx+1)과 y번째 게이트 라인(DLy)이 교차하는 (x, y)번 회로영역(CA(x,y))에 (x+1, y)번 트랜지스터(TR(X+1,y))가 형성되어 있다. (x, y)번 회로영역(CA(x,y))에 (x, y)번 트랜지스터와 (x+1, y)번 트랜지스터(TR(x+1,y))가 (x, y)번 회로부를 구성한다. 동일하게 (x+2, y)번 회로영역에 (x+2, y)번 트랜지스터와 (x+3 y)번 트랜지스터가 (x+2, y)번 회로부를 구성한다. y번째 게이트 라인과 연관된 (1, y), (3, y), (5, y),…,(m-3, y), (m-1, y) 회로부들이 동일한 방식으로 구성될 수 있다.
동일하게 x번째 데이터 라인과 y+1번째 게이트 라인이 교차하는 (x, y+1)번 회로영역에 형성된 (x, y+1)번 트랜지스터가 형성되어 있다. 한편, x+1번째 데이터 라인과 y+1번째 게이트 라인이 교차하는 (x, y+1)번 회로영역에 형성된 (x+1, y+1)번 트랜지스터가 형성되어 있다. 동일하게 (x+2, y+1)번 회로영역에 (x+2, y+1)번 트랜지스터와 (x+3 y+1)번 트랜지스터가 (x+2, y+1)번 회로부를 구성한다. y+1번째 게이트 라인과 연관된 (1, y+1), (3, y+1), (5, y+1),…,(m-3, y+1), (m-1, y+1) 회로부들이 동일한 방식으로 구성될 수 있다.
한편, y번째 게이트 라인(GLy)의 상부에 x번째 데이터 라인(DLx)과 x+2번째 데이터 라인(DLx+2) 사이에 (x, y)번 트랜지스터(TR(x,y))의 하나의 전극과 연결된 (x, y)번 화소전극(PE(x,y))이 형성되어 있다. 이때 (x, y)번 화소전극(PE(x,y))은 (x, y)번 화소영역(PA(x,y))에 x+1번째 데이터 라인(DLX+1)을 가로질러 형성될 수 있다. (x, y)번 화소전극(PE(x,y))의 전체 형상은 제1방향으로 x+1번째 데이터 라인(DLx +1)을 가로질러 연장되므로, 제1방향보다 제2방향의 길이가 긴 대략 직사각형 형상이나 이에 제한되지 않는다. 이하 다른 화소전극들의 전체 형상도 제1방향보다 제2방향의 길이가 긴 대략 직사각형 형상일 수 있다.
동일하게 y번째 게이트 라인(GLy)의 하부에 x번째 데이터 라인(DLx)과 x+2번째 데이터 라인(DLx+2) 사이에 (x+1, y)번 트랜지스터(TR(x+1,y))의 하나의 전극과 연결된 (x+1, y)번 화소전극(PE(x+1,y))이 형성되어 있다. (x+1, y)번 화소전극(PE(x+1,y))은 (x, y)번 화소영역 화소영역(PA(x,y))에 x+1번째 데이터 라인(DLx +1)을 가로질러 형성될 수 있다.
이때 (x, y)번 화소전극과 (x+1, y)번 화소전극이 (x, y) 화소부를 구성한다. 동일하게 (x+2, y)번 화소전극과 (x+2, y)번 화소전극이 (x+2, y) 화소부를 구성한다. y번째 게이트 라인과 연관된 모든 화소부들이 동일한 방식으로 구성될 수 있다.
동일하게 y+1번째 게이트 라인의 상부에 x번째 데이터 라인과 x+2번째 데이터 라인 사이의 (x, y+1)번 화소영역에 x+1번째 데이터 라인을 가로질러 형성되고 (x, y+1)번 트랜지스터의 하나의 전극과 연결된 (x, y+1)번 화소전극이 형성되어 있다. 동일하게 y+1번째 게이트 라인의 하부에 x번째 데이터 라인과 x+2번째 데이터 라인 사이의 (x, y+1)번 화소영역에 x+1번째 데이터 라인을 가로질러 형성되고, (x+1, y+1)번 트랜지스터의 하나의 전극과 연결된 (x+1, y+1)번 화소전극이 형성되어 있다. 동일하게 (x+2, y+1)번 화소전극과 (x+2, y+1)번 화소전극이 (x+2, y+1) 화소부를 구성한다. Y+1번째 게이트 라인과 연관된 모든 화소부들이 동일한 방식으로 구성될 수 있다.
이때 각 화소부의 두개의 화소전극들 각각 상부 또는 하부에 연속적인 면으로 이루어진 공통전극이 형성될 수 있다. 예를 들어 y번째 게이트 라인의 (x, y)번 화소영역(PA(x,y))의 (x, y)번 화소전극(PE(x,y))과 (x+1, y)번 화소영역(PA(x+1,y))의 (x+1, y)번 화소전극(PE(x+1,y)) 각각 상부 또는 하부에 연속적인 면으로 이루어진 공통전극(CE)이 형성되어 있다.
각 화소부의 화소전극들(PE)은 특정 각도로 기울어진 하나 이상의 슬릿(slit)이 형성되어 있다. 이때 동일한 게이트 라인의 인접한 두개의 화소부의 화소전극들(PE)의 슬릿의 방향은 동일할 수 있다. 한편 동일한 게이트 라인(GL)의 인접한 두개의 화소부의 화소전극들(PE)의 슬릿의 방향은 제1방향으로 대칭을 이룰 수 있다.
구체적으로 y번째 게이트 라인의 (x, y)번 화소영역(PA(x,y))의 (x, y)번 화소전극(PE(x,y))과 (x+2, y)번 화소영역(PA(x+2,y))의 (x+2, y)번 화소전극(PE(x+2,y))의 슬릿의 방향은 제1방향을 기준으로 대칭으로 기울어져 있다. 따라서 (x, y)번 화소전극(PE(x,y))과 (x+2, y)번 화소전극(PE(x+2,y))의 대칭되는 슬릿들이 2-도메인을 형성하게 된다. 이에 따라 액정표시장치(100)의 시야각 대칭 특성을 향상시킬 수 있다.
일 실시예에 따른 액정표시장치(100)은 미도시하였으나 화소영역에 대응하여 컬러필터가 형성되고 회로영역에 대응하여 블랙매트릭스가 형성된 컬러필터 기판을 포함하고 있다. 또한 일 실시예에 따른 액정표시장치(100)은 화소영역들과 회로영역들이 정의된 기판(110)과 컬러필터와 블랙매트릭스가 형성된 컬러필터 기판 사이에 액정이 주입되어 있다. 일 실시예에 따른 액정표시장치(100)은 화소영역들과 회로영역들이 정의된 기판(110)과 컬러필터와 블랙매트릭스가 형성된 컬러필터 기판의 셀 갭(cell gap)을 유지하기 위해 셀 스페이스가 회로영역 내에 형성될 수 있으나 회로영역 이외에 다른 영역에 형성될 수도 있다.
이하 하나의 게이트 라인과 두개의 데이터 라인에 의해서 정의되는 두개의 화소영역들에 형성된 하나의 화소부와 화소영역들 사이에 회로영역에 형성된 하나의 회로부는 도 2를 참조하여 상세히 설명한다.
도 2는 도 1의 하나의 화소부와 회로부의 의 부분 확대도이다.
도 2를 참조하면, 회로부는 제1화소영역(PA1)과 제2화소영역(PA2) 사이 회로영역(CA)에 형성되어 있다. 회로부는 회로영역(CA)에 형성된 두개의 제1, 제2트랜지스터들(TR1, TR2)을 포함한다.
제1트랜지스터(TR1)는 제1전극(210)이 제1데이터 라인(DL1)과 연결되고 제2전극(212)이 제1화소전극(214)과 연결되어 있다. 제1트랜지스터(TR1)의 제1전극(212)과 제2전극(214)는 반도체층(215)과 연결되어 있다.
제2트랜지스터(TR2)는 제3전극(216)이 제2데이터 라인(DL2)과 연결되고 제4전극(218)이 제2화소전극(220)과 연결되어 있다. 제2트랜지스터(TR2)의 제3전극(216)과 제4전극(218)는 반도체층(219)과 연결되어 있다.
화소부는 게이트 라인들(GL) 각각과 교차하는 제1, 제2데이터 라인들(DL1, DL2)에 의해서 게이트 라인(GL)의 일측 방향에 정의되는 제1화소영역(PA1)에 형성된 제1화소전극(214)과, 게이트 라인(GL)의 타측에 의해 정의되는 제2화소영역(PA2)에 형성된 제2화소전극(220)을 포함한다.
이때 제1화소영역(PA1)과 제2화소영역(PA2)은 제2데이터 라인(DL2)을 가로질러 정의된다. 또한 제1화소전극(214)과 제2화소전극(220)은 제2데이터 라인(DL2)을 가로질러 형성된다. 제1화소전극(214)과 제2화소전극(220)의 전체 형상은 제1방향보다 제2방향의 길이가 긴 대략 직사각형 형상이다. 제1화소전극(214)과 제2화소전극(220)은 예를 들어 산화티타늄(TiO2), 인듐-틴-옥사이드(ITO), 인듐-징크-옥사이드(IZO)와 같은 금속산화물 또는 투명 전도성 물질일 수 있으나 본 발명은 이에 제한되지 않고 예를 들어 구리(Cu), 알루미늄(Al), 티타늄(Ti), 몰리(Mo) 또는 이들의 합금일 수도 있다.
제1화소전극(214)과 제2화소전극(220)은 특정 각도로 기울어진 하나 이상의 슬릿(222, 224)이 형성되어 있다. 이때 제1화소전극(214)의 슬릿(222)과 제2화소전극(220)의 슬릿(224)의 방향은 동일할 수 있다. 다시 말해 제1화소전극(214)의 슬릿(222)과 제2화소전극(220)의 슬릿(224)은 동일한 방향으로 특정 각도로 기울어져 있다. 한편, 제1화소전극(214)의 슬릿(222)과 제2화소전극(220)의 슬릿(224)은 제1방향으로 대칭되게 특정 각도로 기울어질 수도 있다.
한편, 제1화소전극(214)과 제2화소전극(220)의 층하부에 연속적인 면으로 이루어진 공통전극(226)이 형성되어 있다. 이때 공통전극(226)은 제1화소전극(214)과 제2화소전극(220)의 상부에 형성될 수도 있다. 공통전극(226)은 예를 들어 산화티타늄(TiO2), 인듐-틴-옥사이드(ITO), 인듐-징크-옥사이드(IZO)와 같은 금속산화물 또는 투명 전도성 물질일 수 있으나 본 발명은 이에 제한되지 않고 예를 들어 구리(Cu), 알루미늄(Al), 티타늄(Ti), 몰리(Mo) 또는 이들의 합금일 수도 있다.
전술한 예에서 제1화소전극(214)과 제2화소전극(220)은 동일한 방향 또는 대칭인 방향으로 특정 각도로 기울어진 하나 이상의 슬릿(222, 224)을 포함하고 제1화소전극(214)과 제2화소전극(220)의 상부 또는 하부에 연속적인 면으로 이루어진 공통전극(226)이 형성되는 것으로 설명하였으나 이에 제한되지 않는다. 다시 말해 공통전극(226)이 동일한 방향 또는 대칭인 방향으로 특정 각도로 기울어진 하나 이상의 슬릿을 포함하고 공통전극(226)의 상부 또는 하부에 연속적인 면으로 이루어진 제1화소영역에 제1화소전극이 형성되고 제2화소영역에 제2화소전극이 형성될 수도 있다.
이하 화소전극들과 공통전극의 상대적인 위치와 이들의 구조를 회로영역의 제1트랜지스터와 제1화소영역의 제1화소전극을 중심으로 도 3 및 도 4를 참조하여 상세히 설명한다.
도 3은 도 2의 I-I’선으로 절단한 일 예의 단면도이다.
도 3을 참조하면, 기판(110) 상에 회로영역(CA)에 게이트 전극(228)이 형성되어 있다. 게이트 전극(228)과 일체로 제2방향으로 게이트 라인(GL)이 형성되어 있다. 게이트 라인(GL)의 말단에 게이트 패드가 형성되어 있다.
게이트 전극(228)과 게이트 라인(GL)이 형성된 기판(110) 상에 절연층, 예를 들어 게이트 절연층(230)이 형성되어 있다.
게이트 절연층(230)이 형성된 기판(110) 상에 회로영역(CA)에 반도체층(215)이 형성되어 있다. 반도체층(215)은 산화물반도체로 구성될 수 있으나 이에 제한되지 않고 폴리실리콘 또는 순수 및 불순물 비정질 실리콘 중 하나로 구성될 수 있다. 반도체층(215)이 산화물반도체로 구성된 경우 불활성 기체 분위기에서 산화물반도체를 도체화(도전성 향상)하여 소스 영역(234) 및 드레인 영역(236)을 형성할 수 있다. 산화물반도체로 반도체층(215)을 형성할 경우 전하이동도가 높아 작은 크기로 반도체층(215)을 형성할 수 있다. 이에 따라 각 회로영역(CA)을 축소하고, 화소영역(PA)을 확대하여 개구율을 증가시킬 수 있다.
반도체층(215)이 형성된 기판(110)에 반도체층(215)의 소스 영역(234) 상에 회로영역(CA)에 소스 전극(238)이 형성되어 있고 반도체층(215)의 드레인 영역(236)에 드레인 전극(240)이 형성되어 있다. 이때 데이터 라인(DL)은 제1방향을 형성되어 있고 데이터 라인(DL)과 소스 전극(238)은 일체로 형성되어 있다.
데이터 라인(DL)과 소스/드레인 전극(238, 240) 상에 다른 절연층, 예를 들어 층간 절연층(242)이 형성되어 있다. 층간 절연층(242)에는 이후 화소전극(214)이 반도체층(215)의 드레인 영역(236)과 연결되는 콘텍홀(244)이 형성되어 있다.
층간 절연층(242) 상에 화소영역(PA)에 화소전극(214) 층하부에 연속적인 면으로 이루어진 공통전극(226)이 형성되어 있다. 이 공통전극(226)은 공통라인 또는 연결 패턴을 통해 인접한 화소부의 공통전극과 연결되어 있다. 공통전극(226)은 연속적인 면으로 이루어졌으나 화소전극(214)의 슬릿들(214) 사이에 슬릿이 형성된 하나 이상의 슬릿을 포함할 수 있다.
공통전극(226)과 공통라인(CL) 상에 또 다른 절연층, 예를 들어 보호층(246)이 형성되어 있다. 보호층(246)에는 화소전극(214)이 반도체층(215)의 드레인 영역(236)과 연결되는 콘텍홀(244)이 층간 절연막(242)로부터 연장되어 있다.
보호층(246) 상에 화소영역(PA)에 특정 각도로 기울어진 둘 이상의 슬릿들(222)이 형성된 화소전극(214)이 형성되어 있다. 화소전극(214)은 층간 절연층(242)과 보호층(246)에 형성된 콘텍홀(244)을 통해 반도체층(215)의 드레인 전극(240)과 연결되어 있다. 둘 이상의 슬릿들(222)이 형성된 화소전극(214)과 면으로 이루어진 공통전극(226)에 각각 전압이 인가되므로 전계를 형성할 수 있다.
기판(110) 상에 러빙 또는 광배향(예를 들어 자외선 조사)에 의해 제2방향으로 배향 처리된 배향막(248)이 형성되어 있다.
도 1 내지 도 3을 참조하여 설명한 전술한 실시예에서 화소전극들(214)을 제 2방향의 길이가 긴 직사각형 형상으로 형성하고 제2방향(예를 들어 도 1의 가로 방향)으로 슬릿을 적용하므로써 배향막(248)의 러빙 방향을 제2방향으로 진행할 수 있다. 따라서 셀 스페이스를 화소부에 형성하더라도 배향막 러빙시 셀 스페이스 부분을 지나갈 때 필연적으로 제2방향, 즉 회로영역으로 러빙 음영지역, 즉 러빙 테일(Rubbing Tail)이 발생한다.
결과적으로 반도체층으로 고이동도의 산화물반도체를 사용하여 비정질 실리콘보다 작게 트랜지스터를 설계하고 셀 스페이스와 러빙 테일이 화소영역들 사이에 위치하는 회로영역에 형성하므로 컬러필터 기판에 형성되는 블랙매트릭스의 폭이 늘어나지 않고 전체적으로 액정표시장치의 투과율을 향상시킬 수 있다.
또한 전술한 실시예에서 화소전극들(214)을 제1방향의 길이가 긴 직사각형 형상으로 형성하되 화소전극들(214)의 슬릿들(222)을 일직선으로 형성하고 인접한 두개의 화소전극들의 슬릿들을 대칭되도록 배치하므로 다중도메인을 형성할 수 있다. 따라서 인접한 두개의 화소전극들의 슬릿들을 대칭되도록 배치하므로 다중도메인을 형성하더라도 액정 뒤틀림(Liquid Crystal disclination)이 발생하지 않아 투과율을 향상시킬 수 있다.
도 4는 도 3의 화소전극과 공통전극 구조의 변형된다른 예의 단면도이다. 도 4에서 도 3과 동일한 구성요소에 대해서는 동일한 도면번호를 사용한다.
기판(110) 상의 회로영역에 게이트 전극(228)과 반도체층(215), 데이터 라인(DL), 소스/드레인 전극(238, 240)에 형성된 것은 도 3을 참조하여 설명한 바와 동일하다.
데이터 라인(DL)과 소스/드레인 전극(238, 240) 상에 다른 절연층, 예를 들어 층간 절연층(242)이 형성되어 있다. 층간 절연층(242)에는 컨택홀(244)이 형성되어 있다.
층간 절연층(244) 상에 면으로 이루어진 화소전극(214a)이 형성되어 있다. 화소전극(214a)은 층간 절연층(244)에 형성된 컨택홀(244)을 통해 드레인 전극(240)과 연결되어 있다. 화소전극(214a)은 면으로 이루어졌으나 공통전극(226a)의 슬릿들(226b) 사이에 슬릿이 형성된 하나 이상의 슬릿을 포함할 수도 있다.
화소전극(214a) 상에 보호층(246)이 형성되어 있다.
보호층(246) 상에 특정 각도로 기울어진 둘 이상의 슬릿들(226b)이 형성된 공통전극(226a)이 형성되어 있다. 이 공통전극(226a)은 공통라인(CL) 또는 연결 패턴을 통해 인접한 화소부의 공통전극과 연결되어 있다.
기판(110) 상에 러빙 또는 광배향(예를 들어 자외선 조사)에 의해 제2방향으로 배향 처리된 배향막(248)이 형성되어 있다.
도 5는 다른 실시예에 따른 액정표시장치의 일부 평면도이다.
도 5를 참조하면, 다른 실시예에 따른 액정표시장치(500)에서 y번째 게이트 라인에 형성된 화소부와 회로부들은 도 1을 참조하여 설명한 일 실시예에 따른 액정표시장치(100)과 동일하다.
다시 말해 y번째 게이트 라인(GLy)과 교차하는 x번째 데이터 라인(DLx)과 x+2번째 데이터 라인(DLx +2) 사이에 y번째 게이트 라인(GLy)의 평면 기준으로 상부 방향과 하부 방향에 두개의 화소 영역들(PA(x,y), PA(x+1,y))이 정의되고, 이 두개의 화소 영역들(PA(x,y), PA(x+1,y)) 사이에 회로 영역(CA(x,y))이 정의된다. 이때 x+1번째 데이터 라인(DLx +1)이 화소 영역들(PA(x,y), PA(x+1,y))과 회로 영역(CA(x,y))을 가로질러 제1방향으로 연장되어 있다.
y번째 게이트 라인(GLy)의 평면 기준으로 상부 방향의 회로 영역(CA(x,y))의 하나의 트랜지스(TR(x,y))의 소스 전극이 연결되고 트랜지스터(TR(x,y))의 드레인 전극과 상부 방향의 화소 영역(PA(x,y))의 화소전극(PE(x,y))과 연결된다.
또한 y번째 게이트 라인(GLy)의 평면 기준으로 하부 방향의 회로 영역(CA(x+1,y))의 다른 트랜지스(TR(x+1,y))의 소스 전극이 연결되고 트랜지스터(TR(x+1,y))의 드레인 전극과 하부 방향의 화소 영역(PA(x+1,y))의 화소전극(PE(x+1,y))과 연결된다.
한편, y+1번째 게이트 라인(GLy +1)에 형성된 화소부 및 회로부는 y번째 게이트 라인(GLy +1)에 형성된 화소부 및 회로부와 하나의 데이터 라인(DL) 단위로 이동되어 있다. 다시 말해 y번째 게이트 라인(GLy)에 형성된 화소부 및 회로부와 y+1번째 게이트 라인(GLy +1)에 형성된 화소부 및 회로부는 하나의 데이터 라인(DL) 단위로 이동되어 있다.
구체적으로 y+1번째 게이트 라인(GLy +1)과 교차하는 x-1번째 데이터 라인(DLx -1)과 x+1번째 데이터 라인(DLx +1) 사이에 y+1번째 게이트 라인(GLy +1)의 상부 방향과 하부 방향에 두개의 화소 영역들(PA(x-1,y+1), PA(x,y+1))이 정의되고, 이 두개의 화소 영역들(PA(x-1,y+1), PA(x,y+1)) 사이에 회로 영역(CA(x-1,y+1))이 정의된다. 이때 x번째 데이터 라인(DLx)이 화소 영역들(PA(x-1,y+1), PA(x,y+1))과 회로 영역(CA(x-1,y+1))을 가로질러 제1방향으로 연장되어 있다.
x-1번째 데이터 라인(DLx -1)과 회로 영역(CA(x-1,y+1))의 하나의 트랜지스(TR(x -1,y+1))의 소스 전극이 연결되고 트랜지스터(TR(x-1,y+1))의 드레인 전극과 상부 방향의 화소 영역의 화소전극(PE(x-1,y+1))과 연결된다.
또한 x번째 데이터 라인(DLx)과 회로 영역(CA(x,y+1))의 하나의 트랜지스터(TR(x,y+1))의 소스 전극이 연결되고 트랜지스터(TR(x,y+1))의 드레인 전극과 하부 방향의 화소 영역(PA(x-1,y+1))의 화소전극(PE(x,y+1))과 연결된다.
결과적으로 액정표시장치(500)는 y번째 게이트 라인(GLy)의 상하 방향에 형성된 두개의 화소전극들(PE(x,y)), (PE(x+1,y))과 y+1번째 게이트 라인(GLy +1)의 상하 방향에 형성된 두개의 화소전극들(PE(x-1,y+1)), (PE(x,y+1))이 대략 절반만 중복되는 화소배열을 갖는다.
도 6은 또 다른 실시예에 따른 액정표시장치의 일부 평면도이다. 도 7은 도 6의 하나의 화소부와 회로부의 부분 확대도이다.
도 6을 참조하면, 또 다른 실시예에 따른 액정표시장치(600)는 화소배열이 도 5를 참조하여 설명한 액정표시장치(500)와 동일하다. 또한 각 화소구조는 도 2 내지 도 3을 참조하여 설명한 화소구조와 실질적으로 동일하다.
다만, 또 다른 실시예에 따른 액정표시장치(600)는 y번째 게이트 라인(GLy)의 상부 방향에 정의되는 화소영역과 y-1번째 게이트 라인(GLy -1)의 하부 방향에 정의되는 화소영역 사이에 보조 공통전극(ACE)이 형성되어 있다.
동일하게 y번째 게이트 라인(GLy)의 하부 방향에 정의되는 화소영역과 y+1번째 게이트 라인(GLy +1)의 상부 방향에 정의되는 화소영역 사이에도 보조 공통전극(ACE)이 형성되어 있다.
전체적으로 특정 게이트 라인의 상하부 방향에 정의되는 화소영역들과 인접한 게이트 라인들의 인접 화소영역들 사이에 보조 공통전극(ACE)이 형성되어 있다. 이때 표시장치(600)에서 보조 공통전극(ACE)은 모든 게이트 라인들 사이에 형성될 수도 있지만 규칙 또는 불규칙적으로 특정 게이트 라인들 사이에만 형성될 수도 있다.
도 8은 도 7의 II-II선으로 절단한 일 예의 단면도이다.
도 8을 참조하면 기판(110) 상에 게이트 절연층(230)과 층간 절연층(242), 보호층(248) 중 하나에 형성된 게이트 전극(228)과 소스/드레인 전극들(238, 240), 반도체층(215)을 포함하는 트랜지스터(TR)와 공통전극(226), 하나 이상의 슬릿(222)을 포함하는 화소전극(214)의 화소구조는 도 3을 참조하여 설명한 화소구조와 실질적으로 동일하다.
다만 게이트 전극(228)과 게이트 라인(GL)이 형성된 기판(110) 상의 동일층에 보조 공통전극(ACE)이 형성되어 있다. 게이트 전극(228)과 게이트 라인(GL)을 형성할 때 동시에 게이트 전극(228)과 게이트 라인(GL)과 동일한 재료로 게이트 라인(GL)과 실질적으로 나란하게 스트라이프 형상으로 보조 공통전극(ACE)을 형성할 수 있다.
도 6 내지 도 8을 참조하면, 아울러 게이트 절연층(230)과 층간 절연층(242)에 보조 공통전극용 컨택홀(644)이 형성되어 있다. 공통전극(226)은 보조 공통전극용 컨택홀(644)을 통해 보조 공통전극(ACE)과 연결되어 있다. 보조 공통전극용 컨택홀(644)은 공통전극(226)과 보조 공통전극용 컨택홀(644) 사이 다른 도전성 재료가 형성되지 않은 표시장치 내의 어떠한 위치라고 형성될 수 있다.
공통전극(226)은 투명 도전성 물질로 구성되어 있고 면전극 또는 통전극 구조이기 때문에 면적이 넓어 면저항이 상대적으로 높을 수 있다. 이때 대면적화 고해상도의 액정표시장치의 경우에 상대적으로 공통전극의 면저항이 커져 화질 불량(Greenish)이 발생할 수 있다. 전술한 바와 같이 투과율을 높이기 위해 면전극인 공통전극(226)을 투명 도전성 물질로 구성할 경우 공통전극(226)과 도통된 저저항 재료의 보조 공통전극(644)을 형성하므로 면저항을 낮추어 화질 불량(Greenish)을 개선할 수 있다.
전술한 실시예에서 게이트 전극(228)과 게이트 라인(GL)과 동일한 재료로 게이트 라인(GL)과 실질적으로 나란하게 스트라이프 형상으로 보조 공통전극(ACE)을 형성하는 것을 설명하였으나 본 발명은 이에 제한되지 않는다. 별도의 저저항 금속층으로 보조 공통전극을 형성할 수도 있다.
도 8을 참조하여 설명한 화소구조가 도 3을 참조하여 설명한 화소구조와 동일한 것으로 설명하였으나 도 4를 참조하여 설명한 화소구조와 동일할 수도 있다. 다시 말해 화소전극이 슬릿이 형성된 공통전극의 하부에 면으로 이루질 수 있다. 이 경우에 공통전극은 보호층 상에 형성되어 있으므로, 공통전극과 보조 공통전극을 연결하는 컨택홀을 보호층과 층간 절연층, 게이트 절연층에 연속해서 형성되고, 이 켄텔홀을 통해 공통전극이 보조 공통전극과 연결될 수 있다.
도 9은 또 다른 실시예에 따른 액정표시장치의 일부 평면도이다.
도 9을 참조하면 또 다른 실시예에 따른 액정표시장치(900)의 화소배열이나 화소구조는 도 6을 참조하여 설명한 액정표시장치(600)와 동일하다.
다만 공통전극(226)과 보조 공통전극(ACE)을 연결하는 보조 공통전극용 컨택홀(944)이 표시장치의 표시영역 이외 비표시영역에 형성되어 있고, 이 보조 공통전극용 컨택홀(944)을 통해 공통전극(226)이 보조 공통전극(ACE)과 연결되어 있다. 이때 보조 공통전극(ACE)이 게이트 라인(GL)과 나란하게 서로 다른 게이트 라인들(GL)의 화소영역들 사이에 형성된 각 보조 공통전극(ACE)이 각 공통전극(226)과 보조 공통전극용 컨택홀(944)을 통해 연결될 수 있다.
물론 도 6에 도시한 바와 같이 공통전극(226)과 보조 공통전극(ACE)을 연결하는 보조 공통전극용 컨택홀(944)이 표시패널의 표시영역 내에 형성되고 컨텍 효율을 향상시키기 위해 도 9에 도시한 바와 같이 보조 공통전극용 컨택홀(944)이 표시패널의 비표시영역에 형성될 수도 있다. 이 경우 도 6에 도시한 바와 같이 공통전극(226)과 보조 공통전극(ACE)을 연결하는 보조 공통전극용 컨택홀(644)의 개수를 상대적으로 줄이고 표시패널의 표시영역 이외에 보조 공통전극용 컨택홀(944)을 형성할 수도 있다.
또한 도 6 내지 도 9을 참조하여 설명한 액정표시장치(600, 900)의 화소배열이 도 5를 참조하여 설명한 액정표시장치(500)의 화소배열과 동일한 것으로 설명하였으나 도 1을 참조하여 설명한 액정표시장치(100)의 화소배열과 동일할 수 있다.
도 6 내지 도 9을 참조하여 설명한 액정표시장치(600, 900)에서 게이트 전극과 게이트 라인이 형성된 기판 상의 동일층에 게이트 전극과 게이트 라인을 형성할 때 동시에 게이트 전극(228)과 게이트 라인(GL)과 동일한 재료로 게이트 라인(GL)과 실질적으로 나란하게 스트라이프 형상으로 보조 공통전극(ACE)을 형성하는 것으로 설명하였으나 본 발명은 이에 제한되지 않는다.
이상 도면을 참조하여 실시예들을 설명하였으나 본 발명은 이에 제한되지 않는다.
이상에서 기재된 "포함하다", "구성하다" 또는 "가지다" 등의 용어는, 특별히 반대되는 기재가 없는 한, 해당 구성 요소가 내재될 수 있음을 의미하는 것이므로, 다른 구성 요소를 제외하는 것이 아니라 다른 구성 요소를 더 포함할 수 있는 것으로 해석되어야 한다. 기술적이거나 과학적인 용어를 포함한 모든 용어들은, 다르게 정의되지 않는 한, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가진다. 사전에 정의된 용어와 같이 일반적으로 사용되는 용어들은 관련 기술의 문맥 상의 의미와 일치하는 것으로 해석되어야 하며, 본 발명에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
이상의 설명은 본 발명의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.

Claims (10)

  1. 기판 상에 제1방향으로 연장된 제1데이터라인, 제2데이터라인, 제3데이터라인을 포함하고, 상기 제2데이터라인은 상기 제1데이터라인과 상기 제3데이터라인 사이에 배치되는 복수의 데이터 라인들;
    상기 기판 상에 제2방향으로 연장된 복수의 게이트 라인들;
    게이트 라인들 각각과 교차하는 상기 제1데이터라인, 상기 제3데이터 라인들과 교차하는 상기 게이트 라인에 의해 상기 복수의 게이트라인들 중 제1게이트라인의 일측에 형성된 제1화소전극과, 상기 제1게이트 라인의 타측에 형성된 제2화소전극을 포함하는 적어도 하나의 화소부; 및
    제1화소영역과 제2화소영역 사이 회로영역에 형성되며, 제1전극이 상기 제1데이터 라인과 연결되고 제2전극이 상기 제1화소전극과 연결된 제1트랜지스터와, 제3전극이 상기 제2데이터 라인과 연결되고 제4전극이 상기 제2화소전극과 연결된 제2트랜지스터를 포함하는 적어도 하나의 회로부를 포함하고,
    상기 제2데이터라인은 상기 제1화소전극 및 상기 제2화소전극과 중첩되는 액정표시장치.
  2. 삭제
  3. 제1항에 있어서,
    상기 제1화소전극과 상기 제2화소전극은 특정 각도로 기울어진 하나 이상의 슬릿이 형성되어 있고 상기 제1화소전극의 슬릿과 상기 제2화소전극의 슬릿의 방향은 제2방향으로 대칭되거나 동일하고,
    상기 제1화소전극과 상기 제2화소전극의 상부 또는 하부에 연속적인 면으로 이루어진 공통전극을 추가로 포함하는 액정표시장치.
  4. 제1항에 있어서,
    특정 각도로 기울어진 둘 이상의 슬릿이 형성된 공통전극을 추가로 포함하며,
    상기 제1화소전극과 상기 제2화소전극은 상기 공통전극의 상부 또는 하부에 연속적인 면으로 이루어진 것을 특징으로 하는 액정표시장치.
  5. 제1항에 있어서,
    상기 화소부는 적어도 두개의 제1화소부와 제2화소부를 포함하며,
    상기 제1화소부의 제1화소전극과 상기 제2화소부의 제1화소전극의 슬릿이 제1방향으로 대칭되거나 동일한 것을 특징으로 하는 액정표시장치.
  6. 제1항에 있어서,
    상기 기판 상에 제2방향으로 배향 처리된 배향막을 추가로 포함하는 액정표시장치.
  7. 제1항에 있어서,
    y번째 게이트라인에 형성된 화소부 및 회로부와 y+1번째 게이트 라인에 형성된 화소부 및 회로부는 하나의 데이터 라인 단위로 이동된 것을 특징으로 하는 액정표시장치.
  8. 제1항에 있어서,
    상기 제1화소전극과 상기 제2화소전극의 상부 또는 하부에 연속적인 면으로 이루어진 투명 도전성 공통전극 및
    상기 제1방향 또는 상기 제2방향으로 연장되며 상기 투명 도전성 공통전극과 연결된 보조 공통전극을 추가로 포함하는 액정표시장치.
  9. 제8항에 있어서,
    상기 보조 공통전극은 y번째 게이트 라인에 형성된 제2화소전극과 y+1번째 게이트 라인에 형성된 제1화소전극 사이 및 y-1번째 게이트 라인에 형성된 제2화소전극과 상기 y번째 게이트 라인에 형성된 제1화소전극 사이 중 적어도 하나에 상기 제2방향으로 연장된 것을 특징으로 하는 액정표시장치.
  10. 제9항에 있어서,
    상기 보조 공통전극은 표시영역 또는 비표시영역에서 상기 투명 도전성 공통전극과 연결된 것을 특징으로 하는 액정표시장치.
KR1020130161796A 2013-12-23 2013-12-23 액정표시장치 Active KR102102155B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020130161796A KR102102155B1 (ko) 2013-12-23 2013-12-23 액정표시장치
US14/579,904 US10162228B2 (en) 2013-12-23 2014-12-22 Liquid crystal display device
CN201410814880.6A CN104730788B (zh) 2013-12-23 2014-12-23 液晶显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130161796A KR102102155B1 (ko) 2013-12-23 2013-12-23 액정표시장치

Publications (2)

Publication Number Publication Date
KR20150073752A KR20150073752A (ko) 2015-07-01
KR102102155B1 true KR102102155B1 (ko) 2020-05-29

Family

ID=53399855

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130161796A Active KR102102155B1 (ko) 2013-12-23 2013-12-23 액정표시장치

Country Status (3)

Country Link
US (1) US10162228B2 (ko)
KR (1) KR102102155B1 (ko)
CN (1) CN104730788B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024144080A1 (ko) * 2022-12-29 2024-07-04 삼성디스플레이 주식회사 표시 장치

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103197480B (zh) * 2013-03-22 2015-07-01 京东方科技集团股份有限公司 阵列基板及其制作方法、显示面板
CN104503163B (zh) * 2014-12-24 2018-05-11 上海中航光电子有限公司 一种像素结构、显示面板和显示装置
CN104698666B (zh) * 2015-04-01 2018-04-13 上海天马微电子有限公司 阵列基板、触控面板、触控装置、显示面板以及显示装置
TWI561890B (en) * 2015-08-10 2016-12-11 Au Optronics Corp Pixel array, display panel and curved display panel
CN105068345B (zh) * 2015-08-11 2018-06-22 深圳市华星光电技术有限公司 一种液晶显示面板
US10971107B2 (en) * 2016-11-02 2021-04-06 Innolux Corporation Display device
WO2018100466A1 (en) * 2016-11-30 2018-06-07 Semiconductor Energy Laboratory Co., Ltd. Display device, display module, and electronic device
WO2018130930A1 (en) * 2017-01-16 2018-07-19 Semiconductor Energy Laboratory Co., Ltd. Display device
JP6936750B2 (ja) * 2018-02-23 2021-09-22 パナソニック液晶ディスプレイ株式会社 液晶表示装置
CN115268154A (zh) * 2021-04-29 2022-11-01 北京京东方显示技术有限公司 一种阵列基板及显示面板
KR20230143227A (ko) * 2022-04-01 2023-10-12 삼성디스플레이 주식회사 표시 장치

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101319977B1 (ko) * 2012-11-13 2013-10-18 엘지디스플레이 주식회사 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판 및 이의 제조 방법

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100283733B1 (ko) * 1995-10-16 2001-03-02 마찌다 가쯔히꼬 액티브 매트릭스형 액정 표시 장치 및 그 단선 수정 방법
US6704083B1 (en) * 1997-05-30 2004-03-09 Samsung Electronics, Co., Ltd. Liquid crystal display including polarizing plate having polarizing directions neither parallel nor perpendicular to average alignment direction of molecules
KR100293434B1 (ko) * 1997-09-08 2001-08-07 구본준, 론 위라하디락사 횡전계방식액정표시소자
KR100326881B1 (ko) * 1999-10-15 2002-03-13 구본준, 론 위라하디락사 액정표시소자 및 그 제조방법
JP3656734B2 (ja) * 2000-03-17 2005-06-08 シャープ株式会社 液晶表示装置
KR100482468B1 (ko) * 2000-10-10 2005-04-14 비오이 하이디스 테크놀로지 주식회사 프린지 필드 구동 액정 표시 장치
KR100381868B1 (ko) * 2000-11-29 2003-05-01 삼성전자주식회사 액정 표시 장치 및 그에 사용하는 기판
KR100546258B1 (ko) * 2003-05-15 2006-01-26 엘지.필립스 엘시디 주식회사 수평 전계 인가형 액정 표시 패널
KR20050000653A (ko) * 2003-06-24 2005-01-06 엘지.필립스 엘시디 주식회사 액정 표시 패널
KR20050001707A (ko) * 2003-06-26 2005-01-07 삼성전자주식회사 박막 트랜지스터 표시판 및 이를 포함하는 액정 표시 장치
CN100504553C (zh) * 2004-02-06 2009-06-24 三星电子株式会社 薄膜晶体管阵列面板及包括该薄膜晶体管阵列面板的液晶显示器
JP4627148B2 (ja) * 2004-04-09 2011-02-09 株式会社 日立ディスプレイズ 表示装置
WO2006064789A1 (ja) * 2004-12-14 2006-06-22 Sharp Kabushiki Kaisha 液晶表示装置および液晶表示装置の欠陥修正方法
JP4083752B2 (ja) * 2005-01-31 2008-04-30 三菱電機株式会社 アクティブマトリクス基板及びその製造方法
US7623191B2 (en) * 2006-09-19 2009-11-24 Hannstar Display Corp. Liquid crystal display devices
CN100516998C (zh) * 2006-11-17 2009-07-22 群康科技(深圳)有限公司 液晶显示器及其驱动方法
KR101392887B1 (ko) * 2007-08-01 2014-05-09 삼성디스플레이 주식회사 표시 장치
TWI372292B (en) * 2007-10-25 2012-09-11 Au Optronics Corp Liquid crystal display panel and liquid crystal display device having the same
US8212954B2 (en) * 2007-11-21 2012-07-03 Sony Corporation Liquid crystal display device
KR20090129774A (ko) * 2008-06-13 2009-12-17 삼성전자주식회사 표시 기판 및 이를 포함하는 액정표시패널
KR101521516B1 (ko) * 2008-11-18 2015-05-19 삼성디스플레이 주식회사 액정표시장치
JP5348473B2 (ja) * 2009-01-20 2013-11-20 ソニー株式会社 液晶表示装置および電子機器
KR20100085518A (ko) * 2009-01-21 2010-07-29 삼성전자주식회사 표시기판, 이를 갖는 표시장치 및 표시기판의 제조 방법
US8531408B2 (en) * 2009-02-13 2013-09-10 Apple Inc. Pseudo multi-domain design for improved viewing angle and color shift
KR101588329B1 (ko) * 2009-03-23 2016-01-26 삼성디스플레이 주식회사 표시 기판 및 이를 포함하는 표시 장치
US8957926B2 (en) * 2009-06-11 2015-02-17 Sharp Kabushiki Kaisha Liquid crystal display apparatus
US20120206658A1 (en) * 2009-10-23 2012-08-16 Sharp Kabushiki Kaisha Active matrix substrate, liquid crystal panel, and television receiver
KR101404874B1 (ko) * 2010-05-24 2014-06-09 샤프 가부시키가이샤 액티브 매트릭스 기판 및 액정 표시 장치
CN102156367B (zh) * 2010-08-04 2013-06-19 京东方科技集团股份有限公司 阵列基板、液晶面板和液晶显示器
KR101784447B1 (ko) * 2011-05-23 2017-10-11 엘지디스플레이 주식회사 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판
KR101820966B1 (ko) * 2011-10-20 2018-01-23 삼성디스플레이 주식회사 액정표시장치, 배향막 및 이들을 제조하는 방법들
KR101921253B1 (ko) * 2012-05-09 2018-11-23 삼성디스플레이 주식회사 액정 표시 장치
TWI481940B (zh) 2012-07-05 2015-04-21 Au Optronics Corp 顯示面板及其驅動方法
JP2015187619A (ja) * 2012-08-09 2015-10-29 シャープ株式会社 液晶表示装置
KR20150058609A (ko) * 2013-11-18 2015-05-29 삼성디스플레이 주식회사 표시 장치

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101319977B1 (ko) * 2012-11-13 2013-10-18 엘지디스플레이 주식회사 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판 및 이의 제조 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024144080A1 (ko) * 2022-12-29 2024-07-04 삼성디스플레이 주식회사 표시 장치

Also Published As

Publication number Publication date
KR20150073752A (ko) 2015-07-01
US20150177579A1 (en) 2015-06-25
CN104730788B (zh) 2018-01-09
CN104730788A (zh) 2015-06-24
US10162228B2 (en) 2018-12-25

Similar Documents

Publication Publication Date Title
KR102102155B1 (ko) 액정표시장치
JP6116220B2 (ja) 液晶表示パネル
KR101325068B1 (ko) 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판
KR102007833B1 (ko) 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판
TWI521272B (zh) 顯示面板
US8724061B2 (en) Pixel structure
CN104423110B (zh) 液晶显示器的阵列基板
US20240241411A1 (en) Display panel and display device
CN102902119B (zh) 液晶显示面板
WO2015074332A1 (zh) 一种液晶显示面板
CN112666761B (zh) 显示装置
JP2009186869A (ja) 液晶表示装置
CN104813386A (zh) Tft基板
US10620487B2 (en) Pixel structure, array substrate, display device and method for manufacturing the same
KR20130115899A (ko) 표시장치
CN109343284B (zh) 像素结构、阵列基板及显示装置
KR20120130582A (ko) 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판
KR20130102864A (ko) 네로우 베젤 타입 액정표시장치
KR20080051536A (ko) 액정 표시 장치
KR101282402B1 (ko) 액정표시장치
KR102068962B1 (ko) 액정표시장치용 어레이 기판
KR20110105893A (ko) 더블 레이트 드라이브 타입 액정표시장치용 어레이 기판
KR101794283B1 (ko) 박막 트랜지스터 표시판 및 액정 표시 장치
KR20080022355A (ko) 액정표시장치
CN113534548A (zh) 显示装置

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20131223

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20181015

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20131223

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20190926

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20200326

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20200413

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20200414

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20230315

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20240315

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20250318

Start annual number: 6

End annual number: 6