[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR102076242B1 - A light emitting device - Google Patents

A light emitting device Download PDF

Info

Publication number
KR102076242B1
KR102076242B1 KR1020130102976A KR20130102976A KR102076242B1 KR 102076242 B1 KR102076242 B1 KR 102076242B1 KR 1020130102976 A KR1020130102976 A KR 1020130102976A KR 20130102976 A KR20130102976 A KR 20130102976A KR 102076242 B1 KR102076242 B1 KR 102076242B1
Authority
KR
South Korea
Prior art keywords
layer
semiconductor layer
light emitting
conductive semiconductor
energy band
Prior art date
Application number
KR1020130102976A
Other languages
Korean (ko)
Other versions
KR20150025373A (en
Inventor
박찬근
윤형선
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020130102976A priority Critical patent/KR102076242B1/en
Publication of KR20150025373A publication Critical patent/KR20150025373A/en
Application granted granted Critical
Publication of KR102076242B1 publication Critical patent/KR102076242B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004Devices characterised by their operation
    • H01L33/0008Devices characterised by their operation having p-n or hi-lo junctions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

실시 예는 제1 도전형 반도체층, 상기 제1 도전형 반도체층 상에 배치되는 제2 도전형 반도체층, 상기 제1 도전형 반도체층과 상기 제2 도전형 반도체층 사이에 배치되고, 우물층들 및 장벽층들을 포함하는 활성층, 및 상기 활성층과 상기 제2 도전형 반도체층 사이에 배치되고, 제2 도전형 도펀트가 도핑된 캐리어 주입층을 포함하며, 상기 장벽층들 중 상기 캐리어 주입층에 가장 인접하는 마지막 장벽층은 상기 장벽층들 중 나머지 장벽층의 에너지 밴드 갭보다 큰 에너지 밴드 갭을 갖는 적어도 일 부분을 포함한다.An embodiment may include a first conductive semiconductor layer, a second conductive semiconductor layer disposed on the first conductive semiconductor layer, a first conductive semiconductor layer, and a second conductive semiconductor layer. And a carrier injection layer disposed between the active layer and the second conductivity type semiconductor layer and doped with a second conductivity type dopant, wherein the carrier injection layer is formed on the carrier injection layer among the barrier layers. The last adjacent barrier layer comprises at least a portion of the barrier layers having an energy band gap that is larger than the energy band gap of the remaining barrier layers.

Description

발광 소자{A LIGHT EMITTING DEVICE}Light-Emitting Element {A LIGHT EMITTING DEVICE}

실시 예는 발광 소자에 관한 것이다.Embodiments relate to a light emitting device.

발광 다이오드(light emitting diode)의 구조는 기판 상에 p형 반도체층, 활성층(active layer), n형 반도체층이 순차적으로 적층되고, 구동 전류를 공급하기 위하여 p형 반도체층에는 p형 전극이 배치되고, n형 반도체층에는 n형 전극이 배치될 수 있다.In the light emitting diode structure, a p-type semiconductor layer, an active layer, and an n-type semiconductor layer are sequentially stacked on a substrate, and a p-type electrode is disposed on the p-type semiconductor layer to supply a driving current. The n-type electrode may be disposed in the n-type semiconductor layer.

전극을 통하여 p형 반도체층과 n형 반도체층에 구동 전류가 공급되면, p형 반도체층으로부터 활성층으로 정공(+)이 방출될 수 있고, n형 반도체층으로부터 활성층으로 전자(-)가 방출될 수 있다. 이로 인하여 활성층에서 정공과 전자가 결합하여 에너지 준위가 낮아지고, 에너지 준위가 낮아짐과 동시에 방출되는 에너지가 빛의 형태로 발산될 수 있다.When a driving current is supplied to the p-type semiconductor layer and the n-type semiconductor layer through the electrode, holes (+) may be emitted from the p-type semiconductor layer to the active layer, and electrons (-) may be emitted from the n-type semiconductor layer to the active layer. Can be. As a result, holes and electrons are combined in the active layer to lower the energy level, and at the same time, the energy emitted may be emitted in the form of light.

실시 예는 백 디퓨젼에 기인하는 광 출력 저하, 동작 전압의 증가, 및 결정성 악화를 방지할 수 있는 발광 소자를 제공한다.The embodiment provides a light emitting device capable of preventing a decrease in light output due to back diffusion, an increase in operating voltage, and deterioration of crystallinity.

실시 예에 따른 발광 소자는 제1 도전형 반도체층; 상기 제1 도전형 반도체층 상에 배치되는 제2 도전형 반도체층; 상기 제1 도전형 반도체층과 상기 제2 도전형 반도체층 사이에 배치되고, 우물층들 및 장벽층들을 포함하는 활성층; 및 상기 활성층과 상기 제2 도전형 반도체층 사이에 배치되고, 제2 도전형 도펀트가 도핑된 캐리어 주입층을 포함하며, 상기 장벽층들 중 상기 캐리어 주입층에 가장 인접하는 마지막 장벽층은 상기 장벽층들 중 나머지 장벽층의 에너지 밴드 갭보다 큰 에너지 밴드 갭을 갖는 적어도 일 부분을 포함한다.The light emitting device according to the embodiment may include a first conductivity type semiconductor layer; A second conductive semiconductor layer disposed on the first conductive semiconductor layer; An active layer disposed between the first conductive semiconductor layer and the second conductive semiconductor layer, the active layer including well layers and barrier layers; And a carrier injection layer disposed between the active layer and the second conductivity type semiconductor layer and doped with a second conductivity type dopant, wherein the last barrier layer closest to the carrier injection layer is the barrier. At least a portion of the layers having an energy band gap that is greater than the energy band gap of the remaining barrier layer.

상기 마지막 장벽층의 적어도 일 부분은 알루미늄을 포함할 수 있다.At least a portion of the last barrier layer may comprise aluminum.

상기 마지막 장벽층의 적어도 일부분의 조성은 AlaInbGa(1-a-b)N(0.03≤a≤0.05, 0≤b≤0.15)이고, 상기 마지막 장벽층의 적어도 일부분을 제외한 상기 마지막 장벽층의 나머지 부분의 조성은 InxGa(1-x)N(0≤x≤0.05)일 수 있다.The composition of at least a portion of the last barrier layer is Al a In b Ga (1-ab) N (0.03 ≦ a ≦ 0.05, 0 ≦ b ≦ 0.15), the composition of the last barrier layer excluding at least a portion of the last barrier layer. The composition of the remaining portion may be In x Ga (1-x) N (0 ≦ x ≦ 0.05).

상기 마지막 장벽층은 상기 우물층들 중 상기 캐리어 주입층에 가장 인접한 마지막 우물층에 인접하는 제1 부분; 상기 캐리어 주입층에 인접하는 제3 부분; 및The last barrier layer comprises a first portion adjacent the last well layer closest to the carrier injection layer of the well layers; A third portion adjacent the carrier injection layer; And

상기 제1 부분과 상기 제3 부분 사이에 위치하는 제2 부분을 포함할 수 있으며, 상기 제2 부분의 에너지 밴드 갭은 상기 제1 부분 및 상기 제3 부분 각각의 에너지 밴드 갭보다 클 수 있다.And a second portion positioned between the first portion and the third portion, wherein an energy band gap of the second portion may be greater than an energy band gap of each of the first portion and the third portion.

상기 마지막 장벽층의 적어도 일부분의 에너지 밴드 갭은 상기 활성층에서 상기 제2 도전형 반도체층 방향으로 갈수록 점차 증가하거나, 또는 점차 감소할 수 있다.The energy band gap of at least a portion of the last barrier layer may gradually increase or decrease gradually toward the second conductive semiconductor layer in the active layer.

실시 예는 백 디퓨젼에 기인하는 광 출력 저하, 동작 전압의 증가, 및 결정성 악화를 방지할 수 있다.Embodiments can prevent light output degradation due to back diffusion, increase in operating voltage, and deterioration in crystallinity.

도 1은 실시 예에 따른 발광 소자의 단면도를 나타낸다.
도 2는 도 1에 도시된 활성층의 구조를 나타낸다.
도 3은 도 1에 도시된 발광 구조물의 에너지 밴드 갭의 일 실시 예를 나타낸다.
도 4는 도 1에 도시된 발광 구조물의 에너지 밴드 갭의 다른 실시 예를 나타낸다.
도 5는 도 1에 도시된 발광 구조물의 에너지 밴드 갭의 또 다른 실시 예를 나타낸다.
도 6은 다른 실시 예에 따른 발광 소자의 단면도를 나타낸다.
도 7은 실시 예에 따른 발광 소자 패키지를 나타낸다.
도 8은 실시 예에 따른 발광 소자를 포함하는 조명 장치를 나타낸다.
도 9는 실시 예에 따른 발광 소자를 포함하는 표시 장치를 나타낸다.
1 is a cross-sectional view of a light emitting device according to an embodiment.
FIG. 2 shows the structure of the active layer shown in FIG. 1.
3 illustrates an embodiment of an energy band gap of the light emitting structure illustrated in FIG. 1.
4 illustrates another embodiment of an energy band gap of the light emitting structure illustrated in FIG. 1.
FIG. 5 shows another embodiment of an energy band gap of the light emitting structure shown in FIG. 1.
6 is a sectional view showing a light emitting device according to another embodiment.
7 illustrates a light emitting device package according to an embodiment.
8 illustrates a lighting device including a light emitting device according to the embodiment.
9 illustrates a display device including a light emitting device according to an exemplary embodiment.

이하, 실시 예들은 첨부된 도면 및 실시 예들에 대한 설명을 통하여 명백하게 드러나게 될 것이다. 실시 예의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "상/위(on)"에 또는 "하/아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "상/위(on)"와 "하/아래(under)"는 "직접(directly)" 또는 "다른 층을 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한 각 층의 상/위 또는 하/아래에 대한 기준은 도면을 기준으로 설명한다.Hereinafter, the embodiments will be apparent from the accompanying drawings and the description of the embodiments. In the description of an embodiment, each layer, region, pattern, or structure may be “under” or “under” the substrate, each layer, region, pad, or pattern. In the case where it is described as being formed at, "up" and "under" include both "directly" or "indirectly" formed through another layer. do. In addition, the criteria for up / down or down / down each layer will be described with reference to the drawings.

도면에서 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다. 또한 동일한 참조번호는 도면의 설명을 통하여 동일한 요소를 나타낸다. 이하, 첨부된 도면을 참조하여 실시 예에 따른 발광 소자를 설명한다.In the drawings, sizes are exaggerated, omitted, or schematically illustrated for convenience and clarity of description. In addition, the size of each component does not necessarily reflect the actual size. Like reference numerals denote like elements throughout the description of the drawings. Hereinafter, a light emitting device according to an embodiment will be described with reference to the accompanying drawings.

도 1은 실시 예에 따른 발광 소자(100)의 단면도를 나타내고, 도 2는 도 1에 도시된 활성층(124)의 구조를 나타내고, 도 3은 도 1에 도시된 발광 구조물(120)의 에너지 밴드 갭의 일 실시 예를 나타낸다. 1 illustrates a cross-sectional view of a light emitting device 100 according to an embodiment, FIG. 2 illustrates a structure of the active layer 124 illustrated in FIG. 1, and FIG. 3 illustrates an energy band of the light emitting structure 120 illustrated in FIG. 1. An embodiment of the gap is shown.

도 1을 참조하면, 발광 소자(100)는 기판(110), 버퍼층(115), 발광 구조물(120), 전도층(130), 제1 전극(142), 및 제2 전극(144)을 포함한다.Referring to FIG. 1, the light emitting device 100 includes a substrate 110, a buffer layer 115, a light emitting structure 120, a conductive layer 130, a first electrode 142, and a second electrode 144. do.

기판(110)은 발광 구조물(120)을 지지한다. 기판(110)은 반도체 물질 성장에 적합한 물질일 수 있다. 또한 기판(110)은 열전도성이 뛰어난 물질일 수 있으며, 전도성 기판 또는 절연성 기판일 수 있다. 예를 들어 기판(110)은 사파이어(Al203)이거나 또는 GaN, SiC, ZnO, Si, GaP, InP, Ga203, GaAs 중 적어도 하나를 포함하는 물질일 수 있다. 이러한 기판(110)의 상면에는 광 추출을 향상시키기 위하여 요철이 형성될 수 있다.The substrate 110 supports the light emitting structure 120. The substrate 110 may be a material suitable for growing a semiconductor material. In addition, the substrate 110 may be a material having excellent thermal conductivity, and may be a conductive substrate or an insulating substrate. For example, the substrate 110 may be sapphire (Al 2 O 3 ) or a material including at least one of GaN, SiC, ZnO, Si, GaP, InP, Ga 2 O 3 , GaAs. Unevenness may be formed on the upper surface of the substrate 110 to improve light extraction.

버퍼층(115)은 기판(110)과 발광 구조물(120) 사이에 배치되며, 기판(110)과 발광 구조물(120) 사이의 격자 상수의 차이에 의한 격자 부정합을 완화하여 발광 구조물(120)의 결정성을 향상시킬 수 있다.The buffer layer 115 is disposed between the substrate 110 and the light emitting structure 120, and the lattice mismatch caused by the difference in the lattice constant between the substrate 110 and the light emitting structure 120 is alleviated to determine the light emitting structure 120. Can improve the sex.

버퍼층(115)은 3족 원소 및 5족 원소를 포함하는 질화물 반도체일 수 있다.The buffer layer 115 may be a nitride semiconductor including a Group 3 element and a Group 5 element.

예컨대 버퍼층(115)은 InAlGaN, GaN, AlN, AlGaN, InGaN 중에서 적어도 하나를 포함할 수 있다. 버퍼층(115)은 단일층 또는 다층 구조일 수 있으며, 2족 원소 또는 4족 원소가 불순물로 도핑될 수도 있다.For example, the buffer layer 115 may include at least one of InAlGaN, GaN, AlN, AlGaN, InGaN. The buffer layer 115 may have a single layer or a multilayer structure, and a group 2 or group 4 element may be doped with impurities.

또한 제1 도전형 반도체층(122)의 결정성 향상을 위하여 언도프트 반도체층(미도시)이 제1 도전형 반도체층(122)과 버퍼층(115) 사이에 개재될 수 있다. 언도프트 반도체층은 n형 도펀트가 도핑되지 않아 제1 도전형 반도체층(122)에 비하여 낮은 전기 전도성을 갖는 것을 제외하고는 제1 도전형 반도체층(122)과 그 조성이 동일할 수 있다.In addition, an undoped semiconductor layer (not shown) may be interposed between the first conductive semiconductor layer 122 and the buffer layer 115 to improve the crystallinity of the first conductive semiconductor layer 122. The undoped semiconductor layer may have the same composition as the first conductive semiconductor layer 122 except that the n-type dopant is not doped and thus has a lower electrical conductivity than the first conductive semiconductor layer 122.

발광 구조물(120)은 기판(110) 상에 배치되며, 빛을 발생할 수 있다. 발광 구조물(120)은 제1 도전형 반도체층(122), 활성층(124), 캐리어(carrier) 주입층(125), 전자 저지층(Electron blocking layer, 126), 및 제2 도전형 반도체층(127)을 포함한다.The light emitting structure 120 is disposed on the substrate 110 and may generate light. The light emitting structure 120 may include a first conductive semiconductor layer 122, an active layer 124, a carrier injection layer 125, an electron blocking layer 126, and a second conductive semiconductor layer ( 127).

제1 도전형 반도체층(122)은 버퍼층(115) 상에 배치될 수 있으며, 질화물 반도체층일 수 있고, 제1 도전형 도펀트가 도핑될 수 있다. 제1 도전형 반도체층(122)은 InxAlyGa(1-x-y)N (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료, 예를 들어 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN 등에서 선택될 수 있으며, Si, Ge, Sn, Se, Te 등의 n형 도펀트가 도핑될 수 있다.The first conductivity type semiconductor layer 122 may be disposed on the buffer layer 115, may be a nitride semiconductor layer, and may be doped with the first conductivity type dopant. The first conductive semiconductor layer 122 is a semiconductor material having a composition formula of In x Al y Ga (1-xy) N (0≤x≤1, 0≤y≤1, 0≤x + y≤1), for example For example, it may be selected from GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, and the like, and n-type dopants such as Si, Ge, Sn, Se, Te, and the like may be doped.

활성층(124)은 제1 도전형 반도체층(122)과 제2 도전형 반도체층(127) 사이에 배치된다. 활성층(124)은 제1 도전형 반도체층(122)으로부터 제공되는 전자(electron)와 제2 도전형 반도체층(127)으로부터 제공되는 정공(hole)의 결합(recombination) 과정에서 발생하는 에너지에 의해 광을 생성할 수 있다.The active layer 124 is disposed between the first conductive semiconductor layer 122 and the second conductive semiconductor layer 127. The active layer 124 is formed by energy generated in the process of recombination of electrons provided from the first conductive semiconductor layer 122 and holes provided from the second conductive semiconductor layer 127. Can produce light.

활성층(124)은 InxAlyGa1 -x-yN(0<x≤1, 0≤y<1, 0≤x+y≤1)의 조성식을 가지는 반도체일 수 있다. 활성층(124)은 1회 이상 교대로 배치되는 양자 우물층(QW1 내지 QWn, n≥1인 자연수, 도 2 참조) 및 양자 장벽층(QB1 내지 QBn, n≥1인 자연수, 도 2 참조)을 포함하는 양자 우물 구조일 수 있다.The active layer 124 may be a semiconductor having a composition formula of In x Al y Ga 1 -xy N (0 <x ≦ 1, 0 ≦ y <1, 0 ≦ x + y ≦ 1). The active layer 124 includes a quantum well layer (QW1 to QWn, a natural number of n≥1, see FIG. 2) and a quantum barrier layer (QB1 to QBn, a natural number of n≥1, see FIG. 2) alternately arranged one or more times. It may be a quantum well structure comprising.

예컨대, 활성층(124)은 다중 양자 우물(MQW: Multi Quantum Well) 구조일 수 있다. 양자 장벽층(QB1 내지 QBm, m≥1인 자연수)의 에너지 밴드 갭(E1,E3,E4,E5)은 양자 우물층(QW1 내지 QWn, n≥1인 자연수)의 에너지 밴드 갭(E2)보다 클 수 있다.For example, the active layer 124 may have a multi quantum well (MQW) structure. The energy band gaps E1, E3, E4, and E5 of the quantum barrier layers QB1 to QBm and m ≧ 1 are greater than the energy band gap E2 of the quantum well layers QW1 to QWn and n ≧ 1. Can be large.

제2 도전형 반도체층(127)은 활성층(124) 상에 배치되며, 질화물 반도체층일 수 있고, 제2 도전형 도펀트가 도핑될 수 있다. 제2 도전형 반도체층(127)은 InxAlyGa1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료, 예를 들어 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN 등에서 선택될 수 있으며, Mg, Zn, Ca, Sr, Ba 등의 p형 도펀트가 도핑될 수 있다.The second conductive semiconductor layer 127 may be disposed on the active layer 124, may be a nitride semiconductor layer, and may be doped with the second conductive dopant. The second conductive semiconductor layer 127 is a semiconductor material having a composition formula of In x Al y Ga 1-xy N (0 ≦ x ≦ 1, 0 ≦ y ≦ 1, 0 ≦ x + y ≦ 1), for example GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, and the like, and may be doped with p-type dopants such as Mg, Zn, Ca, Sr, and Ba.

전자 저지층(126)은 활성층(124)과 제2 도전형 반도체층(127) 사이에 배치되며, 제1 도전형 반도체층(122)으로부터 활성층(124)으로 주입되는 전자가 제2 도전형 반도체층(127)으로 넘어가는(overflow) 것을 저지하여 누설 전류를 방지할 수 있다. 따라서 전자 저지층(126)의 에너지 밴드 갭(E7)은 양자 장벽층(QB1 내지 QBn, n>1인 자연수)의 에너지 밴드 갭(E1,E3,E4,E5)보다 크다.The electron blocking layer 126 is disposed between the active layer 124 and the second conductive semiconductor layer 127, and electrons injected from the first conductive semiconductor layer 122 into the active layer 124 are second conductive semiconductors. Overflowing to layer 127 can be prevented to prevent leakage current. Therefore, the energy band gap E7 of the electron blocking layer 126 is larger than the energy band gaps E1, E3, E4, and E5 of the quantum barrier layers QB1 to QBn, a natural number of n> 1.

전자 저지층(126)은 알루미늄(Al)을 포함하는 질화물 반도체층(예컨대, AlxGa(1-x)N, 0.12≤x≤0.2)일 수 있으며, 전자 저지층(126)의 일부 영역에 포함되는 알루미늄의 함유량이 나머지 다른 영역에 포함되는 알루미늄 함유량보다 클 수 있다. 또한 전자 저지층(126)은 알루미늄 및 인듐을 포함하는 질화물 반도체층(예컨대, InAlGaN)일 수 있다.The electron blocking layer 126 may be a nitride semiconductor layer including aluminum (Al) (eg, Al x Ga (1-x) N, 0.12 ≦ x ≦ 0.2), and may be disposed in a portion of the electron blocking layer 126. The content of aluminum included may be greater than the aluminum content included in the remaining other regions. In addition, the electron blocking layer 126 may be a nitride semiconductor layer (eg, InAlGaN) including aluminum and indium.

전자 저지층(126)은 홀의 원활한 이동을 위하여 제2 도전형 도펀트(예컨대, Mg, Zn, Ca, Sr, Ba)가 도핑될 수 있다. 전자 저지층(126)의 두께는 30nm ~ 50nm일 수 있다.The electron blocking layer 126 may be doped with a second conductivity type dopant (eg, Mg, Zn, Ca, Sr, or Ba) to smoothly move the hole. The electron blocking layer 126 may have a thickness of 30 nm to 50 nm.

전도층(130)은 제2 도전형 반도체층(127) 상에 배치될 수 있으며, 전반사를 감소시킬 뿐만 아니라, 투광성이 좋기 때문에 활성층(124)으로부터 방출되는 빛의 추출 효율을 증가시킬 수 있다.The conductive layer 130 may be disposed on the second conductive semiconductor layer 127, and may not only reduce total reflection, but also increase light extraction efficiency of the light emitted from the active layer 124 because of good light transmittance.

전도층(130)은 투명 전도성 산화물, 예컨대, ITO(Indium Tin Oxide), TO(Tin Oxide), IZO(Indium Zinc Oxide), ITZO(Indium Tin Zinc Oxide), IAZO(Indium Aluminum Zinc Oxide), IGZO(Indium Gallium Zinc Oxide), IGTO(Indium Gallium Tin Oxide), AZO(Aluminum Zinc Oxide), ATO(Antimony tin Oxide), GZO(Gallium Zinc Oxide), IrOx, RuOx,RuOx/ITO, Ni, Ag, Ni/IrOx/Au, 또는 Ni/IrOx/Au/ITO 중 하나 이상을 이용하여 단층 또는 다층으로 이루어질 수 있다.The conductive layer 130 may be formed of a transparent conductive oxide, such as indium tin oxide (ITO), tin oxide (TO), indium zinc oxide (IZO), indium tin zinc oxide (ITZO), indium aluminum zinc oxide (IZAZO), or IGZO (IGZO). Indium Gallium Zinc Oxide, IGTO, Aluminum Zinc Oxide, AZO, Antimony Tin Oxide, ATO, Gallium Zinc Oxide / Au, or Ni / IrOx / Au / ITO can be used to form a single layer or multiple layers.

제1 전극(142)은 제1 도전형 반도체층(142) 상에 배치될 수 있으며, 제2 전극(144)은 전도층(130) 상에 배치될 수 있다. 발광 구조물(120)은 일부가 식각되어 제1 도전형 반도체층(142)의 일 영역이 노출될 수 있으며, 제1 전극(142)은 노출되는 제1 도전형 반도체층(142)의 일 영역 상에 배치될 수 있다.The first electrode 142 may be disposed on the first conductive semiconductor layer 142, and the second electrode 144 may be disposed on the conductive layer 130. A portion of the light emitting structure 120 may be etched to expose a region of the first conductive semiconductor layer 142, and the first electrode 142 may be disposed on a region of the first conductive semiconductor layer 142 that is exposed. Can be placed in.

제1 전극(142), 및 제2 전극(144)은 도전성 물질, 예컨대, Ti, Al, Al alloy, In, Ta, Pd, Co, Ni, Si, Ge, Ag, Ag alloy, Au, Hf, Pt, Ru 또는 Au 중에서 적어도 하나를 포함하여 형성하거나, 또는 적어도 하나를 포함하는 합금으로 형성될 수 있으며, 그 형태는 단층 또는 다층일 수 있다.The first electrode 142 and the second electrode 144 may be formed of a conductive material, such as Ti, Al, Al alloy, In, Ta, Pd, Co, Ni, Si, Ge, Ag, Ag alloy, Au, Hf, It may be formed by including at least one of Pt, Ru or Au, or may be formed of an alloy containing at least one, the form may be a single layer or a multi-layer.

캐리어(carrier) 주입층(125)은 활성층(124)과 전자 저지층(126) 사이에 배치될 수 있으며, 제2 도전형 도펀트가 도핑될 수 있다. 캐리어 주입층(125)은 활성층(124)으로 캐리어(예컨대, 홀(hole))를 주입하여 발광 소자(100)의 광 출력을 향상시킬 수 있다.The carrier injection layer 125 may be disposed between the active layer 124 and the electron blocking layer 126, and may be doped with the second conductivity type dopant. The carrier injection layer 125 may improve the light output of the light emitting device 100 by injecting a carrier (eg, a hole) into the active layer 124.

캐리어 주입층(125)은 활성층(124)으로 홀(hole)을 주입할 수 있도록 p형 도펀트(예컨대, Mg)가 도핑된 층일 수 있다. 캐리어 주입층(125)의 조성은 InxAlyGa(1-x-y)N, 0≤x≤1, 0≤y≤1)일 수 있으며, 그 두께는 4nm ~8nm일 수 있다. 캐리어 주입층(125)의 두께가 4nm미만일 경우에는 캐리어 주입 역할을 수행할 수 없고, 8nm 초과일 경우에는 발광 소자의 결정성이 나빠질 수 있다.The carrier injection layer 125 may be a layer doped with a p-type dopant (eg, Mg) to inject holes into the active layer 124. The composition of the carrier injection layer 125 may be In x Al y Ga (1-xy) N, 0 ≦ x ≦ 1, 0 ≦ y ≦ 1, and the thickness may be 4 nm to 8 nm. When the thickness of the carrier injection layer 125 is less than 4 nm, the carrier injection role may not be performed, and when the thickness of the carrier injection layer 125 is greater than 8 nm, crystallinity of the light emitting device may deteriorate.

캐리어 주입층(125)의 에너지 밴드 갭(E6)은 활성층(124)으로부터 제2 도전형 반도체층(127) 방향으로 감소할 수 있다. 캐리어 주입층(125)의 에너지 밴드 갭의 최소값은 활성층(124)의 우물층(QW1 내지 QWn, n>1인 자연수)의 에너지 밴드 갭(E1)보다 클 수 있다.The energy band gap E6 of the carrier injection layer 125 may decrease from the active layer 124 toward the second conductivity type semiconductor layer 127. The minimum value of the energy band gap of the carrier injection layer 125 may be larger than the energy band gap E1 of the well layers (QW1 to QWn, n> 1) of the active layer 124.

도 2 및 도 3에 도시된 바와 같이, 활성층(124)의 장벽층들(QB1 내지 QBn, n>1인 자연수) 중 캐리어 주입층(125)에 가장 인접하는 장벽층(QBn, 이하 "마지막 장벽층"이라 한다)의 두께는 나머지 장벽층들(QB1 내지 QB(n-1))의 두께보다 두꺼울 수 있다.As shown in FIGS. 2 and 3, the barrier layer QBn (hereinafter referred to as “last barrier”) closest to the carrier injection layer 125 among the barrier layers QB1 to QBn (n> 1 of natural water) of the active layer 124. Layer ”may be thicker than the thickness of the remaining barrier layers QB1 to QB (n−1).

이는 마지막 장벽층(Qn)의 두께를 두껍게 함으로써, 캐리어 주입층(125)의 p형 도펀트(예컨대, Mg)가 활성층(124)의 우물층들 중 캐리어 주입층(125)에 가장 인접하는 우물층(QWn, 이하 "마지막 우물층"이라 한다)으로 확산하는 것을 저지하기 위함이다.This makes the thickness of the last barrier layer Qn thicker, such that the p-type dopant (eg, Mg) of the carrier injection layer 125 is closest to the carrier injection layer 125 of the well layers of the active layer 124. (QWn, hereinafter referred to as "last well layer") to prevent diffusion.

예컨대, 캐리어 주입층(125)에 가장 인접하는 장벽층(Qn)의 두께(t1)는 5nm ~ 9nm일 있고, 나머지 장벽층들의 두께(t2)는 3nm ~ 4nm일 수 있다.For example, the thickness t1 of the barrier layer Qn closest to the carrier injection layer 125 may be 5 nm to 9 nm, and the thickness t2 of the remaining barrier layers may be 3 nm to 4 nm.

일반적으로 캐리어 주입층의 p형 도펀트(예컨대, Mg)가 마지막 우물층으로 확산될 경우(이하 "백 디퓨젼(back diffusion)"이라 한다)에는, 발광 소자의 광 출력이 떨어질 수 있고, 동작 전압이 올라갈 수 있으며, 발광 구조물의 결정성을 나쁘게 하여 발광 소자의 신뢰성을 악화시킬 수 있다.In general, when the p-type dopant (eg, Mg) of the carrier injection layer diffuses into the last well layer (hereinafter referred to as "back diffusion"), the light output of the light emitting device may drop, and the operating voltage This can rise, deteriorating the crystallinity of the light emitting structure, which can deteriorate the reliability of the light emitting device.

도 2 및 도 3에 도시된 바와 같이, 활성층(124)의 마지막 장벽층(QBn)의 적어도 일부분(예컨대, B2)의 에너지 밴드 갭(E4)은 나머지 부분(예컨대, B1,B3)의 에너지 밴드 갭(E3,E5)보다 클 수 있다.As shown in FIGS. 2 and 3, the energy band gap E4 of at least a portion (eg, B2) of the last barrier layer QBn of the active layer 124 is the energy band of the remaining portions (eg, B1, B3). It may be larger than the gaps E3 and E5.

마지막 장벽층(QBn)의 적어도 일부분(예컨대, B2)은 알루미늄(Al)을 포함하는 질화물 반도체층, 예컨대, AlGaN, 또는 InAlGaN일 수 있다. 마지막 장벽층(QBn)의 나머지 부분(예컨대, B1,B3)은 알루미늄(Al)을 포함하지 않는 질화물 반도체층, 예컨대. GaN 또는 InGaN일 수 있다.At least a portion (eg B2) of the last barrier layer QBn may be a nitride semiconductor layer comprising aluminum (Al), such as AlGaN, or InAlGaN. The remainder of the last barrier layer QBn (e.g., B1, B3) is a nitride semiconductor layer that does not contain aluminum (Al), for example. It may be GaN or InGaN.

이와 같이 마지막 장벽층(QBn)의 적어도 일 부분(B2)에 알루미늄을 포함하도록 하는 것은 알루미늄(Al)이 백 디퓨젼을 저지하는 역할을 하기 때문이다. The reason why aluminum is included in at least a portion B2 of the last barrier layer QBn is that aluminum (Al) plays a role in preventing back diffusion.

즉 GaN보다는 AlGaN이 캐리어 주입층(125)의 도펀트(Mg)가 마지막 우물층으로의 확산을 저지하는 능력이 클 수 있다.That is, the ability of AlGaN to prevent diffusion of the dopant (Mg) of the carrier injection layer 125 into the last well layer may be greater than that of GaN.

마지막 장벽층(QBn)의 적어도 일부분(예컨대, B2)의 조성은 AlaInbGa(1-a-b)N, 0.03≤a≤0.05, 0≤b≤0.15)일 수 있고, 마지막 장벽층(QBn)의 나머지 부분(예컨대, B1,B3)의 조성은 InxGa(1-x)N, 0≤x≤0.05일 수 있다.The composition of at least a portion of the last barrier layer QBn (eg, B2) may be Al a In b Ga (1-ab) N, 0.03 ≦ a ≦ 0.05, 0 ≦ b ≦ 0.15, and the last barrier layer QBn The composition of the remaining portion (eg, B1, B3) may be In x Ga (1-x) N, 0≤x≤0.05.

마지막 장벽층(QBn)의 적어도 일부분(예컨대, B2)의 알루미늄의 함유량이 5%를 초과할 경우에는 발광 소자(100)의 동작 전압이 증가할 수 있고, 3% 미만인 경우에는 백 디퓨젼을 저지할 수 없다.If the aluminum content of at least a portion of the last barrier layer QBn (eg, B2) exceeds 5%, the operating voltage of the light emitting device 100 may increase, and if less than 3%, the back diffusion is prevented. Can not.

마지막 장벽층(QBn)의 적어도 일부분(예컨대, B2)의 두께(t3)는 3nm ~ 6nm일 수 있다. 마지막 장벽층(QBn)의 적어도 일부분(예컨대, B2)의 두께(t3)가 6nm 초과일 경우에는 발광 소자(100)의 동작 전압이 증가할 수 있고, 3nm미만일 경우에는 백 디퓨젼을 저지할 수 없다.The thickness t3 of at least a portion (eg, B2) of the last barrier layer QBn may be between 3 nm and 6 nm. If the thickness t3 of at least a portion of the last barrier layer QBn (eg, B2) is greater than 6 nm, the operating voltage of the light emitting device 100 may increase, and if less than 3 nm, back diffusion may be prevented. none.

마지막 장벽층(QBn)의 적어도 일 부분(B2)은 마지막 우물층(QWn)과 이격되도록 위치할 수 있다. 마지막 장벽층(QBn)의 적어도 일 부분(B2)은 알루미늄을 포함하고 있기 때문에, 마지막 우물층(QWn)과는 격자 상수의 차이가 클 수 있다. 따라서 마지막 장벽층(QBn)의 적어도 일 부분(B2)이 마지막 우물층(QWn)과 접할 경우에는 발광 구조물의 결정성이 나빠져서 발광 소자의 신뢰성이 악화될 수 있다.At least a portion B2 of the last barrier layer QBn may be positioned to be spaced apart from the last well layer QWn. Since at least a portion B2 of the last barrier layer QBn contains aluminum, a difference in lattice constant from the last well layer QWn may be large. Therefore, when at least a portion B2 of the last barrier layer QBn is in contact with the last well layer QWn, the crystallinity of the light emitting structure may be deteriorated, thereby degrading reliability of the light emitting device.

예컨대, 마지막 장벽층(QBn)은 마지막 우물층(QWn)에 인접하는 제1 부분(B1), 캐리어 주입층(125)에 인접하는 제3 부분(B3), 제1 부분(B1)과 제3 부분(B3) 사이에 위치하는 제2 부분(B2)을 포함할 수 있다.For example, the last barrier layer QBn may include a first portion B1 adjacent to the last well layer QWn, a third portion B3 adjacent to the carrier injection layer 125, a first portion B1 and a third portion. It may comprise a second part (B2) located between the parts (B3).

제2 부분(B2)의 에너지 밴드 갭(E4)은 제1 부분(B1)의 에너지 밴드 갭(E3) 및 제3 부분(B3)의 에너지 밴드 갭(E5)보다 클 수 있다. 제2 부분(B2)의 에너지 밴드 갭(E4)은 일정할 수 있다.The energy band gap E4 of the second part B2 may be larger than the energy band gap E3 of the first part B1 and the energy band gap E5 of the third part B3. The energy band gap E4 of the second portion B2 may be constant.

제2 부분(B2)의 에너지 밴드 갭(B4)은 전자 저지층(126)의 에너지 밴드 갭(E7)보다 작을 수 있다. The energy band gap B4 of the second portion B2 may be smaller than the energy band gap E7 of the electron blocking layer 126.

제2 부분(B2)의 조성은 AlaInbGa(1-a-b)N, 0.03≤a≤0.05, 0≤b≤0.15)일 수 있고, 제1 부분(B1)과 제3 부분(B3)의 조성은 InxGa(1-x)N, 0≤x≤0.05일 수 있다. 제2 부분(B2)의 두께(t3)는 3nm ~ 6nm일 수 있다.The composition of the second portion B2 may be Al a In b Ga (1-ab) N, 0.03 ≦ a ≦ 0.05, 0 ≦ b ≦ 0.15), and the first portion B1 and the third portion B3 The composition of may be In x Ga (1-x) N, 0≤x≤0.05. The thickness t3 of the second portion B2 may be 3 nm to 6 nm.

도 1 내지 도 3에 도시된 마지막 장벽층(QBn)은 1개의 제2 부분(B2)만을 포함하지만, 다른 실시 예의 마지막 장벽층(QBn)은 서로 이격하는 2개 이상의 제2 부분들을 포함할 수 있다. 2개 이상의 제2 부분들을 제외한 마지막 장벽층(QBn)의 나머지 부분들의 조성, 및 에너지 밴드 갭은 도 1 내지 도 3에서 설명한 바와 동일할 수 있다.Although the last barrier layer QBn shown in FIGS. 1 to 3 includes only one second portion B2, the last barrier layer QBn of another embodiment may include two or more second portions spaced apart from each other. have. The composition of the remaining portions of the last barrier layer QBn excluding the two or more second portions, and the energy band gap may be the same as described with reference to FIGS.

실시 예는 알루미늄을 포함하는 마지막 장벽층(QBn)의 적어도 일부분에 의하여 백 디퓨젼을 방지할 수 있으며, 백 디퓨젼에 기인하는 발광 소자(100)의 광 출력 저하, 동작 전압의 증가, 및 결정성 악화를 방지할 수 있다.Embodiments can prevent back diffusion by at least a portion of the last barrier layer (QBn) comprising aluminum, wherein the light output of the light emitting device 100 due to the back diffusion, an increase in operating voltage, and crystallization It can prevent deterioration.

또한 실시 예는 백 디퓨젼을 저지할 수 있기 때문에, 캐리어 주입층(125)의 도펀트(예컨대, Mg)의 농도를 증가시킬 수 있고, 이로 인하여 활성층(124)으로의 홀의 주입량을 증가시킬 수 있어, 발광 소자(100)의 광 출력을 향상시킬 수 있다.In addition, since the embodiment may prevent back diffusion, the concentration of the dopant (eg, Mg) of the carrier injection layer 125 may be increased, thereby increasing the injection amount of holes into the active layer 124. The light output of the light emitting device 100 can be improved.

또한 실시 예는 마지막 장벽층(QBn)의 적어도 일부분의 에너지 밴드 갭이 나머지 부분의 에너지 밴드 갭보다 크기 때문에, 활성층(124)으로부터 전자가 제2 도전형 반도체층으로 범람(overflow)하는 것을 억제할 수 있으며, 전류의 증가에 따른 발광 소자(100)의 효율 저하(Efficiency Droop)를 완화할 수 있다.Further, the embodiment may suppress the overflow of electrons from the active layer 124 to the second conductivity type semiconductor layer since the energy band gap of at least a portion of the last barrier layer QBn is larger than the energy band gap of the remaining portion. The efficiency droop of the light emitting device 100 may be alleviated by an increase in current.

도 4는 도 1에 도시된 발광 구조물(120)의 에너지 밴드 갭의 다른 실시 예를 나타낸다. 도 3과 동일한 도면 부호는 동일한 구성을 나타내며, 동일한 구성에 대해서는 설명을 간단히 하거나 또는 생략한다.4 illustrates another embodiment of an energy band gap of the light emitting structure 120 illustrated in FIG. 1. The same reference numerals as in FIG. 3 represent the same configuration, and the description of the same configuration will be simplified or omitted.

도 4를 참조하면, 제1 도전형 반도체층(122)으로부터 제2 도전형 반도체층(127) 방향으로 갈수록, 마지막 장벽층(QBn)의 적어도 일부분(B2')의 에너지 밴드 갭(E4')은 점차 증가할 수 있다.Referring to FIG. 4, the energy band gap E4 ′ of at least a portion B2 ′ of the last barrier layer QBn toward the second conductive semiconductor layer 127 from the first conductive semiconductor layer 122. May increase gradually.

마지막 장벽층(QBn)의 적어도 일부분(예컨대, B2')은 알루미늄(Al)을 포함하는 질화물 반도체층, 예컨대, AlGaN, 또는 InAlGaN일 수 있다. 마지막 장벽층(QBn)의 나머지 부분(예컨대, B1,B3)은 알루미늄(Al)을 포함하지 않는 질화물 반도체층, 예컨대. GaN 또는 InGaN일 수 있다.At least a portion (eg, B 2 ′) of the last barrier layer QBn may be a nitride semiconductor layer comprising aluminum (Al), such as AlGaN, or InAlGaN. The remainder of the last barrier layer QBn (e.g., B1, B3) is a nitride semiconductor layer that does not contain aluminum (Al), for example. It may be GaN or InGaN.

제1 도전형 반도체층(122)으로부터 제2 도전형 반도체층(127) 방향으로 갈수록 마지막 장벽층(QBn)의 적어도 일부분(예컨대, B2')의 알루미늄(Al) 함유량은 점차 감소할 수 있다. 이는 마지막 장벽층(QBn)의 적어도 일부분(예컨대, B2')과 나머지 부분(예컨대, B1,B2) 사이의 계면 저항을 줄임으로써 동작 전압을 낮추기 위함이다.As the direction from the first conductive semiconductor layer 122 to the second conductive semiconductor layer 127 is increased, the aluminum (Al) content of at least a portion (eg, B2 ′) of the last barrier layer QBn may gradually decrease. This is to lower the operating voltage by reducing the interface resistance between at least a portion (eg B2 ′) and the remaining portions (eg B1, B2) of the last barrier layer QBn.

마지막 장벽층(QBn)의 적어도 일부분(예컨대, B2')의 알루미늄(Al) 함유량을 점차로 감소시키는 이유는 캐리어 주입층(125)으로부터 홀이 마지막 우물층(QWn)으로 용이하게 넘어가도록 하기 위함이다.The reason for gradually decreasing the aluminum (Al) content of at least a portion (eg, B2 ') of the last barrier layer QBn is to allow the hole from the carrier injection layer 125 to easily pass over to the last well layer QWn. .

도 5는 도 1에 도시된 발광 구조물(120)의 에너지 밴드 갭의 또 다른 실시 예를 나타낸다. 도 3과 동일한 도면 부호는 동일한 구성을 나타내며, 동일한 구성에 대해서는 설명을 간단히 하거나 또는 생략한다.5 illustrates another embodiment of an energy band gap of the light emitting structure 120 illustrated in FIG. 1. The same reference numerals as in FIG. 3 represent the same configuration, and the description of the same configuration will be simplified or omitted.

도 5를 참조하면, 제1 도전형 반도체층(122)으로부터 제2 도전형 반도체층(127) 방향으로 갈수록 마지막 장벽층(QBn)의 적어도 일부분(B2")의 에너지 밴드 갭(E4")은 점차 감소할 수 있다.Referring to FIG. 5, the energy band gap E4 ″ of at least a portion B2 ″ of the last barrier layer QBn toward the second conductivity type semiconductor layer 122 from the first conductivity type semiconductor layer 122 is May decrease gradually.

제1 도전형 반도체층(122)으로부터 제2 도전형 반도체층(127) 방향으로 갈수록 마지막 장벽층(QBn)의 적어도 일부분(예컨대, B2")의 알루미늄(Al) 함유량은 점차 증가할 수 있다. 이는 마지막 장벽층(QBn)의 적어도 일부분(예컨대, B2")과 나머지 부분(예컨대, B1,B2) 사이의 계면 저항을 줄임으로써 동작 전압을 낮추기 위함이다.As the direction from the first conductive semiconductor layer 122 to the second conductive semiconductor layer 127 increases, the aluminum (Al) content of at least a portion (eg, B2 ″) of the last barrier layer QBn may gradually increase. This is to lower the operating voltage by reducing the interface resistance between at least a portion (eg B2 ″) and the remaining portions (eg B1, B2) of the last barrier layer QBn.

마지막 장벽층(QBn)의 적어도 일부분(예컨대, B2")의 알루미늄(Al) 함유량을 점차로 증가시키는 이유는 캐리어 주입층(125)으로부터 홀이 마지막 우물층(QWn)으로 용이하게 넘어가도록 하기 위함이다.The reason for gradually increasing the aluminum (Al) content of at least a portion of the last barrier layer QBn (eg, B2 ") is to allow the holes from the carrier injection layer 125 to easily pass over to the last well layer QWn. .

도 6은 다른 실시 예에 따른 발광 소자(200)의 단면도를 나타낸다.6 is a sectional view of a light emitting device 200 according to another embodiment.

도 6을 참조하면, 발광 소자(200)는 제2 전극(405), 보호층(440), 전류 차단층(Current Blocking Layer; 445), 발광 구조물(120), 패시베이션층(465), 및 제1 전극(470)를 포함한다.Referring to FIG. 6, the light emitting device 200 includes a second electrode 405, a protective layer 440, a current blocking layer 445, a light emitting structure 120, a passivation layer 465, and a second electrode 405. One electrode 470 is included.

제2 전극(405)는 제1 전극(470)와 함께 발광 구조물(120)에 전원을 제공한다. 제2 전극(405)는 지지층(support, 410), 접합층(bonding layer, 415), 배리어층(barrier layer, 420), 반사층(reflective layer, 425), 및 오믹 영역(ohmic layer, 430)을 포함할 수 있다.The second electrode 405 together with the first electrode 470 provides power to the light emitting structure 120. The second electrode 405 includes a support layer 410, a bonding layer 415, a barrier layer 420, a reflective layer 425, and an ohmic layer 430. It may include.

지지 기판(410)는 발광 구조물(120)을 지지한다. 지지 기판(410)은 금속 또는 반도체 물질로 형성될 수 있다. 또한 지지 기판(410)은 전기 전도성과 열 전도성이 높은 물질로 형성될 수 있다. 예컨대, 지지 기판(410)는 구리(Cu), 구리 합금(Cu alloy), 금(Au), 니켈(Ni), 몰리브덴(Mo), 및 구리-텅스텐(Cu-W) 중 적어도 하나를 포함하는 금속 물질이거나, 또는 Si, Ge, GaAs, ZnO, SiC 중 적어도 하나를 포함하는 반도체일 수 있다.The support substrate 410 supports the light emitting structure 120. The support substrate 410 may be formed of a metal or a semiconductor material. In addition, the support substrate 410 may be formed of a material having high electrical conductivity and thermal conductivity. For example, the support substrate 410 includes at least one of copper (Cu), copper alloy (Cu alloy), gold (Au), nickel (Ni), molybdenum (Mo), and copper-tungsten (Cu-W). It may be a metal material or a semiconductor including at least one of Si, Ge, GaAs, ZnO, and SiC.

접합층(415)은 지지 기판(410)와 배리어층(420) 사이에 배치될 수 있으며, 지지 기판(410)과 배리어층(420)을 접합시키는 본딩층(bonding layer)의 역할을 할 수 있다. 접합층(415)은 금속 물질, 예를 들어, In,Sn, Ag, Nb, Pd, Ni, Au, Cu 중 적어도 하나를 포함할 수 있다. 접합층(415)은 지지 기판(410)을 본딩 방식으로 접합하기 위해 형성하는 것이므로 지지 기판(410)을 도금이나 증착 방법으로 형성하는 경우에는 접합층(215)은 생략될 수 있다.The bonding layer 415 may be disposed between the supporting substrate 410 and the barrier layer 420, and may serve as a bonding layer for bonding the supporting substrate 410 and the barrier layer 420. . The bonding layer 415 may include at least one of a metal material, for example, In, Sn, Ag, Nb, Pd, Ni, Au, and Cu. Since the bonding layer 415 is formed to bond the supporting substrate 410 by a bonding method, the bonding layer 215 may be omitted when the supporting substrate 410 is formed by a plating or deposition method.

배리어층(420)은 반사층(425), 오믹 영역(430), 및 보호층(440)의 아래에 배치되며, 접합층(415) 및 지지 기판(410)의 금속 이온이 반사층(425), 및 오믹 영역(430)을 통과하여 발광 구조물(120)로 확산하는 것을 방지할 수 있다. 예컨대, 배리어층(420)은 Ni, Pt, Ti,W,V, Fe, Mo 중 적어도 하나를 포함할 수 있으며, 단층 또는 다층으로 이루어질 수 있다.The barrier layer 420 is disposed under the reflective layer 425, the ohmic region 430, and the protective layer 440, and the metal ions of the bonding layer 415 and the supporting substrate 410 are reflected layer 425, and The diffusion of the light emitting structure 120 through the ohmic region 430 may be prevented. For example, the barrier layer 420 may include at least one of Ni, Pt, Ti, W, V, Fe, and Mo, and may include a single layer or multiple layers.

반사층(425)은 배리어층(420) 상에 배치될 수 있으며, 발광 구조물(120)로부터 입사되는 광을 반사시켜 주어, 광 추출 효율을 개선할 수 있다. 반사층(425)은 광 반사 물질, 예컨대, Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf 중 적어도 하나를 포함하는 금속 또는 합금으로 형성될 수 있다.The reflective layer 425 may be disposed on the barrier layer 420 and may reflect light incident from the light emitting structure 120, thereby improving light extraction efficiency. The reflective layer 425 may be formed of a metal or an alloy including at least one of a light reflective material such as Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf.

반사층(425)은 금속 또는 합금과 IZO, IZTO, IAZO, IGZO, IGTO, AZO, ATO 등의 투광성 전도성 물질을 이용하여 다층으로 형성할 수 있으며, 예를 들어, IZO/Ni, AZO/Ag, IZO/Ag/Ni, AZO/Ag/Ni 등으로 형성할 수 있다.The reflective layer 425 may be formed in a multilayer using a metal or an alloy and a light-transmitting conductive material such as IZO, IZTO, IAZO, IGZO, IGTO, AZO, or ATO. For example, IZO / Ni, AZO / Ag, IZO / Ag / Ni, AZO / Ag / Ni and the like.

오믹 영역(430)은 반사층(425)과 제2 도전형 반도체층(127) 사이에 배치될 수 있으며,제2 도전형 반도체층(127)에 오믹 접촉(ohmic contact)되어 발광 구조물(120)에 전원이 원활히 공급되도록 할 수 있다.The ohmic region 430 may be disposed between the reflective layer 425 and the second conductive semiconductor layer 127. The ohmic region 430 may be in ohmic contact with the second conductive semiconductor layer 127 to contact the light emitting structure 120. Power can be supplied smoothly.

투광성 전도층과 금속을 선택적으로 사용하여 오믹 영역(430)을 형성할 수 있다. 예컨대 오믹 영역(430)은 제2 도전형 반도체층(127)과 오믹 접촉하는 금속 물질, 예컨대, Ag, Ni,Cr,Ti,Pd,Ir, Sn, Ru, Pt, Au, Hf 중 적어도 어느 하나를 포함할 수 있다.The ohmic region 430 may be formed by selectively using a light transmissive conductive layer and a metal. For example, the ohmic region 430 may be a metal material in ohmic contact with the second conductive semiconductor layer 127, for example, at least one of Ag, Ni, Cr, Ti, Pd, Ir, Sn, Ru, Pt, Au, and Hf. It may include.

보호층(440)은 제2 전극(405)의 가장 자리 영역 상에 배치될 수 있다. 예컨대, 보호층(440)은 오믹 영역(430)의 가장 자리 영역, 또는 반사층(425)의 가장 자리 영역, 또는 배리어층(420)의 가장 자리 영역, 또는 지지 기판(410)의 가장 자리 영역 상에 배치될 수 있다.The protective layer 440 may be disposed on an edge region of the second electrode 405. For example, the protective layer 440 is on an edge region of the ohmic region 430, an edge region of the reflective layer 425, an edge region of the barrier layer 420, or an edge region of the support substrate 410. Can be placed in.

보호층(440)은 발광 구조물(120)과 제2 전극(405) 사이의 계면이 박리되어 발광 소자(200)의 신뢰성이 저하되는 것을 방지할 수 있다. 보호층(440)은 전기 절연성 물질, 예를 들어, ZnO, SiO2, Si3N4, TiOx(x는 양의 실수), 또는 Al2O3 등으로 형성될 수 있다.The protective layer 440 may prevent the interface between the light emitting structure 120 and the second electrode 405 from being peeled off, thereby reducing the reliability of the light emitting device 200. Protective layer 440 may be an electrically insulating material, such as ZnO, SiO 2 , Si 3 N 4 , TiOx (x is a positive real number), or Al 2 O 3 Or the like.

전류 차단층(445)은 오믹 영역(430)과 발광 구조물(120) 사이에 배치될 수 있다. 전류 차단층(445)의 상면은 제2 도전형 반도체층(127)과 접촉하고, 전류 차단층(445)의 하면, 또는 하면과 측면은 오믹 영역(430)과 접촉할 수 있다. 전류 차단층(445)은 수직 방향으로 제1 전극(470)와 적어도 일부가 오버랩되도록 배치될 수 있다.The current blocking layer 445 may be disposed between the ohmic region 430 and the light emitting structure 120. An upper surface of the current blocking layer 445 may contact the second conductive semiconductor layer 127, and a lower surface, or a lower surface and a side surface of the current blocking layer 445 may contact the ohmic region 430. The current blocking layer 445 may be disposed to overlap at least a portion of the first electrode 470 in the vertical direction.

전류 차단층(445)은 오믹 영역(430)과 제2 도전형 반도체층(127) 사이에 형성되거나, 반사층(425)과 오믹 영역(430) 사이에 형성될 수 있으며, 이에 대해 한정하지는 않는다.The current blocking layer 445 may be formed between the ohmic region 430 and the second conductive semiconductor layer 127, or may be formed between the reflective layer 425 and the ohmic region 430, but is not limited thereto.

발광 구조물(120)은 오믹 영역(430) 및 보호층(440) 상에 배치될 수 있으며, 도 1 내지 도 3에서 설명한 바와 동일할 수 있다.The light emitting structure 120 may be disposed on the ohmic region 430 and the protective layer 440, and may be the same as described with reference to FIGS. 1 to 3.

발광 구조물(120)의 측면은 단위 칩으로 구분하는 아이솔레이션(isolation) 에칭 과정에서 경사면이 될 수 있다.The side surface of the light emitting structure 120 may be an inclined surface in an isolation etching process divided into unit chips.

패시베이션층(465)은 발광 구조물(120)을 전기적으로 보호하기 위하여 발광 구조물(120)의 측면에 배치될 수 있다. 패시베이션층(465)은 제1 도전형 반도체층(122)의 상면 일부 또는 보호층(440)의 상면에도 배치될 수 있다. 패시베이션층(465)은 절연 물질, 예컨대, SiO2, SiOx, SiOxNy, Si3N4, 또는 Al2O3 로 형성될 수 있다.The passivation layer 465 may be disposed on the side of the light emitting structure 120 to electrically protect the light emitting structure 120. The passivation layer 465 may be disposed on a portion of the top surface of the first conductivity type semiconductor layer 122 or the top surface of the protective layer 440. The passivation layer 465 may be formed of an insulating material such as SiO 2 , SiO x , SiO x N y , Si 3 N 4 , or Al 2 O 3 to be formed Can be.

제1 전극(470)는 제1 도전형 반도체층(122) 상에 배치될 수 있고, 소정의 패턴 형상일 수 있다. 제1 도전형 반도체층(122)의 상면은 광 추출 효율을 증가시키기 위해 러프니스 패턴(미도시)이 형성될 수 있다. 또한 광 추출 효율을 증가시키기 위하여 제1 전극(470)의 상면에도 러프니스 패턴(미도시)이 형성될 수 있다.The first electrode 470 may be disposed on the first conductivity type semiconductor layer 122 and may have a predetermined pattern shape. A roughness pattern (not shown) may be formed on the top surface of the first conductive semiconductor layer 122 to increase light extraction efficiency. In addition, a roughness pattern (not shown) may be formed on the top surface of the first electrode 470 to increase light extraction efficiency.

실시 예에 따른 발광 소자(200)는 알루미늄을 포함하는 마지막 장벽층(QBn)의 적어도 일부분에 의하여 백 디퓨젼을 방지할 수 있으며, 백 디퓨젼에 기인하는 발광 소자(100)의 광 출력 저하, 동작 전압의 증가, 및 결정성 악화를 방지할 수 있다.The light emitting device 200 according to the embodiment may prevent back diffusion by at least a portion of the last barrier layer QBn including aluminum, and reduce light output of the light emitting device 100 due to the back diffusion, An increase in operating voltage and deterioration of crystallinity can be prevented.

또한 실시 예는 캐리어 주입층(125)의 도펀트(예컨대, Mg)의 농도를 증가시킬 수 있고, 발광 소자(100)의 광 출력을 향상시킬 수 있다. 또한 실시 예는 전류의 증가에 따른 발광 소자(100)의 효율 저하(Efficiency Droop)를 완화할 수 있다.In addition, the embodiment may increase the concentration of the dopant (eg, Mg) of the carrier injection layer 125, and may improve the light output of the light emitting device 100. In addition, the embodiment may alleviate the efficiency droop of the light emitting device 100 according to the increase of the current.

도 7은 실시 예에 따른 발광 소자 패키지를 나타낸다.7 illustrates a light emitting device package according to an embodiment.

도 7을 참조하면, 발광 소자 패키지는 패키지 몸체(510), 제1 금속층(512), 제2 금속층(514), 발광 소자(520), 반사판(530), 와이어(530), 및 수지층(540)을 포함한다.Referring to FIG. 7, the light emitting device package may include a package body 510, a first metal layer 512, a second metal layer 514, a light emitting device 520, a reflective plate 530, a wire 530, and a resin layer ( 540).

패키지 몸체(510)는 실리콘 기반의 웨이퍼 레벨 패키지(wafer level package), 실리콘 기판, 실리콘 카바이드(SiC), 질화알루미늄(aluminum nitride, AlN) 등과 같이 절연성 또는 열전도도가 좋은 기판으로 형성될 수 있으며, 복수 개의 기판이 적층되는 구조일 수 있다. 실시 예는 상술한 몸체의 재질, 구조, 및 형상으로 한정되지 않는다.The package body 510 may be formed of a substrate having good insulation or thermal conductivity, such as a silicon-based wafer level package, a silicon substrate, silicon carbide (SiC), aluminum nitride (AlN), or the like. It may have a structure in which a plurality of substrates are stacked. Embodiment is not limited to the material, structure, and shape of the body described above.

패키지 몸체(510)는 상부면의 일측 영역에 측면 및 바닥으로 이루어지는 캐비티(cavity)를 가질 수 있다. 이때 캐비티의 측벽은 경사지게 형성될 수 있다.The package body 510 may have a cavity consisting of side and bottom in one region of the upper surface. At this time, the side wall of the cavity may be formed to be inclined.

제1 도전층(512) 및 제2 도전층(514)은 열 배출이나 발광 소자의 장착을 고려하여 서로 전기적으로 분리되도록 패키지 몸체(510)의 표면에 배치된다. 발광 소자(520)는 제1 도전층(512) 및 제2 도전층(514)과 전기적으로 연결된다. 이때 발광 소자(520)는 실시 예(100, 200)일 수 있다.The first conductive layer 512 and the second conductive layer 514 are disposed on the surface of the package body 510 to be electrically separated from each other in consideration of heat dissipation or mounting of a light emitting device. The light emitting device 520 is electrically connected to the first conductive layer 512 and the second conductive layer 514. In this case, the light emitting device 520 may be embodiments 100 and 200.

반사판(530)은 발광 소자(520)에서 방출된 빛을 소정의 방향으로 지향하도록 패키지 몸체(510)의 캐비티 측벽에 배치될 수 있다. 반사판(530)은 광반사 물질로 이루어지며, 예컨대, 금속 코팅이거나 금속 박편일 수 있다.The reflective plate 530 may be disposed on the side wall of the cavity of the package body 510 to direct light emitted from the light emitting element 520 in a predetermined direction. The reflector plate 530 is made of a light reflective material, and may be, for example, a metal coating or a metal flake.

수지층(540)은 패키지 몸체(510)의 캐비티 내에 위치하는 발광 소자(520)를 포위하여 발광 소자(520)를 외부 환경으로부터 보호한다. 수지층(540)은 에폭시 또는 실리콘과 같은 무색 투명한 고분자 수지 재질로 이루어질 수 있다. 수지층(540)은 발광 소자(520)에서 방출된 광의 파장을 변화시킬 수 있도록 형광체를 포함할 수 있다.The resin layer 540 surrounds the light emitting device 520 positioned in the cavity of the package body 510 to protect the light emitting device 520 from the external environment. The resin layer 540 may be made of a colorless transparent polymer resin material such as epoxy or silicon. The resin layer 540 may include a phosphor to change the wavelength of light emitted from the light emitting element 520.

실시 예에 따른 발광 소자 패키지는 복수 개가 기판 상에 어레이될 수 있고, 발광 소자 패키지의 광 경로 상에 광학 부재인 도광판, 프리즘 시트, 확산 시트 등이 배치될 수 있다. 이러한 발광 소자 패키지, 기판, 광학 부재는 백라이트 유닛으로 기능할 수 있다.A plurality of light emitting device packages may be arranged on a substrate, and a light guide plate, a prism sheet, a diffusion sheet, and the like, which are optical members, may be disposed on an optical path of the light emitting device package. The light emitting device package, the substrate, and the optical member may function as a backlight unit.

또 다른 실시 예는 상술한 실시 예들에 기재된 발광 소자 또는 발광 소자 패키지를 포함하는 표시 장치, 지시 장치, 조명 시스템으로 구현될 수 있으며, 예를 들어, 조명 시스템은 램프, 가로등을 포함할 수 있다.Another embodiment may be implemented as a display device, an indicator device, or a lighting system including the light emitting device or the light emitting device package described in the above embodiments, and for example, the lighting system may include a lamp or a street lamp.

도 8은 실시 예에 따른 발광 소자를 포함하는 조명 장치를 나타낸다.8 illustrates a lighting device including a light emitting device according to the embodiment.

도 8을 참조하면, 조명 장치는 커버(1100), 광원 모듈(1200), 방열체(1400), 전원 제공부(1600), 내부 케이스(1700), 및 소켓(1800)을 포함할 수 있다. 또한, 실시 예에 따른 조명 장치는 부재(1300)와 홀더(1500) 중 어느 하나 이상을 더 포함할 수 있다.Referring to FIG. 8, the lighting apparatus may include a cover 1100, a light source module 1200, a heat sink 1400, a power supply 1600, an inner case 1700, and a socket 1800. In addition, the lighting apparatus according to the embodiment may further include any one or more of the member 1300 and the holder 1500.

광원 모듈(1200)은 실시 예에 따른 발광 소자(100, 200), 또는 도 7에 도시된 발광 소자 패키지를 포함할 수 있다.The light source module 1200 may include the light emitting devices 100 and 200, or the light emitting device package illustrated in FIG. 7.

커버(1100)는 벌브(bulb) 또는 반구의 형상일 수 있으며, 속이 비어 있고, 일 부분이 개구된 형상일 수 있다. 커버(1100)는 광원 모듈(1200)과 광학적으로 결합될 수 있다. 예를 들어, 커버(1100)는 광원 모듈(1200)로부터 제공되는 빛을 확산, 산란 또는 여기시킬 수 있다. 커버(1100)는 일종의 광학 부재일 수 있다. 커버(1100)는 방열체(1400)와 결합될 수 있다. 커버(1100)는 방열체(1400)와 결합하는 결합부를 가질 수 있다.The cover 1100 may have a shape of a bulb or hemisphere, may be hollow, and may have a shape in which a portion thereof is opened. The cover 1100 may be optically coupled to the light source module 1200. For example, the cover 1100 may diffuse, scatter, or excite light provided from the light source module 1200. The cover 1100 may be a kind of optical member. The cover 1100 may be combined with the heat sink 1400. The cover 1100 may have a coupling portion coupled to the heat sink 1400.

커버(1100)의 내면에는 유백색 도료가 코팅될 수 있다. 유백색의 도료는 빛을 확산시키는 확산재를 포함할 수 있다. 커버(1100)의 내면의 표면 거칠기는 커버(1100)의 외면의 표면 거칠기보다 크게 형성될 수 있다. 이는 광원 모듈(1200)로부터의 빛이 충분히 산란 및 확산되어 외부로 방출시키기 위함이다.The inner surface of the cover 1100 may be coated with a milky paint. The milky paint may include a diffuser that diffuses light. The surface roughness of the inner surface of the cover 1100 may be greater than the surface roughness of the outer surface of the cover 1100. This is for the light from the light source module 1200 to be sufficiently scattered and diffused to be emitted to the outside.

커버(1100)의 재질은 유리(glass), 플라스틱, 폴리프로필렌(PP), 폴리에틸렌(PE), 폴리카보네이트(PC) 등일 수 있다. 여기서, 폴리카보네이트는 내광성, 내열성, 강도가 뛰어나다. 커버(1100)는 외부에서 광원 모듈(1200)이 보이도록 투명할 수 있으나, 이에 한정되는 것은 아니고 불투명할 수 있다. 커버(1100)는 블로우(blow) 성형을 통해 형성될 수 있다.The material of the cover 1100 may be glass, plastic, polypropylene (PP), polyethylene (PE), polycarbonate (PC), or the like. Here, polycarbonate is excellent in light resistance, heat resistance, and strength. The cover 1100 may be transparent so that the light source module 1200 is visible from the outside, but is not limited thereto and may be opaque. The cover 1100 may be formed through blow molding.

광원 모듈(1200)은 방열체(1400)의 일 면에 배치될 수 있으며, 광원 모듈(1200)로부터 발생한 열은 방열체(1400)로 전도될 수 있다. 광원 모듈(1200)은 광원부(1210), 연결 플레이트(1230), 및 커넥터(1250)를 포함할 수 있다.The light source module 1200 may be disposed on one surface of the heat sink 1400, and heat generated from the light source module 1200 may be conducted to the heat sink 1400. The light source module 1200 may include a light source unit 1210, a connection plate 1230, and a connector 1250.

부재(1300)는 방열체(1400)의 상면 위에 배치될 수 있고, 복수의 광원부(1210)들과 커넥터(1250)가 삽입되는 가이드홈(1310)을 갖는다. 가이드홈(1310)은 광원부(1210)의 기판 및 커넥터(1250)와 대응 또는 정렬될 수 있다.The member 1300 may be disposed on an upper surface of the heat sink 1400 and has a plurality of light source units 1210 and a guide groove 1310 into which the connector 1250 is inserted. The guide groove 1310 may correspond to or be aligned with the substrate and the connector 1250 of the light source 1210.

부재(1300)의 표면은 광 반사 물질로 도포 또는 코팅된 것일 수 있다.The surface of the member 1300 may be coated or coated with a light reflecting material.

예를 들면, 부재(1300)의 표면은 백색의 도료로 도포 또는 코팅된 것일 수 있다. 이러한 부재(1300)는 커버(1100)의 내면에 반사되어 광원 모듈(1200)을 향하여 되돌아오는 빛을 다시 커버(1100) 방향으로 반사할 수 있다. 따라서, 실시 예에 따른 조명 장치의 광 효율을 향상시킬 수 있다.For example, the surface of the member 1300 may be coated or coated with a white paint. The member 1300 may reflect light reflected from the inner surface of the cover 1100 and returned toward the light source module 1200 in the direction of the cover 1100. Therefore, it is possible to improve the light efficiency of the lighting apparatus according to the embodiment.

부재(1300)는 예로서 절연 물질로 이루어질 수 있다. 광원 모듈(1200)의 연결 플레이트(1230)는 전기 전도성의 물질을 포함할 수 있다. 따라서, 방열체(1400)와 연결 플레이트(1230) 사이에 전기적인 접촉이 이루어질 수 있다. 부재(1300)는 절연 물질로 구성되어 연결 플레이트(1230)와 방열체(1400)의 전기적 단락을 차단할 수 있다. 방열체(1400)는 광원 모듈(1200)로부터의 열과 전원 제공부(1600)로부터의 열을 전달받아 방열할 수 있다.The member 1300 may be made of an insulating material, for example. The connection plate 1230 of the light source module 1200 may include an electrically conductive material. Therefore, electrical contact may be made between the heat sink 1400 and the connection plate 1230. The member 1300 may be made of an insulating material to block an electrical short between the connection plate 1230 and the heat sink 1400. The radiator 1400 may receive heat from the light source module 1200 and heat from the power supply 1600 to radiate heat.

홀더(1500)는 내부 케이스(1700)의 절연부(1710)의 수납홈(1719)을 막는다. 따라서, 내부 케이스(1700)의 절연부(1710)에 수납되는 전원 제공부(1600)는 밀폐될 수 있다. 홀더(1500)는 가이드 돌출부(1510)를 가질 수 있으며, 가이드 돌출부(1510)는 전원 제공부(1600)의 돌출부(1610)가 관통하는 홀을 가질 수 있다.The holder 1500 blocks the accommodating groove 1719 of the insulating portion 1710 of the inner case 1700. Therefore, the power supply unit 1600 accommodated in the insulating unit 1710 of the inner case 1700 may be sealed. The holder 1500 may have a guide protrusion 1510, and the guide protrusion 1510 may have a hole through which the protrusion 1610 of the power supply 1600 passes.

전원 제공부(1600)는 외부로부터 제공받은 전기적 신호를 처리 또는 변환하여 광원 모듈(1200)로 제공한다. 전원 제공부(1600)는 내부 케이스(1700)의 수납홈(1719)에 수납될 수 있고, 홀더(1500)에 의해 내부 케이스(1700)의 내부에 밀폐될 수 있다. 전원 제공부(1600)는 돌출부(1610), 가이드부(1630), 베이스(1650), 연장부(1670)를 포함할 수 있다.The power supply unit 1600 processes or converts an electrical signal provided from the outside to provide the light source module 1200. The power supply 1600 may be accommodated in the accommodating groove 1725 of the inner case 1700, and may be sealed in the inner case 1700 by the holder 1500. The power supply 1600 may include a protrusion 1610, a guide 1630, a base 1650, and an extension 1670.

가이드부(1630)는 베이스(1650)의 일 측에서 외부로 돌출된 형상을 가질 수 있다. 가이드부(1630)는 홀더(1500)에 삽입될 수 있다. 베이스(1650)의 일 면 위에는 다수의 부품이 배치될 수 있다. 다수의 부품은 예를 들어, 외부 전원으로부터 제공되는 교류 전원을 직류 전원으로 변환하는 직류변환장치, 광원 모듈(1200)의 구동을 제어하는 구동칩, 광원 모듈(1200)을 보호하기 위한 ESD(ElectroStatic discharge) 보호 소자 등을 포함할 수 있으나 이에 대해 한정하지는 않는다.The guide part 1630 may have a shape protruding to the outside from one side of the base 1650. The guide part 1630 may be inserted into the holder 1500. A plurality of parts may be disposed on one surface of the base 1650. For example, a plurality of components may include, for example, a DC converter for converting an AC power provided from an external power source into a DC power source, a driving chip for controlling driving of the light source module 1200, and an ESD (ElectroStatic) to protect the light source module 1200. discharge) protection elements and the like, but is not limited thereto.

연장부(1670)는 베이스(1650)의 다른 일 측에서 외부로 돌출된 형상을 가질 수 있다. 연장부(1670)는 내부 케이스(1700)의 연결부(1750) 내부에 삽입될 수 있고, 외부로부터의 전기적 신호를 제공받을 수 있다. 예컨대, 연장부(1670)는 내부 케이스(1700)의 연결부(1750)와 폭이 같거나 작을 수 있다. 연장부(1670)에는 "+ 전선"과 "- 전선"의 각 일 단이 전기적으로 연결될 수 있고, "+ 전선"과 "- 전선"의 다른 일 단은 소켓(1800)에 전기적으로 연결될 수 있다.The extension 1670 may have a shape protruding to the outside from the other side of the base 1650. The extension 1670 may be inserted into the connection 1750 of the inner case 1700, and may receive an electrical signal from the outside. For example, the extension 1670 may have the same width or smaller than the connection portion 1750 of the inner case 1700. Each end of the "+ wire" and the "-wire" may be electrically connected to the extension 1670, and the other end of the "+ wire" and the "-wire" may be electrically connected to the socket 1800. .

내부 케이스(1700)는 내부에 전원 제공부(1600)와 함께 몰딩부를 포함할 수 있다. 몰딩부는 몰딩 액체가 굳어진 부분으로서, 전원 제공부(1600)가 내부 케이스(1700) 내부에 고정될 수 있도록 한다.The inner case 1700 may include a molding unit together with the power supply unit 1600 therein. The molding part is a part where the molding liquid is hardened, so that the power supply 1600 can be fixed inside the inner case 1700.

도 9는 실시 예에 따른 발광 소자를 포함하는 표시 장치를 나타낸다.9 illustrates a display device including a light emitting device according to an exemplary embodiment.

도 9를 참조하면, 표시 장치(800)는 바텀 커버(810)와, 바텀 커버(810) 상에 배치되는 반사판(820)과, 광을 방출하는 발광 모듈(830, 835)과, 반사판(820)의 전방에 배치되며 발광 모듈(830,835)에서 발산되는 빛을 표시 장치 전방으로 안내하는 도광판(840)과, 도광판(840)의 전방에 배치되는 프리즘 시트들(850,860)을 포함하는 광학 시트와, 광학 시트 전방에 배치되는 디스플레이 패널(870)과, 디스플레이 패널(870)과 연결되고 디스플레이 패널(870)에 화상 신호를 공급하는 화상 신호 출력 회로(872)와, 디스플레이 패널(870)의 전방에 배치되는 컬러 필터(880)를 포함할 수 있다. 여기서 바텀 커버(810), 반사판(820), 발광 모듈(830,835), 도광판(840), 및 광학 시트는 백라이트 유닛(Backlight Unit)을 이룰 수 있다.9, the display device 800 includes a bottom cover 810, a reflector 820 disposed on the bottom cover 810, light emitting modules 830 and 835 that emit light, and a reflector 820. ) An optical sheet including a light guide plate 840 disposed in front of the light guide plate and guiding light emitted from the light emitting modules 830 and 835 to the front of the display device, and prism sheets 850 and 860 disposed in front of the light guide plate 840. A display panel 870 disposed in front of the optical sheet, an image signal output circuit 872 connected to the display panel 870 and supplying an image signal to the display panel 870, and disposed in front of the display panel 870. The color filter 880 may be included. The bottom cover 810, the reflector 820, the light emitting modules 830 and 835, the light guide plate 840, and the optical sheet may form a backlight unit.

발광 모듈은 기판(830) 상에 실장되는 발광 소자 패키지들(835)을 포함할 수 있다. 여기서, 기판(830)은 PCB 등이 사용될 수 있다. 발광 소자 패키지(835)는 도 7에 도시된 실시 예일 수 있다.The light emitting module may include light emitting device packages 835 mounted on the substrate 830. Here, the substrate 830 may be a PCB or the like. The light emitting device package 835 may be the embodiment shown in FIG. 7.

바텀 커버(810)는 표시 장치(800) 내의 구성 요소들을 수납할 수 있다. 그리고, 반사판(820)은 본 도면처럼 별도의 구성요소로 마련될 수도 있으며, 도광판(840)의 후면이나, 바텀 커버(810)의 전면에 반사도가 높은 물질로 코팅되는 형태로 마련되는 것도 가능하다.The bottom cover 810 may accommodate components in the display device 800. In addition, the reflective plate 820 may be provided as a separate component as shown in the drawing, or may be provided in the form of a high reflective material on the rear surface of the light guide plate 840 or the front surface of the bottom cover 810. .

여기서, 반사판(820)은 반사율이 높고 초박형으로 사용 가능한 소재를 사용할 수 있고, 폴리에틸렌 테레프탈레이트(PolyEthylene Terephtalate; PET)를 사용할 수 있다.Here, the reflective plate 820 may use a material having a high reflectance and being extremely thin, and may use polyethylene terephthalate (PET).

그리고, 도광판(830)은 폴리메틸메타크릴레이트(PolyMethylMethAcrylate; PMMA), 폴리카보네이트(PolyCarbonate; PC), 또는 폴리에틸렌(PolyEthylene; PE) 등으로 형성될 수 있다.The light guide plate 830 may be formed of polymethyl methacrylate (PMMA), polycarbonate (PC), polyethylene (PE), or the like.

그리고, 제1 프리즘 시트(850)는 지지 필름의 일면에, 투광성이면서 탄성을 갖는 중합체 재료로 형성될 수 있으며, 중합체는 복수 개의 입체구조가 반복적으로 형성된 프리즘층을 가질 수 있다. 여기서, 복수 개의 패턴은 도시된 바와 같이 마루와 골이 반복적으로 스트라이프 타입으로 구비될 수 있다.In addition, the first prism sheet 850 may be formed of a light transmitting and elastic polymer material on one surface of the support film, and the polymer may have a prism layer in which a plurality of three-dimensional structures are repeatedly formed. Here, the plurality of patterns may be provided in the stripe type and the valley repeatedly as shown.

그리고, 제2 프리즘 시트(860)에서 지지 필름 일면의 마루와 골의 방향은, 제1 프리즘 시트(850) 내의 지지필름 일면의 마루와 골의 방향과 수직할 수 있다.In addition, the direction of the floor and the valley of one surface of the support film in the second prism sheet 860 may be perpendicular to the direction of the floor and the valley of one surface of the support film in the first prism sheet 850.

이는 발광 모듈과 반사 시트로부터 전달된 빛을 디스플레이 패널(1870)의 전면으로 고르게 분산하기 위함이다.This is to evenly distribute the light transmitted from the light emitting module and the reflective sheet to the front surface of the display panel 1870.

그리고, 도시되지는 않았으나, 도광판(840)과 제1 프리즘 시트(850) 사이에 확산 시트가 배치될 수 있다. 확산 시트는 폴리에스터와 폴리카보네이트 계열의 재료로 이루어질 수 있으며, 백라이트 유닛으로부터 입사된 빛을 굴절과 산란을 통하여 광 투사각을 최대로 넓힐 수 있다. 그리고, 확산 시트는 광확산제를 포함하는 지지층과, 광출사면(제1 프리즘 시트 방향)과 광입사면(반사시트 방향)에 형성되며 광확산제를 포함하지 않는 제1 레이어와 제2 레이어를 포함할 수 있다.Although not shown, a diffusion sheet may be disposed between the light guide plate 840 and the first prism sheet 850. The diffusion sheet may be made of a polyester and polycarbonate-based material, and may maximize the light projection angle through refraction and scattering of light incident from the backlight unit. The diffusion sheet is formed on a support layer including a light diffusing agent, a first layer and a second layer which are formed on a light exit surface (first prism sheet direction) and a light incident surface (reflective sheet direction) and do not include a light diffusing agent. It may include.

실시 예에서 확산 시트, 제1 프리즘시트(850), 및 제2 프리즘시트(860)가 광학 시트를 이루는데, 광학 시트는 다른 조합 예를 들어, 마이크로 렌즈 어레이로 이루어지거나 확산 시트와 마이크로 렌즈 어레이의 조합 또는 하나의 프리즘 시트와 마이크로 렌즈 어레이의 조합 등으로 이루어질 수 있다.In an embodiment, the diffusion sheet, the first prism sheet 850, and the second prism sheet 860 form an optical sheet, which optical sheet is formed of another combination, for example, a micro lens array or a diffusion sheet and a micro lens array. Or a combination of one prism sheet and a micro lens array.

디스플레이 패널(870)은 액정 표시 패널(Liquid crystal display)가 배치될 수 있는데, 액정 표시 패널(860) 외에 광원을 필요로 하는 다른 종류의 표시 장치가 구비될 수 있다.A liquid crystal display panel may be disposed on the display panel 870. In addition to the liquid crystal display panel 860, another type of display device that requires a light source may be provided.

이상에서 실시 예들에 설명된 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시 예에 포함되며, 반드시 하나의 실시 예에만 한정되는 것은 아니다. 나아가, 각 실시 예에서 예시된 특징, 구조, 효과 등은 실시 예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시 예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.Features, structures, effects, and the like described in the above embodiments are included in at least one embodiment of the present invention, and are not necessarily limited to only one embodiment. Furthermore, the features, structures, effects, and the like illustrated in each embodiment may be combined or modified with respect to other embodiments by those skilled in the art to which the embodiments belong. Therefore, it should be interpreted that the contents related to such a combination and modification are included in the scope of the present invention.

100: 기판 115: 버퍼층
120: 발광 구조물 122: 제1 도전형 반도체층
124: 활성층 125: 캐리어 주입층
126: 전자 저지층 127: 제2 도전형 반도체층
130: 전도층 142: 제1 전극
144: 제2 전극 QW1 내지 QWn: 우물층
QB1 내지 QBn: 장벽층.
100 substrate 115 buffer layer
120: light emitting structure 122: first conductive semiconductor layer
124: active layer 125: carrier injection layer
126: electron blocking layer 127: second conductivity type semiconductor layer
130: conductive layer 142: first electrode
144: second electrode QW1 to QWn: well layer
QB1 to QBn: barrier layer.

Claims (5)

제1 도전형 반도체층;
상기 제1 도전형 반도체층 상에 배치되는 제2 도전형 반도체층;
상기 제1 도전형 반도체층과 상기 제2 도전형 반도체층 사이에 배치되고, 우물층들 및 장벽층들을 포함하는 활성층; 및
상기 활성층과 상기 제2 도전형 반도체층 사이에 배치되고, 제2 도전형 도펀트가 도핑된 캐리어 주입층을 포함하며,
상기 캐리어 주입층의 에너지 밴드 갭은 상기 활성층으로부터 상기 제2 도전형 반도체층 방향으로 감소하고,
상기 캐리어 주입층은 상기 우물층들로부터 이격되고,
상기 장벽층들 중 상기 제2 도전형 반도체층에 가장 인접한 마지막 장벽층은 상기 캐리어 주입층과 상기 우물층들 중 상기 제2 도전형 반도체층에 가장 인접한 마지막 우물층에 접하고,
상기 마지막 장벽층의 두께는 상기 장벽층들 중에서 상기 마지막 장벽층을 제외한 나머지 장벽층들 각각의 두께보다 두껍고,
상기 마지막 장벽층은,
상기 마지막 우물층에 접하는 제1 부분;
상기 캐리어 주입층에 접하는 제3 부분; 및
상기 제1 부분과 상기 제3 부분 사이에 위치하는 제2 부분을 포함하며,
상기 제2 부분의 에너지 밴드 갭은 상기 나머지 장벽층들 각각의 에너지 밴드 갭보다 크고,
상기 제2 부분은 알루미늄을 포함하고,
상기 제2 부분의 에너지 밴드 갭은 상기 제1 부분 및 상기 제3 부분 각각의 에너지 밴드 갭보다 크고,
상기 제2 부분의 에너지 밴드 갭은 균일하거나, 상기 활성층에서 상기 제2 도전형 반도체층 방향으로 갈수록 점차 증가하거나 또는 점차 감소하는 발광 소자.
A first conductivity type semiconductor layer;
A second conductive semiconductor layer disposed on the first conductive semiconductor layer;
An active layer disposed between the first conductive semiconductor layer and the second conductive semiconductor layer, the active layer including well layers and barrier layers; And
A carrier injection layer disposed between the active layer and the second conductive semiconductor layer and doped with a second conductive dopant,
The energy band gap of the carrier injection layer decreases from the active layer toward the second conductive semiconductor layer,
The carrier injection layer is spaced apart from the well layers,
The last barrier layer closest to the second conductivity type semiconductor layer among the barrier layers is in contact with the last well layer closest to the second conductivity type semiconductor layer among the carrier injection layer and the well layers,
The thickness of the last barrier layer is thicker than the thickness of each of the barrier layers except for the last barrier layer among the barrier layers,
The last barrier layer is
A first portion in contact with the last well layer;
A third portion in contact with the carrier injection layer; And
A second portion located between the first portion and the third portion,
The energy band gap of the second portion is greater than the energy band gap of each of the remaining barrier layers,
The second portion comprises aluminum,
An energy band gap of the second portion is greater than an energy band gap of each of the first portion and the third portion,
The energy band gap of the second portion is uniform, or gradually increases or decreases gradually from the active layer toward the second conductive semiconductor layer.
삭제delete 삭제delete 삭제delete 삭제delete
KR1020130102976A 2013-08-29 2013-08-29 A light emitting device KR102076242B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130102976A KR102076242B1 (en) 2013-08-29 2013-08-29 A light emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130102976A KR102076242B1 (en) 2013-08-29 2013-08-29 A light emitting device

Publications (2)

Publication Number Publication Date
KR20150025373A KR20150025373A (en) 2015-03-10
KR102076242B1 true KR102076242B1 (en) 2020-02-12

Family

ID=53021621

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130102976A KR102076242B1 (en) 2013-08-29 2013-08-29 A light emitting device

Country Status (1)

Country Link
KR (1) KR102076242B1 (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100906760B1 (en) * 2001-03-28 2009-07-09 니치아 카가쿠 고교 가부시키가이샤 Nitride semiconductor device

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101855064B1 (en) * 2011-09-15 2018-06-08 엘지이노텍 주식회사 Light emitting device
KR101838022B1 (en) * 2011-12-08 2018-03-13 엘지이노텍 주식회사 Light emitting device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100906760B1 (en) * 2001-03-28 2009-07-09 니치아 카가쿠 고교 가부시키가이샤 Nitride semiconductor device

Also Published As

Publication number Publication date
KR20150025373A (en) 2015-03-10

Similar Documents

Publication Publication Date Title
EP2858128A1 (en) Light emitting diode
US9647175B2 (en) Light emitting element and lighting device comprising same
EP2827387B1 (en) Light emitting device
KR101799450B1 (en) A light emitting device and a light emitting device package
JP5709949B2 (en) Light emitting element
KR101954205B1 (en) A light emitting device
US9773948B2 (en) Light emitting device
KR101880445B1 (en) Light emitting device, method of fabricating light emitting device, light emitting device package, and light unit
KR101663192B1 (en) A light emitting device
KR102476036B1 (en) A light emitting device
KR101850433B1 (en) Light emitting device
KR102156374B1 (en) A light emitting device
KR20130065096A (en) Light emitting device
KR20120137180A (en) Light emitting device and light emitting device package
KR102076242B1 (en) A light emitting device
KR101888605B1 (en) Light emitting device
KR102187504B1 (en) Light emitting device
KR101838022B1 (en) Light emitting device
KR20140012465A (en) Light emitting device, light emitting device package, and light unit
KR101861636B1 (en) Light emitting device
KR101998764B1 (en) A light emitting device
KR102239624B1 (en) A light emitting device package
KR102119731B1 (en) Light emitting device
KR102098363B1 (en) Light Emitting Device
KR102187508B1 (en) Light emitting device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant