[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR101850433B1 - Light emitting device - Google Patents

Light emitting device Download PDF

Info

Publication number
KR101850433B1
KR101850433B1 KR1020110068673A KR20110068673A KR101850433B1 KR 101850433 B1 KR101850433 B1 KR 101850433B1 KR 1020110068673 A KR1020110068673 A KR 1020110068673A KR 20110068673 A KR20110068673 A KR 20110068673A KR 101850433 B1 KR101850433 B1 KR 101850433B1
Authority
KR
South Korea
Prior art keywords
layer
light emitting
semiconductor layer
emitting device
disposed
Prior art date
Application number
KR1020110068673A
Other languages
Korean (ko)
Other versions
KR20130008141A (en
Inventor
윤재인
나종호
심세환
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020110068673A priority Critical patent/KR101850433B1/en
Publication of KR20130008141A publication Critical patent/KR20130008141A/en
Application granted granted Critical
Publication of KR101850433B1 publication Critical patent/KR101850433B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/025Physical imperfections, e.g. particular concentration or distribution of impurities
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • H01L33/30Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

실시 예는 제1 반도체층과, 상기 제1 반도체층 상에 배치되는 제2 반도체층과, 상기 제1 반도체층과 상기 제2 반도체층 사이에 배치되며, 양자 우물층들과 양자 장벽층들을 포함하는 활성층과, 상기 활성층과 상기 제2 반도체층 사이에 배치되는 차단층과, 상기 활성층과 상기 차단층 사이에 배치되는 캐리어 보충층을 포함하며, 상기 캐리어 보충층은 상기 제2 반도체층과 동일한 도전형의 도펀트가 도핑되며, 상기 캐리어 보충층과 상기 제2 반도체층 각각에 도핑되는 도펀트의 농도는 서로 다르다.An embodiment includes a first semiconductor layer, a second semiconductor layer disposed on the first semiconductor layer, and a second semiconductor layer disposed between the first semiconductor layer and the second semiconductor layer and including quantum well layers and quantum barrier layers A barrier layer disposed between the active layer and the second semiconductor layer; and a carrier supplement layer disposed between the active layer and the barrier layer, the carrier supplement layer having the same conductivity as the second semiconductor layer Type dopant is doped, and the concentrations of dopants doped in the carrier supplement layer and the second semiconductor layer are different from each other.

Description

발광 소자{Light emitting device}[0001]

실시 예는 발광 소자 및 발광 소자 패키지에 관한 것이다.Embodiments relate to a light emitting device and a light emitting device package.

반도체의 3-5족 또는 2-6족 화합물 반도체 물질을 이용한 발광 다이오드(Ligit Emitting Diode)나 레이저 다이오드와 같은 발광 소자는 박막 성장 기술 및 소자 재료의 개발로 적색, 녹색, 청색 및 자외선 등 다양한 색을 구현할 수 있으며, 형광 물질을 이용하거나 색을 조합함으로써 효율이 좋은 백색 광선도 구현이 가능하며, 형광등, 백열등 등 기존의 광원에 비해 저소비전력, 반영구적인 수명, 빠른 응답속도, 안전성, 환경친화성의 장점을 가진다.BACKGROUND ART Light emitting devices such as a light emitting diode (LD) or a laser diode using semiconductor materials of Group 3-5 or 2-6 group semiconductors are widely used for various colors such as red, green, blue, and ultraviolet And it is possible to realize white light rays with high efficiency by using fluorescent materials or colors, and it is possible to realize low energy consumption, semi-permanent life time, quick response speed, safety and environment friendliness compared to conventional light sources such as fluorescent lamps and incandescent lamps .

일반적으로 발광 다이오드에 사용되는 에피 구조는 전자 주입층, 활성층, 및 정공 주입층으로 구성되다. 그리고 활성층은 다중 양자 우물 구조일 수 있으며, 일반적으로 도핑되지 않은 3족-5족 반도체의 이종 접합으로 구성될 수 있다. In general, an epitaxial structure used in a light emitting diode is composed of an electron injection layer, an active layer, and a hole injection layer. The active layer may be a multi-quantum well structure, and may generally be composed of hetero-junctions of undoped Group III-V semiconductors.

발광 다이오드의 광도나 동작 전압 등은 전자 주입층 및 정공 주입층으로부터 활성층으로 전달되는 전자와 정공의 주입 효율 및 재결합율로 결정될 수 있다.The light intensity or the operating voltage of the light emitting diode can be determined by the injection efficiency and recombination rate of electrons and holes transferred from the electron injection layer and the hole injection layer to the active layer.

이러한 전자와 정공의 주입 효율 및 재결합률 등을 향상시키기 위하여 활성층과 정공 주입층 사이에 전자 차단층(electron blocking layer, EBL)이 형성될 수 있다. 상술한 발광 다이오드의 구조, 전자 주입층, 활성층, 전자 차단층, 및 정공 주입층에 관해서는 공개번호 2008-0010136을 참조할 수 있다.An electron blocking layer (EBL) may be formed between the active layer and the hole injection layer in order to improve injection efficiency and recombination rate of electrons and holes. For the structure of the above-described light emitting diode, the electron injection layer, the active layer, the electron blocking layer, and the hole injection layer, please refer to Publication No. 2008-0010136.

실시 예는 광도를 향상시키고, 동작 전압을 감소시킬 수 있는 발광 소자를 제공한다.The embodiment provides a light emitting device capable of improving the brightness and reducing the operating voltage.

실시 예에 따른 발광 소자는 제1 반도체층, 상기 제1 반도체층 상에 배치되는 제2 반도체층, 상기 제1 반도체층과 상기 제2 반도체층 사이에 배치되며, 양자 우물층들과 양자 장벽층들을 포함하는 활성층, 상기 활성층과 상기 제2 반도체층 사이에 배치되는 차단층, 및 상기 활성층과 상기 차단층 사이에 배치되는 캐리어 보충층을 포함하며, 상기 캐리어 보충층은 상기 제2 반도체층과 동일한 도전형의 도펀트가 도핑되며, 상기 캐리어 보충층과 상기 제2 반도체층 각각에 도핑되는 도펀트의 농도는 서로 다르다.The light emitting device according to the embodiment includes a first semiconductor layer, a second semiconductor layer disposed on the first semiconductor layer, and a second semiconductor layer disposed between the first semiconductor layer and the second semiconductor layer, wherein the quantum well layers and the quantum barrier layer A barrier layer disposed between the active layer and the second semiconductor layer, and a carrier supplement layer disposed between the active layer and the barrier layer, wherein the carrier supplement layer is the same as the second semiconductor layer The conductivity type dopant is doped, and the concentration of the dopant doped in each of the carrier supplement layer and the second semiconductor layer is different from each other.

상기 캐리어 보충층에 도핑되는 제1 도펀트의 농도는 상기 제2 반도체층에 도핑되는 제2 도펀트의 농도보다 작을 수 있다.The concentration of the first dopant doped in the carrier supplement layer may be smaller than the concentration of the second dopant doped in the second semiconductor layer.

상기 캐리어 보충층의 두께는 3nm ~ 15nm일 수 있다.The thickness of the carrier supplement layer may be 3 nm to 15 nm.

상기 캐리어 보충층과 상기 제2 반도체층 각각에 도핑되는 도펀트는 P형 도펀트일 수 있다.The dopant doped in each of the carrier supplement layer and the second semiconductor layer may be a P-type dopant.

상기 제1 도펀트의 농도는 상기 제2 도펀트 농도의 1/20배 ~ 1/2배일 수 있다. 상기 제1 도펀트의 농도는 1*1019 cm-3 ~ 2*1019 cm- 3 이고, 상기 제2 도펀트의 농도는 1*1020cm-3 ~ 2*1020cm-3 일 수 있다.The concentration of the first dopant may be 1/20 to 1/2 times the concentration of the second dopant. The concentration of the first dopant is 1 * 10 19 cm -3 ~ 2 * 10 19 cm - 3 and the concentration of the second dopant may be a 1 * 10 20 cm -3 ~ 2 * 10 20 cm -3.

상기 캐리어 보충층 및 상기 제2 도전형 반도체층은 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 가지며, Mg, Zn, Ca, Sr, 또는 Ba이 도핑될 수 있다.Wherein the carrier supplement layer and the second conductivity type semiconductor layer have a composition formula of In x Al y Ga 1 -x- y N (0? X? 1, 0? Y? 1, 0? X + y? Mg, Zn, Ca, Sr, or Ba may be doped.

상기 발광 소자는 상기 제1 반도체층 아래에 배치되는 기판, 상기 제2 반도체층 상에 배치되는 전도층, 상기 제1 도전형 반도체층과 오믹 접촉하는 제1 전극; 및 상기 전도층 상에 배치되는 제2 전극을 더 포함할 수 있다.The light emitting device includes a substrate disposed below the first semiconductor layer, a conductive layer disposed on the second semiconductor layer, a first electrode in ohmic contact with the first conductive semiconductor layer, And a second electrode disposed on the conductive layer.

또한 상기 발광 소자는 상기 제2 반도체층 아래에 배치되는 오믹층, 상기 오믹층 아래에 배치되는 반사층, 상기 발광 구조물 측면에 배치되는 패시베이션층, 및 상기 제1 반도체층 상에 배치되는 제1 전극을 더 포함할 수 있다.The light emitting device may further include an ohmic layer disposed under the second semiconductor layer, a reflective layer disposed under the ohmic layer, a passivation layer disposed on a side surface of the light emitting structure, and a first electrode disposed on the first semiconductor layer, .

실시 예는 광도를 향상시키고, 동작 전압을 감소시킬 수 있다.Embodiments can improve the brightness and reduce the operating voltage.

도 1은 실시 예에 따른 발광 소자의 단면도를 나타낸다.
도 2는 도 1에 도시된 발광 구조물의 에너지 밴드 다이어그램 나타낸다.
도 3은 도 1에 도시된 발광 소자의 동작 전압을 나타낸다.
도 4는 전류 인가시 일반적인 발광 소자의 다중 양자 우물 구조의 에너지 밴드 다이어그램을 나타낸다.
도 5는 전류 인가시 도 1에 도시된 발광 소자의 다중 양자 우물 구조의 에너지 밴드 다이어그램을 나타낸다.
도 6은 다른 실시 예에 따른 발광 소자를 나타낸다.
도 7은 실시 예에 따른 발광 소자 패키지를 나타낸다.
도 8은 실시 예에 따른 발광 소자 패키지를 포함하는 조명 장치의 분해 사시도이다.
도 9a는 실시 예에 따른 발광 소자 패키지를 포함하는 표시 장치를 나타낸다.
도 9b는 도 9a에 도시된 표시 장치의 광원 부분의 단면도이다.
1 is a cross-sectional view of a light emitting device according to an embodiment.
Fig. 2 shows an energy band diagram of the light emitting structure shown in Fig.
Fig. 3 shows the operating voltage of the light emitting device shown in Fig.
FIG. 4 shows an energy band diagram of a multiple quantum well structure of a general light emitting device upon current application.
Fig. 5 shows an energy band diagram of a multiple quantum well structure of the light emitting device shown in Fig. 1 when current is applied.
6 shows a light emitting device according to another embodiment.
7 shows a light emitting device package according to an embodiment.
8 is an exploded perspective view of a lighting device including a light emitting device package according to an embodiment.
9A shows a display device including a light emitting device package according to an embodiment.
Fig. 9B is a sectional view of the light source portion of the display device shown in Fig. 9A.

이하 실시 예들을 첨부한 도면을 참조하여 설명한다. Hereinafter, embodiments will be described with reference to the accompanying drawings.

실시 예들의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "위(on)"에 또는 "아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "위(on)"와 "아래(under)"는 "직접(directly)" 또는 "다른 층을 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한 각 층의 위 또는 아래에 대한 기준은 도면을 기준으로 설명한다.In the description of the embodiments, it is to be understood that each layer (film), region, pattern or structure is formed "on" or "under" a substrate, each layer The terms " on "and " under " encompass both being formed" directly "or" indirectly " In addition, the criteria for above or below each layer will be described with reference to the drawings.

도면에서 각층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제 크기를 전적으로 반영하는 것은 아니다. 이하 첨부된 도면을 참고로 실시 예에 따른 발광 소자를 설명한다.The thickness and size of each layer in the drawings are exaggerated, omitted, or schematically shown for convenience and clarity of explanation. Also, the size of each component does not entirely reflect the actual size. Hereinafter, a light emitting device according to an embodiment will be described with reference to the accompanying drawings.

도 1은 실시 예에 따른 발광 소자(100)의 단면도를 나타내며, 도 2는 도 1에 도시된 발광 구조물(120)의 에너지 밴드 다이어그램 나타낸다.FIG. 1 is a cross-sectional view of a light emitting device 100 according to an embodiment, and FIG. 2 is an energy band diagram of the light emitting structure 120 shown in FIG.

도 1 및 도 2를 참조하면, 발광 소자(100)는 기판(110)과, 제1 도전형 반도체층(122), 활성층(124), 캐리어 보충층(125), 전자 차단층(Electron Blocking Layer, EBL), 제2 도전형 반도체층(128)을 포함하는 발광 구조물(120), 전도층(130), 제1 전극(142), 및 제2 전극(144)을 포함한다.1 and 2, a light emitting device 100 includes a substrate 110, a first conductive semiconductor layer 122, an active layer 124, a carrier supplement layer 125, an electron blocking layer A conductive layer 130, a first electrode 142 and a second electrode 144. The light emitting structure 120 includes a first conductive semiconductor layer 128, a second conductive semiconductor layer 128, and a second conductive semiconductor layer 128.

기판(110)은 발광 구조물(120)을 지지한다. 기판(110)은 사파이어 기판, 실리콘(Si) 기판, 산화아연(ZnO) 기판, 및 질화물 반도체 기판 중 어느 하나 또는 GaN, InGaN, AlGaN, AlInGaN 중에서 적어도 어느 하나가 적층된 템플레이트(Template) 기판일 수 있다.The substrate 110 supports the light emitting structure 120. The substrate 110 may be any one of a sapphire substrate, a silicon substrate, a zinc oxide (ZnO) substrate, a nitride semiconductor substrate, or a template substrate in which at least one of GaN, InGaN, AlGaN, and AlInGaN is stacked. have.

발광 구조물(120)은 기판(110) 상에 배치되며, 빛을 발생시킨다.The light emitting structure 120 is disposed on the substrate 110, and generates light.

발광 구조물(120)은 제1 도전형 반도체층(122), 활성층(124), 캐리어 보충층(125), 차단층(Electron Blocking Layer, 126), 및 제2 도전형 반도체층(128)이 기판(110) 상에 순차로 적층된 구조일 수 있다. 또한 발광 구조물(120)은 제1 도전형 반도체층(122)의 일부를 노출할 수 있다. The light emitting structure 120 includes a first conductive semiconductor layer 122, an active layer 124, a carrier supplement layer 125, an electron blocking layer 126, and a second conductive semiconductor layer 128, (110). ≪ / RTI > The light emitting structure 120 may expose a part of the first conductivity type semiconductor layer 122.

예컨대, 제1 도전형 반도체층(122)의 일부가 노출되도록 제2 도전형 반도체층(126), 활성층(124), 캐리어 보충층(125), 전자 차단층(126), 및 제1 도전형 반도체층(122)의 일부가 식각될 수 있다.For example, the second conductivity type semiconductor layer 126, the active layer 124, the carrier supplement layer 125, the electron blocking layer 126, and the first conductive type semiconductor layer 122 are formed to expose a part of the first conductivity type semiconductor layer 122, A part of the semiconductor layer 122 can be etched.

격자 상수 및 열 팽창 계수의 차이를 완화시키기 위하여 기판(110)과 발광 구조물(120) 사이에는 버퍼층(미도시)이 개재될 수 있으며, 또한 제1 도전형 반도체층(122)의 결정성 향상을 위하여 불순물이 도핑되지 않은 언도프트 반도체층(미도시)이 개재될 수 있다.A buffer layer (not shown) may be interposed between the substrate 110 and the light emitting structure 120 to mitigate the difference between the lattice constant and the thermal expansion coefficient, and the crystallinity of the first conductivity type semiconductor layer 122 may be improved An undoped semiconductor layer (not shown) may be interposed.

이때 버퍼층은 저온 성장될 수 있으며, 그 물질은 GaN층 또는 AlN층일 수 있으나, 이에 한정되는 것은 아니며, 언도프트 반도체층은 n형 도펀트가 도핑되지 않아 제1 도전형 반도체층(122)에 비하여 낮은 전기 전도성을 갖는 것을 제외하고는 제1 도전형 반도체층(122)과 동일할 수 있다.At this time, the buffer layer may be grown at a low temperature, and the material may be a GaN layer or an AlN layer, but the present invention is not limited thereto. The n-type dopant is not doped, And may be the same as the first conductivity type semiconductor layer 122 except for having electrical conductivity.

전도층(130)은 전반사를 감소시킬 뿐만 아니라, 투광성이 좋기 때문에 활성층(124)으로부터 제2 도전형 반도체층(126)으로 방출되는 빛의 추출 효율을 증가시킬 수 있다.The conductive layer 130 not only reduces the total reflection but also increases light extraction efficiency of the light emitted from the active layer 124 to the second conductivity type semiconductor layer 126 because of its good translucency.

전도층(130)은 투명 전도성 산화물, 예컨대, ITO(Indium Tin Oxide), TO(Tin Oxide), IZO(Indium Zinc Oxide), ITZO(Indium Tin Zinc Oxide), IAZO(Indium Aluminum Zinc Oxide), IGZO(Indium Gallium Zinc Oxide), IGTO(Indium Gallium Tin Oxide), AZO(Aluminum Zinc Oxide), ATO(Antimony tin Oxide), GZO(Gallium Zinc Oxide), IrOx, RuOx,RuOx/ITO, Ni, Ag, Ni/IrOx/Au, 또는 Ni/IrOx/Au/ITO 중 하나 이상을 이용하여 단층 또는 다층으로 이루어질 수 있다.The conductive layer 130 may be formed of a transparent conductive oxide such as indium tin oxide (ITO), tin oxide (ITO), indium zinc oxide (IZO), indium tin zinc oxide (ITZO), indium aluminum zinc oxide Indium Gallium Zinc Oxide), IGTO (Indium Gallium Tin Oxide), AZO (Aluminum Zinc Oxide), ATO (Antimony Tin Oxide), GZO (Gallium Zinc Oxide), IrOx, RuOx, RuOx / ITO, Ni, / Au, or Ni / IrOx / Au / ITO.

제1 전극(142)은 노출되는 제1 도전형 반도체층(122) 상에 배치되며, 제1 도전형 반도체층(122)과 오믹 접촉한다. 제2 전극(144)은 전도층(130) 상에 배치된다.The first electrode 142 is disposed on the exposed first conductive semiconductor layer 122 and is in ohmic contact with the first conductive semiconductor layer 122. The second electrode 144 is disposed on the conductive layer 130.

이하 발광 구조물(120)에 대하여 구체적으로 설명한다.Hereinafter, the light emitting structure 120 will be described in detail.

제1 도전형 반도체층(122)은 기판(110) 상에 배치되며, 질화물 반도체층일 수 있다. 예컨대, 제1 도전형 반도체층(122)은 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료, 예를 들어 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, 및 AlInN 중 어느 하나일 수 있으며, 제1 도전형 도펀트(예컨대, Si, Ge, Sn, Se, 또는 Te 등의 n형 도펀트)가 도핑될 수 있다. 도 2에서는 제1 도전형 반도체층(122)을 전자 주입층으로 표현하고, 제2 도전형 반도체층(128)을 정공 주입층으로 표현한다. 제1 도전형 반도체층(122)의 두께는 6nm ~ 8nm일 수 있다.The first conductive semiconductor layer 122 is disposed on the substrate 110 and may be a nitride semiconductor layer. For example, the first conductivity type semiconductor layer 122 may be a semiconductor material having a composition formula of In x Al y Ga 1 -x- y N (0? X? 1, 0? Y? 1, 0? X + (For example, an n-type dopant such as Si, Ge, Sn, Se, or Te) may be any one of GaN, AlN, AlGaN, InGaN, InN, InAlGaN and AlInN Lt; / RTI > In FIG. 2, the first conductivity type semiconductor layer 122 is represented by an electron injection layer, and the second conductivity type semiconductor layer 128 is represented by a hole injection layer. The thickness of the first conductivity type semiconductor layer 122 may be 6 nm to 8 nm.

제2 도전형 반도체층(126)은 제1 도전형 반도체층(122) 상에 배치되며, 질화물 반도체층일 수 있다. 제2 도전형 반도체층(126)은 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료, 예를 들어 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN 주 어느 하나일 수 있으며, 제2 도전형 도펀트(예컨대, Mg, Zn, Ca, Sr, 또는 Ba 등의 p형 도펀트)가 도핑될 수 있다. 제2 도전형 반도체층(126)의 두께는 40nm ~ 80nm일 수 있다.The second conductive semiconductor layer 126 is disposed on the first conductive semiconductor layer 122 and may be a nitride semiconductor layer. The second conductive semiconductor layer 126 may be a semiconductor material having a composition formula of In x Al y Ga 1 -x- y N (0? X? 1, 0? Y? 1, 0? X + y? (For example, a p-type dopant such as Mg, Zn, Ca, Sr, or Ba) may be doped in the second conductive type dopant, for example, GaN, AlN, AlGaN, InGaN, InN, InAlGaN, have. The thickness of the second conductivity type semiconductor layer 126 may be 40 nm to 80 nm.

활성층(124)은 제1 도전형 반도체층(122) 및 제2 도전형 반도체층(128) 사이에 배치된다. 활성층(124)은 전자 주입층(122)으로부터 제공되는 전자(electron)와 정공 주입층(128)으로부터 제공되는 정공(hole)의 결합(recombination) 과정에서 발생하는 에너지에 의해 광을 생성할 수 있다.The active layer 124 is disposed between the first conductivity type semiconductor layer 122 and the second conductivity type semiconductor layer 128. The active layer 124 can generate light by energy generated in the recombination process of the electron provided from the electron injection layer 122 and the hole provided from the hole injection layer 128 .

활성층(124)은 단일 양자 우물 구조, 다중 양자 우물 구조, 양자점 구조, 도는 양자선 구조 중 어느 하나를 포함할 수 있다. 활성층(124)이 양자 우물 구조일 경우, 활성층(124)은 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 우물층과 InaAlbGa1 -a- bN (0≤a≤1, 0≤b≤1, 0≤a+b≤1)의 조성식을 갖는 장벽층을 갖는 단일 또는 양자우물구조를 가질 수 있다.The active layer 124 may include any one of a single quantum well structure, a multiple quantum well structure, a quantum dot structure, and a quantum wire structure. In the case where the active layer 124 is a quantum well structure, the active layer 124 may be formed of In x Al y Ga 1 -x- y N (0? X? 1, 0? Y? 1, 0? X + And a barrier layer having a composition formula of In a Al b Ga 1 -a b N (0? A? 1, 0? B ? 1, 0? A + b? 1) Lt; / RTI >

도 2에서 활성층(124)은 복수의 양자 우물층들(QW1 내지 QWn, n>1인 자연수) 및 양자 장벽층들(QB1 내지 QBm, m>1인 자연수)을 포함 수 있다. 이때 양자 우물층과 양자 장벽층은 제1 도전형 반도체층과 캐리어 보충층(125) 사이에 교번하여 적어도 1회 이상 반복될 수 있다. 양자 장벽층들(QB1 내지 QBm, 예컨대, m=3)의 에너지 밴드 갭은 양자 우물층들(QW1 내지 QWn, 예컨대, n=3)의 에너지 밴드 갭보다 크다. 이때 양자 장벽층들(QB1 내지 QBm, 예컨대, m=3) 및 양자 우물층들(QW1 내지 QWn, 예컨대, n=3)은 도펀트가 도핑되지 않은 언도프트층일 수 있다.2, the active layer 124 may include a plurality of quantum well layers (QW1 to QWn, a natural number of n> 1) and quantum barrier layers (QB1 to QBm, m> 1). At this time, the quantum well layer and the quantum barrier layer may alternately be repeated at least once between the first conductive type semiconductor layer and the carrier supplement layer 125. The energy bandgap of the quantum barrier layers QB1 to QBm, e.g., m = 3 is larger than the energy bandgap of the quantum well layers QW1 to QWn, e.g., n = 3. At this time, the quantum barrier layers QB1 to QBm, e.g., m = 3, and the quantum well layers QW1 to QWn, e.g., n = 3 may be undoped undoped layers.

양자 장벽층들(QB1 내지 QBm, 예컨대, m=2) 각각의 두께는 5nm ~ 7nm일 수 있고, 양자 우물층들(QW1 내지 QWn, 예컨대, n=3) 각각의 두께는 2nm ~ 4nm일 수 있다. 예컨대, 양자 장벽층들(QB1 내지 QBm, 예컨대, m=2) 각각의 두께는 6nm 이고, 양자 우물층들(QW1 내지 QWn, 예컨대, n=3) 각각의 두께는 3nm일 수 있다.The thickness of each of the quantum barrier layers QB1 to QBm such as m = 2 may be between 5 nm and 7 nm and the thickness of each of the quantum well layers QW1 to QWn, e.g., n = 3 may be between 2 nm and 4 nm. have. For example, the thickness of each of the quantum barrier layers (QB1 to QBm, e.g., m = 2) is 6 nm, and the thickness of each of the quantum well layers (QW1 to QWn, e.g., n = 3) may be 3 nm.

이때 정공 주입층(128)으로부터 p형 도펀트(예컨대, Mg)가 활성층(124)으로 확산되는 것을 막기 위하여, 양자 장벽층들(QW1 내지 QWn, 예컨대, n=3) 중 마지막 양자 장벽층(QW3)의 두께는 활성층(124)의 나머지 양자 장벽층들(QB1 내지 QBm, 예컨대, m=2)의 두께와 동일하거나 클 수 있다. 마지막 양자 장벽층(QW3)은 정공 주입층(128)으로부터 p형 도펀트가 활성층(124)으로 침투하는 것을 방지하는 확산 방지층의 역할을 한다.At this time, in order to prevent the p-type dopant (for example, Mg) from diffusing from the hole injection layer 128 into the active layer 124, the last quantum barrier layer QW3 of the quantum barrier layers QW1 to QWn, May be equal to or greater than the thickness of the remaining quantum barrier layers (QB1 to QBm, e.g., m = 2) of the active layer 124. [ The final quantum barrier layer QW3 serves as a diffusion preventing layer for preventing the p-type dopant from penetrating the active layer 124 from the hole injection layer 128. [

캐리어 보충층(carrier supplement layer, 125)은 활성층(124) 및 전자 차단층(126) 사이에 배치되어, 활성층(124)에 캐리어(예컨대, 정공)를 보충해주는 역할을 한다.A carrier supplement layer 125 is disposed between the active layer 124 and the electron blocking layer 126 and serves to replenish carriers (e.g., holes) in the active layer 124.

캐리어 보충층(125)은 질화물 반도체층일 수 있다. 캐리어 보충층(125)은 InxAlyGa1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료, 예를 들어 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN 등에서 선택될 수 있으며, 제2 도전형 도펀트(예컨대, Mg, Zn, Ca, Sr, Ba 등의 p형 도펀트)가 도핑될 수 있다.The carrier supplement layer 125 may be a nitride semiconductor layer. The carrier supplement layer 125 may be formed of a semiconductor material having a composition formula of In x Al y Ga 1-xy N (0? X? 1, 0? Y? 1, 0? X + y? 1) , AlGaN, InGaN, InN, InAlGaN, AlInN and the like, and a second conductive dopant (for example, a p-type dopant such as Mg, Zn, Ca, Sr or Ba) may be doped.

캐리어 보충층(125)의 두께는 1nm ~ 15nm일 수 있다. 예컨대, 캐리어 보충층(125)의 두께는 3nm ~ 5nm일 수 있다. The thickness of the carrier supplement layer 125 may be 1 nm to 15 nm. For example, the thickness of the carrier supplement layer 125 may be 3 nm to 5 nm.

캐리어 보충층(125)에 도핑되는 제2 도전형 도펀트의 농도(이하 "제1 농도"라 한다)는 제2 도전형 반도체층(128)에 도핑되는 제2 도전형 도펀트의 농도(이하 "제2 농도"라 한다)와 다르다.The concentration (hereinafter referred to as "first concentration") of the second conductivity type dopant doped in the carrier supplement layer 125 is determined by the concentration of the second conductivity type dopant doped in the second conductivity type semiconductor layer 128 2 concentration ").

제1 농도는 제2 농도보다 작을 수 있을 수 있다. 또한 제1 농도는 제2 농도의 1/20배 ~ 1/2배일 수 있다. 예컨대, 캐리어 보충층(125)에 도핑되는 Mg의 제1 농도는 1*1019 cm-3 ~ 2*1019 cm-3 일 수 있고, 제2 도전형 반도체층(128)에 도핑되는 Mg의 제2 농도는 1*1020cm-3 ~ 2*1020cm-3 일 수 있다. 여기서 *는 곱셈 연산자이다.The first concentration may be less than the second concentration. The first concentration may be 1/20 times to 1/2 times the second concentration. For example, the first concentration of Mg doped in the carrier supplement layer 125 may be 1 * 10 19 cm -3 to 2 * 10 19 cm -3 , and the concentration of Mg doped in the second conductivity type semiconductor layer 128 The second concentration may be 1 * 10 20 cm -3 to 2 * 10 20 cm -3 . Where * is a multiplication operator.

캐리어 보충층(125)의 에너지 밴드 갭은 양자 장벽층들(QW1 내지 QWn, 예컨대, n=3)의 에너지 밴드 갭과 동일할 수 있다.The energy band gap of the carrier supplement layer 125 may be equal to the energy band gap of the quantum barrier layers QW1 to QWn, e.g., n = 3.

차단층(126)은 캐리어 보충층(125)과 제2 도전형 반도체층(128) 사이에 배치되며, 제1 도전형 반도체층(122)으로부터 활성층(124)으로 주입된 캐리어가 제2 도전형 반도체층(128)으로 이동하는 것을 차단하여 발광 효율을 향상시킬 수 있다.The blocking layer 126 is disposed between the carrier supplement layer 125 and the second conductivity type semiconductor layer 128. The carrier injected from the first conductivity type semiconductor layer 122 into the active layer 124 is a second conductivity type The light emitting efficiency can be improved by blocking the movement to the semiconductor layer 128.

예컨대, 차단층(126)은 도 2에 도시된 바와 같이, 전자 차단층일 수 있다. 이하 전자 차단층으로 설명하나, 실시 예가 이에 한정되는 것은 아니다.For example, the barrier layer 126 may be an electron blocking layer, as shown in FIG. Hereinafter, the electron blocking layer will be described as an electron blocking layer, but the embodiment is not limited thereto.

전자 차단층(126)은 캐리어 보충층(125)과 정공 주입층(128) 사이에 배치되며, 전자 주입층(122)으로부터 활성층(124)으로 주입된 전자가 정공 주입층(128)으로 이동하는 것을 차단하여 발광 효율을 향상시킬 수 있다. The electron blocking layer 126 is disposed between the carrier replenishment layer 125 and the hole injection layer 128 and electrons injected from the electron injection layer 122 into the active layer 124 move to the hole injection layer 128 The light emitting efficiency can be improved.

전자 차단층(126)은 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료일 수 있다. 예를 들어 전자 차단층(126)은 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN 중 어느 하나일 수 있다.The electron blocking layer 126 may be a semiconductor material having a composition formula of In x Al y Ga 1 -x- y N (0? X? 1, 0? Y? 1, 0? X + y? For example, the electron blocking layer 126 may be any one of GaN, AlN, AlGaN, InGaN, InN, InAlGaN, and AlInN.

전자 차단층(126)의 에너지 밴드 갭은 활성층(124)의 양자 장벽층들(QW1 내지 QWn, 예컨대, n=3)의 에너지 밴드 갭 및 캐리어 보충층(125)의 에너지 밴드 갭보다 클 수 있다. 또한 전자 차단층(126)의 에너지 밴드 갭은 정공 주입층(128)의 에너지 밴드 갭보다 크다. 전자 차단층(126)의 두께는 10nm ~ 60nm일 수 있다.The energy band gap of the electron blocking layer 126 may be greater than the energy band gap of the quantum barrier layers QW1 to QWn of the active layer 124 (e.g., n = 3) and the energy band gap of the carrier supplement layer 125 . The energy band gap of the electron blocking layer 126 is larger than the energy band gap of the hole injection layer 128. The thickness of the electron blocking layer 126 may be between 10 nm and 60 nm.

캐리어 보충층(125)의 두께는 활성층(124)의 마지막 장벽층(QW3)의 두께보다 작고, 마지막 장벽층(QW3)의 두께는 전자 차단층(126)의 두께보다 작을 수 있다. 또는 마지막 장벽층(QW3)의 두께는 캐리어 보충층(125)의 두께보다 작고, 캐리어 보충층(125)의 두께는 전자 차단층(126)의 두께보다 작을 수 있다.The thickness of the carrier supplement layer 125 may be smaller than the thickness of the final barrier layer QW3 of the active layer 124 and the thickness of the final barrier layer QW3 may be smaller than the thickness of the electron blocking layer 126. [ Or the thickness of the carrier supplement layer 125 may be smaller than the thickness of the electron blocking layer 126. The thickness of the carrier supplement layer 125 may be smaller than the thickness of the carrier supplement layer 125,

일반적으로 발광 소자의 광도 또는 동작 전압 등은 전자 주입층 및 정공 주입층으로부터 활성층으로 주입되는 전자 및 정공의 주입 효율 및 발광 재결합율에 의하여 결정될 수 있다. 다중 양자 우물 구조를 갖는 활성층 성장 후 도펀트(예컨대, p형 도펀트)가 도핑된 제2 도전형 반도체층(예컨대, 정공 주입층)이 성장되며, 제2 도전형 반도체층에 도핑되는 도펀트가 활성층으로 확산하는 것을 방지하기 위하여 활성층의 마지막 장벽층은 활성층의 나머지 다른 장벽층보다 두껍게 성장시킬 수 있다. 그러나 활성층 보호를 위하여 활성층의 마지막 장벽층을 두껍게 성장시킬 경우 정공 주입층과 활성층과의 거리가 증가하기 때문에, 정공 주입층으로부터 활성층으로의 정공의 주입 효율이 감소하여 발광 소자의 광도가 저하되고, 동작 전압의 상승을 유발시킬 수 있다.In general, the luminous intensity or the operating voltage of the light emitting device can be determined by the injection efficiency and the light emitting recombination ratio of electrons and holes injected from the electron injection layer and the hole injection layer into the active layer. A second conductive semiconductor layer (for example, a hole injection layer) doped with a dopant (for example, a p-type dopant) is grown after growing the active layer having a multiple quantum well structure, and a dopant doped in the second conductive semiconductor layer is grown as an active layer The last barrier layer of the active layer may be grown thicker than the other barrier layers of the active layer to prevent diffusion. However, when the last barrier layer of the active layer is thickened to protect the active layer, the distance between the hole injection layer and the active layer increases, so that the injection efficiency of holes from the hole injection layer to the active layer decreases, It is possible to cause an increase in the operating voltage.

그러나 실시 예는 활성층(124)의 마지막 장벽층(QB3)과 전자 차단층(126) 사이에 배치되고, 캐리어(예컨대, 정공)을 활성층(124)으로 추가적으로 보충하는 캐리어 보충층(125)을 구비함으로써, 발광 소자(100)의 광도를 향상시키고, 동작 전압을 감소시킬 수 있다. However, the embodiment is provided with a carrier supplement layer 125 disposed between the last barrier layer QB3 of the active layer 124 and the electron blocking layer 126 and further supplementing the carrier (e.g., holes) with the active layer 124 The luminous intensity of the light emitting element 100 can be improved and the operating voltage can be reduced.

도 3은 도 1에 도시된 발광 소자의 동작 전압을 나타낸다. 도 3은 일정한 바이어스 전류(예컨대, 20mA)를 얻기 위한 발광 소자(100)의 동작 전압 및 일반적인 발광 소자의 동작 전압을 나타낸다.Fig. 3 shows the operating voltage of the light emitting device shown in Fig. 3 shows an operating voltage of the light emitting device 100 for obtaining a constant bias current (e.g., 20 mA) and an operating voltage of a general light emitting device.

f1은 도 1에 도시된 실시 예에 따른 발광 소자(100)의 동작 전압을 나타내고, f2는 일반적인 발광 소자의 동작 전압을 나타낸다. x축은 동작 전압을 나타내며, 단위는 볼트(Volt)이다. y축은 빈도수, 즉 발광 소자의 개수를 나타낸다. f1 represents an operating voltage of the light emitting device 100 according to the embodiment shown in Fig. 1, and f2 represents a general operating voltage of the light emitting device. The x-axis represents the operating voltage and the unit is Volts. The y-axis represents the frequency, i.e., the number of light emitting elements.

도 3을 참조하면, 일반적인 발광 소자의 동작 전압과 비교할 때, 실시 예에 따른 발광 소자(100)의 동작 전압이 감소함을 알 수 있다.Referring to FIG. 3, it can be seen that the operating voltage of the light emitting device 100 according to the embodiment decreases when compared with the operating voltage of a general light emitting device.

도 4는 전류 인가시 일반적인 발광 소자의 다중 양자 우물 구조의 에너지 밴드 다이어그램을 나타내고, 도 5는 전류 인가시 도 1에 도시된 발광 소자(100)의 다중 양자 우물 구조의 에너지 밴드 다이어그램을 나타낸다. FIG. 4 shows an energy band diagram of a multiple quantum well structure of a light emitting device when a current is applied, and FIG. 5 shows an energy band diagram of a multiple quantum well structure of the light emitting device 100 shown in FIG.

일반적으로 전자 차단층은 활성층의 캐리어가 정공 주입층으로 오버플로우(overflow)되는 것을 차단하는 역할을 하지만, 반대에 정공 주입층의 정공이 활성층으로 이동하는 것을 방해할 수 있다.Generally, the electron blocking layer functions to prevent the carrier of the active layer from overflowing into the hole injection layer, but conversely, the hole of the hole injection layer may be prevented from moving to the active layer.

그러나, 도 4에 도시된 실선 동그라미(401)는 활성층의 마지막 장벽층, 및 전자 자단층 영역을 나타내며, 도 5에 도시된 실선 동그라미(501)는 활성층(124)의 마지막 장벽층(QW3), 캐리어 보충층(125), 및 전자 차단층(126) 영역을 나타낸다.The solid line circle 501 shown in FIG. 5 represents the last barrier layer QW3 of the active layer 124, the solid line circle 501 shown in FIG. A carrier supplement layer 125, and an electron blocking layer 126 region.

도 4 및 도 5를 참조하면, 일반적인 발광 소자와 비교할 때, 실시 예는 바이어스 인가시 밸런스 밴드(valence band)에서 정공에 대한 전자 차단층(126)의 간섭이 감소하여 정공 주입층으로부터 활성층(124)으로 정공의 이동이 증가할 수 있다.Referring to FIGS. 4 and 5, in the embodiment, when the bias is applied, the interference of the electron blocking layer 126 from the hole injection layer to the active layer 124 ) May increase the hole transport.

또한 실시 예는 바이어스 인가시 전자 차단층(126)의 두께가 줄어드는 효과가 나타나기 때문에 정공이 전자 차단층(126)을 터널링(tunneling)할 수 있어 정공 주입층으로부터 활성층(124)으로 정공의 이동이 증가할 수 있다.In addition, since the effect of reducing the thickness of the electron blocking layer 126 is shown when the bias is applied, the holes can tunnel the electron blocking layer 126 to move the holes from the hole injection layer to the active layer 124 .

즉 실시 예는 정공 주입층으로부터 활성층(124)으로 정공의 이동이 증가하여 광도를 향상시키고, 동작 전압을 감소시킬 수 있다.That is, in the embodiment, the movement of holes from the hole injection layer to the active layer 124 is increased to improve the brightness and reduce the operating voltage.

또한 실시 예는 캐리어 보충층(125)에 의하여 활성층(124)으로 별도로 정공이 공급되기 때문에 발광 효율 및 광도을 향상시키고, 동작 전압을 감소시킬 수 있다. In addition, since the embodiment supplies holes separately to the active layer 124 by the carrier supplement layer 125, it is possible to improve the luminous efficiency and brightness, and reduce the operating voltage.

도 6은 다른 실시 예에 따른 발광 소자(200)를 나타낸다. 도 6을 참조하면, 발광 소자(200)는 제2 전극층(205)과, 보호층(230)과, 제2 도전형 반도체층(128), 전자 차단층(126), 캐리어 보충층(125), 활성층(124), 및 제1 도전형 반도체층(122)을 포함하는 발광 구조물(240)과, 패시베이션층(250)과, 제1 전극(255)을 포함한다. 도 1과 동일한 도면 부호는 동일한 구성을 나타내며, 앞에서 설명한 내용과 중복되는 내용은 생략하거나 간략히 설명한다.6 shows a light emitting device 200 according to another embodiment. 6, the light emitting device 200 includes a second electrode layer 205, a passivation layer 230, a second conductive semiconductor layer 128, an electron blocking layer 126, a carrier supplement layer 125, An active layer 124 and a first conductive semiconductor layer 122, a passivation layer 250, and a first electrode 255. The same reference numerals as those in FIG. 1 denote the same components, and duplicate contents of the foregoing description will be omitted or briefly explained.

제2 전극층(205)은 지지 기판(210), 접합층(215), 반사층(220), 및 오믹층(225)을 포함한다. 지지 기판(210)은 발광 구조물(240)을 지지하며, 제1 전극(255)과 함께 발광 구조물(240)에 전원을 제공한다.The second electrode layer 205 includes a support substrate 210, a bonding layer 215, a reflective layer 220, and an ohmic layer 225. The support substrate 210 supports the light emitting structure 240 and provides power to the light emitting structure 240 together with the first electrode 255.

지지 기판(210)은 전도성 물질로 형성할 수 있으며, 예를 들어, 구리(Cu), 금(Au), 니켈(Ni), 몰리브덴(Mo), 또는 구리-텅스텐(Cu-W) 등과 같은 금속 물질 또는 Si, Ge, GaAs, ZnO, 및 SiC 중 적어도 하나를 포함하는 반도체일 수 있다.The support substrate 210 may be formed of a conductive material and may be formed of a metal such as copper (Cu), gold (Au), nickel (Ni), molybdenum (Mo), or copper-tungsten Material or a semiconductor including at least one of Si, Ge, GaAs, ZnO, and SiC.

접합층(215)은 지지 기판(210) 상에 배치된다. 접합층(215)은 본딩층으로서, 반사층(220) 아래에 형성된다. 접합층(215)은 반사층(220) 및 오믹층(225)에 접촉되어 반사층(220)과 오믹층(225)이 지지 기판(210)에 접합될 수 있도록 한다. 접합층(215)은 베리어 금속 또는 본딩 금속 등을 포함하며, 예를 들어, Ti, Au, Sn, Ni, Cr, Ga, In, Bi, Cu, Ag 또는 Ta 중 적어도 하나를 포함할 수 있다.The bonding layer 215 is disposed on the supporting substrate 210. The bonding layer 215 is formed as a bonding layer below the reflective layer 220. The bonding layer 215 is in contact with the reflective layer 220 and the ohmic layer 225 so that the reflective layer 220 and the ohmic layer 225 can be bonded to the supporting substrate 210. The bonding layer 215 includes a barrier metal or a bonding metal and may include at least one of Ti, Au, Sn, Ni, Cr, Ga, In, Bi, Cu, Ag or Ta.

반사층(220)은 접합층(215) 상에 배치된다. 반사층(220)은 발광 구조물(240)로부터 입사되는 광을 반사시켜 주어, 광 추출 효율을 개선시켜 줄 수 있다. 반사층(220)은 예를 들어, Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf 중 적어도 하나를 포함하는 금속 또는 합금으로 형성될 수 있다. 또한 반사층(220)은 금속(또는 합금)과 IZO, IZTO, IAZO, IGZO, IGTO, AZO, ATO 등의 투광성 전도성 물질을 포함하여 다층으로 형성할 수 있다. 예를 들어, 반사층(220은 IZO/Ni, AZO/Ag, IZO/Ag/Ni, 또는 AZO/Ag/Ni 등으로 형성할 수 있다. The reflective layer 220 is disposed on the bonding layer 215. The reflective layer 220 reflects light incident from the light emitting structure 240, thereby improving light extraction efficiency. The reflective layer 220 may be formed of a metal or an alloy including at least one of Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au and Hf. The reflective layer 220 may be formed of a multilayer structure including a metal (or an alloy) and a light-transmitting conductive material such as IZO, IZTO, IAZO, IGZO, IGTO, AZO, and ATO. For example, the reflective layer 220 may be formed of IZO / Ni, AZO / Ag, IZO / Ag / Ni, or AZO / Ag / Ni.

오믹층(225)은 반사층(220) 상에 배치된다. 오믹층(225)은 발광 구조물(240)의 제2 도전형 반도체층(128)에 오믹 접촉되어 발광 구조물(240)에 전원이 원활히 공급되도록 할 수 있다. 오믹층(225)은 투광성 전도층과 금속을 선택적으로 사용할 수 있으며, ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IrOx, RuOx, RuOx/ITO, Ni, Ag, Ni/IrOx/Au, 및 Ni/IrOx/Au/ITO 중 하나 이상을 이용하여 단층 또는 다층으로 구현할 수 있다.The ohmic layer 225 is disposed on the reflective layer 220. The ohmic layer 225 may be in ohmic contact with the second conductive semiconductor layer 128 of the light emitting structure 240 to supply power to the light emitting structure 240 smoothly. The ohmic layer 225 may selectively use a transparent conductive layer and a metal. The ohmic layer 225 may be made of a metal such as ITO (indium tin oxide), IZO (indium zinc oxide), IZTO (indium zinc tin oxide), IAZO indium gallium zinc oxide), IGTO (indium gallium tin oxide), AZO (aluminum zinc oxide), ATO (antimony tin oxide), GZO (gallium zinc oxide), IrO x , RuO x , RuO x / Ni / IrO x / Au, and Ni / IrO x / Au / ITO.

또한 다른 실시 예에서는 오믹층(225)을 생략하고, 반사층(220)으로 사용되는 물질을 제2 도전형 반도체층(242)과 오믹 접촉을 하는 물질로 선택하여 반사층(220)이 제2 도전형 반도체층(128)과 오믹 접촉하도록 할 수 있다.The ohmic layer 225 may be omitted and a material used as the reflective layer 220 may be selected as a material that makes an ohmic contact with the second conductive semiconductor layer 242 so that the reflective layer 220 may be a second conductive type The ohmic contact with the semiconductor layer 128 can be achieved.

보호층(230)은 제2 전극층(205)의 가장 자리 영역 상에 배치된다. 보호층(230)은 발광 구조물(240)과 접합층(215) 사이의 계면이 박리되어 발광 소자(200)의 신뢰성이 저하되는 현상을 감소시킬 수 있다. The protective layer 230 is disposed on the edge region of the second electrode layer 205. The protective layer 230 can reduce the phenomenon that the interface between the light emitting structure 240 and the bonding layer 215 is peeled off and the reliability of the light emitting device 200 is deteriorated.

보호층(230)은 접합층(215)의 가장 자리 영역 상에 배치될 수 있다. 접합층(215)이 형성되지 않는 경우에는 보호층(230)은 지지 기판(210)의 가장 자리 영역 상에 배치될 수 있다.The protective layer 230 may be disposed on the edge region of the bonding layer 215. When the bonding layer 215 is not formed, the protective layer 230 may be disposed on the edge region of the supporting substrate 210.

보호층(230)은 전도성을 갖는 물질 또는 비전도성을 갖는 물질일 수 있다. 예컨대, 전도성 보호층은 투명 전도성 산화막으로 형성되거나 금속 물질, 예컨대, Ti, Ni, Pt, Pd, Rh, Ir, W 중 적어도 어느 하나를 포함할 수 있다. The protective layer 230 may be a conductive material or a nonconductive material. For example, the conductive protective layer may be formed of a transparent conductive oxide film or may include at least one of a metal material such as Ti, Ni, Pt, Pd, Rh, Ir,

또한 예컨대, 비전도성 보호층은 반사층(220) 또는 오믹층(225)보다 전기 전도성이 낮은 물질, 제2 도전형의 반도체층(242)과 쇼트키 접촉을 형성하는 물질, 또는 전기 절연성 물질로 형성될 수 있다. 예를 들어, 비전도성 보호층은 ZnO 또는 SiO2로 형성될 수 있다.For example, the nonconductive protective layer may be formed of a material having a lower electrical conductivity than the reflective layer 220 or the ohmic layer 225, a material forming a Schottky contact with the second conductive semiconductor layer 242, or an electrically insulating material . For example, non-conductive protective layer may be formed of ZnO or SiO 2.

발광 구조물(240)은 제2 전극층(205) 상에 배치된다. 발광 구조물(240)은 제2 전극층(205) 상에 제2 도전형 반도체층(128), 전자 차단층(126), 캐리어 보충층(125), 활성층(124), 및 제1 도전형 반도체층(122)이 순차로 적층된 구조일 수 있다.The light emitting structure 240 is disposed on the second electrode layer 205. The light emitting structure 240 includes a second conductive semiconductor layer 128, an electron blocking layer 126, a carrier supplement layer 125, an active layer 124, and a first conductive semiconductor layer 128, (122) may be sequentially stacked.

캐리어 보충층(125)은 활성층(124)과 전자 차단층(126) 사이에 배치되며, 제2 도전형 반도체층(128)과는 별도로 활성층에 캐리어(예컨대, hole)를 공급하는 역할을 한다. 또한 캐리어 보충층(125)는 바이어스 인가시 밸런스 밴드(valence band)에서 정공에 대한 전자 차단층(126)의 간섭을 감소시키고, 정공이 전자 차단층(126)을 터널링(tunneling)하도록 하여 제2 도전형 반도체층(128)으로부터 활성층(124)으로의 정공의 이동을 증가시킬 수 있다. The carrier supplement layer 125 is disposed between the active layer 124 and the electron blocking layer 126 and serves to supply a carrier (e.g., a hole) to the active layer separately from the second conductivity type semiconductor layer 128. The carrier supplement layer 125 also reduces the interference of the electron blocking layer 126 with respect to the holes in the valence band when the bias is applied and allows the holes to tunnel the electron blocking layer 126, The movement of holes from the conductive semiconductor layer 128 to the active layer 124 can be increased.

패시베이션층(250)은 발광 구조물(240)을 전기적으로 보호하기 위하여 발광 구조물(240)의 측면 상에 형성될 수 있으나, 이에 한정되는 것은 아니다. 예를 들어, 패시베이션층(250)은 SiO2, SiOx, SiOxNy, Si3N4, Al2O3 로 형성될 수 있다.The passivation layer 250 may be formed on the side of the light emitting structure 240 to electrically protect the light emitting structure 240, but the present invention is not limited thereto. For example, the passivation layer 250 is SiO 2, SiO x, SiO x N y, Si 3 N 4 , Al 2 O 3 .

제1 도전형의 반도체층(122)의 상면은 광 추출 효율을 증가시키기 위해 러프니스(260)가 형성될 수 있다. 제1 전극(255)은 제1 도전형 반도체층(122) 상에 배치된다. 제1 전극(255) 하부의 제1 도전형 반도체층(122) 부분에 러프니스(260)가 형성되거나 또는 형성되지 않을 수 있다.A roughness 260 may be formed on the upper surface of the first conductive semiconductor layer 122 to increase light extraction efficiency. The first electrode 255 is disposed on the first conductivity type semiconductor layer 122. The roughness 260 may be formed on the portion of the first conductive semiconductor layer 122 under the first electrode 255 or not.

도 7은 실시 예에 따른 발광 소자 패키지를 나타낸다. 도 7을 참조하면, 발광 소자 패키지는 패키지 몸체(710), 제1 금속층(712), 제2 금속층(714), 발광 소자(720), 반사판(725), 와이어(730), 및 봉지층(740)을 포함한다.7 shows a light emitting device package according to an embodiment. 7, the light emitting device package includes a package body 710, a first metal layer 712, a second metal layer 714, a light emitting element 720, a reflector 725, a wire 730, 740).

패키지 몸체(710)는 일측 영역에 캐버티(cavity)가 형성된 구조이다. 이때 캐버티의 측벽은 경사지게 형성될 수 있다. 패키지 몸체(710)는 실리콘 기반의 웨이퍼 레벨 패키지(wafer level package), 실리콘 기판, 실리콘 카바이드(SiC), 질화알루미늄(aluminum nitride, AlN) 등과 같이 절연성 또는 열전도도가 좋은 기판으로 형성될 수 있으며, 복수 개의 기판이 적층되는 구조일 수 있다. 실시 예는 상술한 몸체의 재질, 구조, 및 형상으로 한정되지 않는다.The package body 710 has a cavity in which a cavity is formed. At this time, the side wall of the cavity may be formed to be inclined. The package body 710 may be formed of a substrate having good insulating or thermal conductivity such as a silicon based wafer level package, a silicon substrate, silicon carbide (SiC), aluminum nitride (AlN) Or may be a structure in which a plurality of substrates are stacked. The embodiments are not limited to the material, structure, and shape of the body described above.

제1 금속층(712) 및 제2 금속층(714)은 열 배출이나 발광 소자의 장착을 고려하여 서로 전기적으로 분리되도록 패키지 몸체(710)의 표면에 배치된다. 발광 소자(720)는 제1 금속층(712) 및 제2 금속층(714)과 전기적으로 연결된다. 이때 발광 소자(720)는 도 1 또는 도 2에 도시된 발광 소자(100 또는 200)일 수 있다.The first metal layer 712 and the second metal layer 714 are disposed on the surface of the package body 710 such that the first metal layer 712 and the second metal layer 714 are electrically separated from each other in consideration of heat discharge or mounting of the light emitting device. The light emitting device 720 is electrically connected to the first metal layer 712 and the second metal layer 714. Here, the light emitting device 720 may be the light emitting device 100 or 200 shown in FIG. 1 or FIG.

예컨대, 발광 소자(200)의 제2 전극층(205)은 제2 금속층(714)에 전기적으로 연결되고, 제1 전극(255)은 와이어(730)에 의하여 제1 금속층(712)과 전기적으로 연결될 수 있다.For example, the second electrode layer 205 of the light emitting device 200 is electrically connected to the second metal layer 714, and the first electrode 255 is electrically connected to the first metal layer 712 by the wire 730 .

또한 예컨대, 도 6에는 도시되지 않았지만, 와이어들(미도시)에 의하여 발광 소자(100)의 제1 전극(142)은 제1 금속층(712)과 전기적으로 연결되고, 제2 전극(144)는 제2 금속층(714)과 전기적으로 연결될 수 있다.6, the first electrode 142 of the light emitting device 100 is electrically connected to the first metal layer 712 by wires (not shown), and the second electrode 144 is electrically connected to the first metal layer 712 And may be electrically connected to the second metal layer 714.

반사판(725)은 발광 소자(720)에서 방출된 빛을 소정의 방향으로 지향하도록 패키지 몸체(710)의 캐버티 측벽에 형성된다. 반사판(725)은 광반사 물질로 이루어지며, 예컨대, 금속 코팅이거나 금속 박편일 수 있다.The reflection plate 725 is formed on the cavity side wall of the package body 710 so as to direct the light emitted from the light emitting element 720 in a predetermined direction. The reflective plate 725 is made of a light reflecting material, and may be, for example, a metal coating or a metal flake.

봉지층(740)은 패키지 몸체(710)의 캐버티 내에 위치하는 발광 소자(720)를 포위하여 발광 소자(720)를 외부 환경으로부터 보호한다. 봉지층(740)은 에폭시 또는 실리콘과 같은 무색 투명한 고분자 수지 재질로 이루어진다. 봉지층(740)은 발광 소자(720)에서 방출된 광의 파장을 변화시킬 수 있도록 형광체가 포함될 수 있다. 발광 소자 패키지는 상기에 개시된 실시 예에 따른 발과 소자들 중 적어도 하나를 탑재할 수 있으며, 이에 대해 한정하지는 않는다.The encapsulation layer 740 surrounds the light emitting element 720 located in the cavity of the package body 710 to protect the light emitting element 720 from the external environment. The sealing layer 740 is made of a colorless transparent polymer resin material such as epoxy or silicone. The sealing layer 740 may include a phosphor to change the wavelength of light emitted from the light emitting device 720. The light emitting device package can mount at least one of the feet and the elements according to the above-described embodiments, but is not limited thereto.

실시 예에 따른 발광 소자 패키지는 복수 개가 기판 상에 어레이되며, 발광 소자 패키지의 광 경로 상에 광학 부재인 도광판, 프리즘 시트, 확산 시트 등이 배치될 수 있다. 이러한 발광 소자 패키지, 기판, 광학 부재는 백라이트 유닛으로 기능할 수 있다.A plurality of light emitting device packages according to embodiments may be arranged on a substrate, and a light guide plate, a prism sheet, a diffusion sheet, and the like may be disposed on the light path of the light emitting device package. The light emitting device package, the substrate, and the optical member may function as a backlight unit.

또 다른 실시 예는 상술한 실시 예들에 기재된 발광 소자 또는 발광 소자 패키지를 포함하는 표시 장치, 지시 장치, 조명 시스템으로 구현될 수 있으며, 예를 들어, 조명 시스템은 램프, 가로등을 포함할 수 있다.Still another embodiment may be implemented as a display device, an indicating device, and a lighting system including the light emitting device or the light emitting device package described in the above embodiments. For example, the lighting system may include a lamp and a streetlight.

도 8은 실시 예에 따른 발광 소자 패키지를 포함하는 조명 장치의 분해 사시도이다. 도 8을 참조하면, 실시 예에 따른 조명 장치는 광을 투사하는 광원(750)과 광원(7500)이 내장되는 하우징(700)과 광원(750)의 열을 방출하는 방열부(740) 및 광원(750)과 방열부(740)를 하우징(700)에 결합하는 홀더(760)를 포함한다.8 is an exploded perspective view of a lighting device including a light emitting device package according to an embodiment. 8, the illumination device according to the embodiment includes a light source 750 for projecting light, a housing 700 having a light source 7500, a heat dissipation unit 740 for emitting heat of the light source 750, And a holder 760 coupling the heat sink 750 and the heat dissipating unit 740 to the housing 700.

하우징(700)은 전기 소켓(미도시)에 결합되는 소켓 결합부(710)와, 소켓 결합부(710)와 연결되고 광원(750)이 내장되는 몸체부(730)를 포함한다. 몸체부(730)에는 하나의 공기 유동구(720)가 관통하여 형성될 수 있다.The housing 700 includes a socket coupling portion 710 coupled to an electric socket (not shown), and a body portion 730 connected to the socket coupling portion 710 and having a light source 750 embedded therein. One air flow hole 720 may be formed through the body portion 730.

하우징(700)의 몸체부(730) 상에 복수 개의 공기 유동구(720)가 구비되며, 공기 유동구(720)는 하나이거나, 복수 개일 수 있다. 공기 유동구(720)는 몸체부(730)에 방사상으로 배치되거나 다양한 형태로 배치될 수 있다.A plurality of air flow holes 720 are provided on the body portion 730 of the housing 700 and one or more air flow holes 720 may be provided. The air flow port 720 may be disposed radially or in various forms on the body portion 730.

광원(750)은 기판(754) 상에 구비되는 복수 개의 발광 소자 패키지(752)를 포함한다. 기판(754)은 하우징(700)의 개구부에 삽입될 수 있는 형상일 수 있으며, 후술하는 바와 같이 방열부(740)로 열을 전달하기 위하여 열전도율이 높은 물질로 이루어질 수 있다. 복수 개의 발광 소자 패키지는 도 7에 도시된 실시 예일 수 있다.The light source 750 includes a plurality of light emitting device packages 752 provided on the substrate 754. [ The substrate 754 may have a shape that can be inserted into the opening of the housing 700 and may be made of a material having a high thermal conductivity to transmit heat to the heat dissipating unit 740 as described later. The plurality of light emitting device packages may be the embodiment shown in Fig.

광원(750)의 하부에는 홀더(760)가 구비되며, 홀더(760)는 프레임 및 다른 공기 유동구를 포함할 수 있다. 또한, 도시되지는 않았으나 광원(750)의 하부에는 광학 부재가 구비되어 광원(750)의 발광 소자 패키지(752)에서 투사되는 빛을 확산, 산란 또는 수렴시킬 수 있다.A holder 760 is provided below the light source 750, and the holder 760 may include a frame and other air flow holes. Although not shown, an optical member may be provided under the light source 750 to diffuse, scatter, or converge light projected from the light emitting device package 752 of the light source 750.

도 9a는 실시 예에 따른 발광 소자 패키지를 포함하는 표시 장치를 나타내고, 도 9b는 도 9a에 도시된 표시 장치의 광원 부분의 단면도이다.FIG. 9A shows a display device including the light emitting device package according to the embodiment, and FIG. 9B is a sectional view of the light source part of the display device shown in FIG. 9A.

도 9a 및 도 9b를 참조하면, 표시 장치는 백라이트 유닛 및 액정 표시 패널(860), 탑 커버(Top cover, 870), 고정부재(850)를 포함한다.9A and 9B, the display device includes a backlight unit and a liquid crystal display panel 860, a top cover 870, and a fixing member 850.

백라이트 유닛은 바텀 커버(Bottom cover, 810)와, 바텀 커버(810)의 내부의 일측에 마련되는 발광 모듈(880)과, 바텀 커버(810)의 전면에 배치되는 반사판(820)과, 반사판(820)의 전방에 배치되며 발광 모듈(880)에서 발산되는 빛을 표시 장치 전방으로 안내하는 도광판(830)과, 도광판(30)의 전방에 배치되는 광학 부재(840)를 포함한다. 액정 표시 장치(860)는 광학 부재(840)의 전방에 배치되며, 탑 커버(870)는 액정 표시 패널(860)의 전방에 마련되며, 고정 부재(850)는 바텀 커버(810)와 탑 커버(870) 사이에 배치되어 바텀 커버(810)와 탑 커버(870)를 함께 고정시킨다.The backlight unit includes a bottom cover 810, a light emitting module 880 provided on one side of the bottom cover 810, a reflection plate 820 disposed on the front surface of the bottom cover 810, A light guide plate 830 disposed in front of the light guide plate 820 and guiding light emitted from the light emitting module 880 toward the front of the display device and an optical member 840 disposed in front of the light guide plate 30. The liquid crystal display device 860 is disposed in front of the optical member 840. The top cover 870 is provided in front of the liquid crystal display panel 860 and the fixing member 850 is disposed in the bottom cover 810, (870) to fix the bottom cover 810 and the top cover 870 together.

도광판(830)은 발광 모듈(880)에서 방출되는 광이 면광원 형태로 출사되도록 안내하는 역할을 하고, 도광판(830)의 후방에 배치되는 반사판(820)은 발광 모듈(880)에서 방출된 광이 도광판(830)방향으로 반사되도록 하여 광 효율을 높이는 역할을 한다. 다만, 반사판(820)은 본 도면처럼 별도의 구성요소로 마련될 수도 있고, 도광판(830)의 후면이나, 바텀 커버(810)의 전면에 반사도가 높은 물질로 코팅되는 형태로 마련되는 것도 가능하다. 여기서, 반사판(820)은 반사율이 높고 초박형으로 사용 가능한 소재를 사용할 수 있고, 폴리에틸렌 테레프탈레이트(PolyEthylene Terephtalate; PET)를 사용할 수 있다.The light guide plate 830 guides the light emitted from the light emitting module 880 to be emitted in the form of a surface light source and the reflection plate 820 disposed behind the light guide plate 830 reflects light emitted from the light emitting module 880 Is reflected in the direction of the light guide plate 830, thereby enhancing light efficiency. However, the reflection plate 820 may be formed as a separate component as shown in the drawing, or may be formed to be coated on the rear surface of the light guide plate 830 or on the front surface of the bottom cover 810 with a highly reflective material . Here, the reflection plate 820 can be made of a material having a high reflectance and can be used in an ultra-thin shape, and polyethylene terephthalate (PET) can be used.

도광판(830)은 발광 모듈(880)에서 방출되는 빛을 산란시켜 그 빛이 액정 표시 장치의 화면 전영역에 걸쳐 균일하게 분포되도록 한다. 따라서, 도광판(830)은 굴절률과 투과율이 좋은 재료로 이루어지는데, 폴리메틸메타크릴레이트(PolyMethylMethAcrylate; PMMA), 폴리카보네이트(PolyCarbonate; PC), 또는 폴리에틸렌(PolyEthylene; PE) 등으로 형성될 수 있다.The light guide plate 830 scatters the light emitted from the light emitting module 880 and uniformly distributes the light over the entire screen area of the LCD. Accordingly, the light guide plate 830 is made of a material having a good refractive index and transmittance, and may be formed of polymethyl methacrylate (PMMA), polycarbonate (PC), or polyethylene (PE).

광학 부재(840)가 도광판(830)의 상부에 구비되어 도광판(830)에서 출사되는 빛을 소정 각도로 확산시킨다. 광학 부재(840)는 도광판(830)에 의해 인도된 빛을 액정 표시 패널(860) 방향으로 균일하게 조사되도록 하다. 광학 부재(840)로는 확산 시트, 프리즘 시트 또는 보호 시트 등의 광학 시트가 선택적으로 적층되거나, 마이크로 렌즈 어레이를 사용할 수도 있다. 이때, 복수 개의 광학 시트를 사용할 수도 있으며, 광학 시트는 아크릴 수지, 폴리우레탄 수지 또는 실리콘 수지 등과 같은 투명 수지로 이루어질 수 있다. 그리고, 상술한 프리즘 시트 내에 형광 시트가 포함될 수도 있음은 상술한 바와 동일하다.An optical member 840 is provided at an upper portion of the light guide plate 830 to diffuse the light emitted from the light guide plate 830 at a predetermined angle. The optical member 840 allows the light guided by the light guide plate 830 to be uniformly irradiated toward the liquid crystal display panel 860. As the optical member 840, an optical sheet such as a diffusion sheet, a prism sheet, or a protective sheet may be selectively laminated, or a microlens array may be used. At this time, a plurality of optical sheets may be used, and the optical sheet may be made of a transparent resin such as an acrylic resin, a polyurethane resin, or a silicone resin. It is to be noted that the fluorescent sheet may be included in the prism sheet described above.

광학 부재(840)의 전면에는 액정 표시 패널(860)이 구비될 수 있다. 여기서, 액정 표시 패널(860) 외에 광원을 필요로 하는 다른 종류의 디스플레이 장치가 구비될 수 있음은 당연하다. 바텀 커버(810) 상에는 반사판(820)이 놓이게 되고, 반사판(820)의 위에는 도광판(830)이 놓이게 된다. 그리하여 반사판(820)은 방열부재(미도시)와 직접 접촉될 수도 있다. 발광 모듈(880)은 발광 소자 패키지(882) 및 인쇄회로기판(881)을 포함한다. 발광 소자 패키지(882)는 인쇄회로기판(881) 상에 실장된다. 여기서 발광 소자 패키지(881)은 도 7에 도시된 실시 예일 수 있다.A liquid crystal display panel 860 may be provided on the front surface of the optical member 840. Here, it goes without saying that other types of display devices requiring a light source besides the liquid crystal display panel 860 may be provided. A reflection plate 820 is placed on the bottom cover 810 and a light guide plate 830 is placed on the reflection plate 820. Thus, the reflection plate 820 may be in direct contact with the heat radiation member (not shown). The light emitting module 880 includes a light emitting device package 882 and a printed circuit board 881. The light emitting device package 882 is mounted on the printed circuit board 881. Here, the light emitting device package 881 may be the embodiment shown in FIG.

인쇄회로기판(881)은 브라켓(812) 상에 접합될 수 있다. 여기서, 브라켓(812)은 발광 소자 패키지(882)의 고정 외에 열방출을 위하여 열전도율이 높은 물질로 이루어질 있고, 도시되지는 않았으나, 브라켓(812)과 발광 소자 패키지(882) 사이에는 열 패드가 구비되어 열 전달을 용이하게 할 수 있다. 그리고, 브라켓(812)는 도시된 바와 같이 'ㄴ'자 타입으로 구비되어, 가로부(812a)는 바텀 커버(810)에 의하여 지지되고, 세로부(812b)는 인쇄회로기판(881)을 고정할 수 있다.The printed circuit board 881 may be bonded onto the bracket 812. Here, the bracket 812 is made of a material having a high thermal conductivity for dissipating heat in addition to fixing the light emitting device package 882. Although not shown, a heat pad is provided between the bracket 812 and the light emitting device package 882 Thereby facilitating heat transfer. The horizontal portion 812a is supported by the bottom cover 810 and the vertical portion 812b is fixed to the printed circuit board 881 can do.

또한, 이상에서 실시 예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시 예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시 예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is clearly understood that the same is by way of illustration and example only and is not to be taken by way of illustration, It can be seen that various modifications and applications are possible. For example, each component specifically shown in the embodiments can be modified and implemented. It is to be understood that all changes and modifications that come within the meaning and range of equivalency of the claims are therefore intended to be embraced therein.

110,210: 기판 120,240: 발광 구조물
122: 제1 도전형 반도체층 124: 활성층
125: 캐리어 보충층 126: 전자 차단층
128: 제2 도전형 반도체층 130 : 전도층
142,255: 제1 전극 144 : 제2 전극
205: 제2 전극층 220: 반사층
225: 오믹층 230: 보호층
240: 패시베이션층 260: 러프니스
QW1 내지 QW3: 양자 우물층들 QB1 내지 QB3: 양자 장벽층들.
110, 210: substrate 120, 240:
122: first conductivity type semiconductor layer 124: active layer
125: Carrier replacement layer 126: Electron barrier layer
128: second conductivity type semiconductor layer 130: conductive layer
142, 255: first electrode 144: second electrode
205: second electrode layer 220: reflective layer
225: Ohmic layer 230: Protective layer
240: passivation layer 260: roughness
QW1 to QW3: quantum well layers QB1 to QB3: quantum barrier layers.

Claims (9)

제1 반도체층;
상기 제1 반도체층 상에 배치되는 제2 반도체층;
상기 제1 반도체층과 상기 제2 반도체층 사이에 배치되며, 양자 우물층들과 양자 장벽층들을 포함하는 활성층;
상기 활성층과 상기 제2 반도체층 사이에 배치되는 전자 차단층; 및
상기 양자 장벽층들 중 상기 활성층의 마지막 양자 장벽층과 상기 전자 차단층 사이에 배치되는 캐리어 보충층을 포함하며,
상기 캐리어 보충층은 상기 제2 반도체층과 동일한 도전형의 도펀트가 도핑되며,
상기 캐리어 보충층의 상기 도전형의 도펀트의 농도는 상기 제2 반도체층의 상기 도전형의 도펀트의 농도의 1/20배 ~ 1/2배인 발광 소자.
A first semiconductor layer;
A second semiconductor layer disposed on the first semiconductor layer;
An active layer disposed between the first semiconductor layer and the second semiconductor layer, the active layer including quantum well layers and quantum barrier layers;
An electron blocking layer disposed between the active layer and the second semiconductor layer; And
And a carrier supplement layer disposed between the last quantum barrier layer and the electron blocking layer of the active layer among the quantum barrier layers,
Wherein the carrier supplement layer is doped with a dopant of the same conductivity type as that of the second semiconductor layer,
Wherein the concentration of the conductive type dopant in the carrier supplement layer is 1/20 times to 1/2 times the concentration of the conductive type dopant in the second semiconductor layer.
제1항에 있어서,
상기 양자 장벽층들 중에서 상기 마지막 양자 장벽층의 두께가 가장 두꺼운 발광 소자.
The method according to claim 1,
Wherein the last quantum barrier layer is thickest among the quantum barrier layers.
제1항에 있어서,
상기 캐리어 보충층의 두께는 3nm ~ 5nm인 발광 소자.
The method according to claim 1,
Wherein the carrier supplement layer has a thickness of 3 nm to 5 nm.
제1항에 있어서,
상기 캐리어 보충층 및 상기 제2 반도체층은 InxAlyGa1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 가지며, 상기 캐리어 보충층과 상기 제2 반도체층 각각에 도핑되는 도펀트는 P형 도펀트인 발광 소자.
The method according to claim 1,
Wherein the carrier supplement layer and the second semiconductor layer have a composition formula of In x Al y Ga 1-xy N (0? X? 1, 0? Y? 1, 0? X + y? 1) And the dopant doped in each of the second semiconductor layers is a P-type dopant.
제2항에 있어서,
상기 캐리어 보충층의 두께는 상기 마지막 양자 장벽층의 두께보다 작고,
상기 마지막 양자 장벽층의 두께는 상기 전자 차단층의 두께보다 작은 발광 소자.
3. The method of claim 2,
Wherein the thickness of the carrier supplement layer is smaller than the thickness of the last quantum barrier layer,
Wherein the thickness of the last quantum barrier layer is smaller than the thickness of the electron blocking layer.
제1항에 있어서,
상기 캐리어 보충층에 도핑되는 도펀트의 농도는 1×1019 cm-3 ~ 2×1019 cm-3 이고,
상기 제2 반도체층에 도핑되는 도펀트의 농도는 1×1020cm-3 ~ 2×1020cm-3 인 발광 소자.
The method according to claim 1,
The concentration of the dopant doped in the carrier supplement layer is 1 x 10 19 cm -3 to 2 x 10 19 cm -3 ,
Wherein a concentration of a dopant doped in the second semiconductor layer is 1 x 10 20 cm -3 to 2 x 10 20 cm -3 .
삭제delete 삭제delete 삭제delete
KR1020110068673A 2011-07-12 2011-07-12 Light emitting device KR101850433B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110068673A KR101850433B1 (en) 2011-07-12 2011-07-12 Light emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110068673A KR101850433B1 (en) 2011-07-12 2011-07-12 Light emitting device

Publications (2)

Publication Number Publication Date
KR20130008141A KR20130008141A (en) 2013-01-22
KR101850433B1 true KR101850433B1 (en) 2018-04-19

Family

ID=47838300

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110068673A KR101850433B1 (en) 2011-07-12 2011-07-12 Light emitting device

Country Status (1)

Country Link
KR (1) KR101850433B1 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104934507A (en) * 2015-06-25 2015-09-23 聚灿光电科技股份有限公司 Light-emitting diode (LED) epitaxial structure and fabrication method thereof
JP6884505B2 (en) * 2015-12-21 2021-06-09 株式会社小糸製作所 Semiconductor light emitting device and its manufacturing method

Also Published As

Publication number Publication date
KR20130008141A (en) 2013-01-22

Similar Documents

Publication Publication Date Title
US8575635B2 (en) Light emitting device, light emitting device package, and lighting system
US8766289B2 (en) Light emitting device
KR101799451B1 (en) A light emitting device
US9153622B2 (en) Series of light emitting regions with an intermediate pad
US20150091037A1 (en) Light emitting device
KR20140026891A (en) Light emitting device, light emitting device package, and lighting system
KR101990095B1 (en) Light emitting device, method for fabricating the same, and light emitting device package
KR20120138080A (en) Light emitting device
KR101799450B1 (en) A light emitting device and a light emitting device package
KR101954205B1 (en) A light emitting device
KR102182024B1 (en) A light emitting device
KR101843420B1 (en) Light emitting device, method for fabricating the same, and light emitting device package
KR101850433B1 (en) Light emitting device
KR102476036B1 (en) A light emitting device
KR20130065096A (en) Light emitting device
KR20140028231A (en) Light emitting device
KR102066618B1 (en) A light emitting device
KR102080774B1 (en) A light emitting device
KR102007401B1 (en) Light emitting device
KR101861636B1 (en) Light emitting device
KR101838022B1 (en) Light emitting device
KR101888605B1 (en) Light emitting device
KR101998764B1 (en) A light emitting device
KR20130101852A (en) Light emitting device
KR102076242B1 (en) A light emitting device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right