KR102053953B1

KR102053953B1 - 불휘발성 메모리 장치를 포함하는 메모리 시스템 및 그것의 프로그램 방법

Info

Publication number: KR102053953B1
Application number: KR1020130012514A
Authority: KR
Inventors: 곽동훈; 박기태
Original assignee: 삼성전자주식회사
Priority date: 2013-02-04
Filing date: 2013-02-04
Publication date: 2019-12-11
Also published as: CN103971739A; DE102014101267A1; JP2014154202A; TWI587131B; US9245630B2; US20140219020A1; TW201433916A; JP6306359B2; CN103971739B; KR20140099999A; DE102014101267B4

Abstract

본 발명의 실시 예에 따른 메모리 시스템은, 1회의 프로그램 사이클 동안 하나의 메모리 셀에 멀티 비트 데이터를 프로그램하는 불휘발성 메모리 장치, 그리고 쓰기 명령어에 따라 상기 불휘발성 메모리 장치의 선택된 행에 연결되는 메모리 셀들이 제 1 프로그램 모드와 제 2 프로그램 모드 중 어느 하나의 모드로 프로그램되도록 상기 불휘발성 메모리 장치를 제어하는 메모리 컨트롤러를 포함하되, 상기 제 1 프로그램 모드에서는 상기 메모리 셀들에 저장 가능한 최대 수에 대응하는 복수의 논리 페이지들이 저장되며, 상기 제 2 프로그램 모드에서는 상기 최대 수보다 적은 하나 이상의 논리 페이지가 상기 제 1 프로그램 모드와는 다른 전압 바이어스에 따라 상기 메모리 셀들에 저장된다.

Description

불휘발성 메모리 장치를 포함하는 메모리 시스템 및 그것의 프로그램 방법{MEMORY SYSTEM COMPRISING NONVOLATILE MEMORY DEVICE AND PROGRAM METHOD THEREOF}

본 발명은 반도체 메모리 장치에 관한 것으로, 좀 더 구체적으로는 불휘발성 메모리 장치를 포함하는 메모리 시스템 및 그것의 프로그램 방법에 관한 것이다.

반도체 메모리 장치는 크게 휘발성 반도체 메모리 장치(Volatile semiconductor memory device)와 불휘발성 반도체 메모리 장치(Non-volatile semiconductor memory device)로 구분될 수 있다. 휘발성 반도체 메모리 장치는 읽고 쓰는 속도가 빠르지만 전원 공급이 끊기면 저장된 내용이 사라져 버리는 단점이 있다. 반면에, 불휘발성 반도체 메모리 장치는 전원 공급이 중단되더라도 그 내용을 보존한다. 그러므로, 불휘발성 반도체 메모리 장치는 전원이 공급되었는지의 여부에 관계없이 보존되어야 할 내용을 기억시키는 데 쓰인다.

불휘발성 메모리 장치의 대표적인 예로 플래시 메모리 장치가 있다. 플래시 메모리 장치는 컴퓨터, 휴대폰, 스마트폰, PDA, 디지털카메라, 캠코더, 보이스 리코더, MP3 플레이어, 개인용 휴대 단말기(PDA), 휴대용 컴퓨터(Handheld PC), 게임기, 팩스, 스캐너, 프린터 등과 같은 정보기기들의 음성 및 영상 데이터 저장 매체로서 널리 사용되고 있다.

최근에, 반도체 메모리 장치의 집적도를 향상시키기 위하여 메모리 셀들이 3차원으로 적층되는 불휘발성 메모리 장치가 활발히 연구되고 있다. 3차원으로 적층되는 불휘발성 메모리 장치에서는 전하 트랩형 플래시 메모리 셀(Charge Trap Flash Memory Cell)이 사용된다. 전하 트랩형 플래시 메모리 셀의 사용 및 3차원 구조에 의해서 제공되는 셀 사이즈의 증가에 의하여 3차원 불휘발성 메모리 장치의 워드 라인간의 간섭 문제는 대부분 해소되고 있다. 따라서, 하나의 메모리 셀에 멀티-비트를 프로그램할 경우에 1-비트씩 프로그램하는 방식(예를 들면, 셰도우 프로그램) 대신에, 멀티-비트를 한번에 프로그램하는 방식(이하, 원샷 프로그램)을 사용할 수 있다.

하지만, 이와 같은 원샷 프로그램 방식에 따라 데이터를 저장하는 경우, 하나의 워드 라인에 연결되는 메모리 셀들에 저장될 멀티-비트의 데이터가 모두 제공되어야 쓰기 동작이 가능하다. 따라서, 사이즈가 작은 데이터에 대해서 원샷 프로그램 방식을 적용하는 경우, 데이터를 축적하는 버퍼링 및 프로그램 동작에 소요되는 시간이 길어져 비효율적인 쓰기 동작이 예상된다. 따라서, 원샷 프로그램 방식을 적용하는 불휘발성 메모리 장치에서 상대적으로 작은 용량의 데이터를 저장하기 위한 기술이 절실한 실정이다.

본 발명의 목적은 원샷 프로그램 방식의 불휘발성 메모리 장치에서 기준 용량 이하의 데이터를 고속으로 프로그램할 수 있는 메모리 시스템 및 프로그램 방법을 제공하는 데 있다.

상기 목적을 달성하기 위한 본 발명의 실시 예에 따른 메모리 시스템은, 1회의 프로그램 사이클 동안 하나의 메모리 셀에 멀티 비트 데이터를 프로그램하는 불휘발성 메모리 장치, 그리고 쓰기 명령어에 따라 상기 불휘발성 메모리 장치의 선택된 행에 연결되는 메모리 셀들이 제 1 프로그램 모드와 제 2 프로그램 모드 중 어느 하나의 모드로 프로그램되도록 상기 불휘발성 메모리 장치를 제어하는 메모리 컨트롤러를 포함하되, 상기 제 1 프로그램 모드에서는 상기 메모리 셀들에 저장 가능한 최대 수에 대응하는 복수의 논리 페이지들이 저장되며, 상기 제 2 프로그램 모드에서는 상기 최대 수보다 적은 하나 이상의 논리 페이지가 상기 제 1 프로그램 모드와는 다른 전압 바이어스에 따라 상기 메모리 셀들에 저장된다.

상기 목적을 달성하기 위한 본 발명의 실시 예에 따른 메모리 시스템은 싱글 레벨 셀들로 구성되는 제 1 메모리 영역과 멀티 레벨 셀들로 구성되는 제 2 메모리 영역을 포함하는 불휘발성 메모리 장치, 그리고 외부로부터 제공되는 데이터를 상기 제 1 메모리 영역에 저장하고, 상기 저장된 데이터를 제 1 프로그램 모드에 따라 상기 제 2 메모리 영역에 프로그램하도록 상기 불휘발성 메모리 장치를 제어하는 메모리 컨트롤러를 포함하되, 상기 메모리 컨트롤러는 상기 제 1 메모리 영역의 소거 여부에 따라 쓰기 요청되는 데이터를 제 2 프로그램 모드에 따라 상기 제 2 메모리 영역에 저장하도록 상기 불휘발성 메모리 장치를 제어하며, 상기 제 1 프로그램 모드에서는 선택된 메모리 영역에 복수의 페이지 데이터가 1회의 프로그램 사이클 동안에 저장되고, 상기 제 2 프로그램 모드에서는 상기 선택된 메모리 영역에 상기 복수의 페이지 데이터보다 적은 용량의 데이터가 고속으로 프로그램된다.

상기 목적을 달성하기 위한 본 발명의 실시 예에 따른 원샷 프로그램 방식으로 복수 페이지의 데이터를 프로그램하는 불휘발성 메모리 장치의 프로그램 방법은, 쓰기 요청되는 데이터의 사이즈를 기준치와 비교하는 단계, 상기 데이터의 사이즈가 상기 기준치보다 작을 경우, 상기 쓰기 요청되는 데이터에 대한 의사 프로그램 명령어를 상기 불휘발성 메모리 장치에 제공하는 단계, 선택된 메모리 셀들에 상기 쓰기 요청된 데이터를 의사 프로그램 모드로 프로그램하는 단계, 그리고 상기 선택된 메모리 셀들에 포함되는 복수의 논리 페이지 영역들 중에서 상기 의사 프로그램 모드에 의해서 제외되는 페이지 주소를 맵핑 테이블에서 제외시키는 단계를 포함하되, 상기 의사 프로그램 모드에서 형성되는 메모리 셀들의 프로그램 상태는 상기 원샷 프로그램 방식에 따라 형성되는 문턱 전압 산포와는 다른 형태로 형성된다.

상기 목적을 달성하기 위한 본 발명의 다른 실시 예에 따른 제 1 메모리 영역과 제 2 메모리 영역을 가지며, 상기 제 2 메모리 영역은 원샷 프로그램 방식에 따라 데이터가 기입되는 불휘발성 메모리 장치의 프로그램 방법은, 쓰기 데이터를 수신하는 단계, 상기 제 1 메모리 영역의 소거 여부를 검출하는 단계, 상기 검출 결과, 상기 제 1 메모리 영역이 소거되지 않은 상태인 경우에는 상기 쓰기 데이터를 상기 제 1 메모리 영역에 버퍼링하지 않고 상기 제 2 메모리 영역의 선택된 메모리 셀들에 의사 프로그램 모드에 따라 프로그램하는 단계, 그리고 상기 선택된 메모리 셀들에 포함되는 복수의 논리 페이지 영역들 중에서 상기 의사 프로그램 모드에 의해서 제외되는 페이지 주소를 맵핑 테이블에서 제외시키는 단계를 포함하되, 상기 의사 프로그램 모드에서 형성되는 상기 선택된 메모리 셀들의 문턱 전압 산포는 소거 상태와 적어도 하나의 의사 프로그램 상태를 포함하되, 상기 적어도 하나의 의사 프로그램 상태는 할당되는 논리 페이지의 읽기 전압들 중 가장 넓은 전압 윈도를 갖는 문턱 전압 산포에 대응한다.

본 발명에 따르면, 멀티-레벨 셀들에 기준 사이즈 이하의 데이터를 고속으로 프로그램하여 프로그램 성능을 높일 수 있는 메모리 시스템을 구현할 수 있다.

도 1은 본 발명의 실시 예에 따른 메모리 시스템을 보여주는 블록도이다.
도 2는 도 1의 메모리 컨트롤러에서 프로그램 모드를 결정하는 방법을 간략히 보여주는 도면이다.
도 3은 본 발명의 실시 예에 따른 불휘발성 메모리 장치를 보여주는 블록도이다.
도 4는 본 발명의 실시 예에 따른 원샷 프로그램을 간략히 보여주는 도면이다.
도 5는 본 발명의 실시 예에 따른 의사 프로그램 방법을 보여주는 도면이다.
도 6은 본 발명의 도 1의 메모리 컨트롤러의 동작을 보여주는 순서도이다.
도 7은 도 6의 의사 프로그램을 수행하는 메모리 컨트롤러의 동작을 보여주는 순서도이다.
도 8a 및 도 8b는 본 발명의 실시 예에 따른 의사 프로그램 동작을 위한 명령어 시퀀스를 예시적으로 보여주는 타이밍도들이다.
도 9는 도 1에 도시된 맵핑 테이블을 예시적으로 보여주는 표이다.
도 10a 내지 도 10d는 본 발명의 의사 프로그램 방법을 보여주는 파형도들이다.
도 11은 의사 프로그램 동작에 의해서 프로그램된 메모리 셀들에 대한 독출 방법을 보여주는 타이밍도이다.
도 12a 및 도 12b는 3-비트 멀티 레벨 셀들에 대한 의사 프로그램 방법을 보여주는 도면들이다.
도 13a 및 도 13b는 3-비트 멀티 레벨 셀들에 대한 의사 프로그램 방법의 다른 실시 예를 보여주는 도면들이다.
도 14a 및 도 14b는 3-비트 멀티 레벨 셀들에 대한 의사 프로그램 방법의 또 다른 실시 예를 보여주는 도면들이다.
도 15a 및 도 15b는 4-비트 멀티 레벨 셀들에 대한 의사 프로그램 방법의 실시 예를 보여주는 도면들이다.
도 16a 및 도 16b는 4-비트 멀티 레벨 셀들에 대한 의사 프로그램 방법의 다른 실시 예를 보여주는 도면들이다.
도 17은 본 발명의 실시 예에 따른 의사 프로그램 동작을 실시하는 메모리 시스템의 상호 동작을 간략히 보여주는 도면이다.
도 18은 도 3의 불휘발성 메모리 장치의 메모리 블록(BLKi)을 예시적으로 보여주는 사시도이다.
도 19는 본 발명의 다른 실시 예에 따른 메모리 시스템을 보여주는 블록도이다.
도 20은 도 19의 불휘발성 메모리 장치를 보여주는 블록도이다.
도 21은 도 19의 메모리 시스템의 동작을 간략히 보여주는 순서도이다.
도 22는 도 19의 메모리 시스템의 동작의 다른 실시 예를 보여주는 순서도이다.
도 23은 본 발명의 실시 예에 따른 솔리드 스테이트 디스크(SSD)를 포함하는 사용자 장치를 보여주는 블록도이다.
도 24는 본 발명의 실시 예에 따른 메모리 카드의 예를 보여준다.
도 25는 본 발명의 실시 예에 따른 컴퓨팅 시스템을 보여주는 블록도이다.

이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 실시 예를 첨부된 도면을 참조하여 설명하기로 한다. 동일한 구성 요소들은 동일한 참조번호를 이용하여 인용될 것이다. 유사한 구성 요소들은 유사한 참조번호들을 이용하여 인용될 것이다. 아래에서 설명될 본 발명에 따른 플래시 메모리 장치의 회로 구성과, 그것에 의해 수행되는 읽기 동작은 예를 들어 설명한 것에 불과하며, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 다양한 변화 및 변경이 가능하다.

더불어, 본 발명의 특징 및 기능을 설명하기 위한 불휘발성 저장 매체로서 플래시 메모리 장치를 한 예로서 사용할 것이다. 하지만, 이 기술 분야에 정통한 사람은 여기에 기재된 내용에 따라 본 발명의 다른 이점들 및 성능을 쉽게 이해할 수 있을 것이다. 또한, 저장 매체로서 또 다른 불휘발성 메모리 장치들로 구성될 수 있다. 예를 들면, 저장 매체로서 PRAM, MRAM, ReRAM, FRAM, NOR 플래시 메모리 등이 사용될 수 있으며, 이종의 메모리 장치들이 혼용되는 메모리 시스템에도 적용될 수 있다.

본 발명은 다른 실시 예들을 통해 구현되거나 적용될 수 있을 것이다. 게다가, 상세한 설명은 본 발명의 범위, 기술적 사상 그리고 다른 목적으로부터 상당히 벗어나지 않고 관점 및 응용에 따라 수정되거나 변경될 수 있다. 이하, 본 발명에 따른 실시 예를 첨부된 도면을 참조하여 상세히 설명한다.

도 1은 본 발명의 실시 예에 따른 메모리 시스템을 보여주는 블록도이다. 도 1을 참조하면, 메모리 시스템(100)은 메모리 컨트롤러(110) 및 불휘발성 메모리 장치(120)를 포함할 수 있다.

메모리 컨트롤러(110)는 호스트(Host)의 요청에 응답하여 불휘발성 메모리 장치(120)를 제어하도록 구성될 것이다. 메모리 컨트롤러(110)는 호스트(Host)와 불휘발성 메모리 장치(120)를 인터페이싱한다. 메모리 컨트롤러(110)는 호스트(Host)의 쓰기 요청에 응답하여 데이터(Data)를 기입하기 위하여 불휘발성 메모리 장치(120)를 제어한다. 또한, 메모리 컨트롤러(110)는 호스트(Host)로부터의 읽기 명령에 응답하여 불휘발성 메모리 장치(120)의 독출 동작을 제어한다.

메모리 컨트롤러(110)에서는 펌웨어의 일종인 플래시 변환 계층(Flash Translation Layer: 이하, FTL)이 구동될 수 있다. 플래시 변환 계층(FTL)은 호스트(Host)의 파일 시스템(File System)과 불휘발성 메모리 장치(120) 사이에서 불휘발성 메모리 장치(120)의 삭제 연산을 감추기 위한 인터페이싱을 제공한다. 플래시 변환 계층(FTL)에 의하여, 쓰기 전 소거(Erase-before-Write) 및 소거 단위와 쓰기 단위의 불일치라는 불휘발성 메모리 장치(120)의 단점이 보완될 수 있다. 또한, 플래시 변환 계층(FTL)은 불휘발성 메모리 장치(120)의 기입 동작시, 파일 시스템이 생성한 논리 주소(LA)를 불휘발성 메모리 장치(120)의 물리 주소(PN)로 맵핑(Mapping)시킨다. 이러한 주소 맵핑을 위해서 메모리 컨트롤러(110)는 맵핑 테이블(115)을 구성할 수 있다.

본 발명의 메모리 컨트롤러(110)는 호스트(Host)로부터 쓰기 요청되는 데이터(Data)의 사이즈에 따라 복수의 프로그램 모드들 중 어느 하나를 선택한다. 메모리 컨트롤러(110)는 쓰기 요청되는 데이터(Data)의 사이즈가 기준치보다 작은 경우, 의사 프로그램 모드(Pseudo Program Mode)를 선택한다. 반면, 메모리 컨트롤러(110) 쓰기 요청되는 데이터(Data)의 사이즈가 기준치 이상인 경우, 일반 프로그램 모드(Normal Program Mode)를 선택한다. 여기서, 기준치는 원샷 프로그램 방식에 있어서 하나의 프로그램 단위보다 작은 데이터 사이즈일 수 있다. 예를 들면, 하나의 프로그램 단위가 3개 페이지 사이즈에 대응하는 경우, 기준치는 2개 페이지 사이즈 또는 1개 페이지 사이즈가 될 수 있다.

메모리 컨트롤러(110)는 의사 프로그램 모드의 선택시 불휘발성 메모리 장치(120)에 의사 프로그램 명령어(PP_CMD)를 전달한다. 반면, 메모리 컨트롤러(110)는 일반 프로그램 모드의 선택시 쓰기 요청된 데이터를 하나의 프로그램 단위(예를 들면, 3개 페이지)를 모두 활용하는 일반 프로그램 모드에 따라 프로그램하도록 일반 프로그램 명령(NP_CMD)을 불휘발성 메모리 장치(120)에 전달한다.

불휘발성 메모리 장치(120)는 메모리 컨트롤러(110)의 제어에 따라, 소거 동작, 읽기 동작, 그리고 쓰기 동작을 수행한다. 불휘발성 메모리 장치(120)는 복수의 메모리 블록들(BLK1~BLKi)을 포함하며, 메모리 블록들 각각은 행들과 열들로 배열된 복수의 메모리 셀들을 포함할 것이다. 메모리 셀들 각각은 멀티-비트를 저장하는 멀티 레벨 셀(MLC)들을 포함할 수 있다. 각각의 메모리 블록들(BLK1~BLKi)은 하나의 소거 단위를 구성할 수 있다. 각각의 메모리 블록들(BLK1~BLKi)은 기판과 교차하는 방향으로 메모리 셀들이 적층되는 낸드형 셀 스트링(NAND cell string)을 포함할 수 있다.

특히, 불휘발성 메모리 장치(120)는 의사 프로그램 명령어(PP_CMD)에 응답하여 제공되는 데이터를 선택된 메모리 셀들에 고속으로 프로그램할 수 있다. 의사 프로그램 명령어(PP_CMD)와 함께 제공된 쓰기 데이터는 선택된 메모리 셀들에 고속으로 프로그램된다. 즉, 의사 프로그램 모드에서는 일반 프로그램 모드(Normal Program mode)의 바이어스 조건과는 다른 조건 하에서 프로그램 동작이 실시된다. 예를 들면, 의사 프로그램 모드에서 프로그램 루프 수, 프로그램 시작 전압, ISPP의 스텝 전압의 크기 등이 일반 프로그램 모드에 비하여 달라질 수 있다.

본 발명의 실시 예에 따르면, 메타 데이터(Meta data)와 같은 랜덤 패턴으로 쓰기 요청되는 비교적 작은 사이즈의 데이터가 신속하게 불휘발성 메모리 셀들에 프로그램될 수 있다. 즉, 불휘발성 메모리 셀들에 저장되어야 할 데이터가 원샷 프로그램을 위한 하나의 프로그램 단위를 구성하지 않아도 메모리 셀들에 프로그램될 수 있다. 이런 경우, 서든 파워 오프(Sudden Power Off) 상황에서 데이터 소실을 최소화할 수 있을 것으로 기대된다. 더불어, 쓰기 요청되는 데이터의 중요도(Importance)나 속성(Attribute)에 따라 의사 프로그램 모드의 실시 여부가 결정될 수도 있을 것이다.

도 2는 도 1의 메모리 컨트롤러에서 프로그램 모드를 결정하는 방법을 간략히 보여주는 도면이다. 도 2를 참조하면, 메모리 컨트롤러(110)는 쓰기 요청되는 데이터의 사이즈를 참조하여, 불휘발성 메모리 장치(120)의 프로그램 모드를 결정한다.

기준 사이즈(Reference Size)보다 작은 사이즈의 쓰기 데이터(Write Data1)가 쓰기 요청되는 경우, 메모리 컨트롤러(110)는 의사 프로그램 모드(Pseudo Program Mode)로 결정한다. 반면, 기준 사이즈(Reference Size)와 같거나 큰 사이즈의 쓰기 데이터(Write Data2)가 쓰기 요청되는 경우, 메모리 컨트롤러(110)는 일반 프로그램 모드로 결정한다.

여기서, 쓰기 요청되는 데이터의 사이즈만을 참조하여 쓰기 데이터의 프로그램 모드가 결정되었으나, 본 발명은 여기에만 국한되지 않는다. 즉, 쓰기 데이터의 중요도(Importance), 속성(Attribute), 및 입력 패턴(Input Pattern) 등에 의해서도 프로그램 모드가 결정될 수 있을 것이다. 예를 들면, 신속히 프로그램을 요하지 않는 낮은 중요도의 데이터는 데이터의 사이즈가 작은 경우에도 일반 프로그램 모드에 따라 프로그램되도록 결정될 수 있을 것이다.

도 3은 본 발명의 실시 예에 따른 불휘발성 메모리 장치를 보여주는 블록도이다. 도 3을 참조하면, 불휘발성 메모리 장치(100)는 셀 어레이(121), 행 디코더(122), 페이지 버퍼(123), 입출력 버퍼(124), 제어 로직(125), 그리고 전압 발생기(126)를 포함한다.

셀 어레이(121)는 워드 라인들 또는 선택 라인들을 통해 행 디코더(122)에 연결된다. 셀 어레이(121)는 비트 라인들(BL0~BLn-1)을 통해서 페이지 버퍼(123)에 연결된다. 셀 어레이(121)는 복수의 낸드형 셀 스트링들(NAND Cell Strings)을 포함한다. 각각의 셀 스트링들은 수직 또는 수평 방향으로 채널을 형성할 수 있다. 셀 어레이(121)에는 복수의 워드 라인들이 수직 방향으로 적층될 수 있다. 특히, 수직 방향으로 셀 스트링이 형성되는 불휘발성 메모리 장치의 경우, 멀티-비트가 한 번의 프로그램 사이클에서 프로그램되는 원샷 프로그램(One Shot Program) 방식에 의해서 프로그램될 수 있다. 이 경우에는 실질적으로 멀티 비트가 저장되었음을 나타내는 플래그 셀(Flag Cell)이 불필요하게 된다.

행 디코더(122)는 어드레스(ADD)에 응답하여 셀 어레이(121)의 메모리 블록들 중 어느 하나를 선택할 수 있다. 행 디코더(122)는 선택된 메모리 블록의 워드 라인들 중 어느 하나를 선택할 수 있다. 행 디코더(122)는 선택된 메모리 블록의 워드 라인에 전압 발생기(126)로부터의 전압을 전달한다. 프로그램 동작시, 행 디코더(122)는 선택 워드 라인(Selected WL)에 프로그램 전압(Vpgm)과 검증 전압(Vfy)을, 비선택 워드 라인(Unselected WL)에는 패스 전압(Vpass)을 전달한다.

페이지 버퍼(123)는 프로그램 동작시 셀 어레이(121)의 비트 라인들(BL0~BLn-1) 각각으로 프로그램될 데이터에 대응하는 비트 라인 전압을 전달한다. 읽기 동작시, 페이지 버퍼(123)는 선택된 메모리 셀에 저장된 데이터를 비트 라인들(BL0~BLn-1)을 통해서 감지한다. 페이지 버퍼(123)는 감지된 데이터를 래치하여 입출력 버퍼(124)로 전달한다.

입출력 버퍼(124)는 프로그램 동작시에 입력받는 쓰기 데이터를 페이지 버퍼(123)에 전달한다. 입출력 버퍼(124)는 읽기 동작시에 페이지 버퍼(123)로부터 제공되는 읽기 데이터를 외부로 출력한다. 입출력 버퍼(124)는 입력되는 어드레스 또는 명령어를 제어 로직(125)이나 행 디코더(122)에 전달한다.

제어 로직(125)은 입출력 버퍼(124)로부터 전달되는 명령어(CMD) 및 어드레스(ADD)에 응답하여 페이지 버퍼(123) 및 전압 발생기(126)를 제어한다. 제어 로직(125)은 프로그램 명령에 따라서 서로 다른 방식의 바이어스를 생성하도록 전압 발생기(126)를 제어할 수 있다. 예를 들면, 제어 로직(125)은 의사 프로그램 명령(PP_CMD)에 응답하여, 선택된 워드 라인으로 제공되는 코어스 프로그램 전압(Coarse Program Voltage)을 생성한다. 반면, 제어 로직(125)은 일반 프로그램 명령(NP_CMD)에 응답하여 파인 프로그램 전압(Fine Program Voltage)을 생성하도록 전압 발생기(126)를 제어할 수 있다.

전압 발생기(126)는 제어 로직(125)의 제어에 따라 각각의 워드 라인들로 공급될 다양한 종류의 워드 라인 전압들과, 메모리 셀들이 형성된 벌크(예를 들면, 웰 영역)로 공급될 전압을 생성한다. 각각의 워드 라인들로 공급될 워드 라인 전압들로는 프로그램 전압(Vpgm), 패스 전압(Vpass), 선택 및 비선택 읽기 전압들(Vrd, Vread) 등이 있다. 전압 발생기(126)는 제어 로직(125)의 제어에 응답하여, 코어스 프로그램 전압(Coarse Program Voltage) 또는 파인 프로그램 전압(Fine Program Voltage)을 생성한다.

코어스 프로그램 전압은 프로그램 시작 전압이 상대적으로 높거나, 펄스들 간의 스텝 전압이 큰 ISPP(Incremental Step Pulse Program) 전압일 수 있다. 또는, 코어스 프로그램 전압은 상대적으로 적은 수의 프로그램 루프를 제공하기 위한 프로그램 전압일 수 있다. 즉, 코어스 프로그램 전압은 프로그램 검증 펄스의 수가 감소된 형태로 제공될 수 있다. 반면, 파인 프로그램 전압은 선택된 메모리 셀들의 산포를 최적으로 형성하기 위한 ISPP 전압으로 제공될 수 있을 것이다. 더불어, 모든 프로그램 상태들 각각에 대한 검증 전압 펄스들이 파인 프로그램 전압에 포함될 것이다.

상술한 불휘발성 메모리 장치(120)는 메모리 컨트롤러(110)의 프로그램 명령에 따라 서로 다른 프로그램 전압을 생성할 수 있다. 즉, 의사 프로그램 명령어(PP_CMD)에 응답하여 불휘발성 메모리 장치(120)는 선택된 메모리 영역에 고속으로 쓰기 데이터를 프로그램할 수 있다. 의사 프로그램 동작을 통해서 선택된 메모리 영역에 저장 가능한 용량보다 적은 사이즈의 데이터가 고속으로 프로그램될 수 있다.

도 4는 본 발명의 실시 예에 따른 원샷 프로그램의 특징을 간략히 보여주는 도면이다. 도 4를 참조하면, (I)는 프로그램되기 이전의 메모리 셀들의 문턱 전압 상태를 보여주는 산포이고, (II)는 원샷 프로그램 이후의 메모리 셀들의 프로그램 상태에 해당하는 문턱 전압의 산포를 나타낸다.

(I)에서 도시된 바와 같이 프로그램되기 이전에는 모든 메모리 셀들은 소거 상태(E0)에 해당하는 문턱 전압을 갖는다. 선택된 메모리 셀들은 소거 동작에 의해서 모두 소거 상태(E0)에 대응하는 문턱 전압을 가질 것이다. 그러나, 선택된 메모리 셀들이 저장할 수 있는 최대 용량의 데이터가 제공되면, 메모리 셀들에 대한 원샷 프로그램(One Shot Program)이 실시될 것이다.

원샷 프로그램은 멀티 레벨 셀에 저장될 수 있는 멀티-비트가 하나의 프로그램 사이클을 통해서 저장되는 프로그램 동작이다. 즉, 2-비트 멀티 레벨 셀의 경우, 원샷 프로그램에 의해서 하나의 메모리 셀에 2-비트 데이터가 1회의 프로그램 사이클 동안에 프로그램되는 동작을 일컫는다. 1회의 프로그램 사이클은 복수의 증가하는 프로그램 펄스들과 각각의 프로그램 펄스들에 후속하는 타깃 상태들(Q1, Q2, Q3) 각각에 대응하는 검증 펄스들로 구성된다. 즉, 원샷 프로그램은 멀티 레벨 셀에 하나의 프로그램 사이클에서 1-비트가 저장되는 셰도우 프로그램(Shadow Program) 방식과 대비될 수 있다.

원샷 프로그램은 프로그램 교란(Program Disturbance)과 같은 워드 라인 간의 간섭이 문제되지 않는 수직 구조 불휘발성 메모리 장치에서 사용될 수 있다. 그리고 본 발명의 멀티 레벨 셀들을 프로그램하는 방식에서 일반 프로그램 명령어(NP_CMD)에 응답하여 불휘발성 메모리 장치(120)가 수행하는 프로그램 방식이 원샷 프로그램 방식이다.

도 5는 본 발명의 실시 예에 따른 의사 프로그램 방법을 보여주는 도면이다. 도 5를 참조하면, 본 발명의 불휘발성 메모리 셀들은 워드 라인 단위로 프로그램되며, 각각의 메모리 셀들은 2-비트의 데이터가 저장될 수 있다.

워드 라인들(WL0, WL1)에 연결되는 메모리 셀들 각각은 이미 2-비트의 데이터가 원샷 프로그램 동작에 의해서 기입된 상태이다. 즉, 워드 라인들(WL0, WL1)에 연결되는 메모리 셀들은 원샷 프로그램 동작에 의해서 4개의 문턱 전압 상태들(E0, Q1, Q2, Q3) 중 어느 하나에 대응하는 문턱 전압을 가지게 될 것이다. 그러나, 메모리 컨트롤러(110)의 판단에 따라 입력되는 데이터가 의사 프로그램 동작에 따라 프로그램되는 경우, 워드 라인(WL2)에 연결되는 메모리 셀들 각각에는 1-비트 데이터가 고속으로 프로그램될 수 있다.

워드 라인(WL2)에 연결되는 메모리 셀들이 의사 프로그램 동작에 따라 프로그램될 때, 제어 로직(125, 도 3 참조)은 일반 프로그램 동작과는 다른 레벨의 전압 레벨을 생성하도록 전압 발생기(126, 도 3 참조)를 제어할 수 있다. 전압 발생기(126)는 워드 라인(WL2)에 연결되는 메모리 셀들에 고속의 프로그램이 가능한 의사 프로그램 동작을 위한 워드 라인 전압을 제공할 수 있다. 의사 프로그램 동작에 따르면, 타깃 문턱 전압(PS1)이 읽기 전압들(R1, R3) 사이에 위치하기 때문에 상대적으로 정밀하지 않은 레벨 제어가 가능하다. 예를 들면, 의사 프로그램 동작시 제공되는 프로그램 펄스들은 프로그램 루프 수가 상대적으로 적거나, 프로그램 시작 전압이 높을 수 있다. 그리고, 의사 프로그램 동작에서 검증 펄스는 타깃 문턱 전압(PS1)에 대응하는 펄스들만이 제공되면 된다. 따라서, 의사 프로그램 동작에서는 일반 프로그램 동작에 비해서 적은 수의 검증 펄스가 제공될 수 있으며, 프로그램 펄스의 수도 감소될 수 있다. 따라서, 의사 프로그램 동작의 속도는 일반 프로그램 동작의 속도에 비하여 현저히 증가할 수 있다.

의사 프로그램 동작에 따라 프로그램된 메모리 셀들은 MSB 페이지의 읽기를 위해서 제공되는 읽기 전압들(R1, R3)에 의해서 읽혀질 수 있다. 즉, 워드 라인(WL2)에 연결된 메모리 셀들의 LSB 페이지는 맵핑 테이블(115)에서 제외(Map Out)된 상태이기 때문에, 읽기 전압들(R1, R3)에 의해서 읽혀진 데이터만이 유효하게 출력될 것이다. 결국, 의사 프로그램 동작에 의해서 프로그램된 메모리 셀들은 MSB 페이지의 독출 동작에 의해서 센싱될 수 있다.

워드 라인(WL2)의 MSB 페이지를 읽기 위해서는 읽기 전압(R1)에 의해서 1회, 읽기 전압(R3)에 의해서 1회의 센싱이 수행될 것이다. 그리고 최종적으로 읽기 전압(R1)에 의해서 의사 프로그램 동작에 의해서 기입된 데이터가 결정되어 출력될 수 있을 것이다.

도 6은 본 발명의 실시 예에 따른 메모리 컨트롤러의 동작을 간략히 보여주는 순서도이다. 도 6을 참조하면, 메모리 컨트롤러(110)는 호스트의 쓰기 요청에 응답하여 의사 프로그램 동작 또는 일반 프로그램 동작을 선택할 수 있다.

단계 S110에서, 쓰기 요청이 발생하면, 메모리 컨트롤러(110)는 쓰기 요청되는 데이터를 수신한다. 여기서, 쓰기 요청은 호스트(Host)로부터 제공된다. 하지만, 쓰기 요청은 호스트(Host)에서 발생하는 것에 국한되지는 않는다. 메모리 컨트롤러(110)의 내부 동작에 의해서 상대적으로 작은 사이즈의 데이터가 쓰기 요청될 수 있다.

단계 S120에서, 메모리 컨트롤러(110)는 쓰기 요청되는 데이터 사이즈에 따라 동작 분기를 수행한다. 쓰기 요청되는 데이터의 사이즈가 기준(Ref)보다 작으면(Yes 방향), 절차는 단계 S130으로 이동한다. 반면, 쓰기 요청되는 데이터의 사이즈가 기준(Ref)과 같거나 더 큰 경우에, 절차는 단계 S140으로 이동한다.

단계 S130에서, 메모리 컨트롤러(110)는 의사 프로그램 동작에 따라 쓰기 요청된 데이터를 불휘발성 메모리 장치(120)에 프로그램한다. 즉, 메모리 컨트롤러(110)는 쓰기 요청된 데이터를 불휘발성 메모리 장치(120)의 선택된 영역에 의사 프로그램 동작에 따라 프로그램하기 위하여 별도의 명령어 시퀀스를 제공할 수 있다. 의사 프로그램 명령어(PP_CMD)의 제공에 따라 불휘발성 메모리 장치(120)는 선택된 메모리 영역을 일반 프로그램 동작에서와는 다른 바이어스 조건 하에서 고속의 프로그램 동작을 수행할 것이다. 이어서, 메모리 컨트롤러(110)는 의사 프로그램에 의해서 선택된 메모리 영역의 페이지 어드레스 중에서 제외(Map out)되는 영역을 맵핑 테이블(115)에 기록할 것이다.

단계 S140에서, 메모리 컨트롤러(110)는 쓰기 요청되는 데이터를 일반 프로그램 동작에 따라 프로그램한다. 메모리 컨트롤러(110)는 쓰기 요청되는 데이터를 선택된 메모리 영역에 프로그램하기 위한 일반 프로그램 명령어(NP_CMD)를 불휘발성 메모리 장치(120)에 제공할 수 있다. 일반 프로그램 명령어(NP_CMD)에 응답하여 불휘발성 메모리 장치(120)는 선택된 메모리 영역에 대한 원샷 프로그램(One Shot Program)을 수행할 것이다. 즉, 불휘발성 메모리 장치(120)는 한 번의 프로그램 사이클 동안 선택된 메모리 영역(하나의 워드 라인에 연결되는 메모리 셀들)에 복수 페이지의 데이터를 프로그램할 수 있다.

이상에서는 쓰기 요청된 데이터의 프로그램 방식을 결정하는 기준이 데이터의 사이즈인 실시 예가 간략히 설명되었다. 하지만, 데이터의 사이즈뿐 아니라 입력 패턴이나 데이터의 속성, 중요도 등이 상술한 프로그램 방식의 결정 기준으로 작용할 수 있음은 잘 이해될 것이다.

도 7은 도 6에서 기술하는 의사 프로그램을 수행하는 메모리 컨트롤러의 동작을 좀더 구체적으로 보여주는 순서도이다. 도 7을 참조하면, 메모리 컨트롤러(110)는 맵핑 테이블(115)에서 의사 프로그램 동작에 따른 어드레스 맵핑을 수행할 수 있다.

단계 S132에서, 메모리 컨트롤러(110)는 의사 프로그램 동작의 결정에 따라 쓰기 데이터를 저장할 메모리 영역을 선택한다. 일반적으로 불휘발성 메모리 장치(120)의 메모리 영역은 워드 라인의 위치에 따라 순차적으로 프로그램될 수 있다. 하지만, 의사 프로그램 동작이 결정되는 경우, 하나의 워드 라인에 연결되는 메모리 셀들의 페이지 영역들(예를 들면, MSB 페이지와 LSB 페이지) 중 적어도 하나는 무효화될 것이다.

단계 S134에서, 메모리 컨트롤러(110)는 불휘발성 메모리 장치(120)에 의사 프로그램 명령어(PP_CMD)와 데이터를 전달한다. 의사 프로그램 명령어(PP_CMD)에 응답하여 불휘발성 메모리 장치(120)는 선택된 영역에 대한 의사 프로그램 동작을 위한 프로그램 전압이나 검증 전압을 생성하게 될 것이다. 그리고 생성된 전압을 사용하여 불휘발성 메모리 장치(120)는 선택된 메모리 영역을 고속으로 프로그램할 것이다.

단계 S136에서, 메모리 컨트롤러(110)는 의사 프로그램에 따른 맵핑 테이블(115)의 업데이트를 수행한다. 선택된 메모리 영역의 복수 페이지 영역들 중에서, 의사 프로그램 동작에 따라 일부는 할당에서 제외(Map out)될 것이다. 할당에서 제외(Map out)되는 페이지 영역은 이후 독출 동작시에 참조되어, 읽기 동작이 차단되거나 독출된 데이터가 무효화될 것이다.

도 8a 및 도 8b는 본 발명의 실시 예에 따른 의사 프로그램 동작을 위한 명령어 시퀀스를 예시적으로 보여주는 타이밍도들이다. 도 8a를 참조하면, 의사 프로그램 명령어(PP_CMD)에 대응하는 명령어 시퀀스에서는 새로운 명령어 셋이 할당될 수 있을 것이다. 입력 데이터(Din)에 대한 의사 프로그램 동작을 지시하는 제 1 명령어 셋(CS1, 131)은 명령어 래치 인에이블 신호(CLE)의 하이(High) 구간에서 불휘발성 메모리 장치(120, 도 3 참조)에 입력된다. 어드레스 래치 인에이블 신호(ALE)의 하이(High) 구간에서 의사 프로그램을 위한 메모리 셀들의 열 어드레스(CA) 및 행 어드레스(RA)가 입력될 것이다. 열 어드레스(CA), 행 어드레스(RA) 등은 어드레스 입력 사이클 동안에 불휘발성 메모리 장치(120)에 입력된다.

어드레스에 이어서, 쓰기 요청된 쓰기 데이터(Din)가 입력된다. 쓰기 데이터(Din)는 쓰기 인에이블 신호(/WE, 미도시됨)에 동기되어 입력될 수 있다. 쓰기 데이터(Din)의 입력이 완료되면, 명령어 래치 인에이블 신호(CLE)의 하이 구간에서 컨펌을 지시하는 제 2 명령어 셋(CS2)이 입력될 것이다. 제 2 명령어 셋(CS2, 133)에 응답하여 불휘발성 메모리 장치(120)는 쓰기 데이터(Din)를 선택된 메모리 셀들에 의사 프로그램 동작에 따라 프로그램하게 될 것이다. 의사 프로그램 동작에 의해서 선택된 메모리 셀들에 데이터가 기입되는 시간이 레디/비지 신호(RnB)의 로(Low) 구간에 대응하는 프로그램 시간(tPROG)이다. 의사 프로그램 방식에 따라 데이터가 프로그램될 때에는 상대적으로 프로그램 시간이 일반 프로그램 모드에 비하여 짧아질 것이다.

여기서, 의사 프로그램 동작을 지시하기 위해서 명령어 셋들(CS1, CS2) 중 어느 하나 또는 명령어 셋들(CS1, CS2) 모두의 코드를 일반 프로그램 동작과 차별화할 수 있다.

도 8b는 의사 프로그램 명령어(PP_CMD)에 대응하는 명령어 시퀀스의 다른 실시 예를 보여주는 타이밍도이다. 명령어 셋들(80h, 10h)은 각각 명령어 래치 인에이블 신호(CLE)의 하이(High) 구간에서 불휘발성 메모리 장치(120)에 입력된다. 어드레스 래치 인에이블 신호(ALE)의 하이(High) 구간에서 의사 프로그램을 위한 메모리 셀들의 열 어드레스(CA) 및 행 어드레스(RA')가 입력될 것이다. 의사 프로그램 동작을 위해서 명령어 셋이 아닌 어드레스 셋(RA')의 변경을 통해서도 불휘발성 메모리 장치(120)를 제어할 수 있다.

도 9는 도 1에 도시된 맵핑 테이블을 예시적으로 보여주는 표이다. 도 9를 참조하면, 메모리 컨트롤러(110)는 의사 프로그램을 위해서 선택되는 메모리 셀들의 페이지 주소를 설정한다. 예를 들면, 메모리 컨트롤러(110)는 워드 라인(WL2)에 연결되는 메모리 셀들에 대해서 의사 프로그램 대상으로 선택했을 경우, 워드 라인(WL2)에 연결되는 메모리 셀들의 LSB 페이지(1st Page)를 맵 아웃(Map out) 시킨다. 여기서, 맵 아웃(Map out)은 선택된 메모리 셀들에 할당되는 복수의 페이지 영역들 중에서 실질적으로 데이터가 저장되지 않는 페이지 영역을 지정하는 작업이다. 예를 들면, 워드 라인(WL2)에 연결되는 메모리 셀들이 의사 프로그램 동작의 대상이 된 경우, 메모리 컨트롤러(110, 도 1 참조)는 실질적으로 데이터가 저장되는 MSB 페이지(2nd Page)만을 맵핑한다. 즉, 표에 도시된 5번 페이지를 워드 라인(WL2)에 연결되는 메모리 셀들의 MSB 페이지(2nd Page)에 맵핑할 것이다. 결국, 의사 프로그램된 데이터는 워드 라인(WL2)에 연결된 메모리 셀들에 대한 MSB 페이지(2nd Page) 읽기를 통해서 독출될 수 있다는 의미이다.

도 10a 내지 도 10d는 본 발명의 의사 프로그램 방법을 보여주기 위한 파형도들이다. 도 10a는 일반 프로그램 동작에서 선택된 메모리 셀들의 워드 라인 전압을 보여준다. 도 10b 내지 도 10d는 의사 프로그램 동작에서 선택된 메모리 셀들의 워드 라인에 제공되는 전압을 예시적으로 보여준다. 여기서, 선택된 메모리 셀들은 2-비트 멀티 레벨 셀인 것을 가정하기로 한다. 따라서, 원샷 프로그램 동작에서 소거 상태(E0) 및 3개의 타깃 상태들(Q1, Q2, Q3) 중 어느 하나의 상태로 메모리 셀들의 문턱 전압이 변경될 것이다.

도 10a를 참조하면, 일반 프로그램 동작에서는 선택된 메모리 셀들에 제공되는 프로그램 전압은 루프 수(Number of loops)가 증가할수록 증가하는 펄스로 제공된다. 즉, 프로그램 전압은 증가형 스텝 펄스 프로그램(Incremental Step Pulse Programming: ISPP) 방식에 따를 수 있다. ISPP 방식의 프로그램 전압에 따르면, 증가 스텝(ΔV1)만큼 증가하는 펄스열(Pulse train)이 선택된 메모리 셀들의 워드 라인에 제공될 것이다. 그리고 프로그램 전압 펄스들(Vpgm1, Vpgm2,…, VpgmM) 각각에 이어서 타깃 상태들(Q1, Q2, Q3) 각각에 대응하는 검증 전압들(Vfy1, Vfy2, Vfy3)이 인가된다. 이러한 프로그램 전압 펄스(Vpgm)와 검증 전압 펄스들의 인가는 최대 루프(LoopM)까지 반복된다.

도 10b는 본 발명의 의사 프로그램 동작에서 선택된 워드 라인에 제공되는 전압의 파형을 보여준다. 도 10b를 참조하면, 의사 프로그램 동작에서 선택된 메모리 셀들에 제공되는 워드 라인 전압은 매 루프들마다 증가 스텝(ΔV1)만큼 증가하는 프로그램 전압 펄스(VpgmN, N≥3)와 고정값으로 제공되는 검증 전압(Vfy1)으로 구성된다. 프로그램 전압(Vpgm)의 증가 스텝(ΔV1)은 도 10a에 도시된 일반 프로그램 동작과 동일할 수 있지만, 프로그램 시작 전압이 프로그램 전압(Vpgm3)부터 제공된다. 따라서, 전체적인 프로그램 루프의 수는 감소할 수 있다. 더불어, 타깃 상태(P1)에 검증 전압(Vfy1)이 매 프로그램 루프마다 인가된다. 이러한 프로그램 전압 펄스(Vpgm)와 검증 전압 펄스의 인가는 최대 루프(LoopM)까지 반복될 수 있다.

여기서, 검증 전압(Vfy1)의 레벨은 일반 프로그램 동작의 프로그램 상태(Q1)를 타깃으로 하는 전압일 수 있다. 하지만, 검증 전압(Vfy1)의 레벨은 프로그램 속도를 높이기 위하여 프로그램 상태(Q1)를 타깃으로 하는 검증 전압보다 증가 혹은 감소된 레벨로 제공될 수도 있을 것이다.

도 10c는 의사 프로그램 동작에서, 프로그램 시작 전압(Start voltage)은 동일하지만, 프로그램 전압 펄스들(VpgmN, 1≤N≤M)의 펄스 간격(Pulse duration)이 감소된 예를 보여준다. 의사 프로그램 동작에서는 하나의 타깃 상태만을 가질 수 있기 때문에, 프로그램 검증에 소요되는 시간을 줄일 수 있다. 따라서, 프로그램 전압 펄스들 사이의 간격(ΔT2 < ΔT1)이 줄어들 수 있을 것이다.

도 10d는 의사 프로그램 동작에서 제공되는 워드 라인 전압의 다른 실시 예이다. 도 10d에 따르면, 프로그램 전압 펄스들(VpgmN) 간의 증가 스텝(ΔV2)은 일반 프로그램 동작에서의 증가 스텝(ΔV1)보다 증가한다. 그리고 프로그램 전압 펄스들(VpgmN) 사이의 시간 간격(ΔT2)은 일반 프로그램 동작에서의 시간 간격(ΔT1)보다 감소하는 예를 보여준다. 이런 경우, 도 10a 내지 도 10c의 프로그램 전압들이 인가될 때보다 프로그램 속도는 현저하게 증가하게 될 것이다.

이상에서는 의사 프로그램 동작을 위해서 제공되는 프로그램 전압과 검증 전압의 실시 예가 예시적으로 설명되었다. 하지만, 본 발명의 의사 프로그램 동작을 위해서 제공될 수 있는 워드 라인 전압의 형태는 여기에 국한되지 않으며, 높은 프로그램 속도를 제공하기 위한 다양한 조합 또는 변형이 가능할 것이다.

도 11은 의사 프로그램 동작에 의해서 프로그램된 메모리 셀들에 대한 독출 방법을 보여주는 타이밍도이다. 도 11을 참조하면, 의사 프로그램 명령어(PP_CMD)에 의해서 프로그램된 메모리 셀들을 독출하기 위해서는 지정된 행 어드레스 'RA(P)'가 제공될 수 있다. 도 5에서 도시된 바와 같이 2-비트 멀티 레벨 셀의 경우, 메모리 컨트롤러(110)는 맵핑 테이블(115, 도 1 참조)을 참조하여 맵핑에서 제외(Map out)된 논리 페이지 영역은 무시한다. 그리고 메모리 컨트롤러(110)는 의사 프로그램 방식으로 메모리 셀에 기입된 데이터에 대한 행 어드레스 'RA(P)'를 읽기 명령어 시퀀스에 포함하여 불휘발성 메모리 장치(120)에 제공할 수 있다.

의사 프로그램된 데이터를 독출하기 위하여, 메모리 컨트롤러(110)는 명령어 셋(00h)을 명령어 래치 인에이블 신호(CLE)의 하이(High) 구간에서 불휘발성 메모리 장치(120, 도 1 참조)에 입력한다. 그리고 메모리 컨트롤러(110)는 어드레스 래치 인에이블 신호(ALE)의 하이(High) 구간에서 열 어드레스(CA) 및 행 어드레스(140) 'RA(P)'를 불휘발성 메모리 장치(120)에 입력할 것이다. 행 어드레스(140) 'RA(P)'는 앞서 설명한 데로 맵핑에서 제외된 페이지 어드레스를 참조하여 결정될 것이다. 어드레스에 이어 메모리 컨트롤러(110)는 명령어 셋(30h)을 명령어 래치 인에이블 신호(CLE)의 하이(High) 구간에서 불휘발성 메모리 장치(120)에 입력한다.

명령어의 입력에 응답하여 불휘발성 메모리 장치(120)는 읽기 시간(tR) 동안 데이터를 센싱하고, 래치한다. 불휘발성 메모리 장치(120)는 행 어드레스(140) 'RA(P)'를 참조하여 MSB 페이지에 대한 읽기 동작을 수행할 수 있을 것이다. 만일, 3-비트 이상의 멀티 레벨 셀이 의사 프로그램 방식으로 프로그램된 경우, 행 어드레스(140) 'RA(P)'는 복수의 논리 페이지들 중 하나 또는 두 개의 논리 페이지 주소로 제공될 수 있을 것이다.

불휘발성 메모리 장치(120)는 데이터의 출력이 준비되면, 레디/비지 신호(RnB)를 하이 레벨로 천이하여 메모리 컨트롤러(110)에게 데이터의 출력이 준비되었음을 알릴 것이다. 메모리 컨트롤러(110)는 레디/비지 신호(RnB)의 레벨을 참조하여 불휘발성 메모리 장치(120)로부터 데이터(Dout)를 독출할 것이다.

도 12a 및 도 12b는 3-비트 멀티 레벨 셀들에 대한 의사 프로그램 방법을 보여주는 도면들이다. 도 12a는 선택된 메모리 셀들 각각에 의사 프로그램 동작에 의해서 1-비트의 데이터를 저장하는 경우의 문턱 전압 산포를 보여준다. 특히, 3개의 논리 페이지 영역들 중에서 제 1 페이지 영역(1st Page)이 의사 프로그램을 위한 메모리 영역으로 지정되고, 나머지 논리 페이지 영역들(2nd Page, 3rd Page)은 맵핑 테이블(115, 도 1 참조)에서 제외(Map out)된 경우를 보여준다.

도 12a를 참조하면, 의사 프로그램을 위해서 선택된 메모리 셀들 각각에는 1-비트의 데이터가 저장될 수 있다. 선택된 메모리 셀들은 원샷 프로그램 방식을 사용하는 일반 프로그램 동작(Normal Program Operation)에 의해서 3-비트의 데이터를 저장할 것이다. 선택된 메모리 셀들에는 일반 프로그램 동작에 의하여 소거 상태(E0) 및 프로그램 상태들(P1, P2, P3, P4, P5, P6, P7) 중 어느 하나로 프로그램될 것이다.

하지만, 의사 프로그램 동작에 의해서 고속으로 프로그램되는 경우 선택된 메모리 셀들은 소거 상태(E0) 또는 의사 프로그램 상태(PS1) 중 어느 하나의 상태로 프로그램된다. 여기서, 고속의 의사 프로그램 동작에 따라 메모리 셀들의 문턱 전압이 도시된 전압 윈도에 대응하는 의사 프로그램 상태(PS1)로 프로그램되는 것으로 설명되었으나, 본 발명은 여기에 국한되지 않는다. 하지만, 의사 프로그램 상태(PS1)는 상대적으로 넓은 전압 윈도와 낮은 문턱 전압에 대응하기 때문에 프로그램 속도 측면에서 유리하다.

읽기 동작시, 의사 프로그램 동작에 따라서 프로그램된 메모리 셀들은 제 1 페이지 영역(1st Page)의 읽기 동작에 의해서 독출될 수 있다. 예를 들면, 선택된 메모리 셀들에 대한 읽기 전압(R1, R5)에 의해서 독출 동작이 수행되는 제 1 페이지 영역(1st Page)에 대한 독출 동작만으로 의사 프로그램된 데이터의 독출이 가능하다. 좀더 구체적으로는 읽기 전압(R1)에 의해서 선택된 메모리 셀들의 상태가 소거 상태(E0)인지 의사 프로그램 상태(PS1)인지가 식별될 수 있다.

읽기 동작시 메모리 컨트롤러(110)는 선택된 메모리 셀들의 3개 논리 페이지 영역들 중에서 제 1 페이지 영역(1st Page)에 대한 주소를 제공할 것이다. 그러면, 불휘발성 메모리 장치(120)는 선택된 메모리 셀들의 제 1 페이지 영역(1st Page)을 센싱하기 위한 읽기 전압들(R1, R5)을 순차적으로 생성하여 선택된 메모리 셀들의 워드 라인으로 제공할 것이다. 그리고 읽기 전압들(R1, R5)에 의한 선택된 메모리 셀들이 온셀인지, 오프셀인지의 여부가 센싱되고, 특정 래치에 저장될 것이다. 그러면, 불휘발성 메모리 장치(120)는 읽기 전압(R1)에 의해서 센싱된 데이터를 의사 프로그램 데이터로 출력할 수 있다.

도 12b는 도 12a의 3-비트 멀티 레벨 셀에 대한 의사 프로그램 동작시, 메모리 컨트롤러(110)의 맵핑 테이블(115)의 예를 간략히 보여주는 표이다. 도 12를 참조하면, 메모리 컨트롤러(110)는 워드 라인(WL2)에 연결되는 메모리 셀들에 대한 의사 프로그램 동작을 수행한 후에, 맵핑 테이블(115)을 업데이트할 것이다. 이때, 메모리 컨트롤러(110)는 워드 라인(WL2)에 연결되는 메모리 셀들의 제 2 페이지 영역(2nd Page)과 제 3 페이지 영역(3rd Page)을 제외(Map out) 시킨다. 워드 라인(WL2)에 연결되는 메모리 셀들이 의사 프로그램 동작의 대상이 된 경우, 메모리 컨트롤러(110)는 실질적으로 데이터가 저장되는 제 1 페이지 영역(1st Page)만을 맵핑한다. 즉, 워드 라인(WL2)에 대응하는 메모리 셀들의 제 1 페이지 영역(1st Page)를 호스트에서 입력되는 논리 주소에 대응하는 불휘발성 메모리 장치(120)의 7번 페이지로 맵핑할 것이다. 결국, 의사 프로그램된 데이터는 워드 라인(WL2)에 연결된 메모리 셀들에 대한 제 1 페이지 영역(1st Page)의 읽기를 통해서 독출될 수 있다.

도 13a 및 도 13b는 3-비트 멀티 레벨 셀들에 대한 의사 프로그램 방법의 다른 실시 예를 보여주는 도면들이다. 도 13a는 선택된 메모리 셀들 각각에 의사 프로그램 동작에 의해서 1-비트의 데이터를 저장하는 경우의 문턱 전압 산포를 보여준다. 특히, 3개의 논리 페이지 영역들 중에서 제 3 페이지 영역(3rd Page)이 의사 프로그램을 위한 메모리 영역으로 지정되고, 나머지 논리 페이지 영역들(1st Page, 2nd Page)은 맵핑 테이블(115, 도 1 참조)에서 제외(Map out) 된다.

도 13a를 참조하면, 의사 프로그램을 위해서 선택된 메모리 셀들 각각에는 1-비트의 데이터가 저장될 수 있다. 의사 프로그램 동작에 의해서 고속으로 프로그램되는 경우 선택된 메모리 셀들은 소거 상태(E0) 또는 의사 프로그램 상태(PS1) 중 어느 하나의 상태로 프로그램된다. 도 13a에 도시된 의사 프로그램 상태(PS1)는 도 12a의 의사 프로그램 상태(PS1)보다 더 높은 문턱 전압 레벨을 갖는다. 따라서, 의사 프로그램 동작에 사용되는 검증 전압의 레벨은 도 12a의 실시 예에 비하여 상대적으로 높아지게 될 것이다. 따라서, 도 12a의 의사 프로그램 동작의 실시 예에 비하여 상대적으로 프로그램 속도는 감소될 수 있을 것이다.

읽기 동작시, 의사 프로그램 동작에 따라서 프로그램된 메모리 셀들은 제 3 페이지 영역(3rd Page)의 읽기 동작에 의해서 독출될 수 있다. 예를 들면, 선택된 메모리 셀들에 대한 읽기 전압(R3, R7)에 의해서 독출 동작이 수행되는 제 3 페이지 영역(3rd Page)에 대한 독출 동작만으로 의사 프로그램된 데이터의 독출이 가능하다. 좀더 구체적으로는 읽기 전압(R3)에 의해서 선택된 메모리 셀들의 상태가 소거 상태(E0)인지 의사 프로그램 상태(PS1)인지가 식별될 수 있다.

읽기 동작시 메모리 컨트롤러(110)는 선택된 메모리 셀들의 3개 논리 페이지 영역들 중에서 제 3 페이지 영역에 대한 주소를 제공할 것이다. 그러면, 불휘발성 메모리 장치(120)는 선택된 메모리 셀들의 제 3 페이지 영역(3rd Page)을 센싱하기 위한 읽기 전압들(R3, R7)을 순차적으로 생성하여 선택된 메모리 셀들의 워드 라인으로 제공할 것이다. 그리고 읽기 전압들(R3, R7)에 의한 선택된 메모리 셀들이 온셀인지, 오프셀인지의 여부가 센싱되고, 특정 래치에 저장될 것이다. 그러면, 불휘발성 메모리 장치(120)는 읽기 전압(R3)에 의해서 센싱된 데이터를 의사 프로그램 데이터로 출력할 수 있다.

도 13b는 도 13a의 3-비트 멀티 레벨 셀에 대한 의사 프로그램 동작시, 메모리 컨트롤러(110)의 맵핑 테이블(115)의 예를 간략히 보여주는 표이다. 도 12를 참조하면, 메모리 컨트롤러(110)는 워드 라인(WL2)에 연결되는 메모리 셀들에 대한 의사 프로그램 동작을 수행한 후에, 맵핑 테이블(115)을 업데이트할 것이다. 이때, 메모리 컨트롤러(110)는 워드 라인(WL2)에 연결되는 메모리 셀들의 제 1 페이지 영역(1st Page)과 제 2 페이지 영역(2nd Page)을 제외(Map out) 시킨다. 워드 라인(WL2)에 연결되는 메모리 셀들이 의사 프로그램 동작의 대상이 된 경우, 메모리 컨트롤러(110)는 실질적으로 데이터가 저장되는 제 3 페이지 영역(3rd Page)만을 맵핑한다. 즉, 워드 라인(WL2)에 대응하는 메모리 셀들의 제 3 페이지 영역(3rd Page)을 호스트에서 입력되는 논리 주소에 대응하는 불휘발성 메모리 장치(120)의 7번 페이지로 맵핑할 것이다. 결국, 의사 프로그램된 데이터는 워드 라인(WL2)에 연결된 메모리 셀들에 대한 제 3 페이지 영역(3rd Page)의 읽기를 통해서 독출될 수 있다.

도 14a 및 도 14b는 3-비트 멀티 레벨 셀들에 대한 의사 프로그램 방법의 또 다른 실시 예를 보여주는 도면들이다. 도 14a는 선택된 메모리 셀들 각각에 의사 프로그램 동작에 의해서 2-비트의 데이터를 저장하는 경우의 문턱 전압 산포를 보여준다. 특히, 3개의 논리 페이지 영역들 중에서 제 1 페이지 영역(1st Page)과 제 3 페이지 영역(3rd Page)이 의사 프로그램을 위한 메모리 영역으로 지정되고, 제 2 페이지 영역(2nd Page)은 맵핑 테이블(115, 도 1 참조)에서 제외(Map out)되는 경우를 보여준다.

도 14a를 참조하면, 의사 프로그램을 위해서 선택된 메모리 셀들 각각에는 2-비트의 데이터가 저장될 수 있다. 선택된 메모리 셀들은 원샷 프로그램 방식을 사용하는 일반 프로그램 동작에 의해서 3-비트의 데이터를 저장할 것이다. 하지만, 의사 프로그램 동작에 의해서 메모리 셀들은 소거 상태(E0) 또는 복수의 의사 프로그램 상태들(PS1, PS2, PS3) 중 어느 하나의 상태로 프로그램된다. 즉, 선택된 메모리 셀들의 제 1 페이지 영역(1st Page)과 제 3 페이지 영역(3rd Page)이 의사 프로그램을 위해서 선택될 수 있다.

읽기 동작시, 의사 프로그램 동작에 따라서 프로그램된 메모리 셀들은 제 1 페이지 영역(1st Page) 또는 제 3 페이지 영역(3rd Page)의 읽기 동작에 의해서 독출될 수 있다. 예를 들면, 제 1 페이지 영역(1st Page)에 의사 프로그램된 데이터를 독출하기 위해서, 메모리 컨트롤러(110)는 도 11에 도시된 읽기 명령어를 제공하게 될 것이다. 이때, 메모리 컨트롤러(110)는 선택된 메모리 셀들의 제 1 페이지 영역(1st Page) 및 제 3 페이지 영역(3rd Page)에 대응하는 행 어드레스를 제공할 수 있다. 그러면, 불휘발성 메모리 장치(120)는 선택된 메모리 셀들에 대한 읽기 전압(R1, R3, R5, R7)에 의해서 독출 동작을 수행하게 될 것이다. 불휘발성 메모리 장치(120)는 독출 동작에 의해서 센싱된 2개 페이지 데이터를 출력할 수 있다.

또는, 메모리 컨트롤러(110)는 선택된 메모리 셀들의 제 1 페이지 영역(1st Page)에 대응하는 행 어드레스를 입력할 수도 있다. 그러면, 불휘발성 메모리 장치(120)는 선택된 메모리 셀들에 대한 읽기 전압(R1, R3, R5, R7)에 의해서 독출 동작을 수행하고, 그 중에서 제 1 페이지 영역(1st Page)에 해당하는 데이터만을 외부로 출력할 수 있을 것이다. 제 3 페이지 영역(3rd Page)을 읽기 위한 읽기 동작에서도 제 1 페이지 영역을 읽기 위한 독출 동작과 동일한 절차에 따라 선택된 메모리 셀들이 센싱될 수 있다. 다만, 래치된 2개의 페이지 데이터 중에서 읽기 요청된 제 3 페이지 영역(3rd Page)에 해당하는 데이터만이 외부로 출력될 수 있을 것이다.

도 14b는 도 14a의 3-비트 멀티 레벨 셀에 대한 의사 프로그램 동작시, 메모리 컨트롤러(110)의 맵핑 테이블(115)의 예를 간략히 보여주는 표이다. 도 14b를 참조하면, 메모리 컨트롤러(110)는 워드 라인(WL2)에 연결되는 메모리 셀들에 대한 의사 프로그램 동작을 수행한 후에, 맵핑 테이블(115)을 업데이트할 것이다. 이때, 메모리 컨트롤러(110)는 워드 라인(WL2)에 연결되는 메모리 셀들의 제 2 페이지 영역(2nd Page)을 제외(Map out) 시킨다. 워드 라인(WL2)에 연결되는 메모리 셀들이 의사 프로그램 동작의 대상이 된 경우, 메모리 컨트롤러(110)는 실질적으로 데이터가 저장되는 제 1 페이지 영역(1st Page)과 제 3 페이지 영역(3rd Page)만이 호스트로부터의 논리 주소에 대한 불휘발성 메모리 장치(120)의 물리 주소로 맵핑될 것이다. 결국, 의사 프로그램된 데이터는 워드 라인(WL2)에 연결된 메모리 셀들에 대한 2개 페이지 영역들(1st Page, 3rd Page)의 읽기를 통해서 독출될 수 있다.

도 15a 및 도 15b는 4-비트 멀티 레벨 셀들에 대한 의사 프로그램 방법의 실시 예를 보여주는 도면들이다. 도 15a는 선택된 메모리 셀들 각각에 의사 프로그램 동작에 의해서 1-비트의 데이터를 저장하는 경우의 문턱 전압 산포를 보여준다. 특히, 4개의 논리 페이지 영역들 중에서 제 1 페이지 영역(1st Page)이 의사 프로그램을 위한 메모리 영역으로 지정되고, 나머지 논리 페이지 영역들(2nd Page, 3rd Page, 4th Page)은 맵핑 테이블(115, 도 1 참조)에서 제외(Map out) 된다.

도 15a를 참조하면, 의사 프로그램을 위해서 선택된 메모리 셀들 각각에는 1-비트의 데이터가 저장될 수 있다. 선택된 메모리 셀들은 원샷 프로그램 방식을 사용하는 일반 프로그램 동작에 의해서 4-비트의 데이터를 저장할 것이다. 선택된 메모리 셀들에는 일반 프로그램 동작에 의하여 소거 상태(E0) 및 프로그램 상태들(P1, P2, P3, P4, P5, P6, P7, P8, P9, P10, P11, P12, P13, P14, P15) 중 어느 하나로 프로그램될 것이다.

읽기 동작시, 제 1 페이지 영역(1st Page)을 독출하기 위해서는 4개 레벨의 읽기 전압(R4, R10, R12, R14)이 사용된다. 제 2 페이지 영역(2nd Page)을 독출하기 위해서 4개 레벨의 읽기 전압(R3, R5, R9, R15)이 사용된다. 제 3 페이지 영역(3rd Page)을 독출하기 위해서는 4개 레벨의 읽기 전압(R1, R6, R8, R11)이 사용된다. 그리고 제 4 페이지 영역(4th Page)을 독출하기 위해서는 3개 레벨의 읽기 전압(R2, R7, R13)이 사용될 수 있다. 읽기 동작시, 이들 읽기 레벨들은 순차적으로 선택된 메모리 장치에 제공되고, 각각의 페이지에 대응하는 읽기 데이터가 지정된 래치에 저장될 것이다.

하지만, 의사 프로그램 동작에 의해서 논리 페이지 영역들(2nd Page, 3rd Page, 4th Page)이 제외된 경우, 제 1 페이지 영역(1st Page)을 읽기 위한 4개의 읽기 전압(R4, R10, R12, R14)이 사용될 수 있을 것이다. 선택된 메모리 셀들에 대한 읽기 전압(R4, R10, R12, R14)에 의해서 독출 동작이 수행되는 제 1 페이지 영역(1st Page)에 대한 독출 동작만으로 의사 프로그램된 데이터의 독출이 가능하다. 좀더 구체적으로는 읽기 전압(R4)에 의해서 선택된 메모리 셀들의 상태가 소거 상태(E0)인지 의사 프로그램 상태(PS1)인지가 식별될 수 있다.

읽기 동작시 메모리 컨트롤러(110)는 선택된 메모리 셀들의 4개 논리 페이지 영역들 중에서 제 1 페이지 영역(1st Page)에 대한 주소를 제공할 것이다. 그러면, 불휘발성 메모리 장치(120)는 선택된 메모리 셀들의 제 1 페이지 영역(1st Page)을 센싱하기 위한 읽기 전압들(R4, R10, R12, R14)을 순차적으로 생성하여 선택된 메모리 셀들의 워드 라인으로 제공할 것이다. 그리고 읽기 전압들(R4, R10, R12, R14)에 의한 선택된 메모리 셀들이 온셀인지, 오프셀인지의 여부가 센싱되고, 특정 래치에 저장될 것이다. 그러면, 불휘발성 메모리 장치(120)는 읽기 전압(R4)에 의해서 센싱된 데이터를 의사 프로그램 데이터로 출력할 수 있다.

도 15b는 도 15a의 4-비트 멀티 레벨 셀에 대한 의사 프로그램 동작시, 메모리 컨트롤러(110)의 맵핑 테이블(115)의 예를 간략히 보여주는 표이다. 도 15b를 참조하면, 메모리 컨트롤러(110)는 워드 라인(WL2)에 연결되는 메모리 셀들에 대한 의사 프로그램 동작을 수행한 후에, 맵핑 테이블(115)을 업데이트할 것이다. 이때, 메모리 컨트롤러(110)는 워드 라인(WL2)에 연결되는 메모리 셀들의 제 2 페이지 영역(2nd Page), 제 3 페이지 영역(3rd Page), 그리고 제 4 페이지 영역(4th Page)을 맵핑 테이블에서 제외(Map out) 시킨다. 워드 라인(WL2)에 연결되는 메모리 셀들이 의사 프로그램 동작의 대상이 된 경우, 메모리 컨트롤러(110)는 실질적으로 데이터가 저장되는 제 1 페이지 영역(1st Page)만을 맵핑한다. 즉, 워드 라인(WL2)에 대응하는 메모리 셀들의 제 1 페이지 영역(1st Page)를 호스트에서 입력되는 논리 주소에 대응하는 불휘발성 메모리 장치(120)의 9번 페이지로 맵핑할 것이다. 결국, 의사 프로그램된 데이터는 워드 라인(WL2)에 연결된 메모리 셀들에 대한 제 1 페이지 영역(1st Page)의 읽기를 통해서 독출될 수 있다.

도 16a 및 도 16b는 4-비트 멀티 레벨 셀들에 대한 의사 프로그램 방법의 다른 실시 예를 보여주는 도면들이다. 도 16a는 선택된 메모리 셀들 각각에 의사 프로그램 동작에 의해서 2-비트의 데이터를 저장하는 경우의 문턱 전압 산포를 보여준다. 특히, 4개의 논리 페이지 영역들 중에서 제 3 페이지 영역(3rd Page)과 제 4 페이지 영역(4th Page)이 의사 프로그램을 위한 메모리 영역으로 지정되고, 제 1 및 제 2 페이지 영역(1st Page, 2nd Page)은 맵핑 테이블(115, 도 1 참조)에서 제외(Map out) 된다.

도 16a를 참조하면, 의사 프로그램을 위해서 선택된 메모리 셀들 각각에는 2-비트의 데이터가 저장될 수 있다. 선택된 메모리 셀들은 원샷 프로그램 방식을 사용하는 일반 프로그램 동작에 의해서 4-비트의 데이터를 저장할 것이다. 하지만, 의사 프로그램 동작에 의해서 메모리 셀들은 소거 상태(E0) 또는 복수의 의사 프로그램 상태들(PS1, PS2, PS3) 중 어느 하나의 상태로 프로그램된다. 선택된 메모리 셀들의 제 3 페이지 영역(3rd Page)과 제 4 페이지 영역(4th Page)이 의사 프로그램을 위해서 선택될 수 있다.

읽기 동작시, 의사 프로그램 동작에 따라서 프로그램된 메모리 셀들은 제 3 페이지 영역(3rd Page) 또는 제 4 페이지 영역(4th Page)의 읽기 동작에 의해서 독출될 수 있다. 예를 들면, 제 3 페이지 영역(3rd Page)에 의사 프로그램된 데이터를 독출하기 위해서, 메모리 컨트롤러(110)는 도 11에 도시된 읽기 명령어를 제공하게 될 것이다. 이때, 메모리 컨트롤러(110)는 선택된 메모리 셀들의 제 3 페이지 영역(3rd Page)에 대응하는 행 어드레스를 제공할 것이다. 그러면, 불휘발성 메모리 장치(120)는 선택된 메모리 셀들에 대한 읽기 전압 셋(R1, R6, R8, R11)과 읽기 전압 셋(R2, R7, R13)을 제공하여 독출 동작을 수행하게 될 것이다. 불휘발성 메모리 장치(120)는 독출 동작에 의해서 센싱된 2개 페이지 데이터 중에서 제 3 페이지 영역(3rd Page)에 해당하는 데이터만을 외부로 출력할 수 있을 것이다.

제 4 페이지 영역(4th Page)을 읽기 위한 읽기 동작에서도 제 3 페이지 영역(3rd Page)을 읽기 위한 독출 동작과 동일한 절차에 따라 선택된 메모리 셀들이 센싱될 수 있다. 다만, 이때에는 래치된 2개의 페이지 데이터 중에서 읽기 요청된 제 4 페이지 영역(4th Page)에 해당하는 데이터만이 외부로 출력될 수 있을 것이다.

도 16b는 도 16a의 4-비트 멀티 레벨 셀에 대한 의사 프로그램 동작시, 메모리 컨트롤러(110)의 맵핑 테이블(115)의 예를 간략히 보여주는 표이다. 도 16b를 참조하면, 메모리 컨트롤러(110)는 워드 라인(WL2)에 연결되는 메모리 셀들에 대한 의사 프로그램 동작을 수행한 후에, 맵핑 테이블(115)을 업데이트할 것이다. 이때, 메모리 컨트롤러(110)는 워드 라인(WL2)에 연결되는 메모리 셀들의 제 1 및 제 2 페이지 영역(1st Page, 2nd Page)을 제외(Map out) 시킨다. 워드 라인(WL2)에 연결되는 메모리 셀들이 의사 프로그램 동작의 대상이 된 경우, 메모리 컨트롤러(110)는 실질적으로 데이터가 저장되는 제 3 페이지 영역(3rd Page)과 제 4 페이지 영역(4th Page)만이 호스트로부터의 논리 주소에 대한 불휘발성 메모리 장치(120)의 물리 주소로 맵핑될 것이다. 결국, 의사 프로그램된 데이터는 워드 라인(WL2)에 연결된 메모리 셀들에 대한 2개 페이지 영역들(3rd Page, 4th Page)의 읽기를 통해서 독출될 수 있다.

이상에서는 메모리 셀들에 대한 의사 프로그램 동작의 다양한 실시 예들이 설명되었다. 3-비트 멀티 레벨 셀의 경우와 4-비트 멀티 레벨 셀의 경우, 적어도 1개 페이지 영역 이상이 의사 프로그램 동작을 위해서 할당될 수 있을 것이다. 여기에 설명되지는 못했지만, 의사 프로그램 동작을 위해 다양한 논리 페이지 영역들의 할당 방식이 적용될 수 있을 것이다. 하지만, 의사 프로그램 동작을 위해서 선택된 메모리 셀들에 할당되는 페이지 수는 최대 저장 용량보다 적어도 1개 페이지가 적어야 할 것이다.

도 17은 본 발명의 실시 예에 따른 의사 프로그램 동작을 실시하는 메모리 시스템의 상호 동작을 간략히 보여주는 도면이다.

호스트(Host)는 쓰기 요청(Write request)을 메모리 컨트롤러(110)에 전달한다. 그러면, 호스트(Host)의 쓰기 요청에 응답하여 메모리 컨트롤러(110)는 쓰기 데이터의 사이즈를 기준치(Ref)와 비교한다. 만일, 쓰기 데이터의 사이즈(Data size)가 기준치(Ref)보다 크거나 같다면, 메모리 컨트롤러(110)는 불휘발성 메모리 장치(120)에 일반 프로그램 명령어(NP_CMD)를 전달할 것이다. 반면, 쓰기 데이터의 사이즈(Data size)가 기준치(Ref)보다 작다면, 메모리 컨트롤러(110)는 불휘발성 메모리 장치(120)에 의사 프로그램 동작에 따라서 데이터를 기입하도록 지시하는 의사 프로그램 명령어(PP_CMD)를 전달할 것이다.

로그램 명령어의 제공에 후속하여 메모리 컨트롤러(110)는 맵핑 테이블을 업데이트할 것이다. 일반 프로그램 동작에 따라 프로그램한 경우, 선택된 메모리 셀들의 모든 페이지가 유효하게 맵핑될 것이다. 하지만, 의사 프로그램 동작에 따라 쓰기 데이터가 프로그램되는 경우, 선택된 메모리 셀들의 일부 페이지는 맵핑 테이블에서 제외(Map out)될 것이다.

일반 프로그램 명령어(NP_CMD)와 의사 프로그램 명령어(PP_CMD) 중 어느 하나에 응답하여 불휘발성 메모리 장치(120)는 선택된 메모리 셀들을 프로그램한다. 일반 프로그램 명령어(NP_CMD)에 응답하여, 불휘발성 메모리 장치(120)는 원샷 프로그램 방식에 따라서 선택된 메모리 셀들에 할당된 페이지 영역을 모두 프로그램할 것이다. 반면, 의사 프로그램 명령어(PP_CMD)에 따라 불휘발성 메모리 장치(120)는 선택된 메모리 셀들의 페이지 영역들 중 일부(예를 들면, MSB 페이지)만을 프로그램할 것이다. 제공된 쓰기 데이터에 대한 프로그램 동작이 완료되면, 불휘발성 메모리 장치(120)는 메모리 컨트롤러(110)에 액세스 가능한 상태임을 알리는 래디 신호(Ready)를 전송할 것이다.

불휘발성 메모리 장치(120)로부터의 레디 신호(Ready)에 응답하여 메모리 컨트롤러(110)는 호스트(Host)에 쓰기 요청에 대한 완료 신호(Complete)를 보낼 수 있다.

도 18은 도 1의 불휘발성 메모리 장치의 메모리 블록(BLKi)을 예시적으로 보여주는 사시도이다. 도 18을 참조하면, 메모리 블록(BLKi)은 복수의 방향들(x, y, z)을 따라 신장된 구조물들을 포함한다.

메모리 블록(BLKi)을 형성하기 위해서는, 우선 기판(151)이 형성된다. 기판(151) 상에, x 방향을 따라 복수의 도핑 영역들(152a, 152b, 152c, 152d)이 형성된다. 제 1 및 제 2 도핑 영역들(152a, 152b) 사이의 기판(151)의 영역 상에, y 방향을 따라 신장되는 복수의 절연 물질들(158)이 z 방향을 따라 순차적으로 제공된다. 예를 들면, 복수의 절연 물질들(158)은 z 방향을 따라 특정 거리만큼 이격되어 형성될 것이다.

제 1 및 제 2 도핑 영역들(152a, 152b) 사이의 기판(151) 상부에, y 방향을 따라 순차적으로 배치되며 z 방향을 따라 절연 물질들(158)을 관통하는 필라(153)가 형성된다. 예시적으로, 필라(153)는 절연 물질들(158)을 관통하여 기판(151)과 연결될 것이다. 여기서, 필라(153)는 제 2 및 제 3 도핑 영역들(152b, 152c) 사이의 기판 상부와, 제 3 및 제 4 도핑 영역들(152c, 152d) 사이의 기판 상부에도 형성된다.

예시적으로, 필라(153)는 복수의 물질들로 구성될 것이다. 예를 들면, 필라(153)의 표면층(153a)은 제 1 타입을 갖는 실리콘 물질을 포함할 것이다. 필라(153)의 표면층(153a)은 기판(151)과 동일한 타입을 갖는 실리콘 물질을 포함할 것이다. 제 1 및 제 2 도핑 영역들(152a, 152b) 사이의 영역에서, 절연 물질들(158), 필라(153), 그리고 기판(151)의 노출된 표면을 따라 절연막(155)이 제공된다. 예시적으로, z 방향을 따라 제공되는 마지막 절연 물질(158)의 z 방향 쪽의 노출면에 제공되는 절연막(155)은 제거될 수 있다.

제 1 및 제 2 도핑 영역들(152a, 152b) 사이의 영역에서, 절연막(155)의 노출된 표면상에 제 1 도전 물질들(154a~154i)이 제공된다. 예를 들면, 기판(151)에 인접한 절연 물질(158) 및 기판(151) 사이에 y 방향을 따라 신장되는 제 1 도전 물질(154a)이 제공된다. 더 상세하게는, 기판(151)에 인접한 절연 물질(158)의 하부면의 절연막(155) 및 기판(151) 사이에, x 방향으로 신장되는 제 1 도전 물질(154a)이 제공된다. 제 2 및 제 3 도핑 영역들(152b, 152c) 사이의 영역에서, 제 1 및 제 2 도핑 영역들(152a, 152b) 상의 구조물과 동일한 구조물이 제공될 것이다. 제 3 및 제 4 도핑 영역들(152c, 152d) 사이의 영역에서, 제 1 및 제 2 도핑 영역들(152a, 152b) 상의 구조물과 동일한 구조물이 형성될 것이다.

복수의 필라들(153) 상에 드레인들(156)이 각각 제공된다. 드레인들(156) 상에, x 방향으로 신장된 제 2 도전 물질들(157a~157c)이 제공된다. 제 2 도전 물질들(157a~157c)은 y 방향을 따라 순차적으로 배치된다. 제 2 도전 물질들(157a~157c) 각각은 대응하는 영역의 드레인들(156)과 연결된다. 예시적으로, 드레인들(156) 및 x 방향으로 신장된 제 2 도전 물질(157c)은 각각 콘택 플러그들(Contact plug)을 통해 연결될 수 있다.

여기서, 제 1 도전 물질들(154a~154i)은 각각 워드 라인 또는 선택 라인(SSL, GSL)을 형성한다. 제 1 도전 물질들(154a~154i) 중에서 워드 라인으로 형성되는 일부(154b~154h)는 동일한 층에 속한 것들은 상호 연결된다. 메모리 블록(BLKi)은 제 1 도전 물질들(154a~154i) 전체가 선택될 경우에 선택될 수 있다. 반면, 본 발명의 서브-블록은 제 1 도전 물질들(154a~154i) 중 일부만이 선택됨으로써 선택 가능하다. 또한, 본 발명에서는 제 1 도전 물질들(154a~154i)의 층수는 예시적인 것에 불과하다. 제 1 도전 물질들(154a~154i)의 층수는 공정 기술이나 제어 기술에 따라 다양하게 변경될 수 있음은 잘 이해될 것이다.

이상에서 예시적으로 설명된 메모리 블록(BLKi)은 3차원으로 적층되는 구조이다. 이러한 구조의 불휘발성 메모리 장치는 일반적으로 전하 포획형 플래시 메모리(Charge Trap Flash Memory)로 구성될 수 있다. 전하 포획형 플래시 메모리 구조에서는 전하 저장층이 비전도성 물질로 구성될 수 있어, 워드 라인간의 커플링에 상대적으로 둔감하다. 따라서, 앞서 설명된 원샷 프로그램(One shot program)이 가능하며, 본 발명의 의사 프로그램을 통해서 높은 데이터 신뢰성이 제공될 수 있다.

도 19는 본 발명의 다른 실시 예에 따른 메모리 시스템을 보여주는 블록도이다. 도 19를 참조하면, 메모리 시스템(200)은 메모리 컨트롤러(210) 및 불휘발성 메모리 장치(220)를 포함할 수 있다.

메모리 컨트롤러(210)는 호스트(Host)의 요청에 응답하여 불휘발성 메모리 장치(220)를 제어하도록 구성될 것이다. 호스트(Host)의 쓰기 요청에 응답하여 메모리 컨트롤러(210)는 불휘발성 메모리 장치(220)에 쓰기 명령어 및 어드레스를 제공한다. 메모리 컨트롤러(210)는 온칩-버퍼-프로그램(On-Chip-Buffered Program) 방식으로 불휘발성 메모리 장치(220)의 프로그램 동작을 제어할 수 있다. 예를 들면, 불휘발성 메모리 장치(220)의 버퍼 영역(221a)의 최소 프로그램 단위의 데이터(예를 들면, 페이지 데이터)가 입력되면, 메모리 컨트롤러(210)는 최소 프로그램 단위의 데이터가 버퍼 영역(221a)에 저장되도록 불휘발성 메모리 장치(220)를 제어할 것이다. 이러한 동작을 버퍼 프로그램(Buffer Program) 동작이라 칭하기로 한다.

버퍼 프로그램 동작은 어드레스 정보에 따라 수행될 것이다. 메인 영역(221b)에 대한 최소 프로그램 단위의 데이터가 버퍼 영역(221a)에 저장되면, 메모리 컨트롤러(210)는 메인 영역(221b)에 대한 최소 프로그램 단위의 데이터가 메인 영역(221b)에 저장되도록 불휘발성 메모리 장치(220)를 제어할 것이다. 이러한 동작을 메인 프로그램(Main Program) 동작이라 칭하기로 한다.

본 발명의 메모리 컨트롤러(210)는 버퍼 영역(221a)이나 메인 영역(221b)의 프로그램 또는 소거 상태에 따라 쓰기 요청되는 데이터의 메인 영역(221b)으로의 프로그램을 수행할 수 있다. 예를 들면, 데이터의 쓰기 요청이 발생하면, 맵핑 테이블(215)을 참조하여 메모리 컨트롤러(210)는 버퍼 영역(221a)의 상태를 체크한다. 예를 들면, 버퍼 영역(221a)이 모두 소거되어 있거나, 쓰기 요청되는 데이터를 저장할 여유가 있는 경우, 메모리 컨트롤러(210)는 버퍼 프로그램 동작을 수행할 것이다. 반면, 쓰기 요청되는 데이터가 존재하지만 버퍼 영역(221a)이 모두 프로그램된 상태라면, 메모리 컨트롤러(210)는 버퍼 프로그램을 스킵(Skip) 한다. 이어서, 메모리 컨트롤러(210)는 쓰기 요청되는 데이터를 메인 영역(221b)의 특정 영역에 의사 프로그램 동작(Pseudo Program Operation)에 따라 기입하도록 불휘발성 메모리 장치(220)를 제어할 수 있다.

도시된 바에 따르면, 메인 영역(221b)의 워드 라인(WL2)에 연결되는 메모리 셀들이 의사 프로그램 동작의 대상이 되는 것으로 예시적으로 설명되었다. 의사 프로그램 동작에 따라, 선택된 메모리 셀들에는 고속의 데이터 프로그램이 가능하다. 메모리 컨트롤러(210)는 쓰기 요청되는 데이터와 의사 프로그램 명령어(PP_CMD)를 불휘발성 메모리 장치(220)에 인가한 후에, 맵핑 테이블(215)을 업데이트할 것이다. 예를 들면, 메모리 컨트롤러(210)는 워드 라인(WL2)에 연결된 메모리 셀들의 페이지 어드레스에서, LSB 페이지를 맵핑 테이블에서 제외(Map out) 시킬 수도 있다.

온칩-버퍼-프로그램(OBP) 방식을 사용하는 메모리 시스템에서, 버퍼 영역(221a)이 소거되지 않은 상태에서 본 발명의 의사 프로그램 방법을 사용하면, 버퍼 영역(221a)을 소거하고 데이터를 프로그램할 때보다 획기적으로 성능을 높일 수 있다.

불휘발성 메모리 장치(220)는 하나 또는 그보다 많은 메모리 장치들로 구성될 수 있다. 불휘발성 메모리 장치(220)와 메모리 컨트롤러(210)는, 메모리 카드, 솔리드 스테이트 드라이브(Solid State Drive: SSD), 메모리 스틱, 또는 그와 같은 것으로 구성될 수 있다. 불휘발성 메모리 장치(220)는 복수의 메모리 블록들을 포함하며, 메모리 블록들 각각은 행들과 열들로 배열된 복수의 메모리 셀들을 포함할 것이다. 메모리 셀들 각각은 멀티-레벨(또는, 멀티-비트) 데이터를 저장할 것이다. 메모리 셀들은 2차원 어레이 구조를 갖도록 또는 3차원(또는, 수직) 어레이 구조를 갖도록 배열될 수 있다.

도 20은 도 19의 불휘발성 메모리 장치를 보여주는 블록도이다. 도 20을 참조하면, 불휘발성 메모리 장치(220)의 셀 어레이(221)는 버퍼 영역(221a)과 메인 영역(221b)을 포함한다.

셀 어레이(221)는 워드 라인들(WLs) 또는 선택 라인들(SSL, GSL)을 통해 행 디코더(222)에 연결된다. 셀 어레이(221)는 비트 라인(BL)을 통해서 페이지 버퍼(223)에 연결된다. 셀 어레이(221)는 복수의 낸드형 셀 스트링들(NAND Cell Strings)을 포함한다. 특히, 셀 어레이(221)를 구성하는 메모리 영역은 버퍼 영역(221a)과 메인 영역(221b)으로 크게 분류될 수 있다. 프로그램 동작시, 먼저 데이터는 버퍼 영역(221a)에 기입된 후, 메인 영역(221b)에 프로그램된다.

메인 프로그램 동작은 버퍼 영역(221a)에 저장된 데이터와 관련된 어드레스 정보에 따라 수행될 것이다. 예시적으로, 버퍼 영역(221a)에 대한 최소 프로그램 단위와 메인 영역(221b)에 대한 최소 프로그램 단위는 프로그램 방식, 셀 당 저장되는 데이터 비트 수 등에 따라 다양하게 결정될 수 있다. 본 발명의 실시 예에 따르면, 버퍼 영역(221a)에 대한 최소 프로그램 단위와 메인 영역(221b)에 대한 최소 프로그램 단위는 서로 다를 것이다.

본 발명의 실시 예에 따르면, 메모리 영역들(221a 및 221b)은 물리적인 것이 아니라 논리적으로 구분될 수 있음은 잘 이해될 것이다. 즉, 메모리 영역들(21a 및 221b)은 논리적으로 가변 가능할 것이다. 버퍼 영역(221a)에 속한 메모리 블록들은 메인 영역(221b)에 속한 메모리 블록들과 다른 방식으로 프로그램될 것이다. 예를 들면, 버퍼 영역(221a)에 속한 메모리 블록들은 싱글 레벨 셀(SLC) 프로그램 방식(이하, SLC 프로그램 방식이라 칭함)에 따라 프로그램될 수 있다. 반면, 메인 영역(221b)에 속한 메모리 블록들은 멀티 레벨 셀(MLC) 프로그램 방식(이하, MLC 프로그램 방식이라 칭함)에 따라 프로그램될 수 있을 것이다.

다른 예로써, 버퍼 영역(221a)에 속한 메모리 블록들과 메인 영역(221b)에 속한 메모리 블록들은 MLC 프로그램 방식에 따라 프로그램될 것이다. 예를 들면, 버퍼 영역(221a)에 속한 메모리 셀들 각각은 2-비트 데이터를 저장하고, 메인 영역(221b)에 속한 메모리 셀들 각각은 N-비트 데이터들(N은 3 또는 그보다 큰 정수)을 저장할 것이다. 또한, 버퍼 영역(221a)에 속한 메모리 셀들 각각은 메인 영역(221b)에 속한 메모리 셀들 각각에 저장되는 N-비트(N은 3 또는 그보다 큰 정수)보다 작은 수의 데이터 비트들을 저장할 것이다.

행 디코더(222), 페이지 버퍼(223), 입출력 버퍼(224), 제어 로직(225), 전압 발생기(226) 등의 동작은 앞서 설명된 도 3의 그것들과 실질적으로 동일하므로 이것들에 대한 구체적인 설명은 생략될 것이다. 즉, 외부에서 의사 프로그램 명령어(PP_CMD)가 제공되면, 제어 로직(225)은 전압 발생기(226)의 프로그램 전압 발생을 제어하는 프로그램 모드(P_Mode)를 제공할 수 있다. 전압 발생기(226)는 프로그램 모드(P_Mode)에 응답하여 의사 프로그램에 소요되는 제반 바이어스 전압을 생성할 것이다.

도 21은 도 19의 메모리 시스템의 동작을 예시적으로 보여주는 순서도이다. 도 21을 참조하면, 메모리 시스템(200)은 버퍼 영역(221a)의 상태에 따라 메인 영역(221b)에 대한 의사 프로그램 동작을 선택적으로 수행할 수 있다. 호스트(Host)로부터 쓰기 요청이 발생하면, 본 발명의 실시 예에 따른 프로그램 동작이 시작된다.

단계 S210에서, 쓰기 요청이 발생하면, 메모리 컨트롤러(210)는 쓰기 요청되는 데이터를 수신한다. 호스트(Host)로부터 제공되는 쓰기 데이터는 랜덤한 패턴으로 입력되는 상대적으로 작은 사이즈의 데이터일 수 있다. 하지만, 쓰기 데이터의 사이즈에 관계없이 본 발명의 의사 프로그램 동작이 실시될 수도 있음은 잘 이해될 것이다.

단계 S220에서, 메모리 컨트롤러(210)는 현재 버퍼 영역(221a)의 상태를 체크한다. 메모리 컨트롤러(210)는 버퍼 영역(221a)이 소거 상태인지 또는 이미 이전에 제공된 데이터로 프로그램된 상태인지를 판단한다. 이러한 버퍼 영역(221a)에 대한 상태 체크는 맵핑 테이블(215)의 검색을 통해서 확인될 수 있다. 또는, 버퍼 영역(221a)의 소거 상태 여부를 확인하기 위한 상태 읽기 명령어를 통해서도 확인될 수 있음은 잘 이해될 것이다.

단계 S230에서, 메모리 컨트롤러(210)는 버퍼 영역(221a)의 상태에 따른 동작 분기를 실시한다. 만일, 버퍼 영역(221a)이 이미 프로그램되어 있는 상태(Yes 방향)라면, 절차는 본 발명의 의사 프로그램을 수행하기 위한 단계 S240으로 이동한다. 하지만, 버퍼 영역(221a)이 비어있는 상태(No 방향)라면, 절차는 단계 S250으로 이동한다.

단계 S240에서, 메모리 컨트롤러(210)는 의사 프로그램 동작에 따라 쓰기 요청된 데이터를 불휘발성 메모리 장치(220)의 메인 영역(221b)에 프로그램한다. 즉, 메모리 컨트롤러(210)는 쓰기 요청된 데이터를 불휘발성 메모리 장치(220)의 메인 영역(221b)에 프로그램하기 위한 의사 프로그램 명령어(PP_CMD)를 제공한다. 의사 프로그램 명령어(PP_CMD)의 제공에 따라 불휘발성 메모리 장치(220)는 선택된 메모리 영역을 일반 프로그램 동작과는 다른 바이어스 조건에서 고속의 프로그램 동작을 수행할 것이다. 이어서, 메모리 컨트롤러(210)는 의사 프로그램 동작에 의해서 선택된 메모리 영역의 페이지 어드레스 중에서 제외(Map out)되는 영역을 맵핑 테이블(215)에 기록할 것이다.

단계 S250에서, 메모리 컨트롤러(210)는 쓰기 데이터를 버퍼 영역(221a)에 프로그램할 것이다. 버퍼 영역(221a)은 고속 및 높은 신뢰성을 제공하기 위하여 싱글 레벨 셀(SLC)로 구성될 수 있다. 버퍼 영역(221a)에 저장된 데이터는 이후에 메인 영역(221b)으로 이동하게 될 것이다.

이상의 절차에서, 메모리 시스템(200)은 데이터의 속성이나, 데이터의 사이즈, 데이터의 입력 패턴에 관계없이 버퍼 영역(221a)의 상태에 따라서 의사 프로그램 동작의 실시 여부를 결정한다. 이런 경우, 쓰기 데이터를 무조건 버퍼 영역(221a)이 프로그램하는 경우에 비하여 버퍼 영역의 소거에 소요되는 시간을 줄일 수 있다.

도 22는 도 19의 메모리 시스템의 동작의 다른 실시 예를 보여주는 순서도이다. 도 22를 참조하면, 메모리 시스템(200)은 쓰기 데이터의 사이즈(Size)와 버퍼 영역(221a)의 상태에 따라 메인 영역(221b)에 대한 의사 프로그램 동작을 선택적으로 수행할 수 있다. 호스트(Host)로부터 쓰기 요청이 발생하면, 본 발명의 실시 예에 따른 프로그램 동작이 시작된다.

단계 S310에서, 쓰기 요청이 발생하면, 메모리 컨트롤러(210)는 쓰기 요청되는 데이터를 수신한다. 호스트(Host)로부터 제공되는 쓰기 데이터는 하나의 미디어 파일 데이터와 같은 상대적으로 큰 연속 데이터(Sequential Data)일 수 있다. 또는 호스트(Host)로부터 입력되는 데이터는 빈번하게 업데이트되는 랜덤 데이터(Random Data)일 수 있다.

단계 S320에서, 메모리 컨트롤러(210)는 쓰기 요청되는 데이터의 사이즈를 기준치(Ref)와 비교한다. 쓰기 데이터의 사이즈가 기준치(Ref)보다 크거나 같으면(No 방향), 절차는 단계 S330으로 이동한다. 반면, 쓰기 데이터의 사이즈가 기준치(Ref)보다 작으면, 절차는 단계 S340으로 이동한다.

단계 S330에서, 메모리 컨트롤러(210)는 큰 용량의 쓰기 데이터를 버퍼 영역(221a)에 기입할 것이다. 이때, 메모리 컨트롤러(210)는 버퍼 영역(221a)이 프로그램된 상태로 검출된 경우, 소거 동작을 선행할 수 있다. 소거 동작 이후에, 버퍼 영역(221a)에 대한 쓰기 데이터의 프로그램 동작을 수행할 것이다.

단계 S340에서, 메모리 컨트롤러(210)는 버퍼 영역(221a)의 프로그램 또는 소거 상태를 체크한다. 이러한 버퍼 영역(221a)에 대한 상태 체크는 맵핑 테이블(215)의 검색을 통해서 확인될 수 있다. 만일, 버퍼 영역(221a)이 이미 프로그램되어 있는 상태(Yes 방향)라면, 절차는 본 발명의 의사 프로그램을 수행하기 위한 단계 S350으로 이동한다. 하지만, 버퍼 영역(221a)이 비어있는 상태(No 방향)라면, 절차는 단계 S330으로 이동한다.

단계 S350에서, 메모리 컨트롤러(210)는 버퍼 영역(221a)에 대한 소거 절차없이 의사 프로그램 동작에 따라 쓰기 요청된 데이터를 불휘발성 메모리 장치(220)의 메인 영역(221b)에 프로그램한다. 즉, 메모리 컨트롤러(210)는 쓰기 요청된 데이터를 불휘발성 메모리 장치(220)의 메인 영역(221b)에 프로그램하기 위한 의사 프로그램 명령어(PP_CMD)를 제공한다. 의사 프로그램 명령어(PP_CMD)의 제공에 따라 불휘발성 메모리 장치(220)는 선택된 메모리 영역을 일반 프로그램 동작과는 다른 바이어스 조건에서 고속의 프로그램 동작을 수행할 것이다. 이어서, 메모리 컨트롤러(210)는 의사 프로그램 동작에 의해서 선택된 메모리 영역의 페이지 어드레스 중에서 제외되는 영역을 맵핑 테이블(215)에 기록할 것이다.

이상의 동작 절차에 따라 메모리 시스템(200)은 버퍼 영역(221a)의 상태와 데이터의 사이즈에 따라 의사 프로그램 동작을 수행할 수 있다. 여기서, 데이터의 사이즈는 데이터의 속성이나, 데이터의 입력 패턴 등으로 대체될 수 있다. 즉, 다양한 특성을 참조하여 본 발명의 의사 프로그램 동작의 실시 여부가 결정될 수 있다.

도 23은 본 발명의 실시 예에 따른 솔리드 스테이트 디스크(이하, SSD)를 포함하는 사용자 장치를 보여주는 블록도이다. 도 23을 참조하면, 사용자 장치(1000)는 호스트(1100)와 SSD(1200)를 포함한다. SSD(1200)는 SSD 컨트롤러(1210), 버퍼 메모리(1220), 그리고 불휘발성 메모리 장치(1230)를 포함한다.

SSD 컨트롤러(1210)는 호스트(1100)와 SSD(1200)와의 물리적 연결을 제공한다. 즉, SSD 컨트롤러(1210)는 호스트(1100)의 버스 포맷(Bus format)에 대응하여 SSD(1200)와의 인터페이싱을 제공한다. 특히, SSD 컨트롤러(1210)는 호스트(1100)로부터 제공되는 명령어를 디코딩한다. 디코딩된 결과에 따라, SSD 컨트롤러(1210)는 불휘발성 메모리 장치(1230)를 액세스한다. 호스트(1100)의 버스 포맷(Bus format)으로 USB(Universal Serial Bus), SCSI(Small Computer System Interface), PCI express, ATA, PATA(Parallel ATA), SATA(Serial ATA), SAS(Serial Attached SCSI) 등이 포함될 수 있다.

버퍼 메모리(1220)에는 호스트(1100)로부터 제공되는 쓰기 데이터 또는 불휘발성 메모리 장치(1230)로부터 읽혀진 데이터가 일시 저장된다. 호스트(1100)의 읽기 요청시에 불휘발성 메모리 장치(1230)에 존재하는 데이터가 캐시되어 있는 경우에는, 버퍼 메모리(1220)는 캐시된 데이터를 직접 호스트(1100)로 제공하는 캐시 기능을 지원한다. 일반적으로, 호스트(1100)의 버스 포맷(예를 들면, SATA 또는 SAS)에 의한 데이터 전송 속도는 SSD(1200)의 메모리 채널의 전송 속도보다 월등히 빠르다. 즉, 호스트(1100)의 인터페이스 속도가 월등히 높은 경우, 대용량의 버퍼 메모리(1220)를 제공함으로써 속도 차이로 발생하는 퍼포먼스 저하를 최소화할 수 있다.

버퍼 메모리(1220)는 대용량의 보조 기억 장치로 사용되는 SSD(1200)에서 충분한 버퍼링을 제공하기 위해 동기식 DRAM(Synchronous DRAM)으로 제공될 수 있다. 하지만, 버퍼 메모리(1220)가 여기의 개시에 국한되지 않음은 이 분야의 통상적인 지식을 습득한 자들에게 자명하다.

불휘발성 메모리 장치(1230)는 SSD(1200)의 저장 매체로서 제공된다. 예를 들면, 불휘발성 메모리 장치(1230)는 대용량의 저장 능력을 가지는 수직 구조 낸드 플래시 메모리(NAND-type Flash memory)로 제공될 수 있다. 불휘발성 메모리 장치(1230)는 복수의 메모리 장치로 구성될 수 있다. 이 경우, 각각의 메모리 장치들은 채널 단위로 SSD 컨트롤러(1210)와 연결된다. 저장 매체로서 불휘발성 메모리 장치(1230)가 낸드 플래시 메모리를 예로 들어 설명되었으나, 또 다른 불휘발성 메모리 장치들로 구성될 수 있다. 예를 들면, 저장 매체로서 PRAM, MRAM, ReRAM, FRAM, NOR 플래시 메모리 등이 사용될 수 있으며, 이종의 메모리 장치들이 혼용되는 메모리 시스템도 적용될 수 있다. 불휘발성 메모리 장치는 실질적으로 도 3에서 설명된 것과 동일하게 구성될 수 있다.

상술한 SSD(1200)에서, SSD 컨트롤러(1210)는 쓰기 요청되는 데이터의 사이즈 또는 불휘발성 메모리 장치(1230)의 버퍼 영역의 상태에 따라서 의사 프로그램 동작(Pseudo program operation)을 수행할 수 있다.

도 24는 본 발명의 실시 예에 따른 데이터 저장 장치(2000)를 예시적으로 보여주는 블록도이다. 도 24를 참조하면, 본 발명에 따른 데이터 저장 장치(2000)는 플래시 메모리 칩(2100)과 플래시 컨트롤러(2200)를 포함할 수 있다. 플래시 컨트롤러(2200)는 데이터 저장 장치(2000) 외부로부터 수신된 제어 신호들에 기초하여 플래시 메모리 칩(2100)을 제어할 수 있다.

또한, 플래시 메모리 칩(2100)의 구성은 도 3 또는 도 20에 도시된 불휘발성 메모리 장치(120, 220)와 실질적으로 동일하며, 멀티 칩으로 구성될 수도 있다. 본 발명의 플래시 메모리 칩(2100)은 어레이들이 다층으로 적층된 스택 플래시 구조, 소스-드레인이 없는 플래시 구조, 핀-타입 플래시 구조, 및 3차원 플래시 구조 중 어느 하나로 구성될 수 있다.

본 발명의 데이터 저장 장치(2000)는 메모리 카드 장치, SSD 장치, 멀티미디어 카드 장치, SD 장치, 메모리 스틱 장치, 하드 디스크 드라이브 장치, 하이브리드 드라이브 장치, 또는 범용 직렬 버스 플래시 장치를 구성할 수 있다. 예를 들면, 본 발명의 데이터 저장 장치(2000)는 디지털, 카메라, 개인 컴퓨터 등과 같은 사용자 장치를 사용하기 위한 산업 표준을 만족하는 카드를 구성할 수 있다.

여기서, 플래시 컨트롤러(2200)는 쓰기 요청되는 데이터의 사이즈 또는 플래시 메모리 칩(2100)의 버퍼 영역의 상태에 따라서 의사 프로그램 동작(Pseudo program operation)을 수행할 수 있다.

도 25는 본 발명의 실시 예에 따른 컴퓨팅 시스템을 보여주는 블록도이다. 도 25를 참조하면, 본 발명에 따른 컴퓨팅 시스템(3000)은 시스템 버스(3700)에 전기적으로 연결되는 네트워크 어댑터(3100), 중앙처리장치(3200), 대용량 저장 장치(3300), 램(3400), 롬(3500) 그리고 사용자 인터페이스(3600)를 포함한다.

네트워크 어댑터(3100)는 컴퓨팅 시스템(3000)과 외부의 네트워크(4000) 간의 인터페이싱을 제공한다. 중앙처리장치(3200)는 램(3400)에 상주하는 운영 체제(Operating System)나 응용 프로그램(Application Program)을 구동하기 위한 제반 연산처리를 수행한다. 대용량 저장 장치(3300)는 컴퓨팅 시스템(3000)에서 필요한 제반 데이터를 저장한다. 예를 들면, 대용량 저장 장치(3300)에는 컴퓨팅 시스템(3000)을 구동하기 위한 운영 체제(Operating System), 응용 프로그램(Application Program), 다양한 프로그램 모듈(Program Module), 프로그램 데이터(Program data) 그리고 유저 데이터(User data) 등이 저장된다.

램(3400)은 컴퓨팅 시스템(3000)의 워킹 메모리로 사용될 수 있다. 부팅시에 램(3400)에는 대용량 저장 장치(3300)로부터 읽혀진 운영 체제(Operating System), 응용 프로그램(Application Program), 다양한 프로그램 모듈(Program Module)과 프로그램들의 구동에 소요되는 프로그램 데이터(Program data)가 로드된다. 롬(3500)에는 부팅시 운영 체제(Operating System)가 구동되기 이전부터 활성화되는 기본적인 입출력 시스템인 바이오스(BIOS: Basic Input/Output System)가 저장된다. 유저 인터페이스(3600)를 통해서 컴퓨팅 시스템(3000)과 사용자 사이의 정보 교환이 이루어진다.

이외에도, 컴퓨팅 시스템(3000)은 배터리(Battery)나 모뎀(Modem) 등을 더 포함할 수 있다. 또한, 비록 도면에는 도시되지 않았지만, 본 발명에 따른 컴퓨팅 시스템(3000)에는 응용 칩셋(Application chipset), 카메라 이미지 프로세서(Camera Image Processor: CIS), 모바일 디램 등이 더 제공될 수 있음은 이 분야의 통상적인 지식을 습득한 자들에게 자명하다.

대용량 저장 장치(3300)는 SSD(Solid State Drive), MMC 카드(Multimedia Card), SD 카드(Secure Digital Card), 마이크로 SD 카드, 메모리 스틱(Memory Stick), ID 카드, PCMCIA 카드, 칩 카드(Chip Card), USB 카드, 스마트 카드(Smart Card), CF 카드(Compact Flash Card) 등으로 구성될 수 있다. 본 발명의 대용량 저장 장치(3300)는 쓰기 요청되는 데이터의 사이즈 또는 버퍼 영역의 상태에 따라서 의사 프로그램 동작을 수행할 수 있다.

비록 도면에는 도시되지 않았지만, 본 발명에 따른 컴퓨팅 시스템(3000)에는 응용 칩세트(Application chipset), 카메라 이미지 프로세서(Camera Image Processor: CIS), 모바일 디램, 등이 더 제공될 수 있음은 이 분야의 통상적인 지식을 습득한 자들에게 자명하다.

본 발명에 따른 불휘발성 메모리 장치 그리고/또는 메모리 컨트롤러는 다양한 형태들의 패키지를 이용하여 실장될 수 있다. 예를 들면, 본 발명에 따른 플래시 메모리 장치 그리고/또는 메모리 컨트롤러는 PoP(Package on Package), Ball grid arrays(BGAs), Chip scale packages(CSPs), Plastic Leaded Chip Carrier(PLCC), Plastic Dual In-Line Package(PDIP), Die in Waffle Pack, Die in Wafer Form, Chip On Board(COB), Ceramic Dual In-Line Package(CERDIP), Plastic Metric Quad Flat Pack(MQFP), Thin Quad Flatpack(TQFP), Small Outline(SOIC), Shrink Small Outline Package(SSOP), Thin Small Outline(TSOP), System In Package(SIP), Multi Chip Package(MCP), Wafer-level Fabricated Package(WFP), Wafer-Level Processed Stack Package(WSP), 등과 같은 패키지들을 이용하여 실장 될 수 있다.

이상에서와 같이 도면과 명세서에서 실시 예가 개시되었다. 여기서 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 특허 청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 특허 청구범위의 기술적 사상에 의해 정해져야 할 것이다.

110, 210 : 메모리 컨트롤러 120, 220 : 불휘발성 메모리 장치
115, 215 : 맵핑 테이블 121, 221 : 셀 어레이
221a : 버퍼 영역 221b : 메인 영역
122, 222 : 행 디코더 123, 223 : 페이지 버퍼
124, 224 : 입출력 버퍼 125, 225 : 제어 로직
126, 226 : 전압 발생기 151 : 기판
152a, 152b, 152c, 152d : 도핑 영역 153 : 필라
153a : 표면층 153b : 내부층
154a~154i : 제 1 도전 물질
155 : 절연막 156 : 드레인
157a, 157b, 157c : 비트 라인 158 : 절연 물질
1100 : 호스트 1200 : SSD
1210 : SSD 컨트롤러 1220 : 버퍼 메모리
1230 : 불휘발성 메모리 장치 2100 : 플래시 메모리 칩
2200 : 플래시 컨트롤러 3100 : 네트워크 어뎁터
3200 : 중앙처리장치 3300 : 대용량 저장 장치
1400 : 램 1500 : ROM
1600 : 유저 인터페이스 1700 : 시스템 버스
2000: 네트워크

Claims

1회의 프로그램 사이클 동안 하나의 메모리 셀에 멀티 비트 데이터를 프로그램하는 불휘발성 메모리 장치; 그리고
쓰기 명령어에 따라 상기 불휘발성 메모리 장치의 선택된 행에 연결되는 메모리 셀들이 제 1 프로그램 모드와 제 2 프로그램 모드 중 어느 하나의 모드로 프로그램되도록 상기 불휘발성 메모리 장치를 제어하는 메모리 컨트롤러를 포함하되,
상기 제 1 프로그램 모드에서는 상기 메모리 셀들에 저장 가능한 최대 수에 대응하는 복수의 논리 페이지들이 저장되며, 상기 제 2 프로그램 모드에서는 상기 최대 수보다 적은 하나 이상의 논리 페이지가 상기 제 1 프로그램 모드와는 다른 전압 바이어스에 따라 상기 메모리 셀들에 저장되고,
상기 제 1 프로그램 모드에서 상기 메모리 셀들에 대한 주소 맵핑시 상기 최대 수에 대응하는 복수의 논리 페이지들이 각각 맵핑되며, 상기 제 2 프로그램 모드에서는 상기 복수의 논리 페이지들 중 적어도 하나가 주소 맵핑에서 제외되는 메모리 시스템.

삭제

제 1 항에 있어서,
상기 제 1 프로그램 모드에서 상기 메모리 셀들에는 최대 2개의 논리 페이지들이 할당되며, 상기 제 2 프로그램 모드에서 상기 2개의 논리 페이지들 중에서 최상위 페이지(MSB Page)가 주소 맵핑에 할당되고 최하위 페이지(LSB Page)는 주소 맵핑에서 제외되는 메모리 시스템.

제 3 항에 있어서,
상기 제 2 프로그램 모드에서 상기 메모리 셀들은 소거 상태와 제 1 의사 프로그램 상태 중 어느 하나의 생태로 프로그램되는 메모리 시스템.

제 4 항에 있어서,
상기 제 1 의사 프로그램 상태는 상기 메모리 셀들에 저장되는 복수의 논리 페이지들 중 어느 하나의 논리 페이지를 읽기 위한 읽기 전압들 중 레벨 차가 가장 큰 읽기 전압들 사이의 전압 범위에 할당되는 메모리 시스템.

제 1 항에 있어서,
상기 제 1 프로그램 모드에서 상기 메모리 셀들에는 3개의 논리 페이지들이 할당되며, 상기 제 2 프로그램 모드에서는 상기 3개의 논리 페이지들 중에서 최상위 페이지(MSB Page)와 최하위 페이지(LSB Page) 중 어느 하나가 주소 맵핑에 할당되는 메모리 시스템.

제 6 항에 있어서,
상기 제 2 프로그램 모드에서 상기 메모리 셀들은 소거 상태와 제 1 의사 프로그램 상태들 중 어느 하나로 프로그램되는 메모리 시스템.

제 1 항에 있어서,
상기 제 1 프로그램 모드에서 상기 메모리 셀들에는 3개의 논리 페이지가 할당되며, 상기 제 2 프로그램 모드에서 상기 3개의 논리 페이지들 중에서 최상위 페이지(MSB Page)와 최하위 페이지(LSB Page)가 주소 맵핑에 할당되는 메모리 시스템.

제 8 항에 있어서,
상기 제 2 프로그램 모드에서 상기 메모리 셀들은, 소거 상태와 제 1 의사 프로그램 상태, 제 2 의사 프로그램 상태, 그리고 제 3 의사 프로그램 상태들 중 적어도 하나의 프로그램 상태로 프로그램되는 메모리 시스템.

제 1 항에 있어서,
상기 제 1 프로그램 모드에서 상기 메모리 셀들에는 4개의 논리 페이지들이 할당되며, 상기 제 2 프로그램 모드에서 상기 4개의 논리 페이지들 중에서 최하위 페이지(LSB Page)가 주소 맵핑에 할당되는 메모리 시스템.

제 1 항에 있어서,
상기 제 1 프로그램 모드에서 상기 메모리 셀들은 맵핑 테이블에 4개의 논리 페이지들이 할당되며, 상기 제 2 프로그램 모드에서 상기 4개의 논리 페이지들 중에서 최상위 페이지(MSB Page)를 포함하는 적어도 2개의 논리 페이지들이 할당되는 메모리 시스템.

제 1 항에 있어서,
상기 제 2 프로그램 모드에서 상기 메모리 셀들에 제공되는 프로그램 전압의 스텝 크기, 프로그램 시작 전압, 검증 전압 펄스의 수들 중 적어도 하나는 상기 제 1 프로그램 모드와 달라지는 메모리 시스템.

싱글 레벨 셀들로 구성되는 제 1 메모리 영역과 멀티 레벨 셀들로 구성되는 제 2 메모리 영역을 포함하는 불휘발성 메모리 장치; 그리고
외부로부터 제공되는 데이터를 상기 제 1 메모리 영역에 저장하고, 상기 저장된 데이터를 제 1 프로그램 모드에 따라 상기 제 2 메모리 영역에 프로그램하도록 상기 불휘발성 메모리 장치를 제어하는 메모리 컨트롤러를 포함하되,
상기 메모리 컨트롤러는 상기 제 1 메모리 영역의 소거 여부에 따라 쓰기 요청되는 데이터를 제 2 프로그램 모드에 따라 상기 제 2 메모리 영역에 저장하도록 상기 불휘발성 메모리 장치를 제어하며,
상기 제 1 프로그램 모드에서는 선택된 메모리 영역에 복수의 페이지 데이터가 1회의 프로그램 사이클 동안에 저장되고, 상기 제 2 프로그램 모드에서는 상기 선택된 메모리 영역에 상기 복수의 페이지 데이터보다 적은 용량의 데이터가 고속으로 프로그램되는 메모리 시스템.

제 13 항에 있어서,
상기 제 2 프로그램 모드에서, 상기 쓰기 요청되는 데이터가 할당되는 논리 페이지 이외의 페이지 주소는 맵핑 테이블에서 제외되는 메모리 시스템.

제 14 항에 있어서,
상기 제 2 프로그램 모드에서, 상기 선택된 메모리 영역은 소거 상태와 제 1 의사 프로그램 상태로 프로그램되는 메모리 시스템.

원샷 프로그램 방식으로 복수 페이지의 데이터를 프로그램하는 불휘발성 메모리 장치의 프로그램 방법에 있어서:
쓰기 요청되는 데이터의 사이즈를 기준치와 비교하는 단계;
상기 데이터의 사이즈가 상기 기준치보다 작을 경우, 상기 쓰기 요청되는 데이터에 대한 의사 프로그램 명령어를 상기 불휘발성 메모리 장치에 제공하는 단계;
선택된 메모리 셀들에 상기 쓰기 요청된 데이터를 의사 프로그램 모드로 프로그램하는 단계; 그리고
상기 선택된 메모리 셀들에 포함되는 복수의 논리 페이지 영역들 중에서 상기 의사 프로그램 모드에 의해서 제외되는 페이지 주소를 맵핑 테이블에서 제외시키는 단계를 포함하되,
상기 의사 프로그램 모드에서 형성되는 메모리 셀들의 프로그램 상태는 상기 원샷 프로그램 방식에 따라 형성되는 문턱 전압 산포와는 다른 형태로 형성되는 프로그램 방법.

제 16 항에 있어서,
상기 의사 프로그램 모드에서 형성되는 메모리 셀들의 프로그램 상태는 소거 상태와 적어도 하나의 의사 프로그램 상태를 포함하되, 상기 적어도 하나의 의사 프로그램 상태에 대응하는 문턱 전압 산포는 할당되는 논리 페이지의 읽기 전압들 중에서 레벨 차가 가장 큰 읽기 전압들 사이의 전압 범위에 대응하는 프로그램 방법.

제 1 메모리 영역과 제 2 메모리 영역을 가지며, 상기 제 2 메모리 영역은 원샷 프로그램 방식에 따라 데이터가 기입되는 불휘발성 메모리 장치의 프로그램 방법에 있어서:
쓰기 데이터를 수신하는 단계;
상기 제 1 메모리 영역의 소거 여부를 검출하는 단계;
상기 검출 결과, 상기 제 1 메모리 영역이 소거되지 않은 상태인 경우에는 상기 쓰기 데이터를 상기 제 1 메모리 영역에 버퍼링하지 않고 상기 제 2 메모리 영역의 선택된 메모리 셀들에 의사 프로그램 모드에 따라 프로그램하는 단계; 그리고
상기 선택된 메모리 셀들에 포함되는 복수의 논리 페이지 영역들 중에서 상기 의사 프로그램 모드에 의해서 제외되는 페이지 주소를 맵핑 테이블에서 제외시키는 단계를 포함하되,
상기 의사 프로그램 모드에서 형성되는 상기 선택된 메모리 셀들의 문턱 전압 산포는 소거 상태와 적어도 하나의 의사 프로그램 상태를 포함하되, 상기 적어도 하나의 의사 프로그램 상태는 상기 선택된 메모리 셀들에 저장되는 논리 페이지의 읽기 전압들 중 레벨 차가 가장 큰 읽기 전압들 사이의 전압 범위에 대응하는 프로그램 방법.

제 18 항에 있어서,
상기 쓰기 데이터의 사이즈를 기준치와 비교하는 단계를 더 포함하는 프로그램 방법.

제 19 항에 있어서,
상기 쓰기 데이터의 사이즈가 기준치보다 큰 경우, 상기 쓰기 데이터를 상기 제 1 메모리 영역에 프로그램하는 단계를 더 포함하는 프로그램 방법.