KR102043601B1 - Method for manufacturing a gallium nitride light emitting device - Google Patents
Method for manufacturing a gallium nitride light emitting device Download PDFInfo
- Publication number
- KR102043601B1 KR102043601B1 KR1020180073876A KR20180073876A KR102043601B1 KR 102043601 B1 KR102043601 B1 KR 102043601B1 KR 1020180073876 A KR1020180073876 A KR 1020180073876A KR 20180073876 A KR20180073876 A KR 20180073876A KR 102043601 B1 KR102043601 B1 KR 102043601B1
- Authority
- KR
- South Korea
- Prior art keywords
- light emitting
- polar
- type semiconductor
- semiconductor layer
- emitting structure
- Prior art date
Links
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 title claims abstract description 105
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 95
- 229910002601 GaN Inorganic materials 0.000 title claims abstract description 86
- 238000000034 method Methods 0.000 title claims description 91
- 239000000758 substrate Substances 0.000 claims abstract description 77
- 208000012868 Overgrowth Diseases 0.000 claims abstract description 20
- 238000005530 etching Methods 0.000 claims abstract description 15
- 239000004065 semiconductor Substances 0.000 claims description 191
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 claims description 33
- 239000007789 gas Substances 0.000 claims description 33
- 229910000041 hydrogen chloride Inorganic materials 0.000 claims description 33
- IXCSERBJSXMMFS-UHFFFAOYSA-N hydrogen chloride Substances Cl.Cl IXCSERBJSXMMFS-UHFFFAOYSA-N 0.000 claims description 33
- 229910052738 indium Inorganic materials 0.000 claims description 28
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims description 28
- RNQKDQAVIXDKAG-UHFFFAOYSA-N aluminum gallium Chemical compound [Al].[Ga] RNQKDQAVIXDKAG-UHFFFAOYSA-N 0.000 claims description 14
- AJGDITRVXRPLBY-UHFFFAOYSA-N aluminum indium Chemical compound [Al].[In] AJGDITRVXRPLBY-UHFFFAOYSA-N 0.000 claims description 14
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 11
- 229910052710 silicon Inorganic materials 0.000 claims description 10
- 239000010703 silicon Substances 0.000 claims description 10
- 229910052594 sapphire Inorganic materials 0.000 claims description 8
- 239000010980 sapphire Substances 0.000 claims description 8
- NWAIGJYBQQYSPW-UHFFFAOYSA-N azanylidyneindigane Chemical compound [In]#N NWAIGJYBQQYSPW-UHFFFAOYSA-N 0.000 claims description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 6
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 5
- 239000011029 spinel Substances 0.000 claims description 5
- 229910052596 spinel Inorganic materials 0.000 claims description 5
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 4
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 claims description 3
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 claims description 3
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 3
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 3
- PIGFYZPCRLYGLF-UHFFFAOYSA-N Aluminum nitride Chemical compound [Al]#N PIGFYZPCRLYGLF-UHFFFAOYSA-N 0.000 claims description 2
- 229910004205 SiNX Inorganic materials 0.000 claims description 2
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 claims description 2
- 239000010931 gold Substances 0.000 description 24
- 230000008569 process Effects 0.000 description 24
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 18
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 18
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 18
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 18
- 229910052782 aluminium Inorganic materials 0.000 description 15
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 15
- 230000007547 defect Effects 0.000 description 12
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 12
- 229910052737 gold Inorganic materials 0.000 description 12
- 239000010936 titanium Substances 0.000 description 12
- 238000010348 incorporation Methods 0.000 description 10
- 238000003486 chemical etching Methods 0.000 description 9
- 239000000463 material Substances 0.000 description 9
- 239000013078 crystal Substances 0.000 description 8
- 238000001312 dry etching Methods 0.000 description 8
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 7
- 229910052733 gallium Inorganic materials 0.000 description 7
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 6
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 6
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 6
- 230000004888 barrier function Effects 0.000 description 6
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 6
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 description 6
- 229910052759 nickel Inorganic materials 0.000 description 6
- 150000004767 nitrides Chemical class 0.000 description 6
- 229910052763 palladium Inorganic materials 0.000 description 6
- 229910052697 platinum Inorganic materials 0.000 description 6
- 229910052709 silver Inorganic materials 0.000 description 6
- 239000004332 silver Substances 0.000 description 6
- 229910052719 titanium Inorganic materials 0.000 description 6
- 239000000126 substance Substances 0.000 description 5
- 230000035515 penetration Effects 0.000 description 4
- 238000009616 inductively coupled plasma Methods 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 230000000149 penetrating effect Effects 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 125000004429 atom Chemical group 0.000 description 2
- 239000011162 core material Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000000605 extraction Methods 0.000 description 2
- 125000004433 nitrogen atom Chemical group N* 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 239000010453 quartz Substances 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- 238000000429 assembly Methods 0.000 description 1
- 230000000712 assembly Effects 0.000 description 1
- 230000003190 augmentative effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000002070 nanowire Substances 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000005693 optoelectronics Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 229910052984 zinc sulfide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0093—Wafer bonding; Removal of the growth substrate
-
- H01L33/0079—
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/0004—Devices characterised by their operation
- H01L33/0008—Devices characterised by their operation having p-n or hi-lo junctions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0062—Processes for devices with an active region comprising only III-V compounds
- H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
- H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/26—Materials of the light emitting region
- H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
- H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
Abstract
Description
본 발명의 실시예들은 에피택셜 측면 오버그로스(ELOG; epitaxial lateral overgrowth) 및 선택적 식각을 이용한 발광 소자의 제조 방법에 관한 것이다.Embodiments of the present invention relate to a method of manufacturing a light emitting device using epitaxial lateral overgrowth (ELOG) and selective etching.
최근, 질화 갈륨(GaN)과 같은 Ⅲ-Ⅴ족 질화물 반도체는, 우수한 물리적, 화학적 특성으로 인해 발광 다이오드(LED), 레이저 다이오드(LD), 태양 전지, 광전자장치, 레이저 다이오드, 고-주파수 마이크로 전자장치와 같은 반도체 광소자의 핵심 소재로 각광을 받고 있다. Ⅲ-Ⅴ족 질화물 반도체는 통상 AlxInyGa1-x-yN(0=x≤=1, 0≤=y≤=1, 0≤=x+y≤=1)의 조성식을 갖는 반도체 물질로 이루어져있다. 이러한 질화물 반도체 광소자는 핸드폰의 백라이트(backlight)나 키패드, 전광판, 조명 장치와 같은 각종 제품의 광원으로 응용되고 있다.Recently, III-V nitride semiconductors, such as gallium nitride (GaN), are due to their excellent physical and chemical properties such as light emitting diodes (LEDs), laser diodes (LDs), solar cells, optoelectronic devices, laser diodes, and high-frequency microelectronics. It is attracting attention as the core material of semiconductor optical devices such as devices. A III-V nitride semiconductor is usually made of a semiconductor material having a compositional formula of Al x In y Ga 1-x -y N (0 = x ≦ = 1, 0 ≦ = y ≦ = 1, 0 ≦ = x + y ≦ = 1). The nitride semiconductor optical device is applied as a light source of various products such as a backlight of a mobile phone, a keypad, an electronic board, an illumination device, and the like.
그러나, 질화 갈륨(GaN)은 실리콘(Si)과 달리 잉곳 제작이 거의 불가능하기 때문에 단결정 기판 제작에 큰 어려움이 있다. 따라서, 질화 갈륨은 사파이어 기판, 실리콘 카바이드 기판 또는 실리콘 기판에 질화 갈륨 후막을 이종 에피텍시얼에 의해 성장시킨 후, 기판을 분리하여 질화 갈륨을 제조하였다.However, gallium nitride (GaN), unlike silicon (Si), is almost impossible to manufacture ingots, and thus has a great difficulty in producing a single crystal substrate. Therefore, gallium nitride was grown by sapphire substrate, silicon carbide substrate, or silicon substrate by growing a gallium nitride thick film by heteroepitaxial, and then separating the substrate to produce gallium nitride.
그러나, 상기와 같이 질화 갈륨을 형성하는 방법은 층들 사이에 격자 짝을 잘못 짓기 때문에 팽팽하게 되거나 완화되고, 이로 인해 탈구의 가능성이 매우 높게 되어 디바이스의 수명 단축과 함께 실행의 한계를 가져오게 되는 문제점이 있었다.However, the method of forming gallium nitride as described above is tensioned or mitigated due to the mismatching of lattice pairs between layers, which leads to a high possibility of dislocation, resulting in shortening of device life and limit of performance. There was this.
또한, 질화 갈륨을 고품질로 제조하는 것은 고품질의 벌크 결정 및/또는 이들 물질들의 결정 성질에 정합되는 적합한 성장 기판이 없기 때문에 질화 갈륨의 결정 성질들과 근접하게 정합되지 않는 성장 기판은 수용하기 어려운 밀도의 결함들과 전위들로 이어질 수 있다(질화 갈륨에 있어서, 특히 성장 기판과 GaN 사이의 계면에서 비롯되는 관통 전위(TD: threading dislocation)).In addition, the production of gallium nitride at high quality is difficult to accommodate growth substrates that do not match closely to the crystal properties of gallium nitride because there is no suitable growth substrate that matches high quality bulk crystals and / or crystal properties of these materials. Defects and dislocations (for gallium nitride, in particular threading dislocations (TD) originating at the interface between the growth substrate and GaN).
또한, 질화 갈륨을 분리하는 기술로 주로 레이저 리프트 오프(LLO; Laser Lift Off) 방식 또는 화학적 리프트 오프(CLO; Chemical Lift Off) 방식을 사용하였다.In addition, as a technique for separating gallium nitride, a laser lift off (LLO) method or a chemical lift off (CLO) method was mainly used.
그러나, 레이저 리프트 오프(LLO; Laser Lift Off) 방식은 레이저로 기판과 후막 사이 계면을 녹여서 분리하는 기술로 분리 과정에서 결함 발생율이 높고, 비용이 많이 발생하는 문제점이 있고, 화학적 리프트 오프(CLO; Chemical Lift Off) 방식은 비교적 저렴하고 분리 과정에서 추가적인 결함 발생률이 낮으나, 화학적으로 식각 가능한 희생층(sacrificial layer)이 필요하기 때문에, 희생층 상에 성장된 질화 갈륨의 결정성이 상대적으로 낮다는 문제점이 있었다.However, the laser lift off (LLO) method is a technique of separating and dissolving an interface between a substrate and a thick film by a laser, and has a problem of high defect occurrence rate and high cost in the separation process, and chemical lift off (CLO); Chemical Lift Off) method is relatively inexpensive and has a low incidence of additional defects in the separation process, but requires a chemically etchable sacrificial layer, so that the crystallinity of gallium nitride grown on the sacrificial layer is relatively low. There was this.
또한, 이와 같은 질화 갈륨(GaN)에 기반한 발광 소자(GaN-LED)들은 향후의 고효율 조명 응용들에 사용되어 백열 및 형광 조명 램프들을 대체할 것으로 예상된다. 그러나, 현재까지 개발된 질화 갈륨(GaN) 발광 소자는 발광 효율, 광 출력 및 가격 면에서 더욱 많은 개선이 필요하고, 특히, 질화 갈륨(GaN) 발광 소자가 일반 조명으로 응용을 확대하기 위해서는 발광 효율의 개선을 통한 고휘도의 달성이 최우선 과제로 꼽히고 있다.In addition, such gallium nitride (GaN) based light emitting devices (GaN-LEDs) are expected to be used in future high efficiency lighting applications to replace incandescent and fluorescent lighting lamps. However, gallium nitride (GaN) light emitting devices developed to date need further improvement in terms of luminous efficiency, light output and price, and in particular, in order to extend the application of gallium nitride (GaN) light emitting devices to general lighting, Achieving high brightness by improving the quality is considered a top priority.
즉, 질화 갈륨(GaN) 발광 소자 내부에서 생성된 빛이 반도체와 공기와의 굴절율 차이로 인한 내부 전반사를 발생시켜 광 추출 효율을 높이는데 문제점으로 작용하고 있으며, 이러한 문제점은 결과적으로 질화 갈륨(GaN) 발광 소자 고휘도화에 걸림돌이 되어왔다.That is, the light generated inside the gallium nitride (GaN) light emitting device generates a total internal reflection due to the difference in refractive index between the semiconductor and the air, thereby increasing the light extraction efficiency. ) It has been an obstacle to higher luminance of light emitting devices.
이에, 높은 광 추출 효율을 향상시키기 위하여, 기하학적으로 전반사를 깨드려 소자 내부에 트랩되거나 열로 바뀌는 광자를 최소화할 고휘도 마이크로 발광 소자(micro LED)의 제조 방법이 요구되고 있다.Accordingly, in order to improve high light extraction efficiency, there is a demand for a method of manufacturing a high brightness micro LED that minimizes photons that are geometrically trapped inside the device and are trapped inside the device.
기존의 마이크로 발광 소자(micro LED)는 주로 사파이어 기판에 발광 구조물을 성장 시킨 후, 마이크로 사이즈로 패터닝하여 마이크로 발광 소자(micro LED)를 제조한 후, 전극을 배선하므로써, 마이크로 발광 소자(micro LED)를 구현한다. 이 방법을 이용할 경우 결정성 결함에 따른 광효율 문제, 제조 공정이 복잡하고, 기판 으로부터 칩을 분리하는 기술적인 어려움 등이 있다.In the conventional micro LED, a light emitting structure is mainly grown on a sapphire substrate, and then patterned to a micro size to manufacture a micro LED, and then the electrodes are connected to each other. Implement When using this method, there are problems of light efficiency due to crystalline defects, complicated manufacturing processes, and technical difficulties in separating chips from substrates.
본 발명의 실시예들의 목적은 n-type 반도체층을 에피택셜 측면 오버그로스(ELOG)시켜, Ga-극성 발광 구조물과 N-극성 발광 구조물을 선택적으로 성장시킨 후, 선택적으로 Ga-극성 발광 구조물을 제거하는 공정을 이용하여 고품질의 수직형 발광 소자를 제조하기 위한 것이다.An object of embodiments of the present invention is to epitaxially lateral overgroose (ELOG) an n-type semiconductor layer to selectively grow a Ga-polar light emitting structure and an N-polar light emitting structure, and then selectively convert the Ga-polar light emitting structure. It is for manufacturing a high quality vertical light emitting device by using a removing process.
본 발명의 실시예들의 목적은 n-type 반도체층을 에피택셜 측면 오버그로스(ELOG)시켜, Ga-극성 발광 구조물과 N-극성 발광 구조물을 선택적으로 성장시킨 후, 선택적으로 Ga-극성 발광 구조물을 제거하는 공정을 이용하여 인듐-인코퍼레이션(In-incorporation)을 향상시켜 그린(green) 영역으로까지 파장 영역이 확대된 수직형 발광 소자를 제조하기 위한 것이다.An object of embodiments of the present invention is to epitaxially lateral overgroose (ELOG) an n-type semiconductor layer to selectively grow a Ga-polar light emitting structure and an N-polar light emitting structure, and then selectively convert the Ga-polar light emitting structure. In order to improve the indium incorporation (In-incorporation) by using a removal process to manufacture a vertical type light emitting device that the wavelength region is extended to the green (green) region.
또한, 본 발명의 실시예들의 목적은 n-type 반도체층을 에피택셜 측면 오버그로스(ELOG)시켜, Ga-극성 발광 구조물과 N-극성 발광 구조물을 선택적으로 성장시키는 킨 후, 선택적으로 Ga-극성 발광 구조물을 제거하는 공정을 이용한 극성 반전된 측면 과성장(polarity-inverted lateral overgrowth)을 이용하여 관통전위가 거의 존재하지 않아 장파장 영역의 광효율이 개선된 수직형 발광 소자를 제조하기 위한 것이다.It is also an object of embodiments of the present invention to epitaxially lateral overgroose (ELOG) an n-type semiconductor layer to selectively grow a Ga-polar light emitting structure and an N-polar light emitting structure, and then selectively Ga-polar By using a polarity-inverted lateral overgrowth using a process of removing the light emitting structure there is almost no penetration potential to manufacture a vertical light emitting device having improved light efficiency in the long wavelength region.
본 발명의 실시예들의 목적은 희생층이 필요 없는 화학적 식각을 이용하여 발광 소자로부터 성장 기판을 쉽게 제거하고, 성장 기판 제거 공정으로 인한 발광 소자의 손상을 감소시켜, 고품질의 발광 소자의 특성을 유지시키기 위한 것이다.An object of embodiments of the present invention is to easily remove the growth substrate from the light emitting device by using a chemical etching that does not require a sacrificial layer, and to reduce the damage of the light emitting device due to the growth substrate removal process, thereby maintaining the characteristics of the high quality light emitting device It is to let.
본 발명의 실시예들의 목적은 발광 구조물은 Ga-극성 발광 구조물과 N-극성 발광 구조물을 선택적으로 성장시킨 후, 선택적으로 Ga-극성 발광 구조물을 제거하는 공정을 이용하여, 발광 소자를 제조함으로써, 제조 공정을 간소화시켜, 제조 비용을 감소시키기 위한 것이다.An object of the embodiments of the present invention is to produce a light emitting device using a process of selectively growing the Ga-polar light emitting structure and the N-polar light emitting structure, and then selectively remove the Ga-polar light emitting structure, To simplify the manufacturing process, to reduce the manufacturing cost.
본 발명의 실시예들의 목적은 n-type 반도체층을 에피택셜 측면 오버그로스(ELOG)시켜, Ga-극성 n-type 반도체층과 N-극성 n-type 반도체층을 선택적으로 성장시킨 후, 선택적으로 Ga-극성 n-type 반도체층을 제거하는 공정을 이용하여 고품질의 n-type 반도체층를 제조하기 위한 것이다.An object of embodiments of the present invention is to epitaxially lateral overgroose (ELOG) an n-type semiconductor layer to selectively grow a Ga-polar n-type semiconductor layer and an N-polar n-type semiconductor layer, and then selectively It is for manufacturing a high quality n-type semiconductor layer using a process of removing a Ga-polar n-type semiconductor layer.
본 발명의 일 실시예에 따른 발광 소자 제조 방법은 기판 상에 적어도 하나의 윈도우 영역 및 돌출 영역을 포함하는 마스크층을 형성하는 단계; 상기 성장 기판 상에 n-type 반도체층을 에피택셜 측면 오버그로스(ELOG; epitaxial lateral overgrowth)시키고, 상기 n-type 반도체층 상에 활성층 및 p-type 반도체층을 성장시켜, Ga-극성 발광 구조물 및 N-극성 발광 구조물을 포함하는 발광 구조물을 형성하는 단계; 상기 Ga-극성 발광 구조물을 선택적으로 식각하는 단계; 상기 N-극성 발광 구조물의 상단에 제1 전극을 형성하는 단계; 상기 N-극성 발광 구조물의 하단에 제2 전극을 형성하는 단계를 포함하고, 상기 마스크층의 상기 윈도우 영역은 네거티브 타입(negative type)의 윈도우 패턴을 갖는다.In accordance with another aspect of the present invention, a method of manufacturing a light emitting device includes: forming a mask layer including at least one window area and a protrusion area on a substrate; An epitaxial lateral overgrowth (ELOG) on the growth substrate and an active layer and a p-type semiconductor layer on the n-type semiconductor layer to grow a Ga-polar light emitting structure and Forming a light emitting structure comprising an N-polar light emitting structure; Selectively etching the Ga-polar light emitting structure; Forming a first electrode on top of the N-polar light emitting structure; And forming a second electrode at a lower end of the N-polar light emitting structure, wherein the window area of the mask layer has a window pattern of a negative type.
상기 네거티브 타입(negative type)의 윈도우 패턴은 도트(dot) 형상, 다각형(polygon) 형상, 타원형(elliptical) 형상 또는 스트라이프(stripe) 형상을 가질 수 있다.The negative type window pattern may have a dot shape, a polygon shape, an elliptical shape, or a stripe shape.
상기 돌출 영역 상에 형성된 상기 N-극성 발광 구조물은 네거티브 패턴(negative pattern)을 가질 수 있다.The N-polar light emitting structure formed on the protruding region may have a negative pattern.
상기 윈도우 영역 상에서는 상기 Ga-극성 발광 구조물 만 성장되도록 하고, 상기 돌출 영역 상에서는 상기 N-극성 발광 구조물만 성장되거나, 상기 Ga-극성 발광 구조물 및 상기 N-극성 발광 구조물이 혼재되어 성장될 수 있다.Only the Ga-polar light emitting structure may be grown on the window region, and only the N-polar light emitting structure may be grown on the protruding region, or the Ga-polar light emitting structure and the N-polar light emitting structure may be mixed and grown.
상기 제 1 전극 및 제 2 전극은 상기 발광 구조물에 대하여 전류를 수직으로 인가하도록 형성될 수 있다.The first electrode and the second electrode may be formed to apply a current perpendicular to the light emitting structure.
상기 제 1 전극 및 상기 제 2 전극은 상기 N-극성 발광 구조물의 각각에 개별적으로 형성될 수 있다.The first electrode and the second electrode may be formed separately on each of the N-polar light emitting structures.
상기 Ga-극성 발광 구조물을 선택적으로 식각하는 단계는, 염화수소 가스(HCl gas)를 사용할 수 있다.Selectively etching the Ga-polar light emitting structure may use hydrogen chloride gas (HCl gas).
상기 활성층은 단일 양자 우물 구조(single-quantum well) 또는 다중 양자 우물(MQW; multi-quantum well) 구조로 형성될 수 있다.The active layer may be formed as a single-quantum well structure or a multi-quantum well structure (MQW).
상기 활성층은 인듐 갈륨 질화물(InGaN; indium gallium nitride), 알루미늄 갈륨 질화물(AlGaN; aluminium gallium nitride), 질화 갈륨(GaN; gallium nitride) 및 알루미늄 인듐 갈륨 질화물(AlInGaN; aluminum indium gallium nitride) 중 적어도 어느 하나를 포함할 수 있다.The active layer may include at least one of indium gallium nitride (InGaN), aluminum gallium nitride (AlGaN), gallium nitride (GaN), and aluminum indium gallium nitride (AlInGaN). It may include.
상기 성장 기판은 사파이어(sapphire), 갈륨 비소(GaAs; gallium arsenide), 스피넬(spinel), 실리콘(Si; silicon), 인화 인듐(InP; indium phosphide) 및 실리콘 카바이드(SiC; silicon carbide) 중 적어도 어느 하나일 수 있다.The growth substrate may include at least one of sapphire, gallium arsenide (GaAs), spinel, spinel, silicon (Si), indium phosphide (InP) and silicon carbide (SiC). It can be one.
상기 마스크층은 실리콘 산화물(SiO2; silicon oxide), 실리콘 질화물(SiNx; silicon nitride) 및 실리콘 산질화물(SiON; silicon oxynitride) 중 적어도 어느 하나를 포함할 수 있다.The mask layer may include at least one of silicon oxide (SiO 2), silicon nitride (SiN x), and silicon oxynitride (SiON).
상기 n-type 반도체층은 질화 갈륨(GaN; gallium nitride), 알루미늄 갈륨 질화물(AlGaN; aluminium gallium nitride), 인듐 갈륨 질화물(InGaN; indium gallium nitride) 및 알루미늄 인듐 갈륨 질화물(AlInGaN; aluminum indium gallium nitride) 중 적어도 어느 하나를 포함할 수 있다.The n-type semiconductor layer may include gallium nitride (GaN), aluminum gallium nitride (AlGaN), indium gallium nitride (InGaN), and aluminum indium gallium nitride (AlInGaN). It may include at least one of.
상기 p-type 반도체층은 질화 갈륨(GaN; gallium nitride), 알루미늄 갈륨 질화물(AlGaN; aluminium gallium nitride), 인듐 갈륨 질화물(InGaN; indium gallium nitride), 인듐 질화물(InN; indium nitride), 알루미늄 질화물(AlN; aluminum nitride) 및 알루미늄 인듐 갈륨 질화물(AlInGaN; aluminum indium gallium nitride) 중 적어도 어느 하나를 포함할 수 있다.The p-type semiconductor layer may be formed of gallium nitride (GaN), aluminum gallium nitride (AlGaN), indium gallium nitride (InGaN), indium nitride (InN), or aluminum nitride (InN). At least one of aluminum nitride (AlN) and aluminum indium gallium nitride (AlInGaN) may be included.
본 발명의 다른 실시예에 따른 발광 소자 제조 방법은 기판 상에 적어도 하나의 윈도우 영역 및 돌출 영역을 포함하는 마스크층을 형성하는 단계; 상기 성장 기판 상에 n-type 반도체층을 에피택셜 측면 오버그로스(ELOG; epitaxial lateral overgrowth)시켜, Ga-극성 n-type 반도체층 및 N-극성 n-type 반도체층을 포함하는 n-type 반도체층을 형성하는 단계; 상기 Ga-극성 n-type 반도체층을 선택적으로 식각하는 단계; 상기 N-극성 n-type 반도체층 상에 활성층 및 p-type 반도체층을 성장시켜, 발광 구조물을 형성하는 단계; 상기 발광 구조물의 상단에 제1 전극을 형성하는 단계; 상기 발광 구조물의 하단에 제2 전극을 형성하는 단계를 포함하고, 상기 마스크층의 상기 윈도우 영역은 네거티브 타입(negative type)의 윈도우 패턴을 갖는다.In another aspect, a light emitting device manufacturing method includes: forming a mask layer including at least one window area and a protruding area on a substrate; An n-type semiconductor layer including an Ga-polar n-type semiconductor layer and an N-polar n-type semiconductor layer by epitaxial lateral overgrowth (ELOG) on the growth substrate. Forming a; Selectively etching the Ga-polar n-type semiconductor layer; Growing an active layer and a p-type semiconductor layer on the N-polar n-type semiconductor layer to form a light emitting structure; Forming a first electrode on top of the light emitting structure; And forming a second electrode at a lower end of the light emitting structure, wherein the window area of the mask layer has a window pattern of a negative type.
상기 네거티브 타입(negative type)의 윈도우 패턴은 도트(dot) 형상, 다각형(polygon) 형상, 타원형(elliptical) 형상 또는 스트라이프(stripe) 형상을 가질 수 있다.The negative type window pattern may have a dot shape, a polygon shape, an elliptical shape, or a stripe shape.
본 발명의 또 다른 실시예에 따른 발광 소자 제조 방법은 기판 상에 적어도 하나의 윈도우 영역 및 돌출 영역을 포함하는 마스크층을 형성하는 단계; 상기 성장 기판 상에 n-type 반도체층을 에피택셜 측면 오버그로스(ELOG; epitaxial lateral overgrowth)시켜, Ga-극성 n-type 반도체층 및 N-극성 n-type 반도체층을 포함하는 n-type 반도체층을 형성하는 단계; 상기 Ga-극성 n-type 반도체층을 선택적으로 식각하는 단계; 상기 N-극성 n-type 반도체층을 측면 성장시키는 단계; 상기 측면 성장된 N-극성 n-type 반도체층 상에 활성층 및 p-type 반도체층을 성장시켜, 발광 구조물을 형성하는 단계; 상기 발광 구조물의 상단에 제1 전극을 형성하는 단계; 상기 발광 구조물의 하단에 제2 전극을 형성하는 단계를 포함하고, 상기 마스크층의 상기 윈도우 영역은 네거티브 타입(negative type)의 윈도우 패턴을 가짐In another embodiment, a light emitting device manufacturing method includes: forming a mask layer including at least one window area and a protruding area on a substrate; An n-type semiconductor layer including an Ga-polar n-type semiconductor layer and an N-polar n-type semiconductor layer by epitaxial lateral overgrowth (ELOG) on the growth substrate. Forming a; Selectively etching the Ga-polar n-type semiconductor layer; Laterally growing the N-polar n-type semiconductor layer; Growing an active layer and a p-type semiconductor layer on the laterally grown N-polar n-type semiconductor layer to form a light emitting structure; Forming a first electrode on top of the light emitting structure; Forming a second electrode at a lower end of the light emitting structure, wherein the window area of the mask layer has a negative type window pattern
상기 네거티브 타입(negative type)의 윈도우 패턴은 도트(dot) 형상, 다각형(polygon) 형상, 타원형(elliptical) 형상 또는 스트라이프(stripe) 형상을 가질 수 있다.The negative type window pattern may have a dot shape, a polygon shape, an elliptical shape, or a stripe shape.
본 발명의 실시예들에 따른 발광 소자 제조 방법은 n-type 반도체층을 에피택셜 측면 오버그로스(ELOG)시켜, Ga-극성 발광 구조물과 N-극성 발광 구조물을 선택적으로 성장시킨 후, 선택적으로 Ga-극성 발광 구조물을 제거하는 공정을 이용하여 인듐-인코퍼레이션(In-incorporation)을 향상시켜 그린(green) 영역으로까지 파장 영역이 확대된 수직형 발광 소자를 제조할 수 있다.In the method of manufacturing a light emitting device according to embodiments of the present invention, an n-type semiconductor layer is epitaxially lateral overgroove (ELOG) to selectively grow a Ga-polar light emitting structure and an N-polar light emitting structure, and then selectively Ga In-incorporation may be improved by using a process of removing the polar light emitting structure, thereby manufacturing a vertical light emitting device having a wavelength region extended to a green region.
또한, 본 발명의 실시예들에 따른 발광 소자 제조 방법은 n-type 반도체층을 에피택셜 측면 오버그로스(ELOG)시켜, Ga-극성 발광 구조물과 N-극성 발광 구조물을 선택적으로 성장시킨 후, 선택적으로 Ga-극성 발광 구조물을 제거하는 공정을 이용한 극성 반전된 측면 과성장(polarity-inverted lateral overgrowth)을 이용하여 관통전위가 거의 존재하지 않아 장파장 영역의 광효율이 개선된 수직형 발광 소자를 제조할 수 있다.In addition, the light emitting device manufacturing method according to the embodiments of the present invention by epitaxial side over-gross (ELOG) of the n-type semiconductor layer to selectively grow the Ga-polar light emitting structure and the N-polar light emitting structure, and then selectively By using the polarity-inverted lateral overgrowth using the process of removing the Ga-polar light emitting structure, there is almost no penetrating potential, thus manufacturing a vertical light emitting device having improved light efficiency in the long wavelength region. have.
본 발명의 실시예들에 따른 발광 소자 제조 방법은 n-type 반도체층을 에피택셜 측면 오버그로스(ELOG)시켜, Ga-극성 발광 구조물과 N-극성 발광 구조물을 선택적으로 성장시킨 후, 선택적으로 Ga-극성 발광 구조물을 제거하는 공정을 이용하여, 발광 소자의 결함 비율을 감소시킬 수 있다.In the method of manufacturing a light emitting device according to embodiments of the present invention, an n-type semiconductor layer is epitaxially lateral overgroove (ELOG) to selectively grow a Ga-polar light emitting structure and an N-polar light emitting structure, and then selectively Ga The defect ratio of the light emitting device can be reduced by using a process of removing the polar light emitting structure.
본 발명의 실시예들에 따른 발광 소자 제조 방법은 희생층이 필요 없는 화학적 식각을 이용하여 발광 소자로부터 성장 기판을 제거하여, 성장 기판 제거 공정으로 인한 발광 소자의 손상을 감소시켜, 고품질의 발광 소자의 특성을 유지시킬 수 있다The method of manufacturing the light emitting device according to the embodiments of the present invention removes the growth substrate from the light emitting device by using chemical etching that does not require a sacrificial layer, thereby reducing damage to the light emitting device due to the growth substrate removal process, thereby providing a high quality light emitting device. Can maintain the characteristics of
본 발명의 실시예들에 따른 발광 소자 제조 방법은 발광 구조물을 Ga-극성 발광 구조물과 N-극성 발광 구조물을 선택적으로 성장시킨 후, 선택적으로 Ga-극성 발광 구조물을 제거하는 공정을 이용하여, 발광 소자를 제조함으로써, 제조 공정을 간소화시켜, 제조 비용을 감소시킬 수 있다.The light emitting device manufacturing method according to the embodiments of the present invention emits light using a process of selectively growing the light emitting structure of the Ga-polar light emitting structure and the N-polar light emitting structure, and then selectively removing the Ga-polar light emitting structure. By manufacturing the device, the manufacturing process can be simplified and the manufacturing cost can be reduced.
본 발명의 실시예들에 따른 발광 소자 제조 방법은 n-type 반도체층을 에피택셜 측면 오버그로스(ELOG)시켜, Ga-극성 n-type 반도체층과 N-극성 n-type 반도체층을 선택적으로 성장시킨 후, 선택적으로 Ga-극성 n-type 반도체층을 제거하는 공정을 이용하여 수직형 발광소자 제작에 활용되는 고품질의 n-type 반도체층를 제작할 수 있다.In the method of manufacturing a light emitting device according to embodiments of the present invention, an n-type semiconductor layer is epitaxially lateral overgroove (ELOG) to selectively grow a Ga-polar n-type semiconductor layer and an N-polar n-type semiconductor layer. After this, a high quality n-type semiconductor layer used for manufacturing a vertical light emitting device may be manufactured by selectively removing a Ga-polar n-type semiconductor layer.
도 1은 질화 갈륨의 Ga-극성 및 N-극성을 도시한 도면이다.
도 2a 내지 도 2g는 본 발명의 실시예에 따른 발광 소자 제조 방법을 도시한 단면도이다.
도 3은 본 발명의 실시예에 따른 발광 소자 제조 방법에서, 성장 기판 및 마스크층을 제거한 후의 N-극성 발광 구조물을 도시한 평면도이다.
도 4a 내지 도 4g는 본 발명의 다른 실시예에 따른 발광 소자 제조 방법을 도시한 단면도이다.
도 5a 내지 도 5h는 본 발명의 또 다른 실시예에 따른 발광 소자 제조 방법을 도시한 단면도이다.
도 6은 건식 식각 공정이 일부 진행된 Ga-극성 발광구조물 및 N-극성 발광구조물을 도시한 이미지이다.1 is a diagram illustrating Ga-polarity and N-polarity of gallium nitride.
2A to 2G are cross-sectional views illustrating a method of manufacturing a light emitting device according to an embodiment of the present invention.
3 is a plan view illustrating an N-polar light emitting structure after removing the growth substrate and the mask layer in the light emitting device manufacturing method according to the embodiment of the present invention.
4A to 4G are cross-sectional views illustrating a method of manufacturing a light emitting device according to another embodiment of the present invention.
5A to 5H are cross-sectional views illustrating a method of manufacturing a light emitting device according to still another embodiment of the present invention.
FIG. 6 is an image illustrating a Ga-polar light emitting structure and an N-polar light emitting structure partially subjected to a dry etching process.
이하에서, 실시예들을 첨부된 도면을 참조하여 상세하게 설명한다. 그러나, 이러한 실시예들에 의해 권리범위가 제한되거나 한정되는 것은 아니다. 각 도면에 제시된 동일한 참조 부호는 동일한 부재를 나타낸다.Hereinafter, embodiments will be described in detail with reference to the accompanying drawings. However, the scope of the present invention is not limited or limited by these embodiments. Like reference numerals in the drawings denote like elements.
아래 설명에서 사용되는 용어는, 연관되는 기술 분야에서 일반적이고 보편적인 것으로 선택되었으나, 기술의 발달 및/또는 변화, 관례, 기술자의 선호 등에 따라 다른 용어가 있을 수 있다. 따라서, 아래 설명에서 사용되는 용어는 기술적 사상을 한정하는 것으로 이해되어서는 안 되며, 실시예들을 설명하기 위한 예시적 용어로 이해되어야 한다.The terminology used in the description below has been selected to be general and universal in the art to which it relates, although other terms may vary depending on the development and / or change in technology, conventions, and preferences of those skilled in the art. Therefore, the terms used in the following description should not be understood as limiting the technical spirit, and should be understood as exemplary terms for describing the embodiments.
또한, 특정한 경우는 출원인이 임의로 선정한 용어도 있으며, 이 경우 해당되는 설명 부분에서 상세한 그 의미를 기재할 것이다. 따라서 아래 설명에서 사용되는 용어는 단순한 용어의 명칭이 아닌 그 용어가 가지는 의미와 명세서 전반에 걸친 내용을 토대로 이해되어야 한다. In addition, in certain cases, there is a term arbitrarily selected by the applicant, and in this case, the meaning thereof will be described in detail in the corresponding description. Therefore, the terms used in the following description should be understood based on the meanings of the terms and the contents throughout the specification, rather than simply the names of the terms.
한편, 제1, 제2 등의 용어는 다양한 구성 요소들을 설명하는데 사용될 수 있지만, 구성 요소들은 용어들에 의하여 한정되지 않는다. 용어들은 하나의 구성 요소를 다른 구성 요소로부터 구별하는 목적으로만 사용된다. Meanwhile, terms such as first and second may be used to describe various components, but the components are not limited by the terms. The terms are used only to distinguish one component from another.
또한, 막, 층, 영역, 구성 요청 등의 부분이 다른 부분 "위에" 또는 "상에" 있다고 할 때, 다른 부분의 바로 위에 있는 경우뿐만 아니라, 그 중간에 다른 막, 층, 양역, 구성 요소 등이 개재되어 있는 경우도 포함한다. In addition, when a part such as a film, layer, area, configuration request, etc. is said to be "on" or "on" another part, it is not only when it is directly above another part, but also in the middle of the other film, layer, watershed, component It also includes the case where it is interposed.
도 1은 질화 갈륨의 Ga-극성 및 N-극성을 도시한 도면이다.1 is a diagram illustrating Ga-polarity and N-polarity of gallium nitride.
질화 갈륨은 우수한 물리적, 화학적 특성으로 인해 다양한 광소자의 핵심 소재로 사용되고 있다. 질화 갈륨은 사파이어, 실리콘 카바이드 또는 실리콘 같은 성장 기판 상에 이종 에피텍시얼에 의해 성장시켜 사용된다.Gallium nitride is used as a core material for various optical devices because of its excellent physical and chemical properties. Gallium nitride is used by growing by heteroepitaxial on a growth substrate such as sapphire, silicon carbide or silicon.
질화 갈륨을 성장시키기 위해서는 결정 품질에 유의하여야 한다. 특히, 결정 품질은 에피택셜 측면 오버그로스(ELOG; epitaxial lateral overgrowth)를 활용함으로써 개선될 수도 있다.Care must be taken in crystal quality in order to grow gallium nitride. In particular, crystal quality may be improved by utilizing epitaxial lateral overgrowth (ELOG).
에피택셜 측면 오버그로스(ELOG; epitaxial lateral overgrowth)는 기판으로부터 수직 방향으로 질화 갈륨이 성장될뿐만 아니라 마스킹 패턴 위로도 측면 방향으로 성장될 수 있다.Epitaxial lateral overgrowth (ELOG) can grow not only gallium nitride in the vertical direction from the substrate, but also laterally over the masking pattern.
또한, 질화 갈륨은 결함뿐만 아니라, 특히, 중요한 결정 성질로 "결정 극성(crystal polarity)"이 있다.In addition, gallium nitride has not only defects, but especially "crystal polarity" as an important crystalline property.
도 1을 참조하면, 갈륨(Ga) 원자들은 큰 회색 구로 도시되고, 질소(N) 원자들은 작은 흑색 구로 도시된다.Referring to FIG. 1, gallium (Ga) atoms are shown as large gray spheres, and nitrogen (N) atoms as small black spheres.
도 1에 도시된 바와 같이, 질화 갈륨에서(예; 우르짜이트(wurtzite) 질화 갈륨) 각 갈륨 원자는 네 개의 질소 원자들에 사면체적으로 배위된다.As shown in FIG. 1, each gallium atom in gallium nitride (eg, wurtzite gallium nitride) is tetrahedrally coordinated to four nitrogen atoms.
질화 갈륨은 방향에 따라, Ga-극성(+c; 100) 및 N-극성(-c; 200)으로 구분될 수 있다. 여기서 레이블 c는 에피택시 막의 평면에 대하여 수평한 결정 평면을 가리킨다.Gallium nitride may be divided into Ga-polar (+ c; 100) and N-polar (-c; 200) depending on directions. Wherein label c refers to a crystal plane that is horizontal to the plane of the epitaxy film.
질화 갈륨의 극성은 표면 성질은 아니나, 질화 갈륨의 벌크 성질에 지대한 영향을 미치는 점에 유의하는 것이 중요하고, 극성에 따라 상이한 성질이 발현될 수 있다. 따라서, 에피택시 질화 갈륨 성장층의 극성 특성을 활용하여 소자를 제작할 수 있다.It is important to note that the polarity of gallium nitride is not a surface property, but has a great influence on the bulk property of gallium nitride, and different properties may be expressed depending on the polarity. Therefore, the device may be manufactured by utilizing the polarity characteristics of the epitaxial gallium nitride growth layer.
본 발명에서는 Ga-극성(+c; 100) 질화 갈륨 및 N-극성(-c; 200) 질화 갈륨을 선택적으로 성장시키고, 그 중 Ga-극성(+c; 100) 부분의 질화 갈륨만을 선택적으로 제거함으로써, 광효율이 개선된 질화 갈륨 발광 구조물 또는 발광구조물을 위한 n-type 반도체층을 제조할 수 있다.In the present invention, Ga-polar (+ c; 100) gallium nitride and N-polar (-c; 200) gallium nitride are selectively grown, and only Ga-polar (+ c; 100) gallium nitride is selectively By removing the n-type semiconductor layer for the gallium nitride light emitting structure or the light emitting structure with improved light efficiency can be produced.
이하에서는, 도 2a 내지 도 2g를 참조하여 본 발명의 일 실시예에 따른 발광 소자를 제조하는 기술에 대해 설명하기로 한다.Hereinafter, a technique of manufacturing a light emitting device according to an embodiment of the present invention will be described with reference to FIGS. 2A to 2G.
도 2a 내지 도 2g는 본 발명의 일 실시예에 따른 발광 소자 제조 방법을 도시한 단면도이다.2A to 2G are cross-sectional views illustrating a method of manufacturing a light emitting device according to an embodiment of the present invention.
본 발명의 일 실시예에 따른 발광 소자 제조 방법은 성장 기판(310) 상에 적어도 하나의 윈도우 영역(321) 및 돌출 영역(322)을 포함하는 마스크층(320)을 형성하는 단계, 성장 기판(310) 상에 n-type 반도체층(331)을 에피택셜 측면 오버그로스(ELOG)시키고, n-type 반도체층(331) 상에 활성층(332) 및 p-type 반도체층(333)을 성장시켜, Ga-극성 발광 구조물(341) 및 N-극성 발광 구조물(342)을 포함하는 발광 구조물(330)을 형성하는 단계 및 Ga-극성 발광 구조물(341)을 선택적으로 식각하는 단계를 포함한다.In the method of manufacturing a light emitting device according to an embodiment of the present invention, the method may include forming a
또한, N-극성 발광 구조물(342)의 상단에 제1 전극(350)을 형성하는 단계 및 N-극성 발광 구조물(342)의 하단에 제2 전극(360)을 형성하는 단계를 포함한다.In addition, forming the
발광 구조물(330)은 윈도우 영역(321) 상에 Ga-극성 방향으로 성장된 발광 구조물(341; 이하, "Ga-극성 발광 구조물"이라 함) 및 돌출 영역(322) 상에 N-극성 방향으로 성장된 발광 구조물(342; 이하, "N-극성 발광 구조물"이라 함)을 포함할 수 있다.The
도 2a는 성장 기판 상에 적어도 하나의 윈도우 영역 및 돌출 영역을 포함하는 마스크층이 형성된 단면도이다.2A is a cross-sectional view of a mask layer including at least one window region and a protruding region formed on a growth substrate.
마스크층(320)은 성장 기판(310) 상에 증착 공정 또는 용액 공정을 이용하여 성막한 다음, 포토리소그래피 공정들을 이용하여 패터닝될 수 있다.The
마스크층(320)은 패터닝 공정에 의해 윈도우 영역(321) 및 돌출 영역(322)을 포함할 수 있고, 후에 n-type 반도체층은 마스크층(320)의 윈도우 영역(321)을 통하여 성장될 수 있다.The
또한, 마스크층(320)의 윈도우 영역(321)은 네거티브 타입(negative type)의 윈도우 패턴을 가질 수 있고, 네거티브 타입(negative type)의 윈도우 패턴은 도트(dot) 형상, 다각형(polygon) 형상, 타원형(elliptical) 형상 또는 스트라이프(stripe) 형상일 수 있으나, 이에 한정 되는 것은 아니다.In addition, the
따라서, 본 발명의 일 실시예에 따른 발광 소자 제조 방법으로 제조된 발광 소자는 네거티브 패턴(negative pattern)으로 형성된 발광 소자를 제조할 수 있다.Therefore, the light emitting device manufactured by the light emitting device manufacturing method according to the exemplary embodiment of the present invention may manufacture a light emitting device formed in a negative pattern.
즉, 돌출 영역(322) 및 윈도우 영역(321) 상에 발광 구조물이 성장 되나, 추후에 윈도우 영역(321) 상에 성장된 발광 구조물을 화학적 식각에 의해 제거되기 때문에, 발광 구조물은 도트(dot) 형상, 다각형(polygon) 형상, 타원형(elliptical) 형상 또는 스트라이프(stripe) 형상과 같은 패턴의 홀(hole)을 포함하는 구조로 형성될 수 있다.That is, since the light emitting structures are grown on the
발광 소자의 네거티브 패턴(negative pattern)에 대해서는 도 3에서 상세히 설명하기로 한다.A negative pattern of the light emitting device will be described in detail with reference to FIG. 3.
성장 기판(310)은 사파이어(sapphire), 갈륨 비소(GaAs; gallium arsenide), 스피넬(spinel), 실리콘(Si; silicon), 인화 인듐(InP; indium phosphide) 및 실리콘 카바이드(SiC; silicon carbide) 중 적어도 어느 하나일 수 있고, 바람직하게는 사파이어가 사용될 수 있다.The
마스크층(320)은 실리콘 산화물(SiO2; silicon oxide), 실리콘 질화물(SiNx; silicon nitride) 및 실리콘 산질화물(SiON; silicon oxynitride) 중 적어도 어느 하나를 포함할 수 있고, 바람직하게는 실리콘 산화물이 사용될 수 있다.The
도 2b 및 도 2c는 성장 기판 상에 n-type 반도체층이 에피택셜 측면 오버그로스(ELOG)된 단면도이다.2B and 2C are cross-sectional views in which an n-type semiconductor layer is epitaxially lateral overgroove (ELOG) on a growth substrate.
n-type 반도체층(331)은 에피택셜 측면 오버그로스(ELOG) 방법으로 성장될 수 있다.The n-
에피택셜 측면 오버그로스(ELOG)는 성장 기판(310)으로부터 수직 방향으로뿐만 아니라 마스크층(320) 상부의 측면 방향으로도 n-type 반도체층(331)이 성장될 수 있다.In the epitaxial lateral overgrowth ELOG, the n-
먼저, 도 2b에서와 같이, n-type 반도체층(331)이 마스크층(320)의 윈도우 영역(321)을 통하여 수직 성장된다. 이후, 성장의 마지막 단계에서, 마스크층(320)의 돌출 영역(322)의 측방향으로 연장되어 n-type 반도체층(331)이 성장될 수 있다.First, as shown in FIG. 2B, the n-
이로 인해, 측방향으로 성장되는 n-type 반도체층(331)은 일정 시간이 지난 후, 수직 성장된 n-type 반도체층(331)이 병합되어 도 2c에서와 같이, 성장 기판(310) 및 마스크층(320) 상부 표면에 전체적으로 성장된 n-type 반도체층(331)이 형성될 수 있다.As a result, in the laterally grown n-
성장된 n-type 반도체층(331)은 마스크층(320)의 윈도우 영역(321) 상에 성장된 Ga-극성 n-type 반도체층 및 마스크층(320)의 돌출 영역(322) 상에 성장된 N-극성 n-type 반도체층(331)을 포함할 수 있다.The grown n-
또한, 윈도우 영역(321) 상에서는 Ga-극성 n-type 반도체층만 성장되도록 하고, 돌출 영역(322) 상에서는 N-극성 n-type 반도체층만 성장되거나, Ga-극성 n-type 반도체층 및 N-극성 n-type 반도체층이 혼재되어 성장될 수 있다.In addition, only the Ga-polar n-type semiconductor layer is grown on the
윈도우 영역(321) 및 돌출 영역(322)을 포함하는 마스크층(320) 상에 n-type 반도체층(331)을 에피택셜 측면 오버그로스(ELOG)시킬 때, 일반적으로 전 영역에서 Ga-극성 n-type 반도체층 혹은 N-극성 n-type 반도체층이 한 종류만이 전 영역에 걸쳐 성장되게 된다.When the n-
그러나, 본 발명의 일 실시예에 따른 발광 소자 제조 방법은 윈도우 영역(321) 및 돌출 영역(322)을 포함하는 마스크층(320) 상에 n-type 반도체층(331)을 에피택셜 측면 오버그로스(ELOG)시킬 때, 특정 조건을 사용함으로써, 윈도우 영역(321) 상부에는 Ga-극성 n-type 반도체층만 성장되고, 돌출 영역 상부에는 N-극성 n-type 반도체층만 성장되는 극성 반전(polarity inversion) 특성을 가질 수 있다.However, in the method of manufacturing the light emitting device according to the exemplary embodiment, the n-
보다 구체적으로, 윈도우 영역(321) 상에 Ga-극성 n-type 반도체층이 성장되고, 윈도우 영역(321) 및 돌출 영역(322)의 패턴 경계에서 극성 반전이 발생하여 돌출 영역(322) 상부에는 N-극성 n-type 반도체층만 성장될 수 있다.More specifically, a Ga-polar n-type semiconductor layer is grown on the
n-type 반도체층(331)은 질화 갈륨(GaN; gallium nitride), 알루미늄 갈륨 질화물(AlGaN; aluminium gallium nitride), 인듐 갈륨 질화물(InGaN; indium gallium nitride) 및 알루미늄 인듐 갈륨 질화물(AlInGaN; aluminum indium gallium nitride) 중 적어도 어느 하나를 포함할 수 있고, 바람직하게는, 질화 갈륨(GaN; gallium nitride)이 사용될 수 있다.The n-
n-type 반도체층으로 사용되는 질화 갈륨의 각 갈륨 원자는 네 개의 질소 원자들에 사면체적으로 배위되고, 방향에 따라 N-극성 n-type 반도체층 특성 및 Ga-극성 n-type 반도체층 특성을 가진다.Each gallium atom of gallium nitride used as an n-type semiconductor layer is tetrahedrally coordinated to four nitrogen atoms, and the N-polar n-type semiconductor layer characteristic and the Ga-polar n-type semiconductor layer characteristic are changed according to directions. Have
또한, 윈도우 영역(321) 상에 성장된 Ga-극성 n-type 반도체층은 돌출 영역(322) 상에 성장된 N-극성 n-type 반도체층 보다 결함(defect) 비율이 높은 결함 영역일 수 있다.In addition, the Ga-polar n-type semiconductor layer grown on the
도 2d는 n-type 반도체층 상에 활성층 및 p-type 반도체층을 성장시켜, Ga-극성 발광 구조물 및 N-극성 발광 구조물을 포함하는 발광 구조물이 형성된 단면도이다.2D is a cross-sectional view of a light emitting structure including a Ga-polar light emitting structure and an N-polar light emitting structure by growing an active layer and a p-type semiconductor layer on an n-type semiconductor layer.
활성층(332)은 에너지 밴드 갭이 작은 물질을 사용하는 양자우물(quantum well) 및 에너지 밴드 갭이 큰 물질을 사용하는 양자 배리어(quantum barrier)이 적어도 1회 교대로 적층된 구조를 가질 수 있다. 양자우물은 단일 양자우물(single quantum well) 구조 또는 다중 양자우물(MQW; multi-quantum well) 구조를 가질 수 있다.The
바람직하게는, 양자우물로는 인듐 갈륨 질화물(InGaN)이 사용될 수 있고, 양자 배리어로는 질화 갈륨(GaN)이 사용될 수 있으나, 이에 한정되는 것은 아니다.Preferably, indium gallium nitride (InGaN) may be used as the quantum well, and gallium nitride (GaN) may be used as the quantum barrier, but is not limited thereto.
활성층(332)은 인듐 갈륨 질화물(InGaN; indium gallium nitride), 알루미늄 갈륨 질화물(AlGaN; aluminium gallium nitride), 질화 갈륨(GaN; gallium nitride) 및 알루미늄 인듐 갈륨 질화물(AlInGaN; aluminum indium gallium nitride) 중 적어도 어느 하나를 포함할 수 있다.The
p-type 반도체층(333)은 질화 갈륨(GaN; gallium nitride), 알루미늄 갈륨 질화물(AlGaN; aluminium gallium nitride), 인듐 갈륨 질화물(InGaN; indium gallium nitride), 인듐 질화물(InN; indium nitride), 알루미늄 질화물(AlN; aluminum nitride) 및 알루미늄 인듐 갈륨 질화물(AlInGaN; aluminum indium gallium nitride) 중 적어도 어느 하나를 포함할 수 있고, 바람직하게는 질화 갈륨(GaN; gallium nitride)이 사용될 수 있다.The p-
n-type 반도체층(331) 상에 활성층(332) 및 p-type 반도체층(333)을 성장시켜, 형성된 발광 구조물(330)은 윈도우 영역(321) 상에 성장된 Ga-극성 발광 구조물(341) 및 돌출 영역(322) 상에 성장된 N-극성 발광 구조물(342)을 포함할 수 있다.The
또한, 윈도우 영역(321) 상에서는 Ga-극성 발광 구조물(341)만 성장되도록 하고, 돌출 영역(322) 상에서는 N-극성 발광 구조물(342)만 성장되거나, Ga-극성 발광 구조물(341) 및 N-극성 발광 구조물(342)이 혼재되어 성장될 수 있다.In addition, only the Ga-polar
또한, 윈도우 영역 상에 성장된 Ga-극성 발광 구조물(341)은 돌출 영역 상에 성장된 N-극성 발광 구조물(342)보다 결함(defect) 비율이 높은 결함 영역일 수 있다.In addition, the Ga-polar
도 2e는 Ga-극성 발광 구조물이 선택적으로 식각된 단면도이다.2E is a cross-sectional view where the Ga-polar light emitting structure is selectively etched.
발광 구조물은 극성에 따라 식각 속도에서 차이를 나타낼 수 있다. N-극성 발광 구조물(342)은 상대적으로 염화수소 가스(HCl gas)에 대해 식각 내성을 갖는 반면, Ga-극성 발광 구조물(341)은 염화수소 가스(HCl gas)에 쉽게 식각되는 특성을 갖는다.The light emitting structure may exhibit a difference in etching speed according to polarity. The N-polar
Ga-극성 발광 구조물(341)은 염화수소 가스(HCl gas)를 이용한 건식 식각으로 제거될 수 있다.The Ga-polar
보다 구체적으로, 염화수소 가스(HCl gas)를 이용한 건식 식각은 석영 반응로(quartz reactor) 내부의 온도를 700℃ 내지 900℃ 사이로 유지시킨 상태에서 Ga-극성 발광 구조물(341) 및 N-극성 발광 구조물(342)이 성장된 성장 기판(310)을 투입시키고, 염화수소 가스를 주입하여 식각할 수 있다.More specifically, dry etching using hydrogen chloride gas (HCl gas) is the Ga-polar
Ga-극성 발광 구조물(341)은 염화수소 가스(HCl gas)를 이용한 건식 식각 초기에는 나노와이어가 만들어지는 형태로 식각이 진행(도 6 참조)되다가 결국 전부 식각될 수 있다.The Ga-polar
반면, N-극성 발광 구조물(342)은 염화수소 가스를 주입하면 관통 전위(threading dislocation)가 존재하는 부분만 식각되는데, 돌출 영역(322) 상에 성장된 N-극성 발광 구조물(342)은 에피택셜 측면 오버그로스(ELOG) 방법으로 성장되었기 때문에 관통 전위를 포함하지 않아, 식각되지 않는다.On the other hand, when the N-polar
다만, 경우에 따라 돌출 영역(322) 상에 성장된 N-극성 발광 구조물(342)에 관통전위가 형성될 수 있으며, N-극성 발광 구조물(342)에 존재하는 관통 전위를 포함하는 국소적 영역이 염화수소 가스에 의해 식각될 수 있다. 하지만 돌출 영역(322) 상에 성장된 N-극성 발광 구조물(342)은 관통전위 밀도가 매우 낮기 때문에 대부분의 N-극성 발광 구조물(342)은 식각되지 않고 남아 있다.However, in some cases, a penetrating potential may be formed in the N-polar
따라서, 에피택셜 측면 오버그로스(ELOG) 방법을 통해 윈도우 영역(321) 상에 Ga-극성 발광 구조물(341)을 성장시키고, 돌출 영역(322) 상에 N-극성 발광 구조물(342)을 성장시키면, 윈도우 영역(321) 상에 성장된 Ga-극성 발광 구조물(341)은 염화수소 가스에 의해 모두 식각되지만, 돌출 영역(322) 상에 성장된 N-극성 발광 구조물(342)은 식각되지 않으므로, Ga-극성 발광 구조물(341)만 선택적으로 식각할 수 있다.Thus, the growth of the Ga-polar
또한, 실시예에 따라, Ga-극성 발광 구조물 (341)은 추가적인 마스크를 사용하여 건식 식각 방법으로 식각될 수 있고, 건식 식각 방법은 RIE(Reactive Ion Etching), ECR(Electron Cyclotron Resonance) 및 ICP(Inductively Coupled Plasma) 중 적어도 어느 하나일 수 있다.Further, according to an embodiment, the Ga-polar
N-극성 발광 구조물(342)은 상대적으로 염화수소 가스(HCl gas)에 대해 식각 내성을 갖는 반면, Ga-극성 발광 구조물(341)은 염화수소 가스(HCl gas)에 쉽게 식각되는 특성을 갖는다.The N-polar
따라서, 본 발명의 일 실시예에 따른 발광 소자 제조 방법은 염화수소 가스(HCl gas)를 이용한 화학적 식각만으로 추가적인 마스크 사용 없이도 선택적으로 Ga-극성 발광 구조물(341)을 용이하게 제거할 수 있다.Accordingly, the light emitting device manufacturing method according to an embodiment of the present invention can easily remove the Ga-polar
따라서, 본 발명의 일 실시예에 따른 발광 소자 제조 방법은 Ga-극성 발광 구조물(341)만 선택적으로 제거하여 N-극성 발광 구조물(342)만 존재하게 된다.Therefore, the light emitting device manufacturing method according to an embodiment of the present invention selectively removes only the Ga-polar
또한, 본 발명의 일 실시예에 따른 발광 소자 제조 방법은 n-type 반도체층을 에피택셜 측면 오버그로스(ELOG)시켜, Ga-극성 발광 구조물(341)과 N-극성 발광 구조물(342)을 선택적으로 성장시킨 후, 선택적으로 Ga-극성 발광 구조물(341)을 제거하는 공정을 이용하여 인듐-인코퍼레이션(In-incorporation)을 향상시켜 그린(green) 영역으로까지 파장 영역이 확대된 수직형 발광 소자를 제조할 수 있다.In addition, the light emitting device manufacturing method according to an embodiment of the present invention by epitaxial side over-gross (ELOG) of the n-type semiconductor layer to selectively select the Ga-polar
인듐-인코퍼레이션(In-incorporation)은 질화갈륨(GaN)을 성장시키는 조건에서 갈륨(Ga)과 함께 인듐(In)을 공급하면 갈륨(Ga)이 들어갈 격자 위치에 인듐(In)이 위치(함입; incorporation)하게 되는 것으로, 질화갈륨(GaN)와 질화인듐(InN)을 결합하여 임듐질화갈륨(InGaN)을 만드는 과정에서 중요한 요인으로 작용한다.In-incorporation supplies indium (In) together with gallium (Ga) in the condition of growing gallium nitride (GaN), and the indium (In) is positioned at the lattice position where gallium (Ga) is to be inserted (included). incorporation, which acts as an important factor in the process of combining gallium nitride (GaN) and indium nitride (InN) to form indium gallium nitride (InGaN).
만약, 갈륨(Ga)이 들어갈 격자 위치에 인듐(In)이 위치하게 되는 비율 즉, 인듐-인코퍼레이션(In-incorporation)이 크면 클수록 InxGa1 - xN에서 x의 값이 커지게 되면서 질화갈륨(GaN)의 밴드갭인 3.4eV가 점차적으로 줄어들면서 그린 영역까지 파장이 길어질 수 있고, 궁극적으로는 질화인듐(InN)의 밴드갭인 0.8eV까지 감소될 수 있다. 그린 영역의 밴드갭은 약 2.2eV이고, 적외선 영역의 밴드갭은 약 0.8eV이다.If the ratio of indium (In) to the position of the lattice to enter gallium (Ga), that is, the larger the In-incorporation, the larger the value of x in In x Ga 1 - x N is nitrided As the bandgap of gallium (GaN) 3.4eV is gradually reduced, the wavelength can be extended to the green region, and ultimately, it can be reduced to 0.8eV, which is the bandgap of indium nitride (InN). The bandgap of the green region is about 2.2 eV and the bandgap of the infrared region is about 0.8 eV.
따라서, 그린 영역까지 파장이 길어지려면 상당히 많은 양의 인듐(In)이 함입(incorporation)되어야 되나, 질화갈륨(GaN)을 성장시키는 조건에서 단순히 인듐(In)의 주입 양을 늘리는 방법으로는 x의 값이 증가되지는 않는다.Therefore, in order to increase the wavelength to the green region, a considerable amount of indium (In) must be incorporated.However, in order to increase the amount of indium (In) simply by increasing the amount of indium (In) under the conditions in which gallium nitride (GaN) is grown, The value is not increased.
그러나, 질화갈륨(GaN)의 경우, Ga-극성 질화갈륨보다는 N-극성 질화갈륨에서 인듐(In)의 함입(incorporation)이 잘되기 때문에, 본 발명의 일 실시예에 따른 발광 소자 제조 방법은 Ga-극성 발광 구조물(341)과 N-극성 발광 구조물(342)을 선택적으로 성장시킨 후, 선택적으로 Ga-극성 발광 구조물(341)을 제거하는 공정을 이용하여, 인듐-인코퍼레이션(In-incorporation)을 향상시킴으로써, 그린(green) 영역으로까지 파장 영역을 확대시킬 수 있다.However, in the case of gallium nitride (GaN), since the incorporation of indium (In) in N-polar gallium nitride is better than Ga-polar gallium nitride, the light emitting device manufacturing method according to an embodiment of the present invention is Ga In-incorporation using a process of selectively growing the polar
또한, 본 발명의 일 실시예에 따른 발광 소자 제조 방법은 n-type 반도체층을 에피택셜 측면 오버그로스(ELOG)시켜, Ga-극성 발광 구조물(341)과 N-극성 발광 구조물(342)을 선택적으로 성장시킨 후, 선택적으로 Ga-극성 발광 구조물(341)을 제거하는 공정을 이용한 극성 반전된 측면 과성장(polarity-inverted lateral overgrowth)을 이용하여 관통전위가 감소시킴으로써, 관통전위가 거의 존재하지 않아 장파장 영역의 광효율이 개선된 수직형 발광 소자를 제조할 수 있다.In addition, the light emitting device manufacturing method according to an embodiment of the present invention by epitaxial side over-gross (ELOG) of the n-type semiconductor layer, to selectively select the Ga-polar
도 2f는 N-극성 발광 구조물의 상단에 제1 전극이 형성된 단면도이다.2F is a cross-sectional view in which a first electrode is formed on the top of the N-polar light emitting structure.
먼저, 마스크층은 화학적 식각을 통하여 제거될 수 있고, 플루오르화 수소산(HF) 및 버퍼 옥사이드 에천트(Buffered Oxide Etchant) 중 어느 하나 또는 이들 하나 이상의 조합에 의한 혼합 용액인 것을 이용한 습식 식각에 의해 진행될 수 있으며, 바람직하게는, 플루오르화 수소산(HF)이 사용될 수 있다.First, the mask layer may be removed by chemical etching, and may be performed by wet etching using any one or a combination solution of one or more of hydrofluoric acid (HF) and buffered oxide etchant. Hydrofluoric acid (HF) may be used, preferably.
본 발명의 일 실시예에 따른 발광 소자 제조 방법은 희생층이 필요 없는 화학적 식각을 이용하여 N-극성 발광 구조물(242)을 기판으로부터 분리함으로써, 성장 기판(310) 제거 공정으로 인한 발광 소자의 손상을 감소시켜, 고품질의 질화 갈륨 기판(333) 특성을 유지시킬 수 있다.In the method of manufacturing a light emitting device according to an embodiment of the present invention, the N-polar light emitting structure 242 is separated from the substrate by using chemical etching that does not require a sacrificial layer, thereby damaging the light emitting device due to the process of removing the
이후, N-극성 발광 구조물(242)의 상단에 제1 전극(350)을 형성한다.Thereafter, the
도 2f에서는 N-극성 발광 구조물(242)의 상단의 전면에 형성된 제1 전극(350)을 도시하였으나, 이에 한정되지 않고, N-극성 발광 구조물(242)의 각각에 제1 전극(350)을 형성할 수 있다.In FIG. 2F, the
제1 전극(350)은 p-형 전극일 수 있으며, 제1 전극(350)은 백금(Pt), 팔라듐(Pd), 알루미늄(Al), 금(Au), 은(Ag), 니켈/금(Ni/Au), 티타늄/알루미늄(Ti/Al), 인듐 주석 산화물(ITO) 또는 아연 산화물(ZnO)을 단독으로 또는 조합하여 사용할 수 있다.The
제1 전극(350)은 지지 기판(도시하지 않음)을 이용하여 N-극성 발광 구조물(242)에 부착될 수 있으며, 보다 상세하게는, 지지 기판(도시하지 않음) 상에 열 증착(thermal evaporator) 방법, 전자 빔 증착(E-beam evaporator) 방법, 스퍼터링(RF or DC sputter) 방법 또는 다양한 전극 형성 방법을 통하여 형성된 제1 전극(350)을 N-극성 발광 구조물(242)에 부착시킬 수 있으나, 이에 한정 되는 것은 아니다. 또한, 지지 기판(도시하지 않음)은 필요에 따라 제거될 수도 있다.The
도 2g는 N-극성 발광 구조물의 하단에 제2 전극이 형성된 단면도이다.2G is a cross-sectional view in which a second electrode is formed at the bottom of the N-polar light emitting structure.
N-극성 발광 구조물(242)의 하단에, 즉, 제1 전극(350)이 형성되지 않은 면에 제 2 전극(360)을 부착시킨다.The
도 2g 에서는 N-극성 발광 구조물(242)의 하단의 전면에 형성된 제1 전극(350)을 도시하였으나, 이에 한정되지 않고, N-극성 발광 구조물(242) 각각에 형성되는 제2 전극(360)을 형성할 수 있다.In FIG. 2G, the
제 2 전극(360)은 n-형 전극일 수 있고, 제 2 전극(360)은 백금(Pt), 팔라듐(Pd), 알루미늄(Al), 금(Au), 은(Ag), 니켈/금(Ni/Au), 티타늄/알루미늄(Ti/Al), 인듐 주석 산화물(ITO) 또는 아연 산화물(ZnO)을 단독으로 또는 조합하여 사용할 수 있다.The
제 2 전극(360)은 열 증착(thermal evaporator) 방법, 전자 빔 증착(E-beam evaporator) 방법, 스퍼터링(RF or DC sputter) 방법 또는 다양한 전극 형성 방법에 의해 형성될 수 있다.The
제 2 전극(360)은 지지 기판(도시하지 않음)을 이용하여 N-극성 발광 구조물(242)에 부착될 수 있으며, 보다 상세하게는, 지지 기판(도시하지 않음) 상에 열 증착(thermal evaporator) 방법, 전자 빔 증착(E-beam evaporator) 방법, 스퍼터링(RF or DC sputter) 방법 또는 다양한 전극 형성 방법을 통하여 형성된 제 2 전극(360)을 N-극성 발광 구조물(242)에 부착시킬 수 있으나, 이에 한정 되는 것은 아니다. 또한, 지지 기판(도시하지 않음)은 필요에 따라 제거될 수도 있다.The
따라서, 본 발명의 일 실시예에 따른 발광 소자(300) 제조 방법을 이용하여 제조된 발광 소자(300)는 제 1 전극(350) 및 제 2 전극(360)이 수직 구조로 형성되고, 이로 인해, 제 1 전극(350) 및 제 2 전극(360)은 발광 소자(300)에 대하여 전류를 수직으로 인가하도록 형성될 수 있다.Therefore, in the
또한, 본 발명의 일 실시예에 따른 발광 소자(300) 제조 방법을 이용하여 제조된 발광 소자의 N-극성 발광 구조물(242)의 전면에 전극이 형성되면 램프(lamp)에 사용하기에 용이하고, N-극성 발광 구조물(242)의 각각에 전극이 형성되면 디스플레이(display)로 사용하기에 용이하다.In addition, when the electrode is formed on the front surface of the N-polar light emitting structure 242 of the light emitting device manufactured by using the method of manufacturing the
또한, 발광 소자(300) 수득 시, 제 1 전극(350)이 상부에 배치되고, 제 2 전극(360)이 하부에 배치되면, 본 발명의 일 실시예에 따른 발광 소자(300) 제조 방법은 N-극성 방향으로 발광 구조물을 성장시켰기 때문에, N-극성 발광 소자(300)를 수득할 수 있다.In addition, when the
또한, 본 발명의 일 실시예에 따른 발광 소자(300) 제조 방법을 이용하여 제조된 발광 소자는 마이크로 발광 소자(micro LED)일 수 있다.In addition, the light emitting device manufactured by using the manufacturing method of the
또한, 본 발명의 일 실시예에 따른 발광 소자(300) 제조 방법에 따라 제조된 발광 소자(300)는 발광 구조물을 에피택셜 측면 오버그로스(ELOG) 방법으로 Ga-극성 발광 구조물(341)과 N-극성 발광 구조물(342)을 선택적으로 성장시킨 후, 선택적으로 Ga-극성 발광 구조물(341)을 제거하는 공정을 이용함으로써, 제조 공정을 간소화시켜, 제조 비용을 감소시킬 수 있다.In addition, the
또한, 본 발명의 일 실시예에 따른 발광 소자(300) 제조 방법을 이용하여 제조된 발광 소자를 사용함으로써, 발광 램프(luminescent lamp)를 대체할 수 있는 전반 조명(general lighting)에 활용될 수 있다.In addition, by using a light emitting device manufactured using a method of manufacturing a
또한, 본 발명의 일 실시예에 따른 발광 소자(300) 제조 방법을 이용하여 제조된 발광 소자는 가상현실 또는 증강 현실에 사용되는 헤드셋 디스플레이(head set display)에 사용될 수 있다.In addition, the light emitting device manufactured by using the method of manufacturing the
도 3은 본 발명의 일 실시예에 따른 발광 소자 제조 방법에서, 성장 기판 및 마스크층을 제거한 후의 N-극성 발광 구조물을 도시한 평면도이다.3 is a plan view illustrating an N-polar light emitting structure after removing a growth substrate and a mask layer in the method of manufacturing a light emitting device according to an embodiment of the present invention.
도 3는 마스크층의 윈도우 영역(321)은 도트(dot) 형상의 네거티브 타입(negative type)의 윈도우 패턴을 가짐으로써, 도트(dot) 형상의 홀(윈도우 영역(321)에 해당하는 부분)을 포함하는 N-극성 발광 구조물(342)이 형성될 수 있다.3 shows that the
따라서, 도 3에 따른 N-극성 발광 구조물(342)을 이용하면 네거티브 패턴(negative pattern)으로 형성된 발광 소자가 형성될 수 있다.Accordingly, when the N-polar
이하에서는, 도 4a 내지 도 4g를 참조하여 본 발명의 다른 실시예에 따른 발광 소자 제조 방법에 대해 설명하기로 한다.Hereinafter, a light emitting device manufacturing method according to another embodiment of the present invention will be described with reference to FIGS. 4A to 4G.
본 발명의 다른 실시예에 따른 발광 소자 제조 방법은 도 2a 내지 도 2g에서 설명한 바와 유사한 방법을 사용하여 제조하므로, 중복되는 구성요소에 대해서는 생략하기로 한다.Since the method of manufacturing a light emitting device according to another embodiment of the present invention is manufactured using a method similar to that described with reference to FIGS. 2A to 2G, overlapping components will be omitted.
도 4a 내지 도 4g는 본 발명의 다른 실시예에 따른 발광 소자 제조 방법을 도시한 단면도이다.4A to 4G are cross-sectional views illustrating a method of manufacturing a light emitting device according to another embodiment of the present invention.
본 발명의 다른 실시예에 따른 발광 소자 제조 방법은 성장 기판(410) 상에 적어도 하나의 윈도우 영역(421) 및 돌출 영역(422)을 포함하는 마스크층(420)을 형성하는 단계, 성장 기판(410) 상에 n-type 반도체층(430)을 에피택셜 측면 오버그로스(ELOG; epitaxial lateral overgrowth)시켜, Ga-극성 n-type 반도체층(431) 및 N-극성 n-type 반도체층(432)을 포함하는 n-type 반도체층(430)을 형성하는 단계 및 Ga-극성 n-type 반도체층(431)을 선택적으로 식각하는 단계를 포함한다.In another exemplary embodiment, a light emitting device manufacturing method includes forming a
또한, N-극성 n-type 반도체층(432) 상에 활성층(440) 및 p-type 반도체층(450)을 성장시켜, 발광 구조물(460)을 형성하는 단계, 발광 구조물(460)의 상단에 제1 전극(470)을 형성하는 단계 및 발광 구조물(460)의 하단에 제2 전극(480)을 형성하는 단계를 포함한다.In addition, growing the
n-type 반도체층(430)은 윈도우 영역(421) 상에 Ga-극성 방향으로 성장된 n-type 반도체층(431; 이하, "Ga-극성 n-type 반도체층"이라 함) 및 돌출 영역(422) 상에 N-극성 방향으로 성장된 n-type 반도체층(431; 이하, "N-극성 n-type 반도체층"이라 함)을 포함할 수 있다.The n-
도 4a는 성장 기판 상에 적어도 하나의 윈도우 영역 및 돌출 영역을 포함하는 마스크층이 형성된 단면도이다.4A is a cross-sectional view of a mask layer including at least one window region and a protrusion region formed on a growth substrate.
바람직하게는, 성장 기판(410)은 사파이어가 사용될 수 있다.Preferably, sapphire may be used for the
마스크층(420)은 패터닝 공정에 의해 윈도우 영역(421) 및 돌출 영역(422)을 포함할 수 있고, 후에 n-type 반도체층은 마스크층(420)의 윈도우 영역(421)을 통하여 성장될 수 있다.The
마스크층(420)은 실리콘 산화물이 사용될 수 있다.Silicon oxide may be used for the
또한, 마스크층(420)의 윈도우 영역(421) 및 돌출 영역(422)은 네거티브 타입(negative type)의 윈도우 패턴을 가질 수 있고, 네거티브 타입(negative type)의 윈도우 패턴은 도트(dot) 형상, 다각형(polygon) 형상, 타원형(elliptical) 형상 또는 스트라이프(stripe) 형상일 수 있으나, 이에 한정 되는 것은 아니다.In addition, the
도 4b 및 도 4c는 성장 기판 상에 n-type 반도체층이 에피택셜 측면 오버그로스(ELOG)된 단면도이다.4B and 4C are cross-sectional views in which an n-type semiconductor layer is epitaxially lateral overgroove (ELOG) on a growth substrate.
n-type 반도체층(430)은 에피택셜 측면 오버그로스(ELOG) 방법으로 성장될 수 있다.The n-
도 4b 및 도 4c를 참조하면, n-type 반도체층(430)은 마스크층(420)의 윈도우 영역(821)을 통하여 수직 성장된다. 이후, 성장의 마지막 단계에서, n-type 반도체층(430)은 마스크층(420)의 돌출 영역(422)의 측방향으로 연장되어 성장될 수 있다.4B and 4C, the n-
측방향으로 성장되는 n-type 반도체층(430)은 일정 시간이 지난 후, 병합되어 성장 기판(410) 및 마스크층(420) 상부 표면에 전체적으로 n-type 반도체층(430)이 형성될 수 있다.After the predetermined time passes, the n-
성장된 n-type 반도체층(430)은 마스크층(420)의 윈도우 영역(421) 상에 성장된 Ga-극성 n-type 반도체층(431) 및 마스크층(420)의 돌출 영역(422) 상에 성장된 N-극성 n-type 반도체층(432)을 포함할 수 있다.The grown n-
또한, 윈도우 영역(421) 상에서는 Ga-극성 n-type 반도체층(431)만 성장되도록 하고, 돌출 영역(422) 상에서는 N-극성 n-type 반도체층(432)만 성장되거나, Ga-극성 n-type 반도체층(431) 및 N-극성 n-type 반도체층(432)이 혼재되어 성장될 수 있다.In addition, only the Ga-polar n-
또한, 윈도우 영역(421) 상에 성장된 Ga-극성 n-type 반도체층(431)은 돌출 영역(422) 상에 성장된 N-극성 n-type 반도체층(432)보다 결함(defect) 비율이 높은 결함 영역일 수 있다.In addition, the Ga-polar n-
n-type 반도체층(430)은 질화 갈륨(GaN; gallium nitride), 알루미늄 갈륨 질화물(AlGaN; aluminium gallium nitride), 인듐 갈륨 질화물(InGaN; indium gallium nitride) 및 알루미늄 인듐 갈륨 질화물(AlInGaN; aluminum indium gallium nitride) 중 적어도 어느 하나를 포함할 수 있고, 바람직하게는, 질화 갈륨(GaN; gallium nitride)이 사용될 수 있다.The n-
도 4d는 Ga-극성 n-type 반도체층이 선택적으로 식각된 단면도이다.4D is a cross-sectional view of the Ga-polar n-type semiconductor layer selectively etched.
Ga-극성 n-type 반도체층(431)은 염화수소 가스(HCl gas)를 이용한 건식 식각으로 제거될 수 있다.The Ga-polar n-
질화 갈륨은 극성에 따라 식각 속도에서 차이를 나타낸다. N-극성 n-type 반도체층(432)은 상대적으로 염화수소 가스(HCl gas)에 대해 식각 내성을 갖는 반면, Ga-극성 n-type 반도체층(431)은 염화수소 가스(HCl gas)에 쉽게 식각되는 특성을 갖는다.Gallium nitride exhibits a difference in etching rate depending on polarity. N-polar n-
따라서, 본 발명의 다른 실시예에 따른 발광 소자 제조 방법은 염화수소 가스(HCl gas)를 이용한 화학적 식각만으로 추가적인 마스크 사용 없이도 선택적으로 Ga-극성 n-type 반도체층(431)을 용이하게 제거할 수 있다.Accordingly, the light emitting device manufacturing method according to another embodiment of the present invention can easily remove the Ga-polar n-
따라서, 본 발명의 다른 실시예에 따른 발광 소자 제조 방법은 Ga-극성 n-type 반도체층(431)만 선택적으로 제거하여 성장 기판(410) 상에 N-극성 n-type 반도체층(432)만 남게 된다.Accordingly, the light emitting device manufacturing method according to another embodiment of the present invention selectively removes only the Ga-polar n-
또한, 본 발명의 다른 실시예에 따른 발광 소자 제조 방법은 n-type 반도체층을 에피택셜 측면 오버그로스(ELOG)시켜, Ga-극성 n-type 반도체층(431)과 N-극성 n-type 반도체층(432)을 선택적으로 성장시킨 후, 선택적으로 Ga-극성 n-type 반도체층(431)을 제거하는 공정을 이용하여 인듐-인코퍼레이션(In-incorporation)을 향상시켜 그린(green) 영역으로까지 파장 영역이 확대된 n-type 반도체층을 제조할 수 있다.In addition, the light emitting device manufacturing method according to another embodiment of the present invention by epitaxial side over-gross (ELOG) of the n-type semiconductor layer, the Ga-polar n-
또한, 본 발명의 다른 실시예에 따른 발광 소자 제조 방법은 n-type 반도체층을 에피택셜 측면 오버그로스(ELOG)시켜, Ga-극성 n-type 반도체층(431)과 N-극성 n-type 반도체층(432)을 선택적으로 성장시킨 후, 선택적으로 Ga-극성 n-type 반도체층(431)을 제거하는 공정을 이용한 극성 반전된 측면 과성장(polarity-inverted lateral overgrowth)을 이용함으로써, 관통전위가 거의 존재하지 않아 장파장 영역의 광효율이 개선된 n-type 반도체층을 제조할 수 있다.In addition, the light emitting device manufacturing method according to another embodiment of the present invention by epitaxial side over-gross (ELOG) of the n-type semiconductor layer, the Ga-polar n-
도 4e는 N-극성 n-type 반도체층 상에 활성층 및 p-type 반도체층을 성장시켜, 발광 구조물이 형성된 단면도이다.4E is a cross-sectional view of a light emitting structure formed by growing an active layer and a p-type semiconductor layer on an N-polar n-type semiconductor layer.
N-극성 n-type 반도체층(432) 상에만 활성층(440) 및 p-type 반도체층(450)을 성장시켜, 형성된 발광 구조물(460)을 형성한다.The
바람직하게는, 도트(dot) 형상의 네거티브 타입(negative type)의 윈도우 패턴을 제외한 돌출 영역(422) 상에만 N-극성 n-type 반도체층, 활성층(440) 및 p-type 반도체층(450)이 형성됨으로써, 발광 구조물(460)은 원통형의 홀을 포함하는 구조로 형성될 수 있다.Preferably, the N-polar n-type semiconductor layer, the
활성층(440)은 에너지 밴드 갭이 작은 물질을 사용하는 양자우물(quantum well) 및 에너지 밴드 갭이 큰 물질을 사용하는 양자 배리어(quantum barrier)이 적어도 1회 교대로 적층된 구조를 가질 수 있다. 양자우물은 단일 양자우물(single quantum well) 구조 또는 다중 양자우물(MQW; multi-quantum well) 구조를 가질 수 있다.The
바람직하게는, 양자우물로는 인듐 갈륨 질화물(InGaN)이 사용될 수 있고, 양자 배리어로는 질화 갈륨(GaN)이 사용될 수 있으나, 이에 한정되는 것은 아니다.Preferably, indium gallium nitride (InGaN) may be used as the quantum well, and gallium nitride (GaN) may be used as the quantum barrier, but is not limited thereto.
활성층(440)은 인듐 갈륨 질화물(InGaN; indium gallium nitride), 알루미늄 갈륨 질화물(AlGaN; aluminium gallium nitride), 질화 갈륨(GaN; gallium nitride) 및 알루미늄 인듐 갈륨 질화물(AlInGaN; aluminum indium gallium nitride) 중 적어도 어느 하나를 포함할 수 있다.The
p-type 반도체층(450)은 질화 갈륨(GaN; gallium nitride), 알루미늄 갈륨 질화물(AlGaN; aluminium gallium nitride), 인듐 갈륨 질화물(InGaN; indium gallium nitride), 인듐 질화물(InN; indium nitride), 알루미늄 질화물(AlN; aluminum nitride) 및 알루미늄 인듐 갈륨 질화물(AlInGaN; aluminum indium gallium nitride) 중 적어도 어느 하나를 포함할 수 있고, 바람직하게는 질화 갈륨(GaN; gallium nitride)이 사용될 수 있다.The p-
도 4f는 발광 구조물의 상단에 제1 전극이 형성된 단면도이다.4F is a cross-sectional view of a first electrode formed on the top of the light emitting structure.
먼저, 마스크층은 화학적 식각을 통하여 제거될 수 있고, 플루오르화 수소산(HF) 및 버퍼 옥사이드 에천트(Buffered Oxide Etchant) 중 어느 하나 또는 이들 하나 이상의 조합에 의한 혼합 용액인 것을 이용한 습식 식각에 의해 진행될 수 있으며, 바람직하게는, 플루오르화 수소산(HF)이 사용될 수 있다.First, the mask layer may be removed by chemical etching, and may be performed by wet etching using any one or a combination solution of one or more of hydrofluoric acid (HF) and buffered oxide etchant. Hydrofluoric acid (HF) may be used, preferably.
이후, 발광 구조물(460)의 상단에 제1 전극(470)을 형성한다.Thereafter, the
도 4f에서는 발광 구조물(460)의 상단의 전면에 형성된 제1 전극(470)을 도시하였으나, 이에 한정되지 않고, 발광 구조물(460)의 각각에 제1 전극(470)을 형성할 수 있다.Although FIG. 4F illustrates the
제1 전극(470)은 p-형 전극일 수 있으며, 제1 전극(470)은 백금(Pt), 팔라듐(Pd), 알루미늄(Al), 금(Au), 은(Ag), 니켈/금(Ni/Au), 티타늄/알루미늄(Ti/Al), 인듐 주석 산화물(ITO) 또는 아연 산화물(ZnO)을 단독으로 또는 조합하여 사용할 수 있다.The
제1 전극(470)은 지지 기판(도시하지 않음)을 이용하여 발광 구조물(460)에 부착될 수 있으며, 보다 상세하게는, 지지 기판(도시하지 않음) 상에 열 증착(thermal evaporator) 방법, 전자 빔 증착(E-beam evaporator) 방법, 스퍼터링(RF or DC sputter) 방법 또는 다양한 전극 형성 방법을 통하여 형성된 제1 전극(470)을 발광 구조물(460)에 부착시킬 수 있으나, 이에 한정 되는 것은 아니다. 또한, 지지 기판(도시하지 않음)은 필요에 따라 제거될 수도 있다.The
도 4g는 발광 구조물의 하단에 제2 전극이 형성된 단면도이다.4G is a cross-sectional view in which a second electrode is formed at the bottom of the light emitting structure.
발광 구조물(460)의 하단에, 즉, 제1 전극(470)이 형성되지 않은 면에 제 2 전극(480)을 부착시킨다.The
도 4g 에서는 발광 구조물(460)의 하단의 전면에 형성된 제1 전극(470)을 도시하였으나, 이에 한정되지 않고, 발광 구조물(460) 각각에 형성되는 제2 전극(470)을 형성할 수 있다.In FIG. 4G, the
제 2 전극(470)은 n-형 전극일 수 있고, 제 2 전극(470)은 백금(Pt), 팔라듐(Pd), 알루미늄(Al), 금(Au), 은(Ag), 니켈/금(Ni/Au), 티타늄/알루미늄(Ti/Al), 인듐 주석 산화물(ITO) 또는 아연 산화물(ZnO)을 단독으로 또는 조합하여 사용할 수 있다.The
제 2 전극(470)은 열 증착(thermal evaporator) 방법, 전자 빔 증착(E-beam evaporator) 방법, 스퍼터링(RF or DC sputter) 방법 또는 다양한 전극 형성 방법에 의해 형성될 수 있다.The
제 2 전극(470)은 지지 기판(도시하지 않음)을 이용하여 발광 구조물(460)에 부착될 수 있으며, 보다 상세하게는, 지지 기판(도시하지 않음) 상에 열 증착(thermal evaporator) 방법, 전자 빔 증착(E-beam evaporator) 방법, 스퍼터링(RF or DC sputter) 방법 또는 다양한 전극 형성 방법을 통하여 형성된 제 2 전극(470)을 발광 구조물(460)에 부착시킬 수 있으나, 이에 한정 되는 것은 아니다. 또한, 지지 기판(도시하지 않음)은 필요에 따라 제거될 수도 있다.The
따라서, 본 발명의 다른 실시예에 따른 발광 소자(400) 제조 방법을 이용하여 제조된 발광 소자(400)는 제 1 전극(470) 및 제 2 전극(480)이 수직 구조로 형성되고, 이로 인해, 제 1 전극(470) 및 제 2 전극(480)은 발광 소자(400)에 대하여 전류를 수직으로 인가하도록 형성될 수 있다.Therefore, in the
또한, 본 발명의 다른 실시예에 따른 발광 소자(400) 제조 방법을 이용하여 제조된 발광 소자의 발광 구조물(460)의 전면에 전극이 형성되면 램프(lamp)에 사용하기에 용이하고, 발광 구조물(460)의 각각에 전극이 형성되면 디스플레이(display)로 사용하기에 용이하다.In addition, when an electrode is formed on the front surface of the
또한, 발광 소자(400) 수득 시, 제 1 전극(470)이 상부에 배치되고, 제 2 전극(480)이 하부에 배치되면, 본 발명의 다른 실시예에 따른 발광 소자(400) 제조 방법은 N-극성 방향으로 n-type 반도체층을 성장시켰기 때문에, N-극성 n-type 반도체층(432)을 포함하는 발광 소자(400)를 수득할 수 있다.In addition, when the
또한, 본 발명의 다른 실시예에 따른 발광 소자(400) 제조 방법을 이용하여 제조된 발광 소자는 마이크로 발광 소자(micro LED)일 수 있다.In addition, the light emitting device manufactured using the
또한, 본 발명의 다른 실시예에 따른 발광 소자(400) 제조 방법에 따라 제조된 발광 소자(400)는 발광 구조물을 에피택셜 측면 오버그로스(ELOG) 방법으로 Ga-극성 n-type 반도체층(431)과 N-극성 n-type 반도체층(432)을 선택적으로 성장시킨 후, 선택적으로 Ga-극성 n-type 반도체층(431)을 제거하는 공정을 이용함으로써, 제조 공정을 간소화시켜, 제조 비용을 감소시킬 수 있다.In addition, the
또한, 본 발명의 다른 실시예에 따른 발광 소자(400) 제조 방법을 이용하여 제조된 발광 소자를 사용함으로써, 발광 램프(luminescent lamp)를 대체할 수 있는 전반 조명(general lighting)에 활용될 수 있다.In addition, by using a light emitting device manufactured using a method of manufacturing a
이하에서는, 도 5a 내지 도 5h를 참조하여 본 발명의 또 다른 실시예에 따른 발광 소자 제조 방법에 대해 설명하기로 한다.Hereinafter, a light emitting device manufacturing method according to still another embodiment of the present invention will be described with reference to FIGS. 5A to 5H.
본 발명의 다른 실시예에 따른 발광 소자 제조 방법은 도 4a 내지 도 4g 에서 설명한 바와 유사한 방법을 사용하여 제조하므로, 중복되는 구성요소에 대해서는 생략하기로 한다.Since the method of manufacturing a light emitting device according to another embodiment of the present invention is manufactured using a method similar to that described with reference to FIGS. 4A to 4G, overlapping components will be omitted.
도 4a 내지 도 4g는 본 발명의 다른 실시예에 따른 발광 소자 제조 방법을 도시한 단면도이다.4A to 4G are cross-sectional views illustrating a method of manufacturing a light emitting device according to another embodiment of the present invention.
도 5a 내지 도 5d는, 성장 기판(510) 상에 적어도 하나의 윈도우 영역(521) 및 돌출 영역(522)을 포함하는 마스크층(520)을 형성하는 단계, 성장 기판(510) 상에 n-type 반도체층(530)을 에피택셜 측면 오버그로스(ELOG; epitaxial lateral overgrowth)시켜, Ga-극성 n-type 반도체층(531) 및 N-극성 n-type 반도체층(532)을 포함하는 n-type 반도체층(530)을 형성하는 단계 및 Ga-극성 n-type 반도체층(531)을 선택적으로 식각하는 단계에 대해 도시하고 있다.5A-5D illustrate forming a
도 5a 내지 도 5d는 본 발명의 다른 실시예에 따른 발광 소자 제조 방법의 도 4a 내지 도 4d에서 도시된 바와 동일하므로, 중복되는 구성요소에 대해서는 생략하기로 한다.5A to 5D are the same as those shown in FIGS. 4A to 4D of the method of manufacturing a light emitting device according to another embodiment of the present invention, and thus, overlapping components will be omitted.
따라서, 이후 공정인, N-극성 n-type 반도체층(532)을 측면 성장시키는 단계, 측면 성장된 N-극성 n-type 반도체층(533) 상에 활성층(540) 및 p-type 반도체층(550)을 성장시켜, 발광 구조물(560)을 형성하는 단계, 발광 구조물(560)의 상단에 제1 전극(570)을 형성하는 단계 및 발광 구조물(560)의 하단에 제2 전극(580)을 형성하는 단계는 도 5e 내지 도 5h에서 설명하기로 한다. Thus, the step of later growing the N-polar n-
n-type 반도체층(530)은 윈도우 영역(521) 상에 Ga-극성 방향으로 성장된 n-type 반도체층(531; 이하, "Ga-극성 n-type 반도체층"이라 함) 및 돌출 영역(522) 상에 N-극성 방향으로 성장된 n-type 반도체층(531; 이하, "N-극성 n-type 반도체층"이라 함)을 포함할 수 있다.The n-
도 5e는 측면 성장된 N-극성 n-type 반도체층을 도시한 단면도이다.5E is a cross-sectional view illustrating a laterally grown N-polar n-type semiconductor layer.
본 발명의 또 다른 실시예에 따른 발광 소자의 제조 방법은 마스크 패턴(120) 상에 N-극성 n-type 반도체층(532)을 측면 성장시켜 도트(dot) 형상의 홀(윈도우 영역(521)에 해당하는 부분)을 포함하지 않는 판 형태의 N-극성 n-type 반도체층(533)을 형성할 수 있다.In the method of manufacturing a light emitting device according to another embodiment of the present invention, the N-polar n-
마스크 패턴(520) 상에 N-극성 n-type 반도체층(532)을 측면 성장시킴으로써, 측면 성장된 N-극성 n-type 반도체층(133)이 형성된다.By laterally growing the N-polar n-
마스크 패턴(520) 상에 측면 성장된 N-극성 n-type 반도체층(133)은 성장 기판(510)에 접촉되지 않는다. 즉, 수직방향보다 수평방향으로 성장이 훨씬 빠르게 되도록하면 N-극성 n-type 반도체층(532)은 하부 방향으로는 매우 느리거나 거의 성장되지 않기 때문에, 측면 성장된 N-극성 n-type 반도체층(533) (132)은 성장 기판(510)과 닿지 않도록 형성될 수 있다.The N-polar n-type semiconductor layer 133 laterally grown on the
도 5f는 측면 성장된 N-극성 n-type 반도체층 상에 활성층 및 p-type 반도체층이 성장된 단면도이다.5F is a cross-sectional view of an active layer and a p-type semiconductor layer grown on a laterally grown N-polar n-type semiconductor layer.
N-극성 n-type 반도체층(533) 상에 활성층(540) 및 p-type 반도체층(550)을 성장시켜, 형성된 발광 구조물(560)을 형성한다.The
활성층(540)은 에너지 밴드 갭이 작은 물질을 사용하는 양자우물(quantum well) 및 에너지 밴드 갭이 큰 물질을 사용하는 양자 배리어(quantum barrier)이 적어도 1회 교대로 적층된 구조를 가질 수 있다. 양자우물은 단일 양자우물(single quantum well) 구조 또는 다중 양자우물(MQW; multi-quantum well) 구조를 가질 수 있다.The
바람직하게는, 양자우물로는 인듐 갈륨 질화물(InGaN)이 사용될 수 있고, 양자 배리어로는 질화 갈륨(GaN)이 사용될 수 있으나, 이에 한정되는 것은 아니다.Preferably, indium gallium nitride (InGaN) may be used as the quantum well, and gallium nitride (GaN) may be used as the quantum barrier, but is not limited thereto.
활성층(540)은 인듐 갈륨 질화물(InGaN; indium gallium nitride), 알루미늄 갈륨 질화물(AlGaN; aluminium gallium nitride), 질화 갈륨(GaN; gallium nitride) 및 알루미늄 인듐 갈륨 질화물(AlInGaN; aluminum indium gallium nitride) 중 적어도 어느 하나를 포함할 수 있다.The
p-type 반도체층(550)은 질화 갈륨(GaN; gallium nitride), 알루미늄 갈륨 질화물(AlGaN; aluminium gallium nitride), 인듐 갈륨 질화물(InGaN; indium gallium nitride), 인듐 질화물(InN; indium nitride), 알루미늄 질화물(AlN; aluminum nitride) 및 알루미늄 인듐 갈륨 질화물(AlInGaN; aluminum indium gallium nitride) 중 적어도 어느 하나를 포함할 수 있고, 바람직하게는 질화 갈륨(GaN; gallium nitride)이 사용될 수 있다.The p-
도 5g는 발광 구조물의 상단에 제1 전극이 형성된 단면도이다.5G is a cross-sectional view in which a first electrode is formed on the top of the light emitting structure.
먼저, 마스크층은 화학적 식각을 통하여 제거될 수 있고, 플루오르화 수소산(HF) 및 버퍼 옥사이드 에천트(Buffered Oxide Etchant) 중 어느 하나 또는 이들 하나 이상의 조합에 의한 혼합 용액인 것을 이용한 습식 식각에 의해 진행될 수 있으며, 바람직하게는, 플루오르화 수소산(HF)이 사용될 수 있다.First, the mask layer may be removed by chemical etching, and may be performed by wet etching using any one or a combination solution of one or more of hydrofluoric acid (HF) and buffered oxide etchant. Hydrofluoric acid (HF) may be used, preferably.
이후, 발광 구조물(560)의 상단에 제1 전극(570)을 형성한다.Thereafter, a
도 4f에서는 발광 구조물(560)의 상단의 전면에 형성된 제1 전극(570)을 도시하였으나, 이에 한정되지 않고, 발광 구조물(560)의 각각에 제1 전극(570)을 형성할 수 있다.Although FIG. 4F illustrates the
제1 전극(570)은 p-형 전극일 수 있으며, 제1 전극(570)은 백금(Pt), 팔라듐(Pd), 알루미늄(Al), 금(Au), 은(Ag), 니켈/금(Ni/Au), 티타늄/알루미늄(Ti/Al), 인듐 주석 산화물(ITO) 또는 아연 산화물(ZnO)을 단독으로 또는 조합하여 사용할 수 있다.The
제1 전극(570)은 지지 기판(도시하지 않음)을 이용하여 발광 구조물(560)에 부착될 수 있으며, 보다 상세하게는, 지지 기판(도시하지 않음) 상에 열 증착(thermal evaporator) 방법, 전자 빔 증착(E-beam evaporator) 방법, 스퍼터링(RF or DC sputter) 방법 또는 다양한 전극 형성 방법을 통하여 형성된 제1 전극(570)을 발광 구조물(560)에 부착시킬 수 있으나, 이에 한정 되는 것은 아니다. 또한, 지지 기판(도시하지 않음)은 필요에 따라 제거될 수도 있다.The
도 5h는 발광 구조물의 하단에 제2 전극이 형성된 단면도이다.5H is a cross-sectional view in which a second electrode is formed at the bottom of the light emitting structure.
발광 구조물(560)의 하단에, 즉, 제1 전극(570)이 형성되지 않은 면에 제 2 전극(580)을 부착시킨다.The
도 5h 에서는 발광 구조물(560)의 하단의 전면에 형성된 제1 전극(570)을 도시하였으나, 이에 한정되지 않고, 발광 구조물(560) 각각에 형성되는 제2 전극(570)을 형성할 수 있다.Although FIG. 5H illustrates the
제 2 전극(570)은 n-형 전극일 수 있고, 제 2 전극(570)은 백금(Pt), 팔라듐(Pd), 알루미늄(Al), 금(Au), 은(Ag), 니켈/금(Ni/Au), 티타늄/알루미늄(Ti/Al), 인듐 주석 산화물(ITO) 또는 아연 산화물(ZnO)을 단독으로 또는 조합하여 사용할 수 있다.The
제 2 전극(570)은 열 증착(thermal evaporator) 방법, 전자 빔 증착(E-beam evaporator) 방법, 스퍼터링(RF or DC sputter) 방법 또는 다양한 전극 형성 방법에 의해 형성될 수 있다.The
제 2 전극(570)은 지지 기판(도시하지 않음)을 이용하여 발광 구조물(560)에 부착될 수 있으며, 보다 상세하게는, 지지 기판(도시하지 않음) 상에 열 증착(thermal evaporator) 방법, 전자 빔 증착(E-beam evaporator) 방법, 스퍼터링(RF or DC sputter) 방법 또는 다양한 전극 형성 방법을 통하여 형성된 제 2 전극(470)을 발광 구조물(460)에 부착시킬 수 있으나, 이에 한정 되는 것은 아니다. 또한, 지지 기판(도시하지 않음)은 필요에 따라 제거될 수도 있다.The
따라서, 본 발명의 또 다른 실시예에 따른 발광 소자(500) 제조 방법을 이용하여 제조된 발광 소자(500)는 제 1 전극(570) 및 제 2 전극(580)이 수직 구조로 형성되고, 이로 인해, 제 1 전극(570) 및 제 2 전극(580)은 발광 소자(500)에 대하여 전류를 수직으로 인가하도록 형성될 수 있다.Therefore, in the
또한, 발광 소자(500) 수득 시, 제 1 전극(570)이 상부에 배치되고, 제 2 전극(580)이 하부에 배치되면, 본 발명의 또 다른 실시예에 따른 발광 소자(500) 제조 방법은 N-극성 방향으로 발광 구조물을 성장시켰기 때문에, N-극성 발광 소자(500)를 수득할 수 있다.In addition, when the
또한, 본 발명의 또 다른 실시예에 따른 발광 소자(500) 제조 방법을 이용하여 제조된 발광 소자의 발광 구조물(560)의 전면에 전극이 형성되면 램프(lamp)에 사용하기에 용이하고, 발광 구조물(560)의 각각에 전극이 형성되면 디스플레이(display)로 사용하기에 용이하다.In addition, when the electrode is formed on the front surface of the
또한, 발광 소자(500) 수득 시, 제 1 전극(570)이 상부에 배치되고, 제 2 전극(580)이 하부에 배치되면, 본 발명의 또 다른 실시예에 따른 발광 소자(500) 제조 방법은 N-극성 방향으로 n-type 반도체층을 성장시켰기 때문에, N-극성 n-type 반도체층(532)을 포함하는 발광 소자(500)를 수득할 수 있다.In addition, when the
또한, 본 발명의 또 다른 실시예에 따른 발광 소자(500) 제조 방법을 이용하여 제조된 발광 소자는 마이크로 발광 소자(micro LED)일 수 있다.In addition, the light emitting device manufactured by using the method of manufacturing the
또한, 본 발명의 또 다른 실시예에 따른 발광 소자(500) 제조 방법에 따라 제조된 발광 소자(500)는 발광 구조물을 에피택셜 측면 오버그로스(ELOG) 방법으로 Ga-극성 n-type 반도체층(531)과 N-극성 n-type 반도체층(532)을 선택적으로 성장시킨 후, 선택적으로 Ga-극성 n-type 반도체층(531)을 제거하는 공정을 이용함으로써, 제조 공정을 간소화시켜, 제조 비용을 감소시킬 수 있다.In addition, the
또한, 본 발명의 또 다른 실시예에 따른 발광 소자(500) 제조 방법을 이용하여 제조된 발광 소자를 사용함으로써, 발광 램프(luminescent lamp)를 대체할 수 있는 전반 조명(general lighting)에 활용될 수 있다.In addition, by using a light emitting device manufactured using a method of manufacturing a
도 6은 건식 식각 공정이 일부 진행된 Ga-극성 발광구조물 및 N-극성 발광구조물을 도시한 이미지이다.FIG. 6 is an image illustrating a Ga-polar light emitting structure and an N-polar light emitting structure partially subjected to a dry etching process.
Ga-극성 발광구조물 및 N-극성 발광구조물이 성장된 성장 기판을 석영 반응로에 넣고 염화 수소 가스를 주입하면, 윈도우 영역에 성장된 N-극성 발광구조물은 관통 전위 부분만 식각되고, 돌출 영역에 성장된 Ga-극성 발광구조물은 대부분 식각된 것으로 보아, 염화수소 가스를 이용하면 Ga-극성 발광구조물을 선택적으로 식각할 수 있는 것을 알 수 있다.When the growth substrate on which the Ga-polar light emitting structure and the N-polar light emitting structure are grown is placed in a quartz reactor and hydrogen chloride gas is injected, the N-polar light emitting structure grown in the window region is etched only in the through-potential portion, Since the grown Ga-polar light emitting structure is mostly etched, it can be seen that the Ga-polar light emitting structure can be selectively etched using hydrogen chloride gas.
이상과 같이 본 발명은 비록 한정된 실시예와 도면에 의해 설명되었으나, 본 발명은 상기의 실시예에 한정되는 것은 아니며, 본 발명이 속하는 분야에서 통상의 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다.As described above, the present invention has been described by way of limited embodiments and drawings, but the present invention is not limited to the above embodiments, and those skilled in the art to which the present invention pertains various modifications and variations from such descriptions. This is possible.
그러므로, 본 발명의 범위는 설명된 실시예에 국한되어 정해져서는 아니 되며, 후술하는 특허청구범위뿐 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.Therefore, the scope of the present invention should not be limited to the described embodiments, but should be determined not only by the claims below but also by the equivalents of the claims.
100: Ga-극성(+c) 200: N-극성(-c)
310, 410, 510: 성장 기판 320, 420, 520: 마스크층
321, 421, 521: 윈도우 영역 422, 522: 돌출 영역
330, 460, 560: 발광 구조물 331, 430, 530: n-type 반도체층
332, 440, 540: 활성층 333, 450, 550: p-type 반도체층
341: Ga-극성 발광 구조물 342: N-극성 발광 구조물
350, 470, 570: 제1 전극 360, 480, 580: 제2 전극
300, 400: 발광 소자 431, 531: Ga-극성 n-type 반도체층
432, 532: N-극성 n-type 반도체층
533: 측면 성장된 N-극성 n-type 반도체층100: Ga-polar (+ c) 200: N-polar (-c)
310, 410, 510:
321, 421, and 521:
330, 460, 560:
332, 440, 540:
341: Ga-polar light emitting structure 342: N-polar light emitting structure
350, 470, 570:
300, 400:
432 and 532: N-polar n-type semiconductor layers
533: Lateral grown N-polar n-type semiconductor layer
Claims (17)
상기 성장 기판 상에 n-type 반도체층을 에피택셜 측면 오버그로스(ELOG; epitaxial lateral overgrowth)시키고, 상기 n-type 반도체층 상에 활성층 및 p-type 반도체층을 성장시켜, Ga-극성 발광 구조물 및 N-극성 발광 구조물을 포함하는 발광 구조물을 형성하는 단계;
상기 Ga-극성 발광 구조물을 선택적으로 식각하는 단계;
상기 N-극성 발광 구조물의 상단에 제1 전극을 형성하는 단계; 및
상기 N-극성 발광 구조물의 하단에 제2 전극을 형성하는 단계
를 포함하고,
상기 마스크층의 상기 윈도우 영역은 네거티브 타입(negative type)의 윈도우 패턴을 가지며,
상기 윈도우 영역 상에서는 상기 Ga-극성 발광 구조물만 성장되도록 하고, 상기 돌출 영역 상에서는 상기 N-극성 발광 구조물만 성장되거나, 상기 Ga-극성 발광 구조물 및 상기 N-극성 발광 구조물이 혼재되어 성장되는 것을 특징으로 하는 발광 소자 제조 방법.
Forming a mask layer on the growth substrate, the mask layer comprising at least one window region and a protrusion region;
An epitaxial lateral overgrowth (ELOG) on the growth substrate and an active layer and a p-type semiconductor layer on the n-type semiconductor layer to grow a Ga-polar light emitting structure and Forming a light emitting structure comprising an N-polar light emitting structure;
Selectively etching the Ga-polar light emitting structure;
Forming a first electrode on top of the N-polar light emitting structure; And
Forming a second electrode on the bottom of the N-polar light emitting structure
Including,
The window region of the mask layer has a window pattern of a negative type,
Only the Ga-polar light emitting structure is grown on the window region, and only the N-polar light emitting structure is grown on the protruding region, or the Ga-polar light emitting structure and the N-polar light emitting structure are mixed and grown. A light emitting device manufacturing method.
상기 네거티브 타입(negative type)의 윈도우 패턴은 도트(dot) 형상, 다각형(polygon) 형상, 타원형(elliptical) 형상 또는 스트라이프(stripe) 형상을 갖는 것을 특징으로 하는 발광 소자 제조 방법.
The method of claim 1,
The negative type window pattern has a dot shape, a polygonal shape, an elliptical shape or a stripe shape.
상기 돌출 영역 상에 형성된 상기 N-극성 발광 구조물은 네거티브 패턴(negative pattern)을 갖는 것을 특징으로 하는 발광 소자 제조 방법.
The method of claim 1,
The N-polar light emitting structure formed on the protruding region has a negative pattern (negative pattern).
상기 제 1 전극 및 상기 제 2 전극은 상기 발광 구조물에 대하여 전류를 수직으로 인가하도록 형성되는 것을 특징으로 하는 발광 소자 제조 방법.
The method of claim 1,
The first electrode and the second electrode is a light emitting device manufacturing method, characterized in that formed to apply a current perpendicular to the light emitting structure.
상기 제 1 전극 및 상기 제 2 전극은 상기 N-극성 발광 구조물의 각각에 개별적으로 형성되는 것을 특징으로 하는 발광 소자 제조 방법.
The method of claim 1,
Wherein the first electrode and the second electrode are formed separately on each of the N-polar light emitting structures.
상기 Ga-극성 발광 구조물을 선택적으로 식각하는 단계는,
염화수소 가스(HCl gas)를 사용하는 것을 특징으로 하는 발광 소자 제조 방법.
The method of claim 1,
Selectively etching the Ga-polar light emitting structure,
A method of manufacturing a light emitting device comprising using hydrogen chloride gas (HCl gas).
상기 활성층은 단일 양자 우물 구조(single-quantum well) 또는 다중 양자 우물(MQW; multi-quantum well) 구조로 형성되는 것을 특징으로 하는 발광 소자 제조 방법.
The method of claim 1,
The active layer is a light emitting device manufacturing method, characterized in that formed in a single quantum well structure (single-quantum well) or multi-quantum well (MQW) structure.
상기 활성층은 인듐 갈륨 질화물(InGaN; indium gallium nitride), 알루미늄 갈륨 질화물(AlGaN; aluminium gallium nitride), 질화 갈륨(GaN; gallium nitride) 및 알루미늄 인듐 갈륨 질화물(AlInGaN; aluminum indium gallium nitride) 중 적어도 어느 하나를 포함하는 것을 특징으로 하는 발광 소자 제조 방법.
The method of claim 1,
The active layer may include at least one of indium gallium nitride (InGaN), aluminum gallium nitride (AlGaN), gallium nitride (GaN), and aluminum indium gallium nitride (AlInGaN). Light emitting device manufacturing method comprising a.
상기 성장 기판은 사파이어(sapphire), 갈륨 비소(GaAs; gallium arsenide), 스피넬(spinel), 실리콘(Si; silicon), 인화 인듐(InP; indium phosphide) 및 실리콘 카바이드(SiC; silicon carbide) 중 적어도 어느 하나인 것을 특징으로 하는 발광 소자 제조 방법.
The method of claim 1,
The growth substrate may include at least one of sapphire, gallium arsenide (GaAs), spinel, spinel, silicon (Si), indium phosphide (InP), and silicon carbide (SiC). Light emitting device manufacturing method characterized in that one.
상기 마스크층은 실리콘 산화물(SiO2; silicon oxide), 실리콘 질화물(SiNx; silicon nitride) 및 실리콘 산질화물(SiON; silicon oxynitride) 중 적어도 어느 하나를 포함하는 것을 특징으로 하는 발광 소자 제조 방법.
The method of claim 1,
The mask layer includes at least one of silicon oxide (SiO 2 ), silicon nitride (SiNx) and silicon oxynitride (SiON).
상기 n-type 반도체층은 질화 갈륨(GaN; gallium nitride), 알루미늄 갈륨 질화물(AlGaN; aluminium gallium nitride), 인듐 갈륨 질화물(InGaN; indium gallium nitride) 및 알루미늄 인듐 갈륨 질화물(AlInGaN; aluminum indium gallium nitride) 중 적어도 어느 하나를 포함하는 것을 특징으로 하는 발광 소자 제조 방법.
The method of claim 1,
The n-type semiconductor layer may include gallium nitride (GaN), aluminum gallium nitride (AlGaN), indium gallium nitride (InGaN), and aluminum indium gallium nitride (AlInGaN). A light emitting device manufacturing method comprising at least any one of.
상기 p-type 반도체층은 질화 갈륨(GaN; gallium nitride), 알루미늄 갈륨 질화물(AlGaN; aluminium gallium nitride), 인듐 갈륨 질화물(InGaN; indium gallium nitride), 인듐 질화물(InN; indium nitride), 알루미늄 질화물(AlN; aluminum nitride) 및 알루미늄 인듐 갈륨 질화물(AlInGaN; aluminum indium gallium nitride) 중 적어도 어느 하나를 포함하는 것을 특징으로 하는 발광 소자 제조 방법.
The method of claim 1,
The p-type semiconductor layer may be formed of gallium nitride (GaN), aluminum gallium nitride (AlGaN), indium gallium nitride (InGaN), indium nitride (InN), or aluminum nitride (InN). A method of manufacturing a light emitting device comprising at least one of aluminum nitride (AlN) and aluminum indium gallium nitride (AlInGaN).
상기 성장 기판 상에 n-type 반도체층을 에피택셜 측면 오버그로스(ELOG; epitaxial lateral overgrowth)시켜, Ga-극성 n-type 반도체층 및 N-극성 n-type 반도체층을 포함하는 n-type 반도체층을 형성하는 단계;
상기 Ga-극성 n-type 반도체층을 선택적으로 식각하는 단계;
상기 N-극성 n-type 반도체층 상에 활성층 및 p-type 반도체층을 성장시켜, 발광 구조물을 형성하는 단계;
상기 발광 구조물의 상단에 제1 전극을 형성하는 단계; 및
상기 발광 구조물의 하단에 제2 전극을 형성하는 단계
를 포함하고,
상기 마스크층의 상기 윈도우 영역은 네거티브 타입(negative type)의 윈도우 패턴을 갖는 것을 특징으로 하는 발광 소자 제조 방법.
Forming a mask layer on the growth substrate, the mask layer comprising at least one window region and a protrusion region;
An n-type semiconductor layer including an Ga-polar n-type semiconductor layer and an N-polar n-type semiconductor layer by epitaxial lateral overgrowth (ELOG) on the growth substrate. Forming a;
Selectively etching the Ga-polar n-type semiconductor layer;
Growing an active layer and a p-type semiconductor layer on the N-polar n-type semiconductor layer to form a light emitting structure;
Forming a first electrode on top of the light emitting structure; And
Forming a second electrode on the bottom of the light emitting structure
Including,
And the window region of the mask layer has a window pattern of a negative type.
상기 네거티브 타입(negative type)의 윈도우 패턴은 도트(dot) 형상, 다각형(polygon) 형상, 타원형(elliptical) 형상 또는 스트라이프(stripe) 형상을 갖는 것을 특징으로 하는 발광 소자 제조 방법.
The method of claim 14,
The negative type window pattern has a dot shape, a polygonal shape, an elliptical shape or a stripe shape.
상기 성장 기판 상에 n-type 반도체층을 에피택셜 측면 오버그로스(ELOG; epitaxial lateral overgrowth)시켜, Ga-극성 n-type 반도체층 및 N-극성 n-type 반도체층을 포함하는 n-type 반도체층을 형성하는 단계;
상기 Ga-극성 n-type 반도체층을 선택적으로 식각하는 단계;
상기 N-극성 n-type 반도체층을 측면 성장시키는 단계;
상기 측면 성장된 N-극성 n-type 반도체층 상에 활성층 및 p-type 반도체층을 성장시켜, 발광 구조물을 형성하는 단계;
상기 발광 구조물의 상단에 제1 전극을 형성하는 단계; 및
상기 발광 구조물의 하단에 제2 전극을 형성하는 단계
를 포함하고,
상기 마스크층의 상기 윈도우 영역은 네거티브 타입(negative type)의 윈도우 패턴을 갖는 것을 특징으로 하는 발광 소자 제조 방법.
Forming a mask layer on the growth substrate, the mask layer comprising at least one window region and a protrusion region;
An n-type semiconductor layer including an Ga-polar n-type semiconductor layer and an N-polar n-type semiconductor layer by epitaxial lateral overgrowth (ELOG) on the growth substrate. Forming a;
Selectively etching the Ga-polar n-type semiconductor layer;
Laterally growing the N-polar n-type semiconductor layer;
Growing an active layer and a p-type semiconductor layer on the laterally grown N-polar n-type semiconductor layer to form a light emitting structure;
Forming a first electrode on top of the light emitting structure; And
Forming a second electrode on the bottom of the light emitting structure
Including,
And the window region of the mask layer has a window pattern of a negative type.
상기 네거티브 타입(negative type)의 윈도우 패턴은 도트(dot) 형상, 다각형(polygon) 형상, 타원형(elliptical) 형상 또는 스트라이프(stripe) 형상을 갖는 것을 특징으로 하는 발광 소자 제조 방법.
The method of claim 16,
The negative type window pattern has a dot shape, a polygonal shape, an elliptical shape or a stripe shape.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020180073876A KR102043601B1 (en) | 2018-06-27 | 2018-06-27 | Method for manufacturing a gallium nitride light emitting device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020180073876A KR102043601B1 (en) | 2018-06-27 | 2018-06-27 | Method for manufacturing a gallium nitride light emitting device |
Publications (1)
Publication Number | Publication Date |
---|---|
KR102043601B1 true KR102043601B1 (en) | 2019-11-12 |
Family
ID=68577461
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020180073876A KR102043601B1 (en) | 2018-06-27 | 2018-06-27 | Method for manufacturing a gallium nitride light emitting device |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR102043601B1 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20230068123A (en) * | 2021-11-10 | 2023-05-17 | 경희대학교 산학협력단 | Method of thru-hole epitaxy and method of forming a light emitting device using the same |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20080070334A1 (en) * | 2002-01-28 | 2008-03-20 | Philips Lumileds Lighting Company, Llc | LED Including Photonic Crystal Structure |
KR101354491B1 (en) | 2012-01-26 | 2014-01-23 | 전북대학교산학협력단 | Method for preparing high efficiency Light Emitting Diode thereof |
-
2018
- 2018-06-27 KR KR1020180073876A patent/KR102043601B1/en active IP Right Grant
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20080070334A1 (en) * | 2002-01-28 | 2008-03-20 | Philips Lumileds Lighting Company, Llc | LED Including Photonic Crystal Structure |
KR101354491B1 (en) | 2012-01-26 | 2014-01-23 | 전북대학교산학협력단 | Method for preparing high efficiency Light Emitting Diode thereof |
Non-Patent Citations (6)
Title |
---|
Hoon-sik Kim, Unusual strategies for using indium gallium nitride grown on silicon (111) for solid-state lighting, 2011 |
JJAP V42. 2003. L1405-1407 |
polartity inverted lateral overgrowth and selective wet etching, science reports (2018) * |
Tae-il Kim, High efficiency, microscale GaN light-emitting diodes and their thermal properties on unusual substrates, 2012 |
국제공개특허 제WO2015-193436호, "SYSTEMS AND METHODS FOR PREPARING GAN AND RELATED MATERIALS FOR MICRO ASSEMBLY" |
미국공개특허 제2010-0317132호, "Printed assemblies of ultrathin, microscale inorganic light emitting diodes for deformable and semitransparent displays" |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20230068123A (en) * | 2021-11-10 | 2023-05-17 | 경희대학교 산학협력단 | Method of thru-hole epitaxy and method of forming a light emitting device using the same |
KR102538943B1 (en) | 2021-11-10 | 2023-06-01 | 경희대학교 산학협력단 | Method of thru-hole epitaxy and method of forming a light emitting device using the same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP1798781B1 (en) | LED having vertical structure and method for fabricating the same | |
CN107112394B (en) | Light emitting diode and light emitting diode array comprising the same | |
KR102108196B1 (en) | Deep ultraviolet light emitting device separated from growth substrate and method for fabricating the same | |
TWI405257B (en) | Method for separating an epitaxial substrate from a semiconductor layer | |
KR100658938B1 (en) | Light emitting device with nano-rod and method for fabricating the same | |
KR20050106356A (en) | Semiconductor light-emitting element and method for manufacturing same, integrated semiconductor light-emitting device and method for manufacturing same, image display and method for manufacturing same, and illuminating device and method for manufacturing same | |
JP2006352129A (en) | Manufacturing method of light emitting diode | |
KR20060131799A (en) | Highly efficient gallium nitride based light emitting diodes via surface roughening | |
KR20090101604A (en) | Group 3 nitride-based semiconductor light emitting diodes and methods to fabricate them | |
WO2007089089A1 (en) | Nitride semiconductor light emitting diode and method of fabricating the same | |
KR101781505B1 (en) | Gallium nitride type semiconductor light emitting device and method of fabricating the same | |
JP4339822B2 (en) | Light emitting device | |
KR100815226B1 (en) | Method of manufacturing gan type light emitting diode device | |
US20050079642A1 (en) | Manufacturing method of nitride semiconductor device | |
KR20090076163A (en) | Menufacturing method of nitride semiconductor light emitting device and nitride semiconductor light emitting device by the same | |
KR102043601B1 (en) | Method for manufacturing a gallium nitride light emitting device | |
KR20050096010A (en) | Nitride semiconductor light emitting diode and fabrication method thereof | |
KR100593912B1 (en) | Gallium nitride based semiconductor light emitting device and fabrication method thereof | |
KR102043602B1 (en) | Method for manufacturing a gallium nitride light emitting device | |
KR101874228B1 (en) | Method for manufacturing a gallium nitride light emitting device | |
KR101874229B1 (en) | Method for manufacturing a gallium nitride light emitting device | |
KR101552671B1 (en) | Method of manufacturing nitride light emitting device having high luminance | |
KR20110050212A (en) | Nitride semiconductor light emitting device and manufacturing method of the same | |
KR101045949B1 (en) | Nitride-based semiconductor light emitting device and method of manufacturing the same | |
KR100765722B1 (en) | Light emitting device with nano-rod and method for fabricating the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant |