[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR102024655B1 - 액정표시장치 - Google Patents

액정표시장치 Download PDF

Info

Publication number
KR102024655B1
KR102024655B1 KR1020120145143A KR20120145143A KR102024655B1 KR 102024655 B1 KR102024655 B1 KR 102024655B1 KR 1020120145143 A KR1020120145143 A KR 1020120145143A KR 20120145143 A KR20120145143 A KR 20120145143A KR 102024655 B1 KR102024655 B1 KR 102024655B1
Authority
KR
South Korea
Prior art keywords
line
ground
substrate
ground line
gate
Prior art date
Application number
KR1020120145143A
Other languages
English (en)
Other versions
KR20140080653A (ko
Inventor
심다혜
조영직
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020120145143A priority Critical patent/KR102024655B1/ko
Publication of KR20140080653A publication Critical patent/KR20140080653A/ko
Application granted granted Critical
Publication of KR102024655B1 publication Critical patent/KR102024655B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13454—Drivers integrated on the active matrix substrate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00—Materials and properties
    • G02F2202/22—Antistatic materials or arrangements

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명은, 액티브 영역 및 주변 영역을 구비하는 제1 기판; 상기 액티브 영역에 제1 방향으로 배열된 게이트 배선; 상기 액티브 영역에 상기 제1 방향과 상이한 제2 방향으로 교대로 배열된 데이터 배선 및 제1 그라운드 배선; 및 상기 주변 영역에 형성되며 상기 제1 그라운드 배선과 연결되는 제2 그라운드 배선을 포함하여 이루어진 것을 특징으로 하는 액정표시장치에 관한 것으로서,
본 발명에 따르면 액티브 영역에 제1 그라운드 배선이 형성되어 있기 때문에, 주변 영역에 형성되는 제2 그라운드 배선의 면적을 줄일 수 있고, 그에 따라, 액정표시장치의 베젤 폭을 줄일 수 있다.

Description

액정표시장치{Liquid Crystal Display Device}
본 발명은 액정표시장치에 관한 것으로서, 보다 구체적으로는 액정표시장치의 하부 기판에 형성되는 그라운드 배선(Ground Line)에 관한 것이다.
액정표시장치는 동작 전압이 낮아 소비 전력이 적고 휴대용으로 쓰일 수 있는 등의 이점으로 노트북 컴퓨터, 모니터, 우주선, 항공기 등에 이르기까지 응용분야가 넓고 다양하다.
액정표시장치는 하부기판, 상부기판, 및 상기 양 기판 사이에 형성된 액정층을 포함하여 구성되며, 전계 인가 유무에 따라 액정층의 배열이 조절되고 그에 따라 광의 투과도가 조절되어 화상이 표시되는 장치이다.
이하 도면을 참조로 종래의 액정표시장치에 대해서 설명하기로 한다.
도 1a는 종래의 액정표시장치의 개략적인 단면도이고, 도 1b는 종래의 액정표시장치를 구성하는 하부 기판의 개략적인 평면도이다.
도 1a에서 알 수 있듯이, 종래의 액정표시장치는 하부 기판(1), 상부 기판(2), 씰런트(sealant)(3), 및 액정층(4)을 포함하여 이루어진다.
상기 하부 기판(1)은 그 위에 박막 트랜지스터가 형성되어 있고, 상기 상부 기판(2)은 그 위에 컬러 필터가 형성되어 있다. 상기 씰런트(3)는 상기 하부 기판(1)과 상부 기판(2)의 가장자리에 형성되어 상기 하부 기판(1)과 상부 기판(2)을 접착시킨다. 상기 액정층(4)은 상기 하부 기판(1)과 상부 기판(2) 사이에 형성되어 있다.
도 1b에서 알 수 있듯이, 종래의 액정표시장치를 구성하는 하부 기판(1)은 액티브 영역과 주변 영역을 포함하여 이루어진다.
상기 액티브 영역은 화상을 디스플레이하는 영역을 의미하는 것으로서, 상기 액티브 영역에는 게이트 배선(10), 데이터 배선(20), 및 박막 트랜지스터(T)가 형성되어 있다.
상기 게이트 배선(10)은 가로 방향으로 배열되어 있고, 상기 데이터 배선(20)은 세로 방향으로 배열되어 있다. 이와 같이 게이트 배선(10)과 데이터 배선(20)이 교차 배열되어 복수 개의 화소가 정의된다. 상기 복수 개의 화소 각각에는 스위칭 소자로서 박막 트랜지스터(T)가 형성되어 있다. 또한, 도시하지는 않았지만, 상기 복수 개의 화소 각각에는 액정 구동을 위한 전계 형성을 위해서 화소 전극 및 공통 전극이 형성되어 있다.
상기 주변 영역은 상기 액티브 영역 이외의 영역을 의미하는 것으로서, 상기 주변 영역에는 공통 배선(30), GIP(Gate In Panel) 회로(40), 정전기 방지 회로(50), 및 그라운드 배선(60)이 형성되어 있다.
상기 공통 배선(30)은 상기 액티브 영역의 좌측 및 우측에 형성되어, 상기 화소 영역에 형성된 공통 전극과 전기적으로 연결되어 있다. 이와 같은 공통 배선(30)을 통해서 상기 공통 전극에 공통 전압이 인가된다.
상기 GIP 회로(40)는 각 화소에 게이트 신호를 인가하는 구동칩(Driver-IC)을 패널 안에 실장하는 것으로서, 이와 같은 GIP 회로(40)는 상기 공통 배선(30) 근방에 형성되어 있다.
상기 정전기 방지 회로(50)는 제조 공정 중에 발생하는 정전기로 인해서 박막 트랜지스터(T)가 손상되는 것을 방지하는 역할을 한다. 이와 같은 정전기 방지 회로(50)는 상기 데이터 배선(20) 및 상기 그라운드 배선(60)과 각각 연결되어 있다.
상기 그라운드 배선(60)은 상기 정전기 방지 회로(50)와 연결되어 있으며, 특히, 상기 액티브 영역의 좌측, 하측, 및 우측에 걸쳐 형성되어 있다. 상기 그라운드 배선(60)은 원활한 접지 기능을 수행하기 위해서 하부 기판(1)의 세 변에 걸쳐 형성되어 있으며 그 넓이가 비교적 넓게 형성되어 있다.
그러나, 이와 같은 종래의 액정표시장치는 다음과 같은 문제가 있다.
최근에는 수요자들에 보다 어필할 수 있는 새로운 디자인을 가진 제품에 대한 요구가 커지고 있고, 그와 같은 요구에 부응하기 위해서 액정표시장치의 베젤(Bezel) 폭을 줄이고자 하는 노력이 진행되고 있다.
그러나, 종래의 경우, 하부 기판(1)의 주변 영역에 형성되는 그라운드 배선(60)이 하부 기판(1)의 세 변에 걸쳐 비교적 넓은 넓이로 형성되기 때문에, 액정표시장치의 베젤 폭을 줄이는데 한계가 있다.
본 발명은 전술한 종래의 문제점을 해결하기 위해 고안된 것으로서, 본 발명은 그라운드 배선의 설계를 변경함으로써 베젤 폭을 줄일 수 있는 액정표시장치를 제공하는 것을 목적으로 한다.
본 발명은 상기 목적을 달성하기 위해서, 액티브 영역 및 주변 영역을 구비하는 제1 기판; 상기 액티브 영역에 제1 방향으로 배열된 게이트 배선; 상기 액티브 영역에 상기 제1 방향과 상이한 제2 방향으로 교대로 배열된 데이터 배선 및 제1 그라운드 배선; 및 상기 주변 영역에 형성되며 상기 제1 그라운드 배선과 연결되는 제2 그라운드 배선을 포함하여 이루어진 것을 특징으로 하는 액정표시장치를 제공한다.
이상과 같은 본 발명에 따르면 다음과 같은 효과가 있다.
본 발명에 따르면 액티브 영역에 제1 그라운드 배선이 형성되어 있기 때문에, 주변 영역에 형성되는 제2 그라운드 배선의 면적을 줄일 수 있고, 그에 따라, 액정표시장치의 베젤 폭을 줄일 수 있다.
도 1a는 종래의 액정표시장치의 개략적인 단면도이고, 도 1b는 종래의 액정표시장치를 구성하는 하부 기판의 개략적인 평면도이다.
도 2는 본 발명의 일 실시예에 따른 액정표시장치를 구성하는 제1 기판의 개략적인 평면도이다.
도 3은 본 발명의 다른 실시예에 따른 액정표시장치를 구성하는 제1 기판의 평면도이다.
도 4는 본 발명의 또 다른 실시예에 따른 액정표시장치를 구성하는 제1 기판의 평면도이다.
도 5는 본 발명의 또 다른 실시예에 따른 액정표시장치를 구성하는 제1 기판의 평면도이다.
도 6은 본 발명의 일 실시예에 따른 액정표시장치의 개략적인 단면도이다.
본 명세서에서 기술되는 "상에"라는 용어는 어떤 구성이 다른 구성의 바로 상면에 형성되는 경우 뿐만 아니라 이들 구성들 사이에 제3의 구성이 개재되는 경우까지 포함하는 것을 의미한다.
이하, 도면을 참조로 본 발명의 바람직한 실시예에 대해서 상세히 설명하기로 한다.
도 2는 본 발명의 일 실시예에 따른 액정표시장치를 구성하는 제1 기판의 개략적인 평면도이다.
도 2에서 알 수 있듯이, 본 발명의 일 실시예에 따른 액정표시장치를 구성하는 제1 기판(1)은 액티브 영역과 주변 영역을 포함하여 이루어진다.
상기 액티브 영역은 화상을 디스플레이하는 영역을 의미하는 것으로서, 상기 액티브 영역에는 게이트 배선(100), 데이터 배선(200), 제1 그라운드 배선(610), 및 박막 트랜지스터(T)가 형성되어 있다.
상기 게이트 배선(100)은 제1 방향, 예로서 가로 방향으로 배열되어 있다.
상기 게이트 배선(100)은 제1 게이트 배선(100a) 및 제2 게이트 배선(100b)을 포함하여 이루어진다. 상기 제1 게이트 배선(100a)은 홀수 번째 게이트 배선에 해당하고, 상기 제2 게이트 배선(100b)은 짝수 번째 게이트 배선에 해당하며, 이와 같은 제1 게이트 배선(100a)과 제2 게이트 배선(100b) 사이 영역에서 하나의 화소가 형성된다.
각각의 화소는 복수 개의 행과 열로 배치되는데, 제1 행에 위치하는 화소(P11)와 제2 행에 위치하는 화소(P21)는 소정 공간(D)을 사이에 두고 이격되어 있다. 즉, 제1 행에 위치하는 화소(P11)와 제2 행에 위치하는 화소(P21)는 게이트 배선(100a, 100b)을 서로 공유하지 않는다.
다시 말하면, 제1 행에 위치하는 화소(P11)는 첫 번째 게이트 배선인 제1 게이트 배선(100a)과 두 번째 게이트 배선인 제2 게이트 배선(100b) 사이 영역에 형성되고, 제2 행에 위치하는 화소(P21)는 세 번째 게이트 배선인 제1 게이트 배선(100a)과 네 번째 게이트 배선인 제2 게이트 배선(100b) 사이 영역에 형성된다.
이때, 상기 두 번째 게이트 배선인 제2 게이트 배선(100b)과 세 번째 게이트 배선인 제1 게이트 배선(100a) 사이의 공간(D)에는 화소가 형성되지 않는다. 따라서, 첫 번째 게이트 배선인 제1 게이트 배선(100a)과 두 번째 게이트 배선인 제2 게이트 배선(100b) 사이의 거리에 비하여 두 번째 게이트 배선인 제2 게이트 배선(100b)과 세 번째 게이트 배선인 제1 게이트 배선(100a) 사이의 거리가 짧게 된다.
상기 게이트 배선(100)은 후술하는 GIP 회로(400)와 연결된다.
상기 데이터 배선(200) 및 제1 그라운드 배선(610)은 상기 게이트 배선(100)과 상이한 제2 방향, 예로서 세로 방향으로 배열되어 있다. 특히, 상기 데이터 배선(200) 및 제1 그라운드 배선(610)은 일정한 간격을 가지면서 서로 교대로 배열되어 있다. 따라서, 각각의 화소는 제1 게이트 배선(100a), 제2 게이트 배선(100b), 데이터 배선(200) 및 제1 그라운드 배선(610)의 조합에 의해서 정의된다.
상기 데이터 배선(200)은 데이터 구동회로(미도시)와 연결되지만, 상기 제1 그라운드 배선(610)은 데이터 구동회로와 연결되지 않는다.
상기 박막 트랜지스터(T)는 각각의 화소 내에 형성되어 있다. 이와 같은 박막 트랜지스터(T)는 게이트 배선(100) 및 데이터 배선(200)과 연결되어 있고, 상기 제1 그라운드 배선(610)과는 연결되어 있지 않다. 따라서, 상기 박막 트랜지스터(T)는 하나의 데이트 배선(200)을 중심으로 하여 그 좌측 및 그 우측에 각각 형성된다.
구체적으로, 제1 열에 위치하는 화소(P11) 내에 형성되는 박막 트랜지스터(T)와 제2 열에 위치하는 화소(P12) 내에 형성되는 박막 트랜지스터(T)는 서로 상이한 위치에 형성된다.
예로서, 제1 열에 위치하는 화소(P11) 내에 형성되는 박막 트랜지스터(T)는 제1 게이트 배선(100a)과 데이트 배선(200)에 연결되어 있고, 따라서, 화소(P11) 내에서 우상측에 위치할 수 있다. 반면에, 제2 열에 위치하는 화소(P12) 내에 형성되는 박막 트랜지스터(T)는 제2 게이트 배선(100b)과 데이트 배선(200)에 연결되어 있고, 따라서, 화소(P12) 내에서 좌하측에 위치할 수 있다.
한편, 도시하지는 않았지만, 각각의 화소 내에는 액정 구동을 위한 전계를 형성하는 화소 전극 및 공통 전극이 형성되는데, 이에 대한 구체적인 설명은 후술하기로 한다.
상기 주변 영역은 상기 액티브 영역 이외의 영역을 의미하는 것으로서, 상기 주변 영역에는 공통 배선(300), GIP(Gate In Panel) 회로(400), 정전기 방지 회로(500), 및 제2 그라운드 배선(620)이 형성되어 있다.
상기 공통 배선(300)은 상기 액티브 영역의 좌측 및 우측에 형성될 수 있으며, 상기 액티브 영역에 형성되는 공통 전극과 전기적으로 연결된다. 따라서, 상기 공통 배선(300)을 통해서 상기 공통 전극에 공통 전압이 인가된다.
상기 GIP 회로(400)는 각 화소에 게이트 신호를 인가하는 구동칩(Driver-IC)을 패널 안에 실장하는 것으로서, 이와 같은 GIP 회로(400)는 상기 공통 배선(300) 근방에 형성된다. 구체적으로, 상기 GIP 회로(400)는 상기 공통 배선(300) 보다 제1 기판(1)의 가장자리 쪽에 위치할 수 있지만, 반드시 그에 한정되는 것은 아니고, 상기 GIP 회로(400)가 상기 공통 배선(300) 보다 제1 기판(1)의 중심 쪽에 위치할 수도 있다. 한편, 경우에 따라서, 상기 GIP 회로(400)는 생략될 수 있다.
상기 정전기 방지 회로(500)는 제조 공정 중에 발생하는 정전기로 인해서 박막 트랜지스터(T)가 손상되는 것을 방지하는 역할을 한다. 이와 같은 정전기 방지 회로(500)는 상기 데이터 배선(200)과 연결되어 있다.
보다 구체적으로, 상기 데이터 배선(200)이 상기 액티브 영역에서 상기 주변 영역까지 연장되어 상기 정전기 방지 회로(500)와 연결되며, 이와 같은 정전기 방지 회로(500)는 상기 제2 그라운드 배선(620)과 연결되어 있다.
상기 제2 그라운드 배선(620)은 상기 제1 그라운드 배선(610)과 연결되어 있다. 즉, 상기 제1 그라운드 배선(610)은 상기 액티브 영역에서 상기 주변 영역까지 연장되어 상기 제2 그라운드 배선(620)과 연결되어 있다. 이와 같이, 본 발명에 따르면 상기 액티브 영역에 복수 개의 제1 그라운드 배선들(610)이 형성되어 있기 때문에, 상기 주변 영역에 형성되는 제2 그라운드 배선(620)의 면적을 줄일 수 있게 된다.
따라서, 제2 그라운드 배선(620)을 종래와 같이 액티브 영역의 좌측, 우측, 및 하측에 넓은 면적으로 형성할 필요가 없고, 액티브 영역의 하측에만 형성할 수 있어 액정표시장치의 베젤 폭을 줄일 수 있다.
이하에서는 도 3을 참조하여, 제1 기판(1)의 구성, 특히, 화소의 구성에 대해서 보다 상세히 설명하기로 한다.
도 3은 본 발명의 다른 실시예에 따른 액정표시장치를 구성하는 제1 기판(1)의 평면도로서, 이는 도 2의 A 영역에 해당한다. 전술한 구성과 중복되는 구성에 대한 구체적인 설명은 생략하기로 한다.
도 3에서 알 수 있듯이, 액티브 영역에는 제1 방향으로 제1 게이트 배선(100a) 및 제2 게이트 배선(100b)이 형성되고, 제2 방향으로 데이터 배선(200) 및 제1 그라운드 배선(610)이 형성되며, 상기 제1 게이트 배선(100a), 제2 게이트 배선(100b), 데이터 배선(200) 및 제1 그라운드 배선(610)에 의해서 화소가 정의된다.
상기 제1 게이트 배선(100a)과 제2 게이트 배선(100b)은 서로 동일한 물질로 서로 동일한 층에 형성되고, 상기 데이터 배선(200)과 제1 그라운드 배선(610)도 서로 동일한 물질로 서로 동일한 층에 형성된다.
상기 제1/제2 게이트 배선(100a, 100b)과 상기 데이터/제1 그라운드 배선(200, 610) 사이의 중간층에는 게이트 절연막이 형성되어 있어 양자 사이가 절연된다.
상기 데이터 배선(200) 및 제1 그라운드 배선(610)은 서로 평행을 유지하면서 교대로 배열된다. 특히, 상기 데이터 배선(200) 및 제1 그라운드 배선(610)은 굽은 직선 형태로 배열되어 멀티 도메인 효과를 얻을 수 있다.
상기 데이터 배선(200)을 중심으로 좌측 및 우측에는 박막 트랜지스터(T)가 형성된다. 상기 박막 트랜지스터(T)는 게이트 전극, 액티브층, 소스 전극(210) 및 드레인 전극(220)을 포함하여 이루어진다.
상기 제1 게이트 배선(100a) 또는 제2 게이트 배선(100b)이 상기 게이트 전극으로 기능한다. 예로서, 상기 데이터 배선(200)을 중심으로 좌측의 화소의 경우에는 상기 제1 게이트 배선(100a)이 게이트 전극으로 기능하고, 상기 데이터 배선(200)을 중심으로 우측의 화소의 경우에는 상기 제2 게이트 배선(100b)이 게이트 전극으로 기능한다.
상기 소스 전극(210)은 상기 데이터 배선(200)에서 분기되어 형성된다. 예로서, 상기 데이터 배선(200)을 중심으로 좌측의 화소의 경우에는 상기 데이터 배선(200)에서 좌측으로 소스 전극(210)이 분기되어 있고, 상기 데이터 배선(200)을 중심으로 우측의 화소의 경우에는 상기 데이터 배선(200)에서 우측으로 소스 전극(210)이 분기되어 있다. 상기 소스 전극(210)은 도시된 바와 같이 U자 형태로 구성될 수 있지만, 반드시 그에 한정되는 것은 아니고, 당업계에 공지된 다양한 형태로 변경될 수 있다.
상기 드레인 전극(220)은 상기 소스 전극(210)과 마주하면서 이격되어 있다.
상기 액티브층(미도시)은 상기 게이트 전극과 소스/드레인 전극(210, 220) 사이의 중간층에 형성된다. 이와 같은 액티브층은 실리콘계 반도체로 이루어질 수도 있고 산화물 반도체로 이루어질 수도 있다.
이상 설명한 박막 트랜지스터(T)는 당업계에 공지된 다양한 형태로 변경될 수 있다. 예로서, 상기 박막 트랜지스터(T)는 바텀 게이트(Bottom gate) 구조로 이루어질 수 있지만, 탑 게이트(Top gate) 구조로 이루어질 수도 있다.
상기 제1 게이트 배선(100a), 제2 게이트 배선(100b), 데이터 배선(200) 및 제1 그라운드 배선(610)에 의해서 정의된 화소 내에는 화소 전극(230) 및 공통 전극(240)이 형성되어 있다.
상기 화소 전극(230)과 공통 전극(240)은 서로 평행하게 배열되어 있으며, 이와 같이 평행하게 배열된 화소 전극(230)과 공통 전극(240) 사이에서 수평 전계가 형성되고, 그와 같은 수평 전계에 의해서 액정의 방향이 조절될 수 있다.
상기 화소 전극(230)은 소정의 콘택홀을 통해서 상기 드레인 전극(220)과 연결되어 있다. 상기 공통 전극(240)은 소정의 콘택홀을 통해서 공통 전극 연결 배선(250)과 연결되어 있다. 한편, 도시되지는 않았지만, 상기 공통 전극 연결 배선(250)은 전술한 공통 배선(도 2의 도면부호 300 참조)과 연결된다.
상기 공통 전극 연결 배선(250)은 도시된 바와 같이, 상기 데이터 배선(200) 및 제1 그라운드 배선(610)의 굽어진 영역과 오버랩되도록 형성될 수 있다. 즉, 상기 굽어진 영역에서는 전경선(Disclination)이 발생할 수 있으므로, 이와 같은 전경선 발생 영역에 상기 공통 전극 연결 배선(250)을 형성하여 전경선 발생을 방지할 수 있다. 그러나, 상기 공통 전극 연결 배선(250)은 반드시 상기 굽어진 영역에 형성되어야 하는 것은 아니다.
상기 공통 전극 연결 배선(250)은 상기 제1, 제2 게이트 배선(100a, 100b)과 동일한 층에서 동일한 물질로 형성될 수 있지만, 반드시 그에 한정되는 것은 아니다.
상기 액티브 영역 외곽의 주변 영역에는 정전기 방지 회로(500) 및 제2 그라운드 배선(620)이 형성되어 있다.
상기 정전기 방지회로(500)는 제조 공정 중에 발생하는 정전기에 의해 상기 박막트랜지스터(T)의 손상을 효과적으로 방지할 수 있고, 그와 더불어 정전기가 발생하지 않은 상태에서는 구동신호 체계에 간섭을 일으키지 않아야 한다. 따라서, 상기 정전기 방지회로(500)는 이러한 역할을 할 수 있도록 다수의 구동소자, 예로서 복수의 트랜지스터 또는 복수의 다이오드를 포함하여 구성될 수 있다.
상기 제2 그라운드 배선(620)은 상기 제1 그라운드 배선(610)과 연결되어 있다. 상기 제2 그라운드 배선(620)은 상기 제1 그라운드 배선(610)과 서로 상이한 층에 형성될 수 있으며, 따라서, 상기 제2 그라운드 배선(620)은 소정의 콘택홀을 통해서 상기 제1 그라운드 배선(610)과 연결될 수 있다.
상기 제2 그라운드 배선(620)은 상기 제1, 제2 게이트 배선(100a, 100b)과 동일한 층에서 동일한 물질로 형성될 수 있지만, 반드시 그에 한정되는 것은 아니다.
도 4는 본 발명의 또 다른 실시예에 따른 액정표시장치를 구성하는 제1 기판(1)의 평면도이다.
도 4에 따른 액정표시장치는 제1 그라운드 배선(610)과 제2 그라운드 배선(620) 사이의 연결 구조가 변경된 것을 제외하고, 전술한 실시예와 동일하다. 따라서, 동일한 구성에 대해서는 동일한 도면 부호를 부여하였고, 이하에서는 상이한 구성에 대해서만 설명하기로 한다.
도 4에서 알 수 있듯이, 본 발명의 또 다른 실시예에 따르면, 제1 그라운드 배선(610)과 제2 그라운드 배선(620)이 그라운드 연결 배선(625)을 통해서 연결되어 있다.
즉, 전술한 도 2 및 도 3에 따른 실시예의 경우, 제1 그라운드 배선(610)이 상기 제2 그라운드 배선(620)까지 연장되어, 상기 제1 그라운드 배선(610)이 상기 제2 그라운드 배선(620)과 직접 연결되어 있다.
그에 반하여, 도 4에 따른 실시예의 경우, 제1 그라운드 배선(610)이 상기 제2 그라운드 배선(620)까지 연장되지 않고 그 대신에 제1 그라운드 배선(610)이 그라운드 연결 배선(625)과 연결되어 있고, 상기 그라운드 연결 배선(625)이 제2 그라운드 배선(620)과 연결되어 있다.
상기 그라운드 연결 배선(625)은 복수 개의 제1 그라운드 배선(610)과 교차하도록 배열되면서 상기 제1 그라운드 배선(610)과 연결된다. 상기 그라운드 연결 배선(625)의 일부는 게이트 배선(100)과 평행하게 배열되고, 상기 그라운드 연결 배선(625)의 나머지는 상기 제2 그라운드 배선(620) 쪽으로 연장될 수 있다.
상기 그라운드 연결 배선(625)과 제1 그라운드 배선(610)은 서로 상이한 층에 형성되고, 따라서, 상기 그라운드 연결 배선(625)과 제1 그라운드 배선(610)은 콘택홀을 통해서 연결된다. 상기 그라운드 연결 배선(625)은 상기 제1, 제2 게이트 배선(100a, 100b)과 동일한 층에서 동일한 물질로 형성될 수 있다.
상기 그라운드 연결 배선(625)과 제2 그라운드 배선(620)은 서로 동일한 층에 형성될 수 있지만, 반드시 그에 한정되는 것은 아니고, 서로 상이한 층에 형성되고, 그에 따라 콘택홀을 통해서 서로 연결될 수도 있다.
도 5는 본 발명의 또 다른 실시예에 따른 액정표시장치를 구성하는 제1 기판(1)의 평면도이다.
도 5에 따른 제1 기판(1)은 제2 그라운드 배선(620)의 구조가 변경된 것을 제외하고, 전술한 도 2 및 도 3에 따른 실시예와 동일하다. 따라서, 동일한 구성에 대해서는 동일한 도면 부호를 부여하였고, 이하에서는 상이한 구성에 대해서만 설명하기로 한다.
도 5에서 알 수 있듯이, 제2 그라운드 배선(620)은 액티브 영역의 하측 뿐만 아니라 액티브 영역의 좌측 및 우측에도 형성될 수 있다. 다만, 전술한 바와 같이, 본 발명에 따르면 액티브 영역 내에 복수 개의 제1 그라운드 배선(610)이 형성되어 있기 때문에, 상기 제2 그라운드 배선(620)의 폭을 최소화할 수 있다.
한편, 제2 그라운드 배선(620)은 액티브 영역의 하측과 좌측에만 형성될 수도 있고, 액티브 영역의 하측과 우측에만 형성될 수도 있다.
도 6은 본 발명의 일 실시예에 따른 액정표시장치의 개략적인 단면도로서, 도 6은 액티브 영역 외곽의 주변 영역을 개략적으로 보여주고 있다.
도 6에서 알 수 있듯이, 본 발명의 일 실시예에 따른 액정표시장치는 제1 기판(1), 제2 기판(2), 씰런트(sealant)(3) 및 액정층(4)을 포함하여 이루어진다.
상기 제1 기판(1) 상에는 전술한 실시예에서 설명한 바와 같이 다양한 구성들이 형성될 수 있으며, 그에 대한 반복 설명은 생략한다.
상기 제2 기판(2)은 상기 제1 기판(1)과 마주하고 있으며, 상기 제2 기판(2) 상에는 블랙 매트릭스(700) 및 컬러 필터(710)가 형성되어 있다. 상기 블랙 매트릭스(700)는 주변 영역에 전체적으로 형성되어 있고, 상기 컬러 필터(710)는 액티브 영역에 형성된다.
상기 씰런트(3)는 상기 제1 기판(1) 및 제2 기판(2)의 주변 영역의 가장자리에 형성되어 상기 제1 기판(1)과 제2 기판(2)을 접착시킨다. 이때, 상기 씰런트(3)는 상기 제1 기판(1) 상에 형성되는 제2 그라운드 배선(620)과 오버랩되도록 형성될 수 있다.
상기 액정층(4)은 상기 제1 기판(1)과 제2 기판(2) 사이에 형성되어 있다.
이상 설명한 본 발명에 따른 액정표시장치는 IPS 모드에 관한 것으로서, 본 발명에 따른 액정표시장치는 TN(Twisted Nematic)모드, VA(Vertical Alignment) 모드, FFS(Fringe Field Switching)모드 등 당업계에 공지된 다양한 모드로 변형될 수 있다.
1: 제1 기판
100, 100a, 100b: 게이트 배선, 제1 게이트 배선, 제2 게이트 배선
200: 데이터 배선 300: 공통 배선
400: GIP 회로 500: 정전기 방지 회로
610: 제1 그라운드 배선 620: 제2 그라운드 배선
625: 그라운드 연결 배선

Claims (10)

  1. 액티브 영역 및 주변 영역을 구비하는 제1 기판;
    상기 액티브 영역에 제1 방향으로 배열된 게이트 배선;
    상기 액티브 영역에 상기 제1 방향과 상이한 제2 방향으로 교대로 배열된 데이터 배선 및 제1 그라운드 배선; 및
    상기 주변 영역에 형성되며 상기 제1 그라운드 배선과 연결되는 제2 그라운드 배선을 포함하여 이루어진 것을 특징으로 하는 액정표시장치.
  2. 제1항에 있어서,
    상기 게이트 배선은 제1 게이트 배선 및 제2 게이트 배선을 포함하여 이루어지고, 상기 제1 게이트 배선, 제2 게이트 배선, 데이터 배선 및 제1 그라운드 배선에 의해서 복수 개의 화소가 정의되고,
    복수 화소 중에서 제1 화소와 제2 화소는 소정 공간을 사이에 두고 이격되어 있는 것을 특징으로 하는 액정표시장치.
  3. 제1항에 있어서,
    상기 데이터 배선과 제1 그라운드 배선은 서로 동일한 물질로 동일한 층에 형성되며, 서로 평행하게 배열되어 있는 것을 특징으로 하는 액정표시장치.
  4. 제1항에 있어서,
    상기 제1 그라운드 배선은 상기 제2 그라운드 배선까지 연장되어 있으며, 소정의 콘택홀을 통해서 상기 제2 그라운드 배선과 연결되어 있는 것을 특징으로 하는 액정표시장치.
  5. 제1항에 있어서,
    상기 제1 그라운드 배선과 제2 그라운드 배선은 그라운드 연결 배선을 통해 연결되어 있는 것을 특징으로 하는 액정표시장치.
  6. 제5항에 있어서,
    상기 그라운드 연결 배선의 일부는 상기 게이트 배선과 평행하게 배열되고, 상기 그라운드 연결 배선의 나머지는 상기 제2 그라운드 배선 쪽으로 연장된 것을 특징으로 하는 액정표시장치.
  7. 제1항에 있어서,
    상기 데이터 배선은 상기 주변 영역에 형성된 정전기 방지 회로와 연결되어 있고, 상기 정전기 방지 회로는 상기 제2 그라운드 배선과 연결되어 있는 것을 특징으로 하는 액정표시장치.
  8. 제1항에 있어서,
    상기 제2 그라운드 배선은 상기 게이트 배선과 동일한 물질로 동일한 층에 형성된 것을 특징으로 하는 액정표시장치.
  9. 제1항에 있어서,
    상기 데이터 배선의 좌측 및 우측에 박막 트랜지스터가 연결된 것을 특징으로 하는 액정표시장치.
  10. 제1항에 있어서,
    상기 제1 기판과 대향하는 제2 기판;
    상기 제1 기판과 제2 기판을 접착시키는 씰런트; 및
    상기 제1 기판과 제2 기판 사이에 형성되는 액정층을 추가로 포함하여 이루어지고, 상기 씰런트는 상기 제2 그라운드 배선과 오버랩되는 것을 특징으로 하는 액정표시장치.
KR1020120145143A 2012-12-13 2012-12-13 액정표시장치 KR102024655B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120145143A KR102024655B1 (ko) 2012-12-13 2012-12-13 액정표시장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120145143A KR102024655B1 (ko) 2012-12-13 2012-12-13 액정표시장치

Publications (2)

Publication Number Publication Date
KR20140080653A KR20140080653A (ko) 2014-07-01
KR102024655B1 true KR102024655B1 (ko) 2019-09-25

Family

ID=51732111

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120145143A KR102024655B1 (ko) 2012-12-13 2012-12-13 액정표시장치

Country Status (1)

Country Link
KR (1) KR102024655B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100109994A1 (en) 2008-10-30 2010-05-06 Jaekyun Lee Liquid crystal display
US20120127412A1 (en) 2010-11-20 2012-05-24 Hwi-Deuk Lee Array substrate for liquid crystal display device and liquid crystal display device including the same

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101182319B1 (ko) * 2005-11-23 2012-09-20 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
KR20070119344A (ko) * 2006-06-15 2007-12-20 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이 기판
KR101623188B1 (ko) * 2009-11-20 2016-05-20 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
KR101746862B1 (ko) * 2011-04-13 2017-06-13 엘지디스플레이 주식회사 액정표시장치

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100109994A1 (en) 2008-10-30 2010-05-06 Jaekyun Lee Liquid crystal display
US20120127412A1 (en) 2010-11-20 2012-05-24 Hwi-Deuk Lee Array substrate for liquid crystal display device and liquid crystal display device including the same

Also Published As

Publication number Publication date
KR20140080653A (ko) 2014-07-01

Similar Documents

Publication Publication Date Title
JP5659708B2 (ja) 液晶表示パネル、及び液晶表示装置
US10281785B2 (en) Liquid crystal display device having large holding capacitance in the pixel
JP6116220B2 (ja) 液晶表示パネル
CN107797350B (zh) 显示装置
CN103728799B (zh) 具有最小边框的液晶显示装置
KR101098084B1 (ko) 액정 표시 장치
KR20090053393A (ko) 액정표시장치
US9766525B2 (en) Active-matrix substrate and display device
KR102250759B1 (ko) 표시 장치
EP2618209B1 (en) Active matrix substrate and electronic device comprising the same
US9971212B2 (en) Array substrate, liquid crystal display panel, and liquid crystal display
JP5912668B2 (ja) 液晶ディスプレイ
KR20150070776A (ko) 표시 장치
JP2015111190A (ja) 表示装置
KR20130031559A (ko) 박막 트랜지스터 표시판
JP2008064961A (ja) 配線構造、及び表示装置
JP2017111396A (ja) 表示装置
US9400409B2 (en) Liquid crystal display
KR102513831B1 (ko) 액정 표시 장치
KR102024655B1 (ko) 액정표시장치
JP2014228834A (ja) 液晶表示装置
KR101971143B1 (ko) 액정표시장치 및 그 제조방법
JP5337603B2 (ja) 液晶表示装置
KR20110071036A (ko) 표시장치
JP5513052B2 (ja) 液晶表示装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant